[go: up one dir, main page]

KR100999529B1 - 마이크로 스트립 라인을 구비한 인쇄회로기판, 스트립라인을 구비한 인쇄회로기판 및 그들의 제조 방법 - Google Patents

마이크로 스트립 라인을 구비한 인쇄회로기판, 스트립라인을 구비한 인쇄회로기판 및 그들의 제조 방법 Download PDF

Info

Publication number
KR100999529B1
KR100999529B1 KR1020080087265A KR20080087265A KR100999529B1 KR 100999529 B1 KR100999529 B1 KR 100999529B1 KR 1020080087265 A KR1020080087265 A KR 1020080087265A KR 20080087265 A KR20080087265 A KR 20080087265A KR 100999529 B1 KR100999529 B1 KR 100999529B1
Authority
KR
South Korea
Prior art keywords
insulating layer
signal line
printed circuit
circuit board
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020080087265A
Other languages
English (en)
Other versions
KR20100028298A (ko
Inventor
김흥규
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020080087265A priority Critical patent/KR100999529B1/ko
Priority to JP2009015336A priority patent/JP4806764B2/ja
Priority to US12/361,781 priority patent/US8294529B2/en
Publication of KR20100028298A publication Critical patent/KR20100028298A/ko
Application granted granted Critical
Publication of KR100999529B1 publication Critical patent/KR100999529B1/ko
Priority to US13/621,117 priority patent/US8674781B2/en
Priority to US13/621,122 priority patent/US8607448B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00—Waveguides; Transmission lines of the waveguide type
    • H01P3/02—Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
    • H01P3/08—Microstrips; Strip lines
    • H01P3/081—Microstriplines
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P11/00—Apparatus or processes specially adapted for manufacturing waveguides or resonators, lines, or other devices of the waveguide type
    • H01P11/001—Manufacturing waveguides or transmission lines of the waveguide type
    • H01P11/003—Manufacturing lines with conductors on a substrate, e.g. strip lines, slot lines
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0219—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
    • H05K1/0221—Coaxially shielded signal lines comprising a continuous shielding layer partially or wholly surrounding the signal lines
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0376—Flush conductors, i.e. flush with the surface of the printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07—Electric details
    • H05K2201/0707—Shielding
    • H05K2201/0715—Shielding provided by an outer layer of PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09827—Tapered, e.g. tapered hole, via or groove
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128—Assembling formed circuit to base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

마이크로 스트립 라인을 구비한 인쇄회로기판, 스트립 라인을 구비한 인쇄회로기판 및 그들의 제조 방법이 개시된다. 제1 절연층, 제1 절연층의 일면에 매립되는 신호선, 제1 절연층을 관통하며 신호선의 양측에 신호선과 나란하도록 배치되는 복수의 전도체, 및 제1 절연층의 타면에 전도체와 전기적으로 연결되도록 형성되는 접지층을 포함하는, 마이크로 스트립 라인(micro strip line)을 구비한 인쇄회로기판은, 신호선 간의 크로스 토크(cross talk) 현상 및 디스퍼션(dispersion) 현상이 감소되어, 고속 디지털 신호의 전송 품질을 향상시킬 수 있다.
마이크로 스트립 라인(micro strip line), 스트립 라인(strip line)

Description

마이크로 스트립 라인을 구비한 인쇄회로기판, 스트립 라인을 구비한 인쇄회로기판 및 그들의 제조 방법{Printed circuit board having micro strip line, printed circuit board having strip line and method of manufacturing thereof}
본 발명은 마이크로 스트립 라인을 구비한 인쇄회로기판, 스트립 라인을 구비한 인쇄회로기판 및 그들의 제조 방법에 관한 것이다.
디지털 제품의 고성능화에 따라, 반도체 소자 간 전달되는 신호의 주파수가 상승하고 있다. 이에 따라, 고주파의 신호를 전달하기 위하여 마이크로 스트립 라인 또는 스트립 라인 구조를 가지는 인쇄회로기판이 사용되고 있다.
도 1에는 종래 기술에 따른 마이크로 스트립 라인을 구비한 인쇄회로기판(10)이 도시되어 있고, 도 2에는 종래 기술에 따른 마이크로 스트립 라인을 구비한 인쇄회로기판(20)이 도시되어 있다.
종래 기술에 따르면, 도 1에 도시된 바와 같이, 절연층(11)의 일면에 신호선(13)이 형성되고 절연층의 타면에 접지층(12)이 형성되거나, 도 2에 도시된 바와 같이, 절연층(21)의 일면에 전원층(24)이 형성되고 절연층(21)의 타면에 접지 층(22)이 형성되며 절연층(21) 내부에 신호선(23)이 매립되어, 반도체 소자 간에 디지털 신호를 전달하게 된다.
그러나, 이러한 종래 기술에 따르는 경우, 인접한 신호선(13, 23) 간의 크로스 토크(cross talk) 현상 및 신호 전달의 왜곡, 즉, 디스퍼션(dispersion) 현상으로 인한 노이즈(noise)가 발생하여 전송되는 신호의 최대 대역폭이 제한되는 문제점이 있다.
본 발명은, 신호선 간의 크로스 토크(cross talk) 현상 및 디스퍼션(dispersion) 현상이 감소될 수 있는 마이크로 스트립 라인을 구비한 인쇄회로기판, 스트립 라인을 구비한 인쇄회로기판 및 그들의 제조 방법을 제공하는 것이다.
본 발명의 일 측면에 따르면, 제1 절연층, 제1 절연층의 일면에 매립되는 신호선, 제1 절연층을 관통하며 신호선의 양측에 신호선과 나란하도록 배치되는 복수의 전도체, 및 제1 절연층의 타면에 전도체와 전기적으로 연결되도록 형성되는 접지층을 포함하는, 마이크로 스트립 라인(micro strip line)을 구비한 인쇄회로기판이 제공된다.
이 경우, 신호선은 복수개이고, 신호선과 전도체는 번갈아 배치될 수 있다.
또한, 신호선은, 한 쌍의 단위 신호선으로 이루어지며, 한 쌍의 단위 신호선 은 차동 쌍(differential pair)을 이룰 수 있다.
그리고, 신호선으로부터 전도체까지의 각 거리는 서로 동일할 수 있다.
한편, 신호선과 전도체의 서로 대향하는 측면은 평행할 수 있다.
또한, 신호선의 폭은, 절연층의 타면 방향으로 갈수록 좁아질 수 있다.
그리고, 접지층에 형성되는 제2 절연층, 및 제2 절연층에 형성되는 전원층을 더 포함할 수 있다.
또한, 본 발명의 다른 측면에 따르면, 캐리어(carrier)에 신호선을 형성하는 단계, 캐리어를 제1 절연층의 일면으로 가압하여 제1 절연층의 일면에 신호선을 매립하는 단계, 제1 절연층에 제1 절연층을 관통하며 신호선의 양측에 신호선과 나란하도록 배치되는 복수의 전도체를 형성하는 단계, 및 제1 절연층의 타면에 전도체와 전기적으로 연결되도록 접지층을 형성하는 단계를 포함하는, 마이크로 스트립 라인을 구비한 인쇄회로기판 제조 방법이 제공된다.
이 때, 전도체를 형성하는 단계는, 제1 절연층에 관통홀을 천공하는 단계, 및 관통홀에 전도성 물질을 충전하는 단계를 포함할 수 있다.
또한, 접지층을 형성하는 단계 이후에, 접지층에 제2 절연층을 형성하는 단계, 및 제2 절연층에 전원층을 형성하는 단계를 더 포함할 수 있다.
그리고, 본 발명의 또 다른 측면에 따르면, 제1 절연층, 제1 절연층의 일면에 매립되는 신호선, 제1 절연층을 관통하며 신호선의 양측에 신호선과 나란하도록 배치되는 복수의 전도체, 제1 절연층의 타면에 전도체와 전기적으로 연결되도록 형성되는 접지층, 제1 절연층의 일면에 신호선을 커버하도록 형성되는 제2 절연층, 및 제2 절연층에 형성되는 전원층을 포함하는, 스트립 라인(strip line)을 구비한 인쇄회로기판이 제공된다.
이 경우, 신호선은 복수개이고, 신호선과 전도체는 번갈아 배치될 수 있다.
또한, 신호선은, 한 쌍의 단위 신호선으로 이루어지며, 한 쌍의 단위 신호선은 차동 쌍(differential pair)을 이룰 수 있다.
그리고, 신호선으로부터 전도체까지의 각 거리는 서로 동일할 수 있다.
한편, 신호선과 전도체의 서로 대향하는 측면은 평행할 수 있다.
또한, 신호선의 폭은, 절연층의 타면 방향으로 갈수록 좁아질 수 있다.
그리고, 본 발명의 또 다른 측면에 따르면, 캐리어에 신호선을 형성하는 단계, 캐리어를 제1 절연층의 일면으로 가압하여 제1 절연층의 일면에 신호선을 매립하는 단계, 캐리어를 제거하는 단계, 제1 절연층에 제1 절연층을 관통하며 신호선의 양측에 신호선과 나란하도록 배치되는 복수의 전도체를 형성하는 단계, 제1 절연층의 타면에 전도체와 전기적으로 연결되도록 접지층을 형성하는 단계, 제1 절연층의 일면에 신호선을 커버하도록 제2 절연층을 형성하는 단계, 및 제2 절연층에 전원층을 형성하는 단계를 포함하는, 스트립 라인을 구비한 인쇄회로기판이 제공된다.
이 때, 전도체를 형성하는 단계는, 제1 절연층에 관통홀을 천공하는 단계, 및 관통홀에 전도성 물질을 충전하는 단계를 포함할 수 있다.
본 발명의 실시예에 따르면, 신호선 간의 크로스 토크(cross talk) 현상 및 디스퍼션(dispersion) 현상이 감소되어, 고속 디지털 신호의 전송 품질을 향상시킬 수 있다.
본 발명에 따른 마이크로 스트립 라인을 구비한 인쇄회로기판, 스트립 라인을 구비한 인쇄회로기판 및 그들의 제조 방법의 실시예를 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
도 3은 본 발명의 일 측면에 따른 마이크로 스트립 라인을 구비한 인쇄회로기판(100)의 일 실시예를 나타낸 사시도이다. 도 4는 본 발명의 일 측면에 따른 마이크로 스트립 라인을 구비한 인쇄회로기판(100)의 일 실시예를 나타낸 단면도이다.
본 실시예에 따르면, 제1 절연층(110), 제1 절연층(110)의 일면에 매립되는 신호선(120), 제1 절연층(110)을 관통하며 신호선(120)의 양측에 신호선(120)과 나란하도록 배치되는 복수의 전도체(130), 및 제1 절연층(110)의 타면에 전도체(130)와 전기적으로 연결되도록 형성되는 접지층(140)을 포함하는, 마이크로 스트립 라인(micro strip line)을 구비한 인쇄회로기판(100)이 제시된다.
이와 같은, 본 실시예에 따르면, 인접한 신호선(120) 간의 크로스 토크(cross talk) 현상 및 고주파 신호와 저주파 신호의 인덕턴스(inductance) 차이에 기인한 디지털 신호의 왜곡, 즉, 디스퍼션(dispersion) 현상이 감소되어, 고속 디지털 신호의 전송 품질을 향상시킬 수 있다.
이하, 도 3 내지 도 8을 참조하여, 본 실시예의 각 구성에 대하여 보다 상세히 설명하도록 한다.
본 실시예에 따른 마이크로 스트립 라인 구조는, 신호선(120), 접지층(140), 이들 사이에 개재되는 제1 절연층(110) 및 신호선(120)의 양측에 배치되는 전도체(130)로 이루어진다.
신호선(120)은, 제1 절연층(110)의 일면에 매립되며, 소정 간격으로 복수개 형성될 수 있다. 각 신호선(120)에는 교류 전류가 흐르게 되며, 인접한 신호선(120) 간에 형성되는 커플링 캐패시턴스(coupling capacitance)에 의하여 크로스 토크(cross talk) 현상이 발생될 수 있다. 이러한 크로스 토크 현상은, 신호선(120)의 사이를 후술할 전도체(130)로 가로 막음에 따라 감소될 수 있다. 이에 대하여는 전도체(130)를 제시하는 부분에서 보다 상세히 설명하도록 한다.
또한, 접지층(140)은, 제1 절연층(110)의 타면에 후술할 전도체(130)와 전기적으로 연결되도록 형성된다. 이 때, 접지층(140)의 일부는 전류의 경로로 이용될 수 있다. 이에 대하여는 전도체(130)를 제시하는 부분에서 보다 상세히 설명하도록 한다.
복수의 전도체(130)는, 제1 절연층(110)을 관통하며 신호선(120)의 양측에 신호선(120)과 나란하도록 배치된다. 즉, 전도체(130)는 제1 절연층(110)의 일면과 타면을 관통하도록 형성되며, 신호선(120)을 기준으로 신호선(120)의 양측에 배치되는 한 쌍의 전도체(130)가 신호선(120)의 전류 진행 방향과 평행하게 형성되므로, 신호선(120)은 양측에 배치된 한 쌍의 전도체(130) 및 접지층(140)에 의하여 둘러싸이게 된다.
이에 따라, 접지층(140)으로 전달되는 교류 전류의 주파수 변화에 따른, 접지층(140)에서의 전류 경로의 변화가 최소화되므로, 고주파 신호와 저주파 신호의 인덕턴스 차이에 기인한 디지털 신호 전달의 왜곡, 즉, 디스퍼션(dispersion) 현상이 감소될 수 있다. 이하, 종래 기술과의 비교하여 보다 상세히 설명한다.
종래 기술에 따르는 경우, 고주파 전류가 도체의 표면 부근만을 흐르는 현상인 표피 효과(skin effect) 및 고주파 전류가 다른 도체의 가까운 부분에 보다 더 집중되어 흐르는 현상인 근접 효과(proximity effect)에 의하여, 접지층(140)에서는, 고주파 전류가 흐를 때의 전류 경로가 저주파 전류가 흐를 때의 전류 경로보다 좁아진다.
이에 따라, 고주파 전류가 저주파 전류보다 인덕턴스가 작아져, 교류 전류의 전달 속도가 주파수에 따라 변화하게 되므로, 결국, 전달되는 디지털 신호가 왜곡되는 디스퍼션이 발생하게 된다.
그러나, 본 실시예에 따르면, 상술한 바와 같이, 신호선(120)이 전도체(130) 및 접지층(140)에 의하여 둘러싸이므로, 접지층(140)뿐만 아니라, 신호선(120)과 인접하게 되는 전도체(130)의 측면도 전류 경로로 이용된다.
즉, 신호선(120)으로부터 접지층(140)까지의 거리와 유사한 거리에 전도체(130)가 형성되어, 저주파의 전류가 흐르는 경우뿐만 아니라, 고주파의 전류가 접지층(140)에 흐르는 경우에도, 접지층(140)과 함께 전도체(130)의 측면이 전류의 경로로 이용될 수 있는 것이다.
이와 같이, 주파수에 따른 전류 경로의 변화가 최소화되므로, 상술한 디스퍼션 현상을 현저히 감소시킬 수 있다.
또한, 고주파에서의 전류 경로로, 접지층(140)뿐 아니라 전도체(130)의 측면도 사용함으로써, 저항을 최소화할 수 있으므로, 전달되는 디지털 신호의 품질을 더욱 향상시킬 수 있다.
이 때, 신호선(120)으로부터 전도체(130)까지의 각 거리(d1, d2)는 서로 동일하게 형성된다. 이에 따라, 상술한 전류 경로 역시 대칭을 이루게 되어 노이즈를 감소시킬 수 있으므로, 전달되는 디지털 신호의 품질을 더욱 향상시킬 수 있다.
한편, 신호선(120)은 복수개이고, 각 신호선(120)과 각 전도체(130)는 서로 번갈아 배치된다. 따라서, 전도체(130)가 각 신호선(120) 사이에서 장애물과 같은 기능을 수행하므로, 인접한 신호선(120) 간의 크로스 토크 현상을 감소시킬 수 있다.
즉, 신호선(120)은 제1 절연층(110)에 완전히 매립되어 있고, 전도체(130)는 제1 절연층(110)을 관통하여 제1 절연층(110)의 일면으로부터 타면에 이르도록 형성되어 있으므로, 인접한 신호선(120)은 전도체(130)에 의하여 완전히 가로막히게 되는 것이다.
인접한 신호선(120)은, 이들 간에 발생하는 커플링 캐패시턴스에 의하여 크로스 토크 형상이 일어나, 전달되는 디지털 신호에 노이즈가 발생할 수 있으므로, 이를 방지하기 위하여, 본 실시예의 경우, 복수의 신호선(120) 사이마다 이들을 가로막는 전도체(130)를 배치함으로써, 인접한 신호선(120) 간에 캐패시터가 형성되는 것을 방지하여, 이에 의한 크로스 토크 현상을 현저히 줄일 수 있다.
다음으로, 도 5 내지 도 8을 참조하여, 본 실시예의 변형된 형태에 대하여, 상술한 내용과의 차이점을 중심으로 설명하도록 한다.
도 5 내지 도 8은 본 발명의 일 측면에 따른 마이크로 스트립 라인을 구비한 인쇄회로기판(100)의 일 실시예의 변형된 형태를 나타낸 단면도이다.
도 5를 참조하면, 신호선(120)은, 한 쌍의 단위 신호선(122, 124)으로 이루어질 수 있으며, 이러한 단위 신호선(122, 124)은, 차동 쌍(differential pair)을 이룰 수 있다. 이에 따라, 노이즈에 의해 어느 하나의 단위 신호선(122)으로 전달되는 교류 전류가 변화하더라도, 다른 하나의 단위 신호선(124)이 이를 보상하며 변화하게 되어, 결과적으로, 전달되는 디지털 신호의 품질을 향상시킬 수 있다.
또한, 도 6을 참조하면, 신호선(120)과 전도체(130)의 서로 대향하는 측면은 평행하며, 신호선(120)의 단면이 사다리꼴 형상을 가지도록, 신호선(120)의 폭이 절연층의 타면 방향으로 갈수록 좁아질 수 있다. 신호선(120)과 전도체(130)의 서로 마주보는 측면이 평행하게 형성됨에 따라, 이들 간의 거리를 일정하게 유지할 수 있으므로, 노이즈 발생을 줄이고 보다 효율적으로 고품질의 디지털 신호를 전달할 수 있게 된다.
그리고, 도 6에 도시된 바와 같이, 신호선(120)과 전도체(130)의 대향하는 측면을 평행하게 함과 동시에, 신호선(120)의 폭을 상부보다 하부가 좁도록 형성함으로써, 신호선(120) 표면의 각 지점으로부터 접지층(140) 및 전도체(130)까지의 거리를 비교적 균일하게 유지할 수 있으므로, 노이즈 발생을 줄이고 보다 효율적으로 디지털 신호를 전달할 수 있게 된다.
이 경우, 전도체(130)는, 도 6에 도시된 바와 같이, 하부에서 상부로 갈수록 폭이 좁아지게 형성된다. 이에 따라, 제1 절연층(110)의 일면에 여유 공간이 증가하게 되므로, 제1 절연층(110)의 일면에 매립되는 신호선(120)의 밀집도가 증가될 수 있다.
도 7을 참조하면, 신호선(120)이, 단면이 사다리꼴 형상을 가지며 차동 쌍을 이루는 단위 신호선(122, 124)인 경우를 도시하고 있으며, 이에 대한 상세한 설명은 생략하도록 한다.
한편, 도 8에 도시된 바와 같이, 본 실시예에 따른 인쇄회로기판(100)은, 접지층(140)에 형성되는 제2 절연층(150) 및 제2 절연층(150)에 형성되는 전원층(160)을 더 구비할 수도 있다.
다음으로, 본 발명의 다른 측면에 따른 마이크로 스트립 라인을 구비한 인쇄회로기판(200)을 제조하는 방법의 일 실시예에 대하여 설명하도록 한다.
도 9는 본 발명의 다른 측면에 따른 마이크로 스트립 라인을 구비한 인쇄회로기판(200) 제조 방법의 일 실시예를 나타낸 순서도이다. 도 10 내지 도 17은 본 발명의 다른 측면에 따른 마이크로 스트립 라인을 구비한 인쇄회로기판(200) 제조 방법 일 실시예의 각 공정을 나타낸 단면도이다.
본 실시예에 따르면, 캐리어(carrier, 205)에 신호선(220)을 형성하는 단계, 캐리어(205)를 제1 절연층(210)의 일면으로 가압하여 제1 절연층(210)의 일면에 신호선(220)을 매립하는 단계, 제1 절연층(210)에 제1 절연층(210)을 관통하며 신호선(220)의 양측에 신호선(220)과 나란하도록 배치되는 복수의 전도체(230)를 형성하는 단계, 및 제1 절연층(210)의 타면에 전도체(230)와 전기적으로 연결되도록 접지층(240)을 형성하는 단계를 포함하는, 마이크로 스트립 라인을 구비한 인쇄회로기판(200) 제조 방법이 제시된다.
이와 같은 본 실시예에 따르면, 인접한 신호선(220) 간의 크로스 토크(cross talk) 현상 및 고주파와 저주파의 인덕턴스(inductance) 차이에 기인한 디지털 신호의 왜곡, 즉, 디스퍼션(dispersion) 현상이 감소되는 인쇄회로기판(200)을 구현할 수 있다.
이하, 도 9 내지 도 17을 참조하여, 각 공정에 대하여 상세히 설명하도록 한다.
먼저, 도 10에 도시된 바와 같이, 캐리어(205)에 신호선(220)을 형성한다(S110). 예를 들어, 전해 도금 등을 이용하여 캐리어(205)에 신호선(220)을 형성 한다. 또한, 이뿐만 아니라, 서브트랙티브(subtractive) 공정, 잉크젯 공정 등 다양한 방식에 의하여 신호선(220)을 형성할 수 있을 것이다.
다음으로, 도 11에 도시된 바와 같이, 캐리어(205)를 제1 절연층(210)의 일면으로 가압하여 제1 절연층(210)의 일면에 신호선(220)을 매립한다(S120). 신호선(220)을 제1 절연층(210)의 일면에 매립시키기 위하여 캐리어(205)와 제1 절연층(210)을 가열 압착하는 공정으로, 이와 같이 캐리어(205)를 이용함으로써, 보다 용이하게 신호선(220)을 제1 절연층(210)에 매립시킬 수 있고, 신호선(220)과 제1 절연층(210) 간의 접착력도 향상시킬 수 있다.
다음으로, 도 12에 도시된 바와 같이, 캐리어(205)를 제거한다(S130). 신호선(220)을 외부로 노출시키는 공정으로, 캐리어(205)를 분리하거나, 에칭에 의해 제거함으로써 수행될 수 있다.
다음으로, 도 13 및 도 14에 도시된 바와 같이, 제1 절연층(210)에 제1 절연층(210)을 관통하며 신호선(220)의 양측에 신호선(220)과 나란하도록 배치되는 복수의 전도체(230)를 형성한다(S140). 여기서, 전도체(230)는, 신호선(220)의 양측에 배치되고 신호선(220)의 전류 진행 방향과 평행하게 연장되어 접지층(240)과 함께 신호선(220)을 둘러 싼다. 또한, 전도체(230)는 복수의 신호선(220) 각 사이마다 배치되어 신호선(220) 사이를 가로막는다. 이에 따라, 전도체(240)는 디스퍼션 및 크로스 토크 현상을 감소시킬 수 있다. 이에 대하여는 전술한 일 실시예에서 설명한 바 있으므로, 보다 상세한 설명은 생략한다.
이와 같은, 전도체(230)를 형성하기 위한 본 공정은 다음과 같이 나누어 설 명할 수 있다.
우선, 도 13에 도시된 바와 같이, 제1 절연층(210)에 관통홀(232)을 천공한다(S142). 즉, 신호선(220)이 전도체(230) 사이에 배치될 수 있도록 제1 절연층(210)에 관통홀(232)을 천공한다. 이어서, 도 14에 도시된 바와 같이, 관통홀(232)에 전도성 물질을 충전한다(S144). 예를 들어, 관통홀(232) 내부를 도금하거나 관통홀(232) 내부에 전도성 페이스트를 충전함으로써, 수행될 수 있다.
다음으로, 도 15에 도시된 바와 같이, 제1 절연층(210)의 타면에 전도체(230)와 전기적으로 연결되도록 접지층(240)을 형성한다(S150). 예를 들어, 제1 절연층(210)의 타면을 도금하거나, 동박을 적층함으로써, 수행될 수 있다.
이러한 접지층(240)은, 일부가 전류 경로로 이용되며, 상술한 전도체(230)는, 이 접지층(240)과 전기적으로 연결됨으로써, 접지층(240)과 함께 전류의 경로로 이용될 수 있다.
다음으로, 도 16에 도시된 바와 같이, 접지층(240)에 제2 절연층(250)을 형성한다(S160). 이전 공정에서 형성된 접지층(240)에 제2 절연층(250)을 형성하는 공정으로, 예를 들어, 접지층(240)에 제2 절연층(250)을 적층함으로써, 수행될 수 있다.
다음으로, 도 17에 도시된 바와 같이, 제2 절연층(250)에 전원층(260)을 형성한다(S170). 전원층(260)을 형성하기 위한 공정으로, 예를 들어, 제2 절연층(250)의 타면을 도금하거나, 제2 절연층(250)에 동박을 적층함으로써, 수행될 수 있다.
본 실시예의 경우, 제1 절연층(210)의 일면에 신호선(220)을 매립하는 공정(S120)을 수행한 후, 제1 절연층(210)에 복수의 전도체(230)를 형성하는 공정(S140)을 수행하는 방법을 일 예로서 제시하였으나, 이와는 반대로 복수의 전도체(230)를 형성하는 공정(S140)을 수행한 뒤에 신호선(220)을 매립하는 공정(S120)을 수행할 수도 있으며, 이 역시 본 발명의 권리범위에 포함됨을 물론이다.
한편, 도 3 내지 도 7에 도시된 바와 같이, 다양한 형태의 마이크로 스트립 라인을 구비한 인쇄회로기판(도 3 내지 도 7의 100)을 제조할 수 있으며, 이를 제조하는 공정은 상술한 본 실시예와 동일 또는 유사하므로, 이에 대한 설명은 생략하도록 한다.
다음으로, 본 발명의 또 다른 측면에 따른 스트립 라인을 구비한 인쇄회로기판(300)의 일 실시예에 대하여 설명하도록 한다.
도 18은 본 발명의 또 다른 측면에 따른 스트립 라인을 구비한 인쇄회로기판(300)의 일 실시예를 나타낸 단면도이다. 도 19 내지 도 21은 본 발명의 또 다른 측면에 따른 스트립 라인을 구비한 인쇄회로기판(300)의 일 실시예의 변형된 형태를 나타낸 단면도이다.
본 실시예에 따르면, 도 18에 도시된 바와 같이, 제1 절연층(310), 제1 절연층(310)의 일면에 매립되는 신호선(320), 제1 절연층(310)을 관통하며 신호선(320)의 양측에 신호선(320)과 나란하도록 배치되는 복수의 전도체(330), 제1 절연층(310)의 타면에 전도체(330)와 전기적으로 연결되도록 형성되는 접지층(340), 제 1 절연층(310)의 일면에 신호선(320)을 커버하도록 형성되는 제2 절연층(350), 및 제2 절연층(350)에 형성되는 전원층(360)을 포함하는, 스트립 라인(strip line)을 구비한 인쇄회로기판(300)이 제시된다.
이와 같은 본 실시예에 따르면, 인접한 신호선(320) 간의 크로스 토크(cross talk) 현상 및 고주파와 저주파의 인덕턴스(inductance) 차이에 기인한 디지털 신호의 왜곡, 즉, 디스퍼션(dispersion) 현상이 감소되어, 고속 디지털 신호의 전송 품질을 향상시킬 수 있다.
본 실시예의 경우, 제1 절연층(310), 신호선(320), 단위 신호선(322, 324), 전도체(330), 접지층(340)의 구성 및 그에 따른 기능은 전술한 마이크로 스트립 라인을 구비한 인쇄회로기판(도 3 내지 도 7의 100)의 일 실시예에서 설명한 바 있으므로, 이에 대한 설명은 생략하도록 하고, 이하, 이와의 차이점인 제2 절연층(350) 및 전원층(360)에 대하여 설명하도록 한다.
제2 절연층(350)은, 제1 절연층(310)의 일면에 신호선(320)을 커버하도록 형성되며, 전원층(360)은 이러한 제2 절연층(350)에 형성된다. 이에 따라, 신호선(320)이 제1 절연층(310)과 제2 절연층(350) 사이에 매립되고, 제1 절연층(310)의 타면에는 접지층(340)이, 제2 절연층(350)에는 전원층(360)이 형성된 스트립 라인 구조가 형성될 수 있다.
다음으로, 본 발명의 또 다른 측면에 따른 스트립 라인을 구비한 인쇄회로기판(400)을 제조하는 방법의 일 실시예에 대하여 설명하도록 한다.
도 21은 본 발명의 또 다른 측면에 따른 스트립 라인을 구비한 인쇄회로기판(400) 제조 방법의 일 실시예를 나타낸 순서도이다. 도 22 내지 도 29는 본 발명의 또 다른 측면에 따른 스트립 라인을 구비한 인쇄회로기판(400) 제조 방법 일 실시예의 각 공정을 나타낸 단면도이다.
본 실시예에 따르면, 캐리어(405)에 신호선(420)을 형성하는 단계, 제1 절연층(410)에 제1 절연층(410)을 관통하며 신호선(420)의 양측에 신호선(420)과 나란하도록 배치되는 복수의 전도체(430)를 형성하는 단계, 캐리어(405)를 제1 절연층(410)의 일면으로 가압하여 제1 절연층(410)의 일면에 신호선(420)을 매립하는 단계, 캐리어(405)를 제거하는 단계, 제1 절연층(410)의 타면에 전도체(430)와 전기적으로 연결되도록 접지층(440)을 형성하는 단계, 제1 절연층(410)의 일면에 신호선(420)을 커버하도록 제2 절연층(450)을 형성하는 단계, 및 제2 절연층(450)에 전원층(460)을 형성하는 단계를 포함하는, 스트립 라인을 구비한 인쇄회로기판(400) 제조 방법이 제시된다.
이와 같은 본 실시예에 따르면, 인접한 신호선(420) 간의 크로스 토크(cross talk) 현상 및 고주파와 저주파의 인덕턴스(inductance) 차이에 기인한 디지털 신호의 왜곡, 즉, 디스퍼션(dispersion) 현상이 감소되는 인쇄회로기판(400)을 구현할 수 있다.
본 실시예의 경우, 도 23에 도시된 캐리어(405)에 신호선(420)을 형성하는 공정(S210), 도 24와 같이 제1 절연층(410)에 관통홀(432)을 천공(S222)하고 도 25와 같이 관통홀(432)에 전도성 물질을 충전(S224)함으로써, 제1 절연층(410)에 복 수의 전도체(430)를 형성하는 공정(S220), 도 26에 도시된 제1 절연층(410)의 일면에 신호선(420)을 매립하는 공정(S230), 도 27에 도시되 캐리어(405)를 제거하는 공정(S240) 및 도 28에 도시된 제1 절연층(410)의 타면에 접지층(440)을 형성하는 공정(S250)에 대하여는 전술한 스트립 라인을 구비한 인쇄회로기판(400)(도 17의 200) 제조 방법의 일 실시예에서 설명한 바 있으므로, 이에 대한 설명은 생략하도록 하고, 이하, 이와의 차이점인 제2 절연층(450) 형성 공정(S260) 및 전원층(460) 형성 공정(S270)에 대하여 설명하도록 한다.
접지층(440)을 형성한 이후에, 도 29에 도시된 바와 같이, 제1 절연층(410)의 일면에 신호선(420)을 커버하도록 제2 절연층(450)을 형성한다(S260). 신호선(420)을 완전히 매립시키기 위해 신호선(420)을 커버하도록 제2 절연층(450)을 형성하는 공정으로, 예를 들어, 제1 절연층(410)의 일면에 반경화 상태의 제2 절연층(450)을 적층함으로써, 수행될 수 있다.
다음으로, 도 30에 도시된 바와 같이, 제2 절연층(450)에 전원층(460)을 형성한다(S270). 제2 절연층(450) 상에 전원층(460)을 형성하여 스트립 라인 구조를 완성하기 위한 공정으로, 예를 들어, 제2 절연층(450)을 도금하거나 제2 절연층(450)에 동박을 적층함으로써, 수행될 수 있다.
본 실시예의 경우, 제1 절연층(410)에 복수의 전도체(430)를 형성하는 공정(S220)을 수행한 후, 제1 절연층(410)의 일면에 신호선(420)을 매립하는 공정(S230)을 수행하는 방법을 일 예로서 제시하였으나, 이와는 반대로 신호선(420)을 매립하는 공정(S230)을 수행한 뒤에 복수의 전도체(430)를 형성하는 공정(S220) 을 수행할 수도 있으며, 이 역시 본 발명의 권리범위에 포함됨을 물론이다.
한편, 도 19 내지 도 21에 도시된 바와 같이, 다양한 형태의 스트립 라인을 구비한 인쇄회로기판(도 19 내지 도 21의 300)을 제조할 수 있으며, 이를 제조하는 공정은 상술한 본 실시예와 동일 또는 유사하므로, 이에 대한 설명은 생략하도록 한다.
이상, 본 발명의 일 실시예에 대하여 설명하였으나, 해당 기술 분야에서 통상의 지식을 가진 자라면 특허청구범위에 기재된 본 발명의 사상으로부터 벗어나지 않는 범위 내에서, 구성 요소의 부가, 변경, 삭제 또는 추가 등에 의해 본 발명을 다양하게 수정 및 변경시킬 수 있을 것이며, 이 또한 본 발명의 권리범위 내에 포함된다고 할 것이다.
도 1은 종래 기술에 따른 마이크로 스트립 라인을 구비한 인쇄회로기판을 나타낸 단면도.
도 2는 종래 기술에 따른 스트립 라인을 구비한 인쇄회로기판을 나타낸 단면도.
도 3은 본 발명의 일 측면에 따른 마이크로 스트립 라인을 구비한 인쇄회로기판의 일 실시예를 나타낸 사시도.
도 4는 본 발명의 일 측면에 따른 마이크로 스트립 라인을 구비한 인쇄회로기판의 일 실시예를 나타낸 단면도.
도 5 내지 도 8은 본 발명의 일 측면에 따른 마이크로 스트립 라인을 구비한 인쇄회로기판의 일 실시예의 변형된 형태를 나타낸 단면도.
도 9은 본 발명의 다른 측면에 따른 마이크로 스트립 라인을 구비한 인쇄회로기판 제조 방법의 일 실시예를 나타낸 순서도.
도 10 내지 도 17은 본 발명의 다른 측면에 따른 마이크로 스트립 라인을 구비한 인쇄회로기판 제조 방법 일 실시예의 각 공정을 나타낸 단면도.
도 18은 본 발명의 또 다른 측면에 따른 스트립 라인을 구비한 인쇄회로기판의 일 실시예를 나타낸 단면도.
도 19 내지 도 21은 본 발명의 또 다른 측면에 따른 스트립 라인을 구비한 인쇄회로기판의 일 실시예의 변형된 형태를 나타낸 단면도.
도 22은 본 발명의 또 다른 측면에 따른 스트립 라인을 구비한 인쇄회로기판 제조 방법의 일 실시예를 나타낸 순서도.
도 23 내지 도 30는 본 발명의 또 다른 측면에 따른 스트립 라인을 구비한 인쇄회로기판 제조 방법 일 실시예의 각 공정을 나타낸 단면도.
<도면의 주요 부분에 대한 부호의 설명>
100: 인쇄회로기판 110: 제1 절연층
120: 신호선 122, 124: 단위 신호선
130: 전도체 140: 접지층
150: 제2 절연층 160: 전원층

Claims (18)

  1. 제1 절연층;
    상기 제1 절연층의 일면에 매립되는 신호선;
    상기 제1 절연층을 관통하며 상기 신호선의 양측에 상기 신호선과 나란하도록 배치되는 복수의 전도체; 및
    상기 제1 절연층의 타면에 상기 전도체와 전기적으로 연결되도록 형성되는 접지층을 포함하고,
    상기 신호선의 폭은 상기 제1 절연층의 타면 방향으로 갈수록 좁아지고, 상기 전도체의 폭은 상기 제1 절연층의 일면 방향으로 갈수록 좁아지는 것을 특징으로 하는 마이크로 스트립 라인(micro strip line)을 구비한 인쇄회로기판.
  2. 제1항에 있어서,
    상기 신호선은 복수개이고,
    상기 신호선과 상기 전도체는 번갈아 배치되는 것을 특징으로 하는, 마이크로 스트립 라인을 구비한 인쇄회로기판.
  3. 제1항에 있어서,
    상기 신호선은, 한 쌍의 단위 신호선으로 이루어지며,
    상기 한 쌍의 단위 신호선은 차동 쌍(differential pair)을 이루는 것을 특 징으로 하는, 마이크로 스트립 라인을 구비한 인쇄회로기판.
  4. 제1항에 있어서,
    상기 신호선으로부터 상기 전도체까지의 각 거리는 서로 동일한 것을 특징으로 하는, 마이크로 스트립 라인을 구비한 인쇄회로기판.
  5. 제1항에 있어서,
    상기 신호선과 상기 전도체의 서로 대향하는 측면은 평행한 것을 특징으로 하는, 마이크로 스트립 라인을 구비한 인쇄회로기판.
  6. 삭제
  7. 제1항에 있어서,
    상기 접지층에 형성되는 제2 절연층; 및
    상기 제2 절연층에 형성되는 전원층을 더 포함하는, 마이크로 스트립 라인을 구비한 인쇄회로기판.
  8. 삭제
  9. 삭제
  10. 삭제
  11. 제1 절연층;
    상기 제1 절연층의 일면에 매립되는 신호선;
    상기 제1 절연층을 관통하며 상기 신호선의 양측에 상기 신호선과 나란하도록 배치되는 복수의 전도체;
    상기 제1 절연층의 타면에 상기 전도체와 전기적으로 연결되도록 형성되는 접지층;
    상기 제1 절연층의 일면에 상기 신호선을 커버하도록 형성되는 제2 절연층; 및
    상기 제2 절연층에 형성되는 전원층을 포함하고,
    상기 신호선의 폭은 상기 제1 절연층의 타면 방향으로 갈수록 좁아지고, 상기 전도체의 폭은 상기 제1 절연층의 일면 방향으로 갈수록 좁아지는 것을 특징으로 하는 스트립 라인(strip line)을 구비한 인쇄회로기판.
  12. 제11항에 있어서,
    상기 신호선은 복수개이고,
    상기 신호선과 상기 전도체는 번갈아 배치되는 것을 특징으로 하는, 스트립 라인을 구비한 인쇄회로기판.
  13. 제11항에 있어서,
    상기 신호선은, 한 쌍의 단위 신호선으로 이루어지며,
    상기 한 쌍의 단위 신호선은 차동 쌍(differential pair)을 이루는 것을 특징으로 하는, 스트립 라인을 구비한 인쇄회로기판.
  14. 제11항에 있어서,
    상기 신호선으로부터 상기 전도체까지의 각 거리는 서로 동일한 것을 특징으로 하는, 스트립 라인을 구비한 인쇄회로기판.
  15. 제11항에 있어서,
    상기 신호선과 상기 전도체의 서로 대향하는 측면은 평행한 것을 특징으로 하는, 스트립 라인을 구비한 인쇄회로기판.
  16. 삭제
  17. 삭제
  18. 삭제
KR1020080087265A 2008-09-04 2008-09-04 마이크로 스트립 라인을 구비한 인쇄회로기판, 스트립라인을 구비한 인쇄회로기판 및 그들의 제조 방법 Expired - Fee Related KR100999529B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020080087265A KR100999529B1 (ko) 2008-09-04 2008-09-04 마이크로 스트립 라인을 구비한 인쇄회로기판, 스트립라인을 구비한 인쇄회로기판 및 그들의 제조 방법
JP2009015336A JP4806764B2 (ja) 2008-09-04 2009-01-27 マイクロストリップラインを備えた印刷回路基板の製造方法、およびストリップラインを備えた印刷回路基板の製造方法
US12/361,781 US8294529B2 (en) 2008-09-04 2009-01-29 Printed circuit board comprised of an insulating layer having buried microstrip lines and conductors with widths that narrow into the insulation layer
US13/621,117 US8674781B2 (en) 2008-09-04 2012-09-15 Printed circuit board comprised of an insulating layer having buried microstrip lines and conductors with widths that narrow into the insulation layer
US13/621,122 US8607448B2 (en) 2008-09-04 2012-09-15 Method of manufacturing a printed circuit board having micro strip line

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080087265A KR100999529B1 (ko) 2008-09-04 2008-09-04 마이크로 스트립 라인을 구비한 인쇄회로기판, 스트립라인을 구비한 인쇄회로기판 및 그들의 제조 방법

Publications (2)

Publication Number Publication Date
KR20100028298A KR20100028298A (ko) 2010-03-12
KR100999529B1 true KR100999529B1 (ko) 2010-12-08

Family

ID=41724562

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080087265A Expired - Fee Related KR100999529B1 (ko) 2008-09-04 2008-09-04 마이크로 스트립 라인을 구비한 인쇄회로기판, 스트립라인을 구비한 인쇄회로기판 및 그들의 제조 방법

Country Status (3)

Country Link
US (3) US8294529B2 (ko)
JP (1) JP4806764B2 (ko)
KR (1) KR100999529B1 (ko)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI542260B (zh) * 2010-12-24 2016-07-11 Ｌｇ伊諾特股份有限公司 印刷電路板及其製造方法
TWI542264B (zh) * 2010-12-24 2016-07-11 Ｌｇ伊諾特股份有限公司 印刷電路板及其製造方法
USD652410S1 (en) * 2011-04-25 2012-01-17 ChamTech Technologies, Incorporated Antenna
USD695277S1 (en) * 2011-04-25 2013-12-10 ChamTech Technologies, Incorporated Antenna
US8946562B2 (en) 2012-01-18 2015-02-03 Covidien Lp Printed circuit boards including strip-line circuitry and methods of manufacturing same
US8766104B2 (en) 2012-01-18 2014-07-01 Covidien Lp Printed circuit boards including strip-line circuitry and methods of manufacturing same
US9277645B2 (en) 2012-01-18 2016-03-01 Covidien Lp Method of manufacturing a printed circuit board
US9351395B2 (en) 2012-01-18 2016-05-24 Covidien Lp Printed circuit boards including strip-line circuitry and methods of manufacturing same
KR20140115231A (ko) 2013-03-20 2014-09-30 삼성전자주식회사 안테나, 사용자 단말 장치, 및 안테나 제어 방법
US10079158B2 (en) 2014-12-12 2018-09-18 Intel Corporation Vertical trench routing in a substrate
KR102045235B1 (ko) 2016-03-31 2019-11-15 삼성전자주식회사 전자부품 패키지 및 그 제조방법
WO2018063416A1 (en) * 2016-10-01 2018-04-05 Intel Corporation Mutual inductance suppressor for crosstalk immunity enhancement
CN108076580B (zh) * 2016-11-15 2021-01-22 中兴通讯股份有限公司 一种隔离信号过孔间串扰的方法及装置
KR102545915B1 (ko) 2017-11-10 2023-06-22 레이던 컴퍼니 적층 제조 기술(amt) 저 프로파일 라디에이터
CN111567148B (zh) * 2017-11-10 2023-07-28 雷神公司 射频电路中的增材制造技术（amt）法拉第边界
US11289814B2 (en) 2017-11-10 2022-03-29 Raytheon Company Spiral antenna and related fabrication techniques
WO2019094477A1 (en) 2017-11-10 2019-05-16 Raytheon Company Millimeter wave transmission line architecture
JP7175317B2 (ja) * 2018-02-28 2022-11-18 レイセオン カンパニー スナップ無線周波数コネクタ相互接続体
CA3087290A1 (en) 2018-02-28 2019-09-06 Raytheon Company Additive manufacturing technology (amt) low profile signal divider
CN108966481A (zh) * 2018-06-25 2018-12-07 中国电子科技集团公司第二十九研究所 一种印制电路板屏蔽墙结构及其实现方法
JP7215249B2 (ja) * 2019-03-11 2023-01-31 住友大阪セメント株式会社 光変調器及びそれを用いた光送信装置
CN112566353A (zh) * 2019-09-26 2021-03-26 中兴通讯股份有限公司 一种电路板及通信设备
US11239193B2 (en) * 2020-01-17 2022-02-01 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit package and method
US10849220B1 (en) * 2020-01-23 2020-11-24 Super Micro Computer, Inc. Setting the impedance of signal traces of a circuit board using a reference trace
CN113766725B (zh) * 2020-06-03 2023-06-20 鹏鼎控股(深圳)股份有限公司 高频电路板及其制作方法
CN113573463B (zh) * 2021-06-08 2023-07-11 华为技术有限公司 电路板
TWI810728B (zh) * 2021-11-29 2023-08-01 貿聯國際股份有限公司 電路板

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100573494B1 (ko) * 2003-11-21 2006-04-26 대덕전자 주식회사 동축 라인이 내장된 인쇄 회로 기판 제조 방법

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2721312A (en) * 1951-06-30 1955-10-18 Itt Microwave cable
US3324014A (en) * 1962-12-03 1967-06-06 United Carr Inc Method for making flush metallic patterns
JPS4930870A (ko) * 1972-07-24 1974-03-19
JPH04267586A (ja) * 1991-02-22 1992-09-24 Nec Corp 同軸配線パターンおよびその形成方法
JPH06314862A (ja) * 1993-04-28 1994-11-08 Nitto Denko Corp フレキシブル回路基板
EP0916237B1 (de) * 1996-07-31 2001-01-17 Dyconex Patente Verfahren zur herstellung von verbindungsleitern
JPH11298097A (ja) * 1998-04-10 1999-10-29 Canon Inc プリント配線板
JP3241019B2 (ja) * 1999-03-15 2001-12-25 日本電気株式会社 コプレーナ線路
JP2001102696A (ja) * 1999-09-30 2001-04-13 Kyocera Corp 配線基板及びその製造方法
JP3384995B2 (ja) * 2000-05-18 2003-03-10 株式会社ダイワ工業 多層配線基板及びその製造方法
US6624729B2 (en) * 2000-12-29 2003-09-23 Hewlett-Packard Development Company, L.P. Slotted ground plane for controlling the impedance of high speed signals on a printed circuit board
JP2002299918A (ja) * 2001-01-29 2002-10-11 Murata Mfg Co Ltd マイクロストリップ線路及びそれを用いた共振素子、フィルタ、高周波回路並びにそれらを用いた電子回路、回路モジュール及び通信装置
JP4734723B2 (ja) * 2001-01-31 2011-07-27 凸版印刷株式会社 同軸ビアホールを用いた多層配線基板の製造方法
JP2003224408A (ja) * 2002-01-30 2003-08-08 Kyocera Corp 高周波用配線基板
EP1698217A1 (en) * 2003-12-24 2006-09-06 Molex Incorporated Electromagnetically shielded slot transmission line
JP2005229041A (ja) * 2004-02-16 2005-08-25 Alps Electric Co Ltd 高周波配線構造および高周波配線構造の製造方法
TWI273871B (en) 2004-10-04 2007-02-11 Via Tech Inc Signal transmission structure
JP4267586B2 (ja) 2005-03-18 2009-05-27 富士通株式会社 磁気記録装置
JP2007174075A (ja) 2005-12-20 2007-07-05 Shinko Electric Ind Co Ltd 差動伝送路構造および配線基板
JP4829028B2 (ja) * 2006-07-31 2011-11-30 富士通株式会社 回路基板及び回路基板の製造方法
KR100735759B1 (ko) * 2006-08-04 2007-07-06 삼성전자주식회사 다층 인쇄 회로 기판
US8922293B2 (en) * 2008-06-09 2014-12-30 Taiwan Semiconductor Manufacturing Company, Ltd. Microstrip lines with tunable characteristic impedance and wavelength

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100573494B1 (ko) * 2003-11-21 2006-04-26 대덕전자 주식회사 동축 라인이 내장된 인쇄 회로 기판 제조 방법

Also Published As

Publication number Publication date
JP2010062516A (ja) 2010-03-18
JP4806764B2 (ja) 2011-11-02
US20130008025A1 (en) 2013-01-10
US8294529B2 (en) 2012-10-23
US20100052993A1 (en) 2010-03-04
US8607448B2 (en) 2013-12-17
KR20100028298A (ko) 2010-03-12
US20130009729A1 (en) 2013-01-10
US8674781B2 (en) 2014-03-18

Similar Documents

Publication Publication Date Title
KR100999529B1 (ko) 마이크로 스트립 라인을 구비한 인쇄회로기판, 스트립라인을 구비한 인쇄회로기판 및 그들의 제조 방법
US8898891B2 (en) Method for fabricating a printed circuit board having differential trace profile
US8304659B2 (en) Differential trace profile for printed circuit boards
US9935353B2 (en) Printed circuit board having a signal conductor disposed adjacent one or more trenches filled with a low-loss ambient medium
JP7178764B2 (ja) 回路基板、デバイスおよびバイアホール構造の形成方法
CN105323951A (zh) 印刷电路板及其制造方法
TW201630496A (zh) 具有散熱結構的電路板及其製作方法
US20100308941A1 (en) High-frequency line structure on resin substrate and method of manufacturing the same
US7349196B2 (en) Composite distributed dielectric structure
KR20150138059A (ko) 배선 기판
US7035082B2 (en) Structure of multi-electrode capacitor and method for manufacturing process of the same
CN104684252A (zh) 嵌入电子部件的基板及其制造方法
CN203015272U (zh) 印制电路板
JP2006042098A (ja) 高周波用配線基板
KR100573494B1 (ko) 동축 라인이 내장된 인쇄 회로 기판 제조 방법
CN101562951B (zh) 线路板及其制作方法
JP4377725B2 (ja) 高周波用配線基板
RU2534024C1 (ru) Способ изготовления многослойной печатной платы сверхплотного монтажа
CN104717832B (zh) 连接器结构及其制作方法
RU2713917C1 (ru) СВЧ коммутационная плата из высокоомного кремния на металлическом основании
JP2011114263A (ja) 配線基板
TWI550960B (zh) 連接器結構與其製作方法
JP2007305756A (ja) 回路基板
CN115955764A (zh) 一种信号屏蔽结构及其制备方法、印制电路板
CN115226291A (zh) 电路板和电子设备

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

E13-X000 Pre-grant limitation requested

St.27 status event code: A-2-3-E10-E13-lim-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

FPAY Annual fee payment

Payment date: 20130916

Year of fee payment: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20141203

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20141203

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000