KR100981552B1 - 주파수분할 다중접속 시스템에서 상향링크 파일롯의 송수신장치 및 방법 - Google Patents

Abstract

본 발명은 주파수분할 다중접속(FDMA) 시스템에서, 상향링크의 채널 추정 및 측정을 위해 사용되는 상향링크 파일롯을 송수신하는 방법 및 장치에 관한 것이다. 본 발명은 데이터 심볼 구간들과, 상기 데이터 심볼 구간들보다 짧은 구간 길이를 가지는 연속하지 않는 제1 및 제2 파일롯 심볼 구간들을 포함하는 하나의 시간슬롯 구간의 상기 제1 및 제2 파일롯 심볼 구간들에서 파일롯 심볼들을 서로 다른 주파수 매핑 패턴으로 전송한다. 이러한 본 발명은 채널 추정시에 주파수 영역의 보간을 필요로 하지 않으면서, 빠르게 변환하는 채널 환경에서, 데이터가 전송되는 주파수의 채널 추정 값들을 정확하게 얻을 수 있다.

IFDMA, LFDMA, UPLINK PILOT

Description

주파수분할 다중접속 시스템에서 상향링크 파일롯의 송수신 장치 및 방법{APPARATUS AND METHOD FOR TRANSMITTING/RECEIVING UPLINK PILOT IN FREQUENCY DIVISION MULTIPLE ACCESS SYSTEM}

도 1은 전형적인 데이터 신호와 파일롯 신호의 TDM 구조를 나타낸 도면.

도 2a 내지 도 2d는 전형적인 DFDMA 송신 장치를 나타낸 도면.

도 3a 내지 도 3b은 전형적인 LFDMA 송신 장치를 나타낸 도면.

도 4는 데이터 심볼 구간과 파일롯 심볼 구간이 다른 길이를 갖는 TDM 구조의 일 예.

도 5a 및 도 5b는 본 발명의 바람직한 실시예에 따른 DFDMA/LFDMA 송신 장치를 나타낸 도면.

도 6은 전형적인 DFDMA/LFDMA 수신 장치를 나타낸 도면.

도 7a 및 도 7b는 본 발명의 제1 실시예에 따른 데이터 신호와 파일롯 신호의 전송을 나타낸 도면.

도 8a 내지 도 8c는 본 발명의 제2 실시예에 따른 데이터 신호와 파일롯 신호의 전송을 나타낸 도면.

도 9a 내지 도 9c는 본 발명의 제3 실시예에 따른 데이터 신호와 파일롯 신호의 전송을 나타낸 도면.

도 10은 본 발명의 바람직한 실시예에 따른 파일롯의 송신 동작을 나타낸 흐름도.

도 11은 본 발명의 바람직한 실시예에 따른 파일롯의 수신 동작을 나타낸 흐름도.

본 발명은 주파수분할 다중접속(Frequency Division Multiple Access: FDMA) 시스템에 관한 것으로서, 특히 상향링크의 채널 추정 및 측정을 위해 사용되는 상향링크 파일롯을 송수신하는 방법 및 장치에 관한 것이다.

차세대 이동통신 시스템에서는 상향 링크 다중 접속에 유용한 방식으로써, 분산 주파수분할 다중접속(Distributed Frequency Division Multiple Access: 이하 'DFDMA'라 칭함)과 집중 주파수분할 다중접속(Localized Frequency Division Multiple Access: 이하 'LFDMA'라 칭함) 방식을 사용한다. 상향 링크에서 평균 대비 최대 전력 비(Peak to average power ratio: 이하 PAPR이라 칭함)가 커지게 되면, 송신단, 즉 단말의 전력 증폭기(Power Amp)의 비선형 특성에 의한 성능 저하가 발생하고, 이는 셀 반경(cell coverage)을 줄이는 결과를 초래한다. DFDMA 및 LFDMA 방식은 단일 반송파를 사용하므로, 다중 반송파를 사용하는 시스템에 비하여 상기 PAPR 문제를 해소하는 장점이 있다.

시간 및 주파수 영역(time and frequency domain)에서 채널 특성이 변화하는 무선 이동통신 시스템에서는, 적절한 파일롯 신호를 데이터 신호와 함께 전송함으로써 상기 데이터 신호를 복조하는데 필요한 채널 추정을 수행한다. DFDMA 및 LFDMA를 사용하는 시스템에서는 상기에서 설명한 좋은 PAPR 특성을 유지하기 위하여 일반적으로 시간 영역에서 데이터 신호와 파일롯 신호를 구분하여 전송하는 시분할 다중화(Time Division Multiplexing: 이하 'TDM'이라 칭함) 구조를 사용한다.

도 1은 전형적인 TDM 구조의 데이터 신호와 파일롯 신호를 나타낸 것이다.

도 1을 참조하면, 참조번호 110은 하나의 송신신호구간(Transmission time interval, 이하 'TTI'라고 칭함) 또는 복수의 TTI를 포함하는 하나의 시간슬롯(Time Slot)을 나타내고 있다. 가장 일반적인 형태의 TDM 구조로써, 상기 하나의 시간슬롯(110) 내에 동일한 시간구간(time duration) 길이 T_d를 갖는 시간 심볼들(120)이 다수 존재하고, 상기 시간 심볼들(120)은 각각 파일롯 신호 혹은 데이터 신호의 전송을 위하여 할당된다. 인접 심볼 간섭을 방지하기 위하여, 각 시간 심볼 T_d의 사이에는, 시간구간 길이 Tg의 길이를 갖는 보호 구간(Guard Period or Guard Interval)(130)을 삽입하였다.

이제 도 2와 도 3을 참조하여 상기에서 설명한 TDM 구조로 데이터 신호와 파일롯 신호를 전송하는 DFDMA/LFDMA 시스템을 구현하기 위한 송신 장치의 구성을 간단히 설명하겠다.

도 2a 내지 도2d는 전형적인 DFDMA 시스템을 위한 송신 장치의 구성을 나타내고 있다. 도 2a와 도 2b는, 각각 DFDMA 시스템의 주파수 영역에서의 스펙트럼(200)과, 시간 영역에서 한 심볼의 신호 구조(210)를 나타낸 것이며, 도 2c와 도 2d는 각각 DFDMA 시스템의 시간 영역에서의 송신 장치(220)의 예와, DFDMA 시스템의 주파수 영역에서의 송신 장치(230)의 예를 나타낸 것이다.

먼저 도 2a를 참조하면, DFDMA 시스템의 주파수 영역에서의 스펙트럼(200)은 C개의 주파수 단위(frequency element)(201)들이 전 대역에 걸쳐서 따로따로 떨어진 형태이며, C개의 산재한(scattered) 주파수 단위들의 세트를 리소스 할당의 단위인 콤(comb)(202)이라 칭한다. 한 콤(202) 내에서 주파수 단위들 사이의 거리를 반복 수(Repetition number) R(203)이라고 정의하면, 상기 R(203)의 값이 곧 콤들의 전체 수와 같다. 전 대역 내에서 각 콤이 시작되는 첫 번째 주파수 단위의 위치로부터 순서대로 각각 1 ~ R의 콤 인덱스를 붙이면, 상기 콤(202)의 콤 인덱스는 2에 해당된다.

도 2b는 시간 영역에서 길이 T_d의 DFDMA 데이터 심볼의 신호 구조(210)를 나타내고 있다. 가장 기본이 되는 시간 단위를 샘플이라고 하면, 샘플 구간(211)의 길이는 T_s이고, 상기 샘플 구간 길이의 역수는 샘플링 주파수이다. DFDMA 시스템의 시간 영역 신호는 C개의 데이터 심볼들의 블록이 상기의 스펙트럼(200)에서 정의한 반복 수 R만큼 반복되어 있는 구조를 가진다. 하나의 데이터 혹은 파일롯 심볼 구간 T_d(212) 동안 a,b,c,d의 4개의 데이터 심볼들이 R번 반복되어 전송되고 있으므로, 샘플 구간 길이 T_s(211)와 데이터/파일롯 심볼 구간 T_d(212)와 하기 <수학식 1>과 같은 관계를 보인다.

시간 및 주파수 영역에서 상기의 신호 구조(210)를 갖는 DFDMA 전송신호를 생성하는 송신기 구조를, 도 2c 및 도 2d에서 설명하도록 하겠다.

도 2c를 참조하면, 시간 영역에서의 송신 장치(220)에서는 먼저 입력 비트 스트림을 적절한 비트-성상 매퍼(bit-constellation mapper)(221)로 입력받아 C개의 데이터 심볼들을 출력한다. 상기 비트-성상 매퍼(221)에서 사용되는 비트-성상 매핑 방법의 일 예로는 QPSK(Quadrature Phase Shift Keying), QAM(Quadrature Amplitude Modulation) 등이 있다. 또한 파일롯 시퀀스 생성기(222)에서는 C개의 파일롯 심볼들을 생성하여 출력한다.

비트-성상 매퍼(221) 및 파일롯 시퀀스 생성기(222)의 출력 심볼들은 선택기(223)로 입력되며, 선택기(223)는 현재의 시간 심볼 인덱스에 따라 상기 심볼들 중 한 종류를 선택하여 출력한다. 상기 선택기(223)의 출력은 반복기(Repeater)(224)에서 반복수 R만큼 반복되어 출력되고, 콤 고유 위상 시프트기(comb-specific phase shifter)(225)에서 위상 시프트 된다. 이 때, i번째 콤의 시프트 되는 위상은 하기 <수학식 2>와 같다.

상기 <수학식 2>에서 l은 도 2b에서 이미 설명한 샘플 인덱스이다.

콤 고유 위상 시프트기(225)에서 위상 시프트된 신호는 인접 심볼간 간섭을 막기 위하여 보호 구간 추가기(Guard Interval Adder)(226)를 거친 후, 무선 채널을 통해 전송된다. 이 때 보호 구간 추가기(226)는, 어떠한 신호도 전송하지 않는 제로-패딩(zero-padding) 및 주기적 프리픽스(cyclic prefix) 중 어느 하나 혹은 둘 모두를 보호 구간으로서 사용할 수 있다.

도 2d는 데이터 신호와 파일롯 신호를 TDM 으로 전송하는 DFDMA를 주파수 영역에서 구현하는 송신 장치를 나타낸 것이다. 도 2d의 비트-성상 매퍼(231), 파일롯 시퀀스 생성기(232), 선택기(233)는 도 2c의 비트-성상 매퍼(221), 파일롯 시퀀스 생성기(222), 선택기(223)와 동작이 일치하므로 설명을 생략하도록 하겠다.

도 2d를 참조하면, 심볼 인덱스에 따라 선택기(223)에서 출력된 파일롯 혹은 데이터 신호는 크기가 C인 FFT(Fast Fourier Transform) 블록(234)을 거쳐서 주파수 영역의 신호로 바뀐다. FFT 블록(234)의 출력 신호는 크기가 C*R인 IFFT 블록(236)에 매핑되는데, 상기 FFT 블록(234)의 출력과 상기 IFFT 블록(236)의 입력간 매핑은 콤 고유 매퍼(comb-specific Mapper)(235)에 의해 이루어진다. 콤 고유 매퍼(235)는, FFT 블록(234)의 출력들이 IFFT 블록(236)으로 입력되는 간격을 상기에서 정의한 반복수 R만큼으로 일정하게 유지하면서, 각 콤 별로 첫 번째 IFFT 입력 인덱스를 달리함으로써 상기 FFT 블록(234)의 출력들이 각 콤별로 중복되지 않도록 매핑할 수 있다. 상기 FFT 블록(234)의 출력과 IFFT 블록(236)의 입력 간 매핑은 주파수 영역에서 이루어지므로, 각 콤별 신호들은, 상기 도 2a에서 설명한 DFDMA의 주파수 스펙트럼(200)과 일치함을 알 수 있다. IFFT 블록(236)의 출력은 시간 영역의 신호이며 보호구간 추가기(237)를 거친 후, 무선 채널을 통해 전송된다. 보호구간 추가기(217)는 도 2c와 동일하게, 상기 IFFT 블록(236)의 출력에 보호구간을 추가하여 전송한다.

이상의 도 2a 내지 도 2d에서 DFDMA 시스템의 시간-주파수 영역에서의 스펙트럼(200) 및 신호 구조(210)와 송신 장치(220, 230)를 설명하였다. 이제 도 3을 참조하여 LFDMA에 대해 설명한다. LFDMA 역시 상기에서 설명한 스펙트럼, 신호 구조 및 송신 장치를 사용하고 반복 수 R과 콤 고유 위상 시프트 혹은 콤 고유 매핑을 적절히 제어함으로써 구현이 가능하다. LFDMA 시스템에서 단말에게 연속된 주파수 영역의 리소스를 할당하므로 단말이 할당받는 연속적인 주파수 단위들의 영역을 레전(Region)으로 정의한다. 도 3a에서는 LFDMA 시스템의 주파수 영역의 스펙트럼(310)을, 도 3b에서는 주파수 영역에서의 LFDMA 송신 장치(320)를 나타내고 있다. 도 3b의 비트-성상 매퍼(321), 파일롯 시퀀스 생성기(322), 선택기(323), FFT 블록(324), IFFT 블록(326), 보호 구간 추가기(327)는 도 2c의 구성요소들과 동작이 일치하므로 설명을 생략하도록 하겠다.

LFDMA 시스템의 주파수 영역의 스펙트럼(310)은 연속적인 주파수 영역에서 나타나므로, 반복수 R의 값은 1이고, 레전은 C개의 인접된 주파수 단위들의 세트를 포함하는 주파수 범위(312)를 차지함을 알 수 있다. 이 때, i번째 단말에 할당되는 레전은 초기 시작 주파수

(311)에 따라 구분된다. 또한, 전체 주파수 대역의 범위는

(313)개의 주파수 단위들을 포함한다.

도 3b의 LFDMA 송신장치(320)에서, 콤 고유 매퍼(325)는 IFFT 블록(326)의

번째 입력 단자에서부터 연속적으로 C개의 입력 단자들에, FFT 블록(324)의 출력을 차례로 매핑한다. 이와 같이 DFDMA 시스템의 주파수 영역에서의 송신 장치(230)를 위한 매핑 파라메터들을 적절하게 변형함으로써 LFDMA 송신 장치(320)의 구현이 가능하다. 이 때 IFFT 블록(326)의 사이즈는 전체 주파수 대역에 해당하는

이다.

동일하게 DFDMA 시스템의 시간 영역에서의 송신장치(220)를 이용하여 LFDMA 시스템의 송신장치를 구현하는 것도 가능하다. 이 때의 장치 구성은 도 2c와 동일하되, 반복 수 R은 1이고 콤 고유 위상 시프트기(225)에서 시프트되는 위상을 하기 <수학식 3>과 같이 설정한다. 하기 <수학식 3>에서

는 전 대역에서 i번째 레전이 시작하는 주파수 단위의 인덱스를 의미한다.

여기서 샘플 인덱스 l은 0과 RC-1 사이의 정수이다.

상기에서는 하나의 콤 또는 레전에 대한 송신기 구조를 설명하고 있지만 복수 개의 콤들 또는 레전들을 사용한 경우, 복수개의 송신장치들을 사용하여 생성된 신호들을 합산하는 것으로, 복수의 콤들 또는 레전들을 위한 송신장치로의 확장이 가능하다. 이러한 확장은 당업자에게 자명한 것이므로, 이후에서는 설명의 편의를 위하여 하나의 단말이 하나의 콤/레전을 사용하는 것으로 설명한다.

기본적인 TDM 파일롯 신호 구조는, 도 1에서 설명한 바와 같이 한 시간슬롯 내에 동일한 시간 구간 T_d 의 길이를 갖는 다수의 시간 심볼들이 존재하고 상기 시간 심볼들을 각각 파일롯 혹은 데이터의 전송을 위하여 할당하는 형태를 의미한다. 그런데, 단말의 이동 속도가 빨라서 하나의 시간슬롯 내에서도 채널 임펄스 응답 특성이 변하는 경우에는, 하나의 시간슬롯 내에 하나의 파일롯 심볼만을 사용하는 것으로는, 채널 특성을 정확히 추정하고 측정하기에 불충분하다. 이러한 문제를 해소하기 위하여 여러 개의 파일롯 심볼들을 사용하게 되면 파일롯 오버헤드가 증대하여 결국 데이터의 전송효율을 떨어뜨린다. 따라서 파일롯 오버헤드를 증가시키지 않으면서 빠르게 변환하는 채널 환경에서 상향링크 파일롯을 효율적으로 전송하기 위한 방안을 필요로 하게 되었다.

따라서 상기한 바와 같이 동작되는 종래 기술의 문제점을 해결하기 위하여 창안된 본 발명은, 주파수분할 다중접속(FDMA) 시스템에서 적은 파일롯 오버헤드로 상향링크 파일롯을 효율적으로 송수신하는 장치 및 방법을 제공하는 것이다.

본 발명은, 상향링크에서 DFDMA와 LFDMA를 사용하기 위한 역방향 파일롯의 송수신 장치 및 방법을 제공하는 것이다.
본 발명의 바람직한 실시예는, 주파수분할 다중접속 시스템에서 상향링크 파일롯의 송신 방법에 있어서,
데이터 심볼 구간들과, 상기 데이터 심볼 구간들보다 짧은 구간 길이를 가지는 연속하지 않는 제1 및 제2 파일롯 심볼 구간들을 포함하는 한 시간슬롯의 상기 데이터 심볼 구간들에서 데이터 심볼들을 전송하는 과정과,
상기 제1 파일롯 심볼 구간에서 주파수단위들의 제1 세트를 통해 파일롯 심볼들을 전송하는 과정과,
상기 제2 파일롯 심볼 구간에서 주파수단위들의 제2 세트를 통해 상기 파일롯 심볼들을 전송하는 과정을 포함하는 것을 특징으로 한다.
본 발명의 바람직한 실시예는, 주파수분할 다중접속 시스템에서 상향링크 파일롯의 송신 방법에 있어서,
데이터 심볼 구간들과, 상기 데이터 심볼 구간들보다 짧은 구간 길이를 가지는 연속하지 않는 제1 및 제2 파일롯 심볼 구간들을 포함하는 한 시간슬롯의 상기 데이터 심볼 구간들에서 단말들을 위한 데이터 심볼들을 전송하는 과정과,
상기 제1 파일롯 심볼 구간에서 주파수단위들의 제1 세트를 통해 상기 단말들 중 제1 단말을 위한 제1 파일롯 심볼들을 전송하는 과정과,
상기 제2 파일롯 심볼 구간에서 상기 주파수단위들의 제2 세트를 통해 상기 단말들 중 제2 단말을 위한 제2 파일롯 심볼들을 전송하는 과정을 포함하는 것을 특징으로 한다.
본 발명의 바람직한 실시예는, 주파수분할 다중접속 시스템에서 상향링크 파일롯의 송신 장치에 있어서,
데이터 심볼들을 생성하는 비트-성상 매퍼와,
파일롯 심볼들을 생성하는 파일롯 시퀀스 생성기와,
데이터 심볼 구간들과, 상기 데이터 심볼 구간들보다 짧은 구간 길이를 가지는 연속하지 않는 제1 및 제2 파일롯 심볼 구간들을 포함하는 한 시간슬롯의 상기 데이터 심볼 구간에서 상기 데이터 심볼을 선택하고, 상기 제1 및 제2 파일롯 심볼 구간들에서 상기 파일롯 심볼들을 선택하는 선택기와,
상기 데이터 심볼 구간에서 상기 데이터 심볼들을 데이터 전송을 위해 주어진 주파수단위들에 매핑시켜 전송하고, 상기 제1 파일롯 심볼 구간에서 상기 파일롯 심볼들을 주파수단위들의 제1 세트에 매핑시켜 전송하며, 상기 제2 파일롯 심볼 구간에서 상기 파일롯 심볼들을 주파수단위들의 제2 세트에 매핑시켜 전송하는 매핑기를 포함하는 것을 특징으로 한다.
본 발명의 바람직한 실시예는, 주파수분할 다중접속 시스템에서 상향링크 파일롯의 송신 장치에 있어서,
데이터 심볼들을 생성하는 비트-성상 매퍼와,
파일롯 심볼들을 생성하는 파일롯 시퀀스 생성기와,
데이터 심볼 구간들과, 상기 데이터 심볼 구간들보다 짧은 구간 길이를 가지는 연속하지 않는 제1 및 제2 파일롯 심볼 구간들을 포함하는 한 시간슬롯의 상기 데이터 심볼 구간들에서 데이터 심볼들을 선택하고, 상기 제1 및 제2 파일롯 심볼 구간들에서 상기 파일롯 심볼들을 선택하는 선택기와,
상기 데이터 심볼 구간에서 상기 데이터 심볼들을 데이터 전송을 위해 주어진 주파수단위들에 매핑시켜 전송하고, 상기 제1 파일롯 심볼 구간에서 주파수단위들의 제1 세트를 통해 상기 파일롯 심볼들을 매핑시켜 전송하며, 상기 제2 파일롯 심볼 구간에서 상기 파일롯 심볼들을 매핑시키지 않고 대기하는 매핑기를 포함하는 것을 특징으로 한다.
본 발명의 바람직한 실시예는, 주파수분할 다중접속 시스템에서 상향링크 파일롯의 수신 장치에 있어서,
데이터 심볼 구간들과, 상기 데이터 심볼 구간들보다 짧은 구간 길이를 가지는 연속하지 않는 제1 및 제2 파일롯 심볼 구간들을 포함하는 한 시간슬롯의 신호를 수신하여 주파수단위별로 구별하고, 상기 수신 신호를 상기 데이터 심볼 구간들의 데이터 심볼들과 상기 제1 및 제2 파일롯 심볼 구간들의 파일롯 심볼들로 분리하는 분리기와,
상기 파일롯 심볼들을 이용하여 채널 추정을 수행하는 채널 추정기와,
상기 채널 추정기로부터의 채널 추정 값들을 이용하여 상기 데이터 심볼들을 채널 보상하는 등화기와,
상기 채널 보상된 데이터 심볼들을 직교주파수 분할 다중화(OFDM) 복조하는 복조기와,
상기 복조된 신호를 비트열로 변환하는 성상-비트 매퍼를 포함하며,
여기서 상기 데이터 심볼들은 상기 데이터 심볼 구간들에서 주어진 주파수단위들에 매핑되며, 상기 파일롯 심볼들은 상기 제1 파일롯 심볼 구간에서 주파수단위들의 제1 세트에 매핑되며, 상기 제2 파일롯 심볼 구간에서 주파수단위들의 제2 세트에 매핑되는 것을 특징으로 한다.
본 발명의 바람직한 실시예는, 주파수분할 다중접속 시스템에서 상향링크 파일롯의 수신 장치에 있어서,
데이터 심볼 구간들과, 상기 데이터 심볼 구간들보다 짧은 구간 길이를 가지는 연속하지 않는 제1 및 제2 파일롯 심볼 구간들을 포함하는 한 시간슬롯의 신호를 수신하여 주파수단위별로 구별하고, 상기 수신 신호를 상기 데이터 심볼 구간들의 데이터 심볼들과 상기 제1 및 제2 파일롯 심볼 구간들의 파일롯 심볼들로 분리하는 분리기와,
상기 파일롯 심볼들을 이용하여 채널 추정을 수행하는 채널 추정기와,
상기 채널 추정기로부터의 채널 추정 값들을 이용하여 상기 데이터 심볼들을 채널 보상하는 등화기와,
상기 채널 보상된 데이터 심볼들을 직교주파수 분할 다중화(OFDM) 복조하는 복조기와,
상기 복조된 신호를 비트열로 변환하는 성상-비트 매퍼를 포함하며,
여기서 단말들을 위한 상기 데이터 심볼들은 상기 데이터 심볼 구간들에서 주어진 주파수단위들에 매핑되며, 상기 파일롯 심볼들 중 제1 단말을 위한 제1 파일롯 심볼들은 상기 제1 파일롯 심볼 구간에서 주파수단위들의 제1 세트에 매핑되며, 상기 파일롯 심볼들 중 제2 단말을 위한 제2 파일롯 심볼들은 상기 제2 파일롯 심볼 구간에서 주파수단위들의 제2 세트에 매핑되는 것을 특징으로 한다.

이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 대한 동작 원리를 상세히 설명한다. 하기에서 본 발명을 설명함에 있어 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다. 그리고 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례 등에 따라 달라질 수 있다. 그러므로 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.

후술되는 본 발명의 요지는 단말의 이동속도가 빠른 경우에 파일롯 오버헤드를 증가시키지 않으면서 파일롯과 데이터를 TDM으로 전송하는 것이다. 하기에 전체 주파수 대역의 전체 혹은 일부에 DFDMA와 LFDMA를 선택적으로 사용 가능한 시스템을 위한 상향링크 파일롯의 송수신 기술을 설명할 것이다.

도 4는 본 발명의 바람직한 실시예에 따라 데이터 심볼 구간과 파일롯 심볼 구간이 다른 길이를 갖는 신호 구조의 일 예를 나타낸 것이다.

도시한 바와 같이, 하나의 시간슬롯(410) 내에 적어도 2개의 파일롯 심볼 시간 구간들(430)과 다수의 데이터 심볼 시간 구간들(450)이 존재하며, 상기 파일롯 심볼 시간 구간들 각각(430)은 T_d1의 길이를 가지며, 상기 파일롯 심볼 시간 구간들 각각의 앞에는 T_g1의 보호구간(420)이 삽입된다. 또한 상기 데이터 심볼 시간 구간들(450)은 T_d2의 길이를 가지며, 상기 데이터 심볼 시간 구간들 각각(450)의 앞에는 T_g2의 보호구간(440)이 삽입된다. 여기서 상기 파일롯 심볼 구간 길이인 T_d1과 데이터 심볼의 구간 길이 T_d2는 서로 다르다. 마찬가지로 파일롯 심볼 및 데이터 심볼의 이전에 삽입되는 보호 구간들(420, 440)의 길이도 각각 T_g1, T_g2로 서로 다르다.

즉, 본 발명의 바람직한 실시예에서는 상기 도 4와 같이 파일롯 심볼 구간 길이를 데이터 심볼 구간 길이에 비해 상대적으로 짧게 하면서, 하나의 시간슬롯(410) 내에서 다수개의 파일롯 심볼 시간 구간들을 사용함으로써, 수신기는 상대적으로 적은 파일롯 오버헤드로 단말의 이동 속도가 빠른 상황에서 채널 변화를 바르게 추정할 수 있게 된다.

파일롯 및 데이터 심볼들을 구성하고 있는 기본 시간 단위는 샘플이며 하나의 시간 구간 내에서의 샘플링 주파수는 일정하므로, 송신기는 반복 수 R 및 콤 크기 C의 값들을 적절히 조절하여 하나의 심볼에 포함되는 샘플 수를 변경함으로써 파일롯 심볼 구간 길이를 변경한다. 이하의 설명에서는 파일롯 관련 파라메터들을 R_p, C_p라 하고 데이터 관련 파라메터들을 R_d, C_d로 구분한다. 또한 설명의 편의를 위하여 하나의 단말이 하나의 콤/레전을 사용하는 것으로 한다.

도 5a 및 도 5b는 본 발명의 바람직한 실시예에 따른 DFDMA 시스템의 송신 장치를 나타낸 것이다. 도 5a는 시간 영역에서의 송신 장치(510)를 나타낸 것이며, 도 5b는 주파수 영역에서의 송신 장치(520)를 나타내었다.

먼저 도 5a를 참조하여 시간 영역에서의 송신 장치(510)를 살펴보면, 오류 정정 부호화 및 레이트 매칭등의 전처리를 거쳐 생성된 입력 비트 스트림은, 비트-성상 매퍼(511)에 입력되어 QPSK 혹은 QAM 등의 변조 방식에 따라 C_d개의 데이터 심볼들로 변환된다. 파일롯 시퀀스 생성기(512)에서는 C_p개의 파일롯 심볼들을 생성하는데, 이때 파일롯 시퀀스는 특정한 패턴의 시퀀스에 한정되지 않는다.

비트-성상 매퍼(511)와 파일롯 시퀀스 생성기(512)에서 출력되는 심볼들은 선택기(514)에 입력되며, 선택기(514)는 현재 전송하고자 하는 시간 심볼이 파일롯으로 할당되었는지 혹은 데이터로 할당되었는지에 따라, 매 심볼 구간마다 두 입력들 중 하나를 선택하여 출력한다. 상기 현재의 시간 심볼에 대한 타입을 알려주는 제어 신호는 제어기(513)에서 생성되어 선택기(514), 반복기(515), 콤 고유 위상 시프트기(516), 보호구간 추가기(517) 등에 공통적으로 입력된다. 데이터 심볼 구간임을 나타내는 제어 신호가 입력될 때 선택기(514)의 출력은 비트-성상 매퍼(511)의 출력과 동일하게 C_d개의 데이터 심볼들이 되고, 파일롯 심볼 구간임을 나타내는 제어 신호가 입력될 때 선택기(514)의 출력은 파일롯 시퀀스 생성기(512)의 출력인 C_p개의 파일롯 심볼들이 된다.

반복기(615)는 제어기(513)에서 입력되는 제어 신호에 따라 선택기(514)의 출력을 R_d 혹은 R_p번 반복한다. 콤 고유 위상 시프트기(516)는 제어기(513)에서 입력되는 제어 신호가 데이터 구간을 나타낼 때에는 하기 <수학식 4>에 따라, 파일롯 구간을 나타낼 때에는 하기 <수학식 5>에 따라 각각 위상 시프트를 수행한다.

여기서 i는 단말의 인덱스이며,

와

는 i번째 단말이 할당받은 데이터 콤 인덱스 및 파일롯 콤 인덱스를 의미한다. 각 콤 인덱스는 앞서 설명한 바와 같이 첫 번째 주파수 단위가 시작되는 위치를 의미한다. 상기 <수학식 4>와 <수학식 5>의 공통된 파라메터 l(L의 소문자임)은 시간 영역에서의 샘플 인덱스를 나타내고 있는데, 데이터 구간에서는

개의 샘플들이 존재하고 파일롯 구간에서는

개의 샘플들이 존재한다. 샘플링 주파수는 동일하므로,

와

에 따라 데이터 심볼 구간과 파일롯 심볼 구간의 길이가 달라지게 된다.

보호구간 추가기(517)는 상기 위상 시프트된 신호에 인접 심볼간 간섭을 막기 위한 보호구간을 삽입하여 무선 채널을 통해 전송한다. 여기서 보호구간 추가기(517)는 제로-패딩 및/또는 주기적 프리픽스를 사용한다.

다음으로 도 5b를 참조하여 주파수 영역에서의 송신 장치(520)를 살펴보면, 비트-성상 매퍼(521), 파일롯 시퀀스 생성기(522), 제어기(523), 선택기(524), 보호구간 추가기(528)의 동작은 상기 도 5a와 동일하므로 설명을 생략하도록 하겠다.

선택기(524)의 출력은 FFT 블록(525)으로 입력되어 주파수 영역의 신호로 변환된다. 이 때, 제어기(523)에서 생성된 제어 신호에 따라 FFT 블록(525)의 크기는, C_d(데이터 심볼 구간일 때) 혹은 C_p(파일롯 심볼 구간일 때)로 결정된다. FFT 블록(525)의 출력은 콤 고유 매퍼(526)에 의해 IFFT 블록(527)의 입력으로 매핑된다. DFDMA 시스템에서 FFT 블록(525)의 출력들은 일정한 간격으로 떨어져서 IFFT 블록(527)에 입력되는데, 구체적인 매핑 방법은 데이터 심볼 구간일 때 하기 <수학식 6>, 파일롯 심볼 구간일 때 하기 <수학식 7>에 따른다.

여기서 i는 단말의 인덱스이며

와

는 i번째 단말이 할당받은 데이터 콤 인덱스와 파일롯 콤 인덱스를 의미한다. 또한 m과 n은 각각 FFT 출력 단자 인덱스와 IFFT 입력 단자 인덱스를 의미한다. 즉 상기 <수학식 6> 및 <수학식 7>에 따라, FFT 블록(525)의 m번째 출력은 IFFT 블록(527)의 n번째 입력으로 매핑된다.

IFFT 블록(527)은 입력되는 주파수 영역의 신호를 시간 영역의 신호로 변환하여 출력하며, 보호구간 추가기(528)는 상기 시간 영역의 신호에 보호구간을 추가하여 무선 채널을 통해 전송한다.

도 6은 본 발명의 바람직한 실시예에 따른 DFDMA/LFDMA 시스템의 시간 및 주파수 영역에서의 수신 장치(600)를 나타낸 것이다.

도 6을 참조하면, 분리기(601)에서는 한 시간슬롯의 신호를 수신하여 주파수 단위별로 구별하고, 현재 심볼 인덱스를 제어 신호로 받아들여서 상기 수신 신호를 한 시간슬롯 내에서의 파일롯 신호와 데이터 신호로 분리한다. 여기서 분리기(601)는 미리 알고 있는, 한 시간슬롯 내의 파일롯 심볼 구간들의 개수와 파일롯 심볼 구간 길이에 따라 적어도 2개의 파일롯 심볼들에 해당하는 파일롯 신호를 구별한다. 특히 분리기(601)는 데이터 심볼들과 파일롯 심볼들이 매핑되는 주파수단위들을 구별하여 파일롯 신호와 데이터 신호를 출력한다.

상기 파일롯 신호는 채널 추정기(Channel estimator)(602)에 입력되어 전체 채널을 추정하는데 이용되고, 데이터 신호는 등화기(Equalizer)(603)에 입력된다. 등화기(603)에서는 상기 채널 추정기(602)에서 추정한 채널 추정값을 이용하여 페이딩에 의해 발생한 데이터 신호의 왜곡을 보상한다. 복조기(Demodulator)(604)는 상기 보상된 데이터 신호를 OFDM 복조하여 시간 영역의 신호로 변환하며, 성상-비트 매퍼(605)는 상기 시간 영역의 신호를 비트열로 변환하게 된다.

제어기(606)는 후술되는 본 발명의 제1, 제2 및 제3 실시예에 따라서, 상기 분리기(601) 및 상기 채널 추정기(602)의 동작을 제어한다. 수신하고자 하는 데이터 신호가 전송된 주파수(LFDMA에서의 레전 또는 DFDMA에서의 콤)에 상응하는 채널 추정 값으로, 상기 데이터 신호가 등화기(603)에 의해 채널 보상된다. 이때 상기 데이터 신호가 전송된 주파수에 상응하는 파일롯이 존재하지 않는 경우, 주파수 영역에서의 보간(Interpolation)을 수행하여, 상기 보간을 통해 얻은 채널 추정 값으로 상기 데이터 신호를 채널 보상이 수행된다.

본 발명의 바람직한 실시예에서 제안하는 데이터 심볼 구간과 파일롯 심볼 구간 길이가 다르고 TDM 형태의 파일롯 구조를 사용하는 기술은 상기에서 설명한 도 5a 및 도 5b의 송신장치로 구현이 가능하며,

와

및

와

에 따라서 다양한 실시예가 가능하다. 하기에서 대표적인 세 가지 실시예를 통해서 TDM 신호의 스펙트럼 및 특징을 살펴보도록 하겠다.

<<제1 실시예 : R_d=4, C_d=8, R_p=4, C_p=4>>

설명의 편의를 위하여 제1 실시예에서는 파일롯 심볼 구간 길이가 데이터 심볼 구간 길이의 1/2이고, 한 시간구간 내에서 두 개의 파일롯 심볼들이 전송되는 경우의 예를 설명하도록 하겠다. 이 예에서 R_d가 4이고, C_d가 8이며,

(=32)는

)=16)의 2배이다.

도 7a 및 도 7b는 본 발명의 제1 실시예에 따른 데이터 신호와 파일롯 신호의 전송을 나타낸 것이다.

도 7a는 데이터 신호가 전송되는 주파수 영역의 스펙트럼(710)을 나타낸 것으로서, 4개의 콤들(711 내지 714)을 각각 할당받는 4개의 단말들을 차례대로 단말 1 내지 단말 4라고 칭한다. 단말 1은 데이터 신호의 첫번째 콤(711)을 사용하므로 데이터 콤 인덱스는

=1이며, 단말 2는 데이터 신호의 두번째 콤(712)을 사용하므로 데이터 콤 인덱스는

=2이며, 단말 3은 데이터 신호의 세번째 콤(713)을 사용하므로 데이터 콤 인덱스는

=3이며, 단말 4는 데이터 신호의 네번째 콤(714)을 사용하므로 데이터 콤 인덱스는

=4이다.

도 7b는 두 개의 파일롯 심볼 신호들이 전송되는 공통된 주파수 영역의 스펙트럼(720)을 나타낸 것이다. 단말 1은 파일롯 신호의 첫번째 콤(721)을 사용하므로 파일롯 콤 인덱스는

=1이며, 단말 2는 파일롯 신호의 세번째 콤(723)을 사용하므로 파일롯 콤 인덱스는

=3이며, 단말 3은 파일롯 신호의 두번째 콤(722)을 사용하므로 파일롯 콤 인덱스는

=2이며, 단말 4는 파일롯 신호의 네번째 콤(724)을 사용하므로 파일롯 콤 인덱스는

=4이다.

상기의 설명은 DFDMA 시스템인 경우에 해당하며, LFDMA 시스템의 경우에는 도 3에서 이미 언급한 바와 같은 방법으로 R_d=1, C_d=8, R_p=1, C_p=4, C_total=32을 사용함으로써 제1 실시예를 적용 가능하다.

이상에서 DFDMA/LFDMA 시스템에서 파일롯 심볼 구간과 데이터 심볼 구간의 길이가 서로 다르고 다수의 파일롯 심볼 구간들의 콤 인덱스가 서로 동일한 제1 실시예를 살펴보았다. 상기 제1 실시예의 경우에는 한 시간슬롯에서 각각 짧은 시간 구간의 파일롯 심볼들이 다수 개가 존재하므로, 종래와 유사한 파일롯 오버헤드로 시간 영역에서의 빠른 채널 변화를 추정해 낼 수 있게 된다.

한편 제1 실시예에 따른 수신단의 채널 추정 과정을 살펴보면 도 7에서 데이터 콤을 구성하는 주파수 영역 중 1/2 부분에만 파일롯 콤이 존재하게 되므로, 파일롯 콤이 존재하지 않는 주파수 영역의 데이터 신호를 위해서는 인접한 파일롯 콤의 채널 추정 값들을 사용하여 해당 주파수 영역의 채널 추정 값을 구하는 보간(interpolation)을 수행한다.

<<제2 실시예 : R_d=4, C_d=8, R_p=4, C_p=4>>

제2 실시예에서는 앞선 제1 실시예와 동일한 파라메터 값들을 사용한다.

도 8a 내지 도 8c는 본 발명의 제2 실시예에 따른 데이터 신호와 파일롯 신호의 전송을 나타낸 것이다.

도 8a는 데이터 신호의 주파수 영역 스펙트럼(810)을 나타낸 것으로, 도 7a에 나타낸 데이터 신호의 주파수 영역의 스펙트럼(710)과 유사하게 단말 1 내지 단말 4에 할당된 4개의 데이터 콤들(811, 812, 813, 814)이 존재한다. 도 8b 및 도 8c는 두 개의 파일롯 심볼 신호들에 대한 주파수 영역의 스펙트럼(820, 830)을 각각 나타낸 것이다. 제2 실시예에서는 첫번째 파일롯 심볼에서 단말의 콤 인덱스와 두번째 파일롯 심볼에서 단말의 콤 인덱스를 달리 설정한다. 즉, 파일롯 심볼별로 주파수 영역에서 시프트된 형태의 파일롯 구조(pattern)를 사용한다.

첫 번째 파일롯 신호의 주파수 영역의 스펙트럼(820)은 도 7b의 파일롯 심볼 스펙트럼(720)과 일치한다. 두 번째 파일롯 신호의 주파수 영역의 스펙트럼(830)을 상기 첫 번째 스펙트럼(820)과 비교하면 다음과 같다. 제1 실시예에서와 마찬가지로 4개의 단말들, 단말 1 내지 단말 4가 존재한다.

두번째 파일롯 심볼에서, 단말 1은 파일롯 신호의 세번째 콤(823)을 사용하므로 파일롯 콤 인덱스는

=3이고, 단말 2은 파일롯 신호의 첫번째 콤(821)를 사용하므로 파일롯콤 인덱스는

=1이고, 단말 3은 파일롯 신호의 네번째 콤(824)를 사용하므로 파일롯 콤 인덱스는

=4이고, 단말 4은 파일롯 신호의 두번째 콤(822)를 사용하므로 파일롯 콤 인덱스는

=2이다.

상기의 DFDMA 시스템의 실시예를 참조하면, LFDMA 시스템에도 R_d=1, C_d=8, R_p=1, C_p=4, C_total=32를 사용함으로써 제2 실시예를 적용 가능하다.

이상에서 DFDMA, LFDMA 시스템에서 파일롯 심볼 구간과 데이터 심볼 구간이 그 길이가 다르고 다수의 파일롯 심볼 구간의 스펙트럼이 하나의 단말이 주파수 영역에서 시프트한 형태의 다른 콤 인덱스를 사용하는 제2 실시예를 살펴보았다. 상기 제2 실시예의 경우에는 한 시간슬롯에서 짧은 시간 구간의 파일롯 심볼들이 다수 개가 존재하므로, 종래와 유사한 파일롯 오버헤드로 시간 영역에서의 빠른 채널 변화를 추정해 낼 수 있게 된다.

상기 제2 실시예에서와 같이 한 시간슬록 내의 두 파일롯 심볼 구간들에서 서로 다른 콤 인덱스들을 사용하는 경우, 주파수 영역의 보간없이 데이터 콤을 구성하는 전체 주파수 영역의 채널 추정 값을 얻을 수 있다. 도 8b 및 도 8c에 설명된 예를 한 시간슬롯 내에 2개 이상의 파일롯 심볼 구간들이 존재하는 경우로 확장하여도, 각 파일롯 심볼 별 콤 인덱스를 달리하면 역시 주파수 영역에서의 보간이 불필요하게 될 수 있다.

<<제3 실시예 : R_d=4, C_d=8, R_p=2, C_p=8>>

도 9a 내지 도 9c는 본 발명의 제3 실시예에 따른 데이터 신호와 파일롯 신호의 전송을 나타낸 것이다. 제3 실시예에서는 제2 실시예에서와 마찬가지로 하나의 시간슬롯 내에서 두 개의 파일롯 심볼 신호들이 사용된다. 도 9a는 데이터 신호의 주파수 영역 스펙트럼(910)을 나타낸 것으로서, 단말 1 내지 단말 4에 각각 할당된 4개의 데이터 콤들(911, 912, 913, 914)이 존재한다. 도 9b와 도 9c는 두 개의 파일롯 신호의 주파수 영역 스펙트럼(920, 930)을 나타낸 것이다. 제3 실시예에서는 파일롯의 반복 수 R_p는 2이고 C_p는 8이므로, 각 파일롯 심볼 구간에서 2개의 단말들이 데이터를 전송하는 전 주파수 영역에 대한 파일롯 신호들이 전송된다.

첫 번째 파일롯 심볼에서, 단말 1은 첫번째 파일롯 콤(921)을 사용하므로 파일롯 콤 인덱스가

=1이고, 단말 3은 두번째 파일롯 콤(922)을 사용하므로 파일롯 콤 인덱스가

=2이다. 또한 두번째 파일롯 심볼에서, 단말 2는 첫번째 파일롯 콤(931)을 사용하므로 파일롯 콤 인덱스가

=1이고, 단말 4는 두번째 콤 인덱스(932)를 사용하므로 파일롯 콤 인덱스가

=2이다. 상기의 DFDMA 시스템의 실시예를 이용한 LFDMA 시스템 구현방법 역시, 이미 설명한 것과 동일하다.

이하 도 10을 참조하여 본 발명이 바람직한 실시예에 따른 파일롯의 송신 동작을 설명한다.

도 10을 참조하면, 1000단계에서 송신기는 파일롯 혹은 데이터 심볼을 생성하고, 1002단계에서 상기 파일롯 혹은 데이터 심볼을 반복하거나 FFT를 수행한다. 이때, 상기 1000 단계에서 파일롯 혹은 데이터 심볼의 생성은 앞서 언급한 도 4에 도시한 신호 구조에 따라, 현재의 심볼 인덱스에 대응하는 타입의 심볼을 선택함으로써 이루어진다.

상기 1002 단계에서 반복 또는 FFT 수행된 데이터 또는 파일롯 신호는, 콤 고유 위상 시프트되거나 혹은 IFFT됨으로써 해당 할당된 자원에 매핑된다. 이때, 상기 위상 시프트 혹은 IFFT를 통해 매핑되는 주파수 자원(LFDMA에서의 레전 또는 DFDMA에서의 콤)는 상술한 제1, 제2 및 제3 실시예 중 어느 하나와, 도 4에 개시한 신호 구조에 따른 제1 및 제 2 파일롯 심볼 구간을 고려하여 설정된다. 상기 1002 및 1004단계에서 매핑된 파일롯 및 데이터 신호에는, 1006단계에서 보호 구간이 추가된 후, 1008단계에서 송신된다.

이하 도 11을 참조하여 본 발명의 바람직한 실시예에 따른 파일롯의 수신 동작을 설명한다.

도 11을 참조하면, 1100단계에서 수신기는 심볼 인덱스에 따라 현재 수신 신호가 파일롯 신호인지 혹은 데이터 신호인지를 구분하고, 파일롯 신호인 경우 1102 단계로, 데이터 신호인 경우 1104 단계로 진행한다.

상기 1102단계에서 수신기는 상기 파일롯 신호를 이용하여 채널을 추정한다. 이때, 채널 추정을 수행함에 있어서 수신기는, 상술한 제1, 제2 및 제3 실시예 중 어느 하나에 따라서 파일럿 신호가 전송되는 주파수(LFDMA에서의 레전 또는 DFDMA에서의 콤)의 채널 추정 값들을 구하고, 상기 채널 추정 값들을 이용하여, 수신하고자 하는 데이터 신호가 전송되는 주파수에 상응하는 채널 추정 값들을 구한다. 이때 수신하고자 하는 데이터 신호가 전송되는 주파수(즉 원하는 주파수)의 파일롯 신호가 존재하지 않는다면, 주파수 보간을 통해 상기 원하는 주파수의 채널 추정 값들을 구한다. 1104단계에서는 상기 채널 추정 값들을 이용하여 상기 데이터 신호에 대한 채널 보상을 수행하고, 1106단계에서는 상기 채널 보상된 데이터 신호를 복조하며, 1108단계에서는 상기 복조된 데이터로부터 송신 정보 비트들을 복원한다.

한편 본 발명의 상세한 설명에서는 구체적인 실시예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로 본 발명의 범위는 설명된 실시예에 국한되지 않으며, 후술되는 특허청구의 범위뿐만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.

이상에서 상세히 설명한 바와 같이 동작하는 본 발명에 있어서, 개시되는 발명중 대표적인 것에 의하여 얻어지는 효과를 간단히 설명하면 다음과 같다.

본 발명은, 파일롯 구간과 데이터 구간의 길이를 다르게 하면서 다수의 파일롯 심볼 구간을 사용함으로 인하여, LFDMA 시스템에서 고속 이동으로 채널이 빨리 변화는 상황에서도 적은 오버헤드와 좋은 채널 추정 성능을 얻을 수 있다. DFDMA의 경우에는, 다수의 파일롯 심볼 구간들에서 한 단말이 사용하는 콤 인덱스들을 서로 다르게 설정하거나, 단말이 상기 다수의 파일롯 심볼 구간들 중 하나의 파일롯 심볼 구간만을 사용하도록 함으로써, 주파수 영역에서의 보간으로 인한 채널 추정 성능 저하를 보상한다. 따라서, 본 발명에서 제안한 파일롯 구조는 LFDMA에서 고속일 때도 효율적으로 동작하고 DFDMA 시스템에서의 주파수 영역의 보간에 의한 채널 추정 성능 열화의 문제를 일으키지 않으므로 다양한 환경에서 전체 시스템의 채널 추정 성능을 향상시키는 효과가 있다.

Claims (20)

1. 주파수분할 다중접속 시스템에서 상향링크 파일롯의 송신 방법에 있어서,

   데이터 심볼 구간들과, 상기 데이터 심볼 구간들보다 짧은 구간 길이를 가지는 연속하지 않는 제1 및 제2 파일롯 심볼 구간들을 포함하는 한 시간슬롯의 상기 데이터 심볼 구간들에서 데이터 심볼들을 전송하는 과정과,

   상기 제1 파일롯 심볼 구간에서 주파수단위들의 제1 세트를 통해 파일롯 심볼들을 전송하는 과정과,

   상기 제2 파일롯 심볼 구간에서 주파수단위들의 제2 세트를 통해 상기 파일롯 심볼들을 전송하는 과정을 포함하는 것을 특징으로 하는 상향링크 파일롯 송신 방법.
2. 제 1 항에 있어서, 상기 제1 및 제2 세트들 각각은,

   서로간에 연속하지 않는 주파수단위들로 구성되는 것을 특징으로 하는 상향링크 파일롯 송신 방법.
3. 제 2 항에 있어서, 상기 제1 및 제2 세트들 각각은,

   전 주파수대역에서 상기 각 세트가 시작하는 첫번째 주파수단위의 위치에 의해 식별되는 것을 특징으로 하는 상향링크 파일롯 송신 방법.
4. 제 1 항에 있어서, 상기 제1 및 제2 세트들 각각은,

   연속된 주파수단위들로 구성되는 것을 특징으로 하는 상향링크 파일롯 송신 방법.
5. 제 4 항에 있어서, 상기 제1 및 제2 세트들 각각은,

   전 주파수대역에서 상기 각 세트가 시작하는 첫번째 주파수단위의 위치에 의해 식별되는 것을 특징으로 하는 상향링크 파일롯 송신 방법.
6. 주파수분할 다중접속 시스템에서 상향링크 파일롯의 송신 방법에 있어서,

   데이터 심볼 구간들과, 상기 데이터 심볼 구간들보다 짧은 구간 길이를 가지는 연속하지 않는 제1 및 제2 파일롯 심볼 구간들을 포함하는 한 시간슬롯의 상기 데이터 심볼 구간들에서 단말들을 위한 데이터 심볼들을 전송하는 과정과,

   상기 제1 파일롯 심볼 구간에서 주파수단위들의 제1 세트를 통해 상기 단말들 중 제1 단말을 위한 제1 파일롯 심볼들을 전송하는 과정과,

   상기 제2 파일롯 심볼 구간에서 상기 주파수단위들의 제2 세트를 통해 상기 단말들 중 제2 단말을 위한 제2 파일롯 심볼들을 전송하는 과정을 포함하는 것을 특징으로 하는 상향링크 파일롯 송신 방법.
7. 제 6 항에 있어서, 상기 제1 및 제2 세트들 각각은,

   서로간에 연속하지 않는 주파수단위들로 구성되는 것을 특징으로 하는 상향링크 파일롯 송신 방법.
8. 제 7 항에 있어서, 상기 제1 및 제2 세트들 각각은,

   전 주파수대역에서 상기 각 세트가 시작하는 첫번째 주파수단위의 위치에 의해 식별되는 것을 특징으로 하는 상향링크 파일롯 송신 방법.
9. 제 6 항에 있어서, 상기 제1 및 제2 세트들 각각은,

   연속된 주파수단위들로 구성되는 것을 특징으로 하는 상향링크 파일롯 송신 방법.
10. 제 9 항에 있어서, 상기 제1 및 제2 세트들 각각은,

    전 주파수대역에서 상기 각 세트가 시작하는 첫번째 주파수단위의 위치에 의해 식별되는 것을 특징으로 하는 상향링크 파일롯 송신 방법.
11. 주파수분할 다중접속 시스템에서 상향링크 파일롯의 송신 장치에 있어서,

    데이터 심볼들을 생성하는 비트-성상 매퍼와,

    파일롯 심볼들을 생성하는 파일롯 시퀀스 생성기와,

    데이터 심볼 구간들과, 상기 데이터 심볼 구간들보다 짧은 구간 길이를 가지는 연속하지 않는 제1 및 제2 파일롯 심볼 구간들을 포함하는 한 시간슬롯의 상기 데이터 심볼 구간에서 상기 데이터 심볼을 선택하고, 상기 제1 및 제2 파일롯 심볼 구간들에서 상기 파일롯 심볼들을 선택하는 선택기와,

    상기 데이터 심볼 구간에서 상기 데이터 심볼들을 데이터 전송을 위해 주어진 주파수단위들에 매핑시켜 전송하고, 상기 제1 파일롯 심볼 구간에서 상기 파일롯 심볼들을 주파수단위들의 제1 세트에 매핑시켜 전송하며, 상기 제2 파일롯 심볼 구간에서 상기 파일롯 심볼들을 주파수단위들의 제2 세트에 매핑시켜 전송하는 매핑기를 포함하는 것을 특징으로 하는 상향링크 파일롯 송신 장치.
12. 주파수분할 다중접속 시스템에서 상향링크 파일롯의 송신 장치에 있어서,

    데이터 심볼들을 생성하는 비트-성상 매퍼와,

    파일롯 심볼들을 생성하는 파일롯 시퀀스 생성기와,

    데이터 심볼 구간들과, 상기 데이터 심볼 구간들보다 짧은 구간 길이를 가지는 연속하지 않는 제1 및 제2 파일롯 심볼 구간들을 포함하는 한 시간슬롯의 상기 데이터 심볼 구간들에서 상기 데이터 심볼들을 선택하고, 상기 제1 및 제2 파일롯 심볼 구간들에서 상기 파일롯 심볼들을 선택하는 선택기와,

    상기 데이터 심볼 구간에서 상기 데이터 심볼들을 데이터 전송을 위해 주어진 주파수단위들에 매핑시켜 전송하고, 상기 제1 파일롯 심볼 구간에서 주파수단위들의 제1 세트를 통해 상기 파일롯 심볼들을 매핑시켜 전송하며, 상기 제2 파일롯 심볼 구간에서 상기 파일롯 심볼들을 매핑시키지 않고 대기하는 매핑기를 포함하는 것을 특징으로 하는 상향링크 파일롯 송신 장치.
13. 제 11 항 또는 제12항에 있어서, 상기 매핑기는,

    상기 데이터 심볼들 혹은 상기 파일롯 심볼들 각각을 미리 지정된 횟수만큼 반복시키는 반복기와,

    상기 반복된 심볼들을, 상기 데이터 심볼들 혹은 상기 파일롯 심볼들이 매핑되는 첫번째 주파수단위의 위치에 따른 미리 지정된 위상값만큼 위상 시프트시키는 위상 시프트기로 구성되는 것을 특징으로 하는 상향링크 파일롯 송신 장치.
14. 제 11 항 또는 제12항에 있어서, 상기 매핑기는,

    상기 데이터 심볼들 혹은 상기 파일롯 심볼들을 고속퓨리에변환(FFT)하는 FFT 블록과,

    상기 FFT 블록의 출력들을 역고속퓨리에변환(IFFT)하는 IFFT 블록과,

    상기 FFT 블록의 출력들을, 상기 데이터 심볼들 혹은 상기 파일롯 심볼들이 매핑되는 주파수단위들의 위치들에 따라 상기 IFFT 블록의 입력들로 매핑시키는 고유 매핑기로 구성되는 것을 특징으로 하는 상향링크 파일롯 송신 장치.
15. 주파수분할 다중접속 시스템에서 상향링크 파일롯의 수신 장치에 있어서,

    데이터 심볼 구간들과, 상기 데이터 심볼 구간들보다 짧은 구간 길이를 가지는 연속하지 않는 제1 및 제2 파일롯 심볼 구간들을 포함하는 한 시간슬롯의 신호를 수신하여 주파수단위별로 구별하고, 상기 수신 신호를 상기 데이터 심볼 구간들의 데이터 심볼들과 상기 제1 및 제2 파일롯 심볼 구간들의 파일롯 심볼들로 분리하는 분리기와,

    상기 파일롯 심볼들을 이용하여 채널 추정을 수행하는 채널 추정기와,

    상기 채널 추정기로부터의 채널 추정 값들을 이용하여 상기 데이터 심볼들을 채널 보상하는 등화기와,

    상기 채널 보상된 데이터 심볼들을 직교주파수 분할 다중화(OFDM) 복조하는 복조기와,

    상기 복조된 신호를 비트열로 변환하는 성상-비트 매퍼를 포함하며,

    여기서 상기 데이터 심볼들은 상기 데이터 심볼 구간들에서 주어진 주파수단위들에 매핑되며, 상기 파일롯 심볼들은 상기 제1 파일롯 심볼 구간에서 주파수단위들의 제1 세트에 매핑되며, 상기 제2 파일롯 심볼 구간에서 주파수단위들의 제2 세트에 매핑되는 것을 특징으로 하는 상향링크 파일롯 수신 장치.
16. 주파수분할 다중접속 시스템에서 상향링크 파일롯의 수신 장치에 있어서,

    데이터 심볼 구간들과, 상기 데이터 심볼 구간들보다 짧은 구간 길이를 가지는 연속하지 않는 제1 및 제2 파일롯 심볼 구간들을 포함하는 한 시간슬롯의 신호를 수신하여 주파수단위별로 구별하고, 상기 수신 신호를 상기 데이터 심볼 구간들의 데이터 심볼들과 상기 제1 및 제2 파일롯 심볼 구간들의 파일롯 심볼들로 분리하는 분리기와,

    상기 파일롯 심볼들을 이용하여 채널 추정을 수행하는 채널 추정기와,

    상기 채널 추정기로부터의 채널 추정 값들을 이용하여 상기 데이터 심볼들을 채널 보상하는 등화기와,

    상기 채널 보상된 데이터 심볼들을 직교주파수 분할 다중화(OFDM) 복조하는 복조기와,

    상기 복조된 신호를 비트열로 변환하는 성상-비트 매퍼를 포함하며,

    여기서 단말들을 위한 상기 데이터 심볼들은 상기 데이터 심볼 구간들에서 주어진 주파수단위들에 매핑되며, 상기 파일롯 심볼들 중 제1 단말을 위한 제1 파일롯 심볼들은 상기 제1 파일롯 심볼 구간에서 주파수단위들의 제1 세트에 매핑되며, 상기 파일롯 심볼들 중 제2 단말을 위한 제2 파일롯 심볼들은 상기 제2 파일롯 심볼 구간에서 주파수단위들의 제2 세트에 매핑되는 것을 특징으로 하는 상향링크 파일롯 수신 장치.
17. 제15항 또는 제16항에 있어서, 상기 제1 및 제2 세트들 각각은,

    서로간에 연속하지 않는 주파수단위들로 구성되는 것을 특징으로 하는 상향링크 파일롯 수신 장치.
18. 제15항 또는 제16항에 있어서, 상기 제1 및 제2 세트들 각각은,

    연속된 주파수단위들로 구성되는 것을 특징으로 하는 상향링크 파일롯 수신 장치.
19. 제 11 항 또는 제12항에 있어서, 상기 제1 및 제2 세트들 각각은,

    서로간에 연속하지 않는 주파수단위들로 구성되는 것을 특징으로 하는 상향링크 파일롯 송신 장치.
20. 제 11항 또는 제12항에 있어서, 상기 제1 및 제2 세트들 각각은,

    연속된 주파수단위들로 구성되는 것을 특징으로 하는 상향링크 파일롯 송신 장치.

Images