[go: up one dir, main page]

KR100984359B1 - 박막 트랜지스터 표시판 - Google Patents

박막 트랜지스터 표시판 Download PDF

Info

Publication number
KR100984359B1
KR100984359B1 KR1020030082565A KR20030082565A KR100984359B1 KR 100984359 B1 KR100984359 B1 KR 100984359B1 KR 1020030082565 A KR1020030082565 A KR 1020030082565A KR 20030082565 A KR20030082565 A KR 20030082565A KR 100984359 B1 KR100984359 B1 KR 100984359B1
Authority
KR
South Korea
Prior art keywords
electrode
thin film
film transistor
gate
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020030082565A
Other languages
English (en)
Other versions
KR20050048835A (ko
Inventor
허종무
최범락
주인수
최준후
오준학
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020030082565A priority Critical patent/KR100984359B1/ko
Priority to US10/996,303 priority patent/US7646044B2/en
Publication of KR20050048835A publication Critical patent/KR20050048835A/ko
Application granted granted Critical
Publication of KR100984359B1 publication Critical patent/KR100984359B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6757—Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

박막 트랜지스터 표시판은 채널부 및 채널부의 양쪽에 위치하는 소스부 및 드레인부를 가지는 반도체층, 채널부와 중첩하는 게이트 전극, 반도체층과 게이트 전극 사이에 형성되어 있는 게이트 절연막, 채널부를 중심으로 서로 마주하는 변을 가지며, 소스부과 드레인부에 각각 연결되어 있는 소스 전극 및 드레인 전극을 포함한다. 이때, 드레인 전극과 소스 전극 사이에서 게이트 절연막과 접하는 채널부 중 적어도 일부는 변 방향으로 형성된 요철 구조로 이루어져 있으며, 반도체층은 다결정 규소 또는 비정질 규소로 이루어질 수 있다.
반도체층, 채널, 소스, 드레인, 박막 트랜지스터

Description

박막 트랜지스터 표시판{THIN FILM TRANSISTOR ARRAY PANEL}
도 1은 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 구조를 도시한 배치도이고,
도 2 및 도 3은 도 1의 박막 트랜지스터 표시판을 II-II' 선 및 III-III' 선을 따라 잘라 도시한 단면도이고,
도 4는 본 발명의 제2 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 구조를 도시한 배치도이고,
도 5 내지 도 7은 도 4의 박막 트랜지스터 표시판을 V-V' 선, VI-VI' 선 및 VII-VII' 선을 따라 잘라 도시한 각각의 단면도이고,
도 8은 본 발명의 제3 실시예에 따른 유기 발광 표시 장치용 박막 트랜지스터 표시판의 구조를 도시한 배치도이고,
도 9 및 도 10은 도 8의 박막 트랜지스터 표시판을 IX-IX' 선 및 X-X' 선을 따라 잘라 도시한 단면도이고,
도 11은 본 발명의 제4 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 구조를 도시한 배치도이고,
도 12 및 도 13은 도 11의 박막 트랜지스터 표시판을 XII-XII' 선 및 XIII-XIII'을 따라 잘라 도시한 단면도이다.
이 발명은 박막 트랜지스터 표시판에 관한 것으로, 더욱 상세하게는 화상을 표시하는 표시 장치의 한 기판으로 사용되며, 각각의 화소에 박막 트랜지스터가 형성되어 있는 박막 트랜지스터 표시판에 관한 것이다.
일반적으로 박막 트랜지스터 표시판은 매트릭스 배열을 가지는 화소를 가지는 액정 표시 장치 또는 유기 EL 표시 장치 등의 한 기판으로 사용된다. 이때, 각각의 화소에는 스위칭 소자로 박막 트랜지스터를 구비되어 R, G, B 화소를 선택적으로 구동하며, 이를 통하여 다양한 색의 화면을 구현하는 것이 가능하다.
액정 표시 장치는 두 표시판 사이에 주입되어 있는 이방성 유전율을 갖는 액정 물질에 전극을 이용하여 전계를 인가하고, 이 전계의 세기를 조절하여 기판에 투과되는 빛의 양을 조절함으로써 화상을 표시하는 장치이다. 이때, 전극에 전달되는 화상 신호를 제어하기 위해 스위칭 소자로 박막 트랜지스터를 사용한다.
유기 발광(organic electro-luminescence)은 형광성 유기 물질을 전기적으로 여기 발광시켜 화상을 표시하는 표시 장치로서, 정공 주입 전극(애노드)과 전자주입 전극(캐소드)과 이들 사이에 형성되어 있는 유기 발광층을 포함하고, 유기 발광층에 전하를 주입하면, 전자와 정공이 쌍을 이룬 후 소멸하면서 빛을 내는 자기발광형 표시 장치이고, 각각의 화소에는 구동 박막 트랜지스터와 스위칭 트랜지스터가 구비되어 있다. 이때, 발광을 위한 전류를 공급하는 구동 박막 트랜지스터의 전류량은 스위칭 트랜지스터를 통해 인가되는 데이터 전압에 의해 제어되며, 스위칭 트랜지스터의 게이트와 소스는 각각 서로 교차하여 배치되어 있는 게이트 신호선(또는 스캔 라인)과 데이터 신호선에 연결되어 있다.
이러한 표시 장치에 사용되는 가장 일반적인 스위칭 소자는 박막 트랜지스터는 비정질 규소 또는 다결정 규소를 반도체층으로 사용한다.
이러한 비정질 규소 박막 트랜지스터는 대략 0.5㎠/Vsec~1㎠/Vsec 정도의 이동도(mobility)를 가지고 있는 바, 액정 표시 장치의 스위칭 소자로는 사용이 가능하지만, 이동도가 작아 액정 패널 또는 유기 EL(electro luminescence) 등의 표시 장치에서 직접 구동 회로를 형성하기는 부적합한 단점이 있다.
한편, 이러한 문제점을 극복하기 위해 전류 이동도가 대략 20㎠/Vsec~150㎠/Vsec 정도가 되는 다결정 규소를 반도체층으로 사용하는 다결정 규소 박막 트랜지스터를 스위칭 소자로 또는 구동 소자로 이용하는 액정 표시 장치 또는 유기 EL(electro luminescence)가 개발되었는바, 다결정 규소 박막 트랜지스터는 비교적 높은 전류 이동도를 갖고 있으므로 구동 회로를 표시 장치용 표시판에 내장하는 칩 인 글라스(Chip In Glass)를 구현할 수 있다.
이러한 박막 트랜지스터를 이용하는 표시 장치에서 화소의 표시 능력을 향상시키거나 표시판의 상부에 구동 집적 회로를 직접 형성하거나 표시 장치의 크기가 대형화될수록 해상도가 저하되는 것을 방지하기 위해서는 박막 트랜지스터는 높은 전류 구동 능력이 필요로 한다. 박막 트랜지스터의 전류 구동 능력을 향상시키는 방법 중 하나는 박막 트랜지스터의 채널 폭을 증가시키는 것인데, 이를 위해서는 소스 전극과 드레인 전극을 넓은 면적으로 설계해야 한다.
하지만, 소스 전극과 드레인 전극의 면적을 증가시키는데는 한계가 있으며, 이러한 방법은 표시 장치에서 화소의 개구율을 저하시키는 문제점을 유발한다.
본 발명의 목적은 화소의 개구율을 확보하면서 충분한 전류 구동 능력을 가지는 박막 트랜지스터를 가지는 표시 장치용 박막 트랜지스터 표시판을 제공하는 것이다.
위와 같은 과제를 해결하기 위하여 본 발명의 실시예에 따른 박막 트랜지스터 표시판은 적어도 소스 전극과 드레인 전극 사이의 채널부는 요철 구조의 프로파일을 가지는 반도체층을 포함한다.
더욱 상세하게, 본 발명의 실시예에 따른 박막 트랜지스터 표시판은 채널부 및 채널부의 양쪽에 위치하는 소스부 및 드레인부를 가지는 반도체층, 채널부와 중첩하는 게이트 전극, 반도체층과 게이트 전극 사이에 형성되어 있는 게이트 절연막, 채널부를 중심으로 서로 마주하는 변을 가지며, 소스부과 드레인부에 각각 연결되어 있는 소스 전극 및 드레인 전극을 포함한다. 이때, 드레인 전극과 소스 전극 사이에서 게이트 절연막과 접하는 채널부 중 적어도 일부는 변 방향으로 형성된 요철 구조로 이루어져 있다.
반도체층은 다결정 규소 또는 비정질 규소로 이루어질 수 있다.
이러한 박막 트랜지스터 표시판은 게이트 전극과 연결되어 있는 게이트선, 소스 전극과 연결되어 있으며 게이트선과 교차하는 데이터선 및 드레인 전극과 연결되어 있는 화소 전극을 더 포함할 수 있으며, 액정 표시 장치 또는 유기 발과 표시 장치의 한 기판으로 사용할 수 있다.
첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
이제 본 발명의 실시예에 따른 박막 트랜지스터 표시판의 구조에 대하여 도면을 참고로 하여 상세하게 설명한다.
우선, 도 1 내지 도 3을 참조하여 액정 표시 장치용 박막 트랜지스터 표시판의 구조에 대하여 설명하기로 한다.
도 1은 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 구조를 도시한 배치도이고, 도 2는 도 1의 박막 트랜지스터 표시판을 II-II' 선을 따라 잘라 도시한 단면도이고, 도 3은 본 발명의 실시예에 따른 박막 트 랜지스터 표시판에서 채널부의 구조를 도시한 단면도이다.
절연 기판(110) 위에 게이트 신호를 전달하는 복수의 게이트선(gate line)(121)이 형성되어 있다. 게이트선(121)은 주로 가로 방향으로 뻗어 있으며, 각 게이트선(121)의 일부는 복수의 게이트 전극(gate electrode)(124)을 이룬다. 또한 각 게이트선의 다른 일부는 아래 방향으로 돌출하여 복수의 확장부(expansion)(127)를 이룬다.
게이트선(121)은 물리적 성질이 다른 두 개의 막, 즉 하부막(121p)과 그 위의 상부막(121q)을 포함한다. 상부막(121q)은 게이트 신호의 지연이나 전압 강하를 줄일 수 있도록 낮은 비저항(resistivity)의 금속, 예를 들면 알루미늄(Al)이나 알루미늄 합금 등 알루미늄 계열의 금속으로 이루어진다. 이와는 달리, 하부막(121p)은 다른 물질, 특히 IZO(indium zinc oxide) 또는 ITO(indium tin oxide)와의 물리적, 화학적, 전기적 접촉 특성이 우수한 물질, 이를테면 몰리브덴(Mo), 몰리브덴 합금[보기: 몰리브덴-텅스텐(MoW) 합금], 크롬(Cr) 등으로 이루어진다. 하부막(121p)과 상부막(121q)의 조합의 예로는 크롬/알루미늄-네오디뮴 (Nd) 합금을 들 수 있다. 도 1에서 게이트 전극(124)의 하부막과 상부막은 각각 도면 부호 124p, 124q로, 확장부(127)의 하부막과 상부막은 각각 도면 부호 127p, 127q로 표시되어 있다.
삭제
여기서, 게이트 전극(124)의 상부막(124q)은 슬릿 모양을 가지며 박막 트랜지스터의 채널 폭 방향으로 배열되어, 게이트 전극(124)은 박막 트랜지스터의 채널 폭 방향으로 형성된 요철 구조의 표면을 가지고 있다. 이는 이후에 게이트 전극(124)의 상부에 형성되는 반도체(151)의 돌출부(154) 중에서 게이트 절연막 (140)과 접하여 박막 트랜지스터의 채널이 형성되는 부분을 요철 구조로 유도하기 위함이다.
하부막(121p)과 상부막(121q)의 측면은 각각 경사져 있으며 그 경사각은 기판(110)의 표면에 대하여 약 30-80°이다.
게이트선(121) 위에는 질화 규소(SiNx) 따위로 이루어진 게이트 절연막(gate insulating layer)(140)이 형성되어 있다.
게이트 절연막(140) 상부에는 수소화 비정질 규소(hydrogenated amorphous silicon)(비정질 규소는 약칭 a-Si로 씀) 등으로 이루어진 복수의 선형 반도체 (151)가 형성되어 있다. 선형 반도체(151)는 주로 세로 방향으로 뻗어 있으며 이로부터 복수의 돌출부(extension)(154)가 게이트 전극(124)을 향하여 뻗어 나와 있다. 또한 선형 반도체(151)는 게이트선(121)과 만나는 지점 부근에서 폭이 커져서 게이트선(121)의 넓은 면적을 덮고 있다. 이때, 앞에서 설명한 바와 같이 게이트 절연막(140)과 접하는 반도체(151) 돌출부(154) 계면은 게이트 전극(124)의 단차에 따라 박막 트랜지스터의 폭 방향으로 형성된 요철 구조로 이루어져 있으며, 이는 박막 트랜지스터의 채널 폭을 확장하는 역할을 한다.
반도체(151)의 상부에는 실리사이드(silicide) 또는 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 만들어진 복수의 선형 및 섬형 저항성 접촉 부재(ohmic contact)(161, 165)가 형성되어 있다. 선형 접촉 부재 (161)는 복수의 돌출부(163)를 가지고 있으며, 이 돌출부(163)와 섬형 접촉 부재(165)는 쌍을 이루어 반도체(151)의 돌출부(154) 위에 위치한다.
반도체(151)와 저항성 접촉 부재(161, 165)의 측면 역시 경사져 있으며 경사각은 30-80°이다.
저항 접촉 부재(161, 165) 및 게이트 절연막(140) 위에는 각각 복수의 데이터선(data line)(171)과 복수의 드레인 전극(drain electrode)(175) 및 복수의 유지 축전기용 도전체(storage capacitor conductor)(177)가 형성되어 있다.
데이터선(171)은 주로 세로 방향으로 뻗어 게이트선(121)과 교차하며 데이터 전압(data voltage)을 전달한다. 각 데이터선(171)에서 드레인 전극(175)을 향하여 뻗은 복수의 가지가 소스 전극(source electrode)(173)을 이룬다. 한 쌍의 소스 전극(173)과 드레인 전극(175)은 서로 분리되어 있으며 게이트 전극(124)에 대하여 서로 반대쪽에 위치한다. 게이트 전극(124), 소스 전극(173) 및 드레인 전극 (175)은 반도체(151)의 돌출부(154)와 함께 박막 트랜지스터(thin film transistor, TFT)를 이루며, 박막 트랜지스터의 채널(channel)은 소스 전극(173)과 드레인 전극(175) 사이의 돌출부(154)에 형성된다. 이때, 박막 트랜지스터의 채널 폭은 소스 전극(173)과 드레인 전극(175)이 마주하는 변의 길이이며, 앞에서 설명한 바와 같이 박막 트랜지스터의 폭은 요철 구조의 돌출부(154)를 면을 따라 확장되어 있다. 따라서, 박막 트랜지스터의 채널 폭을 극대화할 수 있으며, 이를 통하여 박막 트랜지스터의 전류 구동 능력을 향상시킬 수 있고, 표시 장치의 표시 특성을 향상시킬 수 있다. 여기서, 반도체(151)의 돌출부(154) 중에서 소스 전극(173)과 접하는 부분은 소스부이며, 드레인 전극(175)과 접하는 부분은 드레인부이며, 소스 전극(173)과 드레인 전극(175) 사이에 위치하는 부분은 박막 트랜지스터의 채널이 형성되는 채널부이다.
유지 축전기용 도전체(177)는 게이트선(121)의 확장부(127)와 중첩되어 있다.
데이터선(171), 드레인 전극(175) 및 유지 축전기용 도전체(177)는 몰리브덴(Mo), 몰리브덴 합금을 포함하는데, 이중막 또는 삼중막의 구조인 경우에 알루미늄 계열의 도전막을 포함할 수 있다. 이중막일 때 알루미늄 계열의 도전막은 몰리브덴 계열의 도전막 하부에 위치하는 것이 바람직하며, 삼중막일 때에는 중간층으로 위치하는 것이 바람직하다.
데이터선(171), 드레인 전극(175) 및 유지 축전기용 도전체(177)도 게이트선(121)과 마찬가지로 그 측면이 약 30-80°의 각도로 각각 경사져 있다.
저항성 접촉 부재(161, 165)는 그 하부의 반도체(151)와 그 상부의 데이터선 (171) 및 드레인 전극(175) 사이에만 존재하며 접촉 저항을 낮추어 주는 역할을 한다. 선형 반도체(151)는 소스 전극(173)과 드레인 전극(175) 사이를 비롯하여 데이터선(171) 및 드레인 전극(175)에 가리지 않고 노출된 부분을 가지고 있으며, 대부분의 곳에서는 선형 반도체(151)의 폭이 데이터선(171)의 폭보다 작지만 앞서 설명했듯이 게이트선(121)과 만나는 부분에서 폭이 커져서 게이트선(121)과 데이터선 (171) 사이의 절연을 강화한다.
데이터선(171), 드레인 전극(175) 및 유지 축전기용 도전체(177)와 노출된 반도체(151) 부분의 위에는 평탄화 특성이 우수하며 감광성(photosensitivity)을 가지는 유기 물질 또는 플라스마 화학 기상 증착(plasma enhanced chemical vapor deposition, PECVD)으로 형성되는 a-Si:C:O, a-Si:O:F 등의 저유전율 절연 물질 등으로 이루어진 보호막(passivation layer)(180)이 형성되어 있다.
데이터선(171)과 드레인 전극(175) 사이의 반도체(151)가 드러난 부분으로 보호막(180)의 유기 물질이 접하는 것을 방지하기 위해 보호막(180)은 유기막의 하부에 질화 규소 또는 산화 규소로 이루어진 절연막이 추가될 수 있다.
보호막(180)에는 드레인 전극(175), 유지 축전기용 도전체(177) 및 데이터선 (171)의 끝 부분(179)을 각각 드러내는 복수의 접촉 구멍(contact hole)(185, 187, 182)이 형성되어 있다. 이와 같이, 보호막(180)이 데이터선(171)의 끝 부분(179)을 드러내는 접촉 구멍(182)을 가지는 실시예는 외부의 데이터 구동 회로를 이방성 도전막을 이용하여 데이터선(171)에 연결하기 위해 데이터선(171)이 접촉부를 가지는 구조이며, 데이터 구동 회로가 연결되는 연결부에서 데이터선(171)의 끝 부분(179)은 군집을 이룰 수 있다(도시하지 않음). 데이터선(171)의 끝 부분(179)은 필요에 따라 데이터선(171)보다 넓은 폭을 가질 수도 있다.
한편, 게이트선(121)의 끝 부분도 데이터선의 끝 부분과 같이 접촉부를 가질 수 있는데, 이러한 실시예에서는 보호막(180)은 게이트 절연막(140)과 함께 게이트선(121)의 끝 부분을 드러내는 복수의 접촉 구멍을 가진다. 이와 달리, 기판(110)의 상부에는 게이트 구동 회로가 직접 형성될 수 있으며, 이와 같은 실시예에서 게이트선(121)의 끝 부분은 게이트 구동 회로의 출력단에 연결된다.
접촉 구멍(185, 187, 182)은 드레인 전극(175), 유지 축전기용 도전체(177) 및 데이터선(171)의 끝 부분(179)을 드러내는데, 접촉 구멍(185, 187, 182)에서는 이후에 형성되는 도전막과 접촉 특성을 확보하기 위해 알루미늄 계열의 도전막이 드러나지 않는 것이 바람직하며, 드러나는 경우에는 전면 식각을 통하여 제거하는 것이 바람직하다. 이때, 데이터선의 끝 부분(179)을 드러내는 접촉 구멍 (182)에서는 데이터선(171) 끝 부분(179)의 경계선이 드러나며, 접촉 구멍(187, 185)에서도 드레인 전극(175) 및 유지 축전기용 도전체(177)의 경계선이 드러날 수 있다.
보호막(180) 위에는 IZO 또는 ITO로 이루어진 복수의 화소 전극(pixel electrode)(190) 및 복수의 접촉 보조 부재(contact assistant)(82)가 형성되어 있다.
화소 전극(190)은 접촉 구멍(185, 187)을 통하여 드레인 전극(175) 및 유지 축전기용 도전체(177)와 각각 물리적·전기적으로 연결되어 드레인 전극(175)으로부터 데이터 전압을 인가 받고 도전체(177)에 데이터 전압을 전달한다.
데이터 전압이 인가된 화소 전극(190)은 공통 전압(common voltage)을 인가 받는 다른 표시판(도시하지 않음)의 공통 전극(도시하지 않음)과 함께 전기장을 생성함으로써 액정층의 액정 분자들을 재배열시킨다.
또한 앞서 설명한 것처럼, 화소 전극(190)과 공통 전극은 축전기[이하 “액정 축전기(liquid crystal capacitor)”라 함]을 이루어 박막 트랜지스터가 턴 오프된 후에도 인가된 전압을 유지하는데, 전압 유지 능력을 강화하기 위하여 액정 축전기와 병렬로 연결된 다른 축전기를 두며 이를 "유지 축전기(storage electrode)"라 한다. 유지 축전기는 화소 전극(190) 및 이와 이웃하는 게이트선 (121)[이를 "전단 게이트선(previous gate line)"이라 함]의 중첩 등으로 만들어지며, 유지 축전기의 정전 용량, 즉 유지 용량을 늘이기 위하여 게이트선(121)을 확장한 확장부(127)를 두어 중첩 면적을 크게 하는 한편, 화소 전극(190)과 연결되고 확장부(127)와 중첩되는 유지 축전기용 도전체(177)를 보호막(180) 아래에 두어 둘 사이의 거리를 가깝게 한다.
화소 전극(190)은 또한 이웃하는 게이트선(121) 및 데이터선(171)과 중첩되어 개구율(aperture ratio)을 높이고 있으나, 중첩되지 않을 수도 있다.
접촉 보조 부재(82)는 접촉 구멍(182)을 통하여 데이터선의 끝 부분(179)과 각각 연결된다. 접촉 보조 부재(82)는 및 데이터선(171)의 각 끝 부분(179)과 구동 집적 회로와 같은 외부 장치와의 접착성을 보완하고 이들을 보호하는 역할을 하는 것으로 필수적인 것은 아니며, 이들의 적용 여부는 선택적이다. 물론, 게이트선(121)의 끝 부분도 데이터선의 끝 부분과 같이 보호막의 접촉 구멍을 통하여 접촉 보조 부재와 연결된다.
본 발명의 다른 실시예에 따르면 화소 전극(190)의 재료로 투명한 도전성 폴리머(polymer) 등을 사용하며, 반사형(reflective) 액정 표시 장치의 경우 불투명한 반사성 금속을 사용하여도 무방하다. 이때, 접촉 보조 부재(81, 82)는 화소 전극(190)과 다른 물질, 특히 IZO 또는 ITO로 만들어질 수 있다.
이러한 본 발명의 실시예에 따른 박막 트랜지스터 표시판에는 박막 트랜지스 터 채널이 형성되는 반도체(151)의 돌출부(154)는 채널의 폭 방향으로 요철 구조가 형성되어 있어, 화소의 개구율을 감소시키지 않으면서 박막 트랜지스터의 채널 폭을 증가시킬 수 있으며, 이를 통하여 박막 트랜지스터의 전류 구동 능력을 향상시킬 수 있다.
도 4는 본 발명의 제2 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 배치도이고, 도 5 내지 도 7은 각각 도 4에 도시한 박막 트랜지스터 표시판을 V-V' 선, VI-XVI' 선 및 VII-VII' 선을 따라 잘라 도시한 단면도이다.
도 4 내지 7에서 보는 바와 같이, 본 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 층상 구조는 대개 도 1 내지 3에 도시한 액정 표시 장치용 박막 트랜지스터 표시판의 층상 구조와 동일하다. 즉, 기판(110) 위에 복수의 게이트 전극(124)을 포함하는 복수의 게이트선(121)이 형성되어 있고, 그 위에 게이트 절연막(140), 복수의 돌출부(154)를 포함하는 복수의 선형 반도체(151), 복수의 돌출부(163)를 각각 포함하는 복수의 선형 저항성 접촉 부재(161) 및 복수의 섬형 저항성 접촉 부재(165)가 차례로 형성되어 있다. 저항성 접촉 부재(161, 165) 및 게이트 절연막(140) 위에는 복수의 소스 전극(153)을 포함하는 복수의 데이터선(171), 복수의 드레인 전극(175), 복수의 유지 축전기용 도전체(177)가 형성되어 있고 그 위에 보호막(180)이 형성되어 있다. 보호막(180) 및/또는 게이트 절연막(140)에는 복수의 접촉 구멍(182, 185, 187, 181)이 형성되어 있으며, 보호막(180) 위에는 복수의 화소 전극(190)과 복수의 접촉 보조 부재(81, 82)가 형성되어 있다.
그러나 도 1 내지 도 3에 도시한 박막 트랜지스터 표시판과 달리, 본 실시예에 따른 박막 트랜지스터 표시판은 게이트선(121)에 확장부를 두는 대신 게이트선(121)과 동일한 층에 게이트선(121)과 전기적으로 분리된 복수의 유지 전극선(131)을 두어 드레인 전극(175)과 중첩시켜 유지 축전기를 만든다. 유지 전극선(131)은 공통 전압 따위의 미리 정해진 전압을 외부로부터 인가 받으며, 화소 전극(190)과 게이트선(121)의 중첩으로 발생하는 유지 용량이 충분할 경우 유지 전극선(131)은 생략할 수도 있으며, 화소의 개구율을 극대화하기 위해 화소 영역의 가장자리에 배치할 수도 있다.
반도체(151)는 박막 트랜지스터가 위치하는 돌출부(154)를 제외하면 데이터선(171), 드레인 전극(175) 및 그 하부의 저항성 접촉 부재(161, 165,)와 실질적으로 동일한 평면 형태를 가지고 있다. 구체적으로는, 선형 반도체(151)는 데이터선(171) 및 드레인 전극(175)과 그 하부의 저항성 접촉 부재(161, 165)의 아래에 존재하는 부분 외에도 소스 전극(173)과 드레인 전극(175) 사이에 이들에 가리지 않고 노출된 부분을 가지고 있다.
또한, 게이트선(121)은 끝 부분(129)에 구동 회로와 연결하기 위한 접촉부를 가지는데, 접촉부인 게이트선(121)의 끝 부분(129)은 게이트 절연막(140) 및 보호막(180)에 형성되어 있는 접촉 구멍(181)을 통하여 노출되어 있으며, 보호막(180)의 상부에 형성되어 있는 접촉 보조 부재(81)와 접촉 구멍(181)을 통하여 연결되어 있다.
또한, 도 3과 달리 본 실시예에서는 도 7에서 보는 바와 같이 게이트 절연막(140) 중 게이트 전극(124)을 덮는 표면 일부가 박막 트랜지스터의 채널 폭 방향으로 형성된 요철 구조를 가지고 있어, 게이트 절연막(140)과 접하여 박막 트랜지스터의 채널이 형성되는 소스 전극(173)과 드레인 전극(175) 사이의 반도체(151) 표면을 요철 구조로 유도한다. 따라서, 박막 트랜지스터의 채널 폭을 증가시킬 수 있으며, 이를 통하여 박막 트랜지스터의 구동 능력을 충분히 확보할 수 있다.
한편, 앞에서는 화소를 제어하는 박막 트랜지스터 구조에 대해서만 설명하였지만, 이렇게 반도체의 채널부가 요철 구조로 이루어져 전류 구동 능력을 충분히 확보할 수 있는 박막 트랜지스터는 기판의 가장자리에 배치되어 화소에 구동 신호를 인가하는 게이트 구동 집적 회로나 데이터 구동 집적 회로를 구성할 수 있다.
또한, 앞의 실시하는 비정질 규소 박막 트랜지스터를 가지는 표시 장치용 표시판의 구조에 대해서만 설명하였지만, 본 발명의 구조는 다결정 규소 박막 트랜지스터에도 동일하게 적용할 수 있으며, 이에 대하여 도면을 참조하여 구체적으로 설명하기로 한다.
도 8은 본 발명의 제3 실시예에 따른 유기 발광 표시 장치용 박막 트랜지스터 표시판의 구조를 도시한 배치도이고, 도 9 및 도 10은 도 8의 박막 트랜지스터 표시판을 IX-IX' 선 및 X-X' 선을 따라 잘라 도시한 각각의 단면도이다.
절연 기판(110) 위에는 산화 규소 또는 질화 규소 등으로 이루어진 차단층(111)이 형성되어 있고, 차단층(111) 위에 제1 및 제2 다결정 규소층(150a, 150b)이 형성되어 있고, 제2 다결정 규소층(150b)에는 축전기용 다결정 규소층 (157)이 연결되어 있다. 제1 다결정 규소층(150a)은 제1 트랜지스터부(153a, 154a, 155a)를 포함하고 있으며, 제2 다결정 규소층(150b)은 제2 트랜지스터부 (153b, 154b, 155b)를 포함한다. 제1 트랜지스터부(153a, 154a, 155a)의 제1 소스부(153a)와 제1 드레인부(155a)는 n형 불순물로 도핑되어 있고, 제2 트랜지스터부 (153b, 154b, 155b)의 제2 소스부(153b)와 제2 드레인부(155b)는 p형 불순물로 도핑되어 있다. 구동 조건에 따라서는 제1 소스부(153a) 및 제1 드레인 영역(155a)이 p형 불순물로 도핑되고 제2 소스부(153b) 및 제2 드레인부(155b)가 n형 불순물로 되핑될 수도 있다. 여기서, 제1 트랜지스터부(153a, 154a, 155a)는 스위칭 박막 트랜지스터의 반도체이며, 제2 트랜지스터부(153b, 154b, 155b)는 구동 박막 트랜지스터의 반도체이다. 이때, 제1 트랜지스터부(153a, 154a, 155a) 및 제2 트랜지스터부(153b, 154b, 155b)의 채널부(154a, 154b)는 박막 트랜지스터의 폭 방향으로 형성된 요철 구조를 가지고 있어, 전류 구동 능력을 충분히 확보할 수 있다. 도 9에서는 도 8에서 IX-IX' 선이 구동 박막 트랜지스터의 채널을 폭 방향으로 지나고 있어 구동 박막 트랜지스터의 채널부(154b)만이 요철 구조로 나타나 있으나, 스위칭 트랜지스터의 채널부(154a) 또한 박막 트랜지스터의 채널 폭 방향으로 형성된 요철 구조의 표면을 가진다. 따라서, 본 발명의 제3 실시예에 따른 박막 트랜지스터 표시판은 제1 및 제2 실시예와 같이 전류 구동 능력을 충분히 확보할 수 있다.
다결정 규소층(150a, 150b, 157) 위에는 산화 규소 또는 질화 규소로 이루어진 게이트 절연막(140)이 형성되어 있다. 게이트 절연막(140) 위에는 알루미늄 또 는 알루미늄 합금 등과 같이 저저항의 도전 물질로 이루어진 도전막을 포함하는 게이트선(121)과 제1 및 제2 게이트 전극(124a, 124b) 및 유지 전극(133)이 형성되어 있다. 제1 게이트 전극(124a)은 게이트선(121)에 연결되어 가지 모양으로 형성되어 있고 제1 트랜지스터의 채널부(제1 채널부, 154a)와 중첩하고 있으며, 제2 게이트 전극(124b)은 게이트선(121)과는 분리되어 있고 제2 트랜지스터의 채널부(제2 채널부, 154b)와 중첩하고 있다. 유지 전극(133)은 제2 게이트 전극(124b)과 연결되어 있고, 다결정 규소층의 유지 전극부(157)와 중첩되어 있다.
게이트선(121)과 제1 및 제2 게이트 전극(124a, 124b) 및 유지 전극(133)의 위에는 제1 층간 절연막(801)이 형성되어 있고, 제1 층간 절연막(801) 위에는 데이터 신호를 전달하는 데이터선(171), 전원 전압을 공급하는 선형의 전원 전압용 전극(172), 제1 및 제2 소스 전극(173a, 173b) 및 제1 및 제2 드레인 전극(175a, 175b)이 형성되어 있다. 제1 소스 전극(173a)은 데이터선(171)의 일부이며 분지의 형태를 취하고 있으며 제1 층간 절연막(801)과 게이트 절연막(140)을 관통하고 있는 접촉구(181)를 통하여 제1 소스부(153a)와 연결되어 있고, 제2 소스부(173b)는 전원 전압용 전극(172)의 일부로 분지의 형태를 취하고 있으며 제1 층간 절연막(801)과 게이트 절연막(140)을 관통하고 있는 접촉구(184)를 통하여 제2 소스부(153b)와 연결되어 있다. 제1 드레인부(175a)는 제1 층간 절연막(801)과 게이트 절연막(140)을 관통하고 있는 접촉구(182, 183)를 통하여 제1 드레인부(155a) 및 제2 게이트 전극(124b)과 접촉하여 이들을 서로 전기적으로 연결하고 있다. 제2 드레인 전극(175b)은 제1 층간 절연막(801)과 게이트 절연막(140)을 관통하고 있는 접촉구(186)를 통하여 제2 드레인부(155b)와 연결되어 있으며, 데이터선(171)과 동일한 물질로 이루어져 있다.
데이터선(171), 전원 전압용 전극(172) 및 제1 및 제2 드레인 전극(175a, 175b) 위에는 질화 규소 또는 산화 규소 또는 유기 절연 물질 등으로 이루어진 제2 층간 절연막(802)이 형성되어 있으며, 제2 층간 절연막(802)은 제2 드레인 전극(175b)을 드러내는 접촉구(185)를 가진다.
제2 층간 절연막(802) 상부에는 접촉구(185)를 통하여 제2 드레인 전극(175b)과 연결되어 있는 화소 전극(190)이 형성되어 있다. 화소 전극(190)은 알루미늄 또는 은 합금 등의 반사성이 우수한 물질로 형성하는 것이 바람직하다. 그러나, 필요에 따라서는 화소 전극(190)을 ITO (Indium Tin Oxide) 또는 IZO(Indium zinc Oxide) 등의 투명한 절연 물질로 형성할 수도 있다. 투명한 도전 물질로 이루어진 화소 전극(190)은 표시판의 아래 방향으로 화상을 표시하는 바텀 방출 (bottom emission) 방식의 유기 발광에 적용한다. 불투명한 도전 물질로 이루어진 화소 전극(190)은 표시판의 상부 방향으로 화상을 표시하는 탑 방출(top emission) 방식의 유기 발광에 적용한다.
제2 층간 절연막(802) 상부에는 유기 절연 물질로 이루어져 있으며, 유기 발광 셀을 분리시키기 위한 격벽(803)이 형성되어 있다. 격벽(803)은 화소 전극 (190) 주변을 둘러싸서 유기 발광층(70)이 채워질 영역을 한정하고 있다. 격벽(803)은 검정색 안료를 포함하는 감광제를 노광, 현상하여 형성함으로써 차광막의 역할을 하도록 하고, 동시에 형성 공정도 단순화할 수 있다. 격벽(803)에 둘 러싸인 화소 전극(190) 위의 영역에는 유기 발광층(70)이 형성되어 있다. 유기 발광층(70)은 적색, 녹색, 청색 중 어느 하나의 빛을 내는 유기 물질로 이루어지며, 적색, 녹색 및 청색 유기 발광층(70)이 순서대로 반복적으로 배치되어 있다.
유기 발광층(70)과 격벽(803) 위에는 버퍼층(804)이 형성되어 있다. 버퍼층(804)은 필요에 따라서는 생략될 수 있다.
버퍼층(804) 위에는 공통 전극(270)이 형성되어 있다. 공통 전극(270)은 ITO 또는 IZO 등의 투명한 도전 물질로 이루어져 있다. 만약 화소 전극(190)이 ITO 또는 IZO 등의 투명한 도전 물질로 이루어지는 경우에는 공통 전극(270)은 알루미늄 등의 반사성이 좋은 금속으로 이루어질 수 있다.
한편, 도시하지는 않았으나 공통 전극(270)의 전도성을 보완하기 위하여 저항이 낮은 금속으로 보조 전극을 형성할 수도 있다. 보조 전극은 공통 전극(270)과 버퍼층(804) 사이 또는 공통 전극(270) 위에 형성할 수 있으며, 유기 발광층(70)과는 중첩하지 않도록 격벽(803)을 따라 매트릭스 모양으로 형성하는 것이 바람직하다.
이러한 유기 발광 표시판의 구동에 대하여 간단히 설명한다.
게이트선(121)에 온(on) 펄스가 인가되면 제1 트랜지스터가 온되어 데이터선 (171)을 통하여 인가되는 화상 신호 전압 또는 데이터 전압이 제2 게이트 전극(124b)으로 전달된다. 제2 게이트 전극(124b)에 화상 신호 전압이 인가되면 제2 트랜지스터가 온되어 데이터 전압에 의한 전류가 화소 전극(190)과 유기 발광층(70)으로 흐르게 되며, 유기 발광층(70)은 특정 파장대의 빛을 방출한다. 이때, 제2 박막 트랜지스터를 통하여 흐르는 전류의 양에 따라 유기 발광층(70)이 방출하는 빛의 양이 달라져 휘도가 변하게 된다. 이 때, 제2 트랜지스터가 전류를 흘릴 수 있는 양은 제1 트랜지스터를 통하여 전달되는 화상 신호 전압과 전원 전압용 전극(172)을 통하여 전달되는 전원 전압과 차이의 크기에 의하여 결정된다.
한편, 본 발명의 실시예에 따른 단차를 가지는 반도체를 포함하는 박막 트랜지스터는 화소 전극(190)을 투명 도전 물질로 형성하고 공통 전극(270)을 불투명한 도전 물질로 형성하여 화상을 표시판의 하부로 표시하는 바텀 방출 방식의 박막 트랜지스터 표시판에도 동일하게 적용할 수 있으며, 액정 표시 장치용 박막 트랜지스터 표시판에도 동일하게 적용할 수 있으며, 하나의 실시예를 도면을 참조하여 설명하기로 한다.
도 11은 본 발명의 제4 실시예에 따른 다결정 규소층을 포함하는 액정 표시 장치용 박막 트랜지스터 표시판의 구조를 도시한 배치도이고, 도 12 및 도 13은 도 11의 박막 트랜지스터 표시판을 XII-XII' 선 및 XIII-XIII' 선을 따라 잘라 도시한 단면도이다.
도 11 내지 도 13에 도시한 바와 같이, 투명한 절연 기판(110) 위에 산화 규소 또는 질화 규소로 이루어진 차단층(111)이 형성되어 있고, 차단층(111) 위에는 n형 불순물이 고농도로 도핑되어 있는 소스부(153)와 드레인부(155) 및 이들 사이에 위치하며 불순물이 도핑되지 않은 채널부(154)가 포함된 박막 트랜지스터의 다결정 규소층(150)이 형성되어 있다. 이때, 채널부(154)의 비정질 규소층(150)은 박막 트랜지스터의 채널 폭 방향으로 형성된 요철 구조의 표면을 가지고 있어 제1 내지 제3 실시예에 따른 박막 트랜지스터 표시판과 동일한 작용 및 효과를 얻을 수 있다.
그리고 게이트 절연(140) 위에는 일 방향으로 긴 게이트선(121)이 각각 형성되어 있고, 게이트선(121)의 일부가 연장되어 다결정 규소층(150)의 채널부(154)와 중첩되어 있으며, 중첩되는 게이트선(121)의 일부분은 박막 트랜지스터의 게이트 전극(124)으로 사용된다. 그리고 소스부(153)와 채널부(154) 사이, 드레인부(155)와 채널부(154) 사이에는 n형 불순물이 저농도로 도핑되어 있는 저농도 도핑부(152)가 각각 형성되어 있다.
또한, 게이트 절연막(140) 상부에는 화소의 유지 용량을 증가시키기 위한 유지 전극선(131)이 게이트선(121)과 평행하며, 동일한 물질로 동일한 층에 형성되어 있다. 다결정 규소층(150)과 중첩하는 유지 전극선(131)의 일 부분은 유지 전극(133)이 되며, 유지 전극(133)과 중첩하는 다결정 규소층(150)은 유지 전극부 (157)가 되며, 유지 전극부(157)의 양쪽에도 저농도 도핑부(152)가 각각 형성되어 있으며, 유지 전극부(157)의 한쪽에는 고농도 도핑부(158)가 위치한다. 게이트선(121)의 한쪽 끝 부분은 외부 회로와 연결하기 위해서 게이트선(121) 폭보다 넓게 형성할 수 있으며, 게이트 구동 회로의 출력단에 직접 연결될 수 있다.
게이트선(121) 및 유지 전극선(131)이 형성되어 있는 게이트 절연막(140) 및 반도체층(150) 위에는 제1 층간 절연막(801)이 형성되어 있다. 제1 층간 절연막(801)은 소스부(153)와 드레인부(155)를 각각 노출하는 제1 및 제2 접촉구(141, 142)를 포함하고 있다.
제1 층간 절연막(801) 위의 게이트선(121)과 교차하여 화소 영역을 정의하는 데이터선(171)이 형성되어 있다. 데이터선(171)의 일부분 또는 분지형 부분은 제1 접촉구(141)를 통해 소스부(153)와 연결되어 있으며 소스부(153)와 연결되어 있는 부분은 박막 트랜지스터의 소스 전극(173d)으로 사용된다. 데이터선(171)의 한쪽 끝 부분은 외부 회로와 연결하기 위해서 데이터선(171) 폭보다 넓게 형성(도시하지 않음)할 수 있으며, 데이터 구동 회로의 출력단에 직접 연결될 수 있다.
그리고 데이터선(171)과 동일한 층에는 소스 전극(173)과 일정거리 떨어져 형성되어 있으며 제2 접촉구(142)를 통해 드레인부(155)와 연결되어 있는 드레인 전극(175)이 형성되어 있다. 이때, 소스 전극(173)과 드레인 전극(175)이 마주하는 경계변이 게이트 전극(124)이 뻗은 가로 방향과 동일한 방향으로 뻗어 박막 트랜지스터의 채널 폭은 가로 방향이 된다.
드레인 전극(175) 및 데이터선(171)을 포함하는 제1 층간 절연막(801) 위에 제2 층간 절연막(802)이 형성되어 있다. 제2 층간 절연막(602)은 드레인 전극 (175)을 노출하는 제3 접촉구(143)를 가진다.
제2 층간 절연막(802) 위에는 제3 접촉구(143)를 통해 드레인 전극(175d)과 연결되어 있는 화소 전극(190)이 각각의 화소 영역에 형성되어 있다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
이처럼, 본 발명에서는 게이트 절연막과 접하는 다결정 규소층의 채널부가 박막 트랜지스터의 채널 폭 방향으로 형성된 요철 구조로 이루어져 있어 박막 트랜지스터의 채널 폭을 극대화할 수 있다. 이를 통하여 박막 트랜지스터의 구동 능력을 향상시킬 수 있고, 표시 장치의 표시 특성을 안정적으로 확보할 수 있다.

Claims (6)

  1. 절연 기판의 상부에 형성되어 있으며, 채널부 및 상기 채널부의 양쪽에 위치하는 소스부 및 드레인부를 가지는 반도체층,
    상기 채널부와 중첩하는 게이트 전극,
    상기 반도체층과 상기 게이트 전극 사이에 형성되어 있는 게이트 절연막,
    상기 채널부를 중심으로 서로 마주하는 변을 가지며, 상기 소스부과 상기 드레인부에 각각 연결되어 있는 소스 전극 및 드레인 전극을 포함하며,
    상기 채널부와 중첩하는 상기 게이트 절연막의 표면은 요철을 포함하고,
    상기 반도체층은 상기 요철을 따라 형성되어 있는 박막 트랜지스터 표시판.
  2. 제1항에서,
    상기 게이트 전극은 하부막, 상기 하부막 위에 위치하며 상기 채널부의 폭 방향으로 배열된 슬릿 모양의 상부막을 포함하고,
    상기 게이트 절연막의 요철은 상기 상부막에 의해서 형성되는 박막 트랜지스터 표시판.
  3. 제1항에서,
    상기 반도체층은 비정질 규소 또는 다결정 규소로 이루어진 박막 트랜지스터 표시판.
  4. 제1항에서,
    상기 게이트 전극과 연결되어 있는 게이트선,
    상기 소스 전극과 연결되어 있으며 상기 게이트선과 교차하는 데이터선,
    상기 드레인 전극과 연결되어 있는 화소 전극
    을 더 포함하는 박막 트랜지스터 표시판.
  5. 제4항에서,
    상기 박막 트랜지스터 표시판은 액정 표시 장치의 한 기판으로 사용하는 박막 트랜지스터 표시판.
  6. 제4항에서,
    상기 박막 트랜지스터 표시판은 유기 발광 표시 장치의 한 기판으로 사용하는 박막 트랜지스터 표시판.
KR1020030082565A 2003-11-20 2003-11-20 박막 트랜지스터 표시판 Expired - Fee Related KR100984359B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020030082565A KR100984359B1 (ko) 2003-11-20 2003-11-20 박막 트랜지스터 표시판
US10/996,303 US7646044B2 (en) 2003-11-20 2004-11-22 Thin film transistor and thin film transistor array panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030082565A KR100984359B1 (ko) 2003-11-20 2003-11-20 박막 트랜지스터 표시판

Publications (2)

Publication Number Publication Date
KR20050048835A KR20050048835A (ko) 2005-05-25
KR100984359B1 true KR100984359B1 (ko) 2010-09-30

Family

ID=34651265

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030082565A Expired - Fee Related KR100984359B1 (ko) 2003-11-20 2003-11-20 박막 트랜지스터 표시판

Country Status (2)

Country Link
US (1) US7646044B2 (ko)
KR (1) KR100984359B1 (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100699990B1 (ko) * 2004-06-30 2007-03-26 삼성에스디아이 주식회사 능동 구동 유기 전계 발광 소자 및 그 제조 방법
JP4167651B2 (ja) * 2004-12-15 2008-10-15 東芝松下ディスプレイテクノロジー株式会社 表示装置
KR20060070345A (ko) * 2004-12-20 2006-06-23 삼성전자주식회사 박막 트랜지스터 표시판
KR101112549B1 (ko) * 2005-01-31 2012-06-12 삼성전자주식회사 박막 트랜지스터 표시판
KR101097167B1 (ko) * 2005-06-07 2011-12-22 엘지디스플레이 주식회사 유기전계발광표시소자 및 그 제조방법
KR101235135B1 (ko) * 2005-12-19 2013-02-20 삼성디스플레이 주식회사 금속 배선, 이의 제조 방법, 이를 구비한 표시 기판 및표시 기판의 제조 방법
KR101282403B1 (ko) * 2006-09-19 2013-07-04 삼성디스플레이 주식회사 액정표시장치
KR100907255B1 (ko) * 2007-09-18 2009-07-10 한국전자통신연구원 유기 박막 트랜지스터를 구비하는 표시 장치
US8766367B2 (en) * 2011-06-30 2014-07-01 Palo Alto Research Center Incorporated Textured gate for high current thin film transistors
TWI595621B (zh) * 2012-07-03 2017-08-11 元太科技工業股份有限公司 畫素結構及其製造方法
TWI499849B (zh) 2013-03-12 2015-09-11 E Ink Holdings Inc 畫素結構
KR102083432B1 (ko) 2013-05-30 2020-03-03 삼성디스플레이 주식회사 유기 발광 표시 장치
CN104409510A (zh) * 2014-10-28 2015-03-11 京东方科技集团股份有限公司 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置
CN104795400B (zh) * 2015-02-12 2018-10-30 合肥鑫晟光电科技有限公司 阵列基板制造方法、阵列基板和显示装置
CN104952884B (zh) * 2015-05-13 2019-11-26 深圳市华星光电技术有限公司 Amoled背板结构及其制作方法
KR102608419B1 (ko) 2016-07-12 2023-12-01 삼성디스플레이 주식회사 표시장치 및 표시장치의 제조방법
CN109390351B (zh) * 2017-08-02 2021-01-22 京东方科技集团股份有限公司 布线结构及其制备方法、oled阵列基板、显示装置
KR102553881B1 (ko) * 2018-06-01 2023-07-07 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 이를 포함하는 박막 트랜지스터 표시판 및 전자 장치
CN110246884B (zh) * 2019-06-25 2021-08-06 京东方科技集团股份有限公司 一种阵列基板的制备方法及阵列基板、显示面板

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09260675A (ja) * 1996-03-26 1997-10-03 Sharp Corp 薄膜トランジスタおよび薄膜トランジスタ基板
KR20010082714A (ko) * 2000-02-18 2001-08-30 마찌다 가쯔히꼬 박막트랜지스터

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6294796B1 (en) * 1982-04-13 2001-09-25 Seiko Epson Corporation Thin film transistors and active matrices including same
KR950007358B1 (ko) * 1992-07-01 1995-07-10 현대전자산업주식회사 박막트랜지스터의 제조방법
US6066860A (en) * 1997-12-25 2000-05-23 Seiko Epson Corporation Substrate for electro-optical apparatus, electro-optical apparatus, method for driving electro-optical apparatus, electronic device and projection display device
JP2000299473A (ja) * 1999-04-02 2000-10-24 Sharp Corp 選択型シリサイド薄膜トランジスタおよびその製造方法
GB9923261D0 (en) * 1999-10-02 1999-12-08 Koninkl Philips Electronics Nv Active matrix electroluminescent display device
JP3736461B2 (ja) * 2000-04-21 2006-01-18 セイコーエプソン株式会社 電気光学装置、投射型表示装置及び電気光学装置の製造方法
US6781646B2 (en) * 2000-07-28 2004-08-24 Hitachi, Ltd. Liquid crystal display device having gate electrode with two conducting layers, one used for self-aligned formation of the TFT semiconductor regions
JP4236848B2 (ja) * 2001-03-28 2009-03-11 セイコーインスツル株式会社 半導体集積回路装置の製造方法
JP4869497B2 (ja) * 2001-05-30 2012-02-08 株式会社半導体エネルギー研究所 表示装置
JP2003167551A (ja) * 2001-11-28 2003-06-13 Internatl Business Mach Corp <Ibm> 画素回路の駆動方法、画素回路及びこれを用いたｅｌ表示装置並びに駆動制御装置
US6716681B2 (en) * 2002-03-27 2004-04-06 Chi Mei Optoelectronics Corp. Method for manufacturing thin film transistor panel
US7170118B2 (en) * 2003-08-01 2007-01-30 Taiwan Semiconductor Manufacturing Co., Ltd. Field effect transistor (FET) device having corrugated structure and method for fabrication thereof

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09260675A (ja) * 1996-03-26 1997-10-03 Sharp Corp 薄膜トランジスタおよび薄膜トランジスタ基板
KR20010082714A (ko) * 2000-02-18 2001-08-30 마찌다 가쯔히꼬 박막트랜지스터

Also Published As

Publication number Publication date
US20050127367A1 (en) 2005-06-16
KR20050048835A (ko) 2005-05-25
US7646044B2 (en) 2010-01-12

Similar Documents

Publication Publication Date Title
KR100984359B1 (ko) 박막 트랜지스터 표시판
EP3121851B1 (en) Thin-film transistor substrate and display device comprising the same
KR101219036B1 (ko) 유기 발광 표시 장치
US7824952B2 (en) Display apparatus and method of manufacturing thereof
US7875882B2 (en) Organic luminescent display device having a semiconductor with an amorphous silicon layer
KR102465559B1 (ko) 박막 트랜지스터 기판 및 이를 이용한 표시장치
KR20150075687A (ko) 어레이 기판
US7288477B2 (en) Electro-luminescence device including a thin film transistor and method of fabricating an electro-luminescence device
KR100984362B1 (ko) 유기 발광 표시판
KR20090109873A (ko) 표시 장치
US20070117257A1 (en) Organic light emitting diode display
KR101100885B1 (ko) 유기 발광 표시 장치용 박막 트랜지스터 표시판
KR20080085985A (ko) 박막 트랜지스터 및 이를 포함하는 유기 발광 표시 장치
JP2002033481A (ja) 薄膜半導体装置
KR101085451B1 (ko) 표시장치용 박막트랜지스터 기판과 그 제조방법
KR20080077775A (ko) 박막 트랜지스터, 이를 포함하는 유기 발광 표시 장치 및그 제조 방법
KR102124063B1 (ko) 표시 장치 및 이의 제조 방법
KR101261601B1 (ko) 유기 발광 표시 장치
KR20100053136A (ko) 표시 장치
KR101032940B1 (ko) 박막 트랜지스터 표시판
JP2004070289A (ja) 表示装置
KR101209052B1 (ko) 박막 트랜지스터 및 박막 트랜지스터 표시판의 제조 방법
KR20080054621A (ko) 유기 발광 표시 장치 및 그 제조 방법
KR20060084588A (ko) 박막 트랜지스터 표시판
JP2005215646A (ja) 電気光学装置及び電子機器

Legal Events

Date Code Title Description
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

A201 Request for examination
PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R14-asn-PN2301

FPAY Annual fee payment

Payment date: 20130830

Year of fee payment: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

FPAY Annual fee payment

Payment date: 20140901

Year of fee payment: 5

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

L13-X000 Limitation or reissue of ip right requested

St.27 status event code: A-2-3-L10-L13-lim-X000

U15-X000 Partial renewal or maintenance fee paid modifying the ip right scope

St.27 status event code: A-4-4-U10-U15-oth-X000

FPAY Annual fee payment

Payment date: 20160831

Year of fee payment: 7

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 8

FPAY Annual fee payment

Payment date: 20180829

Year of fee payment: 9

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 9

FPAY Annual fee payment

Payment date: 20190822

Year of fee payment: 10

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 10

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 11

PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20210921

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20210921