KR100877268B1

KR100877268B1 - 반도체 금속 배선 공정에서 알루미늄-구리 인터커넥션 개선방법

Info

Publication number: KR100877268B1
Application number: KR1020070062150A
Authority: KR
Inventors: 김건희
Original assignee: 주식회사 동부하이텍
Priority date: 2007-06-25
Filing date: 2007-06-25
Publication date: 2009-01-07
Anticipated expiration: 2027-06-25
Also published as: DE102008029607A1; KR20080113547A; US20080318416A1; CN101335234A

Abstract

본 발명은 반도체 금속 배선 공정에서 알루미늄-구리 인터커넥션 개선방법에 관한 것이다. 즉, 본 발명에서는 알루미늄에 일정량의 구리가 첨가된 막을 사용하는 금속 인터커넥션 공정 상에서 금속 증착 공정 중 일정 온도의 챔버내에서 지연시간 발생 시 구리 석출현상에 따른 웨이퍼 생산수율의 저하를 해결하고자, 구리 석출현상을 유발하는 챔버내 지연시간이 발생하는 경우, 해당 웨이퍼에 대해 지연시간에 따라 미리 설정된 특정 온도와 시간동안 열공정을 수행하는 퀀치 공정을 통해 구리 석출물이 알루미늄막으로 재고용되도록 함으로써, 웨이퍼의 생산수율을 크게 향상시킬 수 있도록 한다.

알루미늄, 구리, 석출, 인터커넥션

Description

반도체 금속 배선 공정에서 알루미늄-구리 인터커넥션 개선 방법{METHOD FOR IMPROVING INTERCONNECTION BETWEEN ALUMINUM AND COPPER IN SEMICONDUCTOR METAL LINE PROCESS}

도 1은 종래 반도체 금속 배선 공정에서 챔버내 지연시간에 따른 구리 석출 현상을 도시한 SEM 이미지 예시도,

도 2는 상기 도 1에서 웨이퍼상 구리 석출이 나타난 부분의 AES 분석 그래프 예시도,

도 3은 본 발명의 실시 예에 따른 생산수율이 0퍼센트인 웨이퍼의 실패 모드 분석을 위한 SEM 이미지 예시도,

도 4는 본 발명의 실시 예에 따른 알루미늄내 구리 중량 퍼센테이지에 따른 구리 열 상태 그래프 예시도,

도 5는 본 발명의 실시 예에 따른 반도체 금속 배선 공정에서 퀀치 공정에 따라 구리 석출현상이 개선된 SEM 이미지 예시도,

도 6은 본 발명의 실시 예에 따른 퀀치 공정 유/무에 따른 웨이퍼 생산수율 예시도.

본 발명은 반도체 소자 제조 방법에 관한 것으로, 특히 알루미늄-구리 합금을 사용하는 반도체 금속 배선 공정에서 구리의 석출 현상에 의한 웨이퍼의 낮은 생산수율의 문제를 개선시키는 알루미늄-구리 인터커넥션 개선방법에 관한 것이다.

통상적으로, 알루미늄 물질(Aluminum material)은 패턴(pattern)의 용이함과 비교적 낮은 전기 전도성 등의 특징 때문에 반도체 집적회로의 금속 배선용으로 널리 사용되고 있는 물질이다.

그러나 최근 들어, 반도체 회로의 집적도를 높이기 위해 반도체 디바이스(device)의 사이즈(size)가 점차적으로 감소함에 따라 알루미늄(Al) 배선의 전체 상호접속(total interconnection)은 증가하고 선폭은 줄어들게 되며, 위와 같이 선폭이 줄어든 알루미늄 배선에서 이전과 같은 성능을 내기 위해서 금속 배선(metal line)에 높은 전류 밀도가 집중되는 경우 electromigration(EM)에 의해 기인된(induced) 반도체 소자 실패(failure) 등이 유발되는 문제점이 있었다.

따라서 종래에는 위와 같은 알루미늄 배선에서의 EM 특성을 개선하기 위해 알루미늄에 일정양의 구리(Copper)를 첨가한 알루미늄-구리 합금(AlCu alloy)이 사용되고 있다. 이때 위와 같이 구리(Cu)가 일정량 첨가된 알루미늄-구리 합금의 일반적인 회로 구조는 불순물의 알루미늄(Al)으로의 침투 방지와 접착력(adhesion) 증가를 위한 타이타늄 나이트라이드(TiN), 타이타늄(Ti), TiW 등으로 이루어진 베리어막의 하부층(under layer)과, 알루미늄-구리 합금 금속 배선층(AlCu metal layer)과, 반사 방지막(anti-reflective coating layer)의 상부층(upper layer)로 구성되며, 이러한 구조(structure)의 디바이스(device)에서 각 층의 증착은 일련의 공정(one sequence)로 진행된다.

그러나, 위와 같은 알루미늄-구리 합금을 이용한 금속 배선 공정에서는 공정 진행 중 알루미늄-구리(AlCu) 증착 후, 여러 가지 문제 발생으로 인해 웨이퍼가 챔버내 일정 온도에서 머무르게 되는 지연시간(delay time) 발생 시 EM 특성 개선을 위해 알루미늄에 일정량 첨가된 구리가 석출(segregation)되는 문제가 발생하게 된다. 이와 같은 구리의 석출현상은 후속 금속 식각(metal RIE) 시 블록킹(blocking)으로 작용하여 금속 배선 브리지(metal line bridge)를 발생시키는 문제점이 있었으며, 또한 금속 배선 브리지는 반도체 소자의 생산수율(yield)을 떨어뜨리게 되는 주요 원인으로 작용하였다.

따라서, 본 발명의 목적은 따라서 본 발명의 목적은 알루미늄에 일정량의 구리가 첨가된 막을 사용하는 금속 인터커넥션 공정 상에서 금속 증착 공정 중 일정 온도의 챔버 내에서 지연시간 발생 시 구리 석출현상에 따른 웨이퍼 생산수율의 저하를 해결하기 위해 안출된 것으로, 구리 석출현상을 유발하는 챔버내 지연시간이 발생하는 경우, 해당 웨이퍼에 대해 지연시간에 따라 미리 설정된 특정 온도와 시간동안 열공정을 수행하는 퀀치 공정을 통해 구리 석출물이 알루미늄막으로 재고용되도록 함으로써, 웨이퍼의 생산수율을 향상시킬 수 있는 반도체 금속 배선 공정에서 알루미늄-구리 인터커넥션 방법을 제공함에 있다.

상술한 목적을 달성하기 위한 본 발명은 반도체 금속 배선 공정에서 알루미늄-구리 인터커넥션 개선 방법으로서, (a)웨이퍼상 절연막 상부에 금속 배선을 위한 베리어막을 증착시키는 단계와, (b)상기 베리어막 상부면에 금속 배선을 위한 알루미늄-구리 합금층을 증착시키는 단계와, (c)상기 알루미늄-구리 합금층 상부에 반사 방지막을 증착시키는 단계와, (d)상기 반사 방지막 증착 후, 상기 웨이퍼가 챔버내 일정 지연시간이상 머무르게 되는 경우 상기 지연시간에 따른 상기 구리의 석출현상 방지를 위해 상기 웨이퍼에 대한 후속 열공정을 수행하는 단계를 포함하는 것을 특징으로 한다.

이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시 예의 동작을 상세하게 설명한다.

본 발명에서는 200℃ 챔버(chamber)에서 여러 가지 원인으로 인해 금속 배선 공정이 완료된 반도체 기판이 일정 지연시간(delay time) 이상 머무르게 되는 경우 지연시간에 따라 금속 배선(metal line) 사이에 발생하는 구리(Cu)의 석출현상(segregation) 정도 파악을 위해 아래의 [표 1]과 같이 지연시간에 따라 금속 배선이 증착된 반도체 기판상 반응성 이온식각(Reactive Ion Etch : RIE) 식각 전 퀀치 장비(quench equipment)에서 반도체 기판에 대한 재작업(rework) 여부를 산출하였다.

[표 1]

no	금속층 증착 시 지연시간	rework process (Quench)	Quench condition
1	0 min	No
2	30 min	No
3	60 min	No
4	120 min	No
5	60 min	Yes	350℃, 70sec
6	120 min	Yes	350℃, 70sec
7	240 min	Yes	400℃, 200sec

또한, 구리 석출현상 발생이 반도체 소자 생산수율(yield)에 미치는 영향 및 재작업 공정(rework process)를 통한 구리 석출현상의 재고용 정도를 확인하기 위한 실험을 아래의 [표 2]에서와 같이 진행하였다. 이때 지연시간(Delay time)은 금속(Metal) 1, 3, 6 층(layer)에서 주었으며, 각 층 별로 금속 RIE 후 SEM 이미지(image)를 통해 구리 석출현상을 확인하였고, 웨이퍼 생산수율(yield) 확인 시 실패모드(failure mode) 분석을 통해 금속 배선 브리지(metal line bridge)를 확인하였다.

[표 2]

	M1 Dep		M3 Dep		M6 Dep
No	지연시간	Quench	지연시간	Quench	지연시간	Quench
1	-	-
2	120 min	-
3	120 min	350℃,70sec
4	120 min	400℃,200sec
5			-	-
6			240 min	-
7			240 min	350℃,70sec
8			240 min	400℃,200sec
9					-	-
10					240 min	-
11					240 min	350℃,70sec
12					240 min	400℃,200sec

도 1은 위 [표 1]에서와 같은 실험(simulation) 진행 후 각 조건 1,2,3,4의 샘플 이미지(sample image)를 도시한 것이다.

위 도 1에서 보여지는 바와 같이 지연시간이 없을 경우 샘플 SEM 이미지 1(100)의 경우 금속 RIE 진행 후 금속 배선이 형성되는 패턴(Patten) 이외 부분은 식각(etch)이 진행되어 옥사이드(oxide) 부분이 깨끗한 것을 확인 할 수 있으나, 지연시간이 30min인 샘플 SEM 이미지 2(102)의 경우 옥사이드 위에 식각이 진행되지 않고 남아 있는 결점(defect)을 확인 할 수 있다. 또한 샘플 SEM 이미지 3(104)과 샘플 SEM 이미지 4(106)의 경우에서 보여지는 바와 같이 지연시간이 길어질수록 구리 석출현상 정도가 더 심해지는 것을 확인 할 수 있다.

도 2는 위 도 1에서 반도체 기판 상 결점(defect)이 나온 부분을 AES로 분석한 그래프 예시도이다.

위 도 2의 그래프를 통한 분석 결과를 참조하면, 결점(defect) 부분의 구리(Cu) 성분이 확인되었으며, 이렇게 구리 성분이 남을 경우 이는 후속 금속 RIE 진행 시 블록 식각(block etch)의 원인이 된다. 이러한 현상은 도 3과 같이 생산수율이 0%인 웨이퍼(0 yield wafer)의 실패모드(failure mode) 분석으로부터, 보다 조밀한(dense) 금속 배선(metal line)의 경우 금속 브리지(metal bridge)의 원인이 되어 반도체 소자의 낮은 생산수율(low yield)을 유발시키는 것을 확인 할 수 있다.

즉, 상기와 같은 구리 석출 현상은 알루미늄내에 고용되어 있던 구리성분들이 일정 온도에서 에이징(aging)을 거칠 경우 구리 입자들의 석출되는 현상으로, 구리 중량(weight) 퍼센테이지(%)에 따른 열 상태도에서 확인 할 수 있다.

특히 도 4의 도시된 알루미늄내 구리 중량 퍼센테이지에 따른 구리 열 상태도 그래프에서 보여지는 바와 같이, 구리가 0.5 중량의 퍼센테이지인 경우 120℃∼200℃에서 에이징(aging)을 거칠 경우 구리(Cu)의 상변환에 의한 석출이 일어나는 것을 알 수 있다. 따라서 알루미늄-구리(AlCu) 합금의 증착(300℃) 후 반사 방지막(ARC)으로 Ti(200℃) 또는 TiN(200℃) 증착 시 일정 온도의 챔버 내에서 지연시간 발생으로 인해 알루미늄-구리 합금(AlCu alloy)에 에이징(aging)이 발생하는 경우 구리(Cu) 석출물이 발생하며, 위와 같은 구리 석출물은 후속 금속 RIE 진행 시 블록(block)으로 작용하여 마이크로 브리지(micro bridge)를 유발하게 된다.

한편, 에이징(aging)으로 인한 구리 석출의 경우 300℃ 이상의 온도에서 일정시간 이상 열공정을 수행하는 경우 알루미늄막(Aluminum film) 내로 재고용이 가능하다. 따라서 본 발명에서는 알루미늄에 일정량의 구리가 첨가된 막을 사용하는 금속 인터커넥션 공정(metal interconnection process) 상에서 금속 증착(metal deposition) 공정 중 일정 온도의 챔버 내에서 반도체 기판이 일정 지연시간delay time) 이상 머물게 되는 에이징이 발생하는 경우, 금속 배선 공정 후, 퀀치 장비(quench equipment)를 통한 열공정을 통해 구리를 다시 알루미늄막내로 재고용시킴으로써, 에이징으로 발생하는 구리 석출현상을 개선시키고자 한다.

즉, 본 발명에서는 웨이퍼상 절연막 상부에 금속 배선을 위한 TiN, Ti, TiW 등의 베리어막을 증착시키고, 베리어막 상부면에 금속 배선을 위한 알루미늄-구리 합금층을 증착시킨 후, 알루미늄-구리 합금층 상부에 반사 방지막을 증착시키는 공정으로 이루어지는 반도체 금속 배선 공정에서, 반사 방지막 증착 후, 웨이퍼가 챔 버내 일정 지연시간이상 머무르게 되는 경우 상기 지연시간에 따른 구리의 석출현상 방지를 위해 상기 웨이퍼에 대한 후속 열공정을 수행하도록 하는 것이다.

도 5는 위 [표 1]의 조건 5∼7의 지연시간(delay time) 60min, 120min, 240min 발생 시 각각 350℃-70sec, 400℃-200sec의 퀀치 공정(quench process)를 진행하여 금속 RIE 후 관찰한 SEM 이미지를 도시한 것이다.

상기한 도 1의 SEM 이미지와 비교해 볼 때 350℃-70sec의 퀀치 공정(quench process) 진행 시 60min 지연시간을 가지는 웨이퍼의 SEM 이미지(500)의 경우 구리 석출물이 관찰되지 않았으며, 120min 지연시간을 가지는 웨이퍼의 SEM 이미지(502)의 경우는 퀀치 공정(quench process)을 진행하지 않은 웨이퍼의 SEM 이미지(106)에 비해 구리 석출현상이 현저히 줄은 것을 볼 수 있다. 또한 240min 지연시간을 가지는 웨이퍼에 대해 400℃-200sec 퀀치 공정을 수행한 경우 SEM 이미지(504)에서 보여지는 바와 같이 구리 석출물이 관찰되지 않았다. 이에 따라 적절한 퀀치 공정을 통해 챔버내 지연시간에 기인하여 석출되었던 구리 성분들이 알루미늄막으로 재고용 되었음을 알 수 있다.

도 6은 상기 [표 2]에서와 같이 각 금속층(metal layer)에서 200℃ 챔버에서 지연시간을 발생시킨 후 퀀치 공정 유/무에 따른 웨이퍼의 생산수율(yield)을 도시한 것이다.

이하, 위 도 6을 참조하면, 지연시간 없이 진행된 웨이퍼의 경우 정상적인 생산수율(yield)을 나타내는 것을 볼 수 있으며, 120min 이상 지연시간 발생 후 퀀치 공정(quench process)이 수행되지 않은 경우 금속층(metal layer)에 상관없이 0%의 생산수율이 나오는 것을 확인 할 수 있다. 이는 앞서 기술한 바와 같이 일정 온도에서 알루미늄-구리(AlCu) 증착 후 일정 온도 이상의 챔버 내에서 지연시간이 발생할 경우 구리의 에이징으로 인한 구리 석출현상 때문임을 알 수 있다. 즉, 이 구리 석출물은 금속 RIE 시 금속 배선(metal line)의 마이크로 브리지를 형성하여 생산수율을 떨어뜨리게 되는 것이다.

또한, 120min 이상 지연(delay)으로 인해 구리 에이징이 발생한 경우 상기 도 6에서 보여지는 바와 같이, 정상 웨이퍼에 비해 30% 정도의 생산수율이 떨어지는 것을 확인 할 수 있다. 이는 장시간의 구리 에이징으로 발생한 구리 석출물이 위 도 5에서 보여지는 바와 같이 퀀치 공정을 통해 알루미늄막으로 완전히 재고용되지 못하고 일정 부분 남아 있다는 것을 의미한다.

또한 120min 이상 지연시간이 발생한다 하더라도 400℃-200sec의 퀀치 공정을 진행한 경우 생산수율이 떨어지지 않는 것을 확인 할 수 있다. 이는 위 도 5에서 보여지는 바와 같이 적절한 퀀치 공정을 진행함으로서 구리 에이징으로 인한 석출물을 알루미늄막 내에 완전히 재고용 시킬 수 있음을 나타낸다.

상기한 바와 같이 본 발명에서는 알루미늄에 일정량의 구리가 첨가된 막을 사용하는 금속 인터커넥션 공정 상에서 금속 증착 공정 중 일정 온도의 챔버 내에서 지연시간 발생 시 구리 석출현상에 따른 반도체 소자 생산수율의 저하를 해결하고자, 구리 석출현상을 유발하는 챔버내 지연시간이 발생하는 경우, 해당 웨이퍼에 대해 지연시간에 따라 미리 설정된 특정 온도와 시간동안 열공정을 수행하는 퀀치 공정을 통해 구리 석출물이 알루미늄막으로 재고용되도록 함으로써, 반도체 소자의 생산수율을 크게 향상시킬 수 있도록 한다.

한편 상술한 본 발명의 설명에서는 구체적인 실시 예에 관해 설명하였으나, 여러 가지 변형이 본 발명의 범위에서 벗어나지 않고 실시될 수 있다. 따라서 발명의 범위는 설명된 실시 예에 의하여 정할 것이 아니고 특허청구범위에 의해 정하여져야 한다.

이상에서 설명한 바와 같이, 본 발명에서는 알루미늄에 일정량의 구리가 첨가된 막을 사용하는 금속 인터커넥션 공정 상에서 금속 증착 공정 중 일정 온도의 챔버 내에서 지연시간 발생 시 구리 석출현상에 따른 웨이퍼 생산수율의 저하를 해결하고자, 구리 석출현상을 유발하는 챔버내 지연시간이 발생하는 경우, 해당 웨이퍼에 대해 지연시간에 따라 미리 설정된 특정 온도와 시간동안 열공정을 수행하는 퀀치 공정을 통해 구리 석출물이 알루미늄막으로 재고용되도록 함으로써, 웨이퍼의 생산수율을 크게 향상시키는 이점이 있다.

Claims

반도체 금속 배선 공정에서 알루미늄-구리 인터커넥션 개선 방법으로서,

(a)웨이퍼상 절연막 상부에 금속 배선을 위한 베리어막을 증착시키는 단계와,

(b)상기 베리어막 상부면에 금속 배선을 위한 알루미늄-구리 합금층을 증착시키는 단계와,

(c)상기 알루미늄-구리 합금층 상부에 반사 방지막을 증착시키는 단계와,

(d)상기 반사 방지막 증착 후, 상기 웨이퍼가 챔버내 일정 지연시간이상 머무르게 되는 경우 상기 지연시간에 따른 상기 구리의 석출현상 방지를 위해 상기 웨이퍼에 대한 후속 열공정을 수행하는 단계

를 포함하는 반도체 금속 배선 공정에서 알루미늄-구리 인터커넥션 개선방법.
제 1 항에 있어서,

상기 (d)단계에서, 상기 웨이퍼가 챔버 내에서 2시간 미만으로 지연되는 경우 상기 웨이퍼에 대해 350℃이상의 온도에서 70sec이상 열공정을 수행시키는 것을 특징으로 하는 반도체 금속 배선 공정에서 알루미늄-구리 인터커넥션 개선방법.
제 1 항에 있어서,

상기 (d)단계에서, 상기 웨이퍼가 챔버 내에서 2시간 이상으로 지연되는 경우 상기 웨이퍼에 대해 400℃이상의 온도에서 200sec이상 열공정을 수행시키는 것을 특징으로 하는 반도체 금속 배선 공정에서 알루미늄-구리 인터커넥션 개선방법.
제 1 항에 있어서,

상기 (b)단계에서, 상기 베리어 막은, TiN, Ti, TiW막 중 어느 하나인 것을 특징으로 하는 반도체 금속 배선 공정에서 알루미늄-구리 인터커넥션 개선방법.