KR100862516B1

KR100862516B1 - Light emitting diode

Info

Publication number: KR100862516B1
Application number: KR1020050047196A
Authority: KR
Inventors: 임진서
Original assignee: 삼성전기주식회사
Priority date: 2005-06-02
Filing date: 2005-06-02
Publication date: 2008-10-08
Anticipated expiration: 2025-06-02
Also published as: KR20060125253A; JP2006339656A

Abstract

본 발명은 발광 다이오드를 개시한다. 본 발명에 따르면, n형 반도체층; n형 반도체층과 서로 마주보게 형성된 p형 반도체층; n형 반도체층과 p형 반도체층 사이에 형성된 활성층; 및 n형 반도체층과 p형 반도체층 중에서 활성층에서 발생된 광이 외부로 방출되는 쪽의 표면에 소정 패턴으로 형성되며, 광의 진행 경로를 변화시켜 광 추출 효율을 높이는 나노패턴 금속층;을 구비함으로써, 광 추출 효율이 향상될 수 있다. The present invention discloses a light emitting diode. According to the present invention, an n-type semiconductor layer; a p-type semiconductor layer formed to face the n-type semiconductor layer; an active layer formed between the n-type semiconductor layer and the p-type semiconductor layer; And a nanopattern metal layer formed in a predetermined pattern on the surface of the n-type semiconductor layer and the p-type semiconductor layer in which light generated from the active layer is emitted to the outside, and changing a light propagation path to increase light extraction efficiency. Light extraction efficiency can be improved.

Description

Light emitting diodes

도 1은 종래에 따른 발광 다이오드의 일 예를 개략적으로 도시한 단면도. 1 is a cross-sectional view schematically showing an example of a conventional light emitting diode.

도 2는 본 발명의 제1 실시예에 따른 발광 다이오드를 도시한 사시도. 2 is a perspective view showing a light emitting diode according to a first embodiment of the present invention;

도 3은 도 2의 나노패턴 금속층에 있어서, 줄무늬들 사이의 간격에 따른 광 출력 향상 비율을 나타낸 그래프. 3 is a graph showing a light output improvement ratio according to the spacing between stripes in the nanopattern metal layer of FIG.

도 4는 도 2의 나노패턴 금속층에 대한 제1 변형예를 도시한 사시도. 4 is a perspective view illustrating a first modification of the nanopattern metal layer of FIG. 2.

도 5는 도 2의 나노패턴 금속층에 대한 제2 변형예를 도시한 사시도. FIG. 5 is a perspective view illustrating a second modification of the nanopattern metal layer of FIG. 2. FIG.

도 6은 도 2의 나노패턴 금속층에 대한 제3 변형예를 도시한 사시도. FIG. 6 is a perspective view illustrating a third modification to the nanopattern metal layer of FIG. 2. FIG.

도 7은 도 2의 나노패턴 금속층에 대한 제4 변형예를 도시한 사시도. FIG. 7 is a perspective view illustrating a fourth modification of the nanopattern metal layer of FIG. 2. FIG.

도 8은 본 발명의 제2 실시예에 따른 발광 다이오드를 도시한 사시도. 8 is a perspective view showing a light emitting diode according to a second embodiment of the present invention;

도 9는 본 발명의 제3 실시예에 따른 발광 다이오드를 도시한 사시도. 9 is a perspective view showing a light emitting diode according to a third embodiment of the present invention;

〈도면의 주요 부호에 대한 간단한 설명〉<Brief description of the major symbols in the drawings>

101,601,701..기판 102,602,702..p형 전극101,601,701..substrate 102,602,702..p-type electrode

103,603,703..p형 반도체층 104,604,704..활성층103,603,703..p-type semiconductor layer 104,604,704..active layer

105,405,505,605,705..n형 반도체층 106,406,506,606,706..n형 전극105,405,505,605,705..n type semiconductor layer 106,406,506,606,706..n type electrode

110,210,310,410,510,610,710..나노패턴 금속층110,210,310,410,510,610,710..nano pattern metal layer

본 발명은 발광 다이오드에 관한 것으로서, 더욱 상세하게는 광 추출 효율이 향상될 수 있게 구조가 개선된 발광 다이오드에 관한 것이다. The present invention relates to a light emitting diode, and more particularly, to a light emitting diode having an improved structure so that light extraction efficiency can be improved.

발광 다이오드는 광통신 등과 같은 통신 분야나, 콤팩트 디스크 플레이어(CDP; Compact Disc Player)나, 디지털 다기능 디스크 플레이어(DVDP; Digital Versatile Disc Player) 등과 같은 장치에서 데이터의 전송이나, 데이터의 기록 및 판독을 위한 수단으로서 널리 사용되고 있으며, 대형 옥외 전광판, 액정 디스플레이의 백 라이트(Back Light) 등으로 응용 범위를 넓혀가고 있다. The light emitting diode is used for the transmission of data or the recording and reading of data in a communication field such as optical communication, a device such as a compact disc player (CDP) or a digital versatile disc player (DVDP). It is widely used as a means, and the application range is extended to a large outdoor billboard, a back light of a liquid crystal display, and the like.

도 1은 종래에 따른 발광 다이오드의 일 예를 개략적으로 도시한 단면도이다. 1 is a cross-sectional view schematically showing an example of a conventional light emitting diode.

도 1을 참조하면, 발광 다이오드(10)에는 기판(11)의 상면으로부터 n형 반도체층(12), 광이 생성되는 활성층(13), 및 p형 반도체층(14)이 구비된다. n형 반도체층(12)과 p형 반도체층(14)에는 n형 전극(15)과 p형 전극(16)이 각각 전기적으로 접촉되게 구비된다. Referring to FIG. 1, the light emitting diode 10 includes an n-type semiconductor layer 12, an active layer 13 for generating light, and a p-type semiconductor layer 14 from an upper surface of the substrate 11. The n-type semiconductor layer 12 and the p-type semiconductor layer 14 are provided such that the n-type electrode 15 and the p-type electrode 16 are in electrical contact with each other.

활성층(13)에서 발생된 광은 p형 반도체층(14), p형 전극(16)을 거쳐 외부로 방출되거나, n형 반도체층(12), 기판(11)을 거쳐 외부로 방출된다. p형 반도체층(14), p형 전극(16)을 거쳐 광이 외부로 방출되는 경우를 예로 들면, 활성층(13)에서 발생된 광 중에서 p형 반도체층(14)과 p형 전극(16)과의 경계면에서 전반사(total reflection)가 일어나는 임계각보다 방출 각도가 큰 광은, p형 전극(16)과 기판(11) 사이의 내부에서 반사를 거듭하면서 진행하게 된다. 이 과정에서 광이 가지는 에너지는 p형 전극(16) 등에 흡수됨으로써 광의 세기가 급격히 감소하게 된다. 상기한 바와 같은 현상은 발광 다이오드의 광 추출 효율(light extraction efficiency)을 저하시키는 원인이 되므로, 이를 해결하기 위한 방안이 필요하다. Light generated in the active layer 13 is emitted to the outside via the p-type semiconductor layer 14 and the p-type electrode 16, or emitted to the outside via the n-type semiconductor layer 12 and the substrate 11. For example, when the light is emitted to the outside via the p-type semiconductor layer 14 and the p-type electrode 16, the p-type semiconductor layer 14 and the p-type electrode 16 of the light generated by the active layer 13 are used. Light whose emission angle is larger than the critical angle at which total reflection occurs at the interface between the p-type electrode 16 and the substrate 11 proceeds while reflecting light repeatedly between the p-type electrode 16 and the substrate 11. In this process, the energy of the light is absorbed by the p-type electrode 16 or the like, so that the intensity of the light rapidly decreases. Since the phenomenon as described above causes the light extraction efficiency of the light emitting diode (light extraction efficiency) to decrease, there is a need for a solution to solve this problem.

본 발명은 상기의 문제점을 해결하기 위한 것으로, 나노패턴 금속층을 구비함으로써, 활성층에서 발생된 광의 진행 경로가 변화되어 광 추출 효율이 높아짐에 따라 광 출력 성능이 향상될 수 있는 발광 다이오드를 제공하는데 그 목적이 있다. The present invention is to solve the above problems, by providing a nano-pattern metal layer, there is provided a light emitting diode that can improve the light output performance as the path of the light generated in the active layer is changed to increase the light extraction efficiency. There is a purpose.

상기의 목적을 달성하기 위한 본 발명에 따른 발광 다이오드는, A light emitting diode according to the present invention for achieving the above object,

n형 반도체층; 상기 n형 반도체층과 서로 마주보게 형성된 p형 반도체층; 상기 n형 반도체층과 p형 반도체층 사이에 형성된 활성층; 및 상기 n형 반도체층과 p형 반도체층 중에서 상기 활성층에서 발생된 광이 외부로 방출되는 쪽의 표면에 소정 패턴으로 형성되며, 상기 광의 진행 경로를 변화시켜 광 추출 효율을 높이는 나노패턴 금속층;을 구비한다. n-type semiconductor layer; A p-type semiconductor layer formed to face the n-type semiconductor layer; An active layer formed between the n-type semiconductor layer and the p-type semiconductor layer; And a nanopattern metal layer formed in a predetermined pattern on a surface of the n-type semiconductor layer and the p-type semiconductor layer in which the light generated from the active layer is emitted to the outside, and changing the traveling path of the light to increase light extraction efficiency. Equipped.

그리고, 본 발명에 따른 발광 다이오드는, And, the light emitting diode according to the present invention,

활성층의 양쪽 면에 각각 형성된 n형 반도체층 및 p형 반도체층; 상기 p형 반도체층에 전기적으로 접촉되게 형성되며 상기 활성층에서 발생된 광을 반사시키는 p형 전극; 상기 p형 전극의 외측에 배치된 기판; 상기 n형 반도체층에 전기적으로 접촉되게 형성된 n형 전극; 및 상기 n형 반도체층의 n형 전극을 향한 면에 소정 패턴으로 형성되며, 상기 활성층에서 발생된 광의 진행 경로를 변화시켜 광 추출 효율을 높이는 나노패턴 금속층;을 구비한다. An n-type semiconductor layer and a p-type semiconductor layer respectively formed on both sides of the active layer; A p-type electrode formed to be in electrical contact with the p-type semiconductor layer and reflecting light generated from the active layer; A substrate disposed outside the p-type electrode; An n-type electrode formed to be in electrical contact with the n-type semiconductor layer; And a nanopattern metal layer formed in a predetermined pattern on a surface of the n-type semiconductor layer facing the n-type electrode and changing light propagation paths generated in the active layer to increase light extraction efficiency.

또한, 본 발명에 따른 발광 다이오드는, In addition, the light emitting diode according to the present invention,

활성층의 양쪽 면에 각각 형성된 n형 반도체층 및 p형 반도체층; 상기 n형 반도체층의 외측에 배치된 기판; 상기 n형 반도체층 쪽에 배치되어 상기 활성층에서 발생된 광을 반사시키는 반사층; 상기 n형 반도체층의 노출된 면에 전기적으로 접촉되게 형성된 n형 전극; 상기 p형 반도체층에 전기적으로 접촉되게 형성된 p형 전극; 및 상기 p형 반도체층의 p형 전극을 향한 면에 소정 패턴으로 형성되며, 상기 활성층에서 발생된 광의 진행 경로를 변화시켜 광 추출 효율을 높이는 나노패턴 금속층;을 구비한다. An n-type semiconductor layer and a p-type semiconductor layer respectively formed on both sides of the active layer; A substrate disposed outside the n-type semiconductor layer; A reflection layer disposed toward the n-type semiconductor layer to reflect light generated from the active layer; An n-type electrode formed to be in electrical contact with an exposed surface of the n-type semiconductor layer; A p-type electrode formed to be in electrical contact with the p-type semiconductor layer; And a nanopattern metal layer formed in a predetermined pattern on a surface of the p-type semiconductor layer facing the p-type electrode and changing the traveling path of light generated in the active layer to increase light extraction efficiency.

이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예를 상세히 설명한다. 도면에서는 설명의 명료성을 위하여 각 구성요소의 크기가 과장되어 도시되어 있을 수 있다. 이하의 도면들에서 동일한 참조부호는 동일한 구성요소를 나타낸다. Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. In the drawings, the size of each component may be exaggerated for clarity. Like reference numerals in the following drawings denote like elements.

도 2는 본 발명의 제1 실시예에 따른 발광 다이오드에 대한 사시도를 도시한 것이다. 2 is a perspective view of a light emitting diode according to a first embodiment of the present invention.

도 2를 참조하면, 본 발명의 제1 실시예에 따른 발광 다이오드(100)는 수직형 발광 다이오드로서, 기판(101)의 상부로부터 순차적으로 적층된 p형 반도체층(103), 활성층(104), 및 n형 반도체층(105)이 구비되어 있다. Referring to FIG. 2, the light emitting diode 100 according to the first embodiment of the present invention is a vertical light emitting diode, and the p-type semiconductor layer 103 and the active layer 104 sequentially stacked from the top of the substrate 101. And an n-type semiconductor layer 105 are provided.

상기 기판(101)은 구리(Cu), 실리콘(Si) 등으로 이루어진 기판이 이용될 수 있다. As the substrate 101, a substrate made of copper (Cu), silicon (Si), or the like may be used.

상기 p형 반도체층(103)은 GaN 계열의 Ⅲ-V족 질화물계 화합물로 이루어진 p형 물질층으로서 p형 도전성 불순물이 도핑된 직접 천이형인 것이 바람직하며, 그 중에서도 p-GaN층인 것이 더욱 바람직하다. 이외에 p형 반도체층(103)은 GaN 계열의 Ⅲ-V족 질화물계 화합물에 알루미늄(Al) 또는 인듐(In)을 소정 비율로 함유한 물질층, 예컨대 AlGaN층이나 InGaN층일 수도 있다. The p-type semiconductor layer 103 is a p-type material layer made of GaN-based III-V nitride-based compound, preferably a direct transition type doped with p-type conductive impurities, and more preferably, a p-GaN layer. . In addition, the p-type semiconductor layer 103 may be a material layer containing aluminum (Al) or indium (In) in a GaN-based group III-V nitride compound at a predetermined ratio, such as an AlGaN layer or an InGaN layer.

상기 n형 반도체층(105)은 GaN 계열의 Ⅲ-V족 질화물계 화합물로 이루어진 n형 물질층으로서 n-GaN층인 것이 바람직하다. 이외에 n형 반도체층(105)은 GaN 계열의 Ⅲ-V족 질화물계 화합물에 알루미늄(Al) 또는 인듐(In)을 소정 비율로 함유한 물질층, 예컨대 AlGaN층이나 InGaN층일 수도 있다. The n-type semiconductor layer 105 is an n-type material layer made of a GaN-based III-V nitride compound, preferably an n-GaN layer. In addition, the n-type semiconductor layer 105 may be a material layer containing aluminum (Al) or indium (In) in a GaN-based III-V nitride compound in a predetermined ratio, such as an AlGaN layer or an InGaN layer.

상기 활성층(104)은 전자와 정공 사이의 재결합 등과 같은 캐리어의 재결합에 의해 광 방출이 일어나는 물질층으로서, 다중 양자 우물(MQW: Multi Quantum Well) 구조를 갖는 GaN 계열의 Ⅲ-V족 질화물계 화합물로 이루어진 물질층인 것이 바람직하며, 그 중에서도 In_xAl_yGa_1-x-yN(0≤x≤1, 0≤y≤1 그리고 x+y≤1)층인 것이 더욱 바람직하다. 이외에 활성층(104)은 GaN 계열의 Ⅲ-V족 질화물계 화합물에 인듐(In)을 소정의 비율로 함유하는 물질층, 예컨대 InGaN층일 수도 있다. 한편, 상기 p형 반도체층(103), 활성층(104), 및 n형 반도체층(105)은 전술한 바에 한정되지 않고, 다양하게 구성될 수 있다. The active layer 104 is a material layer that emits light by recombination of carriers such as recombination between electrons and holes, and is a GaN-based group III-V nitride compound having a multi quantum well (MQW) structure. It is preferable that it is a material layer consisting of, and more preferably, an In _x Al _y Ga _1-xy N (0 ≦ x ≦ 1, 0 ≦ y ≦ 1 and x + y ≦ 1) layer. In addition, the active layer 104 may be a material layer containing indium (In) in a GaN-based III-V nitride compound in a predetermined ratio, such as an InGaN layer. Meanwhile, the p-type semiconductor layer 103, the active layer 104, and the n-type semiconductor layer 105 are not limited to the above description and may be variously configured.

상기 p형 반도체층(103)에는 p형 전극(102)이 전기적으로 접촉되며, 상기 n 형 반도체층(105)에는 n형 전극(106)이 전기적으로 접촉된다. 즉, 상기 p형 전극(102)은 p형 반도체층(103)과 기판(101) 사이에 배치되어 p형 반도체층(103)과 접촉되게 형성되어 있으며, 상기 n형 전극(106)은 n형 반도체층(105) 상에 배치되어 n형 반도체층(105)과 접촉되게 형성되어 있다. 그리고, 상기 n형 전극(106) 상의 일부 영역에는 외부 전원과 연결되는 본딩 패드(107)가 형성되어 있다. The p-type electrode 102 is in electrical contact with the p-type semiconductor layer 103, and the n-type electrode 106 is in electrical contact with the n-type semiconductor layer 105. That is, the p-type electrode 102 is disposed between the p-type semiconductor layer 103 and the substrate 101 to be in contact with the p-type semiconductor layer 103, and the n-type electrode 106 is n-type. It is disposed on the semiconductor layer 105 and is in contact with the n-type semiconductor layer 105. In addition, a bonding pad 107 connected to an external power source is formed in a portion of the n-type electrode 106.

상기한 바와 같은 구성에 의해, n형 전극(106)을 통해서 n형 반도체층(105)으로는 전자가 주입되고 p형 전극(102)을 통해서 p형 반도체(103)층으로는 정공이 주입된다. 주입된 전자와 정공은 활성층(104)에서 만나 소멸하면서 단파장 대역의 광을 발생시키게 된다. 발광되는 광의 색깔은 파장 대역에 따라 달라지는데, 파장 대역은 발광 다이오드를 형성하는 물질에 의한 전도대(conduction band)와 가전자대(valence band) 사이의 에너지 폭에 의해 결정된다. With the above configuration, electrons are injected into the n-type semiconductor layer 105 through the n-type electrode 106 and holes are injected into the p-type semiconductor 103 layer through the p-type electrode 102. . The injected electrons and holes meet and disappear in the active layer 104 to generate light in a short wavelength band. The color of light emitted depends on the wavelength band, which is determined by the energy width between the conduction band and the valence band by the material forming the light emitting diode.

상기 활성층(104)에서 발생된 광은 본 실시예에서와 같이, n형 반도체층(105), n형 전극(106)을 차례로 거쳐 외부로 방출될 수 있다. 이 경우, 상기 n형 전극(106)은 광을 외부로 투과시킬 수 있도록 투명 전극으로 이루어지며, 상기 p형 전극(102)은 광을 반사시킬 수 있도록 반사층의 역할을 하는 전극으로 이루어지는 것이 바람직하다. 상기 n형 전극(106)을 이루는 투명 전극은 ITO(Indium Tin Oxide) 물질 등으로 형성될 수 있다. Light generated in the active layer 104 may be emitted to the outside through the n-type semiconductor layer 105, the n-type electrode 106 in sequence as in this embodiment. In this case, the n-type electrode 106 is made of a transparent electrode to transmit light to the outside, the p-type electrode 102 is preferably made of an electrode that serves as a reflective layer to reflect light. . The transparent electrode forming the n-type electrode 106 may be formed of an indium tin oxide (ITO) material or the like.

이렇게 활성층(104)에서 발생되어 n형 반도체층(105), n형 전극(106)을 거쳐 외부로 방출되는 광 중에는 방출 각도에 따라 n형 반도체층(105)과 n형 전극(106) 사이의 경계면에서 전반사되는 광이 존재하게 된다. 이는 통상적으로 n형 전극 (106)의 굴절률이 n형 반도체층(105)의 굴절률보다 작기 때문에 생길 수 있는 현상인데, 전반사 조건의 임계각보다 큰 입사각으로 방출된 광이 n형 반도체층(105)과 n형 전극(106) 사이의 경계면에서 전반사되는 것이다. 이와 같이 전반사된 광은 n형 전극(105)과 p형 전극(102) 사이에서 반사를 거듭하면서 진행하게 되며, 이 과정에서 광의 에너지가 소실되거나, n형 전극(105)의 상면이 아닌 측면으로 광이 방출된다. 이는 n형 전극(106)의 상면을 통한 광 추출 효율을 저하시킴으로써 결과적으로 발광 다이오드(100)의 광 출력을 떨어뜨리는 원인이 된다. The light generated in the active layer 104 and emitted to the outside through the n-type semiconductor layer 105 and the n-type electrode 106 may be disposed between the n-type semiconductor layer 105 and the n-type electrode 106 according to the emission angle. There is light that is totally reflected at the interface. This may occur because the refractive index of the n-type electrode 106 is smaller than the refractive index of the n-type semiconductor layer 105, and the light emitted at an incident angle greater than the critical angle of the total reflection condition is compared with the n-type semiconductor layer 105. The total reflection is at the interface between the n-type electrodes 106. The totally reflected light proceeds while repeatedly reflecting between the n-type electrode 105 and the p-type electrode 102, and in this process, energy of the light is lost or is not directed to the side of the n-type electrode 105. Light is emitted. This lowers the light extraction efficiency through the top surface of the n-type electrode 106, resulting in a decrease in the light output of the light emitting diode (100).

본 발명은 전술한 바와 같이 전반사되는 광을 최소화하여 광 추출 효율을 높이기 위해, n형 반도체층(105)과 n형 전극(106) 사이에 나노패턴 금속층(110)이 형성된 것에 그 특징이 있다. 상기 나노패턴 금속층(110)은 n형 반도체층(105)의 n형 전극(106)을 향한 면에 도달한 광 중에서, n형 반도체층(105)의 굴절률과 n형 전극(106)의 굴절률로부터 계산된 전반사 조건의 임계각보다 큰 입사각으로 방출된 광의 경로를 변화시킴으로써, 전반사되는 광이 최소화될 수 있게 한다. As described above, the nanopattern metal layer 110 is formed between the n-type semiconductor layer 105 and the n-type electrode 106 in order to minimize the totally reflected light to increase the light extraction efficiency. The nanopattern metal layer 110 is formed from the refractive index of the n-type semiconductor layer 105 and the refractive index of the n-type electrode 106 among the light reaching the surface of the n-type semiconductor layer 105 facing the n-type electrode 106. By changing the path of the emitted light at an angle of incidence greater than the critical angle of the calculated total reflection condition, the total reflected light can be minimized.

이를 위해, 상기 나노패턴 금속층(110)은 도시된 바와 같이, n형 반도체층(105)의 n형 전극(106)을 향한 면에 줄무늬 패턴으로 형성될 수 있다. 상기 줄무늬 패턴은 서로 이격된 줄무늬들로 이루어지며, 상기 줄무늬들 사이에 틈이 각각 마련된 것이다. 상기 줄무늬들은 각각 균일한 폭(w)을 갖고 일정한 간격(p)으로 배열되는 것이 바람직하다. 그리고, 상기 나노패턴 금속층(110)의 두께(t)는 100nm 이하로 이루어지는 것이 바람직하다. 상기 나노패턴 금속층(110)은 금(Au), 은(Ag), 구리(Cu), 및 알루미늄(Al) 등에서 어느 하나로 이루어질 수 있다. 상기 나노패턴 금 속층(110)은 나노 임프린트(Nano Imprint)나, 전자빔 리소그래피(E-beam Lithography)나, 홀로그래픽 리소그래피(Holographic Lithography) 등의 방식으로 패턴을 형성하고 에칭으로써 형성될 수 있다. To this end, the nanopattern metal layer 110 may be formed in a stripe pattern on a surface facing the n-type electrode 106 of the n-type semiconductor layer 105, as shown. The stripe pattern is composed of stripes separated from each other, and a gap is provided between the stripes. Preferably, the stripes are arranged at regular intervals p, each having a uniform width w. In addition, the thickness t of the nanopattern metal layer 110 may be 100 nm or less. The nanopattern metal layer 110 may be formed of any one of gold (Au), silver (Ag), copper (Cu), aluminum (Al), and the like. The nanopattern metal layer 110 may be formed by forming and etching a pattern by a nano imprint, electron beam lithography, holographic lithography, or the like.

상기와 같이 나노패턴 금속층(110)이 형성됨에 따라, 상기 나노패턴 금속층(110)은 n형 반도체층(105)의 n형 전극(106)을 향한 면에 도달한 광 중에서 전반사 조건으로 입사된 광의 적어도 일부를 회절 현상에 의해 회절시킬 수 있게 된다. 이렇게 회절된 광은 n형 전극(106)을 거쳐 외부로 방출될 수 있으므로 이에 따른 광 추출 효율이 높아질 수 있다. 그리고, 상기 나노패턴 금속층(110)은 회절되지 않고 반사되는 광의 반사 각도를 변화시키기도 한다. 이렇게 반사 각도가 변화된 광은 n형 전극(106)과 p형 전극(102) 사이에서 반사를 거듭하며 진행하다가 전반사 조건의 임계각보다 작은 각도로 n형 반도체층(105)의 n형 전극(106)을 향한 면에 입사하게 되는 경우에는, n형 전극(106)을 거쳐 외부로 방출될 수 있으므로 이에 따른 광 추출 효율이 높아질 수 있다. 또한, 상기 나노패턴 금속층(110)은 n형 반도체층(105)의 n형 전극(106)을 향한 면에 도달한 광 중에서 전반사 조건으로 입사된 광의 일부에 의해 표면 플라즈몬(surface plasmon) 파가 유도될 수 있게 한다. 이렇게 유도된 표면 플라즈몬 파는 나노패턴 금속층(110) 및 n형 전극(106)에 대한 n형 반도체층(105)의 경계면을 따라 진행하다가 n형 전극(106)을 거쳐 외부로 방출될 수도 있으므로, 이에 따른 광 추출 효율이 향상될 수 있다. As the nanopattern metal layer 110 is formed as described above, the nanopattern metal layer 110 is formed of the light incident on the total reflection condition among the light reaching the surface of the n-type semiconductor layer 105 toward the n-type electrode 106. At least a part can be diffracted by a diffraction phenomenon. Since the light diffracted may be emitted to the outside through the n-type electrode 106, the light extraction efficiency may be increased accordingly. In addition, the nanopattern metal layer 110 may change the reflection angle of the reflected light without diffraction. The light whose reflection angle is changed is carried out repeatedly reflecting between the n-type electrode 106 and the p-type electrode 102, and the n-type electrode 106 of the n-type semiconductor layer 105 has an angle smaller than the critical angle of the total reflection condition. When incident on the surface facing toward the light source, the light extraction efficiency may be increased since the light may be emitted to the outside through the n-type electrode 106. In addition, a surface plasmon wave is induced in the nanopattern metal layer 110 by a part of the light incident on the total reflection condition among the light that reaches the surface of the n-type semiconductor layer 105 toward the n-type electrode 106. To be possible. The surface plasmon wave induced in this way may travel along the interface of the n-type semiconductor layer 105 with respect to the nano-pattern metal layer 110 and the n-type electrode 106, and may be emitted to the outside through the n-type electrode 106. The light extraction efficiency can be improved.

상기와 같은 나노패턴 금속층(110)에 있어서 줄무늬의 폭(w)은 활성층(104)에서 발생된 광의 파장보다 작게 설정될 수 있다. 이는 회절 현상이 잘 일어날 수 있게 줄무늬들 사이의 틈의 폭은 광의 파장에 근접한 크기를 가지며, 상기 틈의 폭은 줄무늬들 사이가 충분한 공간으로 이격될 수 있게 줄무늬의 폭(w)보다는 큰 것이 바람직하기 때문이다. 상기 줄무늬들 사이의 틈의 폭은 광의 파장의 1/10에서 5배 사이의 값을 갖는 것이 바람직할 것이다. 이러한 나노패턴 금속층(110)에 의해 광 추출 효율이 향상되는 효과는 도 3을 통해 확인해볼 수 있다. In the nanopattern metal layer 110 as described above, the width w of the stripe may be set smaller than the wavelength of light generated in the active layer 104. It is preferable that the width of the gap between the stripes is close to the wavelength of the light so that diffraction can occur well, and the width of the gap is larger than the width w of the stripes so that the space between the stripes can be separated by sufficient space. Because. The width of the gap between the stripes will preferably have a value between 1/10 and 5 times the wavelength of the light. The effect of improving the light extraction efficiency by the nano-pattern metal layer 110 can be seen through FIG.

도 3은 나노패턴 금속층에 있어서 줄무늬들 사이의 간격에 따른 광 출력 향상 비율을 도시한 그래프이다. 여기서, 줄무늬의 폭(w)은 50nm, 줄무늬의 두께(t)는 5nm로 설정되었으며, 400nm의 파장을 갖는 광이 이용되었다. 3 is a graph showing a light output improvement ratio according to the spacing between stripes in the nanopattern metal layer. Here, the width w of the stripes was set to 50 nm, the thickness t of the stripes was set to 5 nm, and light having a wavelength of 400 nm was used.

도시된 바에 따르면, 나노패턴 금속층(110)에 있어서 줄무늬들 사이의 간격(p)이 대략 400nm, 즉 줄무늬들 사이의 틈의 폭이 광의 파장인 400nm에 근접한 대략 350nm일 때 나노패턴 금속층(110)이 형성되지 않은 구조에 비해 45% 이상의 광 출력이 향상될 수 있음을 볼 수 있다. 아울러, 상기 나노패턴 금속층(110)이 형성되는 것만으로도 광 출력이 전반적으로 향상될 수 있음을 볼 수 있다. As shown, in the nanopattern metal layer 110, the nanopattern metal layer 110 when the spacing p between the stripes is approximately 400 nm, that is, the width of the gap between the stripes is approximately 350 nm close to 400 nm, the wavelength of light. It can be seen that the light output of 45% or more can be improved compared to this unformed structure. In addition, it can be seen that the light output can be improved overall by just forming the nanopattern metal layer 110.

한편, 상기 나노패턴 금속층(110)은 전술한 바와 같은 작용을 할 수 있도록, 도 4 내지 도 7에 도시된 바와 같은 변형예들로 이루어질 수 있다. On the other hand, the nano-pattern metal layer 110 may be made of modifications as shown in Figures 4 to 7, so as to function as described above.

도 4에 도시된 제1 변형예에 따른 나노패턴 금속층(210)은 n형 반도체층(105)의 n형 전극(106)을 향한 면에 격자 패턴으로 형성되어 있다. 상기 격자 패턴은 서로 이격된 가로 줄무늬들과, 상기 가로 줄무늬들과 각각 교차하며 서로 이격된 세로 줄무늬들로 이루어져 있으며, 상기 줄무늬들 사이에 틈이 각각 마련된 것이다. 상기 가로 줄무늬들 및 세로 줄무늬들은 각각 균일한 폭을 갖고 일정한 간격 으로 배열되는 것이 바람직하다. The nanopattern metal layer 210 according to the first modification illustrated in FIG. 4 is formed in a lattice pattern on a surface of the n-type semiconductor layer 105 facing the n-type electrode 106. The grid pattern includes horizontal stripes spaced apart from each other, and vertical stripes spaced apart from each other by crossing the horizontal stripes, respectively, and a gap is provided between the stripes. The horizontal stripes and the vertical stripes are each preferably arranged at regular intervals with a uniform width.

이러한 나노패턴 금속층(210)은 전술한 예에서와 같이, 금, 은, 구리, 및 알루미늄 등에서 어느 하나로 이루어질 수 있으며, 나노패턴 금속층(210)의 두께는 100nm 이하로 이루어지는 것이 바람직하다. 상기 나노패턴 금속층(210)에 있어서 격자의 폭, 즉 가로 줄무늬의 폭 및 세로 줄무늬의 폭은 활성층(104)에서 발생된 광의 파장보다 각각 작게 설정될 수 있다. 그리고, 상기 격자의 틈의 폭, 즉 가로 줄무늬들 사이의 틈의 폭 및 세로 줄무늬들 사이의 틈의 폭은 상기 틈이 충분한 크기로 확보될 수 있게, 가로 줄무늬의 폭 및 세로 줄무늬의 폭보다 각각 크게 설정되는 것이 바람직하다. 또한, 상기 격자의 틈의 폭은 회절 현상이 잘 일어나게 광의 파장의 1/10에서 5배 사이의 값을 갖는 것이 바람직하다. The nanopattern metal layer 210 may be made of any one of gold, silver, copper, aluminum, and the like, as in the above-described example, and the thickness of the nanopattern metal layer 210 is preferably 100 nm or less. In the nanopattern metal layer 210, the width of the grating, that is, the width of the horizontal stripes and the width of the vertical stripes may be set smaller than the wavelength of the light generated in the active layer 104. In addition, the width of the gap of the grid, that is, the width of the gap between the horizontal stripes and the width of the gap between the vertical stripes, is larger than the width of the horizontal stripes and the width of the vertical stripes, so that the gap can be secured to a sufficient size. It is preferable to set large. In addition, it is preferable that the width of the gap of the grating has a value between 1/10 and 5 times the wavelength of light so that diffraction occurs easily.

도 5에 도시된 제2 변형예에 따른 나노패턴 금속층(310)은 n형 반도체층(105)의 n형 전극(106)을 향한 면에 도트(dot) 패턴으로 형성되어 있다. 상기 도트 패턴은 서로 이격된 도트들로 이루어져 있으며, 도트들 사이에 틈이 각각 마련된 것이다. 상기 도트들은 동일한 크기를 갖고 일정한 간격으로 배열되는 것이 바람직하다. 상기 도트는 원기둥 형상으로 도시되어 있으나, 이에 한정되지 않고, 다양한 형상으로 이루어지는 것도 가능하다. The nanopattern metal layer 310 according to the second modification illustrated in FIG. 5 is formed in a dot pattern on a surface of the n-type semiconductor layer 105 facing the n-type electrode 106. The dot pattern is composed of dots spaced apart from each other, and a gap is provided between the dots. The dots are preferably the same size and arranged at regular intervals. The dot is illustrated in a cylindrical shape, but is not limited thereto, and may be formed in various shapes.

이러한 나노패턴 금속층(310)은 전술한 예들에서와 같이, 금, 은, 구리, 및 알루미늄 등에서 어느 하나로 이루어질 수 있으며, 나노패턴 금속층(310)의 두께는 100nm 이하로 이루어지는 것이 바람직하다. 상기 나노패턴 금속층(310)에 있어서 도트의 최대 폭은 활성층(104)에서 발생된 광의 파장보다 작게 설정될 수 있다. 그 리고, 상기 도트들 사이의 틈의 최소 폭은 상기 틈이 충분한 크기로 확보될 수 있게, 도트의 최대 폭보다 크게 설정되는 것이 바람직하다. The nanopattern metal layer 310 may be formed of any one of gold, silver, copper, aluminum, and the like, as in the above examples, and the thickness of the nanopattern metal layer 310 is preferably 100 nm or less. The maximum width of the dot in the nanopattern metal layer 310 may be set smaller than the wavelength of light generated in the active layer 104. The minimum width of the gap between the dots is preferably set larger than the maximum width of the dot so that the gap can be secured to a sufficient size.

도 6에 도시된 제3 변형예에 따른 나노패턴 금속층(410)은 n형 반도체층(405)의 n형 전극(406)을 향한 면에 오목하게 형성된 홈(405a) 내에 배치되게 형성되어 있다. 상기 n형 반도체층(405)은 GaN 계열의 Ⅲ-Ⅴ족 질화물계 화합물로 이루어지며, 상기 n형 전극(406)은 투명 전극으로 이루어질 수 있다. The nanopattern metal layer 410 according to the third modified example illustrated in FIG. 6 is formed to be disposed in the groove 405a formed concave on the surface of the n-type semiconductor layer 405 facing the n-type electrode 406. The n-type semiconductor layer 405 may be formed of a GaN-based III-V group nitride compound, and the n-type electrode 406 may be formed of a transparent electrode.

상기 나노패턴 금속층(410)은 도시된 바와 같이 줄무늬 패턴으로 배열될 수 있는데, 이 경우 나노패턴 금속층(410)은 도 2에 도시된 나노패턴 금속층(110)과 동일하게 구성될 수 있다. 한편, 상기 나노패턴 금속층(410)은 전술한 도 4에 도시된 격자 패턴의 나노패턴 금속층(210) 또는 도 5에 도시된 도트 패턴의 나노패턴 금속층(310)으로 구성될 수도 있다. 그리고, 상기 홈(405a)은 나노패턴 금속층(410)의 줄무늬의 폭에 상응하는 폭을 갖도록 형성되며, 나노패턴 금속층(410)의 두께보다 큰 깊이를 갖도록 형성된 것을 도시되어 있으나, 이에 반드시 한정되지는 않는다. The nanopattern metal layer 410 may be arranged in a striped pattern as shown, in this case, the nanopattern metal layer 410 may be configured in the same manner as the nanopattern metal layer 110 shown in FIG. Meanwhile, the nanopattern metal layer 410 may be formed of the nanopattern metal layer 210 of the lattice pattern shown in FIG. 4 or the nanopattern metal layer 310 of the dot pattern shown in FIG. 5. The groove 405a is formed to have a width corresponding to the width of the stripes of the nanopattern metal layer 410 and is formed to have a depth greater than the thickness of the nanopattern metal layer 410, but is not limited thereto. Does not.

도 7에 도시된 제4 변형예에 따른 나노패턴 금속층(510)은 n형 반도체층(505)의 n형 전극(506)을 향한 면에 볼록하게 형성된 보스(505a)들 사이의 공간 내에 배치되게 형성되어 있다. 상기 n형 반도체층(505)은 GaN 계열의 Ⅲ-Ⅴ족 질화물계 화합물로 이루어지며, 상기 n형 전극(506)은 투명 전극으로 이루어질 수 있다. The nanopattern metal layer 510 according to the fourth modification illustrated in FIG. 7 is disposed in the space between the bosses 505a formed convexly on the surface of the n-type semiconductor layer 505 facing the n-type electrode 506. Formed. The n-type semiconductor layer 505 may be formed of a GaN-based group III-V nitride compound, and the n-type electrode 506 may be formed of a transparent electrode.

상기 보스(505a)의 최대 폭은 활성층(104)에서 발생된 광의 파장보다 작으며, 보스(505a)들 사이의 틈의 최소 폭보다 큰 것이 바람직하다. 이러한 나노패턴 금속층(510)은 전술한 예들에서와 같이, 금, 은, 구리, 및 알루미늄 등에서 어느 하나로 이루어질 수 있으며, 나노패턴 금속층(510)의 두께는 100nm 이하로 이루어지는 것이 바람직하다. 상기 보스(505a)는 나노패턴 금속층(510)보다 높게 형성된 것으로 도시되어 있으나, 나노패턴 금속층(510)과 동일한 높이로 형성되거나 낮게 형성되는 것도 가능하다. The maximum width of the boss 505a is smaller than the wavelength of light generated in the active layer 104, and preferably larger than the minimum width of the gap between the bosses 505a. The nanopattern metal layer 510 may be made of any one of gold, silver, copper, aluminum, and the like, as in the above examples, and the thickness of the nanopattern metal layer 510 is preferably 100 nm or less. Although the boss 505a is illustrated as being formed higher than the nanopattern metal layer 510, the boss 505a may be formed at the same height as or lower than the nanopattern metal layer 510.

한편, 도 8은 본 발명의 제2 실시예에 따른 발광 다이오드에 대한 사시도를 도시한 것이다. 8 is a perspective view of a light emitting diode according to a second embodiment of the present invention.

도 8을 참조하면, 본 실시예에 따른 발광 다이오드(600)에는, 전술한 제1 실시예에서와 같이 기판(601)의 상부로부터 순차적으로 적층된 p형 반도체층(603), 활성층(604), 및 n형 반도체층(605)이 구비되어 있다. 그리고, 상기 p형 반도체층(603), 활성층(604), 및 n형 반도체층(605)은 GaN 계열의 Ⅲ-Ⅴ족 질화물계 화합물로 이루어질 수 있다. Referring to FIG. 8, the p-type semiconductor layer 603 and the active layer 604 that are sequentially stacked from the top of the substrate 601 in the light emitting diode 600 according to the present embodiment as in the first embodiment described above. , And an n-type semiconductor layer 605 are provided. The p-type semiconductor layer 603, the active layer 604, and the n-type semiconductor layer 605 may be formed of a GaN-based III-V group nitride compound.

상기 p형 반도체층(603)과 기판(601) 사이에는 p형 전극(602)이 배치되어 p형 반도체층(603)과 전기적으로 접촉되게 형성되어 있으며, 상기 n형 반도체층(605)에는 n형 전극(606)이 전기적으로 접촉되게 형성되어 있다. 상기 p형 전극(606)은 본 실시예에서와 같이 활성층(604)에서 발생된 광이 n형 반도체층(605)을 거쳐 외부로 방출되는 구조에서는 광을 반사시킬 수 있도록 반사층의 역할을 하는 전극으로 이루어진다. 이와 함께, 상기 n형 전극(606)은 전술한 제1 실시예에서와 같이 광을 투과시킬 수 있는 ITO와 같은 물질로 형성된 투명 전극으로 이루어진 것이 아니라, ITO 보다 라인 저항이 비교적 낮은 금속으로 형성된 금속 전극으로 이 루어진 차이가 있다. 상기 n형 전극(606)은 금속 전극으로 이루어지게 되면 광 투과성이 떨어지므로, n형 반도체층(605) 상에 광을 투과시키는 영역이 충분히 확보되는 한편 n형 반도체층(605) 전체에 걸쳐 전자가 고르게 공급될 수 있는 범위 내에서 최적의 크기로 형성되는 것이 바람직하다. 이러한 n형 전극(606) 상의 일부 영역에는 외부 전원과 연결되는 본딩 패드(607)가 더 마련될 수 있다. A p-type electrode 602 is disposed between the p-type semiconductor layer 603 and the substrate 601 to be in electrical contact with the p-type semiconductor layer 603, and n is formed in the n-type semiconductor layer 605. The type electrode 606 is formed to be in electrical contact. The p-type electrode 606 serves as a reflective layer to reflect light in a structure in which light generated in the active layer 604 is emitted to the outside through the n-type semiconductor layer 605 as in the present embodiment. Is done. In addition, the n-type electrode 606 is not made of a transparent electrode formed of a material such as ITO that can transmit light as in the first embodiment described above, but is formed of a metal having a relatively lower line resistance than ITO. There is a difference of electrodes. When the n-type electrode 606 is made of a metal electrode, light transmittance is deteriorated, so that a region for transmitting light on the n-type semiconductor layer 605 is sufficiently secured, while electrons are provided throughout the n-type semiconductor layer 605. It is desirable to form the optimum size within the range that can be supplied evenly. In some regions of the n-type electrode 606, a bonding pad 607 connected to an external power source may be further provided.

상기와 같은 n형 전극(606)이 형성된 n형 반도체층(605)의 표면에 나노패턴 금속층(610)이 형성되어 있다. 상기 나노패턴 금속층(610)은 격자 패턴으로 이루어진 것으로 도시되어 있으나, 전술한 예들에서와 같이 줄무늬 패턴, 도트 패턴 등과 같은 다양한 패턴으로 이루어질 수 있다. 상기 나노패턴 금속층(610)은 n형 전극(606)이 형성되지 않은 n형 반도체층(605)의 표면에만 형성될 수도 있으나, n형 반도체층(605)과 n형 전극(606) 사이의 경계면에도 위치될 수 있게 n형 반도체층(605)의 표면 전체에 걸쳐 형성되는 것도 가능하다. The nanopattern metal layer 610 is formed on the surface of the n-type semiconductor layer 605 on which the n-type electrode 606 is formed. Although the nanopattern metal layer 610 is illustrated as being formed of a lattice pattern, the nanopattern metal layer 610 may be formed of various patterns such as a stripe pattern, a dot pattern, and the like as described above. The nanopattern metal layer 610 may be formed only on the surface of the n-type semiconductor layer 605 on which the n-type electrode 606 is not formed, but the interface between the n-type semiconductor layer 605 and the n-type electrode 606 It is also possible to be formed over the entire surface of the n-type semiconductor layer 605 so that it can be located.

상기 나노패턴 금속층(610)은 전술한 제1 실시예에서와 같이 n형 반도체층(605)의 n형 전극(606)을 향한 면에 도달한 광 중에서 n형 반도체층(605)의 굴절률과 n형 전극(606)의 굴절률로부터 계산된 전반사 조건의 임계각보다 큰 입사각으로 방출된 광의 경로를 변화시킴으로써, 전반사되는 광이 최소화될 수 있게 한다. The nanopattern metal layer 610 is the refractive index of the n-type semiconductor layer 605 and n of the light reaching the surface of the n-type semiconductor layer 605 toward the n-type electrode 606 as in the first embodiment described above By varying the path of the emitted light at an angle of incidence greater than the critical angle of the total reflection condition calculated from the refractive index of the mold electrode 606, the total reflected light can be minimized.

도 9는 본 발명의 제3 실시예에 따른 발광 다이오드에 대한 사시도를 도시한 것이다. 9 is a perspective view of a light emitting diode according to a third embodiment of the present invention.

도 9를 참조하면, 본 실시예에 따른 발광 다이오드(700)는 수평형 발광 다이오드로서, 기판(701)의 상부로부터 순차적으로 적층된 n형 반도체층(705), 활성층 (704), 및 p형 반도체층(703)이 구비되어 있다. 상기 기판(701)은 사파이어 기판이 이용될 수 있으며, 상기 n형 반도체층(705), 활성층(704), 및 p형 반도체층(703)은 전술한 제1,2 실시예들에서와 같이, GaN 계열의 Ⅲ-Ⅴ족 질화물계 화합물로 이루어질 수 있다. Referring to FIG. 9, the light emitting diode 700 according to the present embodiment is a horizontal light emitting diode, and the n-type semiconductor layer 705, the active layer 704, and the p-type sequentially stacked from the top of the substrate 701. The semiconductor layer 703 is provided. As the substrate 701, a sapphire substrate may be used, and the n-type semiconductor layer 705, the active layer 704, and the p-type semiconductor layer 703 are the same as in the first and second embodiments described above. It may be made of a GaN-based Group III-V nitride compound.

상기 n형 반도체층(705)의 일부 영역에는 n형 전극(706)이 전기적으로 접촉되게 형성되어 있다. 즉, 상기 n형 반도체층(705)에는 모서리 부위가 식각되어 상부로 노출된 면이 마련되어 있으며, 상기 노출된 면에 n형 전극(706)이 위치되어 있다. In some regions of the n-type semiconductor layer 705, the n-type electrode 706 is formed to be in electrical contact. That is, the n-type semiconductor layer 705 is provided with a surface exposed by etching a corner portion, the n-type electrode 706 is located on the exposed surface.

상기 p형 반도체층(703)에는 p형 전극(702)이 전기적으로 접촉되게 형성되어 있다. 상기 p형 전극(702)은 본 실시예에서와 같이 활성층(704)에서 발생된 광이 p형 반도체층(703)을 거쳐 외부로 방출되는 구조에서는 광을 투과시킬 수 있도록 ITO와 같은 물질로 형성된 투명 전극으로 이루어지거나, 제2 실시예의 n형 전극(606)과 같은 구조를 갖는 금속 전극으로 이루어진다. 이와 함께, 상기 n형 반도체층(705)의 기판(701)을 향한 측, 도시된 바에 따르면 기판(701)의 외측에는 광을 반사시키는 반사층(708)이 마련된다. 한편, 상기 반사층(708)은 n형 반도체층(705)과 기판(701) 사이에 위치될 수도 있다. 이러한 p형 전극(702) 상의 일부 영역에는 외부 전원과 연결되는 본딩 패드(707)가 마련된다. The p-type electrode 702 is formed to be in electrical contact with the p-type semiconductor layer 703. The p-type electrode 702 is formed of a material such as ITO to transmit light in a structure in which light generated in the active layer 704 is emitted to the outside through the p-type semiconductor layer 703 as in this embodiment. It is made of a transparent electrode or a metal electrode having the same structure as the n-type electrode 606 of the second embodiment. In addition, a reflective layer 708 reflecting light is provided on the side of the n-type semiconductor layer 705 facing the substrate 701, as illustrated. The reflective layer 708 may be located between the n-type semiconductor layer 705 and the substrate 701. In some regions of the p-type electrode 702, a bonding pad 707 connected to an external power source is provided.

상기와 같은 p형 전극(702)과 p형 반도체층(703) 사이에는 나노패턴 금속층(710)이 형성되어 있다. 상기 나노패턴 금속층(710)은 도시된 바와 같이 줄무늬 패턴으로 배열될 수 있는데, 이 경우 나노패턴 금속층(710)은 도 2에 도시된 나노패 턴 금속층(110)과 동일하게 구성될 수 있다. 한편, 상기 나노패턴 금속층(710)은 전술한 도 4에 도시된 격자 패턴의 나노패턴 금속층(210) 또는 도 5에 도시된 도트 패턴의 나노패턴 금속층(310)으로 구성될 수도 있다. 또한, 상기 나노패턴 금속층(710)은 p형 반도체층(703)의 p형 전극(702)을 향한 면에 홈이 형성되고 상기 홈 내에 배치되거나, p형 반도체층(703)의 p형 전극(702)을 향한 면에 보스들이 형성되고 상기 보스들 사이의 공간에 배치될 수도 있다. The nanopattern metal layer 710 is formed between the p-type electrode 702 and the p-type semiconductor layer 703 as described above. The nanopattern metal layer 710 may be arranged in a striped pattern as shown, in this case, the nanopattern metal layer 710 may be configured in the same manner as the nanopattern metal layer 110 shown in FIG. Meanwhile, the nanopattern metal layer 710 may be composed of the nanopattern metal layer 210 of the lattice pattern illustrated in FIG. 4 or the nanopattern metal layer 310 of the dot pattern illustrated in FIG. 5. In addition, the nanopattern metal layer 710 has a groove formed on the surface of the p-type semiconductor layer 703 facing the p-type electrode 702 and disposed in the groove, or the p-type electrode of the p-type semiconductor layer 703 ( Bosses are formed on the side facing 702 and may be disposed in the space between the bosses.

상기 나노패턴 금속층(710)은 p형 반도체층(703)의 p형 전극(702)을 향한 면에 도달한 광 중에서, p형 반도체층(703)의 굴절률과 p형 전극(702)의 굴절률로부터 계산된 전반사 조건의 임계각보다 큰 입사각으로 방출된 광의 경로를 변화시킴으로써, 전반사되는 광이 최소화될 수 있게 한다. The nanopattern metal layer 710 is formed from the refractive index of the p-type semiconductor layer 703 and the refractive index of the p-type electrode 702 among light reaching the surface of the p-type semiconductor layer 703 toward the p-type electrode 702. By changing the path of the emitted light at an angle of incidence greater than the critical angle of the calculated total reflection condition, the total reflected light can be minimized.

상술한 바와 같이, 본 발명에 따르면, 활성층에서 발생된 광이 외부로 방출되는 쪽에 위치한 반도체층의 표면에 나노패턴 금속층을 형성함으로써, 광의 진행 경로를 변화시킬 수 있어 광 추출 효율이 높아질 수 있다. 그 결과, 발광 다이오드의 광 출력 성능이 향상될 수 있는 효과가 얻어진다. As described above, according to the present invention, by forming the nano-pattern metal layer on the surface of the semiconductor layer located on the side from which the light generated in the active layer is emitted to the outside, the light propagation path can be changed, and the light extraction efficiency can be increased. As a result, an effect that the light output performance of the light emitting diode can be improved is obtained.

본 발명은 첨부된 도면에 도시된 일 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 수 있을 것이다. 따라서, 본 발명의 진정한 보호 범위는 첨부된 청구 범위에 의해서만 정해져야 할 것이다.Although the present invention has been described with reference to one embodiment shown in the accompanying drawings, this is merely exemplary, and it will be understood by those skilled in the art that various modifications and equivalent other embodiments are possible. Could be. Accordingly, the true scope of protection of the invention should be defined only by the appended claims.

Claims

n-type semiconductor layer;

A p-type semiconductor layer formed to face the n-type semiconductor layer;

An active layer formed between the n-type semiconductor layer and the p-type semiconductor layer; And

Of the n-type semiconductor layer and the p-type semiconductor layer is formed in a nano-size pattern on the surface of the light emitted from the active layer to the outside at least a portion of the light incident at an incident angle greater than the critical angle of the total reflection condition A light emitting diode comprising: a nanopattern metal layer to diffract.

The method of claim 1,

The nanopattern metal layer is a light emitting diode, characterized in that formed in a striped pattern.

The method of claim 2,

The width of the stripes in the nanopattern metal layer is smaller than the wavelength of light generated in the active layer, the width of the gaps between the stripes is larger than the width of the stripes, and the width of the gaps between the stripes is one tenth of the wavelength of the light. A light emitting diode having a value between 5 times.

The method of claim 1,

The nanopattern metal layer is a light emitting diode, characterized in that formed in a grid pattern.

The method of claim 4, wherein

The width of the grating in the nanopattern metal layer is smaller than the wavelength of light generated in the active layer, the width of the gap between the gratings is larger than the width of the grating, and the width of the gap between the gratings is 1/10 of the wavelength of the light. A light emitting diode having a value between 5 times.

The method of claim 1,

The nanopattern metal layer is a light emitting diode, characterized in that formed in a dot pattern.

The method of claim 6,

The maximum width of the dot in the nano-pattern metal layer is smaller than the wavelength of light generated in the active layer, the minimum width of the gap between the dots is larger than the maximum width of the dot.

The method of claim 1,

On the surface of the n-type semiconductor layer and the p-type semiconductor layer in which the nano-pattern metal layer is located, a groove is formed corresponding to the pattern of the nano-pattern metal layer, the light emitting diode, characterized in that the nano-pattern metal layer is disposed in the groove .

The method of claim 8,

The groove is a light emitting diode, characterized in that formed in any one of a stripe pattern, a grid pattern, a dot pattern.

The method of claim 1,

Bosses are formed in a dot pattern on a surface of the n-type semiconductor layer and the p-type semiconductor layer on which the nanopattern metal layer is located, and the nanopattern metal layer is disposed in a space between the bosses.

The method of claim 10,

The maximum width of the boss is smaller than the wavelength of light generated in the active layer, characterized in that greater than the minimum width of the gap between the boss.

The method of claim 1,

The light emitting diode of claim 1, wherein a transparent electrode is formed on the surface of the n-type semiconductor layer and the p-type semiconductor layer on the side where the nanopattern metal layer is located.

The method of claim 12,

And the transparent electrode is formed of an ITO material.

The method of claim 1,

The light emitting diode of claim 1, wherein a metal electrode is partially formed on the surface of the n-type semiconductor layer and the p-type semiconductor layer on which the nanopattern metal layer is located.

The method of claim 14,

The nanopattern metal layer is a light emitting diode, characterized in that disposed in a region other than the region where the metal electrode is formed.

The method of claim 1,

A light emitting diode, characterized in that the reflective layer is disposed on the opposite side of the n-type semiconductor layer and the p-type semiconductor layer in which the nano-pattern metal layer is located to reflect light generated from the active layer.

The method of claim 1,

The light emitting diode, characterized in that the substrate is disposed on the opposite side of the nano-pattern metal layer of the n-type and p-type semiconductor layer.

The method of claim 1,

The n-type semiconductor layer, the active layer, and the p-type semiconductor layer is a light emitting diode, characterized in that consisting of GaN series III-V nitride compound.

The method according to any one of claims 1 to 18,

The nano-pattern metal layer has a thickness of 100 nm or less.

The method according to any one of claims 1 to 18,

The nanopattern metal layer is a light emitting diode, characterized in that any one selected from the group consisting of silver, gold, aluminum, copper.

An n-type semiconductor layer and a p-type semiconductor layer respectively formed on both sides of the active layer;

A p-type electrode formed to be in electrical contact with the p-type semiconductor layer and reflecting light generated from the active layer;

A substrate disposed outside the p-type electrode;

An n-type electrode formed to be in electrical contact with the n-type semiconductor layer; And

A nanopattern metal layer formed in a pattern of a nano size on a surface of the n-type semiconductor layer toward the n-type electrode and diffracting at least a part of light incident at an incident angle greater than a critical angle of total reflection condition among the light generated in the active layer; Light emitting diode.

A substrate disposed outside the n-type semiconductor layer;

A reflection layer disposed toward the n-type semiconductor layer to reflect light generated from the active layer;

An n-type electrode formed to be in electrical contact with an exposed surface of the n-type semiconductor layer;

A p-type electrode formed to be in electrical contact with the p-type semiconductor layer; And

A nanopattern metal layer formed on a surface of the p-type semiconductor layer toward the p-type electrode in a nano-sized pattern and diffracting at least a part of light incident at an angle of incidence greater than a critical angle of total reflection conditions among light generated in the active layer; Light emitting diode.