[go: up one dir, main page]

KR100852636B1 - 시드 보충 및 전기도금조 - Google Patents

시드 보충 및 전기도금조 Download PDF

Info

Publication number
KR100852636B1
KR100852636B1 KR1020010062984A KR20010062984A KR100852636B1 KR 100852636 B1 KR100852636 B1 KR 100852636B1 KR 1020010062984 A KR1020010062984 A KR 1020010062984A KR 20010062984 A KR20010062984 A KR 20010062984A KR 100852636 B1 KR100852636 B1 KR 100852636B1
Authority
KR
South Korea
Prior art keywords
side chain
electrolyte
electroplating bath
copper
integer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020010062984A
Other languages
English (en)
Other versions
KR20020029630A (ko
Inventor
미콜라로버트디.
칼버트제프리엠.
Original Assignee
롬 앤드 하스 일렉트로닉 머트어리얼즈, 엘.엘.씨
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 롬 앤드 하스 일렉트로닉 머트어리얼즈, 엘.엘.씨 filed Critical 롬 앤드 하스 일렉트로닉 머트어리얼즈, 엘.엘.씨
Publication of KR20020029630A publication Critical patent/KR20020029630A/ko
Application granted granted Critical
Publication of KR100852636B1 publication Critical patent/KR100852636B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/48—After-treatment of electroplated surfaces
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/38—Electroplating: Baths therefor from solutions of copper
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • C25D7/123—Semiconductors first coated with a seed layer or a conductive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76868—Forming or treating discontinuous thin films, e.g. repair, enhancement or reinforcement of discontinuous thin films
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1068—Formation and after-treatment of conductors
    • H01L2221/1073—Barrier, adhesion or liner layers
    • H01L2221/1084—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L2221/1089—Stacks of seed layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electroplating And Plating Baths Therefor (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

시드층(seed layer)의 보충과 전기도금에 유용한 조성물이 개시된다. 또한 이러한 시드층을 보충하고 전기도금하는 방법이 개시된다.

Description

시드 보충 및 전기도금조{Seed repair and electroplating bath}
본 발명은 일반적으로 전기도금 분야에 관한 것이다. 특히, 본 발명은 시드층(seed layer)상에 구리를 전기도금하는 분야에 관한 것이다.
보다 소형의 마이크로일렉트로닉 디바이스(microlectronic device), 이를테면 서브-마이크론의 결합구조(geometry)를 가진 디바이스에 대한 경향은 보다 큰 밀도(density)를 다루는 복수의 금속화층을 가진 디바이스를 출현시켰다. 반도체 웨이퍼상에, 또한 배선(wiring)으로서 지칭된, 금속선을 형성하는데 사용된 통상의 금속 하나는 알루미늄이다. 알루미늄은 비교적 저렴하며, 저저항도를 가지고 있고, 비교적 에칭하기 쉽다는 장점이 있다. 알루미늄은 또한 다른 금속층을 연결하도록 바이어(via)내에 상호 접속부(interconnection)를 형성하는데 사용되어 왔다. 그러나, 바이어/접촉홀(contact hole)의 크기가 서브-마이크론 영역으로 축소되므로, 스텝 카버리지(step coverage) 문제가 나타나며, 이어서 알루미늄을 사용하여 서로 다른 금속층 사이의 상호 접속부를 형성할 때 신뢰성 문제를 야기시킬 수 있다. 이러한 열악한 스텝 카버리지는 높은 전류 밀도를 초래하며 전기이동(electromigration)을 증가시킨다.
바이어내에 개선된 상호 접속 경로를 제공하는 수단 하나는 금속층을 위한 알루미늄을 사용하면서 텅스텐과 같은 금속을 사용하여 완전히 충진된 플러그(plug)를 형성하는 것이다. 그러나, 텅스텐 공정은 고가이며 복잡하고, 텅스텐은 고저항도를 가지고 있으며, 텅스텐 플러그는 보이드(void)에 민감하고 배선층을 가진 인터페이스(interface)를 열악하게 형성한다.
구리는 상호 접속 금속화를 위한 대체 물질로서 제안되어 왔다. 구리는 텅스텐과 비교하여 개선된 전기 특성과 양호한 전기이동 특성 및 알루미늄 보다 낮은 저항도라는 장점이 있다. 구리에 대한 단점은 알루미늄과 텅스텐에 비해 에칭이 보다 어려우며 실리콘 다이옥사이드와 같은 유전체 층으로 이동하고(유전체 층을 통해 신속히 확산되는) 경향이 있다는 것이다. 이러한 이동을 방지하기 위해, 격벽층(barrier layer), 이를테면 티타늄 나이트라이드, 탄탈륨, 탄탈륨 나이트라이드, 탄탈륨 실리콘 나이트라이드, 텅스텐 나이트라이드, 등이 구리층의 침착전에 사용되어야 한다.
구리층을 도포하기 위한 전형적인 기술, 이를테면 전기화학적 침착이 유일하게 구리를 전기 전도층에 도포하는데 적합하다. 따라서, 하도층의 전도성 시드층, 전형적으로는 구리와 같은 금속 시드층이 일반적으로 구리의 전기화학적 침착전에 기판에 도포된다. 이러한 시드층은 다양한 방법, 이를테면 물리증착법("PVD"; 스퍼터링(sputtering), 증발, 또는 홀로우 캐쏘드 마그네트론(hollow cathode magnetron)원의 이온화된 금속 플라즈마로부터의 침착을 포함함) 및 화학증착법 ("CVD", 금속 또는 할라이드, 슈도할라이드(pseudohalide), 카보닐, 나이트릴, 알 킬, 올레핀, 알릴, 아렌, 포스핀, 아민, 등과 같은 무기 또는 유기 리간드와 조합하여 하나 이상의 금속 원자를 포함한 유기금속 전구체로부터 침착을 포함함)에 의해 도포될 수 있다. 전형적으로는, 시드층은 다른 금속층에 비해 얇으며, 이를테면 50 내지 1500 옹스트롬의 두께이다. 이러한 금속 시드층, 특히 구리 시드층은 시드층의 표면상에 그리고 층의 벌크내에 모두 존재하는 산화금속 그외에 상당한 두께 변화 또는 층내의 불연속부(discontinuity)와 같은 문제점을 격을 수 있다.
금속 시드층, 특히 구리 시드층상의 산화물은 후속 구리 침착을 방해한다. 이러한 산화물은 금속 시드층이 산소원, 이를테면 공기에 노출할 때 형성된다. 전형적으로는, 이러한 시드층이 산소에 오래 노출될수록, 산화물의 양이 많이 형성된다. 구리 시드층이 얇은 경우, 산화구리가 층 전반에 걸쳐 산화구리로서 존재할 수 있다. 다른 영역의 전기도금에서, 이를테면 일렉트로닉스 피니싱(electronics finishing)에서, 산화구리 층은 전형적으로 산성 에칭조에 의해 제거된다. 이들 조는 산화물 층을 용해하여, 그리 금속 표면을 남긴다. 이러한 에칭 공정은 얇은 시드층 때문에 구리 시드층에 적용될 수 없다. 산화물이 시드층 표면에서 제거될 때 전체 시드층이 여기저기서 제거될 수 있으며, 시드층에서 불연속부를 생성한다는 위험성이 있다.
미국특허 제 5,824,599호(Schaeham-Diamand et al.)에서는 웨이퍼 상의 격벽층 위에 촉매 구리층을 진공하에 구조적으로(conformally) 블랭킷(blanket) 침착시킨 다음, 진공 상태를 중단하지 않고, 촉매 구리층 위에 보호 알루미늄층을 침착시킴으로써 구리 시드층의 표면상에서 산화물 형성을 방지하는 방법을 개시하고 있 다. 그후 보호 알루미늄층을 제거하여 하도층 촉매 구리층을 노출시킨 다음 그 위에 구리를 무전해 침착시키는 무전해 구리 침착액으로 처리한다. 그러나, 이러한 방법은 제 2의 금속, 알루미늄의 사용을 필요로 하며, 이것은 생산비를 추가하며, 구리의 무전해 침착전에 제거되지 않은 보호층의 존재는 최종 제품에, 저항 증가와 같은 문제점을 야기시킬 수 있다. 또한, 용해된 알루미늄은 무전해 구리조내에 조성될 수 있으며, 또한 최종 제품에 문제점을 야기시킬 수 있다.
향상된 상호 접속부상에 0.18㎛ 미만의 어퍼처(aperture)에서 PVD 구리 시드층에 의한 스텝 카버리지는 보이드 없는 구리 충진을 위한 제한 요인이 된다. 바이어와 트렌치의 보다 낮은 측벽(sidewall)상에서 스텝 카버리지의 감소는 얇고 불연속적인 구리 시드층을 유발한다. 불연속부 또는 보이드는 금속, 이를테면 구리의 피복이 불완전하거나 결핍되어 있는 시드층내의 부위이다. 이러한 불연속부는 시선 형태로 금속을 침착하는 것과 같은, 금속층의 불충분한 블랭킷 침착을 생기게 할 수 있다. 전통적인 전해질과 첨가제로서 후속 구리 전기도금 충진은 불연속성 구리 시드 위에 불완전한 충진과 연관된, 하부 보이드의 형성을 초래한다. 완전한 금속층이 이러한 시드층상에 전기화학적으로 침착되기 위해서, 불연속부는 최종 금속층의 침착전 또는 그 중에 충진되어야 하며, 그렇지 않으면 최종 금속층에 보이드가 발생될 수 있다.
PCT 특허출원 WO 99/47731호(Chen)에서는 처음에 초박판 시드층을 증착시키고 이어서 초박판 시드층을 전기화학적으로 증강시켜 최종 시드층을 형성함으로써 시드층을 제공하는 방법을 개시하고 있다. 이 특허출원에 따라, 2 단계의 공정은 불연속부가 감소된 시드층을 제공한다. 구리 시드층은 알칼리 전해질조를 이용하여 증강된다. 시드층을 증강시키는 이 방법을 사용하는 사람은 종래의 산성 전해질 도금조를 사용하기 전에 시드층을 린스하고 중화시켜야 할 것이다. 또한, 산 전기도금조와 병행하여 이러한 알칼리 증강법을 이용하는 생산자는 도금 기구상의 도금 헤드의 수를 2배로 해야 하거나 출고량이 감소될 것이다.
일반적으로, 향상된 상호 접속부를 위한 전기화학적 금속화 방법은 고전도성 황산 전해질(170 g/L H2SO4), 황산구리(17 g/L), 및 염소 이온(50-70 mg/L)을 사용한다. 최하위 충진의 개발에 도움이 되고, 전 웨이퍼에서 구리의 균일한 두께를 촉진하는데 유기 첨가제 패키지가 사용된다. 이러한 첨가제 패키지는 전형적으로 촉진제, 억제제 및 평탄화제를 포함하며 임의로 도금조 또는 얻어진 금속 침착물의 특성을 개질할 목적을 위한 계면활성제, 소포제, 또는 연성화제(ductilizer)를 포함할 수 있다. 보이드를 형성하지 않으면서 원하는 수준의 어퍼처 구리 충진을 성취하기 위해서 이러한 촉진제, 억제제, 평탄화제, 및 다른 첨가제 사용 사이에 균형이 유지되어야 한다. 이러한 균형이 성취되지 않는다면, 전 웨이퍼에서 도금이 어퍼처내의 도금 보다 훨씬 신속하게 일어날 수 있으며, 이것은 어퍼처내에 보이드의 형성을 초래한다. 도금조에서 첨가제 성분 각각의 안정성과 소비에 영향을 미칠 수 있는 요인이 많이 있다. 따라서, 이들 성분 중 하나가 나머지 보다 더 빠른 속도로 소모된다면, 첨가제의 균형에 악영향이 있을 수 있다.
또한, 최저로 얇은 구리 시드를 산성이 큰 전해질에 노출시키면 시드층상에 얇은 전도성 산화구리층의 부분적 또는 완전한 제거를 초래하며, 이것은 하도층의 괴상화된 구리 시드층("구리 섬")을 노출시킬 수 있다. 종래의 화학 제제로서 구리 전기도금은 얇게-괴상화된 구리 시드의 보충에 적절하지 못하며, 최종 충진 결과는 하부 보이드를 함유한다.
따라서, 불연속부를 가진 시드층을 보충하는 방법에 대한 필요성이 계속된다. 또한 함몰된 피처(feature)의 양호한 충진을 제공하며, 추가 금속의 사용을 필요로 하지 않고, 시드층의 측면 성장을 향상시켜 불연속부를 감소시키거나 제거하며, 상업적인 금속 침착공정과 조화될 수 있는 전기도금조에 대한 필요성이 계속된다.
놀랍게도 최저로 얇은 구리 시드상에서 전기도금중에 어퍼처내의 하부 보이드가 전해질 조성과 유기 첨가제 패키지의 변형에 의해 제거될 수 있다는 사실을 알아냈다. 이러한 유기 첨가제 패키지의 변형은 어떤 측쇄 억제제 화합물을 사용한다. 또한 놀랍게도 이러한 측쇄 억제제 화합물이 구리와 착제를 형성하며 이 착체가 종래의 직쇄 억제제 화합물 보다 큰 표면도를 나타낸다는 것을 알아냈다.
일예에서, 본 발명은 금속 이온원, 전해질 및 하나 이상의 측쇄 억제제 화합물을 포함하는 전기도금조를 제공한다.
제 2의 일예에서, 본 발명은 a) 금속 이온원, 전해질 및 하나 이상의 측쇄 억제제 화합물을 포함하는 전기도금조와 기판을 접촉시키고; b) 전기도금조를 금속층을 침착시키는데 충분한 전류 밀도로 처리하는 단계를 포함하는 기판상에 금속층을 침착시키는 방법을 제공한다.
제 3의 일예에서, 본 발명은 a) 금속 이온원, 전해질 및 하나 이상의 측쇄 억제제 화합물을 포함하는 전기도금조와 전자 디바이스를 접촉시키고; b) 전기도금조를 전자 디바이스상에 금속층을 침착시키는데 충분한 전류 밀도로 처리하는 단계를 포함하는 전자 디바이스를 제조하는 방법을 제공한다.
본 발명은 또한 본 발명의 도금조로부터 제조된 구리 침착물을 함유하는 인쇄회로기판, 멀티칩 모듈(multichip module), 반도체 집적회로 등과 같은 전자 패키징 디바이스를 비롯한, 제품을 포함한다.
제 4의 일예에서, 본 발명은 하나 이상의 어퍼처를 함유하며, 어퍼처 각각이 적어도 하나의 가용성 구리염, 전해질 및 하나 이상의 측쇄 억제제 화합물을 포함하는 전기도금 조성물로부터 얻어진 전해질 구리 침착물을 함유한 전자 디바이스 기판을 비롯한 제품을 제공한다.
제 5의 일예에서, 본 발명은 반도체 웨이퍼를 회전 광택화 패드와 접촉시켜 반도체 웨이퍼로부터 과량의 물질을 제거하는 것을 포함하며; 여기서 반도체 웨이퍼는 적어도 하나의 가용성 구리염, 전해질 및 하나 이상의 측쇄 억제제 화합물을 포함하는 구리 전기도금 조성물에 의해 미리 전기도금되어 있는 화학적 기계적 평탄화 방법을 이용하여 반도체 웨이퍼로부터 과량의 물질을 제거하는 방법을 제공한다.
제 6의 일예에서, 본 발명은 반도체 웨이퍼를 회전 광택화 패드와 접촉시켜 반도체 웨이퍼로부터 과량의 물질을 제거하는 것을 포함하며; 여기서 반도체 웨이퍼가 상기에 설명된 조성물에 의해 미리 전기도금되어 있는 화학적 기계적 팡탄화 방법을 이용하여 반도체 웨이퍼로부터 과량의 물질을 제거하는 방법을 제공한다.
제 7의 일예에서, 본 발명은 a) 산화부(oxidation) 또는 불연속부를 가진 시드층을 포함한 기판을 접촉시키고; b) 기판을 금속 이온원, 전해질 및 하나 이상의 측쇄 억제제 화합물을 포함하는 전기도금조와 접촉시키고; c) 전기도금조를 실질적으로 균일한 시드층을 제공하는데 충분한 금속을 침착시키는데 충분한 전류 밀도로 처리하는 단계를 포함하는 시드층을 보충하는 방법을 제공한다.
제 8의 일예에서, 본 발명은 산소 및 질소 중에서 선택된 하나 이상의 헤테로원자를 함유하고 10,000 보다 크거나 같은 분자량을 가진 하나 이상의 측쇄 폴리머 화합물을 금속 전기도금조에 첨가하는 단계를 포함하여 전기도금조로부터 금속의 도금 속도를 억제하는 방법을 제공한다.
명세서 전반에 걸쳐 사용된, 다음 약호는 본문에서 명백하게 달리 제시되지 않는다면 다음 의미를 가질 것이다: nm= 나노미터; g/L= 1리터당 그램; ASF=1 제곱피트당 암페어; M= 몰; ㎛=마이크론=마이크로미터; 및 ppm= 1백만당 부.
명세서 전반에 걸쳐 사용된, "피처"는 기판상의 기하구조, 이를테면 트렌치와 바이어를 뜻하나 이들에 한정되지 않는다. "어퍼처"는 함몰된 피처, 이를테면 바이어와 트렌치를 뜻한다. "작은 피처"란 크기가 1 마이크론 또는 보다 작은 피처를 뜻한다. "매우 작은 피처"는 크기가 1/2 마이크론 또는 보다 작은 피처를 뜻한다. 비슷하게, "작은 어퍼처"는 크기가 1 마이크론 또는 보다 작은 어퍼처를 뜻하고 "매우 작은 어퍼처"는 크기가 1/2 마이크론 또는 보다 작은 어퍼처를 뜻한다. 명세서 전반에 걸쳐 사용된, "도금"이란 본문에서 명백히 다르게 제시되지 않는다면, 금속 전기도금을 뜻한다. "침착"과 "도금"은 명세서 전반에 걸쳐 상호 교환하여 사용된다. "촉진제"란 도금 속도를 증가시키는 화합물을 뜻한다. 억제제란 도금 속도를 억제하는 화합물을 뜻한다. "할라이드"는 플루오라이드, 클로라이드, 브로마이드, 및 요오다이드를 뜻한다. "슈도할라이드"는 티오시아나이드(NCS-), 아지드(N3 -), 등을 뜻한다.
모든 퍼센트와 비율은 달리 제시되지 않는 한 중량 기준이다. 모든 범위는 포괄적이고 조합될 수 있다.
본 발명의 전기도금액은 일반적으로 적어도 하나의 가용성 구리염, 전해질, 및 측쇄 억제제 화합물을 포함한다. 본 발명의 전기도금액은 임의로 하나 이상의 첨가제, 이를테면 할라이드, 촉진제 또는 증백제, 다른 억제제, 평탄화제, 그레인 리파이너(grain refiner), 습윤제, 계면활성제, 소포제, 연성화제, 등을 함유할 수 있다.
예를들어 황산구리, 초산구리, 플루오로붕산 구리, 및 질산구리를 비롯한 다양한 구리염이 전기도금액에 사용될 수 있다. 황산구리 오수화물이 특히 바람직한 구리염이다. 구리염은 본 발명의 전기도금 조성물에서 비교적 광범위한 농도로 적절히 존재할 수 있다. 바람직하게는, 구리염은 도금액 중 약 1 내지 약 300g/L의 농도에서, 보다 바람직하게는 약 10 내지 약 225 g/L의 농도에서, 더욱더 바람직하게는 약 25 내지 약 175 g/L의 농도에서 사용될 것이다. 구리 이온이 전기도금조 에서 약 15 내지 약 50 g/L의 양으로 존재하는 것이 바람직하며, 보다 바람직하게는 약 30 내지 약 45 g/L이다. 구리 도금조는 또한 일정량의 다른 합금 원소, 이를테면 주석, 아연, 인듐, 안티몬, 등을 함유할 수 있으나, 이들에 한정되지 않는다. 따라서, 본 발명에서 유용한 구리 도금조는 구리 또는 구리 합금을 침착시킬 수 있다.
본 발명에서 유용한 도금조는 전해질, 바람직하게는 산성 전해질을 사용한다. 전해질이 산성일 때, 산은 무기산 또는 유기산일 수 있다. 적합한 무기산은 황산, 인산, 질산, 할로겐화수소산, 설팜산, 플루오로보론산 등을 포함하나, 이들에 한정되지 않는다. 적합한 유기산은 메탄설폰산과 같은 알킬설폰산, 페닐설폰산 및 톨릴설폰산과 같은 아릴 설폰산, 포름산, 아세트산 및 프로피온산과 같은 카복실산, 트리플루오로메틸설폰산과 할로아세트산과 같은 할로겐화 산, 등을 포함하나, 이들에 한정되지 않는다. 특히 적합한 유기산은 (C1-C10)알킬설폰산을 포함한다. 바람직한 산은 황산, 질산, 메탄설폰산, 페닐설폰산, 황산과 메탄설폰산의 혼합물, 메탄설폰산과 페닐설폰산의 혼합물, 및 황산, 메탄설폰산 및 페닐설폰산의 혼합물을 포함한다.
본 기술의 숙련가에게 2개 이상의 산 혼합물이 사용될 수 있다는 사실이 이해될 것이다. 특히 적합한 산 혼합물은 하나 이상의 유기산과 함께 하나 이상의 무기산 또는 2개 이상의 유기산의 혼합물을 포함한다. 전형적으로는, 2개 이상의 산이 어떠한 비율로도 존재할 수 있다. 예를들어, 2개의 산이 사용될 때, 이들은 99:1 내지 1:99의 비율로 존재할 수 있다. 바람직하게는, 2개의 산이 90:10 내지 10:90, 보다 바람직하게는 80:20 내지 20:80, 더욱더 바람직하게는 75:25 내지 25:75, 및 더더욱 바람직하게는 60:40 내지 40:60의 비율로 존재한다.
본 발명의 전기도금조에서 사용된 첨가 산의 총량은 보다 많은 양의 산, 이를테면 225 g/L 이하 또는 심지어 300 g/L이 어떤 적용예에 사용될 수 있지만, 약 0 내지 약 100 g/L, 및 바람직하게는 0 내지 50 g/L일 수 있다. 본 기술의 숙련가에게 금속 이온원으로서 금속 설페이트를 사용함으로써, 산성 전해질이 산을 첨가하지 않고 얻어질 수 있다는 사실이 이해될 것이다.
어떤 적용예를 위해, 이를테면 매우 작은 어퍼처를 가진 웨이퍼의 도금에서, 첨가된 산의 총량이 낮은 것이 바람직하다. "낮은 산"이란 전해질에서 첨가된 산의 총량이 약 0.4 M 미만, 바람직하게는 약 0.3 M 미만, 및 보다 바람직하게는 약 0.2 M 미만이라는 것을 의미한다. 또한 전해질이 첨가된 산이 없는 것이 바람직하다.
전해질은 임의로 하나 이상의 할라이드를 포함할 수 있으며, 바람직하게는 적어도 하나의 할라이드를 함유한다. 클로라이드와 브로마이드가 바람직한 할라이드이며, 클로라이드가 더 바람직하다. 광범위한 할라이드 이온의 농도(할라이드 이온이 사용되면)가 적절히 이용될 수 있으며, 예를들어 도금액에서 할라이드 이온 약 0(할라이드 이온이 사용되지 않은 경우) 내지 100 ppm, 바람직하게는 약 10 내지 약 75 ppm, 및 보다 바람직하게는 약 25 내지 약 75 ppm이다. 클로라이드 이온의 특히 유용한 범위는 약 10 내지 약 35 ppm이다.
본 발명에서 유용한 억제제 화합물은 측쇄, 바람직하게는 고측쇄의(high branched) 폴리머 화합물이다. "측쇄"란 억제제 폴리머가 선형이 아니라는 것을 의미한다. 이러한 측쇄 억제제는 대응하는 비측쇄 화합물 보다 높은 정도의 표면 카버리지를 나타낸다. 본 발명의 측쇄 억제제는 편평한 필드 및 초기 수회의 전기도금중 어퍼처 내부의 상부상에서 억제도를 최대화한다. 본 발명의 측쇄 억제제는 최소 측쇄 또는 비측쇄 억제제 화합물, 이를테면 미국특허 제 5,328,589호에 기재된 것을 포함하지 않는다. 이 특허에 기재된 화합물은 단지 폴리머 주쇄로부터 측쇄를 가진 간단한 알킬(메틸)을 함유한다. 에테르 결합이 폴리머 주쇄에만 개시되어 있다.
본 발명의 억제제 화합물은 구리와 착체를 형성할 수 있는 많은 작용 그룹, 이를테면 산소 및 질소 중에서 선택된 하나 이상의 헤테로원자를 함유한다. 이들 작용 그룹 중 적어도 일부가 폴리머의 측쇄에 존재하는 것, 즉 이러한 작용 그룹의 일부가 폴리머 주쇄에 펜단트(pendant)되어 있는 것이 바람직하다. 적합한 작용 그룹은 에테르 결합, 이를테면 폴리에테르 결합, 및 아미노 결합을 포함한다. 예를들어, 적합한 측쇄 억제제는 다음 화학식 1을 가진 것을 포함한다:
[화학식 1]
R-(-O-(CXYCX'Y'O)nH)m
상기 식에서,
R은 폴리머 주쇄 또는 펜단트 그룹이며;
X, Y, X' 및 Y'은 각각 독립적으로 수소, 알킬(바람직하게는 메틸, 에틸 또는 프로필), 페닐과 같은 아릴; 벤질과 같은 아르알킬이며; 바람직하게는 하나 이 상의 X, Y, X' 및 Y'이 수소이고;
n은 5 내지 100,000의 정수이고;
m은 2 내지 1000의 정수이다.
바람직하게는 n이 12,000 보다 크다. 이러한 작용 그룹의 수, m은 적어도 5가 바람직하며, 보다 바람직하게는 적어도 10이고, 더 바람직하게는 적어도 20이다. 특히 적합한 측쇄 억제제는 m이 2 내지 700, 보다 구체적으로는 5 내지 500, 및 더욱더 구체적으로는 10 내지 250인 것들이다.
적합한 측쇄 억제제 화합물은 예를들어, 하나 이상의 에테르 또는 아미노 결합을 가진, 고측쇄의 선형 폴리머, 덴드라이머(dendrimer) 및 스타 폴리머(star polymer)를 포함한다. 이와 같이 고측쇄의 선형 폴리머, 덴드라이머 및 스타 폴리머는 문헌에 잘 알려져 있다. 적합한 측쇄 억제제는 종래의 고측쇄 선형 폴리머, 덴드라이머 및 스타 폴리머를 표면 개질하여 원하는 에테르 및/또는 아미노 작용성을 혼입함으로써 제조될 수 있다. 별도로, 적합한 에테르 또는 아미노-함유 모노머가 고측쇄 선형 폴리머, 덴드라이머 및 스타 폴리머를 제조하는데 사용될 수 있다. 적합한 에테르 함유 모노머는 예를들어 폴리(알킬렌 옥사이드)모노머, 폴리(알킬렌 옥사이드)아크릴레이트 및 폴리(알킬렌 옥사이드)메트아크릴레이트를 포함한다. 다른 적합한 모노머는 CH2-CH((CH2)n-CH3)-O-, -C((CH 2)n-CH3)2-O-, -C((CH2)n-CH3)2-O-(CH2)m-C((CH2)p-CH3) 2-O-, 등을 함유한 모노머이며, 여기서 n, m 및 p는 독립적으로 1 내지 1000, 바람직하게는 2 내지 800, 보다 바람직하게는 5 내지 500 및 더욱더 바람직하게는 8 내지 300중에서 선택된 정수이다.
이러한 측쇄 억제제는 전형적으로는 수용성 또는 수분산성이다. 일반적으로, 본 발명의 측쇄 억제제는 약 10,000 또는 그 이상, 바람직하게는 15,000 또는 그 이상, 보다 바람직하게는 20,000 또는 그 이상, 더욱더 바람직하게는 30,000 또는 그 이상, 심지어 더 바람직하게는 50,000 또는 그 이상의 분자량을 가지고 있다. 폴리머가 수용성 또는 수분산성인 한, 측쇄 억제제의 분자량에 실질적인 상한선은 없다. 따라서, 70,000, 80,000, 90,000, 1,000,000 및 보다 큰 분자량을 가진 측쇄 억제제가 사용될 수 있다.
본 발명의 측쇄 폴리머 억제제가 적어도 20, 바람직하게는 적어도 35, 보다 바람직하게는 적어도 50, 더욱더 바람직하게는 적어도 100, 및 심지어 더 바람직하게는 적어도 200의 분자량을 가진 측쇄(또는 폴리머 주쇄로부터 펜단트된 사슬)를 가지는 것이 바람직하다. 따라서, 전형적인 측쇄 또는 옆 사슬은 적어도 2개의 탄소원자 및 바람직하게는 적어도 3개의 탄소원자를 가지고 있다. 이러한 측쇄 또는 옆 사슬은 지방족, 치환된 지방족, 방향족, 및 치환된 방향족일 수 있으며 또한 산소 또는 질소와 같은 하나 이상의 헤테로원자를 함유할 수 있다. "치환된 지방족"과 "치환된 방향족"은 지방족 또는 방향족 그룹상의 하나 이상의 수소를 할로겐, 시아노, 하이드록실, (C1-C20)알콕시, 페녹시, 등으로 치환시킨 것을 뜻한다.
따라서, 본 발명은 산소 및 질소 중에서 선택된 하나 이상의 헤테로원자를 함유하고 10,000 보다 크거나 동일한 분자량을 가진 하나 이상의 측쇄 폴리머 화합물을 금속 전기도금조에 첨가하는 단계를 포함하여 전기도금조로부터 금속의 도금 속도를 억제하는 방법을 제공한다.
전기도금조에 존재한 이러한 억제제의 양은 약 0.1 내지 약 1000 ppm의 범위이다. 바람직하게는, 억제제 화합물은 약 0.5 내지 약 800 ppm, 및 보다 바람직하게는 약 1 내지 약 500 ppm의 양으로 존재한다. 본 기술의 숙련가에게 하나 이상의 종래(즉 선형) 억제제가 본 발명의 측쇄 억제제와 조합하여 사용될 수 있다는 사실이 이해될 것이다. 이러한 조합물은 억제 특성의 균형을 원하는 어떤 상황하에 장점을 가질 수 있다.
공지의 증백제를 포함하여, 매우 다양한 증백제(또는 촉진제)가 본 발명의 구리 전기도금 조성물에 사용될 수 있다. 전형적인 증백제는 하나 이상의 황 원자를 함유하며, 전형적으로는 질소 원자가 없고 분자량이 약 1000 또는 그 이하이다. 설파이드 및/또는 설폰산 그룹을 가지는 증백제 화합물이 일반적으로 바람직하며, 구체적으로는 식 R'-S-R-SO3X의 그룹을 포함하는 화합물이며, 여기서 R은 임의로 치환된 알킬(사이클로알킬을 포함함), 임의로 치환된 헤테로알킬, 임의로 치환된 아릴 그룹, 또는 임의로 치환된 헤테로알리사이클릭이며; X는 소듐 또는 포타슘과 같은 카운터 이온이고; R'은 수소 또는 화학 결합(즉 -S-R-SO3X 또는 보다 큰 화합물의 치환체)이다. 전형적으로 알킬 그룹은 1 내지 약 16개의 탄소를 가질 것이며, 보다 전형적으로는 1 내지 약 8 또는 12개의 탄소를 가질 것이다. 헤테로알킬 그룹은 사슬내에 하나 이상의 헤테로(N, O 또는 S) 원자를 가질 것이며, 바람직하게는 1 내지 약 16개의 탄소, 보다 전형적으로는 1 내지 약 8 또는 12개의 탄소를 가 질 것이다. 카보사이클릭 아릴 그룹은 전형적인 아릴 그룹, 이를테면 페닐 및 나프틸이다. 헤테로아로마틱 그룹은 또한 적합한 아릴 그룹일 것이며, 전형적으로는 1 내지 약 3개의 N, O 또는 S 원자와 1-3개의 별도 또는 융합된 환을 함유하며 예를들어 쿠마리닐, 퀴놀리닐, 피리딜, 피라지닐, 피리미딜, 푸릴, 피롤릴, 티에닐, 티아졸릴, 옥사졸릴, 옥시디졸릴, 트리아졸, 이미다졸릴, 인돌릴, 벤조푸라닐, 벤조티아졸, 등을 포함한다. 헤테로알리사이클릭 그룹은 전형적으로는 1 내지 3개의 N, O 또는 S원자와 1 내지 3개의 별도 또는 융합된 환을 가질 것이며, 예를들어 테트라하이드로푸라닐, 티에닐, 테트라히드로피라닐, 피페리디닐, 모폴리노, 피롤린디닐, 등을 포함한다. 치환된 알킬, 헤테로알킬, 아릴 또는 헤테로알리사이클릭 그룹의 치환체는 예를들어 C1-8 알콕시; C1-8 알킬, 할로겐, 특히, F, Cl 및 Br; 시아노, 니트로, 등을 포함한다.
보다 구체적으로, 유용한 증백제는 다음 식의 화합물을 포함한다:
XO3S-R-SH
XO3S-R-S-S-R-SO3X 및
XO3S-Ar-S-S-Ar-SO3X
상기 식에서 R은 임의로 치환된 알킬 그룹이며, 바람직하게는 1 내지 6개의 탄소원자를 가진 알킬 그룹이고, 보다 바람직하게는 1 내지 4개의 탄소원자를 가진 알킬 그룹이며; Ar은 임의로 치환된 아릴 그룹 이를테면 임의로 치환된 페닐 또는 나프틸이고; X는 소듐 또는 포타슘과 같은 적합한 카운터 이온이다.
몇가지 구체적인 적합한 증백제는 예를들어 n,n-디메틸-디티오카밤산-(3-설포프로필)에스테르; 3-머캅토-프로필설폰산-(3-설포프로필)에스테르; 3-메캅토-프로필설폰산(소듐 염); 3-머캅토-1-프로판 설폰산과의 카본산-디티오-o-에틸에스테르-s-에스테르(포타슘 염); 비스설포프로필 디설파이드; 3-(벤즈티아졸릴-s-티오)프로필 설폰산(소듐 염); 피리디늄 프로필 설포베타인; 1-소듐-3-머캅토프로판-1-설포네이트; 미국특허 제 3,778,357호에 기재된 설포알킬 설파이드 화합물; 디알킬 아미노-티옥스-메틸-티오알칸설폰산의 퍼옥사이드 산화 생성물; 및 상기의 조합물을 포함한다. 추가의 적합한 증백제가 또한 미국특허 제 3,770,598호, 4,374,709호, 4,376,685호, 4,555,315호, 및 4,673,469호에 기재되어 있으며, 이들 모두 본 발명에서 참고내용에 속한다. 본 발명의 도금 조성물에서 사용하는데 특히 바람직한 증백제는 n,n-디메틸-디티오카밤산-(3-설포프로필)에스테르와 비스-소듐-설포노프로필-디설파이드이다.
전기도금조에 존재한 이러한 촉진제의 양은 약 0.1 내지 약 1000 ppm이다. 바람직하게는, 촉진제 화합물은 약 0.5 내지 약 300 ppm, 보다 바람직하게는 약 1 내지 약 100 ppm, 및 더욱더 바람직하게는 약 2 내지 약 50 ppm의 양으로 존재한다.
계면활성제는 임의로 전기도금조에 첨가될 수 있다. 이러한 계면활성제는 전형적으로 조의 중량을 기준으로 하여 약 1 내지 10,000 pm, 보다 바람직하게는 약 5 내지 10,000 ppm의 농도로 구리 전기도금액에 첨가된다. 본 발명의 도금 조성물에 특히 적합한 계면활성제는 폴리에틸렌 글리콜 코폴리머를 비롯하여, 상용되 는 폴리에틸렌 글리콜 코폴리머이다. 이러한 폴리머는 BASF사로부터 얻을 수 있으며(BASF사에 의해 상표명 TETRONIC 및 PLURONIC하에 시판됨), 및 케막스(Chemax)사제 코폴리머이다.
평탄화제가 임의로 본 발명의 전기도금조에 첨가될 수 있다. 하나 이상의 평탄화제 성분이 본 발명의 전기도금조에 사용되는 것이 바람직하다. 이러한 평탄화제는 약 0.01 내지 약 50 ppm의 양으로 사용될 수 있다. 적합한 평탄화제의 일예는 미국특허 제 3,770,598호, 4,374,709호, 4,376,685호, 4,555,315호 및 4,673,459호에서 설명되어 있고 제시되어 있다. 일반적으로, 유용한 평탄화제는 R-N-R'(여기서, R 및 R'은 각각 독립적으로 치환되거나 비치환된 알킬 그룹 또는 치환되거나 비치환된 아릴 그룹임)을 가진 화합물과 같은 치환된 아미노 그룹을 함유한다. 전형적으로 알킬 그룹은 1 내지 6개의 탄소원자, 보다 전형적으로 1 내지 4개의 탄소원자를 가지고 있다. 적합한 아릴 그룹은 치환되거나 비치환된 페닐 또는 나프틸을 포함한다. 치환된 알킬 및 아릴 그룹의 치환체는 예를들어, 알킬, 할로 및 알콕시일 수 있다.
보다 구체적으로, 적합한 평탄화제는 1-(2-하이드록시에틸)-2-이미다졸리딘티온; 4-머캅토피리딘; 2-머캅토티아졸린; 에틸렌 티오우레아; 티오우레아; 알킬화 폴리알킬렌이민; 미국특허 제 3,956,084호에 기재된 페나조늄 화합물; n-헤테로아로마틱 환 함유 폴리머; 4급, 아크릴릭, 폴리머 아민; 폴리비닐 카바메이트; 피롤리돈; 및 이미다졸을 포함하나, 이들에 한정되지 않는다. 특히 바람직한 평탄화제는 1-(2-하이드록시에틸)-2-아미다졸리딘티온이다.
본 발명의 특히 적합한 전기도금조는 0 내지 100 g/L, 바람직하게는 0 내지 50 g/L의 황산, 15 내지 50 g/L의 구리 이온 및 바람직하게는 30 내지 45 g/L의 구리 이온, 10 내지 35 ppm의 클로라이드 이온, 및 1 내지 500 ppm의 측쇄 억제제 화합물을 포함한다. 보다 구체적으로 적합한 조는 추가로 0 내지 13 ppm의 촉진제 화합물과 0 내지 10 ppm의 평탄화제를 포함한다.
본 발명의 구리 전기도금 조성물은 이전의 구리 전기도금조와 비슷한 방식으로 적절히 사용된다. 본 발명의 도금조는 바람직하게는 실온 이하, 이를테면 약 15℃에서, 실온 또는 실온 이상, 이를테면 65℃ 이하 및 그 이상에서 사용된다. 바람직하게는, 도금조는 20 내지 25℃에서 작동된다. 도금 조성물을 에어 스파저(air sparger), 워크 피스 교반, 충돌법 또는 다른 적합한 방법에 의해 사용중 그대로 교반하는 것이 바람직하다. 도금을 기판 특성에 따라 1 내지 40 ASF의 전류에서 수행하는 것이 바람직하다. 도금 시간은 워크 피스의 어려움에 따라, 약 2 분 내지 1 시간 이상일 수 있다.
본 발명의 전기도금조는 작은 어퍼처, 예를들어 0.18㎛ 및 보다 작은 어퍼처의 양호한 충진을 제공할 뿐만아니라 시드층의 현장 보충을 제공한다. 따라서, 본 발명은 a) 산화부 또는 불연속부를 가진 시드층을 포함한 기판을 접촉시키고; b) 금속 이온원, 전해질 및 하나 이상의 측쇄 억제제 화합물을 포함하는 전기도금조와 기판을 접촉시키며; c) 전기도금조를 실질적으로 균일한 시드층을 제공하는데 충분한 금속을 침착시키는데 충분한 전류 밀도로 처리하는 단계를 포함하여 시드층을 보충하는 방법을 제공한다.
고산성의 종래 전해질에 최저로 얇은 구리 시드를 노출시키면 시드층상의 얇은 전도성 산화구리층을 제거하여, 하도층의 괴상화된 구리 시드층(구리 섬)을 노출시킨다. 바람직하게는, 본 발명의 전기도금조 조성물은 이들이 종래의 조 보다 산성이 적게 되도록 선택된다. 이러한 낮은 산성 조는 종래의 도금조 보다 산화구리 에칭과 구리 시드층 부식을 감소시킨다. 이론에 메이려는 것은 아니지만, 본 발명의 측쇄 억제제에 의해 제공된 억제 상태는 초기 회수의 전기도금중에 어퍼처의 보다 낮은 측벽을 따라 얇은 구리 시드의 선택적인 생성을 증가시킨다고 믿어진다. 본 밤령의 조성물은 종래의 전기도금조 보다 어퍼처내에 높은 구리 생성 속도를 가지고 있다.
일단 본 발명의 방법에 의해 시드층이 연속적으로 부여되면, 전기도금 충진 시퀀스(sequence)는 통상의 최하위 충진 시퀀스에 의해 계속된다. 본 기술의 숙련가에게 도금 웨이브폼(waveform)에서 핫 엔트리(hot entry) 단계의 사용이 얇은 구리 시드층상에 보이드 형성의 감소 또는 제외를 더욱 보장한다는 사실이 이해될 것이다. 특정 웨이브폼의 선택은 본 기술의 숙련가에게 알려진 다양한 요인에 좌우될 것이다.
상기에 설명한 바와 같이, 광범위한 기판이 본 발명의 조성물로 도금될 수 있다. 본 발명의 조성물은 작은 직경을 가진 회로판, 고종횡비의 마이크로바이어 및 다른 어퍼처와 같은 어려운 워크 피스를 도금하는데 특히 유용하다. 본 발명의 도금 조성물은 또한 집적회로 디바이스, 이를테면 형성된 반도체 디바이스 등을 도금하는데 특히 유용할 것이다. 본 발명의 조성물은 고종횡비(high aspect ratio) 의 마이크로바이어 및 트렌치, 이를테면 4:1 또는 그 이상의 종횡비를 가진 것들을 도금하는데 특히 적합하다.
상기에 설명한 바와 같이, 약 200 nm 또는 그 이하의 직경을 가진, 적어도 4:1의 종횡비가 본 발명의 도금액을 이용하여 결함없이(예, 이온 빔 시험에 의해 보이드 또는 봉입물이 없음) 효과적으로 구리 도금된다. 150 nm 이하, 또는 심지어 약 100 nm 이하의 직경, 및 5:1, 6:1, 7:1, 10:1 또는 그 이상, 심지어 약 15:1 이하 또는 그 이상의 종횡비를 가진 어퍼처가 본 발명의 도금액을 이용하여 효과적으로 도금될 수 있다(예, 이온 빔 시험에 의해 보이드 또는 봉입물이 없음).
따라서, 본 발명은 a) 기판을 금속 이온원, 전해질 및 하나 이상의 측쇄 억제제 화합물을 포함한 전기도금조와 접촉시키고 b) 전기도금조를 기판상에 금속층을 침착시키는데 충분한 전류 밀도로 처리하는 단계를 포함하여 기판상에 금속층을 침착시키는 방법을 제공한다.
광범위한 기판이 본 발명에 따라 구리로 도금될 수 있다. 전자 디바이스, 이를테면 집적회로의 제조에 사용된 웨이퍼, 인쇄배선판 내부층 및 외부층, 플렉서블(flexible) 회로 등의 제조에 사용된 기판이 특히 적합하다. 기판이 웨이퍼인 것이 바람직하다.
본 발명은 a) 전자 디바이스를 금속 이온원, 전해질 및 하나 이상의 측쇄 억제제 화합물을 포함한 전기도금조와 접촉시키고; b) 전기도금조를 전자 디바이스상에 금속층을 침착시키는데 충분한 전류 밀도로 처리하는 단계를 포함하여 전자 디바이스를 제조하는 방법을 제공한다.
따라서, 본 발명은 또한 각각 벽(wall)을 가진 하나 이상의 어퍼처를 함유하며, 어퍼처 벽이 그 위에 적어도 하나의 가용성 구리염, 전해질 및 하나 이상의 측쇄 억제제 화합물을 포함하는 전기도금 조성물로부터 얻어진 전해질 구리 침착물을 가진 전자 디바이스 기판을 포함한 제품을 제공한다.
반도체 웨이퍼는 일반적으로 과량의 구리로 도금된다. 집적회로의 제조 공정 중에, 반도체 웨이퍼를 때로 광택처리하여(polished) 웨이퍼 표면상의 과량의 원하지 않는 물질을 제거한다. 폴리싱(polishing)은 일반적으로 화학적-기계적 평탄화("CMP")의 형태를 취하며 여기서 화학적 활성 슬러리를 폴리싱 패드와 결합하여 사용한다. 따라서, 일단 반도체 웨이퍼를 본 발명에 따라 도금하면, 웨이퍼를 CMP로 처리하는 것이 바람직하다. CMP 공정은 본 발명에 따라 다음과 같이 수행될 수 있다.
이동형 폴리싱 패드의 표면에 대해 웨이퍼를 밀어 붙히는 웨이퍼 캐리어(carrier)에 웨이퍼를 고정시킨다. 폴리싱 패드는 종래의 부드러운 폴리싱 패드 또는 그루브가 있는 폴리싱 패드일 수 있다. 그루부가 있는 폴리싱 패드의 일예는 미국특허 제 5,177,908; 5,020,283; 5,297,364; 5,216,843; 5,329,734; 5,435,772; 5,394,655; 5,650,039; 5,489,233; 5,578,362; 5,900,164; 5,609,719; 5,628,862; 5,769,699; 5,690,540; 5,778,481; 5,645,469; 5,725,420; 5,842,910; 5,873,772; 5,921,855; 5,888,121; 5,984,769호 및 유럽특허 제806267호에 기재되어 있다. 폴리싱 패드는 폴리싱 패드를 회전시킬 수 있는 종래의 플래튼(platen)상에 위치시킬 수 있다. 폴리싱 패드는 접착제, 이를테면 양면에 접착제를 가진 양면 테이프를 포함하나, 이들에 한정되지 않는 취부 수단에 의해 플래튼상에서 취부할 수 있다.
폴리싱 용액 또는 슬러리를 폴리싱 패드상에 공급한다. 웨이퍼 캐리어를 폴리싱 패드 위에서 서로 다른 위치에 있게 할 수 있다. 웨이퍼를 웨이퍼 홀더, 진공 또는 유체 텐셔닝(tensioning)(물과 같은, 그러나 이에 한정되지 않는 유체와 같은, 그러나 이에 한정되지 않음)과 같은, 그러나 이들에 한정되지 않는 적합한 취부 수단에 의해 일정 위치로 취부할 수 있다. 취부 수단이 진공에 의한 것이라면, 웨이퍼 캐리어에 연결되어 있는 홀로우 샤프트가 있는 것이 바람직하다. 추가로, 홀로우 샤프트는 공기 또는 불활성 가스와 같은, 그러나 이들에 한정되지 않는 가스 압력을 조절하거나 진공을 이용하여 웨이퍼를 초기에 취부하는데 사용될 수 있었다. 가스는 웨이퍼를 원하는 외형을 위해 폴리싱 패드에 대해 웨이퍼를 밀착시킬 수 있다. 진공은 웨이퍼 캐리어에서 일정 위치로 웨이퍼를 초기에 취부할 수 있다. 일단 웨이퍼가 폴리싱 패드의 상단에 위치하면 진공이 유리될 수 있으며 가스 압력이 투입되어 폴리싱 패드에 대해 웨이퍼를 밀어내게 할 수 있다. 그후 과량의 또는 원하지 않는 구리가 제거된다. 플래튼과 웨이퍼 캐리어는 별개로 회전될 수 있다. 따라서, 웨이퍼를 같거나 서로 다른 속도에서 폴리싱 패드와 동일한 방향으로 회전시키거나 웨이퍼를 폴리싱 패드와 반대 방향으로 회전시킬 수 있다.
따라서, 본 발명은 반도체 웨이퍼를 회전 폴리싱 패드와 접촉시켜 반도체 웨이퍼로부터 과량의 물질을 제거하는 것을 포함하며; 여기서 반도체 웨이퍼가 적어도 하나의 가용성 구리염, 전해질 및 하나 이상의 측쇄 억제제 화합물을 포함하는 구리 전기도금 조성물에 의해 미리 전기도금된 것인 화학적 기계적 평탄화 방법을 이용하여 반도체 웨이퍼로부터 과량의 물질을 제거하는 방법을 제공한다.
또한 반도체 웨이퍼를 회전형 폴리싱 패드와 접촉시켜 반도체 웨이퍼로부터 과량의 물질을 제거하는 것을 포함하며; 여기서 반도체 웨이퍼가 상기에 설명된 조성물에 의해 미리 전기도금된 것임을 특징으로 하여 화학적 기계적 평탄화 공정을 이용하여 반도체 웨이퍼로부터 과량의 물질을 제거하는 방법이 제공된다.
본 발명이 구리 전기도금조에 관련하여 설명되었지만, 본 기술의 숙련가에게 본 발명의 혼합된 산 전해질이 다양한 도금조, 이를테면 구리 합금, 주석, 주석 합금, 니켈, 니켈-합금 등과 함께 사용될 수 있다는 사실이 이해될 것이다.
본 발명의 조성물로 광범위한 기판이 도금될 수 있다. 본 발명의 조성물은 작은 직경을 가진 회로판, 고종횡비의 마이크로바이어 및 다른 어퍼처와 같은 어려운 워크 피스를 도금하는데 특히 유용하다. 본 발명의 도금 조성물은 또한 집적회로 디바이스, 이를테면 형성된 반도체 디바이스 등을 도금하는데 특히 유용할 것이다. 본 발명의 조성물은 고종횡비(high aspect ratio)의 마이크로바이어 및 트렌치, 이를테면 4:1 또는 그 이상의 종횡비를 가진 것들을 도금하는데 특히 적합하다.

Claims (42)

  1. 금속 이온원, 전해질 및 하기 화학식을 갖는 하나 이상의 측쇄 억제제 화합물을 포함하는 전기도금조:
    [화학식]
    R-(-O-(CXYCX'Y'O)nH)m
    상기 식에서,
    R은 폴리머 주쇄이며;
    X, Y, X' 및 Y'은 각각 독립적으로 수소, 알킬, 아릴; 또는 아르알킬이고;
    n은 5 내지 100,000의 정수이며;
    m은 5 내지 500의 정수이다.
  2. 제 1 항에 있어서, 하나 이상의 측쇄 억제제가 고측쇄의(highly branched) 선형 폴리머, 덴드라이머(dendrimer) 또는 스타 폴리머(star polymer)인 전기도금조.
  3. 제 1 항에 있어서, 하나 이상의 측쇄 억제제가 산소 및 질소 중에서 선택된 하나 이상의 헤테로원자를 함유하는 전기도금조.
  4. 제 1 항에 있어서, 하나 이상의 측쇄 억제제가 10,000 이상의 분자량을 가진 전기도금조.
  5. 제 4 항에 있어서, 측쇄 억제제의 분자량이 50,000 이상인 전기도금조.
  6. 제 1 항에 있어서, 전해질이 산성인 전기도금조.
  7. 제 1 항에 있어서, 전해질이 첨가된 산이 없는 것인 전기도금조.
  8. 제 1 항에 있어서, 금속 이온이 구리 이온인 전기도금조.
  9. 제 8 항에 있어서, 구리 이온이 15 내지 50 g/L의 양으로 존재하는 전기도금조.
  10. 제 1 항에 있어서, 전해질이 추가로 할라이드를 포함하는 전기도금조.
  11. 제 10 항에 있어서, 할라이드가 10 내지 35 ppm의 양으로 존재하는 전기도금조.
  12. a) 기판을 금속 이온원, 전해질 및 하기 화학식을 갖는 하나 이상의 측쇄 억제제 화합물을 포함하는 전기도금조와 접촉시키고;
    b) 전기도금조를 전류 밀도로 처리하여 금속층을 침착시키는 단계를 포함하는 기판상에 금속층을 침착시키는 방법:
    [화학식]
    R-(-O-(CXYCX'Y'O)nH)m
    상기 식에서,
    R은 폴리머 주쇄이며;
    X, Y, X' 및 Y'은 각각 독립적으로 수소, 알킬, 아릴; 또는 아르알킬이고;
    n은 5 내지 100,000의 정수이며;
    m은 5 내지 500의 정수이다.
  13. 제 12 항에 있어서, 하나 이상의 측쇄 억제제가 고측쇄의 선형 폴리머, 덴드라이머 또는 스타 폴리머인 기판상에 금속층을 침착시키는 방법.
  14. 제 12 항에 있어서, 하나 이상의 측쇄 억제제가 산소 및 질소 중에서 선택된 하나 이상의 헤테로원자를 함유하는 기판상에 금속층을 침착시키는 방법.
  15. 제 12 항에 있어서, 하나 이상의 측쇄 억제제가 10,000 이상의 분자량을 가진 기판상에 금속층을 침착시키는 방법.
  16. 제 15 항에 있어서, 측쇄 억제제의 분자량이 50,000 이상인 기판상에 금속층을 침착시키는 방법.
  17. 제 12 항에 있어서, 전해질이 산성인 기판상에 금속층을 침착시키는 방법.
  18. 제 12 항에 있어서, 전해질이 첨가된 산이 없는 것을 특징으로 하는, 기판상에 금속층을 침착시키는 방법.
  19. 제 12 항에 있어서, 금속 이온이 구리 이온인 기판상에 금속층을 침착시키는 방법.
  20. 제 19 항에 있어서, 구리 이온이 30 내지 45 g/L의 양으로 존재하는 기판상에 금속층을 침착시키는 방법.
  21. 제 12 항에 있어서, 전해질이 추가로 할라이드를 포함하는 기판상에 금속층을 침착시키는 방법.
  22. 제 12 항에 있어서, 할라이드가 10 내지 35 ppm의 양으로 존재하는 기판상에 금속층을 침착시키는 방법.
  23. a) 전자 디바이스(device)를 금속 이온원, 전해질 및 하기 화학식을 갖는 하나 이상의 측쇄 억제제 화합물을 포함하는 전기도금조와 접촉시키고;
    b) 전기도금조를 전류 밀도로 처리하여 전자 디바이스상에 금속층을 침착시키는 단계를 포함하는 전자 디바이스를 제조하는 방법:
    [화학식]
    R-(-O-(CXYCX'Y'O)nH)m
    상기 식에서,
    R은 폴리머 주쇄이며;
    X, Y, X' 및 Y'은 각각 독립적으로 수소, 알킬, 아릴; 또는 아르알킬이고;
    n은 5 내지 100,000의 정수이며;
    m은 5 내지 500의 정수이다.
  24. 제 23 항에 있어서, 하나 이상의 측쇄 억제제가 고측쇄의 선형 폴리머, 덴드라이머 또는 스타 폴리머인 전자 디바이스를 제조하는 방법.
  25. 제 23 항에 있어서, 하나 이상의 측쇄 억제제가 산소 및 질소 중에서 선택된 하나 이상의 헤테로원자를 함유하는 전자 디바이스를 제조하는 방법.
  26. 제 23 항에 있어서, 전해질이 산성인 전자 디바이스를 제조하는 방법.
  27. 제 23 항에 있어서, 전해질이 첨가된 산이 없는 것인 전자 디바이스를 제조하는 방법.
  28. 제 23 항에 있어서, 금속 이온이 구리 이온인 전자 디바이스를 제조하는 방법.
  29. 제 28 항에 있어서, 구리 이온이 30 내지 45 g/L의 양으로 존재하는 전자 디바이스를 제조하는 방법.
  30. 제 23 항에 있어서, 전해질이 추가로 할라이드를 포함하는 전자 디바이스를 제조하는 방법.
  31. 하나 이상의 어퍼처(aperture)를 함유하며, 어퍼처 벽이 각각 적어도 하나의 가용성 구리염, 전해질 및 하기 화학식을 갖는 하나 이상의 측쇄 억제제 화합물을 포함하는 전기도금 조성물로부터 얻어진 전해질 구리 침착물을 함유한 전자 디바이스 기판을 포함하는 제품:
    [화학식]
    R-(-O-(CXYCX'Y'O)nH)m
    상기 식에서,
    R은 폴리머 주쇄이며;
    X, Y, X' 및 Y'은 각각 독립적으로 수소, 알킬, 아릴; 또는 아르알킬이고;
    n은 5 내지 100,000의 정수이며;
    m은 5 내지 500의 정수이다.
  32. 반도체 웨이퍼를 회전형 폴리싱 패드(polishing pad)와 접촉시켜 반도체 웨이퍼로부터 과량의 물질을 제거하는 것을 포함하며;
    반도체 웨이퍼가 적어도 하나의 가용성 구리염, 전해질 및 하기 화학식을 갖는 하나 이상의 측쇄 억제제 화합물을 포함한 구리 전기도금 조성물에 의해 미리 전기도금된 것임을 특징으로 하여 화학적 기계적 평탄화 공정을 이용하여 반도체 웨이퍼로부터 과량의 물질을 제거하는 방법:
    [화학식]
    R-(-O-(CXYCX'Y'O)nH)m
    상기 식에서,
    R은 폴리머 주쇄이며;
    X, Y, X' 및 Y'은 각각 독립적으로 수소, 알킬, 아릴; 또는 아르알킬이고;
    n은 5 내지 100,000의 정수이며;
    m은 5 내지 500의 정수이다.
  33. 제 32 항에 있어서, 하나 이상의 측쇄 억제제가 고측쇄의 선형 폴리머, 덴드라이머 또는 스타 폴리머인 것을 특징으로 하는, 화학적 기계적 평탄화 공정을 이용하여 반도체 웨이퍼로부터 과량의 물질을 제거하는 방법.
  34. 제 32 항에 있어서, 하나 이상의 측쇄 억제제가 산소 및 질소 중에서 선택된 하나 이상의 헤테로원자를 함유하는 것을 특징으로 하는, 화학적 기계적 평탄화 공정을 이용하여 반도체 웨이퍼로부터 과량의 물질을 제거하는 방법.
  35. 제 32 항에 있어서, 전해질이 산성인 것을 특징으로 하는, 화학적 기계적 평탄화 공정을 이용하여 반도체 웨이퍼로부터 과량의 물질을 제거하는 방법.
  36. 제 32 항에 있어서, 전해질이 첨가된 산이 없는 것을 특징으로 하는, 화학적 기계적 평탄화 공정을 이용하여 반도체 웨이퍼로부터 과량의 물질을 제거하는 방법.
  37. 제 32 항에 있어서, 금속 이온이 구리 이온인 것을 특징으로 하는, 화학적 기계적 평탄화 공정을 이용하여 반도체 웨이퍼로부터 과량의 물질을 제거하는 방법.
  38. 제 37 항에 있어서, 구리 이온이 15 내지 50 g/L의 양으로 존재하는 것을 특징으로 하는, 화학적 기계적 평탄화 공정을 이용하여 반도체 웨이퍼로부터 과량의 물질을 제거하는 방법.
  39. 제 32 항에 있어서, 전해질이 추가로 할라이드를 포함하는 것을 특징으로 하는, 화학적 기계적 평탄화 공정을 이용하여 반도체 웨이퍼로부터 과량의 물질을 제거하는 방법.
  40. 반도체 웨이퍼를 회전형 폴리싱 패드와 접촉시켜 반도체 웨이퍼로부터 과량의 물질을 제거하는 것을 포함하며;
    반도체 웨이퍼가 제 1 항의 전기도금조에 의해 미리 전기도금된 것임을 특징으로 하여 화학적 기계적 평탄화 공정을 이용하여 반도체 웨이퍼로부터 과량의 물질을 제거하는 방법.
  41. a) 산화부(oxidation) 또는 불연속부(discontinuity)를 가진 시드층(seed layer)을 포함한 기판을 접촉시키고;
    b) 기판을 금속 이온원, 전해질 및 하기 화학식을 갖는 하나 이상의 측쇄 억제제 화합물을 포함한 전기도금조와 접촉시키고;
    c) 전기도금조를 전류 밀도로 처리하여 금속을 침착시키고 실질적으로 균일한 시드층을 제공하는 단계를 포함하는 시드층의 보충 방법:
    [화학식]
    R-(-O-(CXYCX'Y'O)nH)m
    상기 식에서,
    R은 폴리머 주쇄이며;
    X, Y, X' 및 Y'은 각각 독립적으로 수소, 알킬, 아릴; 또는 아르알킬이고;
    n은 5 내지 100,000의 정수이며;
    m은 5 내지 500의 정수이다.
  42. 산소 및 질소 중에서 선택된 하나 이상의 헤테로원자를 함유하고 10,000 보다 크거나 동일한 분자량을 가진 하기 화학식을 갖는 하나 이상의 측쇄 폴리머 화합물을 금속 전기도금조에 첨가하는 단계를 포함하는 전기도금조로부터 금속의 도금 속도를 억제하는 방법:
    [화학식]
    R-(-O-(CXYCX'Y'O)nH)m
    상기 식에서,
    R은 폴리머 주쇄이며;
    X, Y, X' 및 Y'은 각각 독립적으로 수소, 알킬, 아릴; 또는 아르알킬이고;
    n은 5 내지 100,000의 정수이며;
    m은 5 내지 500의 정수이다.
KR1020010062984A 2000-10-13 2001-10-12 시드 보충 및 전기도금조 Expired - Fee Related KR100852636B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US24036500P 2000-10-13 2000-10-13
US60/240,365 2000-10-13

Publications (2)

Publication Number Publication Date
KR20020029630A KR20020029630A (ko) 2002-04-19
KR100852636B1 true KR100852636B1 (ko) 2008-08-18

Family

ID=22906233

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010062984A Expired - Fee Related KR100852636B1 (ko) 2000-10-13 2001-10-12 시드 보충 및 전기도금조

Country Status (5)

Country Link
US (1) US6682642B2 (ko)
EP (1) EP1197587B1 (ko)
JP (1) JP4116781B2 (ko)
KR (1) KR100852636B1 (ko)
DE (1) DE60123189T2 (ko)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1111096A3 (en) * 1999-12-15 2004-02-11 Shipley Company LLC Seed layer repair method
US7135404B2 (en) * 2002-01-10 2006-11-14 Semitool, Inc. Method for applying metal features onto barrier layers using electrochemical deposition
US20050109627A1 (en) * 2003-10-10 2005-05-26 Applied Materials, Inc. Methods and chemistry for providing initial conformal electrochemical deposition of copper in sub-micron features
US6660153B2 (en) * 2000-10-20 2003-12-09 Shipley Company, L.L.C. Seed layer repair bath
US6797146B2 (en) * 2000-11-02 2004-09-28 Shipley Company, L.L.C. Seed layer repair
US6881319B2 (en) * 2000-12-20 2005-04-19 Shipley Company, L.L.C. Electrolytic copper plating solution and method for controlling the same
US6866764B2 (en) * 2002-02-21 2005-03-15 Michigan Molecular Institute Processes for fabricating printed wiring boards using dendritic polymer copper nanocomposite coatings
US7316772B2 (en) * 2002-03-05 2008-01-08 Enthone Inc. Defect reduction in electrodeposited copper for semiconductor applications
US8002962B2 (en) 2002-03-05 2011-08-23 Enthone Inc. Copper electrodeposition in microelectronics
US6858124B2 (en) * 2002-12-16 2005-02-22 3M Innovative Properties Company Methods for polishing and/or cleaning copper interconnects and/or film and compositions therefor
US7311946B2 (en) * 2003-05-02 2007-12-25 Air Products And Chemicals, Inc. Methods for depositing metal films on diffusion barrier layers by CVD or ALD processes
US20050092611A1 (en) * 2003-11-03 2005-05-05 Semitool, Inc. Bath and method for high rate copper deposition
US7255810B2 (en) 2004-01-09 2007-08-14 Cabot Microelectronics Corporation Polishing system comprising a highly branched polymer
JP2007066109A (ja) * 2005-08-31 2007-03-15 Fujitsu Ltd データ送受信制御装置およびデータ送受信制御方法
TWI328622B (en) 2005-09-30 2010-08-11 Rohm & Haas Elect Mat Leveler compounds
US7905994B2 (en) * 2007-10-03 2011-03-15 Moses Lake Industries, Inc. Substrate holder and electroplating system
US20090188553A1 (en) * 2008-01-25 2009-07-30 Emat Technology, Llc Methods of fabricating solar-cell structures and resulting solar-cell structures
US8262894B2 (en) 2009-04-30 2012-09-11 Moses Lake Industries, Inc. High speed copper plating bath
WO2011001847A1 (ja) * 2009-07-01 2011-01-06 Jx日鉱日石金属株式会社 Ｕｌｓｉ微細銅配線埋め込み用電気銅めっき液
JP5714581B2 (ja) 2009-07-30 2015-05-07 ビーエーエスエフ ソシエタス・ヨーロピアＢａｓｆ Ｓｅ マイクロメーター以下の機構をボイドを形成することなく満たすための抑制剤を含む金属メッキ用組成物
JP5775077B2 (ja) 2009-07-30 2015-09-09 ビーエーエスエフ ソシエタス・ヨーロピアＢａｓｆ Ｓｅ 無ボイドでのサブミクロン構造物充填用の、抑制剤を含有する金属メッキ組成物
DE102009036311B4 (de) * 2009-08-06 2021-10-28 Te Connectivity Corporation Selbstschmierende Beschichtung, selbstschmierendes Bauteil, Beschichtungselektrolyt und Verfahren zur Herstellung einer selbstschmierenden Beschichtung
WO2011064734A1 (en) 2009-11-30 2011-06-03 Basf Se Process for removing a bulk material layer from a substrate and a chemical mechanical polishing agent suitable for this process
CN102648258B (zh) 2009-11-30 2015-04-08 巴斯夫欧洲公司 从衬底去除本体材料层的方法以及适于该方法的化学机械抛光剂
WO2012032469A1 (en) 2010-09-08 2012-03-15 Basf Se Aqueous polishing composition and process for chemically mechanically polishing substrate materials for electrical, mechanical and optical devices
MY175638A (en) 2010-09-08 2020-07-03 Basf Se Aqueous polishing composition and process for chemically mechanically polishing substrates containing silicon oxide dielectic and polysilicon films.
EP2614122A4 (en) 2010-09-08 2014-01-15 Basf Se AQUEOUS CLEANSING COMPOSITIONS WITH N-SUBSTITUTED DIAZENIUM DIOXIDE AND / OR N'-HYDROXY DIAZENIUM OXIDE SALTS
US9070632B2 (en) 2010-10-07 2015-06-30 Basf Se Aqueous polishing composition and process for chemically mechanically polishing substrates having patterned or unpatterned low-k dielectric layers
SG190334A1 (en) 2010-12-10 2013-06-28 Basf Se Aqueous polishing composition and process for chemically mechanically polishing substrates containing silicon oxide dielectric and polysilicon films
KR20140012660A (ko) 2011-03-11 2014-02-03 바스프 에스이 베이스 웨이퍼 관통 비아들을 형성하는 방법
US8945513B2 (en) 2011-03-18 2015-02-03 International Business Machines Corporation Star polymer nanoshells and methods of preparation thereof
US9809891B2 (en) 2014-06-30 2017-11-07 Rohm And Haas Electronic Materials Llc Plating method
DE112015007121B4 (de) 2015-11-12 2023-10-05 Mitsubishi Electric Corporation Verfahren zum Bilden einer Cu-Plattierung sowie Cu-plattiertes Substrat mit einer Cu-Plattierung gebildet nach dem Verfahren
EP3415664B1 (en) 2017-06-16 2019-09-18 ATOTECH Deutschland GmbH Aqueous acidic copper electroplating bath and method for electrolytically depositing of a copper coating
EP3518631A1 (en) 2018-01-29 2019-07-31 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Anisotropic etching using highly branched polymers

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6024857A (en) * 1997-10-08 2000-02-15 Novellus Systems, Inc. Electroplating additive for filling sub-micron features

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3864222A (en) * 1973-03-26 1975-02-04 Technic Baths for Electrodeposition of Gold and Gold Alloys and Method Therefore
US4038161A (en) * 1976-03-05 1977-07-26 R. O. Hull & Company, Inc. Acid copper plating and additive composition therefor
US4376685A (en) * 1981-06-24 1983-03-15 M&T Chemicals Inc. Acid copper electroplating baths containing brightening and leveling additives
JPS5855587A (ja) * 1981-09-25 1983-04-01 Seiko Instr & Electronics Ltd 銅−スズ合金めつき浴
JPH0232359B2 (ja) * 1982-08-24 1990-07-19 Seiko Instr & Electronics Kotakudoosuzugokinmetsukyoku
US5068013A (en) * 1988-08-23 1991-11-26 Shipley Company Inc. Electroplating composition and process
US5328589A (en) * 1992-12-23 1994-07-12 Enthone-Omi, Inc. Functional fluid additives for acid copper electroplating baths
JP3263750B2 (ja) * 1993-12-08 2002-03-11 奥野製薬工業株式会社 酸性銅めっき浴及びこれを使用するめっき方法
JP2000510289A (ja) 1996-12-16 2000-08-08 インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン 集積回路チップ上の電気めっき相互接続構造
JP3486087B2 (ja) * 1997-12-29 2004-01-13 日本表面化学株式会社 アルカリ性亜鉛又は亜鉛合金用めっき浴及びめっきプロセス
US6444110B2 (en) * 1999-05-17 2002-09-03 Shipley Company, L.L.C. Electrolytic copper plating method
US6679983B2 (en) * 2000-10-13 2004-01-20 Shipley Company, L.L.C. Method of electrodepositing copper

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6024857A (en) * 1997-10-08 2000-02-15 Novellus Systems, Inc. Electroplating additive for filling sub-micron features

Also Published As

Publication number Publication date
EP1197587A2 (en) 2002-04-17
US20020043468A1 (en) 2002-04-18
KR20020029630A (ko) 2002-04-19
EP1197587A3 (en) 2002-05-15
JP2002235187A (ja) 2002-08-23
US6682642B2 (en) 2004-01-27
DE60123189D1 (de) 2006-11-02
EP1197587B1 (en) 2006-09-20
JP4116781B2 (ja) 2008-07-09
DE60123189T2 (de) 2007-10-11

Similar Documents

Publication Publication Date Title
KR100852636B1 (ko) 시드 보충 및 전기도금조
KR101089618B1 (ko) 전기도금조
EP1054080B1 (en) Electrolytic copper plating solutions
US6679983B2 (en) Method of electrodepositing copper
KR20080100223A (ko) 마이크로 전자공학에서의 구리 전착
KR100971267B1 (ko) 전해질
US6660153B2 (en) Seed layer repair bath
EP1201790B1 (en) Seed layer
US6649038B2 (en) Electroplating method
US20020074242A1 (en) Seed layer recovery
EP1477588A1 (en) Copper Electroplating composition for wafers
US6797146B2 (en) Seed layer repair
US20060183328A1 (en) Electrolytic copper plating solutions
US20020090484A1 (en) Plating bath
US20020079232A1 (en) Seed layer deposition
JP2003321792A (ja) 銅めっき浴および該めっき浴を用いる微細回路配線形成方法並びにこれに使用する装置
KR20020032347A (ko) 시드층
KR20020031074A (ko) 도금조

Legal Events

Date Code Title Description
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

A201 Request for examination
P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E90F Notification of reason for final refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

FPAY Annual fee payment

Payment date: 20120727

Year of fee payment: 5

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

FPAY Annual fee payment

Payment date: 20130723

Year of fee payment: 6

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

FPAY Annual fee payment

Payment date: 20140722

Year of fee payment: 7

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

FPAY Annual fee payment

Payment date: 20150716

Year of fee payment: 8

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 8

FPAY Annual fee payment

Payment date: 20160720

Year of fee payment: 9

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 9

FPAY Annual fee payment

Payment date: 20170719

Year of fee payment: 10

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 10

FPAY Annual fee payment

Payment date: 20180718

Year of fee payment: 11

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 11

FPAY Annual fee payment

Payment date: 20190718

Year of fee payment: 12

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 12

PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20200812

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20200812

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301