KR100825811B1

KR100825811B1 - 고속 검사가 가능한 반도체 소자 자동검사장치

Info

Publication number: KR100825811B1
Application number: KR1020070019919A
Authority: KR
Inventors: 장철웅; 장승호; 이재일; 이영진
Original assignee: 삼성전자주식회사
Priority date: 2007-02-27
Filing date: 2007-02-27
Publication date: 2008-04-29
Anticipated expiration: 2027-02-27
Also published as: US7772828B2; US20080204066A1

Abstract

저 비용으로 고효율의 고속 검사가 가능한 반도체 소자 자동검사장치에 관해 개시한다. 이를 위해 본 발명은 반도체 소자를 전기적으로 검사하는 자동검사장치본체와, 자동검사장치 본체 내에 설치된 드라이버와 비교기를 제어할 수 있는 에프.피.지.에이(FPGA)와, FPGA의 출력단과 연결되어 FPGA의 동작주파수를 배가(doubling)시키는 가속회로와, FPGA의 출력단과 연결되어 반도체 소자로부터 입력된 동작주파수를 FPGA의 동작주파수로 변환하는 감속회로를 구비하는 것을 특징으로 하는 고속 검사가 가능한 반도체 소자 자동검사장치를 제공한다. 따라서 가속회로 및 감속회로에 의하여 FPGA의 동작주파수가 갖는 제한을 극복하여 효율적인 자동검사장치를 실현할 수 있다.

자동검사장치, 에프.피.지.에이(FPGA), 고속검사. 가속회로.

Description

고속 검사가 가능한 반도체 소자 자동검사장치{Automatic test equipment capable of high speed test}

도 1은 일반적인 반도체 메모리 소자용 자동검사장치 본체의 블록도이다.

도 2는 종래 기술에 의한 자동검사장치 본체 내에 설치된 드라이버와 비교기를 제어할 수 있는 FPGA의 동작을 설명하는 블록도이다.

도 3은 본 발명에 바람직한 실시예에 따라 자동검사장치 본체 내에 설치된 드라이버와 비교기를 제어할 수 있는 FPGA에 가속회로와 감속회로가 추가된 시스템의 동작을 설명하는 블록도이다.

도 4는 도 3의 가속회로를 설명하기 위한 회로도이다.

도 5는 도 3의 감속회로를 설명하기 위한 회로도이다.

도 6은 본 발명에 의한 자동검사장치에서 드라이버 및 비교기가 설치된 핀 일렉트로닉스의 냉각방식을 설명하기 위한 개략도이다.

본 발명은 반도체 소자의 전기적 검사에 관한 것으로, 더욱 상세하게는 반도체 메모리 소자의 전기적 검사를 진행하는데 사용되는 자동검사장치(ATE: Automatic Test Equipment)에 관한 것이다.

반도체 소자는 웨이퍼 상태로 생산되고, 반도체 패키지로서의 조립이 완료된 후, 사용자에게 전달되기 앞서 최종적으로 전기적 검사를 받게 된다. 특히 대용량화, 고속화, 다핀화가 급격히 진행되고 있는 디램(DRAM)과 같은 반도체 메모리 소자에서는, 이에 대응하여 전기적 검사공정에서 검사 효율을 높이는 것이 중요한 문제로 대두되고 있다. 이를 위하여 반도체 소자의 전기적 검사 공정은 검사효율을 높이기 위해 쓰루풋 시간의 개선(improving of throughput time)에 초점을 맞추어 발전하고 있다. 상기 쓰루풋 시간의 개선은 아래의 3가지 방향에서 모색될 수 있다. 첫째 검사 프로그램을 조정하여 검사시간을 단축시키는 것이 하나의 방향이고, 둘째 한번에 검사할 수 있는 피시험 반도체소자(DUT: Device Under Test)의 개수를 증가시키는 방법 즉, 병렬검사시 피검사 반도체소자(DUT)의 개수를 늘리는 것이 또 하나의 방향이다. 마지막으로 세 번째는 자동검사장치(ATE)에서 하드웨어적으로 고속검사 성능을 개선하여 실현하는 방향이다. 본 발명은 위의 세 번째인 자동검사장치(ATE)에서 하드웨어적으로 고속검사 성능을 개선시키는 것에 중점을 둔 발명이다.

도 1을 참조하면, 전기적 검사는 웨이퍼 생산 공정이나, 조립공정에서 발생된 결함을 발견하여 불량품을 제거(screening)하여 양품만을 골라내는 것이 목적이다. 이러한 전기적 검사를 위하여, 자동검사장치 본체(100)와, 인터페이스 보드(200)인 소켓 보드(socket board)가 필요하고, 피시험 반도체 소자(DUT: Device Under Test, 300)를 효과적으로 로딩(loading)하기 위하여 핸들러(handler)가 필요하다.

상기 자동검사장치 본체(100)는 내부에 설치된 하드웨어 구성 요소를 제어하기 위한 테스터 중앙 처리장치(tester processor, 110)가 있고, 내부의 하드웨어 구성요소로는 프로그램어블 전원(programmable power supply, 112), 직류 파라메터 측정 유닛(DC parameter measurement unit, 114), 알고리듬 패턴 발생기(Algorithmic Pattern Generator, 116), 타이밍 발생기(Timing Generator, 118), 파형 발생기(Wave Sharp Formatter, 120) 및 드라이버(Driver) 및 비교기(comparator)가 내장된 핀 일렉트로닉스(Pin Electronics, 150)등이 있다. 따라서, 자동검사장치 본체(100)는 테스터 중앙처리 장치(110)에서 작동되는 테스트 프로그램에 의해 상기 하드웨어적 구성요소들이 서로 신호를 주고받으며 소켓보드(200)를 통해 핀 일렉트로닉스(150)에 연결된 피시험 반도체 소자(300)에 대한 전기적 기능을 검사하게 된다.

한편 상기 테스트 프로그램(test program)은, 크게 직류검사(DC test), 교류 검사(AC Test) 및 기능 검사(Function test)로 이루어진다. 이때 상기 기능검사는 반도체 메모리 소자, 예컨대 디램(DRAM)의 실제 동작 상황에 맞추어 그 기능을 확인하는 것이다. 즉, 자동검사장치(100)의 알고리듬 패턴 발생기(116), 타이밍 발생기(118) 및 파형 발생기(120)에서 만들어진 입력 신호를 상기 피시험 반도체 소자(300), 예컨대 디램(DRAM)에 쓰고(Write operation), 그것을 디램의 출력에서 읽어들여(Read operation), 예상 패턴(expected pattern)과 비교회로(Comparator)를 통해 확인한다.

도 2를 참조하면, 반도체 메모리 소자의 일종인 디램(DRAM)의 전기적 검사공정에서, 자동검사장치(ATE) 본체는, 도면과 같이 드라이버(130), 비교기(140) 신호를 FPGA(FPGA: Field Programmable Gate Array, 160)기능을 갖는 반도체 소자 내에서 제어한다. 상기 FPGA(160)란, 반도체 소자의 일종으로 사용자의 요구에 맞게 로직 회로를 프로그래밍하여 사용할 수 있는 일종의 에이직(ASIC: Application Specific Integrate Circuit)형 반도체 소자를 말한다.

따라서 알고리드믹 패턴 발생기(116) 및 타이밍 발생기(118)를 통해 신호 패턴이 나와 FPGA(160)의 드라이버(130) 및 비교기(140) 단자에 연결되면, FPGA(160)내에서는 이들의 드라이버(130) 및 비교기(140)를 신호를 제어하여 피시험 반도체 소자(DUT, 300)와 연결한다.

한편, 이러한 드라이버(130) 및 비교기(140)를 제어하는 것이 일반적으로 상기 FPGA(160)를 통하여 이루어지기 때문에, 자동검사장치(ATE)의 최대 동작 주파수는 FPGA(160)가 갖는 최대 동작 속도 이상으로 동작하는 것이 불가능하다. 가령 도면과 같이 FPGA(160)의 최대 동작주파수가 400㎒라면, 피시험 반도체 소자(300)의 동작주파수가 400㎒ 이상의 DDR2, DDR3형 디램(DRAM)의 전기적 검사는 수행할 수 없다. 여기서 상기 FPGA(160)의 최대 동작주파수가 400㎒ 이상이 되지 않는 것은, FPGA 회로가 만들어진 반도체 칩 내부의 커패시턴스가 주요 원인으로 간주된 다. 따라서 FPGA(160) 이상의 동작속도를 갖는 반도체 소자를 전기적으로 검사하기 위해서는, 새로운 자동검사장치(ATE)를 개발해야 하고, 이에 따른 막대한 자금이 소요되는 것이 불가피한 현실이다.

본 발명이 이루고자 하는 기술적 과제는 상술한 문제점들을 해결할 수 있도록 자동검사장치 본체 내부의 FPGA 끝단에 추가로 가속회로 및 감속회로를 설치하여 실제로 FPGA 최대 동작주파수의 2배 이상의 고속 동작을 피시험 반도체 소자 내에서 실현할 수 있는 고속 검사가 가능한 반도체 소자 자동검사장치를 제공하는데 있다.

상기 기술적 과제를 달성하기 위해 본 발명에 의한 고속 검사가 가능한 반도체 소자 자동검사장치는, 반도체 소자를 전기적으로 검사하는 자동검사장치 본체와, 상기 자동검사장치 본체 내에 설치된 드라이버와 비교기를 제어할 수 있는 FPGA, 상기 FPGA의 출력단과 연결되어 상기 FPGA의 동작주파수를 배가(doubling)시키는 가속회로 및 상기 FPGA의 출력단과 연결되어 반도체 소자로부터 입력된 동작주파수를 상기 FPGA의 동작주파수로 변환하는 감속회로를 구비하는 것을 특징으로 한다.

본 발명의 바람직한 실시예에 의하면, 상기 자동검사장치 본체는, 드라이버 및 비교기에 전원을 공급하는 프로그램어블 전원 공급기(programmable power supply)와, 상기 드라이버 및 비교기에 연결되어 동작하는 직류 파라메터 측정 유 닛과, 상기 드라이버 및 비교기에 알고리드믹 패턴을 제공하는 알고리드믹 패턴 발생기와, 상기 알고리드믹 패턴 발생기와 연결되어 동작하는 타이밍 발생기와, 상기 알고리드믹 패턴 발생기 및 타이밍 발생기와 연결되어 원하는 파형을 상기 드라이버 및 비교기로 제공하는 파형 발생기(wave sharp formatter) 및 상기 프로그램어블 전원공급기, 직류 파라메터 측정 유닛, 파형 발생기와 연결되고 내부에 복수개의 드라이버 및 비교기가 설치된 핀 일렉트로닉스(pin electronics)를 구비하는 것이 적합하다.

또한 본 발명의 바람직한 실시예에 의하면, 상기 핀 일렉트로닉스는 외부의 냉각장치(chiller)와 연결되어 자동검사장치에서 발생한 열을 냉각시키는 것이 적합하다.

바람직하게는, 상기 자동검사장치는, 반도체 메모리 소자 혹은 반도체 메모리 소자를 포함하는 믹스드 시그널 반도체 소자를 전기적으로 검사하고, 반도체 소자, 예컨대 디램을 병렬방식으로 검사하는 것이 적합하다.

본 발명의 바람직한 실시예에 의하면, 상기 가속회로 및 감속회로는 상기 자동검사장치 본체 내에 설치된 것이 적합하고, 상기 FPGA의 드라이버 및 비교기의 개수는 원래 존재하던 드라이버 및 비교기 개수(N)의 2N배인 것이 적합하다.

또한 본 발명의 바람직한 실시예에 의하면, 상기 가속회로는 내부에 상기 FPGA의 출력단과 연결된 2:1 다중화기(MUX)를 포함하고, 상기 2:1 다중화기(MUX)에서 출력된 신호와 연결된 신호 보상 블록(signal compensation block)을 포함하고, 상기 2:1 다중화기와 연결되어 상기 2:1 다중화기(MUX)로 들어가는 2개의 신호를 서로 동기화시키는 스큐 회로(skew circuit)를 포함하는 것이 적합하다.

이때, 상기 신호 보상 블록 및 스큐 회로는 내부에 릴레이(relay)를 포함하며, 상기 릴레이는 독립적으로 지연시간의 설정이 가능한 것이 적합하다.

또한 본 발명의 바람직한 실시예에 의하면, 상기 감속 회로는, 내부에 반도체 소자(DUT)의 출력단과 연결되는 2:1 다중화기(MUX)를 포함하고, 상기 2:1 다중화기(MUX)의 출력된 신호와 연결된 신호 보상 블록(signal compensation block)을 포함하고, 상기 2:1 다중화기와 연결되어 상기 신호 보상 블록에서 출력된 신호를 동기화시키는 디-스큐(de skew) 회로를 포함하는 것이 적합하다.

바람직하게는, 상기 디-스큐 회로는 내부에 플립플롭(flip-flop) 회로의 클록(clock)을 이용하여 2:1 다중화기에서 출력된 신호를 동기화시키는 것이 적합하다.

본 발명에 따르면, 자동검사장치 본체 내부에 있는 FPGA 끝단에 가속회로 및 감속회로를 추가로 설치하여 FPGA의 동작주파수가 갖는 제한을 극복할 수 있다. 따라서 동작속도가 고속인 반도체 소자에 대해서 새로운 자동검사장치를 구입하지 않고 기존의 자동검사장치를 갱신하여 사용함으로써 저 비용, 고효율의 전기적 검사공정을 실현할 수 있다.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 그러나, 아래의 상세한 설명에서 개시되는 실시예는 본 발명을 한정하려는 의미가 아니라, 본 발명이 속한 기술분야에서 통상의 지식을 가진 자에게, 본 발명의 개시가 실시 가능한 형태로 완전해지도록 발명의 범주를 알려주기 위해 제 공되는 것이다.

도 3을 참조하면, 본 발명에 의한 고속 검사가 가능한 반도체 소자 자동검사장치는, 반도체 소자를 전기적으로 검사할 수 있는 자동검사장치 본체(도 1의 100)와, 상기 자동검사장치 본체 내에 설치된 드라이버(170, 172)와 비교기(180, 182)를 제어할 수 있는 FPGA(190)와, 상기 FPGA의 출력단에 연결되어 FPGA의 동작주파수를 배가시키는 가속회로(400)와, 상기 FPGA(190)의 출력단과 연결되어 반도체 소자로부터 입력된 동작주파수를 상기 FPGA(190)의 동작주파수로 변환하는 감속회로(500)로 이루어진다.

여기서 상기 자동검사장치 본체는, 드라이버 및 비교기에 전원을 공급하는 프로그램어블 전원 공급기(programmable power supply)와, 상기 드라이버 및 비교기에 연결되어 동작하는 직류 파라메터 측정 유닛과, 상기 드라이버 및 비교기에 알고리드믹 패턴을 제공하는 알고리드믹 패턴 발생기와, 상기 알고리드믹 패턴 발생기와 연결되어 동작하는 타이밍 발생기와, 상기 알고리드믹 패턴 발생기 및 타이밍 발생기와 연결되어 원하는 파형을 상기 드라이버 및 비교기로 제공하는 파형 발생기(wave sharp formatter) 및 상기 프로그램어블 전원공급기, 직류 파라메터 측정 유닛, 파형 발생기와 연결되고 내부에 복수개의 드라이버 및 비교기가 설치된 핀 일렉트로닉스(pin electronics)를 포함하는 것이 적합하다.

한편, 본 발명에 의한 고속 검사가 가능한 반도체 소자 자동검사장치는, 도2와 같이 기존에 FPGA 내에 존재하던 드라이버 및 비교기 개수(N)의 2N배에 해당하는 드라이버(170, 172) 및 비교기(180, 182) 개수를 갖는다. 그리고 FPGA(190)의 드라이버(170, 172) 출력단에 가속회로(400)가 추가로 연결되어 있다. 상기 가속회로(400)에 의하여 FPGA(190) 반도체 소자 자체가 갖는 동작속도의 제약을 극복하고, FPGA의 동작속도를 800㎒로 올릴 수 있다.

또한 본 발명에 의한 고속 검사가 가능한 반도체 소자 자동검사장치는, FPGA(190) 내의 비교기(180, 182) 출력단에 감속회로(500)가 추가로 연결되어 있다. 상기 감속회로(500)는 반도체 소자, 즉 피시험 반도체소자(DUT, 300)로부터 입력된 동작주파수를 상기 FPGA(190)의 동작주파수로 변환하는 역할을 수행한다. 즉, 800㎒로 전기적 검사를 위해 동작했던 주파수를 400㎒로 낮추는 역할을 수행한다. 이에 따라 피시험 반도체 소자(300)를 800㎒의 동작속도로 검사하는 것이 가능하게 된다.

이렇게 고속으로 전기적 검사가 가능한 자동검사장비는, 반도체 메모리 소자, 예컨대 디램(DRAM)과 같은 반도체 메모리 소자의 전기적 검사에서 병렬검사에 응용될 수 있다. 또한 상기 자동검사장비는 반도체 메모리 소자를 포함하는 믹스드 시그널 반도체 소자의 전기적 검사에도 응용될 수 있다. 여기서 상기 가속회로(400) 및 감속회로(500)는 자동검사장치 본체 내에 설치된 것이 적합하다.

도 4는 도 3의 가속회로를 설명하기 위한 회로도이다.

도 4를 참조하면, 본 발명에 의한 가속회로(400)는 FPGA 반도체 소자의 드라 이브 출력단(402)과 연결된다. 또한 상기 가속회로는 내부에 2:1 다중화기(MUX, 410), 신호 보상 블록(420) 및 스큐회로(430)를 포함한다. 또한 본 발명에 의한 가속회로(400)의 출력단(404)은 피시험 반도체 소자로 들어가는 입력 신호가 된다.

상기 2:1 다중화기(410)는 입력신호, 예컨대 FPGA 반도체 소자의 드라이브 출력단(402)의 동작주파수를 두 배로 만드는 역할을 수행한다. 이에 따라 FPGA의 드라이브 출력단(402)의 동작주파수가 400㎒인 경우, 2:1 다중화기(410)를 통과하면서 동작주파수는 800㎒로 2배로 빨라져 피시험 반도체 소자의 입력단(404)으로 전달된다.

상기 신호보상블록(420)은, 상기 2:1 다중화기(410)에서 출력된 신호와 연결되고, 상기 2:1 다중화기(410)에서 출력된 신호에 신호를 보상함으로서 신호의 왜곡을 줄이는 기능을 수행한다. 이를 위하여 상기 신호 보상 블록(420) 내에 릴레이(421)를 포함하고, 상기 릴레이(421)는 독립적으로 지연시간의 설정이 가능하도록 설계되어 있다.

상기 스큐회로(430)는, 상기 2:1 다중화기(410) 내의 2개의 다중화기(MUX)가 동기화 되도록 하기 위해 외부로부터 들어오는 800㎒ 클록(clock)을 사용하여 서로 맞추는 역할을 수행한다. 상기 스큐 회로(430) 내에도 역시 릴레이(431)가 포함되어 있어 독립적으로 지연시간의 설정이 가능하도록 설계되어 있다.

도 5는 도 3의 감속회로를 설명하기 위한 회로도이다.

도 5를 참조하면, 본 발명에 의한 감속회로(500)는 피시험 반도체 소자의 출력단(도면의 DQSX8, DQSX4, SEL, 502)이 감속회로(500) 내에 있는 2:1 다중화 기(MUX, 510)와 연결된다. 상기 감속회로(500)는 내부에 2:1 다중화기(MUX, 510), 신호 보상 블록(520) 및 디-스큐회로(de-skew circuit, 530)를 포함한다. 또한 본 발명에 의한 감속회로(500)의 출력단(504)은 FPGA의 비교기로 들어가는 입력 신호가 된다.

상기 2:1 다중화기(510)는 입력신호(도면의 DQSX8, DQSX4, SEL, 502)의 동작주파수를 800㎒에서 400㎒로 반감시키는 역할을 수행한다. 따라서 피시험 반도체 소자에서 800㎒로 동작하다가 피시험 반도체 소자를 통해 나온 출력신호(도면의 DQSX8, DQSX4, SEL)가 다시 감속회로(500)의 2:1 다중화기(510)를 거치면서 400㎒로 변환되어 FPGA의 고유 동작주파수와 같아진다.

상기 신호보상블록(520)은, 피시험 반도체 소자로부터 나온 출력신호의 신호 손실을 보상하는 기능을 수행하며, 이를 위하여 내부에 릴레이(521)를 포함하고, 상기 릴레이(521)는 독립적으로 지연시간의 설정이 가능하도록 설계되어 있다.

상기 스큐회로(530)는, 상기 2:1 다중화기(510)의 출력 클록과, 상기 신호 보상 회로(520)에서 출력되는 클록을 이용하여, 내부에 있는 플립플록 회로(flip-flop circuit)에서 동기화된 주파수, 예컨대 400㎒의 동작주파수로 맞추는 역할을 수행한다.

도 6을 참조하면, 일반적으로 자동검사장치는 드라이버 및 비교기기 설치된 핀 일렉트로닉스가 테스트 헤드(test head, 700) 내에 탑재된다. 상기 핀 일렉트로 닉스 내부에는 FPGA 반도체 소자가 동시에 탑재된다. 본 발명에서는 테스트 헤드(700)에 전원 공급기 및 냉각장치(600)가 동시에 연결된다. 따라서 전원공급기 및 냉각장치용 인터페이스 케이블(650)을 통해 테스트 헤드(700)가 냉각되기 때문에 자동검사장치가 고속으로 동작하면서 발생하는 열을 외부로 효율적으로 배출할 수 있다.

본 발명은 상기한 실시예에 한정되지 않으며, 본 발명이 속한 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 많은 변형이 가능함이 명백하다.

따라서, 상술한 본 발명에 따르면, 자동검사장치 내부에 있는 FPGA 끝단에 가속회로 및 감속회로를 추가로 설치하여 FPGA의 동작주파수가 갖는 제한을 극복할 수 있다. 실질적으로 400㎒급 FPGA가 장착된 자동검사장치를 이용하여 저 비용으로 800㎒ 이상의 FPGA를 갖는 자동검사장치를 실현시킬 수 있다. 따라서 동작속도가 고속인 반도체 소자에 대해서 새로운 자동검사장치를 사용하지 않고 기존의 자동검사장치를 갱신하여 재 사용함으로써 저 비용, 고효율의 전기적 검사공정을 실현할 수 있다.

Claims

반도체 소자를 전기적으로 검사하는 자동검사장치 본체;

상기 자동검사장치 내에 설치된 드라이버와 비교기를 제어할 수 있는 에프.피.지.에이(FPGA);

상기 에프.피.지.에이(FPGA)의 출력단과 연결되어 상기 에프.피.지.에이(FPGA)의 동작주파수를 배가(doubling)시키는 가속회로; 및

상기 에프.피.지.에이(FPGA)의 출력단과 연결되어 반도체 소자로부터 입력된 동작주파수를 상기 에프.피.지.에이(FPGA)의 동작주파수로 변환하는 감속회로를 구비하는 것을 특징으로 하는 고속 검사가 가능한 반도체 소자 자동검사장치.
제1항에 있어서,

상기 자동검사장치 본체는,

드라이버 및 비교기에 전원을 공급하는 프로그램어블 전원 공급기(programmable power supply);

상기 드라이버 및 비교기에 연결되어 동작하는 직류 파라메터 측정 유닛;

상기 드라이버 및 비교기에 알고리드믹 패턴을 제공하는 알고리드믹 패턴 발생기;

상기 알고리드믹 패턴 발생기와 연결되어 동작하는 타이밍 발생기;

상기 알고리드믹 패턴 발생기 및 타이밍 발생기와 연결되어 원하는 파형을 상기 드라이버 및 비교기로 제공하는 파형 발생기(wave sharp formatter); 및

상기 프로그램어블 전원공급기, 직류 파라메터 측정 유닛, 파형 발생기와 연결되고 내부에 복수개의 드라이버 및 비교기가 설치된 핀 일렉트로닉스(pin electronics)를 구비하는 것을 특징으로 하는 고속 검사가 가능한 반도체 소자 자동검사장치.
제1항에 있어서,

상기 자동검사장치는, 병렬방식으로 반도체 소자를 검사하는 것을 특징으로 하는 고속 검사가 가능한 반도체 소자 자동검사장치.
제1항에 있어서,

상기 자동검사장치는, 반도체 메모리 소자를 전기적으로 검사하는 것을 특징으로 하는 고속 검사가 가능한 반도체 소자 자동검사장치.
제1항에 있어서,

상기 자동검사장치는, 반도체 메모리 소자를 포함하는 믹스드 시그널(mixed signal) 반도체 소자를 전기적으로 검사하는 것을 특징으로 하는 고속 검사가 가능한 반도체 소자 자동검사장치.
제4항에 있어서,

상기 반도체 메모리 소자는 디램(DRAM)인 것을 특징으로 하는 고속 검사가 가능한 반도체 소자 자동검사장치.
제1항에 있어서,

상기 가속회로는 상기 자동검사장치 본체 내에 설치된 것을 특징으로 하는 고속 검사가 가능한 반도체 소자 자동검사장치.
제1항에 있어서,

상기 감속회로는 상기 자동검사장치 본체 내에 설치된 것을 특징으로 하는 고속 검사가 가능한 반도체 소자 자동검사장치.
제1항에 있어서,

상기 에프.피.지.에이(FPGA)의 드라이버 및 비교기의 개수는 원래 존재하던 드라이버 및 비교기 개수(N)의 2N배인 것을 특징으로 하는 고속 검사가 가능한 반도체 소자 자동검사장치.
제1항에 있어서,

상기 가속회로는 내부에 상기 에프.피.지.에이(FPGA)의 출력단과 연결된 2:1 다중화기(MUX)를 포함하는 것을 특징으로 하는 고속 검사가 가능한 반도체 소자 자동검사장치.
제10항에 있어서,

상기 가속회로는 상기 2:1 다중화기(MUX)에서 출력된 신호와 연결된 신호 보상 블록(signal compensation block)을 더 구비하는 것을 특징으로 하는 고속 검사가 가능한 반도체 소자 자동검사장치.
제11항에 있어서,

상기 신호 보상 블록은 내부에 릴레이(relay)를 포함하며, 상기 릴레이는 독립적으로 지연시간의 설정이 가능한 것을 특징으로 하는 고속 검사가 가능한 반도체 소자 자동검사장치.
제10항에 있어서,

상기 가속회로는 상기 2:1 다중화기와 연결되어 상기 2:1 다중화기(MUX)로 들어가는 2개의 신호를 서로 동기화시키는 스큐 회로(skew circuit)를 더 구비하는 것을 특징으로 하는 고속 검사가 가능한 반도체 소자 자동검사장치.
제13항에 있어서,

상기 스큐 회로는 내부에 릴레이(relay)를 포함하며, 상기 릴레이는 독립적으로 지연시간의 설정이 가능한 것을 특징으로 하는 고속 검사가 가능한 반도체 소자 자동검사장치.
제1항에 있어서,

상기 감속 회로는, 내부에 반도체 소자(DUT)의 출력단과 연결되는 2:1 다중화기(MUX)를 포함하는 것을 특징으로 하는 고속 검사가 가능한 반도체 소자 자동검사장치.
제15항에 있어서,

상기 감속회로는 상기 2:1 다중화기(MUX)의 출력된 신호와 연결된 신호 보상 블록(signal compensation block)을 더 구비하는 것을 특징으로 하는 고속 검사가 가능한 반도체 소자 자동검사장치.
제16항에 있어서,

상기 신호 보상 블록은 내부에 릴레이(relay)를 포함하며, 상기 릴레이는 독립적으로 지연시간의 설정이 가능한 것을 특징으로 하는 고속 검사가 가능한 반도체 소자 자동검사장치.
제16항에 있어서,

상기 감속회로는 상기 2:1 다중화기와 연결되어 상기 신호 보상 블록에서 출력된 신호를 동기화시키는 디-스큐(de skew) 회로를 더 포함하는 것을 특징으로 하는 고속 검사가 가능한 반도체 소자 자동검사장치.
제18항에 있어서,

상기 디-스큐 회로는 내부에 플립플롭(flip-flop) 회로의 클록(clock)을 이용하여 2:1 다중화기에서 출력된 신호를 동기화시키는 것을 특징으로 하는 고속 검사가 가능한 반도체 소자 자동검사장치.
제2항에 있어서,

상기 핀 일렉트로닉스는 외부의 냉각장치(chiller)와 연결되어 자동검사장치본체에서 발생한 열을 냉각시키는 것을 특징으로 하는 고속 검사가 가능한 반도체 소자 자동검사장치.