[go: up one dir, main page]

KR100784869B1 - 대기 전류를 줄일 수 있는 메모리 시스템 - Google Patents

대기 전류를 줄일 수 있는 메모리 시스템 Download PDF

Info

Publication number
KR100784869B1
KR100784869B1 KR1020060057698A KR20060057698A KR100784869B1 KR 100784869 B1 KR100784869 B1 KR 100784869B1 KR 1020060057698 A KR1020060057698 A KR 1020060057698A KR 20060057698 A KR20060057698 A KR 20060057698A KR 100784869 B1 KR100784869 B1 KR 100784869B1
Authority
KR
South Korea
Prior art keywords
supply voltage
external supply
flash memories
memory
chip select
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020060057698A
Other languages
English (en)
Inventor
한상국
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060057698A priority Critical patent/KR100784869B1/ko
Priority to US11/797,987 priority patent/US20080046640A1/en
Application granted granted Critical
Publication of KR100784869B1 publication Critical patent/KR100784869B1/ko
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3275—Power saving in memory, e.g. RAM, cache
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Power Engineering (AREA)
  • Power Sources (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

여기에는 호스트로부터의 외부 공급 전압을 입력받는 메모리 시스템이 제공되며, 메모리 시스템은 복수의 플래시 메모리들과; 상기 호스트로부터의 액세스 요청에 응답하여 상기 플래시 메모리들을 각각 선택하기 위한 칩 선택 신호들을 발생하도록 구성된 메모리 컨트롤러와; 그리고 상기 칩 선택 신호들에 응답하여 상기 외부 공급 전압을 상기 플래시 메모리들 중 적어도 하나로 공급하는 스위치 회로를 포함한다.

Description

대기 전류를 줄일 수 있는 메모리 시스템{MEMORY SYSYTEM CAPABLE OF REDUCING STANDBY CURRET}
도 1은 본 발명의 일 실시예에 따른 메모리 시스템을 보여주는 블록도이다.
도 2는 본 발명의 다른 실시예에 따른 메모리 시스템을 보여주는 블록도이다.
도 3은 도 1에 도시된 스위치 회로를 보여주는 회로도이다.
도 4 및 도 5는 본 발명의 또 다른 실시예들에 따른 메모리 시스템을 보여주는 블록도이다.
* 도면의 주요 부분에 대한 부호 설명 *
100 : 호스트 200 : 메모리 컨트롤러
300 : 스위치 회로
본 발명은 저장 매체에 관한 것으로, 좀 더 구체적으로 반도체 메모리를 이용한 메모리 시스템에 관한 것이다.
다양한 제품들(예를 들면, 전자 제품들)의 디지털 데이터를 저장하는 데 메 모리 카드들이 일반적으로 사용된다. 메모리 카드들의 예들은 데이터를 저장하기 위해서 플래시-타입 또는 EEPROM-타입 메모리 셀들을 사용하는 플래시 카드들을 포함한다. 플래시 카드들은 비교적 작은 모양을 가지며, 디지털 카메라들, 휴대용 컴퓨터들, 셋톱 박스들, 그리고 휴대용 또는 다른 소형 오디오 플레이어들/리코더들(예를 들면, MP3 장치들, PMP 장치들, 등)과 같은 제품들의 디지털 데이터를 저장하는 데 사용되어 오고 있다.
그러한 전자 장치들에 있어서, 고용량 메모리 카드에 대한 요구가 점차적으로 증가되고 있다. 고용량 메모리 카드는 카드 내에 포함되는 플래시 메모리들의 수를 증가시킴으로써 달성될 수 있다. 메모리 카드의 용량이 증가됨에 따라, 메모리 카드의 대기 전류가 점차적으로 증가될 것이다. 이는 그러한 메모리 카드를 포함한 전자 장치의 사용 시간/대기 시간이 감소됨을 의미한다. 따라서, 고용량 메모리 카드의 대기 전류를 줄일 수 있는 기술이 절실히 요구되고 있다.
본 발명의 목적은 대기 전류를 줄일 수 있는 메모리 시스템을 제공하는 것이다.
본 발명의 예시적인 실시예들은 호스트로부터의 외부 공급 전압을 입력받는 메모리 시스템을 제공하며, 메모리 시스템은 복수의 플래시 메모리들과; 상기 호스트로부터의 액세스 요청에 응답하여 상기 플래시 메모리들을 각각 선택하기 위한 칩 선택 신호들을 발생하도록 구성된 메모리 컨트롤러와; 그리고 상기 칩 선택 신 호들에 응답하여 상기 외부 공급 전압을 상기 플래시 메모리들 중 적어도 하나로 공급하는 스위치 회로를 포함한다.
예시적인 실시예에 있어서, 상기 적어도 하나의 플래시 메모리로 상기 외부 공급 전압이 공급될 때, 상기 스위치 회로는 상기 외부 공급 전압이 나머지 플래시 메모리들로 공급되는 것을 차단한다.
예시적인 실시예에 있어서, 상기 메모리 시스템은 메모리 카드를 포함한다.
예시적인 실시예에 있어서, 상기 스위치 회로는 상기 플래시 메모리들에 각각 대응하며, 대응하는 칩 선택 신호들에 의해서 각각 제어되는 스위치들을 포함한다.
예시적인 실시예에 있어서, 상기 스위치들 각각은 상기 메모리 시스템이 실장되는 보드에 직접 연결되도록 구성되는 개별 소자를 포함한다.
예시적인 실시예에 있어서, 상기 스위치 회로는 상기 메모리 컨트롤러 내에 형성된다. 상기 스위치 회로는 상기 칩 선택 신호들에 응답하여 상기 플래시 메모리들에 각각 연결된 전원 라인들 중 어느 하나로 상기 외부 공급 전압을 전달한다. 상기 메모리 컨트롤러는 상기 외부 공급 전압을 변환하고 변환된 전압을 상기 스위치 회로로 출력하는 전압 변환 회로를 포함한다. 상기 전압 변환 회로는 상기 외부 공급 전압을 조정/바이패스/승압하고 상기 조정된/바이패스된/승압된 전압을 상기 스위치 회로로 출력한다.
예시적인 실시예에 있어서, 상기 스위치 회로는 상기 메모리 컨트롤러 내에 형성된다. 상기 스위치 회로는 상기 칩 선택 신호들에 응답하여 상기 전압 변환 회 로로부터의 전압을 상기 플래시 메모리들에 각각 연결된 전원 라인들 중 어느 하나로 공급한다.
예시적인 실시예에 있어서, 상기 메모리 컨트롤러는 상기 칩 선택 신호들이 소정 시간 동안 비활성화될 때 인터럽트 정보를 상기 호스트로 제공한다.
예시적인 실시예에 있어서, 상기 호스트는 상기 메모리 컨트롤러로부터의 인터럽트 정보에 응답하여 상기 외부 공급 전압을 차단한다.
본 발명의 다른 실시예들은 복수의 플래시 메모리들을 포함하고 호스트로부터의 외부 공급 전압을 입력받는 메모리 시스템의 대기 전류 감소 방법을 제공하며, 이 대기 전류 감소 방법은 상기 플래시 메모리들 중 어느 하나에 대한 액세스 동작이 요청되었는 지의 여부를 판별하는 단계와; 그리고 상기 플래시 메모리들 중 어느 하나에 대한 액세스 동작이 요청될 때, 상기 외부 공급 전압을 상기 액세스 동작이 요청된 플래시 메모리로 선택적으로 공급하는 단계를 포함한다.
예시적인 실시예에 있어서, 대기 전류 감소 방법은 상기 외부 공급 전압이 액세스되지 않는 나머지 플래시 메모리들로 공급되는 것을 차단하는 단계를 더 포함한다.
예시적인 실시예에 있어서, 상기 판별 단계는 상기 플래시 메모리들 중 어느 하나에 대한 액세스 동작이 요청될 때, 상기 액세스될 플래시 메모리의 칩 선택 신호를 활성화시키고 나머지 플래시 메모리들의 칩 선택 신호들을 비활성화시키는 단계를 포함한다.
예시적인 실시예에 있어서, 상기 공급 단계는 상기 활성화된 칩 선택 신호에 응답하여 상기 액세스될 플래시 메모리로 상기 외부 공급 전압을 공급하고 상기 비활성화된 칩 선택 신호들에 응답하여 상기 나머지 플래시 메모리들로 공급될 상기 외부 공급 전압을 차단하는 단계를 포함한다.
예시적인 실시예에 있어서, 상기 칩 선택 신호들이 소정 시간 동안 비활성화될 때 상기 호스트로 인터럽트 정보를 출력하는 단계를 더 포함한다.
예시적인 실시예에 있어서, 상기 호스트는 상기 메모리 컨트롤러로부터의 인터럽트 정보에 응답하여 상기 외부 공급 전압을 차단한다.
참조 부호들이 본 발명의 바람직한 실시 예들에 상세히 표시되어 있으며, 그것의 예들이 참조 도면들에 표시되어 있다. 가능한 어떤 경우에도, 동일한 참조 번호들이 동일한 또는 유사한 부분을 참조하기 위해서 설명 및 도면들에 사용된다.
아래에서, 메모리 시스템으로서 메모리 카드가 본 발명의 특징 및 기능을 설명하기 위한 한 예로서 사용된다. 하지만, 이 기술 분야에 정통한 사람은 여기에 기재된 내용에 따라 본 발명의 다른 이점들 및 성능을 쉽게 이해할 수 있을 것이다. 본 발명은 다른 실시 예들을 통해 또한, 구현되거나 적용될 수 있을 것이다. 게다가, 상세한 설명은 본 발명의 범위, 기술적 사상 그리고 다른 목적으로부터 상당히 벗어나지 않고 관점 및 응용에 따라 수정되거나 변경될 수 있다.
도 1은 본 발명의 일 실시예에 따른 메모리 시스템을 보여주는 블록도이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 메모리 시스템은 호스트(100)에 의해서 제어되는 메모리 카드(400)를 포함한다. 본 발명에 따른 메모리 카드(400)는 다양한 방식들로 호스트(100)와 인터페이스하도록 구현될 수 있다. 예를 들면, 메모리 카드(400)는 PC 카드(또는, PCMCIA 카드), 플래시 카드, 플래시 디스크, 멀티미디어 카드, 그리고 ATA 카드를 포함할 것이다. 카드 형태와 달리, 본 발명의 메모리 카드(400)가 호스트(100)가 실장되는 보드에 직접 실장될 수 있는 형태로 구현될 수 있음은 이 분야의 통상적인 지식을 습득한 자들에게 자명하다.
메모리 카드(400)는 호스트(100)로부터 제공되는 전원 전압(이하, 외부 공급 전압이라 칭함) (VEXT)을 공급받고, 메모리 컨트롤러(200)와 복수의 플래시 메모리들(200_1∼200_n)을 포함한다. 메모리 컨트롤러(200)는 호스트(100)로부터의 요청(예를 들면, 읽기, 쓰기, 그리고 소거 동작들)에 따라 플래시 메모리들(200_1∼200_n)을 제어하도록 구성된다. 예를 들면, 플래시 메모리(예를 들면, 200_1)에 대한 읽기/쓰기/소거 동작이 호스트(100)로부터 요청될 때, 메모리 컨트롤러(200)는 플래시 메모리(200_1)에 공급될 칩 선택 신호(/CE1)를 활성화시킨다. 이러한 경우, 나머지 플래시 메모리들(예를 들면, 200_2∼200_n)에 대응하는 칩 선택 신호들(/CE2∼/CEn)은 비활성화될 것이다. 비록 도면에는 도시되지 않았지만, 플래시 메모리들(200_0∼200_n)에는 메모리 컨트롤러(200)로부터의 제어/데이터/어드레스 신호들이 공통으로 제공될 것이다.
계속해서 도 1을 참조하면, 본 발명의 메모리 카드(400)는 칩 선택 신호들(/CE1∼/CEn)에 응답하여 동작하는 스위치 회로(300)를 더 포함한다. 스위치 회로(300)는 칩 선택 신호들(/CE1∼/CEn)에 응답하여 호스트(100)로부터 제공되는 외부 공급 전압(VEXT)을 플래시 메모리들(200_1∼200_n)로 선택적으로 공급할 것이다. 예를 들면, 칩 선택 신호(/CE1)가 활성화될 때, 스위치 회로(300)는 칩 선택 신호(/CE1)가 공급되는 플래시 메모리(200_1)로 외부 공급 전압(VEXT)을 공급하고 나머지 플래시 메모리들(200_2∼200_n)로 공급되는 외부 공급 전압(VEXT)을 차단한다. 칩 선택 신호들(/CE1∼/CEn)은 동작 모드에 따라 동시에 또는 개별적으로 활성화될 것이다. 또는, 칩 선택 신호들(/CE1∼/CEn) 중 일부(예를 들면, 적어도 2개의 신호들)가 동작 모드에 따라 동시에 활성화될 것이다. 스위치 회로(300)는 플래시 메모리들(200_1∼200_n) 각각에 대응하는 스위치들(SW1∼SWn)을 포함한다. 스위치들(SW1∼SWn)은 대응하는 플래시 메모리들(200_1∼200_n)의 칩 선택 신호들(/CE1∼/CEn)에 의해서 각각 제어된다.
동작 설명에 있어서, 메모리 카드(400)가 호스트(100)와 연결되면, 외부 공급 전압(VEXT)은 메모리 컨트롤러(200) 및 스위치 회로(300)로 공급될 것이다. 이후, 호스트(100)로부터 플래시 메모리(200_1)에 대한 읽기/쓰기/소거 동작이 요청될 때, 메모리 컨트롤러(200)는 호스트(100)의 요청에 응답하여 칩 선택 신호(/CE1)를 활성화시키고 칩 선택 신호들(/CE2∼/CEn)을 비활성화시킨다. 칩 선택 신호(/CE1)가 활성화됨에 따라, 외부 공급 전압(VEXT)은 스위치(SW1)를 통해 플래시 메모리(200_1)로 공급될 것이다. 이와 동시에, 칩 선택 신호들(/CE2∼/CEn)이 비활성화되기 때문에, 스위치 회로(300)는 외부 공급 전압(VEXT)이 플래시 메모리들(200_2∼200_n)로 공급되는 것을 방지한다. 이는 선택되지 않은 플래시 메모리들(200_2∼200_n)에 의해서 소모되는 대기 전류를 줄일 수 있음을 의미한다. 플래시 메모리(200_1)의 요청된 동작이 완료되면, 메모리 컨트롤러(200)는 칩 선택 신호(/CE1)를 비활성화시킨다.
이상의 설명으로부터 알 수 있듯이, 메모리 카드(400)는 액세스될 플래시 메모리에만 외부 공급 전압(VEXT)이 공급되도록 구성된다. 이때, 메모리 카드(400) 내에 있는 나머지 플래시 메모리들로의 전압 공급은 스위치 회로(300)를 통해 차단된다. 따라서, 불필요하게 소모되는 메모리 카드(400)의 대기 전류를 줄이는 것이 가능하다. 대기 전류의 감소 효과는 메모리 카드(400)의 용량 증가(또는, 메모리 카드에 포함된 플래시 메모리들의 수)에 비례하여 향상될 것이다. 이와 더불어, 호스트(100)로부터의 액세스 동작이 일정 시간 동안 요청되지 않을 때 또는 플래시 메모리들의 칩 선택 신호들이 일정 시간 동안 비활성화될 때, 메모리 컨트롤러(200)는 인터럽트를 통해 메모리 카드(400)의 대기 상태를 호스트(100)로 알려줄 수 있다. 이는 호스트(100)가 대기 상태의 메모리 카드(400)로 공급되는 전원을 차단하게 한다. 결과적으로, 메모리 카드를 포함한 시스템이 대기 모드로 진입할 때 메모리 카드에 의해서 소모되는 대기 전류를 보다 줄일 수 있다.
도 1에 도시된 스위치 회로(300)에 있어서, 스위치들(SW1∼SWn)은 메모리 카드(400)의 보드 상에 연결되도록 구성되는 개별 소자를 이용하여 구현될 수 있다. 이에 반해서, 도 2에 도시된 바와 같이, 스위치 회로(300)가 메모리 컨트롤러(200) 내에 집적될 수 있음은 이 분야의 통상적인 지식을 습득한 자들에게 자명하다. 도 2에 있어서, 도 1에 도시된 것과 동일한 구성 요소들은 동일한 참조 번호들로 표기되며, 그것에 대한 설명은 그러므로 생략될 것이다. 이러한 경우, 도 3에 도시된 바와 같이, 스위치 회로(300)는 플래시 메모리들(200_1∼200_n)에 각각 대응하는 PMOS 트랜지스터들(SW1∼SWn)로 구현될 것이다. PMOS 트랜지스터들(SW1∼SWn)은 대 응하는 칩 선택 신호들(/CE1∼/CEn)에 의해서 각각 제어된다. 도 2에 도시된 메모리 카드는 상술한 차이점을 제외하면 도 1에 도시된 것과 실질적으로 동일하게 동작하며, 그것에 대한 설명은 그러므로 생략될 것이다.
도 4는 본 발명의 다른 실시예에 따른 메모리 시스템을 보여주는 블록도이다.
도 4를 참조하면, 본 발명의 메모리 시스템, 즉 메모리 카드(400b)는 메모리 컨트롤러(200b), 복수의 플래시 메모리들(200_1∼200_n), 그리고 스위치 회로(300)를 포함한다. 도 4에 있어서, 도 1에 도시된 것과 동일한 구성 요소들은 동일한 참조 번호들로 표기될 것이다. 도 4에 도시된 스위치 회로(300) 및 플래시 메모리들(200_1∼200_n)은 도 1에 도시된 것과 실질적으로 동일하며, 그것에 대한 설명은 그러므로 생략될 것이다. 메모리 컨트롤러(200b)는 호스트(100)로부터의 외부 공급 전압(VEXT)을 변환하고 변환된 전압(VC)을 스위치 회로(300)로 공급하는 전압 변환 회로(220)를 포함한다. 전압 변환 회로(220)는 동작 조건(예를 들면, 외부 공급 전압이 특정 전압보다 낮은 지의 여부)에 따라 다양한 방식들로 외부 공급 전압을 제어하도록 구성될 수 있다. 예를 들면, 전압 변환 회로(220)는 외부 공급 전압(VEXT)을 조정하고 조정된 전압을 변환 전압(VC)으로서 스위치 회로(300)로 출력하도록 구성될 수 있다. 또는, 전압 변환 회로(220)는 외부 공급 전압(VEXT)을 승압하고 승압된 전압을 변환 전압(VC)으로서 스위치 회로(300)로 출력하도록 구성될 수 있다. 또는, 전압 변환 회로(220)는 외부 공급 전압(VEXT)을 바이패스시키고 바이패스된 전압을 변환 전압(VC)으로서 스위치 회로(300)로 출력하도록 구성될 수 있다. 도 4에 도시된 메모리 카드(400b)는 상술한 차이점을 제외하면 도 1에 도시된 것과 실질적으로 동일하게 동작한다.
도 5에 도시된 바와 같이, 도 4에 도시된 스위치 회로(300)가 메모리 컨트롤러(200c) 내에 집적될 수 있음은 자명하다. 이러한 경우, 도 3에 도시된 것과 달리, 도 5의 스위치 회로(300)는 외부 공급 전압(VEXT) 대신 전압 변환 회로(220)의 출력 전압(VC)을 입력받고 입력된 전압을 대응하는 전압 라인(201)을 통해 선택된 플래시 메모리로 공급할 것이다. 도 5에 있어서, 도 4에 도시된 것과 동일한 구성 요소들은 동일한 참조 번호들로 표기되며, 그것에 대한 설명은 그러므로 생략될 것이다.
본 발명의 범위 또는 기술적 사상을 벗어나지 않고 본 발명의 구조가 다양하게 수정되거나 변경될 수 있음은 이 분야에 숙련된 자들에게 자명하다. 예를 들면, 본 발명이 메모리 카드 형태에 국한되지 않음은 이 분야의 통상적인 지식을 습득한 자들에게 자명하다. 예를 들면, 본 발명에 따른 대기 전류 제어 방식은 전자 제품의 보드 상에 직접 연결되도록 구성된 저장 장치들에도 적용될 수 있다.
상술한 내용을 고려하여 볼 때, 만약 본 발명의 수정 및 변경이 아래의 청구항들 및 동등물의 범주 내에 속한다면, 본 발명이 이 발명의 변경 및 수정을 포함하는 것으로 여겨진다.
상술한 바와 같이, 동작하지 않는 플래시 메모리로 공급되는 전원을 차단함으로써 메모리 카드의 대기 전류를 줄이는 것이 가능하다.

Claims (19)

  1. 호스트로부터의 외부 공급 전압을 입력받는 메모리 시스템에 있어서:
    복수의 플래시 메모리들과;
    상기 호스트로부터의 액세스 요청에 응답하여 상기 플래시 메모리들을 각각 선택하기 위한 칩 선택 신호들을 발생하도록 구성된 메모리 컨트롤러와; 그리고
    상기 칩 선택 신호들에 응답하여 상기 외부 공급 전압을 상기 플래시 메모리들 중 적어도 하나로 공급하는 스위치 회로를 포함하는 것을 특징으로 하는 메모리 시스템.
  2. 제 1 항에 있어서,
    상기 적어도 하나의 플래시 메모리로 상기 외부 공급 전압이 공급될 때, 상기 스위치 회로는 상기 외부 공급 전압이 나머지 플래시 메모리들로 공급되는 것을 차단하는 것을 특징으로 하는 메모리 시스템.
  3. 제 1 항에 있어서,
    상기 메모리 시스템은 메모리 카드를 포함하는 것을 특징으로 하는 메모리 시스템.
  4. 제 1 항에 있어서,
    상기 스위치 회로는 상기 플래시 메모리들에 각각 대응하며, 대응하는 칩 선택 신호들에 의해서 각각 제어되는 스위치들을 포함하는 것을 특징으로 하는 메모리 시스템.
  5. 제 4 항에 있어서,
    상기 스위치들 각각은 상기 메모리 시스템이 실장되는 보드에 직접 연결되도록 구성되는 개별 소자를 포함하는 것을 특징으로 하는 메모리 시스템.
  6. 제 1 항에 있어서,
    상기 스위치 회로는 상기 메모리 컨트롤러 내에 형성되는 것을 특징으로 하는 메모리 시스템.
  7. 제 6 항에 있어서,
    상기 스위치 회로는 상기 칩 선택 신호들에 응답하여 상기 플래시 메모리들에 각각 연결된 전원 라인들 중 어느 하나로 상기 외부 공급 전압을 전달하는 것을 특징으로 하는 메모리 시스템.
  8. 제 6 항에 있어서,
    상기 메모리 컨트롤러는 상기 외부 공급 전압을 변환하고 변환된 전압을 상기 스위치 회로로 출력하는 전압 변환 회로를 포함하는 것을 특징으로 하는 메모리 시스템.
  9. 제 8 항에 있어서,
    상기 전압 변환 회로는 상기 외부 공급 전압을 조정/바이패스/승압하고 상기 조정된/바이패스된/승압된 전압을 상기 스위치 회로로 출력하는 것을 특징으로 하는 메모리 시스템.
  10. 제 8 항에 있어서,
    상기 스위치 회로는 상기 메모리 컨트롤러 내에 형성되는 것을 특징으로 하는 메모리 시스템.
  11. 제 10 항에 있어서,
    상기 스위치 회로는 상기 칩 선택 신호들에 응답하여 상기 전압 변환 회로로부터의 전압을 상기 플래시 메모리들에 각각 연결된 전원 라인들 중 어느 하나로 공급하는 것을 특징으로 하는 메모리 시스템.
  12. 제 1 항에 있어서,
    상기 메모리 컨트롤러는 상기 칩 선택 신호들이 소정 시간 동안 비활성화될 때 인터럽트 정보를 상기 호스트로 제공하는 것을 특징으로 하는 메모리 시스템.
  13. 제 12 항에 있어서,
    상기 호스트는 상기 메모리 컨트롤러로부터의 인터럽트 정보에 응답하여 상기 외부 공급 전압을 차단하는 것을 특징으로 하는 메모리 시스템.
  14. 복수의 플래시 메모리들을 포함하고 호스트로부터의 외부 공급 전압을 입력받는 메모리 시스템의 대기 전류 감소 방법에 있어서:
    상기 플래시 메모리들 중 어느 하나에 대한 액세스 동작이 요청되었는 지의 여부를 판별하는 단계와; 그리고
    상기 플래시 메모리들 중 어느 하나에 대한 액세스 동작이 요청될 때, 상기 외부 공급 전압을 상기 액세스 동작이 요청된 플래시 메모리로 선택적으로 공급하는 단계를 포함하는 것을 특징으로 하는 대기 전류 감소 방법.
  15. 제 14 항에 있어서,
    상기 외부 공급 전압이 액세스되지 않는 나머지 플래시 메모리들로 공급되는 것을 차단하는 단계를 더 포함하는 것을 특징으로 하는 대기 전류 감소 방법.
  16. 제 14 항에 있어서,
    상기 판별 단계는 상기 플래시 메모리들 중 어느 하나에 대한 액세스 동작이 요청될 때, 상기 액세스될 플래시 메모리의 칩 선택 신호를 활성화시키고 나머지 플래시 메모리들의 칩 선택 신호들을 비활성화시키는 단계를 포함하는 것을 특징으 로 하는 대기 전류 감소 방법.
  17. 제 16 항에 있어서,
    상기 공급 단계는 상기 활성화된 칩 선택 신호에 응답하여 상기 액세스될 플래시 메모리로 상기 외부 공급 전압을 공급하고 상기 비활성화된 칩 선택 신호들에 응답하여 상기 나머지 플래시 메모리들로 공급될 상기 외부 공급 전압을 차단하는 단계를 포함하는 것을 특징으로 하는 대기 전류 감소 방법.
  18. 제 17 항에 있어서,
    상기 칩 선택 신호들이 소정 시간 동안 비활성화될 때 상기 호스트로 인터럽트 정보를 출력하는 단계를 더 포함하는 것을 특징으로 하는 대기 전류 감소 방법.
  19. 제 18 항에 있어서,
    상기 호스트는 상기 메모리 컨트롤러로부터의 인터럽트 정보에 응답하여 상기 외부 공급 전압을 차단하는 것을 특징으로 하는 대기 전류 감소 방법.
KR1020060057698A 2006-06-26 2006-06-26 대기 전류를 줄일 수 있는 메모리 시스템 Expired - Fee Related KR100784869B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020060057698A KR100784869B1 (ko) 2006-06-26 2006-06-26 대기 전류를 줄일 수 있는 메모리 시스템
US11/797,987 US20080046640A1 (en) 2006-06-26 2007-05-09 Memory system with reduced standby current

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060057698A KR100784869B1 (ko) 2006-06-26 2006-06-26 대기 전류를 줄일 수 있는 메모리 시스템

Publications (1)

Publication Number Publication Date
KR100784869B1 true KR100784869B1 (ko) 2007-12-14

Family

ID=39102695

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060057698A Expired - Fee Related KR100784869B1 (ko) 2006-06-26 2006-06-26 대기 전류를 줄일 수 있는 메모리 시스템

Country Status (2)

Country Link
US (1) US20080046640A1 (ko)
KR (1) KR100784869B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090240884A1 (en) * 2008-03-18 2009-09-24 Ming-Feng Chen Playback apparatus for multiple memory cards of the same type
US9671855B2 (en) * 2014-06-30 2017-06-06 Micron Technology, Inc. Apparatuses and methods of entering unselected memories into a different power mode during multi-memory operation
CN104679609B (zh) * 2015-02-11 2017-12-15 北京配天技术有限公司 数控系统
US10614014B2 (en) * 2016-09-26 2020-04-07 Hitachi, Ltd. Semiconductor storage device having a memory controller, a selection unit and a switch unit connected to each other

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06202931A (ja) * 1993-01-04 1994-07-22 Toshiba Corp メモリモジュール
US6078540A (en) 1996-07-24 2000-06-20 Micron Technology, Inc. Selective power distribution circuit for an integrated circuit
JP2003316643A (ja) * 2002-04-23 2003-11-07 Canon Inc 電子機器用制御装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01100793A (ja) * 1987-10-13 1989-04-19 Nec Corp Ｃｍｏｓ型半導体メモリ回路
JP2001167586A (ja) * 1999-12-08 2001-06-22 Toshiba Corp 不揮発性半導体メモリ装置
US7039755B1 (en) * 2000-05-31 2006-05-02 Advanced Micro Devices, Inc. Method and apparatus for powering down the CPU/memory controller complex while preserving the self refresh state of memory in the system
JP2002032990A (ja) * 2000-07-17 2002-01-31 Mitsubishi Electric Corp 半導体記憶装置
JP4256600B2 (ja) * 2001-06-19 2009-04-22 Ｔｄｋ株式会社 メモリコントローラ、メモリコントローラを備えるフラッシュメモリシステム及びフラッシュメモリの制御方法
JP3839288B2 (ja) * 2001-09-12 2006-11-01 株式会社ルネサステクノロジ メモリカード
US7549066B2 (en) * 2002-11-15 2009-06-16 Intel Corporation Automatic power savings stand-by control for non-volatile memory
US7315951B2 (en) * 2003-10-27 2008-01-01 Nortel Networks Corporation High speed non-volatile electronic memory configuration
JP2006004108A (ja) * 2004-06-16 2006-01-05 Oki Electric Ind Co Ltd 半導体集積回路とその省電力制御方法
US7167401B2 (en) * 2005-02-10 2007-01-23 Micron Technology, Inc. Low power chip select (CS) latency option
TW200746161A (en) * 2005-12-21 2007-12-16 Nxp Bv Power partitioning memory banks

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06202931A (ja) * 1993-01-04 1994-07-22 Toshiba Corp メモリモジュール
US6078540A (en) 1996-07-24 2000-06-20 Micron Technology, Inc. Selective power distribution circuit for an integrated circuit
JP2003316643A (ja) * 2002-04-23 2003-11-07 Canon Inc 電子機器用制御装置

Also Published As

Publication number Publication date
US20080046640A1 (en) 2008-02-21

Similar Documents

Publication Publication Date Title
JP3755764B2 (ja) マルチチップメモリシステム内での分散された電力発生のための方法およびシステム
US7372320B2 (en) Voltage regulation with active supplemental current for output stabilization
JP4030876B2 (ja) メモリシステムにおける供給電圧の発生および分配の方法およびシステム
KR101684104B1 (ko) 멀티스테이지 메모리 셀 판독
US7573774B2 (en) Multi-chip semiconductor memory device having internal power supply voltage generation circuit for decreasing current consumption
US7385870B2 (en) Semiconductor memory device and semiconductor integrated circuit device
KR20120026871A (ko) 전압 발생기, 그것을 포함하는 불휘발성 메모리 장치 및 그것의 전압 발생 방법
US6798709B2 (en) Memory device having dual power ports and memory system including the same
JP2005071325A (ja) メモリカードおよび不揮発性メモリ混載マイコン
KR20180024257A (ko) 센스 앰프, 이를 포함하는 비휘발성 메모리 장치 및 시스템
KR102515463B1 (ko) 비휘발성 메모리 장치와, 이의 리드 및 라이트 방법
US10607660B2 (en) Nonvolatile memory device and operating method of the same
US10032494B2 (en) Data processing systems and a plurality of memory modules
KR20140009712A (ko) 전압 레귤레이터, 전압 레귤레이팅 시스템, 메모리 칩, 및 메모리 장치
KR102477269B1 (ko) 다수의 파워 레일들을 갖는 메모리 장치 및 그 동작방법
CN111142642A (zh) 电源门控系统和包括电源门控系统的存储系统
KR100784869B1 (ko) 대기 전류를 줄일 수 있는 메모리 시스템
KR20150062764A (ko) 메모리의 전원을 관리하는 메모리 컨트롤러를 포함하는 시스템
US7130224B2 (en) Composite storage circuit and semiconductor device having the same composite storage circuit
KR100520653B1 (ko) 전원 제어 기능을 갖는 불휘발성 강유전체 메모리 장치
JP2005234935A (ja) 情報記憶装置
JP2006185530A (ja) 不揮発性半導体メモリ装置
KR20070074232A (ko) 램 영역과 롬 영역을 동시에 가지는 반도체 메모리 장치
CN216528037U (zh) 一种固态硬盘宽压输入系统及固态硬盘
US20250104780A1 (en) Current bias circuit, memory device and memory system

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

D13-X000 Search requested

St.27 status event code: A-1-2-D10-D13-srh-X000

D14-X000 Search report completed

St.27 status event code: A-1-2-D10-D14-srh-X000

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

G170 Re-publication after modification of scope of protection [patent]
PG1701 Publication of correction

St.27 status event code: A-5-5-P10-P19-oth-PG1701

Patent document republication publication date: 20080421

Republication note text: Request for Correction Notice (Document Request)

Gazette number: 1007848690000

Gazette reference publication date: 20071214

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20101206

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20101206

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000