KR100774070B1 - 실리콘 에피텍셜 웨이퍼의 제조방법 - Google Patents

Abstract

에피성장용 기판의 결정열이력에 영향받지 않고 안정적인 IG능력을 발휘하고, 디바이스 프로세스의 초기단계에서 뛰어난 IG능력을 가진 에피텍셜 웨이퍼를 제조할 수 있고, 특히, N⁺기판의 산소석출이 진행하기 어렵다고 하는 문제점에 기인하는 N/N⁺에피웨이퍼의 IG부족을 간편하게 해소할 수 있는 실리콘 에피텍셜 웨이퍼의 제조방법을 제공한다. 에피텍셜 성장용의 실리콘 기판에 대하여, 1200℃∼1350℃의 온도로 1∼120초의 RTA(급속가열·급속냉각열처리)를 하고, 더욱 900℃∼1050℃의 온도로 2∼20시간의 열처리를 한 후, 상기 실리콘 웨이퍼의 표면에 에피텍셜층을 형성하도록 하였다.

Description

실리콘 에피텍셜 웨이퍼의 제조방법{METHOD OF PRODUCING SILICON EPITAXIAL WAFERS}

본 발명은 에피성장용 기판의 결정열이력에 영향받지 않고 안정적인 IG 능력을 발휘하여, 디바이스 프로세스의 초기단계에서 뛰어난 IG 능력을 가진 에피텍셜 웨이퍼를 제조할 수 있는 방법에 관한 것이다.

Czochralski(CZ)법에 의해 육성된 실리콘 단결정을 사용하여 제작된 실리콘 웨이퍼에는 5∼10×10¹⁷atoms/cm³정도의 격자간 산소가 불순물로서 포함된다. 이 격자간 산소는 끌어올림 공정중의 고화하고 나서 실온까지 냉각되기까지의 열이력(이하, 결정열이력이라고 함)의 사이에 과포화상태가 되기 때문에 석출하고, 산소석출핵(실리콘산화물의 미소석출물)이 형성된다.

반도체 집적회로의 제조공정에 있어서 열처리가 실시되면, 이 산소석출핵이 성장함으로써 산소석출이 진행하고, 산소석출물이나 그것에 기인한 전위 등의 미소결함이 발생한다. 이 산소석출물이 웨이퍼표면의 디바이스활성층에 존재하면 디바이스특성을 열화시키지만, 웨이퍼내부에 존재하는 경우는 중금속불순물을 포획하는 사이트로서 효율적이 되어 IG(Internal Gettering)으로 불리는 효과를 얻을 수 있 고, 디바이스특성이나 제품 비율을 향상시킨다. 이러한 관점에서, CZ웨이퍼중의 산소석출의 제어가 중요한 과제이며, 예로부터 연구가 활발히 이루어지고 있다.

웨이퍼표면근방의 디바이스제작영역을 무결함화하기 위해서, CZ웨이퍼상에 기상성장에 의해서 실리콘 단결정층(이하, 에피텍셜층 또는 에피층이라고 부르기도 함)을 퇴적시킨 에피텍셜 웨이퍼(이하, 에피 웨이퍼라고 부르기도 함)가 사용되는 경우가 있다. 이 에피 웨이퍼에 있어서도, 기판에 IG 능력을 부가시키는 것이 중요하다.

그러나, 통상의 에피성장은 1000℃ 이상의 고온에서 행하여지기 때문에, 에피텍셜 성장용 기판을 제작한 실리콘단결정을 끌어올렸을 때의 결정열이력으로 형성된 산소석출핵이 용체화(溶體化)하여 버리고, 디바이스제작공정에서의 산소석출이 통상의 미열처리의 CZ실리콘웨이퍼에 비해서 억제된다. 그 때문에, 에피 웨이퍼로서는 IG능력이 저하하는 것이 문제가 되고 있다.

이 문제를 해결하는 방법으로서는, 에피공정전에 800℃정도의 열처리를 함으로써 석출핵을 크게 성장시켜, 고온의 에피공정에서도 소멸하지 않도록 하는 방법이 있다(예를 들면, 일본 특개평10-223641호 공보참조). 혹은, 본출원인이 앞서 제안한 특원2000-17479호에 기재된 바와 같이, 에피공정후에 450∼750℃정도의 열처리를 함으로써 석출핵을 재형성시키는 방법 등이 있다.

그러나, 에피공정전에 열처리를 실시하는 방법은 결정열이력으로 형성된 석출핵을 이용하기 때문에, 결정열이력이 다른 웨이퍼에서는 석출핵 밀도가 다르다. 따라서, 결정 끌어올림조건이나 결정위치의 차이에 따라 석출물 밀도가 불균일해지기 때문에, 안정적인 게터링능력을 얻을 수 없다고 하는 문제점이 있다. 또한, Sb(안티몬)이나 As(비소)를 고농도로 도프한 N⁺기판(도전형이 n형이고, 저항율이 0.1Ωcm 이하의 실리콘웨이퍼)으로는 본질적으로 산소석출이 진행하기 어렵기 때문에, 결정열이력으로 형성되는 석출핵의 밀도가 낮고, 에피공정전의 열처리에 의한 효과가 거의 없다.

더욱, 에피공정후의 열처리에 있어서도 N⁺기판은 석출핵형성이 진행하기 어렵기 때문에, 충분한 밀도를 얻기 위해서는 열처리시간이 길어진다고 하는 문제가 생긴다. N⁺기판에 있어서 산소석출이 진행하기 어려운 것에 대한 이유에 관해서는, 몇가지 모델이 제안되어 있으나 아직도 명확하게 되어 있지 않기 때문에, 여기서 기술하는 것은 생략한다.

한편, N⁺기판을 사용한 N/N⁺에피 웨이퍼(N⁺기판상에, n형으로 0.1Ωcm 이상의 에피텍셜층을 형성한 에피 웨이퍼)는 그 구조면에서 CCD용 재료로서 유망시되고 있다. 그러나, 상술한 바와 같이 IG효과를 기대할 수 없기 때문에, 그에 대신하여 N/N에피 웨이퍼(저항율 0.1Ωcm 이상의 n형 기판상에, n형으로 0.1Ωcm 이상의 에피텍셜층을 형성한 에피 웨이퍼)가 널리 사용되고 있다. 이 경우에도, IG효과를 부가시키기 위해서는, 에피공정전 혹은 후에 산소석출열처리를 실시할 필요가 있다. 따라서, N/N⁺에피 웨이퍼에 있어서, 비교적 간편하게 IG 효과를 부가시키는 것이 중요한 과제가 된다.

산소석출을 촉진시키는 간편한 방법으로서 RTA(Rapid Thermal Annealing)으로 불리는 급속가열·급속냉각열처리가 있다(예를 들면, 특표평 6-504878호 공보참조). 이 열처리를 행할 수 있는 열처리장치(RTA장치)는 램프가열방식이 채용되고 있는 경우가 많고, 10∼100℃/초 정도의 승강온속도로 열처리가 가능하다.

이 RTA공정에서 웨이퍼표면에서 도입되는 과잉의 빈 구멍이 산소석출을 진행하기 쉽게 하고 있다고 생각되고 있다. 단, RTA를 하였다고 해도, 그 직후에 에피공정을 실시하면 석출촉진효과가 없어지는 것을 알고 있다. 이것은 에피공정에서 빈 구멍이 바깥쪽으로 확산하여 버리는 것이 원인이라고 생각된다. 또한, RTA후에 450℃ 이상 800℃ 이하의 열처리를 가하면 석출촉진효과가 더욱 커지지만, 열처리온도가 낮기 때문에 석출물의 성장이 충분하지 않고, 고온의 에피공정에서 잔존할 수 없다. 특히, 산소석출이 일어나기 어려운 N⁺기판에서는 그 영향은 크다.

근래의 디바이스 프로세스의 저온화에 의해, 프로세스중에서의 석출물의 성장이 억제되기 때문에, 충분한 게터링능력을 확보할 수 없는 것이 우려되고 있다. 따라서, 디바이스 프로세스전의 단계에서 검출가능한 레벨이 큰 사이즈의 석출물이 형성되어 있는 것이 바람직하다. 그러나, 종래 방법에서는, 에피공정직후에 검출이 가능한 사이즈의 석출물을 형성하는 것은 곤란하였다.

[발명의 개시]

본 발명은 에피성장용 기판의 결정열이력에 영향받지 않고 안정적인 IG 능력을 발휘하여, 디바이스 프로세스의 초기단계에서 뛰어난 IG 능력을 가진 에피텍셜 웨이퍼를 제조할 수 있고, 특히, N⁺기판의 산소석출이 진행하기 어렵다고 하는 문제점에 기인한 N/N⁺에피웨이퍼의 IG부족을 간편하게 해소할 수 있는 실리콘 에피텍셜 웨이퍼의 제조방법을 제공하는 것을 목적으로 한다.

상기 과제를 해결하기 위해서, 본 발명의 실리콘 에피텍셜 웨이퍼의 제조방법은 에피텍셜 성장용의 실리콘 기판에 대하여, 1200℃∼1350℃의 온도로 1∼120초의 RTA(급속가열·급속냉각열처리)를 하고, 더욱 900℃∼1050℃의 온도로 2∼20시간의 열처리를 한 후, 상기 실리콘 웨이퍼의 표면에 에피텍셜층을 형성하는 것을 특징으로 한다. 이 방법은 저항율이 0.1Ωcm 이하의 n형 실리콘 웨이퍼에 대하여 특히 효과적이고, 에피텍셜층의 형성온도가 1100℃ 이상의 고온이더라도, 뛰어난 IG능력을 가진 에피텍셜 웨이퍼를 제조할 수 있다.

에피텍셜성장후의 기판내부에 충분한 산소석출물밀도를 갖도록 하기 위해서는, RTA의 조건을 1200℃이상, 1초 이상으로 해야 하지만, 1350℃을 넘으면 웨이퍼에의 금속오염이나 슬립전위의 발생 등의 문제가 발생할 가능성이 있는 것으로 바람직하지 못하다. 또한, 열처리시간이 120초를 넘으면 스루풋의 저하나 열처리로의 내구성 등의 문제가 발생하고, 현실적이지 않다.

또한, RTA후의 열처리조건으로서는, 특히 N⁺기판에 있어서 에피텍셜성장후의 기판내부에 충분한 산소석출물밀도(적어도 1×10⁷/cm³)를 확실히 갖도록 하기 위해서는, 900℃ 이상으로 2시간 이상의 열처리가 필요하지만, 20시간을 넘는 열처리 를 하더라도 효과가 포화하기 때문에 의미가 없다. 또한, 1050℃을 넘는 온도에서는 기판내부에 새로운 산소석출핵의 형성이 일어나기 어려워지기 때문에 바람직하지 못하다.

도 1은 본 발명의 실리콘 에피텍셜 웨이퍼의 제조방법의 공정순서를 나타내는 플로우챠트이다.

도 2는 실시예 1에 있어서의 RTA후의 각 온도에서의 열처리시간과 산소석출물밀도와의 관계를 나타낸 그래프이다.

도 3은 실시예 2에 있어서의 RTA후의 각 온도에서의 열처리시간과 산소석출물밀도와의 관계를 나타낸 그래프이다.

도 4는 실시예 3 및 비교예 1에 있어서의 RTA후의 각 온도에서의 열처리시간과 산소석출물밀도와의 관계를 나타낸 그래프이다.

도 5는 실시예 4에 있어서의 RTA후의 각 온도에서의 열처리시간과 산소석출물밀도와의 관계를 나타낸 그래프이다.

[발명을 실시하기 위한 최량의 형태]

이하에 본 발명의 하나의 실시형태를 첨부도면중, 도 1에 기초하여 설명하는데, 도시예는 예시적으로 나타낸 것으로, 본 발명의 기술사상으로부터 일탈하지 않는 한 여러가지 변형이 가능한 것은 물론이다.

도 1은 본 발명의 실리콘 에피텍셜 웨이퍼의 제조방법의 공정순서를 나타낸 플로우챠트이다. 먼저, 에피텍셜 성장용의 실리콘 기판을 준비한다(스텝100). 이 실리콘 기판으로서는 도전형이 n형으로 저항율이 1.0Ωcm 이하인 것이 바람직하게 사용된다. 이 실리콘 기판에 대하여 RTA(Rapid Thermal Annealing, 급속가열·급속냉각열처리)가 행하여진다(스텝102). 이 RTA의 조건은 1200℃∼1350℃의 온도로 1∼120초의 조건으로 행하여진다. 이 조건외에서는 상술한 바와 같이, 본 발명의 작용효과를 충분히 달성할 수 없다.

이 RTA 종료후의 실리콘 기판에 대하여 더욱 열처리가 행하여진다(스텝104). 이 열처리의 조건은 900℃∼1050℃의 온도로 2∼20시간의 조건으로 행하여진다. 이 조건외에서는 상술한 바와 같이, 본 발명의 작용효과를 효율적으로 발휘할 수 없다. 이러한 열처리를 받은 실리콘 기판의 표면에 대하여 에피텍셜층을 형성한다 (스텝106). 이 에피텍셜층의 형성은 종래와 같이 1000℃ 이상의 고온으로 행하여도 문제없다. 한편, 스텝104에 있어서의 열처리분위기는 특히 한정되지 않지만, 산화성 분위기로 하는 경우, 형성되는 산화막을 제거하고 나서 에피공정을 할 필요가 있다.

이와 같이, 본 발명의 제조방법은 에피텍셜 성장용의 실리콘 기판이 제작된 실리콘단결정의 결정열이력에 의해 형성된 산소석출핵을 고온의 RTA 공정에서 소멸시켜, 그 RTA 후에 비교적 고온(900℃∼1050℃)의 열처리를 가함으로써, 석출핵을 형성하면서 동시에 그 핵을 성장시켜, 에피공정에서도 소멸하지 않은 석출물을 형성한 에피텍셜 성장용 기판을 사용하여 에피텍셜성장을 한다고 하는 것이다. 이에 따라, 에피공정 직후라도, 적외산란토모그래프법을 사용한 측정장치에 의해 검출가능한 사이즈의 석출물을 갖는 에피텍셜 웨이퍼를 얻을 수 있다.

따라서, 만일 N⁺기판이더라도 에피공정전의 단계에서 석출물이 성장하고 있기 때문에, 디바이스 프로세스의 초기단계에서 게터링능력을 가진 에피텍셜 웨이퍼를 제조할 수 있다. 또한, 결정열이력으로 형성되는 석출핵은 RTA 공정에서 소멸하기 때문에, 그것에 기인한 불균일은 없고, 안정적인 IG 능력을 갖는 에피텍셜 웨이퍼를 제조할 수 있다.

또한, 웨이퍼에 원래 존재하고 있는 빈 구멍이나, RTA공정에서 주입된 빈 구멍은 그 후의 열처리공정에서의 바깥쪽 확산에 의해 표면근방으로부터 배제되기 때문에, 웨이퍼표면근방에는 산소석출물의 무결함영역(DZ 층)이 형성되고, 그 위에 형성되는 에피텍셜층의 결정성에 대하여 유리하게 작용한다.

(실시예)

이하에 실시예를 예로 들어 본 발명을 더욱 구체적으로 설명하는데, 이들 실시예는 예시적으로 표시되는 것으로 한정적으로 해석되어서는 안됨은 물론이다.

(실시예 1)

지름 6인치, 결정방향 <100>, 초기산소농도 15ppma(JEIDA(일본전자공업진흥협회)규격)의 Sb도프기판을 준비하였다. 저항율은 약0.02Ωcm이다. 이 기판에 대하여, 질소분위기하에서 1200℃, 30초간의 RTA를 실시하였다. 그 후, 900℃, 1000℃, 1050℃에서 2∼16시간의 열처리를 실시하였다. 열처리분위기는 2%의 산소를 함유한 질소분위기(2% O₂/N₂)로 하였다. 더욱, 열처리후의 기판표면의 산화막을 제거하고, 1150℃에서 3㎛의 에피텍셜층을 성장시킨 후, 산소석출물밀도를 적외산란토모 그래프법에 의해 측정하였다.

RTA후의 각 온도에서의 열처리시간과 산소석출물밀도의 관계를 도 2에 나타낸다. 어느 온도에 있어서나 2시간의 열처리로 이미 석출물밀도가 7승대 이상의 밀도로 관찰되고, 시간의 증가와 함께 밀도가 증가하였다. 이 결과로부터, 석출하기 어려운 Sb도프기판에 있어서, RTA와 그 후의 열처리에 의해 고온의 에피공정에서도 소멸하지 않는 석출물을 형성할 수 있고, 더욱 에피공정직후의 단계에서 검출가능한 충분한 사이즈를 가진 석출물을 형성할 수 있는 것을 알 수 있다.

(실시예 2)

지름 6인치, 결정방향 <100>, 초기산소농도 16.5ppma의 As도프기판을 준비하였다. 저항율은 약 0.005Ωcm이다. 실시예 1과 마찬가지로, 이 기판에 대하여, 질소분위기하에서 1200℃, 30초간의 RTA를 실시하였다. 그 후, 900℃, 1000℃, 1050℃에서 2∼16시간의 열처리(2% O₂/N₂)를 실시하였다. 또한, 열처리후의 기판표면의 산화막을 제거하여, 1125℃에서 5㎛ 에피텍셜층을 성장시킨 후, 산소석출물밀도를 적외산란토모그래프법에 의해 측정하였다.

RTA후의 각 온도에서의 열처리시간과 산소석출물밀도와의 관계를 도 3에 나타낸다. 어느 온도에 있어서나 2시간의 열처리로 이미 석출물밀도가 8승대의 밀도로 관찰되어, 시간의 증가와 함께 밀도가 증가하였다. 이 결과로부터, Sb도프기판과 마찬가지로 As도프기판에 있어서도, RTA와 그 후의 열처리에 의해 에피공정에서도 소멸하지 않는 석출물을 형성할 수 있고, 더욱 에피공정직후의 단계에서 검출가 능한 충분한 사이즈를 가진 석출물을 형성할 수 있는 것을 알았다.

한편, 단시간의 경우의 밀도가 실시예 1보다도 약간 높은 것은 산소농도의 차이에 의한 것이라고 생각된다.

(실시예 3 및 비교예 1)

RTA의 온도의 영향을 조사하기 위한 실험을 하였다. 실시예 1과 같은 Sb도프기판에 대하여, 질소분위기하에서 30초간의 RTA를 실시하였다.

RTA 온도는 1150℃(비교예 1), 1200℃ 및 1250℃(실시예 3)로 하였다.

RTA후, 1000℃에서 8시간의 열처리(2% O₂/N₂)를 실시하였다. 더욱, 그 열처리후의 기판표면의 산화막을 제거하고, 1150℃에서 3㎛에피텍셜층을 성장시킨 후, 산소석출물밀도를 적외산란토모그래프법에 의해 측정하였다.

RTA의 온도와 산소석출물밀도와의 관계를 도 4에 나타낸다. 1150℃에서는 석출물밀도가 1×10⁷/cm³이하로 낮지만, 1200℃이상에서는 9승대 이상의 밀도로 석출물이 관찰되었다. 이 결과로부터, RTA 온도는 1200℃ 이상이 바람직한 것을 알았다.

(실시예 4)

RTA의 분위기의 영향을 조사하기 위한 실험을 하였다. 실시예 1과 같은 Sb도프기판에 대하여, 수소분위기하에서 1250℃, 30초간의 RTA를 실시하였다. RTA후, 900℃와 1050℃에서 2∼14시간의 열처리(2% O₂/N₂)를 실시하였다. 더욱, 열처리후의 기판표면의 산화막을 제거하고, 1150℃에서 3㎛의 에피텍셜층을 성장시킨 후, 산소석출물밀도를 적외산란토모그래프법에 의해 측정하였다.

RTA 후의 각 온도에서의 열처리시간과 산소석출물밀도와의 관계를 도 5에 나타낸다. 어느 온도에 있어서나 2시간의 열처리로 이미 석출물밀도가 8승대 이상의 밀도로 관찰되어, 시간의 증가와 함께 밀도가 증가하였다. 이 결과로부터, RTA의 분위기가 수소인 경우라도, RTA와 그 후의 열처리에 의해 에피공정에서도 소멸하지 않는 석출물을 형성할 수 있고, 더욱 에피공정 직후의 단계에서 검출가능한 충분한 사이즈를 가진 석출물을 형성할 수 있는 것을 알았다.

(비교예 2)

실시예 1 및 실시예 2와 같은 Sb 및 As 도프기판을 준비하였다. 이들 기판에 대하여, RTA 및 그 후의 열처리를 실시하지 않고 1150℃에서 3㎛의 에피택셜층을 성장시킨 후, 산소석출물밀도를 적외산란토모그래프법에 의해 측정하였다. 그 결과, 어느 기판을 사용한 경우도, 석출물밀도는 5×10⁶/cm³이하이고, 각 실시예와 비교하여 매우 낮은 밀도였다.

(비교예 3)

실시예 1 및 실시예 2와 같은 Sb 및 As 도프기판을 준비하였다. 이들 기판에 대하여, 질소분위기하에서 1200℃, 30초간의 RTA를 실시하였다. 그 후, 800℃, 2시간의 열처리(2% O₂/N₂)를 실시하였다. 그 후, 기판표면의 산화막을 제거하고, 1150℃에서 3㎛ 에피텍셜층을 성장시킨 후, 산소석출물밀도를 적외산란토모그래프법에 의해 측정하였다. 그 결과, 어느 기판을 사용한 경우에도, 석출물밀도는 1×10⁷/cm³이하였다.

상술한 실시예 1∼4 및 비교예 1∼3의 결과로부터, Sb 및 As도프기판에 대하여 본 발명의 RTA 및 900℃∼1050℃의 열처리를 가함으로써, 에피공정후에도 충분한 밀도를 가진 산소석출물을 형성할 수 있는 것을 알았다.

한편, 석출하기 어려운 Sb도프나 As도프의 N⁺기판에서도 충분한 효과가 있기 때문에, 석출하기 쉬운 B(붕소)도프저저항율기판이나, P(인)도프 혹은 B도프의 통상저항율기판에 있어서도 충분한 효과를 얻을 수 있는 것은 확실하다.

이상 서술한 바와 같이, 본 발명에 의하면, 에피성장용 기판의 결정열이력에 영향받지 않고 안정적인 IG능력을 발휘하여, 디바이스 프로세스의 초기단계에서 뛰어난 IG 능력을 가진 에피텍셜 웨이퍼를 얻을 수 있다. 특히, 산소석출이 진행하기 어려운 N⁺기판을 사용한 N/N⁺에피웨이퍼라 해도, 충분한 IG능력을 얻을 수 있다.

Claims (2)

1. 도전형이 n형으로 저항율이 0.1Ωcm 이하인 에피텍셜 성장용의 실리콘 기판에 대하여, 1200℃∼1350℃에서의 온도로 1∼120초의 RTA(급속가열·급속냉각열처리)를 행하고, 900℃∼1050℃의 온도로 2∼20시간의 열처리를 더 행한 후, 상기 실리콘 웨이퍼의 표면에 에피텍셜층을 형성하는 것을 특징으로 하는 실리콘 에피텍셜 웨이퍼의 제조방법.
2. 삭제

Images