[go: up one dir, main page]

KR100735395B1 - 집적 회로를 이용한 인쇄회로기판의 라우팅 방법 - Google Patents

집적 회로를 이용한 인쇄회로기판의 라우팅 방법 Download PDF

Info

Publication number
KR100735395B1
KR100735395B1 KR1020050038864A KR20050038864A KR100735395B1 KR 100735395 B1 KR100735395 B1 KR 100735395B1 KR 1020050038864 A KR1020050038864 A KR 1020050038864A KR 20050038864 A KR20050038864 A KR 20050038864A KR 100735395 B1 KR100735395 B1 KR 100735395B1
Authority
KR
South Korea
Prior art keywords
integrated circuit
routing
signal processing
integrated circuits
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020050038864A
Other languages
English (en)
Other versions
KR20060116459A (ko
Inventor
심대현
이강훈
이정순
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050038864A priority Critical patent/KR100735395B1/ko
Priority to US11/391,590 priority patent/US7480748B2/en
Publication of KR20060116459A publication Critical patent/KR20060116459A/ko
Application granted granted Critical
Publication of KR100735395B1 publication Critical patent/KR100735395B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09227—Layout details of a plurality of traces, e.g. escape layout for Ball Grid Array [BGA] mounting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10522—Adjacent components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Structure Of Printed Boards (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 전자기기의 인쇄회로기판에 구비되는 다수개의 신호 처리용 집적회로(IC)를 장착하고, 상기 신호 처리용 집적회로들의 중심부의 이웃한 위치에 라우팅용 센터 집적회로를 배치하여 상기 신호 처리용 집적회로들과 여러 방향으로 라우팅시킴으로써, 상기 신호 처리용 집적회로들을 서로 전기적으로 연결하는 것을 특징으로 하며, 이에 따라, 라우팅 경로를 단순화 시키고, 인쇄회로기판의 크기 및 두께를 줄일뿐만아니라, 배선 밀도를 높일 수 있다. 또한, 조밀한 패턴 간 또는 층간 발생하는 커플링 노이즈(coupling noise) 또는 크로스 토크(cross-talk)를 최소화 할 수 있는 이점이 있다.
인쇄회로기판, 신호 처리용 집적회로(IC), 라우팅용 센터 집적회로.

Description

집적 회로를 이용한 인쇄회로기판의 라우팅 방법{ROUTING METHOD FOR INTERGRATED CIRCUIT USING PRINTED CIRCUIT BOARD}
도 1은 종래의 인쇄회로기판의 라우팅을 나타낸 도면,
도 2는 본 발명의 일 실시예에 따른 집적 회로를 이용한 인쇄회로기판의 라우팅 방법을 나타낸 도면.
본 발명은 집적회로를 이용한 인쇄회로기판의 라우팅 방법에 관한 것으로, 특히, 전자기기의 인쇄회로기판에 라우팅용 센터 집적회로(IC)를 설치하고, 신호 처리용 집적회로들이 라우팅용 센터 집적회로를 통해 상호 연결되도록 구성한 집적회로를 이용한 인쇄회로기판의 라우팅 방법에 관한 것이다.
통상적으로, 전자기기에 사용되는 인쇄회로기판(PCB)상에 집적 회로( Integrated Circuit : IC 라고 함)들을 고정시킨다. 핀 또는 패드에서 출발하여 상대방 집적회로로 향한다.
상기 집적회로(IC)는 레이어(layer), 셀(cell) 및 셀들의 블록(block)의 계층적인 방식으로 구성된 회로를 포함한다, 각각의 레이어는 특정한 기본적인 기능을 수행하는 트랜지스터, 저항 및 캐피시터와 같은 다량의 회로 소자를 포함한다.
그런 다음 레이어는 회로 블록으로 그룹화하여 집적회로(IC)는 다량의 회로 블록을 가질 것이다
도 1과 같이, 상기 인쇄회로기판(1)의 집적회로(2)를 선택하여 병렬 또는 직렬 경로를 형성한다. 이때, 상기 인쇄회로기판(1)상에 구비되는 집적회로(IC)는 상기 인쇄회로기판의 중심부로부터 먼 거리 또는 가까운 거리에 레이아웃(layout)된다.
또한, 각각 필요한 전원/기준 클럭(3)들 역시 배터리(battery) 또는 소스(source)로부터 상기 집적회로(IC)에 각각의 개별적으로 라우팅 경로(routing path)(4)를 형성하여 연결된다.
이러한 과정에서 각각 개별적으로 길게 연결된 라우팅 경로(routing path)에 의해 전류가 누설되는 크로스-토크(cross-talk) 현상 또는 커플링 노이즈(coupling noise)를 유발하여 신호에 악영향을 미친다.
특히, 최근에는 증가하는 처리 속도에 따라 인쇄회로기판상의 캐피시터 성분 때문에 동일 레이어(layer))상의 다른 신호선 또는 다른 레이어상의 신호선으로 커플링(coupling) 되거나 단락(short-circuit) 상태가 발생할 수 있다.
또한, 필요한 그라운드(ground) 또는 파워-플랜(power-plane) 형성을 위하여 라우팅(routing)이 제한되기도 한다.
한편, 휴대폰 하드웨어에는 기존의 모뎀(modem) 및 RF 이외의 많은 집적회로(IC)들이 사용되어 칩간 라우팅(chip-chip routing)이 점점 증가하는 추사이다/ 예를 들면, 어플리케이션 프로세서(application processor). 3D-chip 멀티미디어 메모리 WLAN/BT solution, DMB solution 등이다. 이와 같이, 증가하는 라우팅(routing)을 수용하기 위하여 레이어를 늘려 나간다면 라우팅(routing) 밀도를 증가 시킬 수 있으나, 이는 제품의 재료비를 증가시키고, 레이어간의 커플링 노이즈를 증대시키는 문제점이 있었다.
따라서, 본 발명은 상기와 같은 종래의 문제점을 해결하기 위한 것으로, 본 발명의 목적은, 전자기기의 인쇄회로기판에 라우팅용 센터 집적회로(IC)를 설치하고, 신호 처리용 집적회로들이 라우팅용 센터 집적회로를 통해 상호 연결되도록 함으로써, 라우팅 경로를 단순화시키고, 인쇄회로기판의 크기 및 두께를 줄이고, 배선 밀도를 높이일 수 있도록 한 집적회로를 이용한 인쇄회로기판의 라우팅 방법을 제공하는데 있다.
본 발명의 다른 목적은, 전자기기의 인쇄회로기판에 라우팅용 센터 집적회로(IC)를 설치하고, 신호 처리용 집적회로들이 라우팅용 센터 집적회로를 통해 상호 연결되도록 함으로써, 집적회로를 상호 접속을 위한 필드 프로그래머블 게이트 어레이(Field Programmable Gate Array : FPGA)로 이용될 수 있도록 한 집적회로를 이용한 인쇄회로기판의 라우팅 방법을 제공하는데 있다.
본 발명의 또 다른 목적은, 전자기기의 인쇄회로기판에 라우팅용 센터 집적회로(IC)를 설치하고, 신호 처리용 집적회로들이 라우팅용 센터 집적회로를 통해 상호 연결되도록 함으로써, 신호 처리용 집적회로들간의 커플링 노이즈(coupling noise) 및 크로스 토크(cross-talk)를 최소화 할 수 있도록 한 집적회로를 이용한 인쇄회로기판의 라우팅 방법을 제공하는데 있다.
상기와 같은 목적을 달성하기 위하여 본 발명은,전자기기의 인쇄회로기판에 구비되는 다수개의 신호 처리용 집적회로(IC)를 장착하고,
상기 신호 처리용 집적회로들의 중심부의 이웃한 위치에 라우팅용 센터 집적회로를 배치하여 상기 신호 처리용 집적회로들과 여러 방향으로 라우팅시킴으로써, 상기 신호 처리용 집적회로들을 서로 전기적으로 연결하는 것을 특징으로 한다.
이하에서는 첨부도면을 참조하여 본 발명의 가장 바람직한 일 실시예를 상세히 설명하기로 한다.
도 2와 같이, 집적회로를 이용한 인쇄회로기판의 라우팅 방법은 다수개의 신호 처리용 집적회로(20)와, 라우팅용 센터 집적회로(30)로 이루어져 있고, 상기 신호 처리용 집적회로(20)는 상기 전자기기의 인쇄회로기판(10)에 배치되어 있으며, 상기 라우팅용 센터 집적회로(30)는 상기 신호 처리용 집적회로(20)들과 다방향으로 라우팅됨과 아울러 상기 회로와 회로를 서로 전기적으로 연결시킬 수 있도록 상기 신호 처리용 집적회로(20)들의 중심부의 이웃한 위치에 배치되어 있다.
또한, 상기 라우팅용 센터 집적회로(30)에는 상기 각각의 신호 처리용 집적회로(20)들과 라우팅되도록 다수의 라우팅 핀(31)이 구비되어 있다.
상기 신호 처리용 집적회로(20)는 상기 라우팅용 센터 집적회로(30)를 중심으로 설치위치변경이 용이하도록 되어 있다.
상기 라우팅용 센터 집적회로(30)는 길이방향으로 연장되게 제공되고, 상기 라우팅용 센터 집적회로(30)의 양측면에 상기 신호 처리용 집적회로(20)들을 배치시킴과 아울러 상기 신호 처리용 집적회로(20)들을 상기 라우팅용 센터 집적회로(30)를 통해 라우팅시킬 수 있도록 되어 있다.
상기 라우팅용 센터 집적회로(30)의 이웃한 위치에는 상기 신호 처리용 집적회로(20)와 라우팅됨과 아울러 상기 신호 처리용 집적회로(20)에 전원를 공급받을 수 있도록 적어도 하나 이상의 전원/기준 클럭(40)이 배치되어 있다.
상기와 같은 구성을 가지는 본 발명의 바람직한 일 실시 예에 의한 집적회로를 이용한 인쇄회로기판의 라우팅 방법의 동작과정을 첨부된 도 2를 참조하여 더욱 상세히 설명하면 다음과 같다.
도 2와 같이, 상기 라우팅용 센터 집적회로(30)의 좌, 우 양측에 상기 신호 처리용 집적회로(20)를 배치시키고, 상기 신호 처리용 집적회로(20)는 상기 라우팅용 센터 집적회로(30)와 라우팅(routing) 된다.
상기 라우팅용 센터 집적회로(30)의 상,하부에는 상기 신호 처리용 집적회로(20)에 전원을 공급하는 전원/기준 클럭(40)이 배치됨과 아울러 상기 라우팅용 센터 집적회로(30)와 라우팅 된다.
삭제
삭제
인쇄회로기판(10)은 여러층이 누적되어 형성되어 있고, 인쇄회로기판(10)의 상면 저면에 집적회로를 배치하여 상호 연결할 때 누적되어 있는 각 층들이 연결통로가 되어 각층에 연결 패턴이 형성된다. 신호 처리용 집적회로의 갯수가 증가함에 따라 각 층의 연결 패턴이 조밀해지고 누적되는 층이 증가하여 동일 층에서 그리고 다른 층간에 커플링 또는 단락상태가 발생하고, 층의 증가로 비용이 상승하였다.
인쇄회로기판(10)에 라우팅용 센터 집적회로(30)를 설치하고, 신호 처리용 집적회로(20)들이 라우팅용 센터 집적회로(30)를 통해 상호 연결되도록 함으로써, 라우팅 경로를 단순화 시키고, 인쇄회로기판의 크기 및 두께를 줄일뿐만아니라, 배선 밀도를 높일 수 있다. 또한, 조밀한 패턴 간 또는 층간 발생하는 커플링 노이즈(coupling noise) 또는 크로스 토크(cross-talk)를 최소화 할 수 있다.
상기 인쇄회로기판(10)의 구비되는 다수개의 신호 처리용 집적회로(20)(IC)들간의 신호밀도가 가장 높은 회로부들의 중심에 라우팅용 센터 집적회로(30)를 위치시키고, 상기 주변 신호 처리용 집적회로(20)들 중 먼곳에 배치된 신호 처리용 집적회로(20)로부터 라우팅용 센터 집적회로(30)의 가장 자리에 구비된 라우팅 핀(31)을 이용하여 상기 라우팅용 센터 집적회로(30)와 라우팅시킨다.
상기 각각의 신호 처리용 집적회로(20)에 필요한 전원을 공급하기 위해 전원/기준 클럭(40)과 상기 라우팅용 센터 집적회로(30)를 라우팅시킨다.
상기와 같이, 라우팅용 센터 집적회로(30) 및 다수개의 신호 처리용 집적회로(20)의 적절한 배치는 컴퓨터(미도시 됨) 상에서 설계할 수 있는데, 실제 라우팅용 센터 집적회로(30)를 제작하기 전에 필드 프로그래머블 게이트 어레이(Field Programmable Gate Array : FPGA)를 제작하여 사용할 수 있다.
상기 라우팅용 센터 집적회로(30)는 신호선/전원/클럭 공급을 위한 라인만으로 구성되어 있으며, 능동/수동 소자들은 포함하지 않는다.
또한, 필요한 경우 마이크 및 스위치들을 집적할 수도 있다.
상기와 같이 전자기기의 인쇄회로기판에 구비되는 신호 처리용 집적회로(IC)를 이용하여 라우팅 경로를 단순화 시킴으로써, 인쇄회로기판의 크기 및 두께를 줄여 제품의 제조원가를 절감할 수 있을 뿐만아니라, 배선 밀도를 높일 수 있다.
이상에서 설명한 본 발명의 집적회로를 이용한 인쇄회로기판의 라우팅 방법은 전술한 실시 예 및 도면에 의해 한정되는 것은 아니고, 본 발명의 기술적 사상을 벗어나지 않은 범위 내에서 여러 가지 치환, 변형 및 변경이 가능함은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
상술한 바와 같이 본 발명에 의한 집적회로를 이용한 인쇄회로기판의 라우팅 방법에 의하면,
인쇄회로기판에 라우팅용 센터 집적회로를 설치하고, 신호 처리용 집적회로들이 라우팅용 센터 집적회로를 통해 상호 연결되도록 함으로써, 라우팅 경로를 단순화 시키고, 인쇄회로기판의 크기 및 두께를 줄일뿐만아니라, 배선 밀도를 높일 수 있다. 또한, 조밀한 패턴 간 또는 층간 발생하는 커플링 노이즈(coupling noise) 또는 크로스 토크(cross-talk)를 최소화 할 수 있는 효과가 있다.

Claims (6)

  1. 전자기기의 인쇄회로기판에 구비되는 다수개의 신호 처리용 집적회로(IC)를 장착하고,
    상기 신호 처리용 집적회로들의 중심부의 이웃한 위치에 라우팅용 센터 집적회로를 배치하여 상기 신호 처리용 집적회로들과 여러 방향으로 라우팅시킴으로써, 상기 신호 처리용 집적회로들을 서로 전기적으로 연결하는 것을 특징으로 하는 집적회로를 이용한 인쇄회로기판의 라우팅 방법.
  2. 제 1 항에 있어서, 상기 라우팅용 센터 집적회로에는 상기 각각의 신호 처리용 집적회로들과 라우팅되도록 다수의 라우팅 핀이 구비됨을 특징으로 하는 집적회로를 이용한 인쇄회로기판의 라우팅 방법.
  3. 제 1 항에 있어서, 상기 신호 처리용 집적 회로는 상기 라우팅용 센터 집적회로를 중심으로 장착 위치가 변경되는 것을 특징으로 하는 집적회로를 이용한 인쇄회로기판의 라우팅 방법.
  4. 제 1 항에 있어서, 상기 라우팅용 센터 집적 회로는 길이방향으로 연장되게 제공되고, 상기 라우팅용 센터 집적 회로의 상,하, 좌, 우측에 장착된 신호 처리용 집적회도들을 상기 라우팅용 센터 집적회로를 통해 상호 연결시킴을 특징으로 하는 집적회로를 이용한 인쇄회로기판의 라우팅 방법.
  5. 제 1 항에 있어서, 상기 라우팅용 센터 집적 회로의 이웃한 위치에는 적어도 하나 이상의 전원/기준 클럭이 배치되어 상기 신호 처리용 집적 회로들이 상기 라우팅용 센터 집적회로를 통해 전원/기준 클럭을 공급받는 것을 특징으로 하는 집적회로를 이용한 인쇄회로기판의 라우팅 방법.
  6. 제 1 항에 있어서, 상기 라우팅용 센터 집적 회로는 신호, 전원 및 클럭 공급을 위한 라인만으로 구성된 것을 특징으로 하는 집적회로를 이용한 인쇄회로기판의 라우팅 방법.
KR1020050038864A 2005-05-10 2005-05-10 집적 회로를 이용한 인쇄회로기판의 라우팅 방법 Expired - Fee Related KR100735395B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020050038864A KR100735395B1 (ko) 2005-05-10 2005-05-10 집적 회로를 이용한 인쇄회로기판의 라우팅 방법
US11/391,590 US7480748B2 (en) 2005-05-10 2006-03-28 Printed circuit board (PCB) having a plurality of integrated circuits (ICS) interconnected through routing pins in one central integrated circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050038864A KR100735395B1 (ko) 2005-05-10 2005-05-10 집적 회로를 이용한 인쇄회로기판의 라우팅 방법

Publications (2)

Publication Number Publication Date
KR20060116459A KR20060116459A (ko) 2006-11-15
KR100735395B1 true KR100735395B1 (ko) 2007-07-04

Family

ID=37591137

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050038864A Expired - Fee Related KR100735395B1 (ko) 2005-05-10 2005-05-10 집적 회로를 이용한 인쇄회로기판의 라우팅 방법

Country Status (2)

Country Link
US (1) US7480748B2 (ko)
KR (1) KR100735395B1 (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11042211B2 (en) 2009-08-07 2021-06-22 Advanced Processor Architectures, Llc Serially connected computing nodes in a distributed computing system
US8381031B2 (en) 2009-08-07 2013-02-19 Advanced Processor Architectures, Llc Distributed computing
US9645603B1 (en) 2013-09-12 2017-05-09 Advanced Processor Architectures, Llc System clock distribution in a distributed computing environment
US9429983B1 (en) 2013-09-12 2016-08-30 Advanced Processor Architectures, Llc System clock distribution in a distributed computing environment
US8402406B2 (en) 2010-12-28 2013-03-19 International Business Machines Corporation Controlling plating stub reflections in a chip package
US8653377B2 (en) * 2011-04-05 2014-02-18 Raytheon Company Microelectronic assemblies
US20180076349A1 (en) 2016-09-14 2018-03-15 The Boeing Company Power routing module for a solar cell array
US11437533B2 (en) 2016-09-14 2022-09-06 The Boeing Company Solar cells for a solar cell array
EP3907766A1 (en) * 2016-09-14 2021-11-10 The Boeing Company Solar cell array connections using corner conductors
US12490523B2 (en) 2017-06-12 2025-12-02 The Boeing Company Solar cell array with changeable string length
US11967923B2 (en) 2018-03-28 2024-04-23 The Boeing Company Single sheet foldout solar array
US12244265B2 (en) 2018-03-28 2025-03-04 The Boeing Company Wiring for a rigid panel solar array
CN110740569A (zh) * 2018-07-19 2020-01-31 鸿富锦精密工业(武汉)有限公司 印刷电路板

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08153937A (ja) * 1994-11-29 1996-06-11 Murata Mfg Co Ltd 高周波プリント回路基板
KR20000052705A (ko) * 1996-10-21 2000-08-25 알파인 마이크로시스템즈, 인코포레이티드 집적회로를 실장하기 위한 시스템 및 방법
KR20040030265A (ko) * 2002-08-26 2004-04-09 하이맥스 테크놀로지스, 인코포레이티드 칩 패키지

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5491651A (en) * 1992-05-15 1996-02-13 Key, Idea Development Flexible wearable computer
US5416730A (en) * 1993-11-19 1995-05-16 Appcon Technologies, Inc. Arm mounted computer
US6545875B1 (en) * 2000-05-10 2003-04-08 Rambus, Inc. Multiple channel modules and bus systems using same
US6900533B2 (en) * 2002-01-30 2005-05-31 Agilent Technologies, Inc. Apparatus for routing electrical signals
US20060065958A1 (en) * 2004-09-29 2006-03-30 Pei-Haw Tsao Three dimensional package and packaging method for integrated circuits

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08153937A (ja) * 1994-11-29 1996-06-11 Murata Mfg Co Ltd 高周波プリント回路基板
KR20000052705A (ko) * 1996-10-21 2000-08-25 알파인 마이크로시스템즈, 인코포레이티드 집적회로를 실장하기 위한 시스템 및 방법
KR20040030265A (ko) * 2002-08-26 2004-04-09 하이맥스 테크놀로지스, 인코포레이티드 칩 패키지

Also Published As

Publication number Publication date
KR20060116459A (ko) 2006-11-15
US20070005843A1 (en) 2007-01-04
US7480748B2 (en) 2009-01-20

Similar Documents

Publication Publication Date Title
KR101218011B1 (ko) 플립 칩 인터커넥션 패드 레이아웃 반도체 패키지 및 그 생산 방법
KR100735395B1 (ko) 집적 회로를 이용한 인쇄회로기판의 라우팅 방법
US5903050A (en) Semiconductor package having capacitive extension spokes and method for making the same
CN100390969C (zh) 半导体器件
JP5945243B2 (ja) プリント回路基板、プリント回路基板の形成方法、及び、最終製品のメインボード
JP5265948B2 (ja) プリント回路基板、及び、最終製品のメインボード
CA2422677C (en) Technique for reducing the number of layers in a multilayer circuit board
CN1842248B (zh) 球栅阵列偏栅去耦的设备及方法
JP2003007750A (ja) 半導体装置
KR20060045338A (ko) 전기 회로 장치, 전기 시스템, 및 전기 회로 장치 동작방법
US7791896B1 (en) Providing an embedded capacitor in a circuit board
US7161812B1 (en) System for arraying surface mount grid array contact pads to optimize trace escape routing for a printed circuit board
US6040985A (en) Circuit board having general purpose region and programmable region
KR20070064288A (ko) 1 이상의 인쇄 회로 기판을 포함하고 동일한 형태의 복수의반도체 구성요소들을 포함하는 전자 디바이스 및 그 제조방법
CN113747658B (zh) 使用两个布线层的集成电路的印刷电路板连接
EP1629534B1 (en) Foldable substrate with ground plane having a particular shape and corresponding manufacturing method
JP2001015643A (ja) 有機ランド・グリッド・アレイ（ｏｌｇａ）パッケージとｏｌｇａを含む集積回路パッケージ
US20070035005A1 (en) Alternating micro-vias and throughboard vias to create PCB routing channels in BGA interconnect grid
EP1714530B1 (en) Method for increasing a routing density for a circuit board and such a circuit board
JP2009117409A (ja) 回路基板
TWI444115B (zh) 印刷電路板和晶片系統
CN111797053A (zh) 多芯片运算装置、虚拟货币挖矿机及计算机服务器
CN222126516U (zh) 一种芯片封装结构、封装模组和电子设备
CN118158890B (zh) 基板、基板的制作方法、芯片封装体和电子器件
KR100632733B1 (ko) 인쇄회로기판

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

D13-X000 Search requested

St.27 status event code: A-1-2-D10-D13-srh-X000

D14-X000 Search report completed

St.27 status event code: A-1-2-D10-D14-srh-X000

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

T11-X000 Administrative time limit extension requested

St.27 status event code: U-3-3-T10-T11-oth-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

FPAY Annual fee payment

Payment date: 20130530

Year of fee payment: 7

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

FPAY Annual fee payment

Payment date: 20140529

Year of fee payment: 8

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 8

FPAY Annual fee payment

Payment date: 20150528

Year of fee payment: 9

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 9

FPAY Annual fee payment

Payment date: 20160530

Year of fee payment: 10

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 10

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20170628

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20170628