KR100677915B1 - Noise prediction decision feedback equalizer - Google Patents
Noise prediction decision feedback equalizer Download PDFInfo
- Publication number
- KR100677915B1 KR100677915B1 KR1020050071969A KR20050071969A KR100677915B1 KR 100677915 B1 KR100677915 B1 KR 100677915B1 KR 1020050071969 A KR1020050071969 A KR 1020050071969A KR 20050071969 A KR20050071969 A KR 20050071969A KR 100677915 B1 KR100677915 B1 KR 100677915B1
- Authority
- KR
- South Korea
- Prior art keywords
- adder
- filter unit
- output value
- noise
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/01—Equalisers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03006—Arrangements for removing intersymbol interference
- H04L25/03178—Arrangements involving sequence estimation techniques
- H04L25/03248—Arrangements for operating in conjunction with other apparatus
- H04L25/03254—Operation with other circuitry for removing intersymbol interference
- H04L25/03267—Operation with other circuitry for removing intersymbol interference with decision feedback equalisers
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Power Engineering (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Filters That Use Time-Delay Elements (AREA)
Abstract
Description
도 1은 종래 기술에 따른 결정 궤환 등화기의 구조를 나타낸 도면.1 is a diagram showing the structure of a crystal feedback equalizer according to the prior art.
도 2는 본 발명에 따른 결정 궤환 등화기의 구조를 나타낸 도면.2 shows the structure of a crystal feedback equalizer according to the present invention;
도 3은 본 발명의 실시예에 따른 결정 궤환 등화기의 선형 횡단 필터를 나타낸 도면.3 illustrates a linear cross filter of a crystal feedback equalizer in accordance with an embodiment of the present invention.
도 4는 본 발명의 실시예에 따른 결정 궤환 등화기의 세부 구조를 나타낸 도면.4 illustrates a detailed structure of a crystal feedback equalizer according to an embodiment of the present invention.
<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>
100, 200 : 순방향 필터부 110, 410 : 순방향 탭 계수 갱신부100, 200: forward filter unit 110, 410: forward tap coefficient update unit
120, 210 : 역방향 필터부 129, 419 : 역방향 탭 계수 갱신부120, 210: reverse filter unit 129, 419: reverse tap coefficient update unit
130, 260, 420 : 제1 가산기 170, 450 : 제4 가산기130, 260, 420: first adder 170, 450: fourth adder
140, 230 : 심볼 결정부 150 : 프리앰블 발생부140, 230: symbol determination unit 150: preamble generation unit
160 : 스위치 220, 440 : 제3 가산기160:
240, 430 : 제2 가산기 250 : 잡음 예측 필터부240 and 430: second adder 250: noise prediction filter unit
301, 302, 303, 304 : 지연기301, 302, 303, 304: delay
311, 312, 313, 314, 315 : 곱셈기 320 : 합산기311, 312, 313, 314, 315: Multiplier 320: Summer
330 : 탭계수 갱신부 401, 402, 403, 404 : 지연기330: tap
405, 406, 407, 408, 409 : 곱셈기 411, 412, 413, 414 :지연기405, 406, 407, 408, 409:
415, 416, 417, 418 : 곱셈기415, 416, 417, 418: multipliers
본 발명은 무선 채널에서 다중 경로 페이딩으로 인해 발생되는 심볼 간의 간섭을 줄이기 위한 등화기에 관한 것으로서, 보다 상세하게는 프리앰블을 이용하여 수신 심볼을 결정하는 결정 궤환 등화기에 관한 것이다.The present invention relates to an equalizer for reducing interference between symbols generated due to multipath fading in a radio channel, and more particularly, to a decision feedback equalizer for determining a received symbol using a preamble.
일반적으로 무선 통신에서는 메인 채널(channel) 이외에 왜곡된 다중 경로 페이딩(multi-path fading)으로 인하여 심볼 간의 간섭(Inter Symbol Interference; 이하, 'ISI'라 한다)이 발생하게 된다. 이는 통신 성능에 크게 영향을 주기 때문에 상기 ISI를 제거하기 위해 무선 단말의 수신기에서는 등화기(Equalizer)를 사용하게 된다.In general, in wireless communication, inter-symbol interference (hereinafter, referred to as 'ISI') occurs due to distorted multi-path fading in addition to the main channel. Since this greatly affects communication performance, an equalizer is used in the receiver of the wireless terminal to remove the ISI.
기본적인 등화기로는 LMS(Least Mean Square)를 이용하는 선형 등화기(Linear Equalizer; 이하, 'LE'라 한다)이다. 하지만, 최근에는 초기에 잡음을 계속 궤환(Feedback) 시킴으로써 발생되는 오류를 보완하기 위해 프리앰블을 이용하는 결정 궤환 등화기(Decision Feedback Equalizer; 이하, 'DFE'라 한다)를 많이 이용한다.The basic equalizer is a linear equalizer (hereinafter, referred to as 'LE') using a Least Mean Square (LMS). Recently, however, a Decision Feedback Equalizer (hereinafter referred to as 'DFE') using a preamble is often used to compensate for errors caused by continuously feeding back noise.
상기 DFE는 수신단에서 기본적인 등화기에 프리앰블(Preamble) 신호를 이용함으로써 잡음의 강화 없이 상기 프리앰블로 인한 높은 확률의 결정값으로 성능을 향상시킨다. 이때, 상기 프리앰블 신호란 송신기와 수신기를 동기화하고 타이밍을 유도하기 위하여 송수신기에서 공통적으로 알고 있는 신호가 된다.The DFE improves performance with a high probability decision value due to the preamble without reinforcing noise by using a preamble signal as a basic equalizer at the receiving end. In this case, the preamble signal is a signal commonly known by the transceiver in order to synchronize the transmitter and the receiver and induce timing.
한편, 일반적으로 등화기의 성능은 등화기의 실제적인 계수의 수, 즉 참조 신호(Reference)뿐만 아니라 특별히 채널의 특성과 샘플러(sampler)의 위상에 영향을 받는다. 그러나 상기 DFE는 LE에서 만큼의 잡음 강화 없이 진폭 왜곡을 보상할 수 있다. 따라서, DFE에서의 많은 이전 심볼(symbol)들로 인한 ISI를 제거시키는 궤환(feedback) 부분의 능력은 순방향(Forward) 부분의 계수를 고르는데 훨씬 자유롭다. 이때, 채널의 임펄스(Impulse) 응답과 순방향 부분의 조합은 주 펄스(pulse)를 따르는 영이 아닌(nonzero) 샘플을 받는다. 즉, DFE의 순방향 부분은 채널 특성의 역에 접근할 필요가 없으며, 과도한 잡음 강화와 샘플러의 위상에 민감할 필요가 없다. 따라서 ISI를 제거하기 위해서 대부분 DFE를 이용하게 된다.On the other hand, the performance of the equalizer is generally influenced by the number of actual coefficients of the equalizer, that is, not only the reference signal but also the characteristics of the channel and the phase of the sampler. However, the DFE can compensate for amplitude distortion without as much noise enhancement as in LE. Thus, the ability of the feedback portion to eliminate ISI due to many previous symbols in the DFE is much more free to choose the coefficient of the forward portion. At this time, the combination of the impulse response and the forward portion of the channel receives a nonzero sample along the main pulse. In other words, the forward portion of the DFE does not need to approach the inverse of the channel characteristics, and does not need to be sensitive to excessive noise enhancement and sampler phase. Therefore, most of the DFE is used to remove the ISI.
이하, 도 1을 참조하여 종래의 일반적은 DFE의 구조를 상세히 설명한다.Hereinafter, a structure of a conventional general DFE will be described in detail with reference to FIG. 1.
도 1은 종래 기술에 따른 결정 궤환 등화기의 구조를 나타낸 도면이다. 상기 도 1을 참조하면, 종래의 일반적인 DFE의 구조는 선형 횡단 필터(Linear Transversal Filter)로 구성된 순방향 필터(Feedforward filter)(100)와 역방향 필터(Feedback filter)(120)로 구성된다.1 is a view showing the structure of a crystal feedback equalizer according to the prior art. Referring to FIG. 1, a conventional DFE structure includes a forward filter 100 and a backward filter 120 formed of a linear transversal filter.
상기 필터를 통과해서 얻은 플로팅(Floating) 값을 심볼 결정부(140)에서 0 또는 1로 결정함으로써 추후 들어오는 심볼에 영향을 주게 된다. 또한, 프리앰블 발생부(150)를 구비함으로써 초기에 궤환되는 결정 값에 신뢰성을 주기 위해 이용되는 프리앰블을 생성하게 된다.The floating value obtained by passing through the filter is determined by the symbol determiner 140 to be 0 or 1, thereby affecting a subsequent incoming symbol. In addition, the preamble generator 150 generates a preamble used to give reliability to the initially determined decision value.
보다 상세히 설명하면, 상기 DFE로 수신된 신호 x(k)는 먼저 순방향 필터(100)로 입력된다. 상기 순방향 필터(100)로 입력된 신호는 복수의 지연기들(101, 102, 103, 104)을 통해 지연되고, 상기 수신 신호 및 각 지연기들을 거친 신호는 순방향 탭 계수(Tap coefficients) 갱신부(110)에서 제공되는 탭 계수들과 곱셈기들(105, 106, 107, 108, 109)에서 각각 곱하여진다.In more detail, the signal x (k) received by the DFE is first input to the forward filter 100. The signal input to the forward filter 100 is delayed through a plurality of delayers 101, 102, 103, 104, and the received signal and the signal passing through the delayers are forward tap coefficients updating units. The tap coefficients provided at 110 are multiplied by multipliers 105, 106, 107, 108, and 109, respectively.
그런 다음, 상기 곱셈기들(105, 106, 107, 108, 109)의 출력 신호는 제1 가산기(130)에서 합산되고, 역방향 필터(120)의 각 곱셈기들(125, 126, 127, 128)로부터 출력되는 신호가 감산된다. 상기 제1 가산기(130)에서 합산 및 감산된 값(z(k))은 심볼 결정부(140)로 입력된다. 상기 심볼 결정부(140)에서는 상기 입력된 값으로부터 0 또는 1의 값으로 결정하게 된다.The output signals of the multipliers 105, 106, 107, 108, 109 are then summed in the first adder 130 and from each of the multipliers 125, 126, 127, 128 of the reverse filter 120. The output signal is subtracted. The value z (k) summed and subtracted by the first adder 130 is input to the symbol determiner 140. The symbol determiner 140 determines a value of 0 or 1 from the input value.
이때, 상기 역방향 필터(120)에서는 상기 심볼 결정부(140)에서 결정된 값()을 입력받아, 복수의 지연기들(121, 122, 123, 124)로 입력하여 지연시키게 된다. 상기 역방향 필터(120)로 입력된 신호는 상기 복수의 지연기들(121, 122, 123, 124)을 통해 지연되고, 상기 수신 신호 및 각 지연기들을 거친 신호는 역방향 탭 계수(Tap coefficients) 갱신부(129)에서 제공되는 탭 계수들과 곱셈기들(125, 126, 127, 128)에서 각각 곱하여진다. 이때, 상기 각 곱셈기들(125, 126, 127, 128)에서 곱하여진 신호는 상술한 바와 같이 제1 가산기(130)로 입력되어 감산 연 산시키게 된다.In this case, the reverse filter 120 determines the value determined by the symbol determiner 140 ( ) Is inputted to the plurality of delayers 121, 122, 123, and 124 to be delayed. The signal input to the reverse filter 120 is delayed through the plurality of delayers 121, 122, 123, and 124, and the received signal and the signal passing through the delayers are updated with reverse tap coefficients. The tap coefficients provided by section 129 and the multipliers 125, 126, 127, and 128 are respectively multiplied. In this case, the signals multiplied by the multipliers 125, 126, 127, and 128 are input to the first adder 130 and subtracted as described above.
한편, 상기 DFE는 상술한 바와 같이 프리앰블 발생부(150)를 구비하여 에러 보정에 이용함으로써 수신 신호의 결정 확률을 높이게 된다. 상기 프리앰블 발생부(150)에서는 이미 정해져 있는 길이만큼의 프리앰블 또는 트레이닝 시퀀스(Training Sequence)를 생성하여 출력한다.On the other hand, the DFE is provided with a preamble generating unit 150 as described above to be used for error correction to increase the probability of determining the received signal. The preamble generator 150 generates and outputs a preamble or training sequence with a predetermined length.
즉, 스위치(160)의 선택에 의해 상기 프리앰블 발생부(150)의 신호 또는 상기 심볼 결정부(140)의 출력 값()이 선택적으로 제4 가산기(170)로 입력된다. 상기 제4 가산기(170)에서는 상기 제1 가산기(130)의 출력 신호 z(k)에 상기 심볼 결정부(140)의 출력 값()을 감산 연산함으로써 에러 값(e)을 피드백시킨다. 즉, 상기 제4 가산기(170)의 출력 값(e)은 상기 순방향 필터(100)의 순방향 탭 계수 갱신부(110) 및 상기 역방향 필터(120)의 역방향 탭 계수 갱신부(129)로 제공되어, 다음 필터링시 연산되는 탭 계수들을 갱신하게 된다.That is, the signal of the preamble generator 150 or the output value of the symbol determiner 140 may be selected by the selection of the switch 160. ) Is optionally input to the fourth adder 170. In the fourth adder 170, the output value of the symbol determiner 140 is equal to the output signal z (k) of the first adder 130. ) Is fed back to the error value e. That is, the output value e of the fourth adder 170 is provided to the forward tap coefficient updater 110 of the forward filter 100 and the reverse tap coefficient updater 129 of the reverse filter 120. Then, the tap coefficients calculated at the next filtering are updated.
상술한 바와 같이 일반적인 DFE는 간단히 LE에 프리앰블을 이용한 결정 궤환 능력을 갖은 등화기이다. 상기 DFE는 이와 같이 ISI의 순방향 에러를 제거한다는데 장점이 있지만 특별히 부정확한 결정(decision)이 궤환 되었을 경우, 상기 DFE의 출력은 부정확한 결정이 되돌림 되는 동안 다음 몇 샘플에 오차 영향을 주게 되는 단점이 있다. 이에 따라 앞 샘플의 영향으로 다음 샘플들에서 더 부정확한 결정을 내릴 확률이 크다는 문제가 있다. 특히, 잡음이 심한 환경에서는 상기 ISI 제거를 위해 이용된 등화기의 결정 궤환으로 인해 초기 에러 확률이 커질 위험이 발생한 다.As described above, the general DFE is simply an equalizer having a crystal feedback capability using a preamble to LE. The DFE has the advantage of eliminating the forward error of the ISI in this way, but especially if an incorrect decision is fed back, the output of the DFE has an error effect on the next few samples while the incorrect decision is returned. have. Accordingly, there is a problem that the influence of the previous sample is likely to make a more inaccurate decision in the next samples. In particular, in a noisy environment, there is a risk that the initial error probability is increased due to the decision feedback of the equalizer used to remove the ISI.
따라서, 본 발명의 목적은 무선 환경에서 심볼간 간섭을 줄이기 위한 등화기에 잡음 제거 알고리즘을 추가함으로써 잡음의 영향을 줄이는 잡음 예측 결정 궤환 등화기를 제공함에 있다.It is therefore an object of the present invention to provide a noise prediction decision feedback equalizer which reduces the effects of noise by adding a noise cancellation algorithm to the equalizer for reducing intersymbol interference in a wireless environment.
상기한 목적을 달성하기 위한 본 발명의 잡음 예측 결정 궤환 등화기는; 순방향 필터부와 역방향 필터부를 포함하는 결정 궤환 등화기에 있어서, 상기 순방향 필터부의 출력 값에 상기 역방향 필터부의 출력값을 감산 연산하는 제1 가산기와, 상기 제1 가산기의 출력 값에 심볼 결정부의 출력 값을 감산 연산하는 제2 가산기와, 상기 제2 가산기의 출력 값을 입력받아, 잡음에 대한 예측값을 출력하는 잡음 예측 필터부와, 상기 제1 가산기의 출력 값에 상기 잡음 예측 필터부의 출력값을 감산 연산하여 상기 심볼 결정부로 제공하는 제3 가산기를 포함함을 특징으로 한다.Noise prediction decision feedback equalizer of the present invention for achieving the above object; A decision feedback equalizer comprising a forward filter unit and a reverse filter unit, comprising: a first adder which subtracts an output value of the reverse filter unit to an output value of the forward filter unit; and an output value of the symbol determiner unit to an output value of the first adder. Receiving a second adder for subtracting, an output value of the second adder, a noise prediction filter for outputting a predicted value for noise, and subtracting an output value of the noise prediction filter for an output value of the first adder And a third adder provided to the symbol determiner.
이때, 상기 잡음 예측 필터부는, 상기 제2 가산기로부터 현재 입력된 값과 이전 입력된 값의 평균 연산을 통해 잡음 예측값을 산출하는 것을 특징으로 하며, 하기 수학식에 의해 결과를 산출함을 특징으로 한다.In this case, the noise prediction filter unit may calculate a noise prediction value through an average operation of a current input value and a previously input value from the second adder, and calculate a result by the following equation. .
이때, λ는 상기 잡음 예측 필터부의 망각 요소이며, N(k)는 잡음 예측 필터부의 입력 값을 의미한다.In this case, λ is an oblivion element of the noise prediction filter unit, and N (k) represents an input value of the noise prediction filter unit.
한편, 상기 등화기는, 상기 제1 가산기의 출력 값에 상기 심볼 결정부의 출력 값을 감산 연산하여 상기 각 순방향 필터부 및 역방향 필터부로 제공하는 제4 가산기를 더 포함함을 특징으로 한다.The equalizer may further include a fourth adder provided to each of the forward filter unit and the reverse filter unit by subtracting an output value of the symbol determination unit to an output value of the first adder.
이하, 본 발명에 따른 바람직한 실시예를 첨부한 도면을 참조하여 상세히 설명한다. 하기의 설명에서는 본 발명에 따른 동작을 이해하는데 필요한 부분만이 설명되며 그 이외 부분의 설명은 본 발명의 요지를 흩트리지 않는 범위에서 생략될 것이라는 것을 유의하여야 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. It should be noted that in the following description, only parts necessary for understanding the operation according to the present invention will be described, and descriptions of other parts will be omitted without departing from the scope of the present invention.
본 발명은 일반적으로 널리 이용되는 DFE가 단순히 ISI를 제거하는데만 목적으로 하기 때문에, 잡음에 좀 더 강한(즉, AWGN(Additive White Gaussian Noise)환경 하에서 잡음의 영향을 줄이는) 잡음 예측(Noise Predictive) 알고리즘을 제안한다.Since the present invention generally aims at simply eliminating ISI, the widely used DFE is noise predictive (ie, reducing noise effects under additive white Gaussian noise (AWGN)). We propose an algorithm.
즉, 본 발명에 따른 잡음 예측 등화기는 단순히 ISI를 제거하는데만 목적으로 하지 않고 AWGN(Additive White Gaussian Noise)환경 하에서 수신단에서 이미 알고 있는 프리앰블을 이용하여 잡음의 영향을 줄이게 된다. 따라서, 상기 잡음 예측 알고리즘 DFE에 추가함으로써 실제 프리앰블 동작 동안에는 확실한 잡음을 감쇠한 상태에서 보다 빠른 안정화 단계에 진입할 수 있도록 제공하게 된다.That is, the noise predictive equalizer according to the present invention reduces the influence of noise by using a preamble already known at the receiving end in an AWGN (Additive White Gaussian Noise) environment. Therefore, by adding to the noise prediction algorithm DFE, it is possible to enter a faster stabilization phase with attenuated noise during actual preamble operation.
이하, 도 2 내지 도 4를 참조하여 본 발명의 실시예에 따른 잡음 예측 결정 궤환 등화기의 구조를 설명한다.Hereinafter, a structure of a noise prediction decision feedback equalizer according to an embodiment of the present invention will be described with reference to FIGS. 2 to 4.
도 2는 본 발명에 따른 결정 궤환 등화기의 구조를 나타낸 도면이다. 상기 도 2를 참조하면, 본 발명에 따른 잡음 예측 결정 궤환 등화기는 2개의 선형 횡단 필터(Linear Transversal Filter)(200, 210), 심볼 결정부(Decision Device; 230), 잡음 예측 필터부(Noise Predictive Filter; 250)로 구성된다. 즉, 본 발명에 따른 잡음 예측 궤환 등화기(Noise Predictive DFE)의 구성은 기존의 DFE에 잡음 예측 필터 매트릭스(Noise Predictive Filter Matrix)가 상기 잡음 예측 필터부(250)로 추가된다. 2 is a diagram showing the structure of a crystal feedback equalizer according to the present invention. 2, the noise prediction decision feedback equalizer according to the present invention includes two linear
먼저, 상기 선형 횡단 필터(Linear Transversal Filter)는 기본적인 선형 등화기(Linear Equalizer)에 포함되는 구조로서, DFE에는 두 개의 필터, 즉 순방향 필터(Forward Filter)(200)와 역방향 필터(Backward Filter)(210)로 구성된다.First, the linear transversal filter is a structure included in a basic linear equalizer. The DFE includes two filters, a
상기 순방향 필터부(200)에서의 출력 값(z(k)) 및 역방향 필터부(210)에서의 출력값은 제1 가산기(260)에서 가산 및 감산 연산되어 제3 가산기(220)로 입력된다. 이때, 본 발명에 따라 상기 잡음 예측 필터부(250)에서의 연산 결과가 상기 제3 가산기(220)로 입력되어 감산 연산된다. 그런 다음, 상기 제3 감산기(220)의 연산 결과는 심볼 결정부(230)로 입력된다.The output value z (k) of the
상기 심볼 결정부(230)에서는 상기 선형 횡단 필터들, 즉 순방향 필터부(200)와 역방향 필터부(210) 및 잡음 예측 필터부(250)를 통과해서 얻은 비 정수(Non Integer)값을 0 혹은 1로 결정함으로써 추후 들어오는 심볼에 영향을 주게 된 다.In the
한편, 상기 심볼 결정부(230)의 출력 값(D(k))은 제2 가산기(240)로 입력된다. 이때, 상기 제2 가산기(240)에서는 제1 가산기(260)의 출력값(z(k))에 상기 심볼 결정부(230)의 출력 값을 감산 연산하여 상기 잡음 예측 필터부(250)로 입력시키게 된다.Meanwhile, the output value D (k) of the
상술한 바와 같이 일반적인 통신에서는 신호가 다중경로 페이딩으로 심볼간 간섭을 일으키게 되며, 수신된 왜곡된 심볼은 순방향 필터를 통과하게 된다. 이때 필터의 계수는 적응 LMS(Adaptive Least Mean Square)에 의해 이전 심볼과 결정값의 차를 가중치(Weighting Factor)가 적용됨으로써 보다 개선된 성능을 보인다. 이에 따라, 순방향과 역방향 필터를 통과한 값을 결정부(Decision Device)에 입력으로 제공함으로 0 혹은 1의 결정값을 정하게 된다. 종래의 DFE의 알고리즘에서는 상기 결정값을 심볼로 정함으로써 심볼간 간섭만 제거하는 목적이 있었지만 잡음 곧 AWGN으로 인한 잘못된 심볼 결정을 막기 위해 본 발명에서는 상기와 같은 잡음 예측 필터부(250)를 추가시키게 되는 것이다.As described above, in general communication, signals cause intersymbol interference with multipath fading, and the received distorted symbols pass through a forward filter. In this case, the coefficient of the filter is improved by applying a weighting factor to the difference between the previous symbol and the determined value by an adaptive least mean square (LMS). Accordingly, a decision value of 0 or 1 is determined by providing a value passing through the forward and reverse filters as an input to a decision device. In the conventional DFE algorithm, only the inter-symbol interference was removed by setting the decision value as a symbol. However, in the present invention, the noise
상기 본 발명에 따라 추가되는 잡음 예측 필터부(250)에서의 신호 처리 방법은 다음과 같다. 먼저, 상기 신호 처리를 위해 사용되는 변수들을 설명하면, CF(k)와 CB(k)는 각각 순방향 필터부(200)와 역방향 필터부(210)의 탭 계수 행렬을 의미하며 yF(k)와 yB(k)는 각각 상기 순방향 필터부(200)와 역방향 필터부(210)의 입력 신호 행렬을 나타낸다. 결국, DFE의 출력 신호 z(t)과 에러 신호 e(k)는 하기 <수 학식 1> 내지 <수학식 4>와 같이 정의될 수 있다.The signal processing method in the noise
이때 본 발명에 따라 상기 잡음 예측 필터부(250)에서 산출되는 결과값 o(k)는 하기 <수학식 5>와 같이 정의될 수 있다.In this case, the result value o (k) calculated by the noise
상기 <수학식 5>에서 λ는 상기 잡음 예측 필터부(250)의 망각 요소(forgetting factor)이며, N(k)는 잡음 예측 필터부(250)의 입력 값이다. 또한, 상기 o(k)는 잡음 예측 필터부(250)의 출력 값을 나타낸다.In Equation 5, λ is a forgetting factor of the
한편, 상기 N(k) 값은 하기 <수학식 6>과 같이 산출된다.On the other hand, the N (k) value is calculated as shown in Equation 6 below.
상기 <수학식 6>에서 D(k)는 상술한 바와 같이 상기 심볼 결정부(230)의 출력 값을 의미한다. 이때, 상기 본 발명에 따라 잡음 예측 필터부(250)의 결과 값이 반영된 심볼 결정부(230)로 입력되는 값 ND(k)는 하기 <수학식 7>과 같이 정의될 수 있다.In Equation 6, D (k) means an output value of the
따라서, 상술한 수학식들에 의해 정의된 바와 같이 본 발명에 따라 잡음 예측 필터부(250)가 포함된 DFE를 구현하면 도 2에 도시된 바와 같이 구현할 수 있 다.Therefore, when the DFE including the noise
한편, 상기 도 2에는 도시되지 않았지만 프리앰블 발생부(Training Sequence Generator)가 추가될 수 있다. 상기 프리앰블 발생부는 초기에 궤환되는 결정값에 신뢰성을 주기 위해 수신단에 프리앰블 발생부에서 이미 정해져 있는 길이만큼의 프리앰블 또는 트레이닝 시퀀스를 생성하게 된다.Although not shown in FIG. 2, a preamble generating unit may be added. The preamble generator generates a preamble or training sequence of a length already determined by the preamble generator in order to give reliability to the decision value initially fed back.
도 3은 본 발명의 실시예에 따른 결정 궤환 등화기의 선형 횡단 필터를 나타낸 도면이다. 상기 도 3을 참조하면, 상기 도 2에서 사용된 선형 횡단 필터들(즉, 순방향 필터부(200) 및 역방향 필터부(210))는 복수의 지연기들(301, 302, 303, 304), 복수의 곱셈기들(311, 312, 313, 314, 315), 합산기(320) 및 탭 계수 갱신부(330)로 구성될 수 있다.3 illustrates a linear cross filter of a crystal feedback equalizer according to an embodiment of the present invention. Referring to FIG. 3, the linear cross filters used in FIG. 2 (ie, the
즉, 상기 선형 횡단 필터는 기본적인 선형 등화기 구조를 가지게 된다. 보다 구체적으로 설명하면, 비등화된(unequalized) 입력 신호를 상기 각 지연기들(301, 302, 303, 304)에서 지연시키고, 상기 입력 신호 및 각 지연된 신호들을 상기 탭 계수 갱신부(330)에서 제공되는 탭 계수들과 상기 복수의 곱셈기들(311, 312, 313, 314, 315)에서 곱하게 된다. 그런 다음, 상기 각 곱셈기들의 출력 신호를 상기 합산기(320)에서 합산하게 된다.In other words, the linear traverse filter has a basic linear equalizer structure. In more detail, the unequalized input signal is delayed in each of the
한편, 상기 탭 계수 갱신부(330)는 본 발명에 따라 잡음 예측된 결과 값을 반영하여 탭 계수를 갱신하게 된다.Meanwhile, the
이하, 도 4를 참조하여 상술한 본 발명에 따라 잡음 예측 필터(250)가 포함된 결정 궤환 등화기의 구체적인 구현 예를 설명하기로 한다.Hereinafter, a specific implementation example of the decision feedback equalizer including the
도 4는 본 발명의 실시예에 따른 결정 궤환 등화기의 세부 구조를 나타낸 도면이다. 상기 도 4를 참조하면, 본 발명의 실시예에 따라 잡음 예측 기능이 부가된 DFE의 구조는 선형 횡단 필터(Linear Transversal Filter)로 구성된 순방향 필터(Feedforward filter)(200)와 역방향 필터(Feedback filter)(210), 심볼 결정부(230), 잡음 예측 필터부(250) 및 복수의 가산기들(420, 430, 440, 450)로 구성될 수 있다.4 is a diagram illustrating a detailed structure of a crystal feedback equalizer according to an embodiment of the present invention. Referring to FIG. 4, according to an embodiment of the present invention, a structure of a DFE to which a noise prediction function is added includes a
보다 상세히 설명하면, 상기 DFE로 수신된 신호 x(k)는 먼저 순방향 필터(200)로 입력된다. 상기 순방향 필터(200)로 입력된 신호는 복수의 지연기들(401, 402, 403, 404)을 통해 지연되고, 상기 수신 신호 x(k) 및 각 지연기들(401, 402, 403, 404)을 거친 신호는 순방향 탭 계수(Tap coefficients) 갱신부(410)에서 제공되는 탭 계수들과 곱셈기들(405, 406, 407, 408, 409)에서 각각 곱하여진다.In more detail, the signal x (k) received by the DFE is first input to the
그런 다음, 상기 곱셈기들(405, 406, 407, 408, 409)의 출력 신호는 제1 가산기(420)에서 합산되고, 역방향 필터(210)의 각 곱셈기들(415, 416, 417, 418)로부터 출력되는 신호가 감산된다. 상기 제1 가산기(420)에서 합산 및 감산된 값(z(k))은 제3 가산기(440) 및 제4 가산기(450)로 입력된다.The output signals of the
상기 제3 가산기(440)에서는 상기 제1 가산기(420)로부터의 출력 신호 z(k)에 본 발명에 따라 추가된 잡음 예측 필터부(250)의 출력 값 o(k)를 감산 연산하여 심볼 결정부(230)로 입력시키게 된다. 이때, 상기 심볼 결정부(230)로 입력되는 값은 상기 <수학식 7>에서 산출된 바와 같이 ND(k) 값이 된다.The
상기 심볼 결정부(140)에서는 상기 입력된 값으로부터 0 또는 1의 값으로 결정하게 된다. 이때, 상기 역방향 필터(210)에서는 상기 심볼 결정부(230)에서 결정된 값(D(k))을 입력받아, 복수의 지연기들(411, 412, 413, 414)로 입력하여 지연시키게 된다. 상기 역방향 필터(210)로 입력된 신호는 상기 복수의 지연기들(411, 412, 413, 414)을 통해 지연되고, 상기 수신 신호 및 각 지연기들을 거친 신호는 역방향 탭 계수(Tap coefficients) 갱신부(419)에서 제공되는 탭 계수들과 곱셈기들(415, 416, 417, 418)에서 각각 곱하여진다. 이때, 상기 각 곱셈기들(415, 416, 417, 418)에서 곱하여진 신호는 상술한 바와 같이 제1 가산기(420)로 입력되어 감산 연산시키게 된다.The symbol determiner 140 determines a value of 0 or 1 from the input value. In this case, the
한편, 본 발명에 따라, 상기 제2 가산기(430)에서는 상기 제1 가산기(420)의 출력 신호 z(k)에 상기 심볼 결정부(230)의 출력 신호 D(k)를 감산 연산하여 상기 잡음 예측 필터부(250)로 입력시킨다. 이때, 상기 잡음 예측 필터부(250)로 입력되는 값은 N(k)로서 상기 <수학식 6>과 같이 산출된다.Meanwhile, according to the present invention, the
상기 잡음 예측 필터부(250)에서는 상술한 바와 같이 상기 <수학식 5>의 연산에 의해 잡음 예측 값 o(k)를 산출하게 된다. 상기 산출된 잡음 예측 필터부(250)의 출력 값 o(k)sms 다시 제3 가산기(440)로 입력되어 진다.As described above, the noise
이때, 상기 제3 가산기(440)는 상술한 바와 같이 상기 제1 가산기(420)의 출력 값 z(k)에 상기 잡음 예측 필터부(250)의 출력 값 o(k)를 감산 연산하여 심볼 결정부(230)로 제공하게 된다.At this time, the
한편, 일반적인 DFE에서와 같이 상기 제1 가산기(420)의 출력 값을 심볼 결 정부(230)의 출력 값과 비교하여 에러 값을 상기 각 선형 예측 필터로 입력시키게 된다. 즉, 제4 가산기(450)에서는 상기 제1 가산기(420)의 출력 신호 z(k)에 상기 심볼 결정부(230)의 출력 신호 D(k)를 감산 연산하여 상기 순방향 필터부(200) 및 역방향 필터부(210)의 각 탭 계수 갱신부(410, 419)로 제공하게 된다. 이때, 상기 제4 가산기(450)의 출력 값은 e로서 상기 <수학식 4>와 같이 연산된다.Meanwhile, as in the general DFE, an error value is input to each linear prediction filter by comparing the output value of the
이와 같이, 본 발명에 따라 추가되는 잡음 예측 필터부(250)에서 각 선형 횡단 필터의 출력값과 심볼 결정부(230)의 출력값으로써 잡음이 예측된 값을 심볼 결정에 이용함으로써 보다 효과적이고 잡음이 제거된 결정 궤환 등화기를 제공할 수가 있게 된다.As described above, in the noise
이상으로 본 발명의 상세한 설명에서는 구체적인 실시예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로 본 발명의 범위는 설명된 실시예에 국한되어 정해져서는 안되며 후술하는 특허청구의 범위뿐만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.In the above detailed description of the present invention, specific embodiments have been described, but various modifications are possible without departing from the scope of the present invention. Therefore, the scope of the present invention should not be limited to the described embodiments, but should be defined not only by the scope of the following claims, but also by the equivalents of the claims.
상술한 바와 같은 본 발명은, 잡음 예측 알고리즘을 추가함으로써 기본적인 등화기의 기능인 심볼간 간섭 제거는 물론 AWGN으로 인한 심볼의 잘못된 결정 확률을 낮출 수 있게 되는 장점이 있다.As described above, the present invention has the advantage of lowering the probability of erroneous determination of a symbol due to AWGN as well as removing intersymbol interference, which is a function of a basic equalizer, by adding a noise prediction algorithm.
Claims (4)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050071969A KR100677915B1 (en) | 2005-08-05 | 2005-08-05 | Noise prediction decision feedback equalizer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050071969A KR100677915B1 (en) | 2005-08-05 | 2005-08-05 | Noise prediction decision feedback equalizer |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR100677915B1 true KR100677915B1 (en) | 2007-02-05 |
Family
ID=38105194
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020050071969A Expired - Lifetime KR100677915B1 (en) | 2005-08-05 | 2005-08-05 | Noise prediction decision feedback equalizer |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100677915B1 (en) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5513216A (en) | 1994-10-13 | 1996-04-30 | At&T Corp. | Hybrid equalizer arrangement for use in data communications equipment |
| US20030223489A1 (en) | 2002-06-04 | 2003-12-04 | John Smee | Receiver with a decision feedback equalizer and a linear equalizer |
| US20050135472A1 (en) | 2003-10-30 | 2005-06-23 | Sony Corporation | Adaptive equalizer, decoding device, and error detecting device |
-
2005
- 2005-08-05 KR KR1020050071969A patent/KR100677915B1/en not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5513216A (en) | 1994-10-13 | 1996-04-30 | At&T Corp. | Hybrid equalizer arrangement for use in data communications equipment |
| US20030223489A1 (en) | 2002-06-04 | 2003-12-04 | John Smee | Receiver with a decision feedback equalizer and a linear equalizer |
| US20050135472A1 (en) | 2003-10-30 | 2005-06-23 | Sony Corporation | Adaptive equalizer, decoding device, and error detecting device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2762836B2 (en) | Interference wave canceller | |
| KR100447201B1 (en) | Channel equalizer and digital TV receiver using for the same | |
| US7006564B2 (en) | Adaptive equalizer | |
| US4468786A (en) | Nonlinear equalizer for correcting intersymbol interference in a digital data transmission system | |
| JP2960165B2 (en) | How to optimize update coefficients for adaptive filters | |
| WO1998039854A1 (en) | Receiver with frequency offset correcting function | |
| JPH0590904A (en) | Control signal generating circuit | |
| EP0453814A2 (en) | Adaptive channel impulse response estimation system using maximum likelihood sequence estimation | |
| KR20060096856A (en) | Channel Equalizer and Channel Equalization Method | |
| US7876866B1 (en) | Data subset selection algorithm for reducing data-pattern autocorrelations | |
| JPH0879135A (en) | Digital signal error reduction device | |
| US20050232347A1 (en) | Apparatus and method for noise enhancement reduction in an adaptive equalizer | |
| US6349112B1 (en) | Adaptive equalizer compensating signal distortion on transmission path | |
| JP3625205B2 (en) | Adaptive equalizer and receiver | |
| KR100202944B1 (en) | Decision Feedback Equalizer Using Error Feedback | |
| KR100677915B1 (en) | Noise prediction decision feedback equalizer | |
| US8644369B1 (en) | Equalizer adaptation for heavily compressed or clipped communications signals | |
| JP2007067698A (en) | Communication system and transmitter / receiver | |
| JP4822946B2 (en) | Adaptive equalizer | |
| KR20090056929A (en) | Waveform Equalizer | |
| KR100698150B1 (en) | Channel Equalizer and Method for Digital Broadcast Receiver | |
| KR100199184B1 (en) | Digital equalizer | |
| KR100767692B1 (en) | A equalizer | |
| KR100623064B1 (en) | Adaptive equalization system and method combining linear and nonlinear equalizers | |
| US6940924B1 (en) | Signal detection based on channel estimation |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20050805 |
|
| PA0201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20061117 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20070126 Patent event code: PR07011E01D |
|
| PR1002 | Payment of registration fee |
Payment date: 20070129 End annual number: 3 Start annual number: 1 |
|
| PG1601 | Publication of registration | ||
| PR1001 | Payment of annual fee |
Payment date: 20091120 Start annual number: 4 End annual number: 4 |
|
| PR1001 | Payment of annual fee |
Payment date: 20101227 Start annual number: 5 End annual number: 5 |
|
| PR1001 | Payment of annual fee |
Payment date: 20111227 Start annual number: 6 End annual number: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20130111 Year of fee payment: 7 |
|
| PR1001 | Payment of annual fee |
Payment date: 20130111 Start annual number: 7 End annual number: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20131231 Year of fee payment: 8 |
|
| PR1001 | Payment of annual fee |
Payment date: 20131231 Start annual number: 8 End annual number: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20141230 Year of fee payment: 9 |
|
| PR1001 | Payment of annual fee |
Payment date: 20141230 Start annual number: 9 End annual number: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20151230 Year of fee payment: 10 |
|
| PR1001 | Payment of annual fee |
Payment date: 20151230 Start annual number: 10 End annual number: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20161228 Year of fee payment: 11 |
|
| PR1001 | Payment of annual fee |
Payment date: 20161228 Start annual number: 11 End annual number: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20171227 Year of fee payment: 12 |
|
| PR1001 | Payment of annual fee |
Payment date: 20171227 Start annual number: 12 End annual number: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20190110 Year of fee payment: 13 |
|
| PR1001 | Payment of annual fee |
Payment date: 20190110 Start annual number: 13 End annual number: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20200103 Year of fee payment: 14 |
|
| PR1001 | Payment of annual fee |
Payment date: 20200103 Start annual number: 14 End annual number: 14 |
|
| PR1001 | Payment of annual fee |
Payment date: 20201228 Start annual number: 15 End annual number: 15 |
|
| PR1001 | Payment of annual fee |
Payment date: 20220103 Start annual number: 16 End annual number: 16 |
|
| PR1001 | Payment of annual fee |
Payment date: 20230102 Start annual number: 17 End annual number: 17 |
|
| PR1001 | Payment of annual fee |
Payment date: 20241230 Start annual number: 19 End annual number: 19 |