[go: up one dir, main page]

KR100643605B1 - 적응형 프리 엠퍼시스 장치, 데이터 통신용 송신기,데이터 통신용 송수신 장치 및 적응형 프리 엠퍼시스 방법 - Google Patents

적응형 프리 엠퍼시스 장치, 데이터 통신용 송신기,데이터 통신용 송수신 장치 및 적응형 프리 엠퍼시스 방법 Download PDF

Info

Publication number
KR100643605B1
KR100643605B1 KR1020040064460A KR20040064460A KR100643605B1 KR 100643605 B1 KR100643605 B1 KR 100643605B1 KR 1020040064460 A KR1020040064460 A KR 1020040064460A KR 20040064460 A KR20040064460 A KR 20040064460A KR 100643605 B1 KR100643605 B1 KR 100643605B1
Authority
KR
South Korea
Prior art keywords
emphasis
value
transmission error
serial data
transmitter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020040064460A
Other languages
English (en)
Other versions
KR20060016039A (ko
Inventor
오카무라히토시
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040064460A priority Critical patent/KR100643605B1/ko
Priority to JP2005232486A priority patent/JP4870396B2/ja
Priority to US11/204,077 priority patent/US7583753B2/en
Priority to TW094127851A priority patent/TWI409635B/zh
Publication of KR20060016039A publication Critical patent/KR20060016039A/ko
Application granted granted Critical
Publication of KR100643605B1 publication Critical patent/KR100643605B1/ko
Priority to US12/533,781 priority patent/US20090290621A1/en
Priority to US12/533,748 priority patent/US8699585B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/62—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission for providing a predistortion of the signal in the transmitter and corresponding correction in the receiver, e.g. for improving the signal/noise ratio
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/20—Arrangements for detecting or preventing errors in the information received using signal quality detector
    • H04L1/205—Arrangements for detecting or preventing errors in the information received using signal quality detector jitter monitoring
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/24—Testing correct operation
    • H04L1/242—Testing correct operation by comparing a transmitted test signal with a locally generated replica
    • H04L1/244—Testing correct operation by comparing a transmitted test signal with a locally generated replica test sequence generators
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03343—Arrangements at the transmitter end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L2025/0335—Arrangements for removing intersymbol interference characterised by the type of transmission
    • H04L2025/03356—Baseband transmission

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Quality & Reliability (AREA)
  • Power Engineering (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
  • Dc Digital Transmission (AREA)
  • Maintenance And Management Of Digital Transmission (AREA)

Abstract

데이터 통신 시스템에 있어서, 적응형 프리 엠퍼시스 장치는 프리 엠퍼시스 회로 및 프리 엠퍼시스 컨트롤러를 포함한다. 프리 엠퍼시스 회로는 프리 엠퍼시스 제어 값에 기초하여 직렬 데이터 스트림을 프리 엠퍼시스하여 제1 전송선을 통해 수신기로 전송한다. 프리 엠퍼시스 컨트롤러는 상기 프리 엠퍼시스 제어 값에 기초하여 프리 엠퍼시스된 직렬 데이터 스트림의 전송 에러의 측정값을 상기 수신기로부터 제2 전송선을 통하여 수신하여 상기 전송 에러가 최소일 때 또는 아이 사이즈가 최대일 때의 프리 엠퍼시스 제어 값을 최적 프리 엠퍼시스 제어 값으로 설정한다. 송신기측에서 전송선의 길이 및 전송 속도 등의 전송 조건에 가장 적합한 최적의 프리 엠퍼시스 강도 값을 자동적으로 설정할 수 있으므로 수신된 데이터의 신호간 간섭(ISI)을 최소화할 수 있다.

Description

적응형 프리 엠퍼시스 장치, 데이터 통신용 송신기, 데이터 통신용 송수신 장치 및 적응형 프리 엠퍼시스 방법{ADAPTIVE PREEMPHASIS APPARATUS, DATA COMMUNICATION TRANSMITTER, DATA COMMUNICATION RECEIVER, AND ADAPTIVE PREEMPHASIS METHOD}
도 1은 본 발명의 제1 실시예에 따른 최적 프리엠퍼시스 탐색 모드에서 동작하는 송신기와 수신기간의 직렬 데이터 통신 시스템을 나타낸 블록도이다.
도 2는 본 발명의 일 실시예에 따른 프리엠퍼시스 강도값별로 레지스터에 저장된 비트 에러 횟수를 나타낸 도표이다.
도 3은 도 1의 출력 드라이버와 프리엠퍼시스 드라이버의 일 예를 나타낸 회로도이다.
도 4는 도 3의 출력 드라이버와 프리 엠퍼시스 드라이버에 입력되는 신호들을 나타낸 타이밍도이다.
도 5는 도 3의 출력 드라이버와 프리엠퍼시스 드라이버의 출력 신호를 나타낸 타이밍도이다.
도 6은 본 발명의 일 실시예에 따른 최적 프리엠퍼시스 탐색 모드에서 동작하는 송신기와 수신기간의 직렬 데이터 통신 방법을 나타낸 순서도이다.
도 7은 본 발명의 또 다른 실시예에 따른 최적 프리엠퍼시스 탐색 모드에서 동작하는 송신기와 수신기간의 직렬 데이터 통신 시스템을 나타낸 블록도이다.
도 8은 본 발명의 일 실시예에 따른 프리엠퍼시스 강도값별로 레지스터에 저장된 아이 사이즈를 나타낸 도표이다.
도 9는 본 발명의 다른 실시예에 따른 최적 프리엠퍼시스 탐색 모드에서 동작하는 송신기와 수신기간의 직렬 데이터 통신 방법을 나타낸 순서도이다.
도 10은 본 발명의 또 다른 실시예에 따른 최적 프리엠퍼시스 탐색 모드에서 동작하는 송신기와 수신기간의 직렬 데이터 통신 시스템을 나타낸 블록도이다.
도 11은 본 발명의 또 다른 실시예에 따른 최적 프리엠퍼시스 탐색 모드에서 동작하는 송신기와 수신기간의 직렬 데이터 통신 방법을 나타낸 순서도이다.
도 12는 본 발명의 또 다른 실시예에 따른 최적 프리엠퍼시스 탐색 모드에서 동작하는 송신기와 수신기간의 직렬 데이터 통신 시스템을 나타낸 블록도이다.
도 13은 본 발명의 또 다른 실시예에 따른 최적 프리엠퍼시스 탐색 모드에서 동작하는 송신기와 수신기간의 직렬 데이터 통신 방법을 나타낸 순서도이다.
도 14 내지 도 16은 본 발명의 일 실시예에 따른 최적 프리엠퍼시스 강도값을 탐색하는 과정에서 측정된 아이 패턴을 도시한 그래프이다.
<도면의 주요 부분에 대한 부호의 설명>
100a, 800a, 1100a, 1300a, 1400a : 송신기
100b, 600b, 800b, 1100b : 수신기
130 : 프리 엠퍼시스 회로
140 : 프리 엠퍼시스 컨트롤러
200, 640, 1130, 1330 : 비트 에러 횟수 측정기
830, 1410 : 아이 사이즈 측정기
본 발명은 데이터 통신 시스템에 사용되는 적응형 프리 엠퍼시스 장치, 데이터 통신용 송신기, 데이터 통신용 송수신 장치 및 적응형 프리 엠퍼시스 방법에 관한 것이다.
고속으로 프린트 배선 등의 전송선을 통하여 데이터를 전송할 경우 전송선의 특성에 기인하여 신호간 간섭(ISI: Inter Symbol Interference)이 발생한다. 신호간 간섭(ISI)으로 인하여 수신된 신호의 진폭과 위상은 심하게 왜곡되며, 수신단에서 비트 오류를 일으키는 주된 원인이 된다. 전송선의 길이가 길어지고 데이터 전송 속도가 증가함에 따라 수신단에서 수신된 신호의 진폭과 위상은 더욱 심하게 왜곡된다.
이러한 신호간 간섭(ISI)으로 인한 왜곡을 보상하기 위해 수신단에서는 적응형(Adaptive)인 결정귀환등화기(DEF: Decision Feedback Equalizer)를 사용한다. 적응형 결정귀환등화기는 등화기의 탭 계수를 채널특성에 맞게 계속 갱신시킴으로써 수신단에서 수신되는 신호의 크기와 지연특성을 보상한다.
또한, 수신단에서의 수신된 신호의 신호간 간섭(ISI)을 줄이기 위해 전송선의 길이, 전송 속도 등의 전송 조건에 따라서 프리 엠퍼시스 강도를 조절하여 신호 를 프리 엠퍼시스하여 전송한다. 즉, 높은 주파수성분이 낮은 주파수 성분에 비하여 전송선을 통하여 감쇠가 더 많이 되므로 송신단에서는 높은 주파수성분에 상응하는 데이터는 강조한 후(preemphasis) 전송한다.
송신기측에서 데이터를 프리 엠퍼시스하여 전송선을 통하여 수신기 측으로 전송할 경우 최적 프리 엠퍼시스 강도값이 존재한다. 상기 전송 데이터 중의 고주파 성분의 감쇠 정도가 PCB(printed circuit board) 보드상의 프린트 패턴(printed pattern)과 같은 전송선의 길이에 따라 변한다. 전송선의 길이가 변함에 따라 특정 길이에 적합한 최적 프리엠퍼시스 강도값이 존재한다.
만약, 고주파 성분의 프리 엠퍼시스 강도값이 지나치게 커지면 수신기 측에서 수신한 데이터의 아이 사이즈 측정값이 감소하게된다.
송신기와 수신기가 어셈블리되어 사용되는 데이터 통신 시스템에서 전송선의 길이 및 전송 속도와 같은 전송 조건은 변할 수 있으며, 이 경우 자동적으로 전송 조건에 맞는 최적 프리 엠퍼시스 강도값을 설정해야 한다.
그러나, 전송 속도가 증가할수록 신호간 간섭(ISI)이 증가하며 프리 엠퍼시스 강도를 수동으로 조절하기가 어렵다.
또한, 종래에는 송신기측의 프리 엠퍼시스 회로에서 수동으로 설정된 프리 엠퍼시스 값으로 전송선을 통해 전송할 경우, 송신기측에서 상기 설정된 프리 엠퍼시스 값이 최적 프리엠퍼시스 값인지를 확인하기가 곤란하였다.
따라서, 본 발명의 제1 목적은 데이터 통신 시스템에 있어서 최적의 프리 엠 퍼시스 값을 자동적으로 설정할 수 있는 적응형 프리 엠퍼시스 장치를 제공하는 것이다.
본 발명의 제2 목적은 상기 적응형 프리 엠퍼시스 장치를 가지는 데이터 통신용 송신기를 제공하는 것이다.
또한, 본 발명의 제3 목적은 상기 적응형 프리 엠퍼시스 장치를 가지는 데이터 통신용 송수신 장치를 제공하는 것이다.
본 발명의 제4 목적은 데이터 통신 시스템에 있어서 최적의 프리 엠퍼시스 값을 자동적으로 설정할 수 있는 적응형 프리 엠퍼시스 방법을 제공하는 것이다.
상술한 본 발명의 제1 목적을 달성하기 위한 본 발명의 일측면에 따른 적응형 프리 엠퍼시스 장치는 프리 엠퍼시스 회로 및 프리 엠퍼시스 컨트롤러를 포함한다. 프리 엠퍼시스 회로는 프리 엠퍼시스 제어 값에 기초하여 직렬 데이터 스트림을 프리 엠퍼시스하여 제1 전송선을 통해 수신기로 전송한다. 프리 엠퍼시스 컨트롤러는 상기 프리 엠퍼시스 제어 값에 기초하여 프리 엠퍼시스된 직렬 데이터 스트림의 전송 에러의 측정값을 상기 수신기로부터 제2 전송선을 통하여 수신하여 상기 전송 에러가 최소일 때의 프리 엠퍼시스 제어 값을 최적 프리 엠퍼시스 제어 값으로 설정한다.
또한, 본 발명의 제1 목적을 달성하기 위한 본 발명의 다른 측면에 따른 적응형 프리 엠퍼시스 장치는 프리 엠퍼시스 제어 값에 기초하여 제1 직렬 데이터 스트림을 프리 엠퍼시스하여 제1 전송선을 통해 수신기로 전송하는 프리 엠퍼시스 회 로; 상기 제1 직렬 데이터를 상기 수신기를 거쳐 루프백시킨 후 상기 제2 전송선을 통하여 수신한 제2 직렬 데이터 스트림의 전송 에러를 측정하는 전송 에러 측정기; 및 상기 전송 에러가 최소일 때의 프리 엠퍼시스 제어 값을 최적 프리 엠퍼시스 강도값으로 설정하는 프리 엠퍼시스 컨트롤러를 포함한다.
또한, 본 발명의 제2 목적을 달성하기 위한 본 발명의 일측면에 따른 데이터 통신용 송신기는 k(k는 2이상의 자연수) 비트의 병렬 데이터 스트림을 발생시키는 패턴 발생기; 상기 병렬 데이터 스트림을 직렬 데이터 스트림으로 변환하는 직렬화기; 프리 엠퍼시스 제어 값에 기초하여 상기 직렬 데이터 스트림을 프리 엠퍼시스하여 제1 전송선을 통해 수신기로 전송하는 프리 엠퍼시스 회로; 및 상기 전송된 직렬 데이터 스트림의 전송 에러의 측정값을 상기 수신기로부터 제2 전송선을 통하여 제공받아 상기 전송 에러가 최소일 때의 프리 엠퍼시스 제어 값을 최적 프리 엠퍼시스 제어 값으로 설정하는 프리 엠퍼시스 컨트롤러를 포함한다.
또한, 본 발명의 제2 목적을 달성하기 위한 본 발명의 다른 측면에 따른 데이터 통신용 송신기는 k(k는 2이상의 자연수) 비트의 제1 병렬 데이터를 발생시키는 패턴 발생기; 상기 제1 병렬 데이터를 제1 직렬 데이터 스트림으로 직렬화하는 직렬화기; 프리 엠퍼시스 제어 값에 기초하여 상기 제1 직렬 데이터 스트림을 프리 엠퍼시스하여 제1 전송선을 통해 수신기로 전송하는 프리 엠퍼시스 회로; 상기 제1 직렬 데이터 스트림을 상기 수신기를 거쳐 루프백시킨후 제2 전송선을 통하여 수신한 제2 직렬 데이터 스트림을 제2 병렬 데이터로 역직렬화하는 역직렬화기; 상기 제2 병렬 데이터의 전송 에러를 측정하는 전송 에러 측정기; 및 상기 전송 에러가 최소일 때의 프리 엠퍼시스 제어 값을 최적 프리 엠퍼시스 제어 값으로 설정하는 프리 엠퍼시스 컨트롤러를 포함한다.
또한, 본 발명의 제3 목적을 달성하기 위한 본 발명의 일 측면에 따른 데이터 통신용 송수신 장치는 제1 전송선; k(k는 2이상의 자연수) 비트의 제1 병렬 데이터를 직렬화시킨 제1 직렬 데이터 스트림을 상기 제1 전송선을 통하여 전송하는 송신기; 제2 전송선; 및 상기 제2 전송선을 통하여 수신한 제2 직렬 데이터 스트림의 전송 에러를 측정하여 상기 측정된 전송 에러를 상기 송신기로 전송하는 수신기를 포함한다. 상기 송신기는 상기 제1 병렬 데이터를 발생시키는 패턴 발생기; 상기 제1 병렬 데이터를 상기 제1 직렬 데이터 스트림으로 직렬화하는 직렬화기; 프리 엠퍼시스 제어 값에 기초하여 상기 제1 직렬 데이터 스트림을 프리 엠퍼시스하여 상기 제1 전송선을 통해 상기 수신기로 전송하는 프리 엠퍼시스 회로; 및 상기 전송 에러를 상기 수신기로부터 상기 제2 전송선을 통하여 제공받아 상기 전송 에러가 최소일 때의 프리 엠퍼시스 제어 값을 최적 프리 엠퍼시스 제어 값으로 설정하는 프리 엠퍼시스 컨트롤러를 포함한다.
또한, 본 발명의 제3 목적을 달성하기 위한 본 발명의 다른 측면에 따른 데이터 통신용 송수신 장치는 제1 전송선; k(k는 2이상의 자연수) 비트의 제1 병렬 데이터를 직렬화시킨 제1 직렬 데이터 스트림을 상기 제1 전송선을 통하여 전송하는 송신기; 제2 전송선; 및 상기 제1 직렬 데이터 스트림을 수신하여 상기 제2 전송선을 통하여 상기 송신기로 루프백시키는 수신기를 포함한다. 상기 송신기는 상기 제1 병렬 데이터를 발생시키는 패턴 발생기; 상기 제1 병렬 데이터를 상기 제1 직렬 데이터 스트림으로 직렬화하는 직렬화기; 프리 엠퍼시스 제어 값에 기초하여 상기 제1 직렬 데이터 스트림을 프리 엠퍼시스하여 상기 제1 전송선을 통해 상기 수신기로 전송하는 프리 엠퍼시스 회로; 상기 제1 직렬 데이터를 상기 수신기를 거쳐 루프백시킨 제2 직렬 데이터 스트림의 전송 에러를 측정하는 전송 에러 측정기; 및 상기 전송 에러가 최소일 때의 프리 엠퍼시스 제어 값을 최적 프리 엠퍼시스 강도 값으로 설정하는 프리 엠퍼시스 컨트롤러를 포함한다.
또한, 본 발명의 제4 목적을 달성하기 위한 본 발명의 일 측면에 따른 적응형 프리 엠퍼시스 방법은 복수의 프리 엠퍼시스 제어 값으로 제1 직렬 데이터 스트림을 프리 엠퍼시스하여 제1 전송선을 통해 수신기로 전송하는 단계; 상기 프리 엠퍼시스된 제1 직렬 데이터 스트림을 수신기로 루프백시켜 제2 켜 제2 전송선을 통해 송신기로 전송하는 단계; 상기 송신기에서 상기 제2 전송선을 통해 수신한 제2 직렬 데이터 스트림의 전송 에러를 측정하는 단계; 상기 측정된 전송 에러를 상기 복수의 프리 엠퍼시스 제어 값 별로 할당하는 단계; 및 상기 전송 에러가 최소가 되는 프리 엠퍼시스 강도 값을 최적 프리 엠퍼시스 제어 값으로 설정하는 단계를 포함한다.
또한, 본 발명의 제4 목적을 달성하기 위한 본 발명의 다른 측면에 따른 적응형 프리 엠퍼시스 방법은 송신기에서 복수의 프리 엠퍼시스 제어 값으로 제1 직렬 데이터 스트림을 프리 엠퍼시스하여 제1 전송선을 통해 수신기로 전송하는 단계; 수신기에서 상기 전송된 제1 직렬 데이터 스트림의 전송 에러를 측정하는 단계; 수신기에서 상기 측정된 전송 에러를 제2 전송선을 통하여 상기 송신기로 전송 하는 단계; 상기 송신기에서 상기 측정된 전송 에러를 상기 복수의 프리 엠퍼시스 제어 값 별로 할당하는 단계; 및 상기 송신기에서 상기 전송 에러가 최소가 되는 프리 엠퍼시스 제어 값을 최적 프리 엠퍼시스 제어 값으로 설정하는 단계를 포함한다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다.
데이터 통신 시스템을 구성하는 송신기(transmitter) 또는 수신기(receiver)에 사용되는 직렬화기/역직렬화기(SerDes; Serializer/Deserializer)는 k(2이상의 자연수)비트의 병렬 데이터를 직렬화시켜 전송선(transmission line)을 통하여 직렬 데이터 스트림을 송수신한다.
본 발명에서는 상기 전송선을 통하여 직렬데이터를 송수신하는 과정에서 전송선의 특성에 따른 심볼간 간섭(ISI)을 최소할 수 있는 최적 프리 엠퍼시스 강도 값을 자동으로 탐색한다. 예를 들어, 상기 직렬화기/역직렬화기(SerDes)에 파워-온 된 경우 상기 최적 프리 엠퍼시스 강도 값 탐색 모드가 실행되고, 최적 프리엠퍼시스 강도 값이 얻어진 이후에는 얻어진 최적 프리 엠퍼시스 강도 값으로 직렬 데이터를 상기 전송선을 통하여 전송한다.
이 경우, 최적 프리 엠퍼시스 강도 값 탐색 모드는 파워-온 될 때마다 매번 실행될 수도 있고, 상기 전송선이 변경되지 않는 한 상기 얻어진 최적 프리 엠퍼시스 강도 값을 불휘발성 메모리에 저장하여 다음 파워-온 시에 프리 엠퍼시스 강도 값으로 이용할 수도 있다. 이하, 상기 직렬화기/역직렬화기(SerDes)에 파워-온 된 경우 상기 최적 프리 엠퍼시스 강도 값 탐색 모드가 실행되는 경우를 예로 들어 설명한다.
도 1은 본 발명의 제1 실시예에 따른 최적 프리엠퍼시스 탐색 모드에서 동작하는 송신기와 수신기간의 직렬 데이터 통신 시스템을 나타낸 블록도이다.
도 1을 참조하면, 송신기(transmitter; 100a)는 패턴 발생기(pattern generator; 110), 직렬화기(serializer; 120), 프리 엠퍼시스 회로(130), 프리 엠퍼시스 컨트롤러(pre emphasis controller; 140), 레지스터(150) 및 역직렬화기(deserializer; 160)를 포함한다. 수신기(receiver; 100b)는 이퀄라이저(equalizer; 210), 역직렬화기(220), 비트 에러 산출부(200), 멀티플렉서(multiplexer; 250), 직렬화기(260) 및 출력 드라이버(270)를 포함한다.
직렬화기(serializer; 120)는 k(k는 2 이상의 자연수) 비트의 병렬 데이터 스트림(101)을 패턴 발생기(110)로부터 제공받아 직렬 데이터 스트림으로 변환한다.
프리 엠퍼시스 회로(130)는 출력 드라이버(output driver; 132) 및 프리 엠퍼시스 드라이버(pre emphasis driver; 136)를 포함한다.
출력 드라이버(132)는 직렬 데이터 중 입력 신호(IN, INB; 122)를 입력받아 차동 증폭하여 프리 엠퍼시스 드라이버(136)와 함께 프리 엠퍼시스된 출력 신호(OUT, OUTB; 134)를 출력한다. 데이터 비트 INB는 데이터 비트 IN을 반전시킨 신호이다. 출력 신호 OUTB는 출력 신호 OUT데이터 비트 IN을 반전시킨 신호이다.
프리 엠퍼시스 드라이버(136)는 프리 엠퍼시스 컨트롤러(140)로부터 프리 엠 퍼시스 제어 값을 소정 개수의 비트값 n으로 입력받고, 상기 소정 비트로 이루어진 프리 엠퍼시스 강도 값(n)에 상응하도록 상기 입력 신호 (IN 및 INB; 122)를 지연시킨 입력 신호(DIN 및 DINB; 124)를 프리 엠퍼시스한다. 예를 들어, 상기 프리 엠퍼시스 제어 값은 소정 개수의 비트로 이루어진다. 예를 들어, 프리 엠퍼시스 제어 값은 프리 엠퍼시스 강도 값(pre emphasis strength)이다. DIN는 데이터 비트 IN을 소정 시간-예를 들어 1 U.I.(Unit Interval)-만큼 지연시킨 신호이고(도 4 참조), DINB는 데이터 비트 DIN을 반전시킨 신호이다.
프리 엠퍼시스 컨트롤러(140)는 수신기(100b), 예를 들어 직렬/역직렬화기SERDES)-로부터 수신된 전송 에러 데이터를 디코딩하여 각각의 프리 엠퍼시스 강도 값 별로 할당한다. 상기 전송 에러 데이터는 예를 들어, 비트 에러 횟수, 지터 값 또는 아이 사이즈가 될 수 있다. 여기서는, 상기 전송 에러 데이터가 비트 에러 횟수인 경우를 예로 들어 설명한다. 상기 각각의 프리 엠퍼시스 강도 값(n) 별로 할당된 비트 에러 횟수는 레지스터(150)에 저장된다(도 2 참조).
프리 엠퍼시스 컨트롤러(140)는 상기 비트 에러 횟수가 최소가 되는 프리 엠퍼시스 강도 값(n)을 최적 프리 엠퍼시스 강도 값으로 설정한다.
예를 들어, 도 2에 도시된 바와 같이, 송신기(100a)의 프리 엠퍼시스 회로(130)에서 0.1의 프리 엠퍼시스 강도 값(n)으로 프리 엠퍼시스하여 데이터 신호를 전송선(30)을 통해 수신기(100b)로 전송한 경우, 수신기(100b)에서 측정된 상기 전송된 데이터 신호의 비트 에러 횟수는 100이다.
도 2에 도시된 바와 같이, 각각의 프리 엠퍼시스 강도 값(n) 별로 비트 에 러 횟수가 할당된 경우, 수신기(100b)에서 측정된 상기 전송된 데이터 신호의 비트 에러 횟수가 최소인 경우는 송신기(100a)의 프리 엠퍼시스 회로(130)에서 0.4의 프리 엠퍼시스 강도 값(n)으로 프리 엠퍼시스한 경우이다.
프리 엠퍼시스 회로(130)에서는 이후 상기 최적 프리 엠퍼시스 강도 값으로 직렬 데이터를 상기 전송선(30)을 통하여 상기 수신기(100b)로 전송함으로써, 수신기(100b)에서 비트 에러 발생을 최소화할 수 있다.
송신기(100a)의 역직렬화기(160)에서는 수신기(100b)로부터 전송선(32)을 통하여 직렬화된 데이터(비트 에러 횟수 데이터 또는 데이터;162)를 수신하여 역직렬화한다. 역직렬화기(160)는 역직렬화한 비트 에러 횟수 데이터(164)를 프리 엠퍼시스 컨트롤러(140)로 제공하고, 데이터(168; 수신기의 244에 대응하는 데이터)를 역직렬화하여 다른 처리 블록(미도시)으로 출력한다.
수신기(100b)에서는 상기 전송선(30)을 통하여 수신한 직렬 데이터의 비트 에러 횟수를 측정하여 측정된 비트 에러 횟수를 전송선(32)을 통하여 송신기(100a)로 전송한다.
구체적으로, 이퀄라이저(또는 등화기; 210)는 상기 전송선(30)을 통해 전송되는 과정에서 신호간 간섭(ISI; InterSymbol Interference)으로 인한 데이터 신호(201)의 왜곡을 보상한다. 즉, 데이터 신호(201)의 크기와 지연 특성을 보상한다. 예를 들어, 이퀄라이저(210)는 이퀄라이저의 탭 계수를 전송 채널 특성에 맞도록 계속 갱신시키는 적응형(adaptive) 결정귀환등화기(DEF: Decision Feedback Equalizer)가 될 수 있다.
역직렬화기(220)는 이퀄라이저(210)의 출력 신호(203)를 역직렬화하여 역직렬화된 출력 데이터(222)를 출력한다.
비트 에러 산출부(200)는 패턴 비교기(pattern comparator; 230) 및 에러 카운터(error counter; 240)를 포함한다. 비트 에러 산출부(200)는 전송 에러 측정기의 역할을 수행하며, 전송 에러 데이터로서 비트 에러 횟수를 사용한다.
패턴 비교기(230)는 BIST (Built In Self Test) 방식을 적용하여 상기 역직렬화기(220)의 출력 데이터(222)와 미리 준비된 테스트 패턴을 비교함으로써 상기 데이터(222)에 비트 에러가 발생하였는지를 판단한다. 수신기(100b)의 상기 미리 준비된 테스트 패턴은 송신기(100a)의 패턴 발생기에서 발생된 데이터 패턴과 동일한 데이터 패턴을 사용할 수 있다.
에러 카운터(240)는 상기 비교기(230)로부터 출력되는 비트 에러 신호를 카운트한다. 즉, 에러 카운터(240)는 특정한 프리 엠퍼시스 강도 값을 이용하여 전송선(30)을 통해 전송된 데이터의 비트 에러 횟수를 카운트한다.
멀티플렉서(250)는 동작 모두에 따라 소정의 선택 신호에 의해 수신기(100b)의 데이터(244)와 상기 산출된 비트 에러 횟수 데이터 중의 하나를 직렬화기(260)로 제공한다. 예를 들어, 멀티플렉서(250)는 최적 프리 엠퍼시스 탐색 모드에서는 상기 산출된 비트 에러 횟수 데이터를 직렬화기(260)로 제공하고, 최적 프리 엠퍼시스 탐색 모드가 종료된 후의 데이터 전송 모드에서는 데이터(244)를 직렬화기(260)로 제공한다. 예를 들어, 데이터(244)는 하드 디스크 드라이버(HDD)에서 제공하는 데이터가 될 수 있다.
직렬화기(260)는 상기 산출된 비트 에러 횟수 데이터 또는 데이터(244)를 직렬화하고, 출력 드라이버(270)는 직렬화기(260)의 출력을 증폭하여 전송선(32)을 통하여 송신기(100a)로 전송한다. 이 경우, 수신기(100b)에 별도의 프리 엠퍼시스 드라이버(미도시)를 구비하여 상기 산출된 비트 에러 횟수 데이터 또는 데이터(244)를 소정의 프리 엠퍼시스 강도 값으로 프리 엠퍼시스하여 전송선(32)을 통하여 송신기(100a)로 전송할 수도 있다.
도 3은 도 1의 출력 드라이버와 프리엠퍼시스 드라이버의 일 예를 나타낸 회로도이고, 도 4는 도 3의 출력 드라이버와 프리엠퍼시스 드라이버에 입력되는 신호들을 나타낸 타이밍도이다.
도 3 내지 도 4를 참조하면, 출력 드라이버(132)는 저항 R1, R2, 트랜지스터 M1, M2 및 M8을 포함하고, 프리 엠퍼시스 드라이버(136)는 트랜지스터 M3, M4, M5, M6 및 M7을 포함한다.
트랜지스터 M8의 게이트 전극은 바이어스 전압(Vbias)과 결합하며, 정전류원으로 동작한다. 바이어스 전압(Vbias)에 의해 트랜지스터 M8의 정전류의 크기가 결정된다.
출력 드라이버(132)는 직렬화된 입력 데이터비트 IN(122a) 및 INB(122b)를 각각 트랜지스터 M1 및 M2의 게이트 전극을 통해 입력받아 차동 증폭한다.
트랜지스터 M5, M6 및 M7의 게이트 전극으로는 각각 소정의 비트 값으로 이루어진 프리 엠퍼시스 강도 값(pre emphasis strength; n)이 입력되며, 각각의 비트 값에 따라 M5, M6 및 M7을 통하여 흐르는 정전류의 크기가 조절될 수 있다. 도 3에서는 프리 엠퍼시스 강도 값(n)이 예를 들어 S1, S2 및 S3 3개의 비트들로 이루 어진 경우를 나타낸다. 그러나, 프리 엠퍼시스 강도 값(n)은 3 개의 비트로 한정되지 않으며, 2, 4, 5, ... 개의 비트로도 이루어질 수도 있다.
프리 엠퍼시스 드라이버(136)는 데이터 비트 DIN(124a) 및 DINB(124b)를 입력받아 프리 엠퍼시스 강도 값(n)을 이용하여 데이터 비트 DIN(124a) 및 DINB(124b)를 차동 증폭한다.
이하, 도 3 내지 도 5를 참조하여 출력 드라이버(132) 및 프리 엠퍼시스 드라이버(136)의 동작을 설명한다.
도 5는 도 3의 출력 드라이버와 프리엠퍼시스 드라이버의 출력 신호를 나타낸 타이밍도이다. 구체적으로, 출력 신호 Y는 프리 엠퍼시스 드라이버(136)가 동작하지 않고 출력 드라이버(132)만 동작하는 경우의 프리 엠퍼시스 회로(130)의 출력 신호를 나타낸다. 또한, 출력 신호 EMP_Y는 출력 드라이버(132)가 동작하지 않고 프리 엠퍼시스 드라이버(136)만 동작하는 경우의 프리 엠퍼시스 회로(130)의 출력 신호를 나타낸다.
먼저, 프리 엠퍼시스 드라이버(136)가 동작하지 않고 출력 드라이버(132)만 동작하는 경우에 대해 설명한다. 입력 데이터 비트 IN(122a)이 하이 레벨을 가지는 경우, 트랜지스터 M1이 턴온되고, 트랜지스터 M2는 턴오프된다. 그 결과, 저항 R1, 트랜지스터 M1 및 트랜지스터 M8을 통하여 전류 경로가 형성되어 출력 노드 Y1은 저항 R1을 통한 전압 강하에 의하여 로우 레벨을 갖는다. 트랜지스터 M2는 턴오프되므로 출력 노드 Y2는 하이 레벨을 갖는다.
반대로, 입력 데이터 비트 IN(122a)이 로우 레벨을 가지는 경우, 트랜지스터 M1이 턴오프되고, 트랜지스터 M2는 턴온된다. 그 결과, 출력 노드 Y1은 하이 레벨을 갖고, 트랜지스터 M2는 턴온되어 출력 노드 Y2는 저항 R2를 통한 전압 강하에 의하여 로우 레벨을 갖는다.
한편, 출력 드라이버(132)가 동작하지 않고 프리 엠퍼시스 드라이버(136)만 동작하는 경우에 대해 설명한다.
트랜지스터 M5, M6 및 M7의 게이트 전극을 통하여 입력되는 S1, S2 및 S3으로 이루어지는 프리 엠퍼시스 강도 값(n)에 따라 트랜지스터 M5, M6 및 M7을 통하여 흐르는 정전류량이 조절되고, 그 결과 출력 단자 Y1, Y2에서의 전압 레벨이 변경된다.
예를 들어, S3이 최상위 비트이고 S1이 최하위 비트라고 가정할 때, 트랜지스터 M7, M6, M5의 트랜지스터 사이즈는 4:2:1로 설정할 수 있다. 그 결과, S3, S2, S1이 나타내는 비트 값에 비례하도록 트랜지스터 M7, M6, M5를 통하여 흐르는 총 정전류의 크기가 조절될 수 있다.
즉, 트랜지스터 M5의 게이트로 하이 레벨의 전압이 인가된 경우 트랜지스터 M5의 소스와 드레인을 통하여 흐르는 정전류를 I라고 하면, 트랜지스터 M6의 게이트로 하이 레벨의 전압이 인가된 경우 트랜지스터 M6의 소스와 드레인을 통하여 흐르는 정전류는 2I이고, 트랜지스터 M7의 게이트로 하이 레벨의 전압이 인가된 경우 트랜지스터 M7의 소스와 드레인을 통하여 흐르는 정전류는 4I가 된다.
예를 들어, 하이 레벨을 가지는 데이터 비트 DIN(124a)이 입력되어 트랜지스터 M3이 턴오프되고 트랜지스터 M4는 턴온된 상태에서 S3, S2, S1이 이진값 '000' 을 가지는 경우, 트랜지스터 M7, M6, M5를 통하여 로우 레벨의 전압이 인가되면 트랜지스터 M7, M6, M5는 턴오프되어 전류가 흐르지 않는다. 그 결과, 저항 R1, R2에서 전압 강하가 없고 출력 단자 Y1 및 Y2는 모두 하이 레벨의 전압을 가지며, 프리 엠퍼시스 회로(130)의 출력 전압(EMP_Y)은 0 볼트(volt)를 갖는다.
또한, 마찬가지로 트랜지스터 M3이 턴오프되고 트랜지스터 M4는 턴온된 상태에서, 예를 들어, S3, S2, S1이 이진값 '001'을 가지는 경우 트랜지스터 M5를 통하여 하이 레벨의 전압이 인가되고, 트랜지스터 M6, M7을 통하여 로우 레벨의 전압이 인가되므로 트랜지스터 M7, M6, M5를 통하여 흐르는 총 정전류는 약 I가 된다. 그 결과, 저항 R2에서 I에 의한 전압 강하가 발생하여 출력 노드 Y2는 로우 레벨의 전압을 가지고, 저항 R1에서는 전류가 흐르지 않으므로 출력 노드 Y1은 하이 레벨의 전압을 가진다. 그 결과, S3, S2, S1이 이진값 '000'을 가지는 경우보다 프리 엠퍼시스 회로(130)의 출력 전압(EMP_Y)은 감소된다.
또한, 마찬가지로 트랜지스터 M3이 턴오프되고 트랜지스터 M4는 턴온된 상태에서, 예를 들어, S3 S2 S1이 이진값 '011'을 가지는 경우 트랜지스터 M5 및 M6을 통하여 하이 레벨의 전압이 인가되고, 트랜지스터 M7을 통하여 로우 레벨의 전압이 인가되므로 트랜지스터 M7, M6, M5를 통하여 흐르는 총 정전류는 약 (I + 2I = 3I)가 된다. S3, S2, S1이 이진값 '001'을 가지는 경우와 비교할 때, 출력 노드 Y1의 전압 레벨은 동일하나, 풀업 저항 R2에서 전압 강하가 더 증가하여 출력 노드 Y2의 전압 레벨은 더 떨어진다. 그 결과, S3, S2, S1이 이진값 '001'을 가지는 경우보다 프리 엠퍼시스 회로(130)의 출력 전압(EMP_Y)은 더 감소된다.
또한, 마찬가지로 트랜지스터 M3이 턴오프되고 트랜지스터 M4는 턴온된 상태에서, 예를 들어, S3, S2, S1이 이진값 '111'을 가지는 경우 트랜지스터 M5, M6 및 M7을 통하여 하이 레벨의 전압이 인가되므로 트랜지스터 M7, M6, M5를 통하여 흐르는 총 정전류는 약 (I + 2I + 4I= 7I)이 된다. S3, S2, S1이 이진값 '011'을 가지는 경우와 비교할 때, 출력 노드 Y1의 전압 레벨은 동일하나, 풀업 저항 R2에서 전압 강하가 더 증가하여 출력 노드 Y2의 전압 레벨은 더 떨어진다. 그 결과, S3, S2, S1이 이진값 '011'을 가지는 경우 보다 프리 엠퍼시스 회로(130)의 출력 전압(EMP_Y)은 감소된다.
출력 드라이버(132)가 동작하지 않는 경우, 프리 엠퍼시스 회로(130)의 출력 전압(EMP_Y)은 프리 엠퍼시스 강도 값(n)의 각 비트값에 의해 제어될 수 있다.
출력 드라이버(132)와 프리 엠퍼시스 회로(130)가 함께 동작하는 경우, 프리 엠퍼시스 회로(130)의 출력 전압(OUT)은 도 5에 도시된 바와 같이 Y와 EMP_Y의 합이 된다.
도 5를 참조하면, 프리 엠퍼시스 회로(130)의 출력 전압(OUT)은 T1 구간에서 출력 드라이버(132)의 출력 Y의 전압 레벨(Va)에 프리 엠퍼시스 드라이버(136)의 출력 전압의 전압 증분 △V1만큼 더한 전압 레벨(Va + △V1)을 갖는다. 또한, 프리 엠퍼시스 회로(130)의 출력 전압(OUT)은 T2 구간에서 출력 드라이버(132)의 출력 Y의 전압 레벨(Va)에 프리 엠퍼시스 드라이버(136)의 출력 전압의 전압 감소분 △V2만큼 뺀 전압 레벨(Va - △V2)을 갖는다.
수신기(100b)에서 측정된 비트 에러 횟수가 최소값을 가질 경우의 프리 엠퍼 시스 강도 값 S1,S2,S3을 상기 프리 엠퍼시스 드라이버(136)로 인가함으로써 전송 채널을 통해 전송되는 데이터 신호의 ISI으로 인한 비트 에러등을 최소화할 수 있다.
도 6은 본 발명의 일 실시예에 따른 최적 프리엠퍼시스 탐색 모드에서 동작하는 송신기와 수신기간의 직렬 데이터 통신 방법을 나타낸 순서도이다.
송신기가 파워-온 된 경우 최적 프리 엠퍼시스 탐색 모드가 실행되어 최적 프리엠퍼시스 강도 값이 탐색된다. 최적 프리 엠퍼시스 탐색 모드가 종료한 후 상기 최적 프리 엠퍼시스 강도 값으로 직렬 데이터를 수신기로 전송한다.
도 6을 참조하면, 먼저, 최적 프리 엠퍼시스 탐색 모드에서 송신기(100a)에서 직렬화된 데이터 신호를 프리 엠퍼시스 강도 값 n으로 프리 엠퍼시스하여 전송선(30)을 통하여 수신기(100b)로 전송한다(단계 601).
수신기(100b)에서는 상기 전송선(30)을 통하여 수신한 직렬 데이터 신호의 비트 에러 횟수를 카운트하여(단계 603) 비트 에러 횟수 데이터를 송신기(100a)로 전송한다(단계 605).
송신기(100a)에서는 수신된 비트 에러 횟수 데이터를 디코드하여 해당 프리 엠퍼시스 강도 값(n)에 대해 할당한다. 상기 프리 엠퍼시스 강도 값(n)에 대해 할당된 비트 에러 횟수는 프리 엠퍼시스 강도 값(n) 별로 레지스터(150)에 저장된다(단계 607). 여기서, 상기 프리 엠퍼시스 강도 값(n)에 대해 할당된 비트 에러 횟수는 비휘발성 메모리에 저장될 수도 있고, 휘발성 메모리에 저장될 수도 있다.
송신기(100a)에서는 상기 프리 엠퍼시스 강도 값(n)을 소정의 증분(△)만큼 증가시킨 후(단계 609), 프리 엠퍼시스 강도 값(n)이 소정의 최대값(nmax)보다 작은지 여부를 판단한다(단계 611). 여기서, △는 양의 값을 갖거나 또는 음의 값을 가질 수 있다. 예를 들어, 도 2에 도시된 바와 같이, △는 0.1을 가질 수 있다.
프리 엠퍼시스 강도 값(n)이 소정의 최대값(nmax)보다 작은 경우 단계 601로 되돌아가 상기 단계 611의 조건을 만족하는 동안 반복적으로 프리 엠퍼시스 강도 값(n) 별로 측정된 비트 에러 횟수를 수집한다.
송신기(100a)에서는 프리 엠퍼시스 강도 값(n)이 소정의 최대값(nmax)보다 작지 않은 경우 상기 프리 엠퍼시스 강도 값(n) 별로 비트 에러 횟수가 저장된 레지스터(150)를 참조하여 비트 에러 횟수가 최소인 프리 엠퍼시스 강도 값(n)을 선택한다(단계 613).
송신기(100a)에서는 상기 선택된 프리 엠퍼시스 강도 값(n)을 최적의 프리 엠퍼시스 강도 값으로 설정하여 상기 설정된 최적의 프리 엠퍼시스 강도 값으로 직렬 데이터를 프리 엠퍼시스하여 상기 전송선(30)을 통하여 수신기로 전송한다(단계 615). 최적 프리 엠퍼시스 탐색 모드가 종료한 후에는 상기 최적 프리 엠퍼시스 강도 값으로 직렬 데이터를 수신기로 전송한다.
도 7은 본 발명의 또 다른 실시예에 따른 최적 프리엠퍼시스 탐색 모드에서 동작하는 송신기와 수신기간의 직렬 데이터 통신 시스템을 나타낸 블록도이다.
도 7을 참조하면, 송신기(700a)는 패턴 발생기(110), 직렬화기(120), 프리 엠퍼시스 회로(130), 프리 엠퍼시스 컨트롤러(740), 레지스터(750) 및 역직렬화기 (160)를 포함한다. 또한, 수신기(700b)는 이퀄라이저(210), 역직렬화기(220), 아이 사이즈 측정기(eye size measurer; 730), 멀티플렉서(250), 직렬화기(260) 및 출력 드라이버(270)를 포함한다.
패턴 발생기(110)는 k(k는 2이상의 자연수) 비트의 병렬 데이터 스트림(101)을 발생한다.
직렬화기(120)는 k 비트의 병렬 데이터 스트림(101)을 입력받아 직렬 데이터 스트림으로 변환하여 데이터 비트 IN, INB, DIN, DINB를 출력한다. 데이터 비트 INB는 데이터 비트 IN을 반전시킨 신호이고, DIN는 데이터 비트 IN을 소정 시간-예를 들어 1 U.I.(Unit Interval)-만큼 지연시킨 신호이고, DINB는 데이터 비트 DIN을 반전시킨 신호이다.
프리 엠퍼시스 회로(130)는 출력 드라이버(132) 및 프리 엠퍼시스 드라이버(136)를 포함한다.
출력 드라이버(132)는 직렬 데이터 중 입력 신호(IN, INB; 122)를 입력받아 차동 증폭하여 프리 엠퍼시스 드라이버(136)와 함께 프리 엠퍼시스된 출력 신호(OUT; 134)를 출력한다.
프리 엠퍼시스 드라이버(136)는 프리 엠퍼시스 강도 값을 소정 개수의 비트값 n으로 입력받고, 상기 소정 비트로 이루어진 프리 엠퍼시스 강도 값(n)에 상응하도록 입력 신호(DIN, DINB; 122)를 프리 엠퍼시스한다.
프리 엠퍼시스 컨트롤러(740)는 수신기(700b), 예를 들어 직렬/역직렬화기-로부터 수신된 아이 사이즈 데이터를 디코딩하여 각각의 프리 엠퍼시스 강도 값(n) 별로 할당한다. 상기 각각의 프리 엠퍼시스 강도 값(n) 별로 할당된 아이 사이즈는 레지스터(750)에 저장된다(도 8 참조).
프리 엠퍼시스 컨트롤러(740)는 상기 아이 사이즈가 최대가 되는 프리 엠퍼시스 강도 값(n)을 최적 프리 엠퍼시스 강도 값으로 설정한다. 예를 들어, 도 8에 도시된 바와 같이, 송신기(700a)의 프리 엠퍼시스 회로(130)에서 0.1의 프리 엠퍼시스 강도 값(n)으로 프리 엠퍼시스하여 직렬 데이터 신호를 전송선(30)을 통해 수신기(700b)로 전송한 경우, 수신기(700b)에서 측정된 상기 전송된 데이터 신호의 아이 사이즈는 0.1이다.
프리 엠퍼시스 회로(130)에서는 이후 상기 최적 프리 엠퍼시스 강도 값으로 직렬 데이터를 상기 전송선(30)을 통하여 상기 수신기(700b)로 전송함으로써, 수신기(700b)에서 상기 전송선(30)을 통하여 수신된 데이터 신호의 아이 사이즈를 최대화시킬 수 있다.
도 8에 도시된 바와 같이, 각각의 프리 엠퍼시스 강도 값(n) 별로 아이 사이즈가 할당된 경우, 수신기(700b)에서 측정된 상기 전송된 데이터 신호의 아이 사이즈가 최대인 경우는 송신기(700a)의 프리 엠퍼시스 회로(130)에서 0.3의 프리 엠퍼시스 강도 값(n)으로 직렬 데이터 신호를 프리 엠퍼시스한 경우이다.
역직렬화기(160)는 수신기(700b)로부터 상기 측정된 아이 사이즈 데이터를 전송선(32)을 통하여 수신한 수신 아이 사이즈 데이터(162)를 역직렬화한다.
역직렬화기(160)는 역직렬화한 아이 사이즈 데이터(164)를 프리 엠퍼시스 컨트롤러(140)로 제공하고, 데이터(168; 수신기의 244에 대응하는 데이터)를 역직렬 화하여 다른 처리 블록(미도시)으로 출력한다.
수신기(700b)에서는 상기 전송선(30)을 통하여 수신한 직렬 데이터(201)의 아이 사이즈를 측정하여 측정된 아이 사이즈 데이터를 송신기(700a)로 전송한다.
이퀄라이저(210)는 전송선(30)을 통해 전송되는 과정에서 신호간 간섭(ISI)으로 인한 직렬 데이터 신호(201)의 왜곡을 보상한다.
역직렬화기(220)는 이퀄라이저(210)의 출력 신호(203)를 역직렬화하여 아이 사이즈 측정기(730) 및 다른 데이터 처리 블록(미도시)으로 출력한다.
역직렬화한 비트 에러 횟수 데이터(164)를 프리 엠퍼시스 컨트롤러(140)로 제공하고, 역직렬화한 데이터(168; 244에 대응하는 데이터)는 다른 처리 블록(미도시)으로 출력한다.
아이 사이즈 측정기(730)는 상기 역직렬화된 데이터 신호(222)의 아이 사이즈를 측정한다. 아이 사이즈 측정기(730)는 전송 에러 측정기의 역할을 수행하며, 전송 에러 데이터로서 아이 사이즈를 사용한다.
예를 들어, 아이 사이즈 측정기(730)는 CDR (Clock Data Recovery; 미도시) 및 비교기(comparator; 미도시)를 포함한다.
구체적으로 CDR에서는 상기 역직렬화기(220)의 출력 데이터(222)로부터 송신기에서 사용되는 클럭(clock)을 추출하고, 상기 추출된 클럭을 이용하여 이퀄라이저(210)와 역직렬화기(220)를 거친 데이터(222)를 리타이밍(retiming)한다.
비교기에서는 상기 복원된 클럭 신호를 이용하여 상기 역직렬화기(220)로부터 출력된 데이터 신호(222)에 대해 소정 간격으로 상기 복원된 클럭을 쉬프팅(shifting)시켜 아이 사이즈를 측정한다. 상기 역직렬화기(220)로부터 출력된 데이 터 신호(222)에 대해 상기 복원된 클럭을 쉬프팅(shifting)시켜 소정 간격의 해당 포인트에서 상기 데이터 신호(222)의 신호 레벨 및 위상(phase)의 변동 여부를 체크한다. 상기 클럭 쉬프트 과정에서 상기 데이터 신호에 지터(jitter)가 존재하는 구간에서는 상기 데이터 신호(222)의 신호 레벨 및 위상(phase)에 변동이 감지되므로 상기 데이터 신호(222)에 비트 에러가 있는 것으로 판단할 수 있다. 상기 클럭 쉬프트 과정에서 상기 데이터 신호(222)에 지터(jitter)가 없는 구간에서는 상기 데이터 신호(222)의 신호 레벨 및 위상(phase)의 변동이 감지되지 않으므로 상기 데이터 신호에 비트 에러가 없는 것으로 판단할 수 있다.
상기 측정된 아이 사이즈(282)는 멀티플렉서(240), 직렬화기(260) 및 출력 드라이버(270)를 거쳐서 전송선(32)을 통하여 송신기(100a)로 전송된다.
멀티플렉서(250)는 동작 모두에 따라 소정의 선택 신호에 의해 수신기(700b)의 데이터(244)와 상기 측정된 아이 사이즈 데이터 중의 하나를 직렬화기(260)로 제공한다. 예를 들어, 멀티플렉서(250)는 최적 프리 엠퍼시스 탐색 모드에서는 상기 측정된 아이 사이즈 데이터를 직렬화기(260)로 제공하고, 최적 프리 엠퍼시스 탐색 모드가 종료된 후의 데이터 전송 모드에서는 데이터(244)를 직렬화기(260)로 제공한다.
직렬화기(260)는 상기 측정된 아이 사이즈 데이터 또는 데이터(244)를 직렬화하고, 출력 드라이버(270)는 직렬화기(260)의 출력을 증폭하여 전송선(32)을 통하여 송신기(700a)로 전송한다.
상기에서는 수신기에서 전송선을 통하여 수신한 데이터 신호의 아이 사이즈 를 측정하고, 송신기에서 상기 측정된 아이 사이즈를 이용하여 최적의 프리 엠퍼시스 강도값을 구하는 과정을 설명하였지만, 수신기에서 전송선을 통하여 수신한 데이터 신호의 아이 사이즈 대신 지터(jitter) 값을 측정하고, 송신기에서 상기 측정된 지터 값이 최소인 경우 최적의 프리 엠퍼시스 강도값을 산출할 수도 있다.
도 9는 본 발명의 다른 실시예에 따른 최적 프리 엠퍼시스 탐색 모드에서 동작하는 송신기와 수신기간의 직렬 데이터 통신 방법을 나타낸 순서도이다.
도 9를 참조하면, 먼저, 최적 프리 엠퍼시스 탐색 모드에서 송신기(700a)에서 직렬 데이터 신호를 프리 엠퍼시스 강도 값 n으로 프리 엠퍼시스하여 전송선(30)을 통하여 수신기(700b)로 전송한다(단계 901).
수신기(700b)에서는 상기 전송선(30)을 통하여 수신한 데이터 신호의 아이 사이즈를 측정하여(단계 903) 측정된 아이 사이즈 데이터를 전송선(32)을 통하여 송신기(700a)로 전송한다(단계 905).
송신기(700a)에서는 수신된 아이 사이즈 데이터를 디코드하여 해당 프리 엠퍼시스 강도 값(n)에 대해 할당한다(단계 907). 상기 프리 엠퍼시스 강도 값(n)에 대해 할당된 아이 사이즈 데이터는 레지스터(850)에 저장될 수 있다.
송신기(700a)에서는 상기 프리 엠퍼시스 강도 값(n)을 소정의 증분(△)만큼 증가시킨 후(단계 909), 프리 엠퍼시스 강도 값(n)이 소정의 최대값(nmax)보다 작은지 여부를 판단한다(단계 911). 여기서, △는 양의 값을 갖거나 또는 음의 값을 가질 수 있다. 예를 들어, 도 2에 도시된 바와 같이, △는 0.1을 가질 수 있다.
프리 엠퍼시스 강도 값(n)이 소정의 최대값(nmax)보다 작은 경우 단계 901로 되돌아가 상기 단계 911의 조건을 만족하는 동안 반복적으로 프리 엠퍼시스 강도 값(n) 별로 측정된 아이 사이즈를 수집한다.
송신기(700a)에서는 프리 엠퍼시스 강도 값(n)이 소정의 최대값(nmax)보다 작지 않은 경우 상기 프리 엠퍼시스 강도 값(n) 별로 아이 사이즈가 저장된 레지스터(850)를 참조하여 아이 사이즈가 최대인 프리 엠퍼시스 강도 값(n)을 선택한다(단계 913).
송신기(700a)에서는 상기 선택된 프리 엠퍼시스 강도 값(n)을 최적의 프리 엠퍼시스 강도 값으로 설정하여 상기 설정된 최적의 프리 엠퍼시스 강도 값으로 직렬 데이터를 프리 엠퍼시스하여 전송선(30)을 통하여 수신기(700b)로 전송한다(단계 915). 최적 프리 엠퍼시스 탐색 모드가 종료한 후에는 상기 최적 프리 엠퍼시스 강도 값으로 직렬 데이터를 수신기로 전송한다.
도 10은 본 발명의 또 다른 실시예에 따른 최적 프리엠퍼시스 탐색 모드에서 동작하는 송신기와 수신기간의 직렬 데이터 통신 시스템을 나타낸 블록도이다.
도 10을 참조하면, 송신기(1000a)는 패턴 발생기(110), 직렬화기(120), 프리 엠퍼시스 회로(130), 프리 엠퍼시스 컨트롤러(1050), 레지스터(1060), 비트 에러 산출부(1030), 역직렬화기(1020) 및 이퀄라이저(1010)를 포함한다. 수신기(1000b)는 이퀄라이저(1070), 멀티플렉서(250) 및 출력 드라이버(1070)를 포함한다.
직렬화기(120)는 k(k는 2 이상의 자연수) 비트의 병렬 데이터 스트림(101)을 패턴 발생기(110)로부터 제공받아 직렬 데이터 스트림으로 변환한다.
프리 엠퍼시스 회로(130)는 출력 드라이버(132) 및 프리 엠퍼시스 드라이버(136)를 포함한다.
출력 드라이버(132)는 직렬 데이터 중 입력 신호(IN, INB; 122)를 입력받아 차동 증폭하여 프리 엠퍼시스 드라이버(136)와 함께 프리 엠퍼시스된 출력 신호(OUT; 134)를 출력한다. 데이터 비트 INB는 데이터 비트 IN을 반전시킨 신호이다.
프리 엠퍼시스 드라이버(136)는 프리 엠퍼시스 강도 값을 소정 개수의 비트값 n으로 입력받고, 상기 소정 비트로 이루어진 프리 엠퍼시스 강도 값(n)에 상응하도록 입력 신호(DIN, DINB; 122)를 프리 엠퍼시스한다. DIN는 데이터 비트 IN을 소정 시간-예를 들어 1 U.I.(Unit Interval)-만큼 지연시킨 신호이고, DINB는 데이터 비트 DIN을 반전시킨 신호이다.
송신기(1000a)측의 이퀄라이저(1010)는 상기 전송선(32)을 통해 수신된 데이터 신호(1008)를 이퀄라이징한다.
역직렬화기(1020)는 상기 이퀄라이저(1010)의 출력 신호를 역직렬화한다.
역직렬화기(1020)는 역직렬화한 루프백된 데이터(1022; 수신기의 1172에 대응하는 데이터)를 프리 엠퍼시스 컨트롤러(140)로 제공하고, 역직렬화한 데이터(1024; 수신기의 244에 대응하는 데이터)는 다른 처리 블록(미도시)으로 출력한다.
비트 에러 산출부(1030)는 에러 카운터(1034) 및 패턴 비교기(1032)를 포함한다.
패턴 비교기(1032)는 BIST 방식을 적용하여 상기 역직렬화기(1020)의 출력 데이터(1022)와 상기 패턴 발생기(100)에서 발생시킨 데이터 패턴을 비교함으로써 상기 데이터(1022)에 비트 에러가 발생하였는지를 판단한다.
에러 카운터(1034)는 패턴 비교기(1032)로부터 출력되는 비트 에러 신호를 카운트한다. 즉, 에러 카운터(1034)는 특정한 프리 엠퍼시스 강도 값을 이용하여 송신기(1000a)로부터 전송선(30)을 통해 수신기(1000b)로 전송된 데이터를 다시 상기 전송선(32)을 통해 송신기(1000a)에서 수신하여 비트 에러 횟수를 카운트한다.
프리 엠퍼시스 컨트롤러(1050)는 상기 카운트된 비트 에러 횟수를 각각의 프리 엠퍼시스 강도 값 별로 할당한다. 상기 해당 프리 엠퍼시스 강도 값(n) 별로 할당된 비트 에러 횟수는 레지스터(1060)에 저장된다.
프리 엠퍼시스 컨트롤러(1050)는 상기 비트 에러 횟수가 최소가 되는 프리 엠퍼시스 강도 값(n)을 최적 프리 엠퍼시스 강도 값으로 설정한다.
수신기(1000b)의 이퀄라이저(1070)에서는 상기 전송선(30)을 통하여 수신한 직렬 데이터(201)를 이퀄라이징하여 멀티플렉서(250) 및 다른 신호 처리 블록(미도시)으로 출력한다.
멀티플렉서(250)는 동작 모두에 따라 소정의 선택 신호에 의해 수신기(1000b)의 데이터(244)와 상기 이퀄라이저(1070)의 출력 데이터(1072) 중의 하나를 출력 드라이버(1080)로 제공한다. 예를 들어, 멀티플렉서(250)는 최적 프리 엠퍼시스 탐색 모드에서는 상기 이퀄라이저(1070)의 출력 데이터(1072)를 출력 드라이버(1080)로 제공하고, 최적 프리 엠퍼시스 탐색 모드가 종료된 후의 데이터 전송 모드에서는 데이터(244)를 출력 드라이버(1080)로 제공한다.
출력 드라이버(1080)에서는 상기 멀티플렉서(250)의 출력을 증폭하여 전송선(32)을 통하여 송신기(1000a)로 전송한다.
한편, 수신기(1000b)에서는 출력 드라이버(1080)에 프리 엠퍼시스 드라이버(미도시)를 부가하여 소정의 프리 엠퍼시스 강도값으로 직렬 데이터를 프리 엠퍼시스하여 전송선(32)을 통하여 송신기(1000a)로 전송할 수도 있다.
송신기(1000a)의 프리 엠퍼시스 회로(130)에서는 이후 상기 탐색된 최적 프리 엠퍼시스 강도 값으로 직렬 데이터를 프리 엠퍼시스하여 상기 전송선(30)을 통하여 상기 수신기(1000b)로 전송한다. 그 결과, 수신기(1000b)에서 비트 에러 발생을 최소화할 수 있다.
도 11은 본 발명의 또 다른 실시예에 따른 최적 프리엠퍼시스 탐색 모드에서 동작하는 송신기와 수신기간의 직렬 데이터 통신 방법을 나타낸 순서도이다.
도 11을 참조하면, 먼저, 최적 프리엠퍼시스 탐색 모드에서 송신기(1000a)에서 직렬화된 데이터 신호를 프리 엠퍼시스 강도 값 n으로 프리 엠퍼시스하여 전송선(30)을 통하여 수신기(1000b)로 전송한다(단계 1101).
수신기(1000b)에서는 상기 전송선(30)을 통하여 수신한 직렬 데이터 신호를 다시 송신기(1000a)로 루프백(loopback)하여 전송한다(단계 1103).
송신기(1000a)에서는 상기 루프백된 데이터의 비트 에러 횟수를 카운트한다(단계 1105).
송신기(1000a)에서는 비트 에러 횟수를 해당 프리 엠퍼시스 강도 값(n)에 대해 할당하고, 상기 프리 엠퍼시스 강도 값(n)에 대해 할당된 비트 에러 횟수를 프 리 엠퍼시스 강도 값(n) 별로 레지스터(1060)에 저장한다(단계 1107).
송신기(1000a)에서는 상기 프리 엠퍼시스 강도 값(n)을 소정의 증분(△)만큼 증가시킨 후(단계 1109), 프리 엠퍼시스 강도 값(n)이 소정의 최대값(nmax)보다 작은지 여부를 판단한다(단계 1111). 여기서, △는 양의 값을 갖거나 또는 음의 값을 가질 수 있다.
프리 엠퍼시스 강도 값(n)이 소정의 최대값(nmax)보다 작은 경우 단계 1101로 되돌아가 상기 단계 1111의 조건을 만족하는 동안 반복적으로 프리 엠퍼시스 강도 값(n) 별로 측정된 비트 에러 횟수를 수집한다.
송신기(1000a)에서는 프리 엠퍼시스 강도 값(n)이 소정의 최대값(nmax)보다 작지 않은 경우 상기 프리 엠퍼시스 강도 값(n) 별로 비트 에러 횟수가 저장된 레지스터(1060)를 참조하여 비트 에러 횟수가 최소인 프리 엠퍼시스 강도 값(n)을 선택한다(단계 1113).
송신기(1000a)에서는 상기 선택된 프리 엠퍼시스 강도 값(n)을 최적의 프리 엠퍼시스 강도 값으로 설정하여 상기 설정된 최적의 프리 엠퍼시스 강도 값으로 직렬 데이터를 프리 엠퍼시스하여 상기 전송선(30)을 통하여 수신기로 전송한다(단계 1115). 최적 프리 엠퍼시스 탐색 모드가 종료한 후에는 상기 최적 프리 엠퍼시스 강도 값으로 직렬 데이터를 수신기로 전송한다.
도 12는 본 발명의 또 다른 실시예에 따른 최적 프리 엠퍼시스 탐색 모드에서 동작하는 송신기와 수신기간의 직렬 데이터 통신 시스템을 나타낸 블록도이다. 이하, 도 10의 직렬 데이터 통신 시스템과 수신기(1000b)는 동일하므로 설명을 생략하고, 도 10의 직렬 데이터 통신 시스템과의 차이점을 위주로 설명한다.
도 12를 참조하면, 송신기(1200a)는 패턴 발생기(110), 직렬화기(120), 프리 엠퍼시스 회로(130), 프리 엠퍼시스 컨트롤러(1220), 레지스터(1230), 아이 사이즈 측정기(1210), 역직렬화기(1020) 및 이퀄라이저(1010)를 포함한다.
직렬화기(120)는 k(k는 2 이상의 자연수) 비트의 병렬 데이터 스트림(101)을 패턴 발생기(110)로부터 제공받아 직렬 데이터 스트림으로 변환한다.
프리 엠퍼시스 회로(130)는 출력 드라이버(132) 및 프리 엠퍼시스 드라이버(136)를 포함한다.
출력 드라이버(132)는 직렬화기(120)에서 출력되는 직렬 데이터(122) 중 입력 신호(IN, INB; 122)를 입력받아 차동 증폭하여 프리 엠퍼시스 드라이버(136)와 함께 프리 엠퍼시스된 출력 신호(OUT, OUTB; 134)를 출력한다. 데이터 비트 INB는 데이터 비트 IN을 반전시킨 신호이다.
프리 엠퍼시스 드라이버(136)는 프리 엠퍼시스 컨트롤러(1220)로부터 프리 엠퍼시스 강도 값을 소정 개수의 비트값 n으로 입력받고, 상기 소정 비트로 이루어진 프리 엠퍼시스 강도 값(n)에 상응하도록 입력 신호(DIN, DINB; 122)를 프리 엠퍼시스한다. DIN는 데이터 비트 IN을 소정 시간-예를 들어 1 U.I.(Unit Interval)-만큼 지연시킨 신호이고, DINB는 데이터 비트 DIN을 반전시킨 신호이다.
송신기(1000a)측의 이퀄라이저(1010)는 상기 전송선(32)을 통해 수신기(1000b)로부터 수신된 데이터 신호(1012)를 이퀄라이징한다.
역직렬화기(1020)는 상기 이퀄라이저(1010)의 출력 신호(1014)를 역직렬화한다.
역직렬화기(1020)는 역직렬화한 루프백된 데이터(1022; 수신기의 1172에 대응하는 데이터)를 아이 사이즈 측정기(1210)로 제공하고, 역직렬화한 데이터(1024; 수신기의 244에 대응하는 데이터)는 다른 처리 블록(미도시)으로 출력한다.
아이 사이즈 측정기(1210)는 상기 역직렬화기(1020)에서 출력되는 데이터 신호(1022)의 아이 사이즈를 측정한다.
예를 들어, 아이 사이즈 측정기(1210)는 CDR(미도시) 및 비교기(미도시)를 포함할 수 있다.
구체적으로 CDR에서는 상기 역직렬화기(1020)의 출력 데이터(1022)로부터 클럭(clock)을 추출하고, 상기 추출된 클럭을 이용하여 이퀄라이저(1010)와 역직렬화기(1020)를 거친 데이터(1022)를 리타이밍(retiming)한다.
비교기에서는 상기 추출된 클럭 신호를 이용하여 상기 역직렬화기(1020)로부터 출력된 데이터 신호(1022)에 대해 소정 간격으로 상기 추출된 클럭을 쉬프팅(shifting)시켜 아이 사이즈를 측정한다.
프리 엠퍼시스 컨트롤러(1220)는 상기 측정된 아이 사이즈를 해당 프리 엠퍼시스 강도 값 별로 할당한다. 상기 해당 프리 엠퍼시스 강도 값(n) 별로 할당된 아이 사이즈는 레지스터(1230)에 저장된다.
프리 엠퍼시스 컨트롤러(1220)는 상기 아이 사이즈가 최대가 되는 프리 엠퍼시스 강도 값(n)을 최적 프리 엠퍼시스 강도 값으로 설정한다.
프리 엠퍼시스 회로(130)에서는 이후 상기 최적 프리 엠퍼시스 강도 값으로 직렬 데이터를 상기 전송선(30)을 통하여 상기 수신기(1000b)로 전송함으로써, 수신기(1000b)에서 비트 에러 발생을 최소화할 수 있다.
도 12에서는 수신기(1000a)에서 전송선을 통하여 수신한 데이터 신호의 아이 사이즈를 측정하고, 송신기(1200a)에서 상기 측정된 아이 사이즈를 이용하여 최적의 프리 엠퍼시스 강도값을 구하는 과정을 설명하였지만, 수신기에서 전송선을 통하여 수신한 데이터 신호의 아이 사이즈 대신 지터(jitter) 값을 측정하고, 송신기에서 상기 측정된 지터 값이 최소인 경우 최적의 프리 엠퍼시스 강도값을 산출할 수도 있다.
도 13은 본 발명의 또 다른 실시예에 따른 최적 프리 엠퍼시스 탐색 모드에서 동작하는 송신기와 수신기간의 직렬 데이터 통신 방법을 나타낸 순서도이다.
도 13을 참조하면, 먼저, 최적 프리 엠퍼시스 탐색 모드에서 송신기(1200a)에서 직렬 데이터 신호를 프리 엠퍼시스 강도 값 n으로 프리 엠퍼시스하여 전송선(30)을 통하여 수신기(1000b)로 전송한다(단계 1301).
수신기(1000b)에서는 상기 전송선(30)을 통하여 수신한 데이터 신호를 루프백(loopback)하여 상기 전송선(32)을 통하여 송신기(1200a)로 전송한다(단계 1303).
송신기(1200a)에서는 상기 루프백된 직렬 데이터의 아이 사이즈를 측정하고(단계 1307), 상기 측정된 아이 사이즈를 해당 프리 엠퍼시스 강도 값(n)에 대해 할당하고 상기 프리 엠퍼시스 강도 값(n)에 대해 할당된 아이 사이즈 데이터를 레지 스터(850)에 저장한다(단계 1309).
송신기(1200a)에서는 상기 프리 엠퍼시스 강도 값(n)을 소정의 증분(△)만큼 증가시킨 후(단계 1311), 프리 엠퍼시스 강도 값(n)이 소정의 최대값(nmax)보다 작은지 여부를 판단한다(단계 1313). 여기서, △는 양의 값을 갖거나 또는 음의 값을 가질 수 있다.
프리 엠퍼시스 강도 값(n)이 소정의 최대값(nmax)보다 작은 경우 단계 1301로 되돌아가 상기 단계 1311의 조건을 만족하는 동안 반복적으로 프리 엠퍼시스 강도 값(n) 별로 측정된 아이 사이즈를 수집한다.
송신기(1200a)에서는 프리 엠퍼시스 강도 값(n)이 소정의 최대값(nmax)보다 작지 않은 경우 상기 프리 엠퍼시스 강도 값(n) 별로 아이 사이즈가 저장된 레지스터(1230)를 참조하여 아이 사이즈가 최대인 프리 엠퍼시스 강도 값(n)을 선택한다(단계 1313).
송신기(1200a)에서는 상기 선택된 프리 엠퍼시스 강도 값(n)을 최적의 프리 엠퍼시스 강도 값으로 설정하여 상기 설정된 최적의 프리 엠퍼시스 강도 값으로 직렬 데이터를 프리 엠퍼시스하여 전송선(30)을 통하여 수신기(1000b)로 전송한다(단계 1315). 최적 프리 엠퍼시스 탐색 모드가 종료한 후 상기 최적 프리 엠퍼시스 강도 값으로 직렬 데이터를 수신기로 전송한다.
도 14 내지 도 16은 본 발명의 일 실시예에 따른 프리 엠퍼시스 강도 값을 변화시켜가면서 전송선을 통하여 전송된 직렬 데이터에 대해 오실로스코프 (oscilloscope)로 측정한 아이 패턴(eye pattern 또는 eye diagram)을 도시한 그래프이다.
도 14는 본 발명의 실시예에 따른 프리 엠퍼시스 강도 값을 설정하지 않고 측정한 결과로서, 아이(eye)가 열려져 있는 부분이 거의 없어 아이 사이즈가 매우 작다.
도 15는 본 발명의 실시예에 따른 프리 엠퍼시스 강도 값을 중간 정도의 값으로 설정하여 측정한 결과로서, 아이 패턴의 파형이 도 14보다 개선되었지만 최대의 아이 사이즈는 얻어지지 않았다.
도 16은 본 발명의 실시예에 따른 최적 프리 엠퍼시스 강도 값으로 설정하여 측정한 결과로서, 아이 사이즈가 최대가 됨을 알 수 있다.
도 14 내지 도 16을 참조하면, 본 발명에 따른 최적 프리 엠퍼시스 탐색 모드를 실행하여 최적 프리 엠퍼시스 강도 값을 설정하여, 최적 프리 엠퍼시스 강도 값으로 직렬 데이터를 전송선을 통해 수신기로 전송할 경우, 전송선을 통하여 전송되는 데이터 신호의 지터가 감소함을 알 수 있다.
상기와 같은 적응형 프리 엠퍼시스 장치에 따르면, 데이터 통신 시스템에 있어서, 수신기에서 파워-업시 최적 프리 엠퍼시스 탐색 모드를 실행하여 전송선을 통하여 수신한 데이터 신호의 비트 에러 횟수, 지터값 또는 아이 사이즈와 같은 전송 에러를 측정하고, 송신기에서 상기 측정된 전송 에러를 이용하여 최적의 프리 엠퍼시스 강도값을 구한다.
또는, 송신기에서 파워-업시 최적 프리 엠퍼시스 탐색 모드를 실행하여 직접 데이터 신호의 비트 에러 횟수, 지터값 또는 아이 사이즈와 같은 전송 에러를 측정하고, 상기 측정된 전송 에러를 이용하여 최적의 프리 엠퍼시스 강도값을 구한다.
따라서, 송신기측에서 전송선의 길이 및 전송 속도 등의 전송 조건에 가장 적합한 최적의 프리 엠퍼시스 강도값을 자동적으로 설정할 수 있으므로 수신된 데이터의 신호간 간섭(ISI)을 최소화할 수 있다.
또한, 전송선의 특성이 변할 때마다 종래 수동으로 최적 프리 엠퍼시스 값을 설정하는 복잡한 과정 없이 적응적으로 최적 프리 엠퍼시스 값을 설정할 수 있다.
또한, 수신기측에서 측정된 전송 에러 값(비트 에러 횟수 또는 아이 사이즈)가 송신기측으로 전송선을 통하여 전송되므로 송신기측에서 수신기측으로 연결된 제1 전송선과 수신기측에서 송신기측으로 연결된 제2 전송선의 특성이 서로 다른 경우에도 최적의 프리 엠퍼시스 강도값을 자동적으로 설정하여 수신된 데이터의 신호간 간섭(ISI)을 최소화할 수 있다.
이상 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (67)

  1. 프리 엠퍼시스 제어 값에 기초하여 직렬 데이터 스트림을 프리 엠퍼시스하여 제1 전송선을 통해 수신기로 전송하는 프리 엠퍼시스 회로; 및
    상기 프리 엠퍼시스 제어 값에 기초하여 프리 엠퍼시스된 직렬 데이터 스트림의 전송 에러의 측정값을 상기 수신기로부터 제2 전송선을 통하여 수신하여 상기 전송 에러가 최소일 때의 프리 엠퍼시스 제어 값을 최적 프리 엠퍼시스 제어 값으로 설정하는 프리 엠퍼시스 컨트롤러를 포함하는 것을 특징으로 하는 적응형 프리 엠퍼시스 장치.
  2. 제1항에 있어서, 상기 프리 엠퍼시스 컨트롤러는 상기 복수의 프리 엠퍼시스 제어 값 별로 상기 수신된 전송 에러 측정값을 할당하는 것을 특징으로 하는 적응형 프리 엠퍼시스 장치.
  3. 제2항에 있어서, 상기 프리 엠퍼시스 컨트롤러는 복수의 프리 엠퍼시스 제어 값 별로 할당된 상기 전송 에러 측정값을 디코드하여 메모리에 저장하는 것을 특징으로 하는 적응형 프리 엠퍼시스 장치.
  4. 제1항에 있어서, 상기 프리 엠퍼시스 제어 값은 프리 엠퍼시스 강도 값인 것을 특징으로 하는 적응형 프리 엠퍼시스 장치.
  5. 제4항에 있어서, 상기 프리 엠퍼시스 회로는
    직렬화된 제1 입력 데이터 및 상기 제1 입력 데이터를 반전시킨 제2 입력 데이터를 제공받아 차동 증폭하는 출력 드라이버를 포함하는 것을 특징으로 하는 적응형 프리 엠퍼시스 장치.
  6. 제5항에 있어서, 상기 프리 엠퍼시스 회로는
    상기 제1 입력 데이터를 소정 시간만큼 지연시킨 제3 입력 데이터, 상기 제3 입력 데이터를 반전시킨 제4 입력 데이터를 제공받고, 상기 프리 엠퍼시스 강도 값으로 상기 제3 및 제4 입력 데이터를 프리 엠퍼시스하여 출력하는 프리 엠퍼시스 드라이버를 더 포함하는 것을 특징으로 하는 적응형 프리 엠퍼시스 장치.
  7. 제4항에 있어서, 상기 프리 엠퍼시스 강도 값은 이진 비트값으로 표시되는 것을 특징으로 하는 적응형 프리 엠퍼시스 장치.
  8. 제7항에 있어서, 상기 프리 엠퍼시스 회로는
    상기 이진 비트값에 상응하는 프리 엠퍼시스 강도로 상기 직렬 데이터 스트림을 프리 엠퍼시스하여 상기 제1 전송선을 통해 상기 수신기로 전송하는 것을 특징으로 하는 적응형 프리 엠퍼시스 장치.
  9. 제1항에 있어서, 상기 전송 에러는 비트 에러 횟수인 것을 특징으로 하는 적응형 프리 엠퍼시스 장치.
  10. 제1항에 있어서, 상기 전송 에러는 아이 사이즈인 것을 특징으로 하는 적응형 프리 엠퍼시스 장치.
  11. 제10항에 있어서, 상기 프리 엠퍼시스 컨트롤러는 상기 아이 사이즈가 최대일 때의 프리 엠퍼시스 제어 값을 최적 프리 엠퍼시스 제어 값으로 설정하는 것을 특징으로 하는 적응형 프리 엠퍼시스 장치.
  12. 제10항에 있어서, 상기 프리 엠퍼시스 컨트롤러는 상기 아이 사이즈를 디코딩하여 상기 복수의 프리 엠퍼시스 제어 값 별로 상기 아이 사이즈를 할당하는 것을 특징으로 하는 적응형 프리 엠퍼시스 장치.
  13. 제1항에 있어서, 상기 전송 에러는 지터 값인 것을 특징으로 하는 적응형 프리 엠퍼시스 장치.
  14. 프리 엠퍼시스 제어 값에 기초하여 제1 직렬 데이터 스트림을 프리 엠퍼시스하여 제1 전송선을 통해 수신기로 전송하는 프리 엠퍼시스 회로;
    상기 제1 직렬 데이터를 상기 수신기를 거쳐 루프백시킨후 상기 제2 전송선 을 통하여 수신한 제2 직렬 데이터 스트림의 전송 에러를 측정하는 전송 에러 측정기; 및
    상기 전송 에러가 최소일 때의 프리 엠퍼시스 제어 값을 최적 프리 엠퍼시스 강도 값으로 설정하는 프리 엠퍼시스 컨트롤러를 포함하는 것을 특징으로 하는 적응형 프리 엠퍼시스 장치.
  15. 제14항에 있어서, 상기 프리엠퍼시스 컨트롤러는 상기 복수의 프리 엠퍼시스 제어 값 별로 상기 전송 에러를 할당하는 것을 특징으로 하는 적응형 프리 엠퍼시스 장치.
  16. 제15항에 있어서, 상기 프리 엠퍼시스 컨트롤러는 복수의 프리 엠퍼시스 제어 값 별로 할당된 상기 전송 에러를 디코드하여 레지스터에 저장하는 것을 특징으로 하는 적응형 프리 엠퍼시스 장치.
  17. 제14항에 있어서, 상기 프리 엠퍼시스 제어 값은 프리 엠퍼시스 강도 값인 것을 특징으로 하는 적응형 프리 엠퍼시스 장치.
  18. 제17항에 있어서, 상기 프리 엠퍼시스 회로는
    직렬화된 제1 입력 데이터 및 상기 제1 입력 데이터를 반전시킨 제2 입력 데이터를 제공받아 차동 증폭하는 출력 드라이버를 포함하는 것을 특징으로 하는 적 응형 프리 엠퍼시스 장치.
  19. 제18항에 있어서, 상기 프리 엠퍼시스 회로는
    상기 제1 입력 데이터를 소정 시간만큼 지연시킨 제3 입력 데이터, 상기 제3 입력 데이터를 반전시킨 제4 입력 데이터를 제공받고, 상기 프리 엠퍼시스 강도 값으로 상기 제3 및 제4 입력 데이터를 프리 엠퍼시스하여 출력하는 프리 엠퍼시스 드라이버를 더 포함하는 것을 특징으로 하는 적응형 프리 엠퍼시스 장치.
  20. 제17항에 있어서, 상기 프리 엠퍼시스 강도 값은 이진 비트값으로 표시되는 것을 특징으로 하는 적응형 프리 엠퍼시스 장치.
  21. 제20항에 있어서, 상기 프리 엠퍼시스 회로는
    상기 이진 비트값에 상응하는 프리 엠퍼시스 강도로 상기 제1 직렬 데이터 스트림을 프리 엠퍼시스하여 상기 전송선을 통해 상기 수신기로 전송하는 것을 특징으로 하는 적응형 프리 엠퍼시스 장치.
  22. 제14항에 있어서, 상기 전송 에러는 비트 에러 횟수인 것을 특징으로 하는 적응형 프리 엠퍼시스 장치.
  23. 제14항에 있어서, 상기 전송 에러는 아이 사이즈이고, 상기 프리 엠퍼시스 컨트롤러는 상기 아이 사이즈가 최대일 때의 프리 엠퍼시스 제어 값을 최적 프리 엠퍼시스 제어 값으로 설정하는 것을 특징으로 하는 적응형 프리 엠퍼시스 장치.
  24. 제14항에 있어서, 상기 전송 에러는 지터 값인 것을 특징으로 하는 적응형 프리 엠퍼시스 장치.
  25. k(k는 2이상의 자연수) 비트의 병렬 데이터 스트림을 발생시키는 패턴 발생기;
    상기 병렬 데이터 스트림을 직렬 데이터 스트림으로 변환하는 직렬화기;
    프리 엠퍼시스 제어 값에 기초하여 상기 직렬 데이터 스트림을 프리 엠퍼시스하여 제1 전송선을 통해 수신기로 전송하는 프리 엠퍼시스 회로; 및
    상기 전송된 직렬 데이터 스트림의 전송 에러의 측정 값을 상기 수신기로부터 제2 전송선을 통하여 제공받아 상기 전송 에러가 최소일 때의 프리 엠퍼시스 제어 값을 최적 프리 엠퍼시스 제어 값으로 설정하는 프리 엠퍼시스 컨트롤러를 포함하는 것을 특징으로 하는 데이터 통신용 송신기.
  26. 제25항에 있어서, 상기 프리 엠퍼시스 컨트롤러는 상기 복수의 프리 엠퍼시스 제어 값 별로 상기 전송 에러의 측정 값을 할당하는 것을 특징으로 하는 데이터 통신용 송신기.
  27. 제26항에 있어서, 상기 프리 엠퍼시스 컨트롤러는 복수의 프리 엠퍼시스 제어 값 별로 할당된 상기 전송 에러 측정 값을 디코딩하여 레지스터에 저장하는 것을 특징으로 하는 데이터 통신용 송신기.
  28. 제25항에 있어서, 상기 프리 엠퍼시스 제어 값은 프리 엠퍼시스 강도 값인 것을 특징으로 하는 데이터 통신용 송신기.
  29. 제28항에 있어서, 상기 프리 엠퍼시스 회로는
    직렬화된 제1 입력 데이터 및 상기 제1 입력 데이터를 반전시킨 제2 입력 데이터를 제공받아 차동 증폭하는 출력 드라이버를 포함하는 것을 특징으로 하는 데이터 통신용 송신기.
  30. 제29항에 있어서, 상기 프리 엠퍼시스 회로는
    상기 제1 입력 데이터를 소정 시간만큼 지연시킨 제3 입력 데이터, 상기 제3 입력 데이터를 반전시킨 제4 입력 데이터를 제공받고, 상기 프리 엠퍼시스 강도 값으로 상기 제3 및 제4 입력 데이터를 프리 엠퍼시스하여 출력하는 프리 엠퍼시스 드라이버를 더 포함하는 것을 특징으로 하는 데이터 통신용 송신기.
  31. 제28항에 있어서, 상기 프리 엠퍼시스 강도 값은 이진 비트값으로 표시되는 것을 특징으로 하는 데이터 통신용 송신기.
  32. 제31항에 있어서, 상기 프리 엠퍼시스 회로는
    상기 이진 비트값에 상응하는 프리 엠퍼시스 강도로 상기 직렬 데이터 스트림을 프리 엠퍼시스하여 상기 제1 전송선을 통해 상기 수신기로 전송하는 것을 특징으로 하는 데이터 통신용 송신기.
  33. 제25항에 있어서, 상기 전송 에러는 비트 에러 횟수인 것을 특징으로 하는 데이터 통신용 송신기.
  34. 제25항에 있어서, 상기 전송 에러는 아이 사이즈이고, 상기 프리 엠퍼시스 컨트롤러는 상기 아이 사이즈가 최대일 때의 프리 엠퍼시스 제어 값을 최적 프리 엠퍼시스 제어 값으로 설정하는 것을 특징으로 하는 데이터 통신용 송신기.
  35. 제25항에 있어서, 상기 전송 에러는 지터 값인 것을 특징으로 하는 데이터 통신용 송신기.
  36. k(k는 2이상의 자연수) 비트의 제1 병렬 데이터를 발생시키는 패턴 발생기;
    상기 제1 병렬 데이터를 제1 직렬 데이터 스트림으로 직렬화하는 직렬화기;
    프리 엠퍼시스 제어 값에 기초하여 상기 제1 직렬 데이터 스트림을 프리 엠퍼시스하여 제1 전송선을 통해 수신기로 전송하는 프리 엠퍼시스 회로;
    상기 제1 직렬 데이터 스트림을 상기 수신기를 거쳐 루프백시킨후 제2 전송선을 통하여 수신한 제2 직렬 데이터 스트림을 제2 병렬 데이터로 역직렬화하는 역직렬화기;
    상기 제2 병렬 데이터의 전송 에러를 측정하는 전송 에러 측정기; 및
    상기 전송 에러가 최소일 때의 프리 엠퍼시스 제어 값을 최적 프리 엠퍼시스 제어 값으로 설정하는 프리 엠퍼시스 컨트롤러를 포함하는 것을 특징으로 하는 데이터 통신용 송신기.
  37. 제36항에 있어서, 상기 전송 에러는 비트 에러 횟수인 것을 특징으로 하는 데이터 통신용 송신기.
  38. 제37항에 있어서, 상기 전송 에러 측정기는
    상기 제2 병렬 데이터와 미리 준비된 테스트 패턴을 비교함으로써 상기 비트 에러가 발생하였는지를 판단하는 패턴 비교기; 및
    상기 패턴 비교기의 판단 결과를 이용하여 비트 에러 횟수를 카운트하는 에러 카운터를 포함하는 것을 특징으로 하는 데이터 통신용 송신기.
  39. 제38항에 있어서, 상기 미리 준비된 테스트 패턴은 상기 패턴 발생기에서 발생된 제1 병렬 데이터와 동일한 데이터 패턴을 가지는 것을 특징으로 하는 데이터 통신용 송신기.
  40. 제36항에 있어서, 상기 전송 에러는 아이 사이즈이고, 상기 프리 엠퍼시스 컨트롤러는 상기 아이 사이즈가 최대일 때의 프리 엠퍼시스 제어 값을 최적 프리 엠퍼시스 제어 값으로 설정하는 것을 특징으로 하는 데이터 통신용 송신기.
  41. 제36항에 있어서, 상기 전송 에러는 지터 값인 것을 특징으로 하는 데이터 통신용 송신기.
  42. 제1 전송선;
    k(k는 2이상의 자연수) 비트의 제1 병렬 데이터를 직렬화시킨 제1 직렬 데이터 스트림을 상기 제1 전송선을 통하여 전송하는 송신기;
    제2 전송선; 및
    상기 제2 전송선을 통하여 수신한 제2 직렬 데이터 스트림의 전송 에러를 측정하여 상기 측정된 전송 에러를 상기 송신기로 전송하는 수신기를 포함하되, 상기 송신기는
    상기 제1 병렬 데이터를 발생시키는 패턴 발생기;
    상기 제1 병렬 데이터를 상기 제1 직렬 데이터 스트림으로 직렬화하는 직렬화기;
    프리 엠퍼시스 제어 값에 기초하여 상기 제1 직렬 데이터 스트림을 프리 엠퍼시스하여 상기 제1 전송선을 통해 상기 수신기로 전송하는 프리 엠퍼시스 회로; 및
    상기 전송 에러를 상기 수신기로부터 상기 제2 전송선을 통하여 제공받아 상기 전송 에러가 최소일 때의 프리 엠퍼시스 제어 값을 최적 프리 엠퍼시스 제어 값으로 설정하는 프리 엠퍼시스 컨트롤러를 포함하는 것을 특징으로 하는 데이터 통신용 송수신 장치.
  43. 제42항에 있어서, 상기 전송 에러는 비트 에러 횟수인 것을 특징으로 하는 데이터 통신용 송수신 장치.
  44. 제43항에 있어서, 상기 수신기는
    상기 제2 직렬 데이터 스트림을 역직렬화한 제2 병렬 데이터와 미리 준비된 테스트 패턴을 비교함으로써 비트 에러가 발생하였는지를 판단하는 패턴 비교기; 및
    상기 패턴 비교기의 판단 결과를 이용하여 상기 비트 에러 횟수를 카운트하는 에러 카운터를 포함하는 것을 특징으로 하는 데이터 통신용 송수신 장치.
  45. 제44항에 있어서, 상기 미리 준비된 테스트 패턴은 상기 패턴 발생기에서 발생된 제1 병렬 데이터와 동일한 데이터 패턴을 가지는 것을 특징으로 하는 데이터 통신용 송신기.
  46. 제42항에 있어서, 상기 전송 에러는 아이 사이즈이고, 상기 프리 엠퍼시스 컨트롤러는 상기 아이 사이즈가 최대일 때의 프리 엠퍼시스 제어 값을 최적 프리 엠퍼시스 제어 값으로 설정하는 것을 특징으로 하는 데이터 통신용 송수신 장치.
  47. 제42항에 있어서, 상기 전송 에러는 지터 값인 것을 특징으로 하는 데이터 통신용 송신기.
  48. 제1 전송선;
    k(k는 2이상의 자연수) 비트의 제1 병렬 데이터를 직렬화시킨 제1 직렬 데이터 스트림을 상기 제1 전송선을 통하여 전송하는 송신기;
    제2 전송선; 및
    상기 제1 직렬 데이터 스트림을 수신하여 상기 제2 전송선을 통하여 상기 송신기로 루프백시키는 수신기를 포함하되, 상기 송신기는
    상기 제1 병렬 데이터를 발생시키는 패턴 발생기;
    상기 제1 병렬 데이터를 상기 제1 직렬 데이터 스트림으로 직렬화하는 직렬화기;
    프리 엠퍼시스 제어 값에 기초하여 상기 제1 직렬 데이터 스트림을 프리 엠퍼시스하여 상기 제1 전송선을 통해 상기 수신기로 전송하는 프리 엠퍼시스 회로;
    상기 제1 직렬 데이터를 상기 수신기를 거쳐 루프백시킨 제2 직렬 데이터 스트림의 전송 에러를 측정하는 전송 에러 측정기; 및
    상기 전송 에러가 최소일 때의 프리 엠퍼시스 제어 값을 최적 프리 엠퍼시스 강도 값으로 설정하는 프리 엠퍼시스 컨트롤러를 포함하는 것을 특징으로 하는 데이터 통신용 송수신 장치.
  49. 제48항에 있어서, 상기 전송 에러는 비트 에러 횟수인 것을 특징으로 하는 데이터 통신용 송수신 장치.
  50. 제49항에 있어서, 상기 전송 에러 측정기는
    상기 제2 직렬 데이터 스트림을 역직렬화한 제2 병렬 데이터와 미리 준비된 테스트 패턴을 비교함으로써 비트 에러가 발생하였는지를 판단하는 패턴 비교기; 및
    상기 패턴 비교기의 판단 결과를 이용하여 상기 비트 에러 횟수를 카운트하는 에러 카운터를 포함하는 것을 특징으로 하는 데이터 통신용 송수신 장치.
  51. 제50항에 있어서, 상기 미리 준비된 테스트 패턴은 상기 패턴 발생기에서 발생된 제1 병렬 데이터와 동일한 데이터 패턴을 가지는 것을 특징으로 하는 데이터 통신용 송수신 장치.
  52. 제48항에 있어서, 상기 전송 에러는 아이 사이즈이고, 상기 프리 엠퍼시스 컨트롤러는 상기 아이 사이즈가 최대일 때의 프리 엠퍼시스 제어 값을 최적 프리 엠퍼시스 제어 값으로 설정하는 것을 특징으로 하는 데이터 통신용 송수신 장치.
  53. 복수의 프리 엠퍼시스 제어 값으로 제1 직렬 데이터 스트림을 프리 엠퍼시스하여 제1 전송선을 통해 수신기로 전송하는 단계;
    상기 프리 엠퍼시스된 제1 직렬 데이터 스트림을 수신기로 루프백시켜 제2 켜 제2 전송선을 통해 송신기로 전송하는 단계;
    상기 송신기에서 상기 제2 전송선을 통해 수신한 제2 직렬 데이터 스트림의 전송 에러를 측정하는 단계;
    상기 측정된 전송 에러를 상기 복수의 프리 엠퍼시스 제어 값 별로 할당하는 단계; 및
    상기 전송 에러가 최소가 되는 프리 엠퍼시스 강도 값을 최적 프리 엠퍼시스 제어 값으로 설정하는 단계를 포함하는 적응형 프리 엠퍼시스 방법.
  54. 제53항에 있어서, 상기 적응형 프리 엠퍼시스 방법은
    상기 최적 프리 엠퍼시스 제어 값에 기초하여 상기 제2 직렬 데이터 스트림을 프리 엠퍼시스하여 상기 제1 전송선으로 제공하는 단계를 더 포함하는 것을 특징으로 하는 적응형 프리 엠퍼시스 방법.
  55. 제53항에 있어서, 상기 프리 엠퍼시스 제어 값은 프리 엠퍼시스 강도 값인 것을 특징으로 하는 적응형 프리 엠퍼시스 방법.
  56. 제53항에 있어서, 상기 프리 엠퍼시스 강도 값은 이진 비트값으로 표시되는 것을 특징으로 하는 적응형 프리 엠퍼시스 방법.
  57. 제56항에 있어서, 복수의 프리 엠퍼시스 제어 값으로 제1 직렬 데이터 스트림을 프리 엠퍼시스하여 제1 전송선을 통해 수신기로 전송하는 단계는
    상기 이진 비트값에 상응하는 프리 엠퍼시스 강도로 상기 제1 직렬 데이터 스트림을 프리 엠퍼시스하여 상기 제1 전송선을 통해 상기 수신기로 전송하는 것을 특징으로 하는 적응형 프리 엠퍼시스 방법.
  58. 제53항에 있어서, 상기 전송 에러는 비트 에러 횟수인 것을 특징으로 하는 적응형 프리 엠퍼시스 방법.
  59. 제53항에 있어서, 상기 전송 에러는 아이 사이즈인 것을 특징으로 하는 적응형 프리 엠퍼시스 방법.
  60. 제59항에 있어서, 상기 아이 사이즈가 최대일 때의 프리 엠퍼시스 제어 값을 최적 프리 엠퍼시스 제어 값으로 설정하는 것을 특징으로 하는 적응형 프리 엠퍼시스 방법.
  61. 제53항에 있어서, 상기 전송 에러는 지터 값인 것을 특징으로 하는 적응형 프리 엠퍼시스 방법.
  62. 송신기에서 복수의 프리 엠퍼시스 제어 값으로 제1 직렬 데이터 스트림을 프리 엠퍼시스하여 제1 전송선을 통해 수신기로 전송하는 단계;
    수신기에서 상기 전송된 제1 직렬 데이터 스트림의 전송 에러를 측정하는 단계;
    수신기에서 상기 측정된 전송 에러를 제2 전송선을 통하여 상기 송신기로 전송하는 단계;
    상기 송신기에서 상기 측정된 전송 에러를 상기 복수의 프리 엠퍼시스 제어 값 별로 할당하는 단계; 및
    상기 송신기에서 상기 전송 에러가 최소가 되는 프리 엠퍼시스 제어 값을 최적 프리 엠퍼시스 제어 값으로 설정하는 단계를 포함하는 적응형 프리 엠퍼시스 방법.
  63. 제62항에 있어서, 상기 적응형 프리 엠퍼시스 방법은
    상기 송신기에서 상기 최적 프리 엠퍼시스 제어 값에 기초하여 제2 직렬 데이터 스트림을 프리 엠퍼시스하여 상기 제1 전송선으로 출력하는 단계를 더 포함하는 것을 특징으로 하는 적응형 프리 엠퍼시스 방법.
  64. 제62항에 있어서, 상기 프리 엠퍼시스 제어 값은 프리 엠퍼시스 강도 값인 것을 특징으로 하는 적응형 프리 엠퍼시스 방법.
  65. 제62항에 있어서, 상기 전송 에러는 비트 에러 횟수인 것을 특징으로 하는 적응형 프리 엠퍼시스 방법.
  66. 제62항에 있어서, 상기 전송 에러는 아이 사이즈이고, 상기 아이 사이즈가 최대일 때의 프리 엠퍼시스 제어 값을 최적 프리 엠퍼시스 제어 값으로 설정하는 것을 특징으로 하는 적응형 프리 엠퍼시스 방법.
  67. 제62항에 있어서, 상기 전송 에러는 지터 값인 것을 특징으로 하는 적응형 프리 엠퍼시스 방법.
KR1020040064460A 2004-08-16 2004-08-16 적응형 프리 엠퍼시스 장치, 데이터 통신용 송신기,데이터 통신용 송수신 장치 및 적응형 프리 엠퍼시스 방법 Expired - Fee Related KR100643605B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020040064460A KR100643605B1 (ko) 2004-08-16 2004-08-16 적응형 프리 엠퍼시스 장치, 데이터 통신용 송신기,데이터 통신용 송수신 장치 및 적응형 프리 엠퍼시스 방법
JP2005232486A JP4870396B2 (ja) 2004-08-16 2005-08-10 適応型プリエンファシスデータ伝送をループバックするための方法、及び送信機
US11/204,077 US7583753B2 (en) 2004-08-16 2005-08-15 Methods and transmitters for loop-back adaptive pre-emphasis data transmission
TW094127851A TWI409635B (zh) 2004-08-16 2005-08-16 繞回可適性預強調資料傳送用的方法及傳送器
US12/533,781 US20090290621A1 (en) 2004-08-16 2009-07-31 Transceiver circuits for loop-back adaptive pre-emphasis data transmission
US12/533,748 US8699585B2 (en) 2004-08-16 2009-07-31 Transmitters for loop-back adaptive pre-emphasis data transmission

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040064460A KR100643605B1 (ko) 2004-08-16 2004-08-16 적응형 프리 엠퍼시스 장치, 데이터 통신용 송신기,데이터 통신용 송수신 장치 및 적응형 프리 엠퍼시스 방법

Publications (2)

Publication Number Publication Date
KR20060016039A KR20060016039A (ko) 2006-02-21
KR100643605B1 true KR100643605B1 (ko) 2006-11-10

Family

ID=36107862

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040064460A Expired - Fee Related KR100643605B1 (ko) 2004-08-16 2004-08-16 적응형 프리 엠퍼시스 장치, 데이터 통신용 송신기,데이터 통신용 송수신 장치 및 적응형 프리 엠퍼시스 방법

Country Status (4)

Country Link
US (3) US7583753B2 (ko)
JP (1) JP4870396B2 (ko)
KR (1) KR100643605B1 (ko)
TW (1) TWI409635B (ko)

Families Citing this family (101)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6464628B1 (en) * 1999-08-12 2002-10-15 Obtech Medical Ag Mechanical anal incontinence
US6471635B1 (en) * 2000-02-10 2002-10-29 Obtech Medical Ag Anal incontinence disease treatment with controlled wireless energy supply
DE60110747T2 (de) 2000-02-10 2006-02-23 Potencia Medical Ag Mechanische vorrichtung zur impotenzbehandlung
MXPA02007589A (es) 2000-02-10 2004-08-23 Potencia Medical Ag Tratamiento controlado de incontinencia urinaria.
EP1253887B1 (en) * 2000-02-11 2007-12-05 Potencia Medical AG Controlled impotence treatment
MXPA02007823A (es) 2000-02-14 2004-09-10 Potencia Medical Ag Aparato de protesis para la impotencia masculina con suministro de energia inalambrica.
ATE296071T1 (de) * 2000-02-14 2005-06-15 Potencia Medical Ag Penisprothese
US7676158B2 (en) * 2005-11-07 2010-03-09 Broadcom Corporation Method and system for optimum channel equalization from a SerDes to an optical module
JP3791498B2 (ja) * 2003-01-17 2006-06-28 日本電気株式会社 プリエンファシス機能を有する出力バッファ回路
JP4566774B2 (ja) * 2005-02-16 2010-10-20 キヤノン株式会社 通信装置及びその制御方法
JP4665559B2 (ja) * 2005-03-04 2011-04-06 日本電気株式会社 プリエンファシス調整方法、受信装置、送信装置、及び、信号伝送システム
JP4832020B2 (ja) * 2005-07-28 2011-12-07 ルネサスエレクトロニクス株式会社 プリエンファシス回路
JP4845092B2 (ja) * 2005-08-19 2011-12-28 富士通株式会社 通信機能を有する装置、送信器自動調整方法、システム及びプログラム
KR100795724B1 (ko) * 2005-08-24 2008-01-17 삼성전자주식회사 아이 사이즈 측정 회로, 데이터 통신 시스템의 수신기 및아이 사이즈 측정 방법
US7729465B2 (en) * 2006-03-06 2010-06-01 Globalfoundries Inc. Asymmetric control of high-speed bidirectional signaling
JP5017903B2 (ja) * 2006-03-30 2012-09-05 日本電気株式会社 プリエンファシス調整方式及び方法
JP5109278B2 (ja) * 2006-03-30 2012-12-26 日本電気株式会社 プリエンファシス自動調整方法及びデータ伝送システム
US7991020B2 (en) * 2006-03-31 2011-08-02 Intel Corporation Quad rate transmitter equalization
US7536584B2 (en) * 2006-06-08 2009-05-19 Dot Hill Systems Corporation Fault-isolating SAS expander
US7673185B2 (en) * 2006-06-08 2010-03-02 Dot Hill Systems Corporation Adaptive SAS PHY configuration
JP4741991B2 (ja) * 2006-07-14 2011-08-10 株式会社日立製作所 シリアアライザ／デシリアライザ方式の転送装置
KR100724576B1 (ko) * 2006-07-24 2007-06-04 삼성전자주식회사 데이터 송수신 시스템
US7861140B2 (en) * 2006-10-31 2010-12-28 Globalfoundries Inc. Memory system including asymmetric high-speed differential memory interconnect
US7694031B2 (en) * 2006-10-31 2010-04-06 Globalfoundries Inc. Memory controller including a dual-mode memory interconnect
US20080104352A1 (en) * 2006-10-31 2008-05-01 Advanced Micro Devices, Inc. Memory system including a high-speed serial buffer
US7949041B2 (en) 2006-12-05 2011-05-24 Rambus Inc. Methods and circuits for asymmetric distribution of channel equalization between devices
JP4764814B2 (ja) * 2006-12-28 2011-09-07 株式会社日立製作所 波形等化係数調整方法および回路、レシーバ回路、ならびに伝送装置
US9148313B2 (en) 2007-01-09 2015-09-29 Rambus, Inc. Equalizing transmitter and method of operation
JP4899884B2 (ja) * 2007-01-19 2012-03-21 富士通株式会社 通信機能を有する装置および調整プログラム
KR100842775B1 (ko) * 2007-02-13 2008-07-01 한국과학기술원 높은 속도의 통신을 위한 이단 등화기, 이단 등화 방법,수신기 및 통신 시스템
US7688106B1 (en) * 2007-02-27 2010-03-30 Altera Corporation High-speed serial interface circuitry for programmable logic device integrated circuits
US7881608B2 (en) * 2007-05-10 2011-02-01 Avago Technologies Fiber Ip (Singapore) Pte. Ltd Methods and apparatuses for measuring jitter in a transceiver module
WO2009003129A2 (en) * 2007-06-27 2008-12-31 Rambus Inc. Methods and circuits for adaptive equalization and channel characterization using live data
WO2010042045A1 (en) 2008-10-10 2010-04-15 Milux Holding S.A. A system, an apparatus, and a method for treating a sexual dysfunctional female patient
US8582705B2 (en) * 2007-12-10 2013-11-12 Ciena Corporation Serializer-deserializer circuit with multi-format and multi-data rate capability
JP2009171509A (ja) * 2008-01-21 2009-07-30 Toshiba Corp イコライザのテスト回路および集積回路の評価システム
AU2009209518A1 (en) * 2008-01-28 2009-08-06 Milux Holding S.A. A drainage device comprising an active filter
US9877859B2 (en) 2008-01-29 2018-01-30 Peter Forsell Methods and instruments for treating obesity and gastroesophageal reflux disease
US20090245810A1 (en) * 2008-03-25 2009-10-01 Nec Laboratories America, Inc. Dynamic Signal Equalization in Optical Transmission Systems
JP5148690B2 (ja) * 2008-04-14 2013-02-20 株式会社アドバンテスト 半導体試験装置および試験方法
JP5268412B2 (ja) * 2008-04-22 2013-08-21 株式会社日立製作所 出力ドライバ回路装置
US8228972B2 (en) * 2008-06-04 2012-07-24 Stmicroelectronics, Inc. SERDES with jitter-based built-in self test (BIST) for adapting FIR filter coefficients
CA2776450C (en) * 2008-10-10 2018-08-21 Peter Forsell Heart help device, system, and method
AU2009302955B2 (en) * 2008-10-10 2017-01-05 Implantica Patent Ltd. Fastening means for implantable medical control assembly
US8600510B2 (en) 2008-10-10 2013-12-03 Milux Holding Sa Apparatus, system and operation method for the treatment of female sexual dysfunction
ES2894292T3 (es) * 2008-10-10 2022-02-14 Medicaltree Patent Ltd Dispositivo y sistema de ayuda al corazón
WO2010042058A1 (en) 2008-10-10 2010-04-15 Milux Holding S.A. An improved artificial valve
US9246715B1 (en) * 2009-04-29 2016-01-26 Altera Corporation Pre-emphasis circuitry including a pre-emphasis voltage variation compensation engine
US9949812B2 (en) 2009-07-17 2018-04-24 Peter Forsell Vaginal operation method for the treatment of anal incontinence in women
US10952836B2 (en) * 2009-07-17 2021-03-23 Peter Forsell Vaginal operation method for the treatment of urinary incontinence in women
US7924046B1 (en) * 2010-05-10 2011-04-12 Altera Corporation Configurable emphasis for high-speed transmitter driver circuitry
JP5573361B2 (ja) 2010-05-25 2014-08-20 ソニー株式会社 送信装置、受信装置、送信方法、受信方法、及び送受信装置
US8319523B2 (en) * 2010-06-23 2012-11-27 Raytheon Company Chip interface
JP5477911B2 (ja) * 2010-09-21 2014-04-23 エヌイーシーコンピュータテクノ株式会社 データ伝送装置、システム、方法及びプログラム
US8494038B2 (en) * 2010-12-19 2013-07-23 International Business Machines Corporation Common mode noise reduction within differential signal
US8855178B2 (en) * 2011-03-02 2014-10-07 Mediatek Inc. Signal transmitter and signal transmitting method for transmitting specific data bit with different predetermined voltage levels
US9008196B2 (en) * 2011-04-28 2015-04-14 International Business Machines Corporation Updating interface settings for an interface
US9071243B2 (en) 2011-06-30 2015-06-30 Silicon Image, Inc. Single ended configurable multi-mode driver
US8760188B2 (en) * 2011-06-30 2014-06-24 Silicon Image, Inc. Configurable multi-dimensional driver and receiver
KR101355463B1 (ko) * 2011-12-14 2014-02-05 고려대학교 산학협력단 데이터 통신용 송신기
KR101315852B1 (ko) * 2011-12-14 2013-10-08 고려대학교 산학협력단 데이터 통신용 송신기
JP5689838B2 (ja) * 2012-02-15 2015-03-25 富士通テレコムネットワークス株式会社 通信システム
JP5853810B2 (ja) 2012-03-26 2016-02-09 富士通株式会社 伝送装置、及び伝送特性調整方法
US9172498B2 (en) 2012-03-28 2015-10-27 Futurewei Technologies, Inc. Controlled noise injection in transmitter for noise margin testing
JP2013219601A (ja) * 2012-04-10 2013-10-24 Canon Inc シリアルデータ送信システム
WO2013175598A1 (ja) * 2012-05-23 2013-11-28 富士通株式会社 パラメータ調整方法、パラメータ調整装置、及びデータ処理装置
KR101405241B1 (ko) * 2012-07-27 2014-06-10 고려대학교 산학협력단 데이터 통신용 송신기
US9143369B2 (en) 2013-03-15 2015-09-22 Intel Corporation Adaptive backchannel equalization
JP6369137B2 (ja) 2014-05-30 2018-08-08 ソニー株式会社 送信装置、受信装置、および通信システム
US9141541B2 (en) 2013-09-20 2015-09-22 Advanced Micro Devices, Inc. Nested channel address interleaving
JP6032247B2 (ja) * 2013-10-09 2016-11-24 株式会社デンソー 歪み補償システム及び通信装置
KR20150106583A (ko) * 2014-03-12 2015-09-22 에스케이하이닉스 주식회사 데이터 구동 회로
JP2016025497A (ja) * 2014-07-22 2016-02-08 日本電気株式会社 光受信器および光受信方法
JP6185898B2 (ja) * 2014-10-24 2017-08-23 京セラドキュメントソリューションズ株式会社 データ通信装置およびそれを備えた画像形成装置
US10070206B2 (en) * 2014-12-30 2018-09-04 Infinera Corporation Reduction of wavelength selective switch (WSS) filter-based impairment using differentiated channel modulation formats
GB2541260B (en) 2015-04-29 2020-02-19 Carrier Corp System and method of data communication that compensates for wire characteristics
US9651614B1 (en) 2015-12-04 2017-05-16 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for SerDes physical layer qualification and mitigation
KR102450325B1 (ko) * 2015-12-28 2022-10-04 에스케이하이닉스 주식회사 반도체 장치
US10686443B2 (en) * 2016-07-26 2020-06-16 Sony Semiconductor Solutions Corporation Transmitting device, transmitting method, and communication system
US10193634B2 (en) * 2016-09-19 2019-01-29 Hewlett Packard Enterprise Development Lp Optical driver circuits
US10095421B2 (en) 2016-10-21 2018-10-09 Advanced Micro Devices, Inc. Hybrid memory module bridge network and buffers
JP2018167466A (ja) 2017-03-29 2018-11-01 ブラザー工業株式会社 通信装置、及びこれを備えた記録装置
WO2018224553A1 (de) * 2017-06-07 2018-12-13 Siemens Aktiengesellschaft Ladesteuerung und ladesystem
US10490238B2 (en) * 2017-06-29 2019-11-26 SK Hynix Inc. Serializer and memory device including the same
US10630424B2 (en) 2017-06-30 2020-04-21 Silicon Motion, Inc. Methods for reducing data errors in transceiving of a flash storage interface and apparatuses using the same
CN109213436B (zh) 2017-06-30 2021-08-24 慧荣科技股份有限公司 降低快闪储存介面中传收数据错误方法及装置
US10848263B2 (en) 2017-06-30 2020-11-24 Silicon Motion, Inc. Methods for reducing data errors in transceiving of a flash storage interface and apparatuses using the same
US10637509B2 (en) * 2017-06-30 2020-04-28 Silicon Motion, Inc. Methods for reducing data errors in transceiving of a flash storage interface and apparatuses using the same
US10491430B2 (en) * 2017-09-25 2019-11-26 Micron Technology, Inc. Memory decision feedback equalizer testing
US10148261B1 (en) * 2017-12-18 2018-12-04 Nxp Usa, Inc. On chip adaptive jitter reduction hardware method for LVDS systems
JP7059860B2 (ja) * 2018-08-06 2022-04-26 富士通株式会社 パラメータ設定送受信システムおよびパラメータ設定方法
TWI837180B (zh) * 2018-10-18 2024-04-01 日商索尼半導體解決方案公司 通信系統、傳送裝置及接收裝置
US11165500B2 (en) 2020-02-21 2021-11-02 Mobix Labs, Inc. Cascadable data communication cable assembly
US11175463B2 (en) 2020-02-21 2021-11-16 Mobix Labs, Inc. Extendable optical-based data communication cable assembly
US11177855B2 (en) * 2020-02-21 2021-11-16 Mobix Labs, Inc. Extendable wire-based data communication cable assembly
JP7231589B2 (ja) * 2020-09-04 2023-03-01 アンリツ株式会社 誤り率測定装置および誤り率測定方法
KR20220126364A (ko) * 2021-03-09 2022-09-16 에스케이하이닉스 주식회사 컴퓨터 시스템 및 이를 위한 인터페이스 회로
EP4124872B1 (en) 2021-07-28 2024-03-27 NXP USA, Inc. Differential input receiver circuit testing with a loopback circuit
CN117316215A (zh) * 2022-06-23 2023-12-29 长鑫存储技术有限公司 数据接收电路、数据接收系统以及存储装置
KR102674210B1 (ko) 2022-06-23 2024-06-10 창신 메모리 테크놀로지즈 아이엔씨 데이터 수신 회로, 데이터 수신 시스템 및 저장 장치
EP4513490A4 (en) 2022-06-23 2025-08-13 Changxin Memory Tech Inc DATA RECEIVING CIRCUIT, DATA RECEIVING SYSTEM, AND STORAGE DEVICE

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0658975A1 (en) 1993-12-14 1995-06-21 ALCATEL ITALIA S.p.A. Baseband predistortion system for the adaptive linearization of power amplifiers
KR20020001834A (ko) * 2000-02-23 2002-01-09 요트.게.아. 롤페즈 전치 왜곡을 하는 통신 시스템
KR20050048423A (ko) * 2003-11-19 2005-05-24 한국전자통신연구원 수신측의 전송 특성에 따라 적응화된 등화 및프리엠퍼시스를 수행하는 데이터 송수신 장치 및 방법

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4739323A (en) * 1986-05-22 1988-04-19 Chrysler Motors Corporation Serial data bus for serial communication interface (SCI), serial peripheral interface (SPI) and buffered SPI modes of operation
KR960011414B1 (ko) 1994-05-19 1996-08-22 삼성전기 주식회사 프리엠파시스 시정수 변경회로
US5864309A (en) * 1996-10-17 1999-01-26 Winbond Electronics Corp. Serial data timing base modulator
JP3234531B2 (ja) 1997-04-22 2001-12-04 三洋電機株式会社 プリエンファシス回路
JP3986161B2 (ja) * 1998-06-02 2007-10-03 富士通株式会社 信号伝送用ドライバ回路
US6212229B1 (en) * 1998-12-16 2001-04-03 General Dynamics Government Systems Corporation Adaptive pre-emphasis technique
US6265920B1 (en) * 2000-06-07 2001-07-24 Sun Microsystems, Inc. Power/area efficient method for high-frequency pre-emphasis for intra-chip signaling
JP4671478B2 (ja) * 2000-08-08 2011-04-20 富士通株式会社 波長多重光通信システムおよび波長多重光通信方法
AU2002228878A1 (en) * 2000-11-13 2002-05-21 Primarion, Inc. Method and circuit for pre-emphasis equalization in high speed data communications
JP4462802B2 (ja) * 2002-01-23 2010-05-12 日本電気株式会社 受信機及びそれに用いるエラーカウントフィードバック方法
US7116944B2 (en) * 2002-02-07 2006-10-03 Lucent Technologies Inc. Method and apparatus for feedback error detection in a wireless communications systems
JP4259042B2 (ja) * 2002-06-10 2009-04-30 日本電気株式会社 等化装置及び等化方法並びに伝送装置
JP3730607B2 (ja) * 2002-08-29 2006-01-05 株式会社東芝 差動データドライバー回路
US7460589B2 (en) * 2002-10-08 2008-12-02 Broadcom Corporation Eye monitoring and reconstruction using CDR and sub-sampling ADC
US7126378B2 (en) * 2003-12-17 2006-10-24 Rambus, Inc. High speed signaling system with adaptive transmit pre-emphasis
US7295604B2 (en) * 2003-11-24 2007-11-13 International Business Machines Corporation Method for determining jitter of a signal in a serial link and high speed serial link
JP2005217999A (ja) * 2004-02-02 2005-08-11 Hitachi Ltd デジタルデータ伝送回路
JP4340567B2 (ja) * 2004-03-17 2009-10-07 富士通株式会社 端局装置、光出力パワーの制御方法及び光出力パワー制御プログラム
US7440530B1 (en) * 2004-06-18 2008-10-21 Xilinx, Inc. Circuit for and method of optimizing the transmission of data on a communication channel

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0658975A1 (en) 1993-12-14 1995-06-21 ALCATEL ITALIA S.p.A. Baseband predistortion system for the adaptive linearization of power amplifiers
KR20020001834A (ko) * 2000-02-23 2002-01-09 요트.게.아. 롤페즈 전치 왜곡을 하는 통신 시스템
KR20050048423A (ko) * 2003-11-19 2005-05-24 한국전자통신연구원 수신측의 전송 특성에 따라 적응화된 등화 및프리엠퍼시스를 수행하는 데이터 송수신 장치 및 방법

Also Published As

Publication number Publication date
US20090290651A1 (en) 2009-11-26
TW200608213A (en) 2006-03-01
US20090290621A1 (en) 2009-11-26
US8699585B2 (en) 2014-04-15
JP4870396B2 (ja) 2012-02-08
TWI409635B (zh) 2013-09-21
US20060034358A1 (en) 2006-02-16
US7583753B2 (en) 2009-09-01
KR20060016039A (ko) 2006-02-21
JP2006060808A (ja) 2006-03-02

Similar Documents

Publication Publication Date Title
KR100643605B1 (ko) 적응형 프리 엠퍼시스 장치, 데이터 통신용 송신기,데이터 통신용 송수신 장치 및 적응형 프리 엠퍼시스 방법
US10735116B2 (en) Margin test methods and circuits
US20070230513A1 (en) Transmitter voltage and receiver time margining
US7715471B2 (en) Signaling system with selectively-inhibited adaptive equalization
US7092472B2 (en) Data-level clock recovery
EP1618597B1 (en) Partial response receiver
US7596175B2 (en) Methods and circuits for performing margining tests in the presence of a decision feedback equalizer
US7292629B2 (en) Selectable-tap equalizer
US8040940B2 (en) Transmitter/receiver device that converts serial and parallel signals and method of testing thereof
US6614296B2 (en) Equalization of a transmission line signal using a variable offset comparator
JP2007525061A6 (ja) パーシャルレスポンス受信機
CN111061664A (zh) 用于电压模态信号发射器的两阶段式前馈均衡器
US10135643B1 (en) Decision feedback equalizer with distributed R-C network
US20050156586A1 (en) Combination test method and test device
JP2007515130A (ja) 適応送信プリエンファシス、反射相殺、およびオフセット相殺を用いる高速シグナリングシステム
US7801211B2 (en) Communication system, receiver unit, and adaptive equalizer
US20060181320A1 (en) Circuit for optimizing the duty cycle of a received clock transmitted over a transmission line
US20120169361A1 (en) Built in self test for transceiver
KR20000011538A (ko) 스큐억제조정기능을갖는입력버퍼
US11146274B1 (en) Equalizer control device, receiving device, and control method for receiving device
KR100791635B1 (ko) 고속 적응형 이퀄라이저
Dedge et al. Implementation of on Chip Data Bus Using Pre Emphasis Signaling

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

D13-X000 Search requested

St.27 status event code: A-1-2-D10-D13-srh-X000

D14-X000 Search report completed

St.27 status event code: A-1-2-D10-D14-srh-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

FPAY Annual fee payment

Payment date: 20121031

Year of fee payment: 7

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

FPAY Annual fee payment

Payment date: 20131031

Year of fee payment: 8

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 8

FPAY Annual fee payment

Payment date: 20141031

Year of fee payment: 9

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 9

FPAY Annual fee payment

Payment date: 20151030

Year of fee payment: 10

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 10

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 11

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 12

FPAY Annual fee payment

Payment date: 20181031

Year of fee payment: 13

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 13

FPAY Annual fee payment

Payment date: 20191031

Year of fee payment: 14

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 14

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 15

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 16

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 17

PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20231102

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20231102