KR100600817B1 - 주기적 상관 관계의 특성을 이용한 타이밍 에러 검출 장치및 그 방법 - Google Patents

Abstract

1. 청구범위에 기재된 발명이 속한 기술분야

본 발명은 주기적 상관 관계의 특성을 이용한 타이밍 에러 검출 장치 및 그 방법에 관한 것임.

2. 발명이 해결하려고 하는 기술적 과제

본 발명은 미드엠블 코드의 주기적 특성을 이용하는 다수의 사용자들의 타이밍 에러를 동시에 검출함으로써, 다수의 사용자 검출시 소요되는 탐색시간과 하드웨어 복잡도를 줄이기 위한 주기적 상관 관계의 특성을 이용한 타이밍 에러 검출 장치 및 그 방법을 제공하는데 그 목적이 있음.

3. 발명의 해결방법의 요지

본 발명은, 주기적 상관 관계를 이용한 타이밍 에러 검출 장치에 있어서, 탐색 구간을 제어하기 위한 탐색구간 제어수단; 각 샘플별로 수신된 데이터가 미드엠블 계수와 상관 관계를 취하도록 타이밍 옵셋별로 구분하여 데이터를 저장하기 위한 데이터 저장수단; 기본적인 미드엠블을 기본 미드엠블 길이의 두배에 8칩 길이 만큼 확장시키기 위한 미드엠블 확장 생성수단; 상기 확장된 미드엠블로부터 매 쉬프트시 기본 미드엠블 길이 만큼의 미드엠블 테이터를 쉬프트시키기 위한 쉬프팅수단; 상기 데이터 저장수단으로부터 수신되는 미드엠블 값과 상기 쉬프팅수단으로부터 전달되는 미드엠블 값을 켤레복소수를 취하여 복소 곱셈하고, 곱셈된 값을 기본 미드엠블 길이 만큼 누적시키기 위한 누적수단; 상기 누적수단의 결과값을 실수, 허수값의 제곱의 합으로 계산하기 위한 합산수단; 상기 합산수단을 통해 전달되는 탐색 구간에 대한 코릴레이션 결과값에 대한 각 사용자별 수신신호와 미드엠블 패턴과의 상관 관계를 저장하기 위한 상관 관계 저장수단; 및 상기 상관 관계 저장수단을 통해 저장된 상관 관계의 특성에 따라, 각 구간별 최대 지점에서 한번의 쉬프트로 동시에 다수의 사용자의 타이밍 에러를 검출하기 위한 타이밍 에러 검출수단을 포함한다.

4. 발명의 중요한 용도

본 발명은 주기적 상관기 등에 이용됨.

주기적, 상관 관계, 타이밍, 에러, 검출, 미드엠블, 쉬프터, 레지스터

Description

주기적 상관 관계의 특성을 이용한 타이밍 에러 검출 장치 및 그 방법{Apparatus and method for timing error detection using implementation of cyclic correlator}

도 1 은 본 발명이 적용되는 미드엠블 제너레이션을 나타낸 예시도,

도 2 는 본 발명이 적용되는 하나의 타임슬롯내 각 사용자별 미드엠블과 데이터 구성을 나타낸 예시도,

도 3 은 본 발명이 적용되는 타임슬롯 포맷을 나타낸 예시도,

도 4 는 일반적인 주기적 상관기에 대한 구성도,

도 5 는 일반적인 주기적 상관 절차를 나타낸 설명도,

도 6 은 본 발명에 따른 주기적 상관 관계를 이용한 타이밍 에러 검출 장치의 일실시예 구성도,

도 7 은 본 발명에 따른 주기적 상관 관계를 이용한 타이밍 에러 검출 방법에 대한 일실시예 흐름도,

도 8 은 본 발명에 따라 주기적 상관 관계를 나타낸 일실시예 설명도이다.

* 도면의 주요 부분에 대한 부호의 설명

61 : 탐색 구간 제어부 62 : 레지스터

63 : 미드엠블 생성부 64 : 미드엠들 쉬프터

65 : 곱셈부 66 : 누적부

67 : 합산부 68 : 쉬프트 레지스터

69 : 타이밍 에러 검출부

본 발명은 주기적 상관 관계의 특성을 이용한 타이밍 에러 검출 장치 및 그 방법에 관한 것으로, 더욱 상세하게는 미드엠블의 특성을 이용하여 사용자를 구분하는 3GPP TDD 시스템에서 주기적 상관 관계의 특성을 이용하는 다수의 사용자들의 타이밍 에러를 검출함으로써, 다수의 사용자 검출시 소요되는 관찰시간과 하드웨어(H/W) 복잡도를 줄이기 위한 주기적 상관 관계의 특성을 이용한 타이밍 에러 검출 장치 및 그 방법에 관한 것이다.

여기서, 3GPP TDD(Time Division Duplex) 시스템은 "SYNC-UL/SYNC_DL Code"를 이용하여 기지국과 가입자국간 초기 동기를 이루며, 세부적인 타이밍 추적은 각 타임슬롯내 미드엠블을 이용한다. 3GPP TDD 시스템의 미드엠블은 128 칩(chip)의 기본 미드엠블 패턴을 피드백 쉬프트시켜 144 chip으로 확장되며, 동일한 타임슬롯내 사용자는 미드엠블을 일정 간격으로 쉬프트하여 구분한다.

주기적 상관기는 타이밍이나 채널 추정을 위한 파일롯(pilot) 신호가 주기적 특성을 가지면서 사용자 구분을 할 수 있을 때 수신단에서 사용자 신호의 타이밍 검출시 사용된다. 기존의 주기적 상관기를 사용하는 시스템에서는 하나의 코드패턴을 공유하는 사용자가 M일 때 M번의 쉬프트연산과 상관이 이루어져야한다.

3GPP TDD 시스템도 기존의 주기적 상관기를 사용하는 주기적 코드의 특성을 만족하는 미드엠블 패턴을 매 타임슬롯의 가운데에 사용된다. 3GPP TDD 시스템의 데이터는 상,하향링크의 초기 동기가 이루어진 이후에 타임슬롯 별 사용자 할당 및 코드(code) 쉬프트 양이 결정된 상태에서 전송된다.

현재까지 3GPP TDD 시스템의 주기적인 특성의 코드를 이용한 타이밍 에러 추정은 수신된 데이터를 W만큼 쉬프트시켜 기본 미드엠블 코드와 상호상관을 취하는 후술되는 도 5와 같은 구조가 제안되어 왔다. 이러한 구조는 VHDL(VHSIC Hardware Description Language)이나 DSP(Digital Signal Processing)로 시스템 구현시 각 사용자에 대한 타이밍 에러 각 사용자에 대한 쉬프트가 필요하므로 사용자 수와 샘플링 율이 높아질 수록 H/W 요구량이 급격하게 증가한다. 이러한 문제는 시스템의 정밀도와 설계시에 큰 문제를 야기할 수 있다.

즉, 기존의 Cyclic 상관기의 타이밍 에러 추정방식은 하나의 미드엠블 패턴을 사용하는 모든 사용자수 만큼 수신된 신호를 사용자수 만큼 일정구간 쉬프트하여 타이밍 에러값을 검출하는 방식으로, 한 미드엠블을 공유하는 사용자의 수가 증가함에 따라 H/W 또는 S/W로 개발하는데 있어 많은 자원을 요구하며 처리시간도 길어지는 문제점이 있다.

본 발명은 상기 문제점을 해결하기 위하여 제안된 것으로, 미드엠블 코드의 주기적 특성을 이용하는 다수의 사용자들의 타이밍 에러를 동시에 검출함으로써, 다수의 사용자 검출시 소요되는 탐색시간과 하드웨어(H/W) 복잡도를 줄이기 위한 주기적 상관 관계의 특성을 이용한 타이밍 에러 검출 장치 및 그 방법을 제공하는데 그 목적이 있다.

본 발명의 다른 목적 및 장점들은 하기의 설명에 의해서 이해될 수 있으며, 본 발명의 실시예에 의해 보다 분명하게 알게 될 것이다. 또한, 본 발명의 목적 및 장점들은 특허 청구 범위에 나타낸 수단 및 그 조합에 의해 실현될 수 있음을 쉽게 알 수 있을 것이다.

상기 목적을 달성하기 위한 본 발명의 장치는, 주기적 상관 관계를 이용한 타이밍 에러 검출 장치에 있어서, 탐색 구간을 제어하기 위한 탐색구간 제어수단; 각 샘플별로 수신된 데이터가 미드엠블 계수와 상관 관계를 취하도록 타이밍 옵셋별로 구분하여 데이터를 저장하기 위한 데이터 저장수단; 기본적인 미드엠블을 기본 미드엠블 길이의 두배에 8칩 길이 만큼 확장시키기 위한 미드엠블 확장 생성수단; 상기 확장된 미드엠블로부터 매 쉬프트시 기본 미드엠블 길이 만큼의 미드엠블 테이터를 쉬프트시키기 위한 쉬프팅수단; 상기 데이터 저장수단으로부터 수신되는 미드엠블 값과 상기 쉬프팅수단으로부터 전달되는 미드엠블 값을 켤레복소수를 취 하여 복소 곱셈하고, 곱셈된 값을 기본 미드엠블 길이 만큼 누적시키기 위한 누적수단; 상기 누적수단의 결과값을 실수, 허수값의 제곱의 합으로 계산하기 위한 합산수단; 상기 합산수단을 통해 전달되는 탐색 구간에 대한 코릴레이션 결과값에 대한 각 사용자별 수신신호와 미드엠블 패턴과의 상관 관계를 저장하기 위한 상관 관계 저장수단; 및 상기 상관 관계 저장수단을 통해 저장된 상관 관계의 특성에 따라, 각 구간별 최대 지점에서 한번의 쉬프트로 동시에 다수의 사용자의 타이밍 에러를 검출하기 위한 타이밍 에러 검출수단을 포함하여 이루어진 것을 특징으로 한다.

또한, 본 발명의 방법은, 주기적 상관 관계를 이용한 타이밍 에러 검출 방법에 있어서, 탐색 구간 제어 요청에 따라, 각 샘플별로 입력되는 수신신호를 타이밍 옵셋별로 구분하여 레지스터에 저장하는 저장단계; 미드엠블 생성기를 통해 생성된 미드엠블 값을 최대(쉬프트하는 칩 수(W) * N 만큼)로 쉬프트시키는 쉬프팅단계; 상기 저장단계를 통해 수신되는 미드엠블 값과 상기 쉬프팅단계로부터 전달되는 미드엠블 값을 켤레복소수를 취하여 복소 곱셈하고, 기본 미드엠블 길이 만큼 누적시키는 누적단계; 상기 누적단계 수행 후, 그 결과값을 실수, 허수값의 제곱의 합으로 계산하는 합산단계; 상기 합산단계를 통해 전달되는 탐색 구간에 대한 코릴레이션 결과값에 대한 각 사용자별 수신신호와 미드엠블 패턴과의 상관 관계를 저장하는 상관 관계 저장단계; 및 상기 상관 관계 저장단계를 통해 저장된 상관 관계의 특성에 따라, 각 구간별 최대 지점에서 한번의 쉬프트로 동시에 다수의 사용자의 타이밍 에러를 검출하는 타이밍 에러 검출단계를 포함하여 이루어진 것을 특징으로 한다.

3GPP TDD 시스템은 기본적인 미드엠블 코드의 주기적 특성을 이용하여 사용자의 채널 추정과 타이밍 에러를 검출한다. 이때, 각 사용자의 구분은 기본 코드의 쉬프트된 양에 따라 구분되어지며, 그 쉬프트된 양에 따라 각 사용자의 코드는 직교특성을 갖는다. 이러한 특성을 이용하여 본 발명에서는 타이밍 에러 추정시 복잡도와 타이밍 에러 추정시 요구되는 프로세싱 타이밍을 줄일 수 있는 장점이 있다.

상술한 목적, 특징 및 장점은 첨부된 도면과 관련한 다음의 상세한 설명을 통하여 보다 분명해 질 것이며, 그에 따라 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 것이다. 또한, 본 발명을 설명함에 있어서 본 발명과 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에 그 상세한 설명을 생략하기로 한다. 이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 일실시예를 상세히 설명하기로 한다.

도 1 은 본 발명이 적용되는 미드엠블 제너레이션을 나타낸 예시도이다.

도 1에 도시된 바와 같이, 3GPP TDD 규격의 시스템은 길이 P, 128 칩(chip)의 기본 미드엠블을 W만큼 쉬프트 시킨 후 144 chip으로 확장하여 각 사용자에게 할당해 준다. 이때, W만큼 쉬프트된 각 사용자 별 미드엠블 코드는 직교 특성을 갖는다.

도 2 는 본 발명이 적용되는 하나의 타임슬롯내 각 사용자별 미드엠블과 데이터 구성을 나타낸 예시도로서, 하나의 기본 미드엠블 코드를 W만큼 쉬프트한 K 사용자가 하나의 타임슬롯을 구성하는 것을 보여준 것이다.

도 3 은 본 발명이 적용되는 타임슬롯 포맷을 나타낸 예시도로서, 타임슬롯내 미드엠블과 데이터의 구성을 보여주며, 하나의 타임슬롯은 16 Chip의 보호구간을 갖는다.

도 3에 도시된 바와 같이, 미드엠블에서 각 K 사용자별 추정된 타이밍 에러의 최대값은 수신단의 신호처리 시작점을 알려준다. 수신단은 타이밍 추정블럭으로부터 가장 빠른 패스 지연지점에 대한 정보를 받아 신호처리를 할 수 있으며, 그 이전까지는 데이터를 저장해야 한다.

이 때, 수신부에서 해석할 수 있는 데이터의 범위는 앞선 타임슬롯내 보호구간과 현재의 타임슬롯의 보호구간이다. 즉, 타이밍 트래커에서 검색해야 하는 영역은 미드엠블의 시작점에서 16 chip 앞선 영역으로부터 미드엠블의 시작점으로부터 16 chip인 지점까지이다.

도 4 는 일반적인 주기적 상관기에 대한 구성도로서, 일반적인 3GPP TDD 시스템에 적용되는 주기적 상관기의 구조를 나타낸 것이다.

도 4에 도시된 바와 같이, 도 4의 주기적 상관기는 수신된 타임슬롯내 144 chip의 미드엠블 영역의 데이터를 K번, W만큼씩 쉬프트시킨 후, 기본 미드엠블 코드와 상호 상관관계를 취한다. 이 때, 3GPP TDD 시스템에서 지원되는 K는 {2,4, 6,8,12,14,16}이고, K값에 따른 W값은 {64,32,21,16,10,9,8}이며, 각 K에 대한 W값은 K명의 사용자가 가질 수 있는 지연값이다.

그러나, 상기에서 설명한 3GPP TDD 시스템에서 실제 수신기로 신호처리의 시 작점을 알려주기 위한 최대 지연은 16chip 이내의 값만을 해석하므로, 실제 슬라이딩 상관관계를 위한 탐색 구간은 미드엠블의 시작부분으로부터 +/- 16 chip 구간이다. 탐색 구간과 W값을 비교했을 때 실제적인 탐색구간은 W값이 16 chip보다 작은 경우에는 +/- W 구간만을 검색해도 각 사용자별 별 타이밍 에러를 검출할 수 있으며, W값이 16보다 큰 경우에는 +/- 16 chip의 범위내에서 타이밍 에러를 추정한다.

한편, W값이 16보다 작은 경우에 각 사용자 별 최대 지연은 +/- W/2의 범위 내에 존재해야 하며, 탐색 구간은 +/- W이다.

도 5 는 일반적인 주기적 상관 절차를 나타낸 설명도이다.

도 5에 도시된 바와 같이, 일반적인 주기적 상관기를 동작시키기 위해서는 타임슬롯을 공유하는 사용자들의 미드엠블 코드와 각 사용자들의 쉬프트 횟수, 즉 주기적 상관기의 쉬프트 칩 W값을 필요로 한다. 각 사용자들의 타이밍 에러를 검출하기 위해 W만큼 쉬프트된 수신값과 기본 미드엠블값과 상관관계를 취한 후 그 결과값에서 상관관계가 최고점인 지점을 찾는다.

타이밍 에러가 없는 수신데이터와 미드엠블과의 상관관계 최대지점을 0이라고 한다면 타이밍 에러값과 같이 수신된 데이터의 상관관계 최대 지점은 +/- W이다.

일반적인 주기적 상관기는 최대 사용자수 K번 만큼 수신된 데이터를 사용자 타이밍 에러값을 검출하기 위해 쉬프트시켜야 하지만, 본 발명에 따른 주기적 상관 관계의 특성을 이용한 타이밍 에러 검출 장치는 상기 도 4와 같은 구조를 개선, 각 사용자별 쉬프트가 아닌 쉬프트 횟수를 갖는 사용자의 타이밍 에러를 동시에 사용 할 수 있도록 제안하고 있다.

상기 도 4의 일반적인 주기적 상관기는 상기와 같은 제약조건의 탐색구간에서 K번의 쉬프트를 통해 상관관계 결과를 추출한다. 이 때, 추출된 결과는 탐색구간의 범위 내에서 타이밍 에러 0 지점으로부터 상관관계의 최대지점이 검출되기까지의 거리를 계산, 타이밍 에러를 검출한다. 이러한 도 4의 주기적 상관기는 최대 16명의 사용자를 구분하기 위해서 16번의 쉬프트 동작과 상호 상관관계가 요구된다. 이는 제한된 하드웨어 자원을 이용한 모뎀 설계시 복잡한 H/W를 요구하며, 다중안테나 시스템 적용시에는 그 H/W적인 복잡도가 시스템 구축에 큰 문제를 야기할 수 있다.

따라서, 본 발명에서는 주기적인 코드의 특성을 살려 W만큼 쉬프트된 사용자 코드를 매 사용자마다 쉬프트하는 것이 아니라 한번의 쉬프트로 동시에 3명의 사용자의 타이밍 에러를 검출할 수 있는 주기적 상관 관계의 특성을 이용한 타이밍 에러 검출 장치를 제안한다. 이러한 구조는 기존의 주기적 상관기보다 최대 1/2 만큼의 계산량 감소의 이득을 볼 수 있다.

도 6 은 본 발명에 따른 주기적 상관 관계를 이용한 타이밍 에러 검출 장치의 일실시예 구성도로서, W가 16보다 작을 때 각 사용자별로 이루어지는 쉬프트의 횟수를 줄여서 H/W 복잡도를 줄이고, 매 쉬프트시 소요되는 계산시간을 효율적으로 줄인다.

상기 도 1에서 K 사용자별 W만큼의 쉬프트가 일어날 때 L번째 사용자는 L-1과 L+1의 사용자와 1-128/W 만큼의 코드가 겹치게 된다. 이러한 코드의 특성은 슬 라이딩 상관 관계시 탐색구간이 +/- W 지점을 지날 때도 피크(Peak)값을 갖게 된다. 즉, L번째 쉬프트된 사용자의 상관관계 결과의 슬라이딩 탐색 결과값을 갖고 L-1, L+1번 쉬프트된 사용자의 타이밍 에러값을 추정할 수 있다. 이에 본 발명에서는 도 6과 같은 주기적 상관 관계를 이용한 타이밍 에러 검출 장치를 제안한다.

도 6에 도시된 바와 같이, 본 발명에 따른 주기적 상관 관계를 이용한 타이밍 에러 검출 장치는, 탐색 구간을 제어하기 위한 탐색구간 제어부(61)와, 각 샘플별로 수신된 데이터가 미드엠블 계수와 상관 관계를 취하도록 타이밍 옵셋별로 구분하여 데이터를 저장하기 위한 레지스터(62)와, 기본적인 미드엠블을 기본 미드엠블 길이의 두배에 8칩 길이 만큼 확장시키기 위한 미드엠블 생성기(63)와, 미드엠블 생성기(63)를 통해 확장된 미드엠블로부터 매 쉬프트시 기본 미드엠블 길이 만큼의 미드엠블 데이터를 최대(쉬프트하는 칩 수(W) * 3 만큼)로 쉬프트시키기 위한 미드엠블 쉬프터(64)와, 레지스터(62)로부터 수신되는 미드엠블 값과 미드엠블 쉬프터(64)로부터 전달되는 미드엠블 값을 켤레복소수를 취하여 복소 곱셈하고, 곱셈된 값을 미드엠블 구간(128 chip)(즉, 기본 미드엠블 길이 만큼) 동안 누적시키기 위한 누적부(66)와, 누적부(66)의 결과값을 실수, 허수값의 제곱의 합으로 계산하기 위한 합산부(67)와, 합산부(67)를 통해 전달되는 탐색 구간(-3/2W ~ +3/2W chip)에 대한 코릴레이션 결과값에 대한 각 사용자별 수신신호와 미드엠블 패턴과의 상관 관계를 저장하기 위한 쉬프트 레지스터(68)와, 쉬프트 레지스터(68)를 통해 저장된 상관 관계의 특성에 따라, 각 구간별 최대 지점에서 한번의 쉬프트로 동시에 다수의 사용자의 타이밍 에러를 검출하기 위한 타이밍 에러 검출부(69)를 구 비한다.

여기서, 미드엠블 생성기(63)는 기본 미드엠블로부터 주기적 상관기에 사용하기 위해 기본 미드엠블 코드의 2배와 8개 칩 길이를 갖는 코드 생성 블록이고, 미드엠블 쉬프터(64)는 수신된 데이터와 상호 상관을 취하기 위해 매 상호 상관시 확장된 미드엠블 코드를 쉬프트시키는 블록이다.

상기한 바와 같은 구조를 갖는 본 발명에 따른 주기적 상관 관계를 이용한 타이밍 에러 검출 장치의 동작을 상세하게 설명하면 다음과 같다.

먼저, 탐색 구간 제어부(61)는 하나의 타임슬롯내 사용자들이 가질 수 있는 지연시간에 해당하는 탐색구간 동안 입력신호를 샘플별로 전송해야 한다. 이 때, 탐색 구간 제어부(61)가 가질 수 있는 최대 탐색 구간은 보호구간을 고려하여 32 chip 구간으로 제한되며, 탐색 구간은 W가 16보다 작은 경우에는 (-W-1/2W)~(W+1/2W)구간이다. 또한, 탐색 구간 제어부(61)의 매 탐색 구간부터 128 칩의 데이터는 레지스터(62)에 입력된다.

레지스터(62)는 각 샘플별로 입력된 수신신호를 타이밍 옵셋별로 구분 칩 율(chip rate)로 저장한다.

미드엠블 쉬프터(64)의 미드엠블은 수신단에서 알고 있는 기본 미드엠블 패턴을 최대로 쉬프트시켜 저장한 값이다. 3GPP TDD 시스템에서 최대 16명의 사용자를 제어하기 위한 미드엠블 쉬프터(64)의 레지스터내 미드엠블의 길이는 128칩의 미드엠블을 264칩까지 확장하여 저장해야 한다.

이어서, 레지스터(62)내에 수신된 미드엠블 값과 미드엠블 쉬프터(64)의 미 드엠블 값을 켤래복소수를 취하여 곱셈기(64)에서 복소 곱셈을 한다. 이렇게 연산된 값은 누적부(66)에서 128 chip 구간동안 누적된다. 이렇게 누적된 값은 상수, 복소수값에 따라 제곱을 취한다. 이렇게 생성된 상호 상관 관계 결과값은 쉬프트 레지스터(68)로 입력된다.

그러면, 쉬프트 레지스터(68)는 100의 -3/2W ~ +3/2W chip의 탐색 구간에 대한 코릴레이션 결과에 대하여 각 사용자별 수신신호와 미드엠블 패턴과의 상관관계를 저장한다. 이렇게 저장된 상관관계 결과는 타이밍 에러 검출부(69)에서 -3/2W~1/2W 구간에서 최대 지점에서의 사용자, -1/2W~+1/2W 구간에서의 사용자, +1/2W~+3/2W 구간에서의 사용자별로 타이밍 에러를 검출할 수 있다.

이 때, 타이밍 에러 검출부(69)에서 검출된 타이밍 에러값으로부터 수신단은 동시에 3명의 사용자에 대한 타이밍 에러를 추출할 수 있다. 타이밍 에러 검출부(69)내 타이밍 에러가 M만큼 쉬프트된 미드엠블 패턴으로부터의 결과값이라면 이 결과로부터 M-1, M, M+1 만큼 미드엠블이 쉬프트된 사용자의 타이밍 에러값을 추출할 수 있다. M-1만큼 쉬프트된 사용자의 타이밍 에러값은 -3/2W ~ -1/2W 구역에서, M 만큼 미드엠블이 쉬프트된 사용자의 타이밍 에러값은 -1/2W ~ 1/2W구역, M+1 만큼 쉬프트된 미드엠블을 사용하는 사용자는 1/2W ~ 3/2W 영역에서 타이밍 에러값을 추출할 수 있다.

도 7 은 본 발명에 따른 주기적 상관 관계를 이용한 타이밍 에러 검출 방법에 대한 일실시예 흐름도이다.

도 7에 도시된 바와 같이, 먼저 탐색 구간 제어부(61)의 요청에 따라, 각 샘 플별로 입력되는 파라미터(K(최대 수신자 수), W(쉬프트하는 칩 수), U(사용자 번호)) 수신신호를 타이밍 옵셋별로 구분하여 레지스터에 저장하고, 미드엠블 생성기(62)를 통해 생성된 미드엠블 값을 최대(쉬프트하는 칩 수(W) * 3 만큼)로 쉬프트시킨다(701 및 702).

이어서, 레지스터(62)로부터 수신되는 미드엠블 값과 미드엠블 쉬프터(64)로부터 전달되는 미드엠블 값을 켤레복소수를 취하여 복소 곱셈하고, 기본 미드엠블 길이 만큼 누적시킨 후, 그 결과값을 실수, 허수값의 제곱의 합으로 계산한다(703).

이어서, 계산된 값을 바탕으로, 탐색 구간(-3/2W ~ +3/2W chip)에 대한 코릴레이션 결과값에 대한 각 사용자별 수신신호와 미드엠블 패턴과의 상관 관계를 저장하고, 저장된 상관 관계의 특성에 따라, 각 구간별 최대 지점에서 한번의 쉬프트로 동시에 여러 사용자의 타이밍 에러를 검출한다(704).

즉, 쉬프트된 미드엠블 패턴으로부터 M-1, M, M+1 만큼 쉬프트된 사용자의 타이밍 에러를 검출할 수 있으며, 상기 도 4의 일반적인 주기적 상관기가 최대 16번 쉬프트동작을 반복해야하는것에 비하여 본 발명은 6번만을 쉬프트하면 된다.

본 발명에 따른 주기적 상관 관계를 이용한 타이밍 에러 검출 방법에 대한 보다 구체적인 예를 설명해보면 다음과 같다.

K=16, W=8의 미드엠블의 주기적 특성을 이용할 때 미드엠블 쉬프터(64)는 {3,4,5}{6,7,8}{9,10,11}{12,13,14}{15,16}{1,2}으로 구성된 코드그룹 내 대표 코드를 이용하여 각 코드그룹 내 다른 사용자의 타이밍 에러를 검출할 수 있다.

타이밍 에러 검출부(69)에서는 미드엠블 생성기(63)에서 미드엠블 쉬프터(64)의 미드엠블 계수로 제공한 코드값에 따른 피크(peak)값을 검출한다.

타이밍 에러 검출부(69)에서 탐색하는 상관관계의 결과는 타이밍 에러가 없을 때 총 -3/2W ~ 3/2W 구간에서 -W,0,+W지점에서 피크가 발생한다. 이 때, 예를 들어 {3,4,5}의 코드를 이용한 코드 그룹내 4번 쉬프트된 미드엠블 값과 수신된 미드엠블 값을 상관관계를 취할 때, 4번 사용자의의 타이밍 에러는 0지점으로부터 -1/2W ~ 1/2W 구간안에서 최고값으로 검출할 수 있으며, 3번 사용자는 +1/2W ~ 3/2W 구간에서 일정 임계값보다 큰 상관 결과값을 찾는다. 6번 사용자는 -3/2W ~ -1/2W 구간내 임계값을 넘는 최대값을 검출하면 된다.

한편, 도 8은 K=16,W=8, 사용자(user) 3:-2, user 4:3, user 5:3의 지연을 가질 때 타이밍 에러 검출부(69)에서 최고값을 보여준다.

따라서, 도 8은 수신된 신호를 이용하여 미드엠블 쉬프트를 4번시킨 미드엠블 계수를 이용하여 사용자 3, 사용자 4, 사용자 5의 최대값을 검출할 수 있다.

도 8 은 본 발명에 따라 주기적 상관 관계를 나타낸 일실시예 설명도이다.

도 8에서 "*라인"은 타이밍 에러가 0일때의 상관관계 최대 지점이며, "ㅇ의 검정색 라인"은 사용자 4의 계수를 이용한 사용자 3, 사용자 4, 사용자 5의 최대지점이다. 사용자 4의 타이밍 에러 3 chip 지연은 탐색창의 0 지점에서 -3 지점에 위치하며, 사용자 3의 타이밍 에러 -2는 +W에서 +2chip 더간 +10 영역에서 최대값을 나타낸다. 사용자 5의 타이밍 에러 3은 -W에서 3칩을 더 벗어난 -11지점에서 검출된다.

이러한 방식으로 한명의 사용자 코드를 이용하여 각 사용자의 타이밍 에러를 검출할 수 있으며, K가 16일때는 총 16번의 쉬프트이후 상관관계 블록이 추가되어야 하나, 6번의 쉬프트만으로 모든 사용자의 타이밍 에러를 검출할 수 있다. 따라서, 이러한 방식은 W가 16보다 작은 경우의 미드엠블을 사용하는 경우에 모두 적용될 수 있다.

상술한 바와 같은 본 발명의 방법은 프로그램으로 구현되어 컴퓨터로 읽을 수 있는 형태로 기록매체(씨디롬, 램, 롬, 플로피 디스크, 하드 디스크, 광자기 디스크 등)에 저장될 수 있다. 이러한 과정은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있으므로 더 이상 상세히 설명하지 않기로 한다.

이상에서 설명한 본 발명은, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하므로 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니다.

상기와 같은 본 발명은, 주기적 특성을 갖는 코드를 사용하여 사용자를 구분하고 각 사용자별 코드가 구분되는 특성을 이용하여 동일한 미드엠블 패턴을 이용하여 사용자에 대한 정보를 검출하기 위한 것으로, 사용자간 코드의 싸이클릭(Cyclic)한 특성을 이용하여 타이밍 에러 검출을 위한 미드엠블 코드의 쉬프트 횟 수를 줄이고, 동시에 여러 사용자에 대한 타이밍 에러를 검출할 수 있다.

따라서, 본 발명은, 한번의 M 쉬프트로 인접한 M-1,M+1 쉬프트한 횟수를 갖는 사용자의 타이밍 에러값을 동시에 검출할 수 있으며, 이는 최대 16번 쉬프트 연산을 필요로하는 LCR 시스템에 6번의 쉬프트만으로 16명의 사용자에 대한 타이밍 에러를 검출할 수 있도록 계산량을 감소시킬 수 있으므로, H/W 개발시 소요되는 칩의 개수와 프로세싱 타이밍을 줄일 수 있는 효과가 있다.

Claims (8)

1. 주기적 상관 관계를 이용한 타이밍 에러 검출 장치에 있어서,

   탐색 구간을 제어하기 위한 탐색구간 제어수단;

   각 샘플별로 수신된 데이터가 미드엠블 계수와 상관 관계를 취하도록 타이밍 옵셋별로 구분하여 데이터를 저장하기 위한 데이터 저장수단;

   기본적인 미드엠블을 기본 미드엠블 길이의 두배에 8칩 길이 만큼 확장시키기 위한 미드엠블 확장 생성수단;

   상기 확장된 미드엠블로부터 매 쉬프트시 기본 미드엠블 길이 만큼의 미드엠블 테이터를 쉬프트시키기 위한 쉬프팅수단;

   상기 데이터 저장수단으로부터 수신되는 미드엠블 값과 상기 쉬프팅수단으로부터 전달되는 미드엠블 값을 켤레복소수를 취하여 복소 곱셈하고, 곱셈된 값을 기본 미드엠블 길이 만큼 누적시키기 위한 누적수단;

   상기 누적수단의 결과값을 실수, 허수값의 제곱의 합으로 계산하기 위한 합산수단;

   상기 합산수단을 통해 전달되는 탐색 구간에 대한 코릴레이션 결과값에 대한 각 사용자별 수신신호와 미드엠블 패턴과의 상관 관계를 저장하기 위한 상관 관계 저장수단; 및

   상기 상관 관계 저장수단을 통해 저장된 상관 관계의 특성에 따라, 각 구간별 최대 지점에서 한번의 쉬프트로 동시에 다수의 사용자의 타이밍 에러를 검출하 기 위한 타이밍 에러 검출수단

   을 포함하는 주기적 상관 관계를 이용한 타이밍 에러 검출 장치.
2. 제 1 항에 있어서,

   상기 타이밍 에러 검출수단은,

   각 사용자별 쉬프트가 아닌 쉬프트 횟수를 갖는 사용자의 타이밍 에러 검출을 동시에 수행하는 것을 특징으로 하는 주기적 상관 관계를 이용한 타이밍 에러 검출 장치.
3. 제 1 항에 있어서,

   상기 타이밍 에러 검출수단은,

   주기적 특성을 갖는 코드의 특성을 이용하여 하나의 계수로 여러 사용자의 타이밍 에러를 검출하도록 미드엠블 계수를 제어하는 것을 특징으로 하는 주기적 상관 관계를 이용한 타이밍 에러 검출 장치.
4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,

   상기 타이밍 에러 검출수단은,

   주기적 특성을 갖는 코드의 상관 관계 결과값을 이용하여 최대 동시에 여러 사용자의 타이밍 에러를 검출하고, 동일한 탐색 타이밍 내에 한번의 주기적 상관 관계로 여러 사용자의 타이밍 에러를 검출하여 타이밍 에러 검출 처리 시간을 감소시키도록 하는 것을 특징으로 하는 주기적 상관 관계를 이용한 타이밍 에러 검출 장치.
5. 주기적 상관 관계를 이용한 타이밍 에러 검출 방법에 있어서,

   탐색 구간 제어 요청에 따라, 각 샘플별로 입력되는 수신신호를 타이밍 옵셋별로 구분하여 레지스터에 저장하는 저장단계;

   미드엠블 생성기를 통해 생성된 미드엠블 값을 최대(쉬프트하는 칩 수(W) * N 만큼)로 쉬프트시키는 쉬프팅단계;

   상기 저장단계를 통해 수신되는 미드엠블 값과 상기 쉬프팅단계로부터 전달되는 미드엠블 값을 켤레복소수를 취하여 복소 곱셈하고, 기본 미드엠블 길이 만큼 누적시키는 누적단계;

   상기 누적단계 수행 후, 그 결과값을 실수, 허수값의 제곱의 합으로 계산하는 합산단계;

   상기 합산단계를 통해 전달되는 탐색 구간에 대한 코릴레이션 결과값에 대한 각 사용자별 수신신호와 미드엠블 패턴과의 상관 관계를 저장하는 상관 관계 저장단계; 및

   상기 상관 관계 저장단계를 통해 저장된 상관 관계의 특성에 따라, 각 구간별 최대 지점에서 한번의 쉬프트로 동시에 다수의 사용자의 타이밍 에러를 검출하는 타이밍 에러 검출단계

   를 포함하는 주기적 상관 관계를 이용한 타이밍 에러 검출 방법.
6. 제 5 항에 있어서,

   상기 타이밍 에러 검출단계는,

   각 사용자별 미드엠블의 쉬프트를 동반하지 않고, 한번의 미드엠블 쉬프트값을 이용한 상관 관계의 결과값으로부터 최대 3명 사용자에 대한 타이밍 에러를 검출할 수 있는 것을 특징으로 하는 주기적 상관 관계를 이용한 타이밍 에러 검출 방법.
7. 제 5 항에 있어서,

   상기 타이밍 에러 검출단계는,

   주기적 특성을 갖는 코드의 특성을 이용하여 하나의 계수로 여러 사용자의 타이밍 에러를 검출하도록 미드엠블 계수를 제어하는 것을 특징으로 하는 주기적 상관 관계를 이용한 타이밍 에러 검출 방법.
8. 제 5 항 내지 제 7 항 중 어느 한 항에 있어서,

   상기 타이밍 에러 검출단계는,

   주기적 특성을 갖는 코드의 상관 관계 결과값을 이용하여 최대 동시에 여러 사용자의 타이밍 에러를 검출하고, 동일한 탐색 타이밍 내에 한번의 주기적 상관 관계로 여러 사용자의 타이밍 에러를 검출하여 타이밍 에러 검출 처리 시간을 감소시키도록 하는 것을 특징으로 하는 주기적 상관 관계를 이용한 타이밍 에러 검출 방법.

Images