KR100568701B1 - 반도체 발광 소자 - Google Patents

Abstract

본 발명의 반도체 발광소자는 적어도 기판 상에 형성된 제 1 클래딩층과, In_1-X-YGa_XAl_YN(0≤X, Y≤1, 0≤X+Y＜1)로 제조되고 상기 제 1 클래딩층 상에 형성되는 활성층을 포함하는 발광구조 및 상기 발광구조 상에 형성되는 제 2 클래딩층을 포함한다. 활성층은 오제효과(Auger effect)가 작고 주변 온도에서 밴드갭 에너지의 의존성이 작은 재료로 제조된다.

반도체 발광소자, 백색광, 유기금속 기상 에피텍시

Description

반도체 발광 소자{Semiconductor Light-Emitting Device}

도 1A는 본 발명의 제 1 실시예에 따른 반도체 발광소자의 배열의 예를 개략적으로 도시한 횡단면도이고,

도 1B는 본 발명의 제 1 실시예에 따른 반도체 발광소자의 배열의 예를 개략적으로 도시한 사시도이며,

도 2는 본 발명의 제 1 실시예에 따른 반도체 발광소자의 특성을 도시한 도면이고,

도 3은 Ⅴ/Ⅲ이 660,000이 되는 조건 하의 InN 박막성장에서 흡수도 제곱과 광자 에너지의 사이의 관계를 도시한 도면이며,

도 4는 Ⅴ/Ⅲ이 660,000이 되는 조건 하의 InN 박막성장으로부터 실온에서 측정된 광루미네센스(photoluminescence)를 도시한 도면이고,

도 5는 In_1-X-YGa_XAl_YN(0≤X, Y≤1, 0≤X+Y≤1)의 Eg와 a축의 격자상수 a 사이의 관계를 도시한 도면이며,

도 6은 실험과 계산으로부터 얻은 In_1-X-YGa_XAl_YN(0≤X, Y≤1, 0≤X+Y≤1)의 혼합되지 않는 영역을 도시한 도면이고,

도 7A는 질소원으로서 암모니아의 양 대 인듐원으로서 트리메틸인듐(TMI)의 양 비(V/TMI)가 160,000인 동안에 성장된 InN X레이 회절 스펙트럼을 도시한 도면이며,

도 7B는 질소원으로서 암모니아의 양 대 인듐원으로서 트리메틸인듐(TMI)의 양 비(V/TMI)가 320,000인 동안에 성장된 InN X레이 회절 스펙트럼을 도시한 도면이고,

도 7C는 질소원으로서 암모니아의 양 대 인듐원으로서 트리메틸인듐(TMI)의 양 비(V/TMI)가 660,000인 동안에 성장된 InN X레이 회절 스펙트럼을 도시한 도면이며,

도 8은 본 발명의 또 다른 실시예에 따른 반도체 발광소자의 배열의 예를 개략적으로 도시한 횡단면도이고,

도 9는 InGaN의 성장에서 고체상의 In 조성물과 TMI의 공급양 대 Ⅲ족 소스의 총 공급양의 비 사이의 관계를 도시한 도면이며,

도 10은 본 발명의 또 다른 실시예에 따른 반도체 발광소자의 배열의 예를 개략적으로 도시한 횡단면도이고,

도 11은 본 발명의 또 다른 실시예에 따른 반도체 발광소자의 배열의 예를 개략적으로 도시한 횡단면도이며,

도 12는 본 발명의 또 다른 실시예에 따른 반도체 발광소자의 배열의 예를 개략적으로 도시한 횡단면도이고,

도 13은 본 발명의 또 다른 실시예에 따른 반도체 발광소자의 배열의 예를 개략적으로 도시한 횡단면도이며,

도 14A는 본 발명의 또 다른 실시예에 따른 반도체 발광소자의 배열의 예를 개략적으로 도시한 횡단면도이고,

도 14B는 본 발명의 또 다른 실시예에 따른 반도체 발광소자의 배열의 예를 개략적으로 도시한 횡단면도이며,

도 15는 본 발명의 또 다른 실시예에 따른 반도체 발광소자의 배열의 예를 개략적으로 도시한 횡단면도이고,

도 16은 본 발명의 또 다른 실시예에 따른 반도체 발광소자의 배열의 예를 개략적으로 도시한 횡단면도이며,

도 17A는 본 발명의 또 다른 실시예에 따른 반도체 발광소자의 배열의 예를 개략적으로 도시한 횡단면도이고,

도 17B는 본 발명의 또 다른 실시예에 따른 반도체 발광소자의 배열의 예를 개략적으로 도시한 사시도이며,

도 18은 도 17A에서 반도체 발광소자의 특성을 도시한 도면이며, 그리고

도 19는 캐리어 오버플로우(carrier overflow)의 설명을 위한 개략적인 밴드구조이다.

* 주요도면 부호에 대한 간단한 설명

101: 단결정 기판 102: 질화물층

103: 버퍼층 104: 전극층

105: 클래딩층 106: 가이드층

107: 활성층 108: 성장 커버층

109: 가이드층 110: 클래딩층

111: 접촉층 112: 전류제한 절연층

113: p형 금속전극 114: n형 금속전극

본 발명은 전송 매질로서 유리파이버와 가시영역의 광원으로서 반도체 발광소자를 사용한 1.3 내지 1.5㎛ 파장 대역의 광통신에서 광원으로 사용되는 반도체 발광소자에 관한 것이다.

예를 들면, 현재, 일반적으로 전송 매질로서 실리카계 유리 파이버를 이용한 광통신에서, 1.3 내지 1.5㎛ 파장 대역이 주로 사용된다. 이러한 광통신에 대한 광 소스로서, In, Ga, Al, As 및 P등의 원소로 제조된 결정으로 형성된 반도체 레이저가 일반적으로 사용된다. 특히,In_XGa_1-XAs_YP_1-Y(0＜X≤1, 0≤Y＜1)(이하 InGaAsP로 언급됨)가 종종 반도체 레이저용으로 사용된다.

InGaAsP계 재료를 사용한 종래 레이저는 특성온도가 40K 내지 60K 정도로 낮은 것이 문제이다. 이러한 특성온도는 실제로 중요한 특성중 하나이다. 특성온도 T₀와 임계전류 I_th 사이의 관계는

로 표현되며, 상기 식에서 T는 레이저의 작동온도이고, I₀는 0도의 절대온도에서의 임계전류이다. 낮은 T₀에서, 작동온도가 올라가면, 반도체 레이저의 임계전류도 급격히 증가된다. 일정 전력에서 반도체 레이저를 작동하기 위해, 반도체 레이저에 주입되는 전류는 낮은 동작 온도에서의 전류와 비교하여 증가되어야 한다. 주입 전류의 이러한 증가로, 반도체 레이저의 온도는 동작 주변온도에서의 증가 이외에 더 증가된다. 동작 주변온도가 증가함에 따라, 반도체 레이저의 온도는 포지티브 피드백(positive feedback)을 받는다. 결과적으로, 소자온도가 크게 올라간다. InGaAsP계 재료로 형성된 레이저에서, 특성온도는 하기의 2가지 이유로 인해 낮다.

이유 1

반도체 레이저의 형성에 필수불가결한 더블 헤테로접합(double heterostructure)이 형성되면, 캐리어 제한층(클래딩층(cladding layer))과 활성층 사이의 에너지 밴드 구조에서 전도대(conduction band)의 불연속성(△E_c)이 작아진다.

이유 2

InGaAsP계 재료는 큰 오제효과(Auger effect)를 갖는다. 큰 오제효과로, 동작 주변온도가 증가함에 따라, 활성층의 전도대에 있는 전자들은 전자들의 에너지를 결정격자에 제공하여 홀(hole)과의 비복사 재결합(non-radiative recombination)을 야기한다. 전자의 현상과 유사한 현상이 가전자대(valence band)에 있는 홀에 대해서도 일어난다. InGaAsP계 결정구조인 섬아연광(zinc blende) 구 조에서, 밴드구조의 Γ점에서 가전자대에 있는 무거운 홀과 가벼운 홀 사이에 어떠한 에너지 차이가 없기 때문에, 즉, 어떠한 스핀 분리에너지(spin split-off energy) △sp가 없기 때문에, 오제효과가 크다.

반도체 레이저에서, 활성층의 밴드갭은 소자온도의 증가로 감소되기 때문에, 방출파장이 길어진다. 하기의 문제들은 광통신에서 이러한 파장변화에 의해 야기된다.

먼저, 광통신에서, 광파이버에서 광의 전파속도는 광파이버의 굴절률의 파장분산으로 인해 파장에 의존한다. 즉, 파이버에서 광의 전파속도는 환경온도의 변화에 따라 변한다. 이런 이유로 인해, 환경온도가 변하면, 전송측에서, 시간축에 대해 직삭형인 펄스 파형이 광 전파에 따라 왜곡되고 퍼지게 된다. 장거리 통신에서, 다른 시간에 전송측으로부터 보내진 2개의 광펄스는 수신측 상에서 서로 중첩되고 서로 식별할 수 없게 된다. 고 비트율 전송 시스템에서, 광펄스 사이의 간격이 작기 때문에, 다른 시간에 전송측으로부터 보내진 2개 펄스는 심지어 단거리 전송의 광펄스 파장에서의 변경으로 인해 수신측 상에서 서로 식별될 수 없다. 또한, 파장분할 다중화 통신(소위 WDM)에서, 작동파장 사이의 간격이 약 1 내지 10㎚ 정도로 작기 때문에, 광원 파장에서의 변화로 인해 누화(cross-talk)가 야기된다.

상술한 바와 같이, 광통신에서, 통신광의 파장에서의 변화로 인해 심각한 문제가 야기되며 더 큰 중요성은 파장 안정성에 있다. 이런 이유로 인해, 종래, 광원으로서 사용되는 반도체 레이저는 실제 광통신에 사용하도록 온도조절을 수행하기 위해 펠티에 장치(Peltier device)에 장착된다. 이는 작동온도를 안정화시키고 파 장 안정성을 보장하게 할 수 있다. 따라서, 현재, 통신 시스템의 신뢰도를 보장하기 위해, 더 큰 중요성은 또한 펠티에 장치와 같은 온도제어장치의 신뢰도에 있다. 펠티에 장치 설비 비용과, 펠티에 장치 제어회로 비용 및 펠티에 장치에 대한 전원공급기는 통신 시스템의 비용을 증가시킨다. 또한, 펠티에 장치로 인해 부품 수가 증가되고 전체 통신 시스템의 신뢰도를 떨어뜨린다.

또한, 고출력이 상술한 재료로 제조된 종래 광통신 광원으로는 얻을 수 없다. 광통신 시스템에서, 고출력 광원이 요구된다. 명백히, 광원의 광출력이 더 클수록 전송거리가 더 길어진다. 대용량 통신에서, 광신호의 펄스 폭은 작기 때문에, 광펄스의 에너지는 높은 신호/잡음 비(S/N)를 갖는 통신을 구현하기 위해 증가되어야만 한다. 광펄스의 에너지를 증가시키기 위해, 고출력 광원이 요구된다.

종래 InGaAsP계 재료의 사용으로 반도체 레이저를 형성하는 더블 헤테로접합의 전도대에서 작은 밴드 불연속성 △Ec이 야기된다. 이런 이유로 인해, 큰 전류의 주입은 캐리어 오버플로우(carrier overflow)를 용이하게 야기한다. 캐리어 오버플로우는 캐리어가 발광층에서 복사 재결합없이 발광층을 통해 통과하는 현상이다. 도 19는 캐리어로서 역할을 하는 전자들이 발광층을 통해 n형 캐리어 제한층으로부터 p형 캐리어 제한층으로 이동하는 현상을 도시한다.

상술한 바와 같이, 종래 InGaAsP계 재료를 사용한 반도체 레이저에서, 큰 전류의 주입은 광출력을 증가시킬 수 없으며 단지 열을 발생시킨다. 이런 문제를 해결하기 위해, 광방출층에 인접한 p형 캐리어 제한층에 대한 Al함유 화합물 반도체를 이용하기 위한 시도들이 이루어졌다. 이는 전도대에서의 밴드 불연속성을 약간 증가시켰고 반도체 레이저의 특성을 향상시켰다. 그러나, 이러한 기술에 기초한 반도체 레이저의 광출력은 1.55㎛ 대역에서 100㎽ 수준으로 제한된다.

상술한 2개 문제 이외에도, 종래 InGaAsP계 재료는 가장 높은 여기 효율이 1.55㎛ 대역의 광파이버 증폭기(optical fiber amplifier)에서 얻어질 수 있는 1.48㎛ 파장의 광을 방출하는 소자를 구현하는 것이 매우 어렵다는 것이 문제이다. 이는 1.55㎛ 파장대역에서 광을 방출하는 결정의 조성물이 InGaAsP계에서 열동역학적으로 혼합되지 않는 영역에 있기 때문이다. 혼합되지 않는 영역에서 결정을 획득하기 위해, 결정성장은 열동역학적으로 비평형상태하에서 행해져야만 한다. 혼합되지 않는 영역에서 결정이 열적 비평형상태 하에서 얻어진다 하더라도, 결정의 결정성(cristallinity)이 열평형상태 하에서 결정성장의 결정성보다 나쁘다. 소자들이 이러한 결정을 이용하여 제조되었지만, 소자들은 낮은 광출력과 낮은 광효율을 보이고, 소자수명이 짧다.

가시영역의 종래 발광소자에서의 문제가 아래에 기술될 것이다. 제 1 문제는 청색, 녹색 및 황색 광빔과 670㎚ 파장보다 더 짧은 파장의 광빔을 발광하는 발광 다이오드(이하 LED로 언급함)는 열등한 특성을 보인다. 청색 및 녹색 LED는 InGaN로 제조된 우물층을 갖는 양자우물 구조를 이용하여 제조되며 시장에서 구매할 수 있다. 그러나, 상분리(phase separation)가 이들 소자를 사용한 InGaN로 제조된 우물층에서 발생함이 확인되었다. 더 구체적으로, 높은 In 조성물을 갖는 영역(도트(dots))들이 균일한 In 조성물을 갖는 InGaN에 산포된다. 이들 도트는 크기가 다르기 때문에, 그 결과로서 생긴 발광은 큰 스펙트럼 폭을 가진다.

가시영역의 종래 발광소자에서의 제 2 문제는 어떠한 고품질의 황색 LED도 얻어진적이 없다는 것이다. 예를 들면, 황색 LED는 미국에서 주로 일부 교통신호에 황색광용으로 이미 사용되었다. InGaAlP는 이들 소자에 대한 재료로 사용된다. 그러나, InGaAlP를 사용한 황색 발광소자에서, 다른 조성물을 갖는 InGaAlP 재료로 제조된 헤테로접합의 전도대에서의 불연속성이 작다. 이런 이유로 인해, 광통신 광원과 연계하여 기술한 바와 같이, 광으로의 주입전류 변환효율이 낮다. 또한, 발광면에서 비효율적인 전류로 인해 열이 발생되기 때문에, 소자의 특성이 이 열에 의하여 감소된다.

이런 문제를 해결하기 위해, InGaN를 사용한 황색 LED를 제조하려는 시도가 이루어졌다. 그러나, InGaN를 사용한 황색 LED로 생성된 발광은 청색 및 녹색 발광보다 세기가 1차수 이상 더 낮다. 이는 황색영역에서, InGaN의 강한 상분리로 인해결정성이 나쁘게되기 때문이다.

가시영역의 발광소자에서의 또 다른 종래 문제는 어떠한 실제 반도체 레이저도 구현되지 않았다는 것이다. LED가 청색에서 오렌지색까지의 파장 범위로 제조될 수 있지만, 어떠한 레이저 구조도 제조된 바 없다. 이는 낮은 임계전류에서 진동하도록 설계된 어떠한 소자 구조도 종래 반도체 재료를 사용하여 형성될 수 없기 때문이다. 630㎚ 보다 긴 파장 범위의 소자만이 제조되었다.

630㎚ 파장범위의 레이저는 InGaAlP계 재료를 사용하여 제조되었다. 그러나, 발광층과 클래딩층(캐리어 제한층)사이의 불연속성 △E_c이 작기 때문에, 전자 오버 플로우가 p형 클래딩층에 대한 소위 다중양자 장벽(통상 MQB라고 함)이라고 하는 다중양자 우물로 형성되는 전자파 간섭에 기초한 전자 반사장치를 이용함으로써 방지된다. 그러나, MQB의 사용으로 전도대의 많은 밴드 불연속성으로 인해 소자에 대한 높은 구동전압을 초래한다.

또한, 활성층에서 다중양자 우물층의 수는 일반적으로 1 내지 3개인 반면에, 약 수십 개의 양자 우물층이 MQB에 요구된다. 활성층에서 각 양자우물층의 두께의 정밀도는 다중양자 우물에서의 광의 파장과 연계한 정밀도에 대응한다. 이와는 대조적으로, MQB에서, 이러한 정밀도는 광보다는 파장이 더 짧은 전자파와 연계된 정밀도에 대응하므로, 더 엄밀한 두께의 정확도가 요구된다. 실제, 양자우물층의 두께 정밀도는 약 1/10㎚이다. 상술한 바와 같이, 상기 종래 소자에 따르면, MQB는 발광소자의 활성층으로서 역할을 하는 양자우물과 비교할 때 제조가 어렵다.

따라서, 본 발명의 주 목적은 동작 환경에서 온도의 변화에 강건히 대항하고 고출력 작동을 수행할 수 있는 저렴한 반도체 발광소자를 제공하는 것이다. 본 발명의 또 다른 목적은 청색에서 오렌지색까지의 파장 범위의 광을 방출하는 반도체 레이저를 제공하는 것이다.

상기 목적을 달성하기 위해, 본 발명의 양태에 따르면, 기판 상에 형성되는 제 1 클래딩층과, In_1-X-YGa_XAl_YN(0≤X, Y≤1, 0≤X+Y＜1)로 제조되고 상기 제 1 클래딩층 상에 형성되는 활성층을 적어도 포함하는 발광구조 및 상기 발광구조 상에 형 성되는 제 2 클래딩층을 포함하는 반도체 발광소자가 제공된다.

이러한 배열로, 활성층은 작은 오제효과를 갖는 재료로 제조된다. 또한, 활성층은 어떠한 상분리 없이 균일한 조성물을 갖는 재료로 제조된다. 더욱이, 활성층과 p형 클래딩층 사이의 전도대에서 밴드 불연속성 △E_c이 크게 설정될 수 있는 배열이 구현될 수 있다.

본 발명의 실시예는 첨부도면을 참조로 하기에 상세히 기술될 것이다.

제 1 실시예

도 1A는 본 발명의 일 실시예에 따른 반도체 발광소자의 배열 예를 도시한다. 도 1B는, 예로써, 가이드된 빛이 공동내에서 앞뒤로, 즉, 공동의 축에 수직방향을 따라 전파하는 방향으로 0.4㎛ 이상의 진동 파장을 갖는 반도체 레이저의 횡단면을 도시한다.

이러한 반도체 레이저는 1.2㎚의 질화물형성 깊이를 갖는 질화물 층(102)을 통해 (0001) 방향의 사파이어(단결정 Al₂O₃)로 제조된 330㎛ 두께의 단결정 기판(101)의 상단면에 형성된 GaN로 제조된 20㎚ 두께의 버퍼층(103)과, Si 도프의 n형 GaN로 제조된 4㎛ 두께의 전극층(104)과, Si 도프의 n형 Al_0.1Ga_0.9N로 제조된 0.5㎛ 두께의 클래딩층(105)을 가진다. 단결정 기판(101)은 사파이어에 제한되지 않음을 주목하라. 예를 들면, 이러한 기판은 실리콘 카바이드(SiC), 산화아연(ZnO), 또는 리튬 갈산염(LiGaO₂)과 같은 결정으로 제조될 수 있다.

또한, 클래딩층(105) 상에, Si 도프의 n형 GaN로 제조된 0.6㎛ 두께의 가이드층(106), InN로 제조된 20㎚ 두께의 활성층(107), 언도프의 GaN로 제조된 10㎚ 두께의 성장 커버층(108), Mg 도프의 p형 GaN로 제조된 0.55㎛ 두께의 가이드층(109), Mg 도프의 p형 Al_0.1Ga_0.9N로 제조된 0.5㎛ 두께의 클래딩층(110), 및 Mg 도프의 p형 GaN로 제조된 0.1㎛ 두께의 접촉층(111)이 형성된다.

SiO₂로 제조되고 전류 주입영역을 제한하기 위해 약 2㎛ 폭을 갖는 홈을 갖는 전류제한 절연층(112)이 접촉층(111)상에 형성된다. 상기 홈은 이러한 반도체 레이저의 공동내에서 광의 전파방향에 평행하게 형성된다. 상기 홈을 통해 접촉층(111)과 접촉한 p형 금속전극(113)이 전류제한 절연층(112) 상에 형성된다. 도시되지는 않았지만, p형 금속전극(113)은 접촉층(111)과 직접 접촉한 50㎚ 두께의 팔라듐(palladium)층과, 상기 팔라듐층 상에 형성된 30㎚ 두께의 백금(platinum) 층 및 상기 백금층 상에 형성된 200㎚ 두께의 금(gold)층으로 구성된 다중층 구조를 갖는다.

전극층(104)은 형성된 각각의 층을 부분적으로 에칭함으로써 형성된 노출영역과, 이러한 노출영역에 있는 n형 금속전극(114)을 가짐을 주목하라. 도시되지는 않았지만, n형 금속전극(114)은 상기 노출영역과 함께 직접 접한 50㎚ 두께의 티타늄(titanium)층과, 30㎚ 두께의 백금층 및 200㎚ 두께의 금층으로 구성된 다중층을 갖는다. 도 1에 도시된 반도체 레이저의 공동 길이는 약 500㎛ 두께이다.

도 2는 실온에서 DC 전류를 이용하여, 방열체(heatsink) 상에 접합부를 실장 한 도 1A 및 도 1B에서의 반도체 레이저를 측정한 결과로 얻은 광출력/전류 특성(CW특성) 및 전압/전류 특성을 도시한다. 도 1A 및 도 1B에서 도시된 반도체 레이저는 실온에서 82㎃의 임계전류로 CW 진동을 야기하였다. 그 결과로서 생기 진동 파장은 1.60㎛였다. 이때의 동작전압은 2.8V였다. 내부전압(built-in voltage)(V_b)은 약 1.2V였다.

In_1-XGa_XN(0＜X＜0.4)가 종래 기술에서와 같이 활성층을 포함한 발광구조로 사용되면, 내부전압(V_b)은 4V 보다 약간 작다. 도 1A 및 도 1B에서의 반도체 레이저는 활성층(107)에 대한 InN을 사용한 레이저를 예를들고 있음을 주목하라. 그러나, InN보다 더 큰 밴드갭을 가지는 In_1-X-YGa_XAL_YN(0≤X, Y≤1, 0≤X+Y＜1)이 활성층으로 사용될 수도 있다. 이 경우, 진동 파장은 예를 들면 0.4㎛로 더 감소될 수 있다.

InGaAlN(In_1-X-YGa_XAL_YN(0≤X, Y≤1, 0≤X+Y＜1))가 하기에 기술될 것이다.

종래, InGaAlN를 광통신 파장범위에 있는 1.3㎛ 내지 1.58㎛의 파장을 갖는 반도체 발광소자(반도체 레이저) 또는 오렌지광의 파장보다 더 긴 파장범위의 광을 얻기 위해 설계된 반도체 발광소자에 적용하려는 어떠한 생각도 없었다. 이는 이들 재료중에서 가장 작은 밴드갭 에너지(Eg)를 갖는 InN의 Eg가 1.9 내지 2.1 eV였기 때문이었다.

당시 이러한 Eg가 측정되었을 때, InN은 반응성 스퍼터링(reactive sputtering) 등에 의하여 형성되었고, 다결정(polycrystalline) InN만이 형성될 수 있었다. 즉, 상기 밴드갭 측정 결과는 다결정 InN으로부터 얻었다(참조문헌 1: 케이. 오사무라(K. Osamura), 케이. 나카지마(K. Nakajima) 및 와이. 무라카미(Y. Murakami), Solid State Comm., 11(1972) 617, 참조문헌 2: 엔. 푸이체브리에르(N. Puychevrier) 및 엠. 메노레트(M. Menoret)의, Thin Solid Films, 36(1976) 141, 및 참조문헌 3: 티.엘. 탄슬레이(T.L. Tansley) 및 씨.피. 폴레이(C.P. Foley)의, J. Appl. Phys.,59(1986)).

InGaAlN를 구성하는 AlN, GaN 및 InN 화합물중에, InN의 고체상에서 질소의 평형증기압은 잔류 화합물의 평형증기압보다 5차수 더 크다(참조문헌 4: 티. 마츠오카(T. Matsuoka), 에이치. 타나카(H. Tanaka), 티. 사사키(T. Sasaki) 및 에이. 카츠이(A. Katsui)의 "Wide-Gap Semiconductor(In,Ga)N", International Symposium on GaAs and Related Compounds, (Karuizawa, Japan, 1989); in Inst. Phys. Conf. Ser., 106. pp.141-146). 박막형성용으로 사용되는 용기내의 압력이 증가될 수 없는 반응성 스퍼터링과 같은 방법에 의한 특성을 갖는 InN을 이용하여 고품질의 결정을 형성하는 것은 거의 불가능하다. 그 당시에, 유리 기판 상에 InN 박막을 형성하기 위한 시도들이 있었기 때문에, 단결정 성장에 대한 어떠한 격자 정보도 얻을 수 없었으며, 어떠한 단결정도 성장될 수 없었다.

이런 분위기 하에서, 본 발명자는 질소 압력이 가해질 수 있는 (이하 MOVPE로 언급되는) 유기금속 기상 에피텍시를 이용함으로써 단결정 사파이어 기판 상에 단결정 InN을 성장하기 위해 노력하여 1989년 단결정 성장에서 세계 최초로 성공을 달성하였다. 본 발명자는 이 결과를 1989년 학회에 보고하였다(참조문헌 5: 타카시 마츠오카, 토루 사사키(Toru Sasaki), 히로츠구 사토(Hirotsugu Sato) 및 아키노리 카츠이(Akinori Katsui)의, "InN EPITAXIAL GROWTH by MOVPE", Extended Abstracts on the 36th Meeting of the Japhan Society of Applied Physics and Related Societies, p.270(1p-ZN-10)(1989)).

그러나, 이 때 얻은 단결정의 결정성은 불충분하였으므로, 이 기술은 InN의 광특성을 얻는데 부족했다. 본 발명자는 이후 다양한 기술개선을 하였으며, 2001년에 광특성이 측정될 수 있는 고품질의 단결정 InN 성장에서 세계 최초로 성공을 달성하였다(참조문헌 6: 타카시 마츠오카, 마사히 나카오(Masahi Nakao), 히로시 오카모토(Hiroshi Okamoto), 히로시 하리마(Hiroshi Harima), 에이지 쿠리모토(Eiji Kurimoto) 및 메구미 하기와라(Megumi Hagiwara)의, "OPTICAL BANDGAP ENERGY of InN", Extended Abstracts on the 49th Meeting of the Japan Society of Applied Physics and Related Societies, p. 392(29p-ZM-1)(2002); 응용물리 학회(Society of Applied Physics)에 원고 제출기한: 2002년 1월 8일; 모임: 3월 27일에서 30일 까지; 및 발표일자: 3월 29일).

상기 고품질의 단결정 InN 성장을 위한 제 1 기술개선은 사파이어의 격자 상수와 사파이어의 기판 상에 있는 InN의 격자 상수 사이에 중간 격자 상수를 가지는 GaN을 미리 형성하는 것이었다. 이 경우, GaN 층은 높은 결정성을 가지는 것이 요구된다. 이런 이유로 인해, GaN의 성장조건이 이하의 사항으로 요약되었다:

1. 반응기에서 사파이어 기판의 표면 세척;

2. 암모니아로 사파이어 표면의 질화물형성;

3. 사파이어와 GaN 사이의 격자 미스매치(missmatch)를 줄이기 위해 버퍼층으로서 GaN의 저온성장;

4. 단결정에 상기 버퍼층을 형성하기 위한 고온 어닐링(annealing); 및

5. 고품질의 GaN의 고온성장.

제 2 기술개선은 상기 방식으로 최적화된 조건하에서 성장된 GaN 상의 InN에 대한 성장조건을 검사하는 것이었다. 검사된 항목은 성장온도, 성장률, Ⅴ족 소스 (source) 대 In 소스의 비, 반응기내에 가스 유동율(flow rate) 등이었다. 이들 항목에 대한 검사결과로, 본 발명자는 그외 광특성이 측정될 수 있는 InN을 성장하는데 최초로 성공하였다. 현재, InN 층은 사이에 어떤 GaN 층을 형성하지 않고 사파이어 층에 직접 형성될 수 있다.

도 3 및 도 4는 형성된 InN 박막의 특성을 도시한다. 도 3은 형성된 박막에서 흡수도 제곱과 광자 에너지 사이의 관계를 도시한다. 도 3에서 도시된 바와 같이, 형성된 InN 박막에서, 명확한 흡수 엣지가 광 흡수도로부터 검출된다. 이러한 관계는 거의 선형이므로, InN은 선형 천이 형태로 간주될 수 있고 Eg는 약 0.8eV로 추정될 수 있다.

도 4는 상기 조건 하에서 형성된 InN 박막으로부터 실온에서 측정된 광루미네센스를 도시한다. 발광은 1.65㎛(0.75 eV)의 파장 부근에서 발생하는 것이 명백하다. 도 3 및 도 4에 도시된 흡수도와 광루미네센스의 측정 결과는 상기 조건하에서 형성된 InN 박막의 Eg가 0.8 eV임을 나타낸다. 이들 결과로부터, InN의 Eg는 0.8 eV 부근임을 추정할 수 있다.

상기 다양한 기술개선과 장기간의 노력으로 단결정 InN의 Eg는 이전 측정결과의 1/2 이하인 0.8 eV임이 최초로 밝혔다. 도 5는 InGaAlN의 Eg와 a축의 격자상수 a 사이의 관계를 도시한다. 파선은 종래 데이터를 나타내고 실선은 본 발명자에 의하여 얻은 데이터(Eg=0.8 eV)가 반영된 결과를 나타낸다.

상기 설명으로부터 명백한 것 처럼, 고출력, 고온 T₀ 반도체 발광소자가 In_1-X-YGa_XAL_YN(0≤X, Y≤1, 0≤X+Y＜1)를 이용한 더블 헤테로접합 또는 양자우물 구조를 형성함으로써 제작될 수 있다. 예를 들면, 종래 기술에서 약 60K였던 T₀는 약 150K로 증가될 수 있다. 또한, 종래 재료를 이용한 결정성장에서 어려움을 가졌던 1.48㎛의 파장으로 광을 방출하도록 설계된 소자에서와 같이, 재료가 열평형상태 하에서 용이하게 성장될 수 있기 때문에, 양호한 특성을 가진 소자가 제조될 수 있다. 더욱이, 황색, 청색, 및 녹색 영역에서 발광하는 레이저 및 LED와 같은 발광소자가 제작될 수 있다.

InGaAsP와 비교하면, InGaAlN은 가전자대의 Γ포인트에서 높은 스핀 분리에너지 △sp를 나타낸다. 이런 이유로 인해, InGaAlN의 오제효과가 작으므로, 발광 소자의 온도특성이 향상된다. 헤테로접합이 InGaAlN에 의하여 형성되면, 가전자대에 있는 밴드 불연속성 △Ec이 커지게 된다. 이런 이유로 인해, 캐리어의 오버플로우가 감소될 수 있다. 결론적으로, InGaAlN를 사용한 발광 소자에서, 열발생이 억제되고 온도특성이 향상된다.

양자우물 구조의 우물층(활성층) 및 장벽층 두께는 상기 우물층에 대해 순수 한 InN과 장벽층에 대해 InN과는 다른 조성물, 예를 들면, In_1-X-YGa_XAL_YN(0≤X, Y≤1, 0＜X+Y＜1)를 이용함으로써 제어될 때, InGaAsP계 재료를 이용하여 고품질의 결정으로 제조하기가 어려운 1.48㎛의 파장에서 광을 방출하도록 설계된 반도체 발광소자가 제조될 수 있다. 명백히, In_1-X-YGa_XAL_YN(0≤X, Y≤1, 0＜X+Y＜1)가 순수한 InN 대신에 활성층으로 사용된다 하더라도, 1.48㎛에서 광을 방출하기 위해 고안된 반도체 발광소자가 또한 제조될 수 있다.

도 6은 실험과 계산으로부터 얻은 InGaAlN의 혼합되지 않는 영역을 도시한다(참조문헌 7: 티. 마츠오카의, "Phase Separation in Wurtzite In_1-X-YGa_XAL_YN", MRS Internet J. Nitride Semicond. Res. 3, 54(1998)). 도 6을 참조하면, 일점쇄선은 600℃에서 성장될 때 InGaAlN의 혼합되지 않는 영역을 나타내고; 실선은 800℃에서 성장될 때 InGaAlN의 혼합되지 않는 영역을 나타내며; 파선은 1000℃에서 성장될 때 InGaAlN의 혼합되지 않는 영역을 나타낸다. 각 선의 내부 영역은 혼합되지 않는 영역들이다.

도 6에 도시된 바와 같이, 일부 조성물 영역은 열평형상태 하에서 성장될 수 없다. 혼합되지 않는 영역 외부의 혼합되는 영역에 표시된 조성물로, 도 1A 및 도 1B에 도시된 반도체 발광소자는 양자우물 구조의 조성물 및 두께를 제어함으로써 열평형상태 하에서 형성될 수 있다.

또한 가시영역에서의 발광소자에 대해, 활성층을 포함하는 발광층의 구조를 형성하는 결정층이 열평형상태 하에서 성장될 수 있고, 큰 밴드 불연속성이 전도대 에 설정될 수 있다. 그러므로, 양호한 특성을 갖는 발광소자가 제조될 수 있다.

따라서, 본 실시예에 따르면, 1.48㎛ 부근에서 고출력과 고신뢰도로 작동하는 발광소자는, 예를 들면, 파이버 증폭기에 대한 여기광원으로서 제공될 수 있다. 결론적으로, 파이버 증폭기의 출력전력이 증가되고 광통신의 송신거리가 증가된다. 또한, 1.55㎛의 파장영역에 대한 도 1A 및 도 1B에 도시된 구조의 응용으로 인해 고출력/고온T₀과 이에 따른 긴 수송거리와 고 비트율 송신 시스템이 구현될 것이다.

또한, 가시영역에서의 LED 및 반도체 레이저가 제공될 수 있으며, 종래 소자보다 광효율(luminous efficiency)에서 더 크고, 더 긴 소자 수명을 갖는다.

더욱이, 본 실시예에 따른 InN을 사용한 반도체 발광소자는 하기에 기술되는 바와 같이, 주변온도에 대해 안정성이 향상된다. 온도에 대한 반도체 재료의 밴드갭 에너지(Eg)에서의 변화가 "{Eg(300)-Eg(0)}/Eg(0)"로 정의되면, InAs는 0.12 변화를 보이고, GaAs는 0.57 변화를 보인다. InP는 0.48의 변화를 보인다. 이 경우, Eg(300)는 300K에서 Eg를 나타내고, Eg(0)는 0K에서 Eg를 나타낸다. 이러한 설명은 참조문헌 8(큐. 구오(Q. Guo) 및 에이. 요시다(A. Yoshida)의, Jn. J. Appl. Phys., 34(1995) 4653)에 개시되어 있다.

본 발명자는 온도에 대한 InN의 Eg에서의 변화를 측정하였을 때, 측정된 값이 상기 언급한 값보다 훨씬 작았다. 본 발명자에 의하여 얻은 이러한 발견은 참조문헌 8에 개시된 InN에 관한 내용과는 다르다. 광통신용 반도체 발광소자로 현재 주 재료로 이용되는 InP는 300K에서 925㎚ 파장의 광을 방출하고, 280K에서 919㎚ 파장의 광을 방출한다. 상술한 바와 같이, InP를 사용한 반도체 발광장치에서, 온도가 20℃ 변함에 따라, 파장은 6㎚ 정도 천이한다.

이와는 대조적으로, InN을 사용한 반도체 발광소자에서, 온도가 20℃ 변한다하더라도, 어떠한 파장천이도 관측되지 않는다. 상술한 바와 같이, InN을 사용한 반도체 발광소자는 주변온도에서의 변화에 대해 파장변화를 거의 보이지 않는다. 이러한 이유로 인해, 만일, 예를 들면, InN을 사용한 반도체 발광소자가 광통신에 사용되면, 통신 시스템의 안정성이 크게 향상될 수 있다.

도 1A 및 도 1B에 도시된 반도체 발광장치 제조 방법이 하기에 기술될 것이다. 수직형 반응기(reactor)를 가진 유기금속 기상 에피텍시 장비가 각 결정층의 형성을 위한 결정성장용으로 사용된다. 질소원으로서, 암모니아가 사용된다. 캐리어 가스(carrier gas)로서, 질소가스가 In을 함유한 층의 성장을 위해 사용되고, 수소가스는 In을 포함하지 않는 층의 성장을 위해 사용된다. 대기압은 성장동안 반응기내에 유지된다.

먼저, 기판 온도가 1,050℃로 설정되고, 사파이어로 제조된 단결정 기판의 표면(101)은 질화물 층(102)을 형성하기 위해 암모니아 분위기에서 질화된다. 그런 후, 기판 온도는 550℃로 설정되고, 버퍼층(103)이 GaN 성장에 의하여 형성된다. 이러한 GaN의 성장에서, 트리에틸갈륨(triethylgallium)(TEG)외에, 트리메틸갈륨(TMG)이 갈륨원으로서 역할을 하는 유기금속으로서 사용될 수 있다. TMG에 대한 TEG의 장점은 TEG가 낮은 증기압을 가지고, 작은 양의 Ga의 공급에 적합하며, 550℃의 저온에서 용이하게 분해되며, 성장층에서 취해지는 구성원소로서 어떠한 탄소도 허용되지 않는다는 점이다.

연이어, 단결정 기판(101)이 단결정내에 버퍼층(103)을 형성하기 위해 9분간 1,050℃로 어닐링된다. 그런 후 단결정 기판의 온도는 1,020℃로 설정되고, Si도프된 n형 GaN, Si도프된 n형 Al_0.1Ga_0.9N 및 Si도프된 GaN가 전극층(104), 클래딩층(105) 및 가이드층(106)을 형성하기 위해 순차적으로 성장된다. 이들 층의 기상성장을 위한 알루미늄원으로서, 트리메틸알루미늄(TMA)이 사용된다. 갈륨원으로서, 트리메틸갈륨(TMG)이 사용되며, 상기 TMG는 증기압이 상대적으로 높고 많은 양의 소스의 공급에 적합하다. 수소로 희석되고 1ppm농도를 갖는 실란(SiH₄) 가스는 Si로 각 층을 도프하는데 사용된다. 동일 소스가 (이후에 기술되는) 각 층을 성장하는 과정에서 Si 도핑을 위해 사용된다.

그런 후 InN가 활성층(107)을 형성하기 위해 가이드층(106)상에 성장된다. InN의 성장에서, 고체상과 기상 사이의 InN 질소 평형증기압이 높기 때문에, 기판온도는 500℃로 설정된다. 이러한 성장과정에서, 금속 In의 석출(precipitation)을 방지함으로써 고품질의 InN을 성장시키기 위해, 암모니아 대 TMI, 즉, Ⅴ/TMI(Ⅴ/Ⅲ)의 비는 660,000으로 설정된다.

도 7A, 7B 및 7C는, InN에 대한 성장조건과 결정성 사이의 관계의 일 예로서, 반응기에 공급되는 질소원으로서 암모니아의 양 대 반응기에 제공되는 인듐원으로서트리메틸인듐(TMI)의 양의 비 Ⅴ/TMI가 변하는 동안 InN 성장의 X레이 회절 스펙트럼을 도시한다. 도 7A, 7B 및 7C는 ω-2θ스캔 스펙트럼을 도시한다. 도 7A, 7B에 도시된 바와 같이, Ⅴ/Ⅲ가 160,000 이하 및 320,000으로 설정된 조건하의 박막성장에서, 금속 인듐으로부터의 신호가 관측되어 있다. 이와는 대조적으로, Ⅴ/Ⅲ가 도 7C에서 도시된 바와 같이 660,000으로 설정된 조건하의 박막성장에서, 금속 인듐의 피크는 사리지고 이에 따라 어떠한 금속인듐도 포함되지 않음을 알게 된다.

질소는 TMI 캐리어 가스와 버블링(bubbling) 가스가 모두 사용된다. 이는 이들 가스와 같은 수소의 이용으로 암모니아의 분해를 억제하고 유효 Ⅴ/Ⅲ 비를 줄여, InN(참조문헌 5)의 성장을 억제하게 하기 때문이다.

GaN는 질소 캐리어 가스를 이용하여 활성층(107)에 대한 에칭과 결정성의 악화를 억제함으로써, InN과 동일한 성장온도인 500℃에서 성장되며, 그럼으로써 성장 커버층(108)을 형성한다. 성장 커버층(108)이 형성된 후, 기판온도는 상기 성장 커버층(108)의 품질을 향상시키기 위해 1,020℃로 올려진다. 연이어, Mg 도프된 p형 GaN, Mg 도프의 p형 Al_0.9Ga_0.1N 및 Mg 도프된 p형 GaN가 순차적으로 가이드층(109), 클래딩층(110) 및 접촉층(111)을 형성하기 위해 성장된다.

Mg 도핑을 위한 소스로서, 비스(메틸싸이클로펜타디에닐)마그네슘(bis (methylcyclopentadienyl)magnesium)이 사용된다. 이 소스는 액체이며, 일반적으로 고체 소스로 사용되는 비스(싸이클로펜타디에닐)마그네슘(bis(cyclopentadienyl) magnesium) 이상으로 Mg 도핑농도의 제어가능성(controllability)과 재현성 (reproducibility)이 우수하다.

가이드층(109), 클래딩층(110) 및 접촉층(111)이 형성된 후, 그 결과로서 생긴 구조는 이들 층에 첨가되는 Mg를 활성화하기 위해 30분간 700℃의 질소 분위기에서 어닐링된다.

상술한 각각의 결정층이 형성된 후, SiO₂로 제조된 전류제한 절연층(112)이 RF 마그네트론 스퍼터 장치를 이용하여 접촉층(111) 상에 형성되고, 홈은 공지된 포토리소그라피 기술과 에칭 기술에 의하여 상기 전류제한 절연층(112)에 형성된다.

홈이 상기 전류제한 절연층(112)에 형성된 후, 50㎚ 두께의 팔라듐 박막과, 30㎚ 두께의 백금 박막 및 200㎚ 두께의 금 박막이 순차적으로 전자빔 증착장치를 이용하여 홈을 포함하는 상기 전류제한 절연층(112) 상에 증착되고 적층됨으로써, p형 금속전극(113)으로서 역할을 하는 금속층을 형성한다. 이러한 금속층은 리프트오프(lift-off) 기술을 이용하여 패턴된다. 그런 후, 노보랙계 포지티브 포토레지스트(novolac-based positive photoregist) 패턴이 공지된 포토리소그라피 기술에 의하여 형성되고, 결정층은 전극층(104) 상의 노출영역을 형성한 마스크로서 이러한 패턴을 이용함으로써 에칭된다. 결정층은 염산가스를 사용한 반응성 이온에칭으로 에칭된다.

상기 노출영역의 형성을 위한 에칭과, 포토레지스트 패턴의 제거 및 단결정 기판(101)과 상기 기판 상에 형성된 구조의 세척 후에, 50㎚ 두께의 티타늄 박막, 30㎚ 두께의 백금 박막 및 200㎚ 두께의 금 박막이 순차적으로 전극층(104)의 노출 영역상에 증착되고, 그 결과로서 생긴 구조가 n형 금속전극(114)을 형성하기 위해 패턴된다. 이러한 금속층은 리프트오프 기술에 의하여 패턴된다.

제조공정이 상기 단계를 통해 n형 금속전극(114)의 형성에까지 완료된 후, 그 결과로서 생긴 구조는 연마 기저부상에 고정된 후 연마된 표면을 경면마감처리(mirror finishing)하면서 50㎛ 두께로 얇아지도록 단결정 기판(101)의 하부 표면을 연마한다. 경면마감처리 없이 연마된 단결정 기판(101)이 연마 기저부로부터 제거되면, 단결정 기판(101)은 비틀려지거나 금이갈 수 있다. 이런 이유로 인해, 하부표면이 경면마감처리된다. 그런 후, 그 결과로서 생긴 구조가 세척되고, 소정의 부분들이 벽개(cleavage) 등에 의하여 절단됨으로써, 도 1A 및 도 1B에 도시된 반도체 발광소자가 획득된다.

제 2 실시예

본 발명의 또 다른 실시예를 아래에 기술한다.

도 8은 제 2 실시예에 따른 반도체 발광소자의 배열의 예를 도시한다. LED(발광 다이오드)가 예로 들 것이다. 도 8은 LED의 구조를 도시한다. 이러한 LED는 경면으로 연마되는 양면, 즉, 상단면과 하단면을 갖는 (0001)방향의 사파이어(단결정 Al₂O₃)으로 제조된 330㎛ 두께의 단결정 기판(201)의 상단면에 GaN로 제조된 20㎚ 두께의 버퍼층(202), Si 도프의 n형 GaN로 제조된 4㎛ 두께의 전극층(203) 및 Si 도프의 n형 Al_0.1Ga_0.9N로 제조된 0.5㎛ 두께의 클래딩층(204)을 포함한다. 단결정 기판(201)은 사파이어에 제한되지 않음을 주목하라. 예를 들면, 이러한 기판은 실 리콘 카바이드(SiC), 산화아연(ZnO), 또는 리튬 갈산염(LiGaO₂)과 같은 결정으로 제조될 수 있다.

클래딩층(204) 상에, InN로 제조된 50㎚ 두께의 활성층(205), 언도프의 GaN로 제조된 10㎚ 두께의 성장 커버층(206), Mg 도프의 p형 Al_0.1Ga_0.9N로 제조된 0.5㎛ 두께의 클래딩층(207), 및 Mg 도프의 p형 GaN로 제조된 0.1㎛ 두께의 접촉층(208)들이 잇따라 형성된다. 전류 주입영역을 제한하기 위해 약 20㎛ 직경을 갖는 실질적으로 원형개구 윈도우를 갖는 전류제한 절연층(209)이 접촉층(208) 상에 형성된다.

개구 윈도우를 통해 접촉층(208)에 접촉한 p형 금속전극(210)은 상기 전류제한 절연층(209) 상에 형성된다. p형 금속전극(210)은 접촉층(208)에 직접 접촉한 50㎚ 두께의 니켈(nickel)층과 상기 니켈층 상에 형성된 200㎚ 두께의 금층으로 구성된 다중층을 가진다. 전극층(203)은 형성된 각 층을 부분적으로 에칭함으로써 형성된 노출영역과 이러한 노출영역에 있는 n형 금속전극(211)을 가진다. n형 금속전극(211)은 노출영역과 직접 접촉한 50㎚ 두께의 알루미늄층과 상기 알루미늄층 상에 형성된 200㎚ 두께의 금층으로 구성된 다중층을 갖는다.

도 8에 도시된 반도체발광 소자 제조방법이 아래에 기술된다. 수직형 반응기를 갖는 유기금속 기상 에피텍시의 장비가 각 결정층의 형성을 위한 결정성장용으로 사용된다. 질소원으로서 암모니아가 사용된다. 캐리어 가스로서 질소가스가 사용된다. 성장압력은 대기압으로 설정된다.

먼저, 기판온도가 1,050℃로 설정되고 사파이어로 제조된 단결정 기판(201)의 표면이 암모니아 분위기에서 질화된다. 그런 후, 기판온도는 550℃로 설정되고, 버퍼층(202)이 GaN 성장에 의하여 형성된다. 이러한 GaN의 성장에서, 트리에틸갈륨(TEG)이 갈륨원으로서 사용되는데, 상기 TEG는 낮은 증기압을 가지고, 작은 양의 Ga의 공급에 적합하며, 550℃의 저온에서 용이하게 분해되고, 성장층에서 취한 소스의 구성원소로서 어떠한 탄소도 허용되지 않는다는 점이다. 순차적으로, 단결정 기판(201)은 단결정내에 버퍼층(202)을 형성하기 위해 9분간 1,050℃로 어닐링된다.

그리고 나서 단결정 기판의 온도는 1,020℃로 설정되고, Si 도프된 n형 GaN 및 Si 도프된 n형 Al_0.1Ga_0.9N가 순차적으로 전극층(203)과 클래딩층(204)을 형성하기 위해 성장된다. 이들 층의 기상성장을 위한 알루미늄원으로서, 트리메틸알루미늄(TMA)이 사용된다. 갈륨원으로서, 트리메틸갈륨(TMG)이 사용되며, 상기 TMG는 상대적으로 높은 증기압을 갖는다. 수소와 희석되고 1ppm 농도를 갖는 실란(SiH₄)가스가 Si로 각 층을 도프하는데 사용된다.

그리고 나서 InN이 활성층(205)을 형성하기 위해 클래딩층(204) 상에 형성된다. InN의 성장에서, 고체상과 기상 사이의 InN 질소 평형증기압이 높기 때문에, 기판온도는 500℃로 설정된다. 또한, 이러한 기상성장에서, 트리메틸인듐(TMI)이 사용된다. 이러한 성장공정에서, 금속 In의 석출을 방지함으로써 고품질의 InN을 성장시키기 위해, 암모니아 대 TMI의 비, 즉 Ⅴ/Ⅲ는 660,000으로 설정된다. 질소 는 캐리어 가스 및 버블링 가스로서 모두 사용된다. 이는 수소의 사용으로 암모니아의 분해를 저지할 것이기 때문이다.

GaN는 활성층(207)까지의 에칭과 결정성의 악화를 억제하도록 질소 캐리어 가스를 사용하여, InN과 동일한 성장온도인 500℃에서 성장되며, 이것에 의하여 성장 커버층(206)을 형성한다. 성장 커버층(206)이 형성된 후, 기판온도는 상기 성장 커버층(206)의 품질을 향상시키기 위해 1,020℃로 올려진다. 연이어, Mg 도프된 p형 Al_0.9Ga_0.1N 및 Mg 도프된 p형 GaN가 순차적으로 가이드층(207) 및 접촉층(208)을 형성하기 위해 성장된다.

Mg 도핑을 위한 소스로서, 비스(메틸싸이클로펜타디에닐)마그네슘이 사용된다. 이 소스는 액체이며, 일반적으로 고체 소스로 사용되는 비스(싸이클로펜타디에닐)마그네슘 이상으로 Mg 도핑농도의 제어가능성과 재현성이 우수하다.

가이드층(207) 및 접촉층(208)이 형성된 후, 그 결과로서 생긴 구조는 이들 층에 첨가되는 Mg를 활성화하기 위해 30분간 700℃의 질소 분위기에서 어닐링된다.

상술한 각각의 결정층이 형성된 후, SiO₂로 제조된 전류제한 절연층(209)이 RF 마그네트론 스퍼터 장치를 이용하여 접촉층(208) 상에 형성되고 개구 윈도우는 공지된 포토리소그라피 기술과 에칭 기술에 의하여 상기 전류제한 절연층(209)에 형성된다.

개구 윈도우가 상기 전류제한 절연층(209)에 형성된 후, 50㎚ 두께의 니켈 박막 및 200㎚ 두께의 금 박막이 순차적으로 전자빔 증착장치를 이용함으로써 개구 윈도우를 포함하는 상기 전류제한 절연층(209) 상에 증착되고 적층됨으로써, p형 금속전극(210)으로서 역할을 하는 금속층을 형성한다. 그런 후, 노보랙계 포지티브 포토레지스트 패턴이 공지된 포토리소그라피 기술에 의하여 형성되고, 금속층과 결정층은 전극층(203) 상의 노출영역을 형성하기 위해 마스크로서 이러한 패턴을 사용함으로써 에칭된다. 결정층은 염산가스를 사용한 반응성 이온에칭으로 에칭된다.

상기 노출영역의 형성을 위한 에칭과, 포토레지스트 패턴의 제거 및 단결정 기판(201)과 상기 기판 상에 형성된 구조의 세척 후에, 50㎚ 두께의 알루미늄 박막및 200㎚ 두께의 금 박막이 전극층(204)의 노출영역상에 순차적으로 증착되고, 그 결과로서 생긴 구조가 n형 금속전극(211)을 형성하기 위해 패턴된다.

제조공정이 상기 방식으로 n형 금속전극(211)의 형성을 위해 완료된 후, 단일결정 기판(201)이 세척되고 다이아몬드 스크라이버(scriber)를 이용하여 소정의 크기로 절단됨으로써, 소자를 잘라낸다. 이러한 공정으로, 도 8에 도시된 반도체 발광소자를 갖는 칩이 얻어진다.

도 8에 도시된 반도체 발광소자에서, 활성층은 InN으로 제조된다. 활성층의 조성물과 두께를 제어함으로써, InN의 밴드갭 파장 부근의 파장 1.6㎛을 갖는 광으로부터 청색광 범위의 요망하는 색깔의 광을 얻을 수 있다. 활성층에 대한 InN의 사용으로 활성층에 대한 InGaN의 사용과 비교할 때 기판에 대한 재현성과 평면내 균일성이 크게 향상된다. 이는 InN 및 InGaN가 기상성장에서 기상과 고체상의 조성물이 다르기 때문이다.

도 9는 InGaN 상의 조성물 제어의 결과를 도시한다. 도 9에 도시된 바와 같 이, InGaN의 성장에서, 기상 대 고체상의 조성물 비는 500℃의 성장온도(기판온도)에서 선형적이다. InGaN에 대한 조성물은 도 6에 도시된 혼합되지 않는 영역 외부의 영역에서 선택됨을 주목하라. 그러나, 800℃의 성장온도에서, 기상 대 고체상의 조성물 비는 인듐(TMI)의 고체상 조성물 비가 높은 영역에서 비선형적이게 된다. 도 9에 도시된 바와 같이, 유기금속 기상 에피텍시에서, 성장온도가 증가함에 따라, 성장공정의 InGaN 박막에서 취한 인듐의 양은 감소된다. 이는 InN의 질소 평형평형증기압이 GaN의 압력보다 5차수 크기 때문이다.

상술한 바와 같이, 활성층용으로서 InN의 사용은 조성물의 제어 필요성을 제거하고 활성층용으로서 InGaN의 사용과 비교할 때 성장공정의 재현성과 결정성의 균일성을 보장하게 할 수 있다. 또한, 어떠한 상분리도 이론적으로 발생하지 않으므로, 균일한 조성물을 갖는 층을 얻을 수 있다.

InN 밴드갭보다 더 큰 In_1-X-YGa_XAL_YN(0≤X, Y≤1, 0≤X+Y＜1)의 사용으로 더 짧은 파장을 갖는 광을 획득할 수 있음을 주목하라.

또한, 발광부는 다중 양자우물 구조를 가질 수도 있다. 예를 들면, 발광부는

In_0.95Ga_0.05N로 제조된 우물층 및 상기 우물층을 사이에 끼우는(sandwiching)하는 Si 도프의 In_0.05Ga_0.1AL_0.85N로 제조된 장벽층의 3층을 적층함으로써 형성된 다중 양자우물 구조로 형성될 수 있다.

제 3 실시예

본 발명의 구조는 발광부가 다중양자 우물구조를 갖는 반도체 레이저에 적용 되는 경우를 다음과 같이 기술한다. 도 10은 제 3 실시예에 따른 반도체 발광소자의 배열의 예를 도시한다. 도 10에 도시된 반도체 레이저는 (0001)방향의 사파이어(단결정 Al₂O₃)로 제조된 330㎛ 두께의 단결정 기판(301)의 표면 상에 GaN로 제조된 20㎚ 두께의 버퍼층(302)과, Si 도프의 n형 GaN로 제조된 4㎛ 두께의 전극층(303) 및 Si 도프의 n형 Al_0.14Ga_0.86N로 제조된 0.5㎛ 두께의 클래딩(304)층을 포함한다. 단결정 기판(301)은 사파이어에 제한되지 않음을 주목하라. 예를 들면, 이러한 기판은 실리콘 카바이드(SiC), 산화아연(ZnO), 또는 리튬 갈산염(LiGaO₂)과 같은 결정으로 제조될 수 있다.

클래딩층(304) 상에 다중양자 우물구조(305)가 형성되고,이 다중양자우물 구조는 In_0.95Ga_0.05N로 제조된 우물층과 상기 우물층을 사이에 끼우는 Si 도프의 In_0.05Ga_0.1Al_0.85N로 제조된 장벽층의 3층을 적층함으로써 형성된다. 다중양자 우물 구조(305) 상에, Mg 도프의 p형 Al_0.14Ga_0.86N로 제조된 0.5㎛ 두께의 클래딩층(306)과 Mg 도프의 p형 GaN로 제조된 0.1㎛ 두께의 접촉층(307)이 형성된다. 전류 주입영역을 제한하기 위해 약 20㎛ 직경을 갖는 실질적으로 원형개구 윈도우를 갖는 전류제한 절연층(308)이 접촉층(307) 상에 형성된다.

개구 윈도우를 통해 접촉층(307)에 접촉한 p형 금속전극(309)이 상기 전류제한 절연층(308) 상에 형성된다. p형 금속전극(309)은 접촉층(307)에 직접 접촉한 50㎚ 두께의 팔라듐층과 상기 팔라듐층 상에 형성된 30㎚ 두께의 백금층과, 상기 백금층 상에 형성된 200㎚ 두께의 금층으로 구성된 다중층을 가진다. 이러한 금속층은 리프트 오프 기술을 이용함으로써 패턴된다. 전극층(303)은 형성된 각 결정층을 부분적으로 에칭함으로써 형성된 노출영역과 이러한 노출영역에 있는 n형 금속전극(310)을 가진다. n형 금속전극(310)은 노출영역과 직접 접촉한 50㎚ 두께의 티타늄층과 200㎚ 두께의 금층으로 구성된 다중층을 갖는다.

도 10에 도시된 반도체 발광소자에서, 0.62㎛ 파장으로부터 InN의 밴드갭에 대응하는 파장보다 더 짧은 파장 범위에서의 발광은 활성층과 클래딩층의 조성물과 양자우물 구조의 벽층 두께를 변경함으로써 생성될 수 있다. 예를 들면, 황색 및 오렌지색 발광이 생성될 수 있다. 종래 개념에 따르면, 이러한 파장 범위에 있는 발광소자는 InGaAlN로 제조될 수 없다. 그러나, 상술한 바와 같이, InN의 밴드갭 에너지가 0.8 eV 부근임을 본 발명자에 의해 발견됨으로써, 이러한 장치가 최초로 제조되었다. 이런 구조를 형성하는 각 층의 조성물을 제어함으로써, 유리 파이버를 이용한 광통신 파이버 증폭기의 여기효율이 높은 1.48㎛ 레이저 또는 큰 T₀를 갖는 1.55㎛ 반도체 레이저가 달성될 수 있다.

제 4 실시예

본 발명의 또 다른 실시예를 아래에 기술한다.

도 11은 제 4 실시예에 따른 반도체 발광소자의 배열의 예를 도시한다. 이러한 반도체 발광소자는 3개 발광층을 갖는 백색 발광 다이오드이다. 도 11은 결정성장의 두께 방향으로의 소자의 횡단면을 도시한다.

발광 다이오드는 (0001)방향의 사파이어(단결정 Al₂O₃)로 제조된 330㎛ 두께의 단결정 기판(1101)의 표면 상에 GaN로 제조된 20㎚ 두께의 버퍼층(1102)과, Si 도프의 n형 GaN로 제조된 4㎛ 두께의 전극층(1103) 및 Si 도프의 n형 Al_0.1Ga_0.9N로 제조된 0.5㎛ 두께의 클래딩(1104)층을 포함한다. 단결정 기판(1101)은 사파이어에 제한되지 않음을 주목하라. 예를 들면, 이러한 기판은 실리콘 카바이드(SiC), 산화아연(ZnO), 또는 리튬 갈산염(LiGaO₂)과 같은 결정으로 제조될 수 있다.

클래딩층(304)에, Si 도프의 n형 InGaAlN로 제조된 장벽층(1105)과, In_1-XGa_XAL_YN(0≤X, Y≤1, 0≤X+Y＜1)에서 Y=0인 In_1-XGa_XN로 제조된 하부 활성층(제 1 활성층)과, Si 도프의 n형 InGaAlN로 제조된 장벽층(1107)과, In_1-X'Ga_X'N로 제조된 중간 활성층(제 2 활성층)과, Si 도프의 n형 InGaAlN로 제조된 장벽층(1109)과, In_1-X"Ga_X"N로 제조된 상부 활성층(제 3 활성층)(1110) 및 InGaAlN로 제조된 장벽층(1111)이 형성된다. 장벽층(1111) 상에, Mg 도프의 p형 Al_0.1Ga_0.9N로 제조된 0.5㎛ 두께의 클래딩층(1112)(제 2 클래딩층)과 Mg 도프의 p형 GaN로 제조된 0.1㎛ 두께의 접촉층(1113)이 형성된다.

SiO₂로 제조되고 약 20㎛ 직경을 갖는 실질적으로 원형개구 윈도우를 갖는 전류제한 절연층(1114)이 접촉층(1113) 상에 형성된다. 개구 윈도우를 통해 접촉층(1113)에 접촉한 p형 금속전극(1115)이 상기 전류제한 절연층(1114) 상에 형 성된다. 도시되지는 않았지만, p형 금속전극(1115)은 접촉층(1113)에 직접 접촉한 50㎚ 두께의 팔라듐층과, 상기 팔라듐층 상에 형성된 30㎚ 두께의 백금층과, 상기 백금층 상에 형성된 200㎚ 두께의 금층으로 구성된 다중층 구조를 가진다. 상기 전극층(1113)은 리프트오프 기술에 의하여 패턴됨을 주목하라.

전극층(1113)은 형성된 각 결정층을 부분적으로 에칭함으로써 형성된 노출영역과 이러한 노출영역에 있는 n형 금속전극(1116)을 가짐을 주목하라. 도시되지는 않았지만, n형 금속전극(1116)은 노출영역과 직접 접촉한 50㎚ 두께의 티타늄층과, 30㎚ 두께의 백금층 및 200㎚ 두께의 금층으로 구성된 다중층을 갖는다. 금속전극(1116)은 리프트 오프 기술에 의하여 패턴됨을 주목하라.

제 4 실시예에 따른 상기 배열을 갖는 반도체 발광소자에서, 제 1 발광구조는 장벽층(1105), 하부 활성층(1106) 및 장벽층(1107)에 의하여 형성되고, 제 2 발광구조는 장벽층(1107), 중간 활성층(1108) 및 장벽층(1109)에 의하여 형성되며, 제 3 발광구조는 장벽층(1109), 상부 활성층(1110) 및 장벽층(1111)에 의하여 형성된다. 각 발광구조의 방출파장은 제 1 발광구조가 가장 짧은 방출파장을 가지고 제 3 발광구조가 가장 긴 방출파장을 가지도록 상술한 방식으로 각 활성층의 조성물과 두께를 제어함으로써 설정된다. 즉, 발광구조가 단결정 기판(1101)에 더 가까이 위치할수록 진동파장은 더 짧아진다(밴드갭은 더 커진다). 따라서, 제 3 발광구조로부터 방출된 광은 제 2 발광구조와 제 1 발광구조에 의해 흡수되지 않고 단결정 기판(1101)의 하부표면으로부터 방출된다.

제 1 발광구조 측으로 나오는 제 2 발광구조로부터 방출된 광은 제 1 발광구 조에 의해 흡수되지 않고 단결정 기판(1101)의 하부표면으로부터 나온다. 제 3 발광구조 측으로 나오는 제 2 발광구조로부터 방출된 광은 제 3 발광구조에 의해 흡수된다. 이러한 흡수된 광은 제 3 발광구조로부터 방출된 광과 동일한 광으로 변환되고, 단결정 기판(1101)의 하부표면으로부터 제 3 발광구조에서의 광으로 나온다.

단결정 기판(1101) 측으로 나오는 제 1 발광구조로부터 방출된 광은 상술한 바와 같이 흡수되지 않고 단결정 기판(1101)의 하부표면으로부터 나온다. 단결정 기판(1101)의 대향 측으로 나오는 제 1 발광구조로부터 방출된 광은 제 2 또는 제 3 발광구조에 의하여 흡수된다. 이들 흡수된 광성분은 제 2 또는 제 3 발광구조로부터 방출된 광성분의 파장과 동일한 파장을 가지는 광 성분으로 변환되고 단결정 기판(1101)의 하부표면으로부터 나온다.

도 11에 도시된 반도체 발광소자에서, InGaN는 각각의 활성층(벽층)으로 사용된다. 그러나, 본 발명은 이에 제한되지 않는다. InN는 또한 활성층의 두께와 장벽층의 조성물을 적절히 설정함으로써 활성층으로 사용될 수 있다.

상기 배열을 갖는 도 11에 도시된 반도체 발광소자에서, 고효율의 백샐발광은 광추출 방향에 대한 위치 관계를 고려하여 각각의 발광구조의 적층 순서를 설계함으로써 손실이 억제되게 생성될 수 있다.

활성층으로부터 형성된 다수의 발광구조가 적층되는 상기 반도체 발광소자가 아래에 기술된다.

종래, 백색광원으로서 사용될 수 있는 반도체 발광소자는 일반적으로 3가지 형태의 구조로 분류된다. 제 1 형태는 각각 3원색, 즉, 적색, 녹색 및 청색의 광빔 을 방출하는 3가지 형태의 발광 다이오드를 이용한 구조이며, 상기 다이오드들로부터 방출된 광빔을 중첩함으로써 백색광원으로 이용된다.

제 2 형태는 ZnSe 기판상에 성장된 ZnCdSe 결정으로부터 형성된 우물층이 있는 양자우물 구조의 청녹색 발광 다이오드를 이용하고, 기판으로서 ZnSe를 통해 다이오드로부터 발광을 외부로 추출하여 백색광원으로 되는 구조이다. 이러한 구조에 따르면, 청녹색 발광은 양자우물로부터 추출되고, 그런 후 SA 방출이라고 하는 깊은 에너지 레벨로부터 나온 오렌지색 발광이 추출된 청녹색광으로 인해 ZnSe 기판에 있는 흠으로부터 추출되며, 이들 2개 광성분은 백색광을 얻기 위해 혼합된다.

제 3 형태는 형광분말로 혼합된 플라스틱 재료로 청색 발광의 반도체 칩을 성형함으로써 얻어진 구조이다. 형광분말은 황색에서 적색까지의 범위에 있는 광을 방출하는 형광재료로 제조된다. 플라스틱 성형에서의 형광은 황색에서 적색까지의 범위에 있는 광을 방출하기 위해 반도체 칩(발광 다이오드)으로부터 방출된 청색광에 의해 여기된다. 이러한 제 3 형태의 구조는 반도체 칩으로부터 나온 청색광과 형광으로부터 나온 황색에서 적색까지의 범위에 있는 광을 혼합함으로써 백색광을 얻도록 설계된다.

제 1 구조는 3색의 광빔용의 발광 다이오드 칩을 필요로 한다. 실재 배열에 따르면, 적색, 녹색 및 청색빔을 발광하는 전체 3개의 발광 다이오드가 일체로 된다. 제 1 구조에서, 3개의 색 발광 다이오드 칩은 다른 재료로 제조되고 독립적으로 3개의 색 소자로서 형성되며, 그리고 나서 동일 기판상에 일체로 된다. 또한, 제 1 구조에 따르면, 3개의 색 발광 다이오드 칩의 광출력은 상기 3개의 색 발광 다이오드 칩으로부터 나온 광빔의 합이 백색이 되도록 조절되어야만 한다.

예를 들면, 각 발광 다이오드 칩에 대한 주입 전류가 조절된다. 어떤 경우에는, 각 발광 색에 대한 소자의 수가 조절된다. 상술한 바와 같이, 제 1 구조에 따르면, 많은 소자가 일체로 되어야만 하고, 각 소자에 대한 주입 전류는 조절되어야만 하므로, 생산성에 방해로 된다.

제 2 구조는 폭넓게 사용되는 Si 및 GaAs 기판과 같은 반도체 기판보다 값이 2차수 더 비싼 ZnSe 기판을 필요로 하므로, 소자 가격이 높다. 또한, 반도체 발광소자가 ZnSe 기판을 이용하여 제조되어야 할 때, 분자빔 에피텍시(MBE)가 n형 불순물(캐리어)로 도프된 결정층을 형성하는 것이 요구된다. 이 MBE는 다른 성장 방법보다 처리능력이 더 적다.

도프된 결정층은 MBE에 의하여 제조될 수 있다고 가정하자. 이 경우에서도, 광효율을 증가시키기 위해 도프된 캐리어를 활성시킬 수 있는 결정을 얻기 위해, 결정성장 전에 기판 처리로서, 어떠한 산화아연도 생산하지 않는 특정 산으로 기판의 에칭과, 기판 표면을 거칠게 하지 않는 수소 플라즈마 처리로 MBE 반응기 내에 있는 기판 산화물 박막 제거의 처리가 요구된다.

제 2 구조를 구현하기 위해, 결정표면의 재배열이 제어되어야만 한다. 이를 위해, 반사 고에너지 전자 회절 이미지가 1.1 내지 1.3까지의 Ⅱ족 재료와 Ⅵ족 재료 사이의 소스 공급비 Ⅵ/Ⅱ를 제어하기 위해 성장 공정에서 동시에 준수되어야만 한다. 이와는 대조적으로, 일반적으로 GaAs와 같은 Ⅲ-Ⅴ족 결정의 성장에서는, 소스 공급비 Ⅴ/Ⅲ는 대략 몇 백이다. 제 2 구조를 구현하기 위한 고품질의 결정은 이러한 고급 제조기술을 이용함으로써만 성장될 수 있다.

본 발명자는 이러한 기술을 1997년에 개발하였고 ZnSe 기판 상의 반도체 레이저를 개발하는데 세계 최초의 성공을 달성하였다(에이. 오키(A. Ohki), 티. 오노 (T. Ohno)및 티. 마츠오카(T. Matsuoka)의, "Continuous-Wave Operation of ZnSe-Based Laser Diodes Homoepitaxially Grown on Semi-Insulation ZnSe Substrates", Electron. Lett., 33, 11, pp. 990-991(1997). 티. 오노, 에이. 오키 및 티. 마츠오카의, "Room-Temperature CW Opertaion of Ⅱ-Ⅵ Laser Grown on ZnSe Substrate Cleaned with Hydrogen Plasma". J. Crystal Growth, 184/185, pp. 550-553(1998). 티. 오노, 에이. 오키 및 티. 마츠오카의, "Surface Cleaning with Hydrogen Plasma for Low-Defect-Density ZnSe Homoepitaxial Growth", J. Vac. Sci. Technol. B., 16, 4, pp. 2539-2545(1998)).

그러나, 위의 개발 후에, 산업과 학회 수준 모두에서 제 2 구조에 대하여 어떠한 돌파구도 있지 않았다. 이는 재료에 대한 근본 문제인 결정 자체가 연약하고 결점을 야기하는 경향이 있기 때문이다. 또한, 특히 제 2 결정구조에서, SA 방출의 세기에 대해 문제가 발생된다. 제 2 구조를 이용하여 백색광을 얻기 위해, 기판 상의 발광 다이오드로부터 청색광 출력의 세기 대 SA 방출의 세기 비는 ZnSe 기판의 두께를 제어함으로써 조절되어야만 한다. SA 방출 세기는 주로 재료의 성질에 의존하므로, 이러한 조절은 소자가 매번 제조될 때마다 ZnSe 기판의 성질에 따라 행해져야만 한다. 이는 생산성을 방해하는 원인이 된다.

제 3 구조에 따르면, 광으로의 주입전력 변환효율이 반도체 칩의 광효율과 형광의 광효율의 곱과 동일하다. 각각의 광효율은 결코 100%가 될 수 없기 때문에, 광변환효율이 낮다. 예를 들면, 반도체 발광소자의 광효율은 약 40%이고, 형광의 광효율은 약 50%이다. 따라서, 제 3 구조를 갖는 백색 발광소자에서 주입전력을 광으로의 변환 효율은 약 20% 정도로 낮다. 이러한 제 3 구조에 따르면, 효율이 백열등의 효율과 거의 동일하고 형광등의 효율보다 낮으므로, 반도체 발광소자(LED)의 잇점이 감소된다.

상술한 바와 같이, 종래 기술에 따르면, 많은 제조단계가 백색광용의 반도체 발광장치를 제조하는데 요구되며, 백색광을 얻는데 조절들이 필요하게 된다. 이는 저렴하고, 높은 광도의 백색 반도체 발광소자 제공을 어렵게 한다.

상술한 종래 기술과는 대조적으로, 도 11에 도시된 반도체 발광장치에 따르면, 3색 발광을 위한 분리된 소자 칩을 준비할 필요가 없다. 어떠한 특정 제조장치나 제조방법도 요구되지 않으며, 또는 어떠한 복잡한 조절이 요구되지 않는다. 따라서, 도 11에 도시된 반도체 발광소자에 따르면, 소자가 최저가로 제공될 수 있다.

또한, 도 11에 도시된 반도체 발광소자에 따르면, 각 소자가 종래보다 작은 면적으로 형성되므로, 다수의 소자들이 단일 기판 상에 동시에 형성될 수 있다. 따라서, 반도체 발광소자 칩이 절단될 때, 더 많은 칩들을 얻을 수 있다. 또한 이에 대해, 소자들은 소위 체적 효율성으로 인해 최저가로 제공될 수 있다. 게다가, 얇은 소자가 형성되므로, 더 작은 장치에 장착될 수 있다.

반도체 레이저 공동은 또한 도 11에 도시된 층 배열을 이용함으로써 구현될 수 있다. 도 11은 반도체 레이저 동공의 출구 단면(端面)을 도시한다. 이 경우, 2㎛의 폭을 갖는 홈이 소자의 양단부에 도달하도록 도 11의 도시된 면에 수직방향으로 확장되게 전류제한 절연층(1114)에 형성된다. p형 금속전극(1115)이 이러한 홈을 따라 형성된다. 도 11에 도시된 출구 단면은 벽개에 의해 형성되며, 광출력이 도 11의 도시된 면에 수직방향으로 이러한 출구 단면으로부터 추출된다.

도 11에 도시된 반도체 발광소자 제조 방법이 아래에 기술된다. 먼저, 수직형 반응기를 갖는 유기금속 기상 에피텍시 장비가 각각의 결정층의 형성을 위해 결정성장용으로 사용된다. 질소원으로서, 암모니아가 사용된다. 캐리어 가스와 버블링 가스로서, 질소 가스가 In을 함유한 층의 성장을 위해 사용되고, 수소 가스는 In을 함유하지 않는 층의 성장을 위해 사용된다. 성장압력은 대기압으로 설정한다.

먼저 층의 성장에서, 기판온도는 1,050℃로 설정하고 사파이어로 제조된 단결정 기판(1101)의 표면은 수소 분위기로 세척된다. 그 때 기판온도는 550℃로 설정되며, GaN 버퍼층(1102)이 성장에 의하여 형성된다. 이러한 GaN의 성장에서, 트리에틸갈륨(TEG)이 갈륨원으로서 사용되며, 상기 TEG는 낮은 증기압을 가지며, 작은 양의 Ga의 공급에 적합하고, 550℃의 저온에서 용이하게 분해되며, 성장층에서 취해지는 소스의 구성원소로서 어떠한 탄소도 허용되지 않는다는 점이다.

그 다음, 단결정 기판(1101)은 단결정에 버퍼층(1102)을 형성하기 위해 9분간 1,050℃로 어닐링된다. 그런 후 단결정 기판(1101)의 온도는 1,020℃로 설정되고, Si 도프된 n형 GaN와 Si도프된 n형 Al_0.1Ga_0.9N가 순차적으로 전극층(1103)과 클 래딩층(1104)을 형성하기 위해 성장된다. 알루미늄원으로서, 트리메틸알루미늄 (TMA)이 사용된다. 갈륨원으로서, 트리메틸갈륨(TMG)이 사용된다. 수소로 희석되고 1ppm 농도를 갖는 실란(SiH₄) 가스가 Si로 각 층을 도프하는데 사용된다. 동일 소스가 (이후에 기술되는) 각 층을 성장하는 과정에서 Si 도핑을 위해 사용된다.

연이어, 장벽층(1105), 하부 활성층(1106), 장벽층(1107), 중간 활성층(1108), 장벽층(1109), 상부 활성층(1110) 및 장벽층(1111)이 연속적인 결정성장(유기금속 기상 에피텍시)에 의하여 형성된다. 인듐을 함유한 이들 층의 성장에서, InN의 고체 상(solid phase)에서 질소의 평형증기압이 높기 때문에, 성장온도는 약 500℃로 설정된다. 인듐원으로서, 트리메틸인듐(TMI)이 사용된다. 인듐을 함유한 이들 층의 성장에 갈륨원으로서, TEG가 사용된다. 이는 TEG가 저온에서 분해되고 낮은 증기압을 가지기 때문이며, 이에 따라 TMG와 비교할 때 결정층 상의 조성물 제어에 적합하다.

이 경우, 인듐을 함유한 각 층의 성장에서, 금속 In의 석출을 방지함으로써 고품질의 합금층을 성장시키기 위해, 질소원으로서 암모니아 대 Ⅲ족 소스(TMI + TMA + TEG)의 비(Ⅴ/Ⅲ)는 660,000으로 설정된다. 인듐을 함유한 층들의 성장에서, 질소가 TMI 캐리어 가스 및 버블링 가스로서 모두 사용된다. 이는 캐리어 가스등과 같은 수소의 사용으로 암모니아의 분해를 억제하게 되기 때문이다(참조문헌 5).

인듐을 함유한 상기 층들의 성장 후에, 소스 가스가 Mg 도프된 p형 Al_0.1Ga_0.9N 및 Mg 도프된 p형 GaN를 성장시키기 위해 변경되고, 이것에 의해 클래딩 층(1112)과 접촉층(1113)을 형성한다. Mg 도핑을 위한 소스로서, 비스(메틸싸이클로펜타디에닐)마그네슘이 사용된다. 이 소스는 액체이며, 일반적으로 고체 소스로 사용되는 비스(싸이클로펜타디에닐)마그네슘 보다 Mg 도핑 농도의 더욱 양호한 재현성을 나타낸다.

클래딩층(1112)과 접촉층(1113)이 형성된 후, 그 결과로서 생긴 구조가 이들 층에 추가되는 Mg를 활성시키기 위해 30분 동안 700℃의 질소 분위기에서 어닐링된다. SiO₂로 제조된 전류제한 절연층(114)은 RF 마그네트론 스퍼터 장치를 이용함으로써 접촉층(1113) 상에 형성되고, 개구 윈도우는 공지된 포토리소그라피 기술과 에칭 기술에 의하여 상기 전류제한 절연층(1114)에 형성된다. 개구 윈도우가 상기 전류제한 절연층(1114)에 형성된 후, 50㎚ 두께의 팔라듐 박막, 30㎚ 두께의 백금 박막 및 200㎚ 두께의 금 박막이 순차적으로 전자빔 증착장치를 이용함으로써 개구 윈도우를 포함하는 상기 전류제한 절연층(1114) 상에 증착되고 적층되고, 이것에 의해 p형 금속전극(1115)을 형성한다. 이 금속층은 리프트오프 기술에 의하여 패턴된다.

그런 후 클래딩층(1104)과 전극층(1103)은 상기 전극층(1103)의 일부를 노출시키기 위한 공지된 포토리소그라피 기술과 에칭 기술에 의하여 상기 전류제한 절연층(1114)으로부터 부분적으로 제거된다. n형 금속전극(1116)이 이러한 노출표면 상에 형성된다. 예를 들면, 접촉층(1113)에서 클래딩층(1104)까지의 범위에 있는 결정층은 에칭 가스로서 염소가스를 사용한 반응성 이온에칭에 의하여 에칭될 수 있다. n형 금속전극(1116)은 50㎚ 두께의 티타늄 박막, 30㎚ 두께의 백금 박막 및 200㎚ 두께의 금 박막을 적층하고 공지된 리프트오프 기술에 의하여 결과적으로 생긴 다중층구조를 패터닝함으로써 형성된다.

p형 금속전극(1115)과 n형 금속전극(1116)이 상술한 방식으로 형성된 후, 단결정 기판(1101)의 하부 표면은 원래 두께인 450㎛에서 200㎛로 단결정 기판(1101)을 얇게하기 위해 연마된다. 하부 표면은 경면마감처리된다. 단결정 기판(1101)의 하부 표면이 경면마감처리된 후, 그 결과로서 생긴 구조가 세척되고, 단결정 기판(1101)은 다이아몬드 스크라이버를 이용하여 소정의 크기로 절단됨으로써, 소자를 잘라낸다. 소자의 크기는 약 500㎛ 제곱으로 설정된다.

전류가 양극으로서 p형 금속전극(1115)과 음극으로서 n형 금속전극(1116)을 가지게 형성된 소자에 공급될 때, 단결정 기판(1101)의 하부 표면으로부터 나오는 푸른 빛을 띤 백색광이 관찰된다. 상술한 바와 같이, 제 4 실시예에 의해 얻은 발광은 푸른 빛을 띤 백색광이다. 그러나, 요망하는 특성을 갖는 방출색이 활성층과 상기 활성층의 두께를 형성하는 결정층의 조성물을 적절히 제어함으로써 얻어질 수 있다.

도 11에 있는 반도체 발광소자에서, 3개 활성층이 장벽층을 통해 서로 적층된다. 그러나, 본 발명은 이에 제한되지 않는다. 각각의 활성층과 이들 활성층의 두께를 형성하는 결정의 조성물을 적절히 설정하고, 각 층의 방출색을 설계함으로써, 백색부근의 발광이 장벽층을 통해 서로 적층된 2개의 활성층을 가지는 반도체 발광소자에 의하여 얻어 질 수 있다.

제 5 실시예

본 발명의 또 다른 실시예를 아래에 기술한다.

도 11에 도시된 반도체 발광소자에서, n형 금속전극(116)이 전극층(1103) 상에 형성된다. 그러나, 본 발명은 이에 제한되지 않는다. 전극층은 3개 발광부중 하나로 형성될 수 있으며, 금속전극이 이 층에 제공될 수 있다. 이 구조는 다음에 더 상세히 기술될 것이다. 도 12는 본 발명의 또 다른 실시예에 따른 반도체 발광소자의 예를 도시한다.

반도체 발광소자(발광 다이오드)는 (0001) 방향의 사파이어(단결정 Al₂O₃)로 제조된 330㎛ 두께의 단결정 기판(1201)의 표면 상에 GaN로 제조된 20㎚ 두께의 버퍼층(1202), GaN로 제조된 1㎛ 두께의 결정층(1203) 및 AlGaN로 제조된 1㎛ 두께의 클래딩층(제 1 클래딩층)(1204)을 포함한다. 예를 들면, 이러한 기판은 실리콘 카바이드(SiC), 산화아연(ZnO), 또는 리튬 갈산염(LiGaO₂)과 같은 결정으로 제조될 수 있다.

또한, 클래딩층(1204) 상에, InGaAlN으로 제조된 장벽층(1205), InN로 제조된 하부 활성층(제 1 활성층)(1206), InGaAlN으로 제조된 장벽층(1207), InN로 제조된 중간 활성층(제 2 활성층)(1208), InGaAlN으로 제조된 장벽층(1209), Si 도프의 n형 GaN로 제조된 전극층(1210), Si 도프의 n형 InGaAlN로 제조된 장벽층(1211), InN로 제조된 상부 활성층(제 3 활성층)(1212) 및 Mg 도프의 InGaAlN로 제조된 장벽층(1213)이 형성된다.

장벽층(1213) 상에, Mg 도프의 p형 Al_0.1Ga_0.9N로 제조된 0.5㎛ 두께의 클래딩층(1214) 및 Mg 도프의 p형 GaN로 제조된 0.1㎛ 두께의 접촉층(1215)이 형성된다.

SiO₂로 제조되고 약 20㎛ 직경을 갖는 실질적으로 원형개구 윈도우를 갖는 전류제한 절연층(1216)이 접촉층(1215) 상에 형성된다. 개구 윈도우를 통해 접촉층(1215)에 접촉한 p형 금속전극(1217)이 상기 전류제한 절연층(1216) 상에 형성된다. p형 금속전극(1217)은 접촉층(1215)에 직접 접촉한 50㎚ 두께의 팔라듐층과, 상기 팔라듐층 상에 형성된 30㎚ 두께의 백금층과, 상기 백금층 상에 형성된 200㎚ 두께의 금층으로 구성된 다중층 구조를 가진다.

또한, 도 12에서의 반도체 발광소자에서, 전극층(1210)은 형성된 각각의 층들을 부분적으로 에칭함으로써 형성된 노출영역과 이 노출영역에 있는 n형 금속전극(1218)을 가진다. n형 금속전극(1218)은 상기 노출영역에 직접 접촉한 50㎚ 두께의 티타늄층과, 30㎚ 두께의 백금층 및 200㎚ 두께의 금층으로 구성된 다중층을 갖는다.

상기 다중층 구조를 갖는 도 12의 반도체 발광소자에서, 제 1 발광구조는 장벽층(1205)과 하부 활성층(1206)에 의하여 형성되고, 제 2 발광구조는 장벽층(1207)과 중간 활성층(1208) 및 장벽층(1209)에 의하여 형성되며, 제 3 발광구조는 장벽층(1211)과 상부 활성층(1212) 및 장벽층(1213)에 의하여 형성된다. 각각의 발광구조의 방출파장은 제 1 발광구조가 가장 긴 방출파장을 가지고 제 3 발 광구조가 가장 짧은 방출파장을 가지도록 설정된다.

제 3 발광구조로부터 방출된 광의 일부는 제 2 발광구조 및 제 1 발광구조에 의하여 흡수되므로, 각각의 발광구조를 여기시킨다. 결과적으로, 제 1 및 제 2 발광구조는 고유 파장을 갖는 광빔을 방출한다. 제 1 및 제 2 발광구조에서 흡수되지 않는 제 3 발광구조로부터 방출된 광의 일부는 단결정 기판(1201)의 하부 표면으로부터 외부로 나온다. 제 2 발광구조로부터 방출된 광의 일부는 제 1 발광구조에 의하여 흡수되며, 나머지 부분은 단결정 기판(1201)의 하부 표면으로부터 외부로 나온다.

제 1 발광구조는 또한 제 2 발광구조로부터 방출된 광에 의하여 여기될 수 있다. 따라서 제 1 발광구조는 제 2 및 제 3 발광구조로부터 방출된 광에 의하여 여기되어 제 1 발광구조에 대한 고유 파장을 갖는 광을 방출한다. 억제되는 손실을 가지는 고효율 발광이 광추출 방향에 대한 위치관계를 고려하여 각각의 발광구조를 적층/배열함으로써 얻어질 수 있다. 제 1, 제 2 및 제 3 발광구조의 적절한 설계로 적외선, 가시광선 및 자외선 영역을 포함하는 광범위한 파장범위까지 단결정 기판(1201)의 하부 표면으로부터 방출된 광을 얻을 수 있다.

상술한 바에 따르면, 제 1 발광구조는 가장 긴 방출파장을 가지고, 제 3 발광구조는 가장 짧은 방출파장을 가진다. 그러나, 제 2 발광구조가 가장 긴 방출파장을 가질 수 있다. 이 경우, 각각의 방출파장은 제 2 발광구조 > 제 1 발광구조 > 제 3 발광구조를 만족시킨다. 이러한 배열에서 단결정 기판(1201),즉, 광추출 방향으로의 광전파를 고려하면, 제 3 발광구조로부터 방출된 광은 상술한 바와 같이 제 1 및 제 2 발광구조에 의하여 흡수된다. 그러나, 광추출 방향으로의 광전파는 상기 흡수와는 달리 어떠한 흡수도 당하지 않는다. 이는 요망하는 방출된 광을 얻기 위한 발광구조를 설계하는 것을 용이하게 한다.

도 12에 도시된 반도체 발광소자의 제조 방법을 아래에 기술한다. 수직형 반응기를 갖는 유기금속 기상 에피텍시 장비가 각각의 결정층의 형성을 위한 결정성장용으로 사용된다. 질소원으로서, 암모니아가 사용된다. 캐리어 가스로서, 질소 가스가 사용된다. 성장압력은 대기압으로 설정된다.

먼저, 기판 온도가 1,050℃로 설정되고, 사파이어로 제조된 단결정 기판의 표면(1201)은 수소 분위기에서 세척된다. 그리고 나서, 이러한 표면은 암모니아 분위기에서 질화된다. 그런 후, 기판 온도는 550℃로 설정되고, 버퍼층(1202)이 GaN 성장에 의하여 형성된다. 이러한 GaN의 성장에서, 트리에틸갈륨(TEG)이 사용되며, 상기 TEG는 낮은 증기압을 가지며, 작은 양의 Ga의 공급에 적합하고, 550℃의 저온에서 용이하게 분해되며, 성장층에서 취해지는 소스의 구성원소로서 어떠한 탄소도 허용되지 않는다는 점이다.

연이어, 단결정 기판(1201)은 단결정에 버퍼층(1202)을 형성하기 위해 9분간 1,050℃로 어닐링된다. GaN 결정이 결정층(1203)을 형성하기 위해 버퍼층(1202)에성장된다. 그런 후 단결정 기판의 온도는 1,020℃로 설정되고, Al_0.1Ga_0.9N이 클래딩층(1204)를 형성하기 위해 성장된다. 알루미늄원으로서, 트리에틸알루미늄(TMA)이 사용된다. 갈륨원으로서, 트리메틸갈륨(TMG)이 사용되며, 상기 TMG는 상대적으로 높은 증기압을 가진다.

연이어, 장벽층(1205), 하부 활성층(1206), 장벽층(1207), 중간 활성층(1208), 장벽층(1209), 전극층(1210), 장벽층(1211), 상부 활성층(1212), 장벽층(1213), 클래딩층(1214) 및 접촉층(1214)이 연속적인 결정성장(유기금속 기상 에피텍시)에 의하여 형성된다. 인듐을 함유한 이들 층의 성장에서, InN의 고체상에서 질소의 평형증기압이 높기 때문에, 성장온도는 약 500℃로 설정된다. 인듐원으로서, 트리메틸인듐(TMI)이 사용된다. 인듐을 함유한 이들 층의 성장에서 갈륨원으로서, TEG가 사용된다. 이는 TEG가 저온에서 분해되고 낮은 증기압을 가지므로, TMG와 비교할 때 결정층 상에 조성물 제어가 적합하기 때문이다.

이 경우, 인듐을 함유한 각 층의 성장에서, 금속 인듐의 석출을 방지함으로써 고품질의 합금층을 성장시키기 위해, 질소원으로서 암모니아 대 Ⅲ족 소스(TMI + TMA + TEG)의 비(Ⅴ/Ⅲ)는 660,000으로 설정된다. 인듐을 함유한 층들의 성장에서, 질소가 캐리어 가스 및 버블링 가스로서 모두 사용된다. 이는 캐리어 가스등과 같은 수소의 사용으로 암모니아의 분해를 억제할 것이기 때문이다(참조문헌 5).

수소로 희석되고 1ppm 농도를 갖는 실란(SiH₄) 가스가 Si로 각 층을 도프하는데 사용된다. Mg 도핑을 위한 소스로서, 비스(메틸싸이클로펜타디에닐)마그네슘이 사용된다. 이 소스는 액체이며, 일반적으로 고체 소스로 사용되는 비스(싸이클로펜타디에닐)마그네슘 보다 Mg 도핑농도의 더욱 양호한 재현성을 보인다.

클래딩층(1214)과 접촉층(1215)이 형성된 후, 그 결과로서 생긴 구조가 이들 층에 추가되는 Mg를 활성시키기 위해 30분 동안 700℃의 질소 분위기에서 어닐링된다. SiO₂로 제조된 전류제한 절연층(1216)은 RF 마그네트론 스퍼터 장치를 이용하여 접촉층(1215) 상에 형성되고, 개구 윈도우는 공지된 포토리소그라피 기술과 에칭 기술에 의하여 상기 전류제한 절연층(1216)에 형성된다. 개구 윈도우가 상기 전류제한 절연층(1216)에 형성된 후, 50㎚ 두께의 팔라듐 박막, 30㎚ 두께의 백금 박막 및 200㎚ 두께의 금 박막이 순차적으로 전자빔 증착장치를 이용함으로써 개구 윈도우를 포함하는 상기 전류제한 절연층(1216) 상에 증착되고 적층됨으로써, p형 금속전극(1217)을 형성한다. 이 금속층은 리프트오프 기술에 의하여 패턴된다.

그런 후 장벽층(1211)과 전극층(1210)은 상기 전극층(1210)의 일부를 노출시키기 위한 공지된 포토리소그라피 기술과 에칭 기술에 의하여 상기 전류제한 절연층(1216)으로부터 부분적으로 제거된다. n형 금속전극(1218)이 이러한 노출표면 상에 형성된다. 예를 들면, 접촉층(1215)에서 장벽층(1211)까지의 범위에 있는 결정층은 에칭 가스로서 염소가스를 사용한 반응성 이온에칭에 의하여 에칭될 수 있다. n형 금속전극(1218)은 50㎚ 두께의 티타늄 박막, 30㎚ 두께의 백금 박막 및 200㎚ 두께의 금 박막을 적층하고 공지된 리프트오프 기술에 의하여 결과적으로 생긴 다중층 구조를 패터닝함으로써 형성된다.

p형 금속전극(1217)과 n형 금속전극(1218)이 상술한 방식으로 형성된 후, 단결정 기판(1201)의 하부 표면은 원래 두께인 450㎛에서 200㎛로 단결정 기판(1201)을 얇게하기 위해 연마된다. 하부 표면은 경면마감처리된다. 단결정 기판(1201)의 하부 표면이 경면마감처리된 후, 그 결과로서 생긴 구조가 세척되고, 단결정 기판(1201)은 다이아몬드 스크라이버를 이용하여 소정의 크기로 절단됨으로써, 소자를 잘라낸다. 소자의 크기는 약 500㎛ 제곱으로 설정된다.

전류가 양극으로서 p형 금속전극(1217)과 음극으로서 n형 금속전극(1218)을 가지게 형성된 소자에 공급되면, 단결정 기판(1201)의 하부 표면으로부터 나오는 푸른 빛을 띤 백색광이 관찰된다. 상술한 바와 같이, 제 4 실시예에 의해 얻은 발광은 푸른 빛을 띤 백색광이다. 그러나, 요망하는 특성을 갖는 방출색은 활성층과 상기 활성층의 두께를 형성하는 결정층의 조성물을 적절히 제어함으로써 얻어질 수 있다.

각각의 활성층과 상기 활성층의 두께를 형성하는 결정의 조성물을 적절히 설정하고, 각 층의 방출색을 설계함으로써, 백색부근의 발광이 장벽층을 통해 서로 적층된 2개의 활성층을 가지는 반도체 발광소자에 의하여 얻어 질 수 있다.

실시예 6

본 발명의 또 다른 실시예를 아래에 기술한다.

도 13은 제 6 실시예에 다른 반도체 발광소자의 배열의 예를 도시한다. 이러한 반도체 발광소자는 동일한 단결정 기판 상에 형성된 3개의 발광 다이오드에 의하여 구성된다. 도 13은 결정 성장에서 박막 두께 방향으로 소자의 횡단면을 도시한다.

반도체 발광소자는 경면연마된 양면을 가지는 (0001) 방향의 사파이어(단결 정 Al₂O₃)로 제조된 330㎛ 두께의 단결정 기판(1301)의 상단 면에 GaN로 제조된 20㎚ 두께의 버퍼층(1302), Si 도프의 n형 GaN로 제조된 4㎛ 두께의 전극층(1303)들을 포함한다. 단결정 기판(1301)은 사파이어에 제한되지 않음을 주목하라. 예를 들면, 이러한 기판은 실리콘 카바이드(SiC), 산화아연(ZnO), 또는 리튬 갈산염(LiGaO₂)과 같은 결정으로 제조될 수 있다.

전극층(1303) 상에, Si 도프의 Al_0.1Ga_0.9N로 제조된 0.5㎛ 두께의 클래딩층(1304), 영역 A(제 1 발광부), 영역 B(제 2 발광부) 및 영역 C(제 3 발광부)가 형성된다. 상기 배열은 영역 A, B 및 C가 공통이지만 하기에 상술한 바와 같이, 발광영역이 다르다. 먼저, 영역 A는, 클래딩층(1304) 상에, Si 도프의 n형 Al_1-XAGa_XAN로 제조된 d_A㎚ 두께의 장벽층(1305a), In_1-YAGa_YAAN로 제조된 활성층(1036a) 및 Al_1-XAGa_XAN로 제조된 장벽층(1307a)을 포함한다. 영역 B는, 클래딩층(1304) 상에, Si 도프의 n형 Al_1-XBGa_XBN로 제조된 d_B㎚ 두께의 장벽층(1305b), In_1-YB Ga_YBAN로 제조된 활성층(1036b) 및 Al_1-XBGa_XBN로 제조된 장벽층(1307b)을 포함한다. 영역 C는, 클래딩층(1304) 상에, Si 도프의 n형 Al_1-XCGa_XCN로 제조된 d_C㎚ 두께의 장벽층(1305c), In_1-YCGa_YCAN로 제조된 활성층(1036c) 및 Al_1-XCGa_XCN로 제조된 장벽층(1307c)을 포함한다.

또한, 각각의 영역 A, B 및 C는 장벽층(1307a, 1307b 및 1307c)중 대응하는 하나에 Mg 도프의 p형 Al_0.1Ga_0.9N로 제조된 0.5㎛ 두께의 클래딩층(1308) 및 Mg 도프 의 p형 GaN로 제조된 0.1㎛ 두께의 접촉층(1309)을 포함한다. 각 활성층을 형성하는 InGaN는 Y=0으로 In_1-X-YGa_XAl_YN(0≤X, Y≤1, 0≤X+Y＜1)에 의하여 예가된다.

SiO₂로 제조되고 실질적으로 전류 주입영역을 제한하기 위해 약 20㎛의 직경을 각각 갖는 원형개구 윈도우를 갖는 전류제한 절연층(1216)이 영역 A, B 및 C에 공통으로 형성된다. 상기 개구 윈도우를 통해 각각의 장벽층(1307a, 1307b 및 1307c)과 접촉한 p형 금속전극(1311)이 상기 전류제한 절연층 상에 형성된다. 상기 p형 금속전극(1311)은 50㎚ 두께의 니켈층과 200㎚ 두께의 금층으로 구성된 다중층 구조를 갖는다.

n형 금속전극(1312)은 영역 A, B 및 C와는 다른 영역에 형성된다. n형 금속전극(1312)은 50㎚ 두께의 알루미늄층과 200㎚ 두께의 금층으로 구성된 다중층 구조를 갖는다.

제 6 실시예에서, 각각의 활성층은 작은 양의 Ga을 함유한 InN 또는 InGaN로부터 형성된다. 각 영역 A, B 및 C에서, 활성층과 장벽층의 조성물과 상기 활성층의 두께는 서로 다르게 제어된다. 이는 요망하는 발광색을 얻을 수 있게 한다. 각 장벽층의 밴드갭 에너지는 대응하는 활성층의 밴드갭 에너지보다 더 크게 설정됨을 주목하라.

각 활성층의 InN의 사용으로 각 활성층에 대한 InGaN의 사용과 비교할 때 기판의 재현성과 평면내 균일성이 크게 향상된다. 이는 InGaN 박막의 조성물이 성장공정에서 기상 및 고체상과에서 크게 차이가 나고 그 결과 제어가능성이 열등하게 되기 때문이다.

도 9는 InGaN 상에서의 조성물 제어결과를 도시한다. 도 9에 도시된 바와 같이, InGaN의 성장에서, 가스상 대 고체상의 조성물비는 500℃의 성장온도(기판 온도)에서 선형적이다. InGaN에 대한 조성물이 도 6에 도시된 혼합되지 않는 영역 외부에 있는 영역에서 선택됨을 주목하라. 그러나, 800℃의 성장온도에서, 기상 대 고체상의 조성물 비는 인듐(TMI)의 고체상 조성물 비가 높은 영역에서 비선형적이게 된다. 도 9에서 도시된 바와 같이, 유기금속 기상 에피텍시에서, 성장온도가 증가함에 따라, 성장공정의 InGaN 박막에서 취한 인듐의 양은 감소된다. 이는 InN의 질소 평형증기압이 GaN의 평형증기압보다 5차수 크기 때문이다.

상술한 바와 같이, 활성층에 대한 InN의 사용으로 조성물의 제어 필요성이 제거되고 활성층에 대한 InGaN의 사용과 비교할 때 성장공정의 재현성과 결정성의 균일성을 보장하게 할 수 있다. 또한, 어떠한 상분리도 원칙적으로 발생하지 않으므로, 균일한 조성물을 갖는 층을 얻을 수 있다.

상술한 제 6 실시예에 따른 반도체 발광소자에서, 단결정 기판(1301)의 하부 측면으로부터 나오는 광이 출력광으로서 사용된다. 이러한 경우, 전류제한 절연층(1310)의 개구부의 직경은 영역 A, B 및 C에서 20㎛로 균일하게 설정된다. 요망하는 색깔의 색조(tone)를 가지는 출력광을 얻기 위해, 각 영역에서의 구멍의 직경이 변경될 수 있다. 또한, 도 13에서 도시된 반도체 발광소자에서, 영역 A, B 및 C는 직선으로 배열되어 있다. 그러나, 명백히, 상기 영역들은 임의의 방식으로 배열될 수 있다.

제 6 실시예에서, 공통 p형 금속전극(1311)은 영역 A, B 및 C에 연결되어 있다. 그러나, p형 금속전극은 각각의 영역에 대해 개별적으로 제공될 수 있다. 또한, 제 6 실시예는 3영역이 형성된 경우를 예를 들고 있다. 그러나, 4이상 영역들이 더 높은 광출력을 얻기 위해 단일 기판상에 형성될 수 있다. 이 경우, 도 13에 도시된 영역과 같이 각각이 3 영역으로 구성된 많은 영역의 조합이 단일 기판상에 장착될 수 있다. 다른 방안으로, 다른 구조를 갖는 영역들이 단일 기판상에 장착될 수 있다. 이러한 배열로 반도체 발광소자로부터 얻은 광출력의 색깔 톤의 범위를 확장하고 광출력을 증가시킬 수 있다. 또한, 각각이 적색, 녹색 및 청색 광빔을 방출하는 영역으로 각각 구성된 다수의 조합이 디스플레이를 형성하기 위해 매트릭스 형태로 배열된다.

상술한 바와 같이, 도 13에서 도시된 반도체 발광소자에서, 활성층을 포함한 다수의 발광부가 일체적으로 단일 기판 상에 형성되므로, 3색 발광을 위한 각각의 소자 칩을 준비할 필요가 없다. 어떤 특정 제조장치 및 제조방법이 요구되지 않거나 어떠한 복잡한 조절이 요구되지 않는다. 따라서, 도 13에서 도시된 반도체 발광소자에 따르면, 소자가 최저가로 제공될 수 있다.

또한, 도 13에서 도시된 반도체 발광소자에 따르면, 각 소자는 종래 기술에서의 면적보다 더 작은 면적에 형성될 수 있으므로, 다수의 소자가 단일 기판상에 동시에 형성될 수 있다. 따라서, 반도체 발광소자 칩들이 절단됨으로써 얻어질 때, 더 많은 칩들이 얻어질 수 있다. 또한 이에 대해, 소자는 소위 체적 효율성으로 인해 저가로 제공될 수 있다. 또한, 얇은 소자가 형성될 수 있으므로, 소자들은 더 작은 장치에 장착될 수 있다.

도 13에서 도시된 반도체 발광소자 제조방법에 대하여 기술한다. 수직형 반응기를 가진 유기금속 기상 에피텍시의 장비가 각 결정층의 형성을 위한 결정성장용으로 사용된다. 질소원으로서, 암모니아가 사용된다. 캐리어 가스로서, 질소가스가 사용된다. 성장압력은 대기압으로 설정된다.

먼저, 기판 온도가 1,050℃로 설정되고, 사파이어로 제조된 단결정 기판의 표면(1301)이 암모니아 분위기에서 질화된다. 그런 후, 기판 온도는 550℃로 설정되고, GaN 버퍼층(1302)이 GaN 성장에 의하여 형성된다. 이러한 GaN의 성장에서, 트리에틸갈륨(TEG)이 갈륨원으로서 사용되며, 상기 TEG는 낮은 증기압을 가지고, 작은 양의 Ga의 공급에 적합하며, 550℃의 저온에서 용이하게 분해되고, 성장층에서 취해지는 소스의 구성원소로서 어떠한 탄소도 허용되지 않는다는 점이다.

연이어, 단결정 기판(1301)은 단결정에 버퍼층(1302)을 형성하기 위해 9분간 1,050℃로 어닐링된다. 그런 후 단결정 기판(1301)의 온도는 1,020℃로 설정되고, Si 도프된 n형 GaN가 전극층(1303)을 형성하기 위해 성장된다. 수소로 희석되고 1ppm농도를 갖는 실란(SiH₄) 가스가 Si로 각 층을 도프하는데 사용된다. 동일 소스가 (이후에 기술되는) 각 층을 성장하는 과정에서 Si 도핑을 위해 사용된다.

연이어, 영역 A와는 다른 영역들이 실리콘 산화물 박막으로 덮혀지고, Si 도프된 n형 Al_0.1Ga_0.9N이 클래딩층(1304)를 형성하기 위해 영역 A에 노출된 전극층(1303)의 일부에 성장된다. 상기 실리콘 산화물 박막은 선택적 성장 마스크 로서 역할을 한다. 알루미늄원으로서, 트리메닐알루미늄(TMA)이 사용된다. 갈륨원으로서 트리메틸갈륨(TMG)이 사용되며, 상기 TMG는 상대적으로 높은 증기압을 가진다. 영역 A에 있는 클래딩층(1304) 상에, Si 도프된 n형 Al_1-XAGa_XAN, In_1-YA Ga_YAAN및 Al_1-XAGa_XAN가 순차적으로 장벽층(1305a), 활성층(1036a) 및 장벽층(1307a)을 형성하기 위해 연속적인 결정 성장(유기금속 기상 에피텍시)에 의하여 성장된다.

장벽층(1307a)이 형성된 후, Mg 도프된 p형 Al_0.1Ga_0.9N이 클래딩층(1308)을 형성하기 위해 성장된다. Mg 도프된 p형 GaN이 접촉층(1309)을 형성하기 위해 클래딩층(1308) 상에 성장된다. Mg 도핑소스로서, 비스(메틸싸이클로펜타디에닐)마그네슘이 사용된다. 이 소스는 액체이며, 일반적으로 고체 소스로 사용되는 비스(클로펜타디에닐)마그네슘 보다 Mg 도핑농도의 더욱 재현성에서 잇점이 있다.

인듐을 함유한 이들 층의 성장에서, InN의 고체상에서의 질소 평형증기압이 높기 때문에, 성장온도는 약 500℃로 설정된다. 인듐원으로서, 트리메틸인듐(TMI)이 사용된다. 인듐을 함유한 이들 층의 성장에서 갈륨원으로서, TEG가 사용된다. TEG는 저온에서 분해되고 낮은 증기압을 가지므로 TMG와 비교할 때 결정층 상의 조성물 제어에 적합하다.

이러한 경우, 인듐을 함유한 각 층의 성장에서, 금속 인듐의 석출을 방지함으로써 고품질의 합금층을 성장시키기 위해, 질소원으로서 암모니아 대 Ⅲ족 소스(TMI + TMA + TEG)의 비(Ⅴ/Ⅲ)는 660,000으로 설정된다. 인듐을 함유한 층들의 성장에서, 질소가 캐리어 가스 및 버블링 가스로서 모두 사용된다. 이는 캐리어 가스등과 같은 수소의 사용으로 암모니아의 분해를 억제하기 때문이다(참조문헌 5). 상술한 설명은 (하기에 기술되는) 영역 B 및 C에 적용된다.

선택적 성장 마스크로서 성장되고 영역 A외의 다른 영역을 덮고 있는 실리콘 산화물 박막은, 예를 들면, 플루오르화수소산(hydrofluoric acid) 용액을 이용함으로써 제거된다. 그런 후, 실리콘 산화물로 제조된 선택적 성장 마스크가 영역 B외의 다른 영역을 덮게 형성된다. Si 도프된 n형 Al_0.1Ga_0.9N가 클래딩층(1304)을 형성하기 위해 영역 B에 노출된 전극층(1303) 상에 성장된다. Si 도프된 n형 Al_1-XBGa_XBN, In_1-YBGa_XBN 및 Al_1-XBGa_XBN가 장벽층(1305b), 활성층(1306b) 및 장벽층(1307b)을 형성하기 위해 연이은 결정성장에 의하여 영역 B에서 클래딩층(1304) 상에 순차적으로 성장된다. 장벽층(1307b)의 형성 후, Mg 도프된 p형 Al_0.1Ga_0.9N이 클래딩층(1308)을 형성하기 위해 성장된다. Mg 도프된 p형 GaN이 접촉층(1309)을 형성하기 위해 이 클래딩층 상에 성장된다.

영역 B이외 영역을 덮고 있는 선택적 성장 마스크가 제거되고, 영역 C이외 영역을 덮고 있는 선택적 성장 마스크가 형성된다. 그런 후, 상술한 바와 동일한 방식으로, Si 도프된 Al_0.1Ga_0.9N이 클래딩층(1304)을 형성하기 위해 영역 C에 노출된 전극층(1303) 상에 성장된다. 영역 C에 있는 클래딩층(1304) 상에, Si 도프된 n형 Al_1-XCGa_XCN, In_1-YCGa_XCN 및 Al_1-XCGa_XC N가 장벽층(1305c), 활성층(1306c) 및 장벽층(1307c)을 형성하기 위해 연이은 결정성장에 의하여 영역 C에서 클래딩층(1304) 상에 순차적으로 성장된다. 장벽층(1307c)의 형성 후, Mg 도프된 p형 Al_0.1Ga_0.9N가 클래딩층(1308)을 형성하기 위해 성장된다. Mg 도프된 p형 GaN가 접촉층(1309)을 형성하기 위해 이 클래딩층 상에 성장된다.

연이어, 그 결과로서 생긴 구조는 영역 A, B 및 C에 있는 클래딩층(1308)과 접촉층(1309)에 추가되는 Mg를 활성시키기 위해 30분 동안 700℃의 질소 분위기에서 어닐링된다. SiO₂로 제조된 전류제한 절연층(1310)은 RF 마그네트론 스퍼터 장치를 이용하여 영역 A, B 및 C에 있는 접촉층(1309) 상에 형성되고, 각 영역 A, B 및 C에 대한 개구 윈도우를 형성하기 위해 공지된 포토리소그라피 기술과 에칭 기술에 의하여 공정된다.

개구 윈도우가 상기 전류제한 절연층(1310)에 형성된 후, 50㎚ 두께의 팔라듐 박막, 30㎚ 두께의 백금 박막 및 200㎚ 두께의 금 박막이 순차적으로 전자빔 증착장치를 이용함으로써 개구 윈도우를 포함하는 상기 전류제한 절연층(1310)상에 증착하고 적층함으로써, 영역 A, B 및 C에 두루두루 p형 금속전극(1311)을 형성한다. 이러한 금속층은 리프트오프 기술에 의하여 패턴된다.

n형 금속전극(1312)은 영역 A, B 및 C와는 다른 전극층(1303)의 노출표면 상에 형성된다. n형 금속전극(1312)은 전극층(1303)의 노출표면 상에 50㎚ 두께의 알루미늄 박막 및 200㎚ 두께의 금 박막을 적층하고 공지된 포토리소그라피 기술과 에칭기술에 의하여 그 결과로서 생긴 다중층 구조를 패터닝함으로써 형성된다.

반도체 레이저 공동은 또한 도 13에 도시된 층 배열을 이용함으로써 구현될 수 있다. 도 13은 반도체 레이저 공동의 출구 단면을 도시한다. 이 경우, 1.5㎛ 폭을 갖는 홈이 각 영역 A, B 및 C의의 양단면에 도달하기 위해 도 13의 도시된 표면에 수직방향으로 확장한 전류제한 절연층(1310)에 형성된다. p형 금속전극(1311)은 각 홈을 따라 형성된다. 영역 A, B 및 C는 10㎛ 간격으로 배열됨을 주목하라. 도 13에 도시된 출구 단면은 벽개로 형성되며, 광출력은 도 13의 도시된 표면에 수직방향으로 이 출구 단면으로부터 추출된다.

제 7 실시예

본 발명의 또 다른 실시예를 아래에 기술한다.

도 14A 및 도 14B는 제 7 실시예에 따른 반도체 발광소자의 배열의 예를 도시한다. LED(발광 다이오드)가 예로 들어질 것이다. 도 14A 및 도 14B에 도시된 LED는 경면으로 연마된 양면, 즉, 상단면 및 하단면을 가지는 (0001) 방향의 사파이어(단결정 Al₂O₃)로 제조된 330㎛ 두께의 단결정 기판(1401)의 상단 면에 GaN로 제조된 20㎚ 두께의 버퍼층(1402), Si 도프의 n형 GaN로 제조된 4㎛ 두께의 전극층(1403) 및 Si 도프의 n형 AL_0.1Ga_0.9N로 제조된 0.5㎛ 두께의 전극층(1404)들을 포함한다. 단결정 기판(1401)은 사파이어에 제한되지 않음을 주목하라. 예를 들면, 이러한 기판은 실리콘 카바이드(SiC), 산화아연(ZnO), 또는 리튬 갈산염(LiGaO₂)과 같은 결정으로 제조될 수 있다.

도 14B에 도시된 활성층(1405)이 클래딩층(1404) 상에 형성된다. 활성층(1405)은 InN으로 제조된 다수의 아일런드(island)부(1405a)가 동일면에 배 열되는 구조를 갖는다. 예를 들면, 각각의 아일런드부(1405a)는 약 10㎚의 직경과 약 3㎚의 높이를 가지도록 형성된다. 이러한 방식으로 각 아일런드부(1405a)의 크기를 전자의 파동함수의 분산과 동일하거나 더 작도록 설정함으로써, 양자효과를 얻을 수 있다. 활성층(1405)에 기초한 반도체 발광소자의 방출파장은 각 아일런드부(1405a)의 크기에 의해 대부분 결정된다. 각 아일런드부(1405a)의 크기는 전자의 파동함수의 확산과 동일하거나 더 작도록하는데 제한되지 않으며, 더 커질 수 있음을 주목하라.

도 14B는 반구형 모양을 갖는 아일런드부(1405a)를 도시하고 있지만, 본 발명은 이에 제한되지 않는다. 예를 들면, 아일런드부(1405a)는 원통형, 프리즘(prism), 피라미드(pyramid), 또는 콘(cone) 모양일 수 있다. 또한, 도 14B를 참조하면, 아일런드부(1405a)는 동일 간격으로 배열된다. 그러나, 본 발명은 이에 제한되지 않는다. 아일런드부(1405a)는 비균일 간격으로 배열될 수 있다. 또한, 각 아일런드부(1405a)는 서로 완전히 고립되거나 아일런드부(1405a)를 형성하는 얇은 InN 박막을 통해 서로 연결되게 형성될 수 있다. 각각의 아일런드부(1405a)는 좁은 스펙트럼 범위로 방출되는 광을 얻기 위해 대부분 동일한 크기를 가지게 형성됨을 주목하라. 물론, 이러한 장치로부터 광범위한 스펙트럼 범위로 방출되는 광을 얻기 위해, 아일런드의 크기가 달라질 수 있다.

상술한 방식으로 다수의 아일런드부(1405a)로 인해 형성된 활성층(1405)이 언도프의 GaN로 제조된 10㎚ 두께의 성장 커버층(장벽층)(1406)으로 덮혀진다.

Mg 도프의 p형 Al_0.1Ga_0.9N로 제조된 0.5㎛ 두께의 클래딩층(1407)과 Mg 도프의 p형 GaN로 제조된 0.1㎛ 두께의 접촉층(1408)이 성장 커버층(1406) 상에 형성된다. SiO₂로 제조되고 실질적으로 전류 주입영역을 제한하기 위해 약 20㎛의 직경을 갖는 원형개구 윈도우를 갖는 전류제한 절연층(1409)이 접촉층(1408)상에 형성된다.

상기 개구 윈도우를 통해 접촉층(1408)과 접촉한 p형 금속전극(1410)이 상기 전류제한 절연층(1409) 상에 형성된다. 상기 p형 금속전극(1410)은 상기 접촉층(1408)과 직접 접촉한 50㎚ 두께의 니켈층과 상기 니켈층 상에 형성된 200㎚ 두께의 금층으로 구성된 다중층 구조를 갖는다. 전극층(1403)은 형성된 금속층 및 결정층을 부분적으로 에칭함으로써 형성된 노출영역과 상기 노출영역에 있는 n형 금속전극(1411)을 갖는다. n형 금속전극(1411)은 상기 노출영역과 직접 접촉한 50㎚ 두께의 알루미늄층과 상기 알루미늄층 상에 형성된 200㎚ 두께의 금층으로 구성된 다중층 구조를 갖는다.

도 14A 및 도 14B에 도시된 제 7 실시예에 따른 반도체 발광소자 제조방법이 하기에 기술될 것이다. 수직형 반응기를 갖는 유기금속 기상 에피텍시의 장비가 각 결정층의 형성을 위한 결정성장용으로 사용된다. 질소원으로서 암모니아가 사용된다. 캐리어 가스로서 질소가스가 사용된다. 성장압력은 대기압으로 설정된다.

먼저, 기판온도가 1,050℃로 설정되고, 사파이어로 제조된 단결정 기판(1401)이 암모니아 분위기에서 질화된다. 그런 후, 기판온도는 550℃로 설정되 고, 버퍼층(1402)이 GaN 성장에 의하여 형성된다. 이러한 GaN의 성장에서, 트리에틸갈륨(TEG)이 갈륨원으로서 사용되며, 상기 TEG는 낮은 증기압을 가지고, 작은 양의 Ga의 공급에 적합하며, 550℃의 저온에서 용이하게 분해되고, 어떠한 탄소도 성장층에서 취한 소스의 구성원소이지 않게 하는데 적합하다. 순차적으로, 단결정 기판(1401)은 단결정 내에 버퍼층(1402)을 형성하기 위해 9분간 1,050℃로 어닐링된다.

그런 후 단결정 기판의 온도는 1,020℃로 설정되고, Si도프된 n형 GaN 및 Si도프된 n형 Al_0.1Ga_0.9N가 전극층(1403)과 클래딩층(1404)을 형성하기 위해 순차적으로 성장된다. 이들 층의 기상성장을 위한 알루미늄원으로서, 트리메틸알루미늄(TMA)이 사용된다. 갈륨원으로서, 증기압이 상대적으로 높은 트리메틸갈륨(TMG)이 사용된다. 수소로 희석되고 1ppm농도를 갖는 실란(SiH₄) 가스는 Si로 각 층을 도프하는데 사용된다.

그런 후 InN가 다수의 아일런드부(1405a)로부터 형성된 활성층(1405)을 형성하기 위해 클래딩층(1404) 상에 섬형태로 성장된다. 먼저, 아일런드부(1405a)를 형성하는데 있어, InN이 클래딩층(1404) 상에 박막형태나 유사박막 상태로 성장된다. InN 성장에서, InN의 고체상에서 질소의 평형증기압이 높기 때문에, 기판온도는 500℃로 설정된다. 또한, 이러한 기상 성장에서, TMI가 인듐원으로서 사용된다. 이러한 성장공정에서, 금속 In의 석출을 방지함으로써 고품질의 InN을 성장시키기 위해, 암모니아 대 TMI, 즉, Ⅴ/Ⅲ의 비는 660,000으로 설정된다. 질소는 캐리어 가 스 및 버블링 가스로서 모두 사용된다. 이는 수소의 사용으로 암모니아의 분해를 억제할 것이기 때문이다.

InN이 상술한 방식의 박막 형태로 성장된 후, 이러한 박막은 700℃에서 20분간 질소 분위기에서 가열되다. 유사박막 InN층은 이러한 가열에 의하여 다수의 아일런드부(1405a)에 형성된다.

아일런드부(1405a)는 하기 방식으로 형성될 수 있다. 고품질의 InN은 금속 인듐의 석출을 방지하는 한편 상기 소스가스를 이용하여 성장되고, Ⅴ/Ⅲ비, 성장온도 및성장율이 하부층 상에 흡수되는 인듐 원자의 이동을 증진시키게 고안됨으로써 아일런드형태로 InN을 성장된다.

그런 후 활성층(1405)에 대한 에칭과 이러한 층의 결정성의 악화를 억제하기 위해, GaN는 아일런드부(1405a)를 덮고 있는 성장 커버층(1406)을 형성하기 위해 질소 캐리어 가스를 이용함으로써 InN의 성장온도와 동일 성장온도에서 성장된다. 성장 커버층(1406)은 InN으로 제조된 다수의 아일런드부(1405a)에 대해 장벽층이 된다.

성장 커버층(1406)이 형성된 후, 기판온도는 성장 커버층(1406)의 품질을 향상시키기 위해 1,020℃로 올려진다. 연이어, Mg 도프된 p형 Al_0.1Ga_0.9N 및 Mg 도프된 p형 GaN가 클래딩층(1407)과 접촉층(1408)을 형성하기 위해 순차적으로 성장된다. Mg 도핑 소스로서, 비스(메틸싸이클로펜타디에닐)마그네슘이 사용된다. 이 소스는 액체이며, 일반적으로 고체 소스로 사용되는 비스(싸이클로펜타디에닐)마그네슘 보 다 Mg 도핑농도의 제어가능성과 재현성이 우수하다.

클래딩층(1407) 및 접촉층(1408)이 형성된 후, 그 결과로서 생긴 구조는 이들 층에 첨가되는 Mg를 활성화하기 위해 30분간 700℃의 질소 분위기에서 어닐링된다.

상술한 각각의 결정층이 형성된 후, SiO₂로 제조된 전류제한 절연층(1409)이 RF 스퍼터 장치를 이용함으로써 접촉층(1408) 상에 형성되고 개구 윈도우가 공지된 포토리소그라피 기술과 에칭 기술에 의하여 상기 전류제한 절연층에 형성된다.

개구 윈도우가 전류제한 절연층(1409)에 형성된 후, 50㎚ 두께의 니켈 박막과 100㎚ 두께의 금 박막이 전자빔 증착장치를 이용하여 개구 윈도우를 포함한 상기 전류제한 절연층(1409) 상에 순차적으로 증착되고 적층됨으로써, p형 금속전극(1410)으로 역할을 하는 금속층을 형성한다. 그런 후, 노보랙계 포지티브 포토레지스트 패턴이 공지된 포토리소그라피 기술에 의하여 금속층 상에 형성되고, 하부층이 전극층(1403) 상에 노출 영역을 형성하기 위해 마스크로서 이러한 패턴을 이용함으로써 에칭된다. 이런 에칭에서, 예를 들면, 결정층 에칭은 염소가스를 사용한 반응성 이온에칭으로 수행된다.

상기 노출영역의 형성을 위한 에칭과, 포토레지스트 패턴의 제거와, 단결정 기판(1401)과 상기 기판 상에 형성된 구조의 세척 후, 50㎚ 두께의 알루미늄 박막과 200㎚ 두께의 금 박막이 전극층(1403)의 노출영역에 순차적으로 증착되고 그 결과로서 생긴 구조가 n형 금속전극(1411)을 형성하기 위해 패턴된다.

제조공정이 상술한 방식으로 n형 금속전극(1411)의 형성을 위해 완료된 후에, 그 결과로서 생긴 구조가 세척되고 단결정 기판(1401)이 다이아몬드 스크라이버를 이용하여 소정의 크기로 절단됨으로써, 소자를 잘라낸다. 소정의 전류가 소자를 작동하기 위해 잘라낸 소자에 공급되면, 방출된 광이 단결정 기판(1401)의 하단 측면으로부터 얻어진다.

상술한 바와 같이, 제 7 실시예에서, 활성층(1405)이 아일런드 형태로 고립된 다수의 아일런드부(1405a)로 구성된다. 다른 말로, 활성층(1405)은 분리된 양자우물 층의 집합 또는 다수의 양자 도트(quantum dots)로 구성된다. 이러한 배열을 갖는 반도체 발광소자에서, 방출파장은 각 아일런드부(1405a)와 모양과 상기 아일런드부(1405a)를 덮기 위해 형성된 조성물과 층의 두께(성장 커버층(1406))에 따라 변한다. 이는 아일런드부(1405a)를 형성하는 InN의 밴드갭 에너지가 InN으로 제조된 아일런드부(1405a)에 3차원적으로 가해진 압력(정수압(hydrostatic pressure))에 따라 변하기 때문이다.

InN과 같은 InGaAlN계 재료는 InGaAsP계 재료와 비교할 때 폭넓은 범위로 격자상수들이 다르므로, 아일런드부(1405a)에 변경된 조성물을 갖는 층을 덮음으로써 높은 정수압이 아일런드부(1405a)에 용이하게 가해질 수 있다. 따라서 InGaAlN계 재료의 이용으로 InGaAsP계 재료의 이용과 비교할 때 아일런드부(1405a)의 밴드갭 에너지를 크게 변경시킬 수 있다.

밴드갭 에너지는 이러한 방식으로 크게 변경될 수 있기 때문에, 도 14A 및 도 14B에 도시된 실시예의 반도체 발광소자에 따르면, 발광이 InN의 밴드갭 파장인 1.6㎛ 부근으로부터 자외선 영역 까지의 폭넓은 파장범위에서 얻어 질 수 있다.

아일런드부(1405a)가 InGaN와 같은 또 다른 InGaAlN계 재료로 제조된다 하더라도, 상기 효과와 유사한 효과를 얻을 수 있다. InN보다 밴드갭이 더 큰 In_1-X-YGa_XAl_YN(0≤X, Y≤1, 0≤X+Y＜1)계 재료를 사용한 아일런드부(1405a)를 형성함으로써, 더 짧은 파장을 갖는 광을 방출하도록 설계된 반도체 발광소자를 얻을 수 있다.

아일런드부(1405a)가 InN을 이용하여 형성되면, InGaN의 이용과 비교할 때 아일런드부(1405a)의 제조시에 높은 재현성과 평면내 균일성이 얻어질 수 있다. 이에 대한 이유가 하기에 기술될 것이다.

이유 1

InN과는 다른 재료, 예를 들면, InGaN의 기상성장에서, 기상에서의 각 원소의 조성물은 고체상에서의 조성물과 다르다.

도 9에 도시된 바와 같이, TMI의 공급양은 트리메틸인듐(TMI)의 공급비(TMI/(TMI+TEG))를 트리에틸갈륨(TEG)과 TMI의 합으로 변경함으로써 증가됨에 따라, InGaN에서 In의 비가 증가된다.

이러한 기상/고체상 관계는 500℃ 성장온도에서 선형적이다. 그러나, 성장온도가 800℃로 증가되고 높은 In 조성물을 갖는 InGaN가 성장되면, 기상/고체상 관계는 비선형적이게 된다. 또한, 온도의 증가와 함께, 취해지는 인듐의 양이 감소된다. 이는 InN의 질소 평형증기압이 GaN의 평형증기압보다 5차수 더 크기 때문이다.

이유 2

도 6에 도시된 바와 같이, InGaN의 경우에, 상분리가 종종 일어난다. 도 6에 도시된 바와 같이, 열평형상태 하에서, 성장될 수 없는 조성물 영역, 즉 상분리가 일어나는 폭넓은 영역이 있다. 그러나, InN은 이원 화합물이므로, 상술한 바와 같은 어떠한 상분리도 원칙적으로 일어나지 않는다. 따라서 InN의 사용으로 아일런드부(1405a)의 제조에서 높은 재현성과 평면내 균일성을 얻을 수 있다.

이유 3

클래딩층(1404) 상에 In 원자와 Ga 원자 사이의 흡수율과 이동율의 차이가 또한 큰 요인이다.

도 14A를 참조하면, 활성층(1405)은 다수의 아일런드부(1405a)를 갖는 한 층으로부터 형성된다. 그러나, 본 발명은 이에 제한되지 않는다. 활성층(1405)은 성장 커버층(1406)을 통해 각각이 다수의 아일런드부(1405a)로 구성된 다수의 층을 적층함으로써 형성될 수 있다.

제 8 실시예

본 발명의 또 다른 실시예를 아래에 기술한다.

도 15는 제 8 실시예에 따른 반도체 발광소자의 배열의 예를 도시한다. 이러한 반도체 발광소자는 3 발광층을 갖는 백색 발광 다이오드이다. 도 15는 결정 성장에서 두께방향으로의 소자의 횡단면을 도시한다.

이런 반도체 발광소자는 (0001) 방향의 사파이어(단결정 Al₂O₃)로 제조된 330㎛ 두께의 단결정 기판(1501)의 면상에 GaN로 제조된 20㎚ 두께의 버퍼층(1502)과 Si 도프의 n형 GaN로 제조된 4㎛ 두께의 전극층(1503)의 연이은 층들을 포함한다. 단결정 기판(1501)은 사파이어에 제한되지 않음을 주목하라. 예를 들면, 이러한 기판은 실리콘 카바이드(SiC), 산화아연(ZnO), 또는 리튬 갈산염(LiGaO₂)과 같은 결정으로 제조될 수 있다.

전극층(1503) 상에, Si 도프의 n형 InGaAlN로 제조된 장벽층(1504), 양자우물로서 역할을 하고 In_XGa_1-XN로 제조된 하부 활성층(1505), InGaAlN로 제조된 장벽층(1506), 양자우물로서 역할을 하고 In_YGa_1-YN로 제조된 중간 활성층(1507) 및 InGaAlN로 제조된 장벽층(1508)이 형성된다. 하부 활성층(1505)과 중간 활성층(1507)에서, X＜Y임을 주목하라. 장벽층(1506 및 1508)은 나머지 층들에 대한 Si 양보다 더 작은 양의 Si로 도프된 n형 층들로 형성될 수 있다.

InN으로 제조된 다수의 아일런드부가 동일면에 배열되는 구조를 갖는 층으로 인해 형성되는 상부 활성층(1509)이 장벽층(1508) 상에 형성된다.

예를 들면, 상부 활성층(1509)을 형성하는 각각의 다수의 아일런드부는 도 14B에 도시된 아일런드부(1405a)와 같이 약 10㎚의 직경과 약 3㎚의 높이를 갖는다. 이런 방식으로 각 아일런드부의 크기를 전자의 파동함수의 분산과 동일하거나 더 작도록 설정함으로써, 양자효과를 얻을 수 있다. 활성층(1509)에 기초한 반도체 발광소자의 방출파장은 각 아일런드부의 크기에 의해 대부분 결정된다. 각 아일런드부의 크기는 전자의 파동함수의 확산과 동일하거나 더 작도록 하는데 제한되지 않으며, 더 커질 수 있음을 주목하라.

각 아일런드부의 형태는 반구형 모양에 제한되지 않음을 주목하라. 예를 들면, 아일런드부는 원통형, 프리즘, 피라미드, 또는 콘 모양일 수 있다. 또한, 아일런드부는 동일 간격으로 또는 비균일 간격으로 배열될 수 있다. 또한, 각 아일런드부는 서로 완전히 고립되거나 아일런드부를 형성하는 얇은 InN 박막을 통해 서로 연결되게 형성될 수 있다. 각각의 아일런드부는 거의 동일한 크기를 가지도록 형성됨을 주목하라.

상술한 방식으로 다수의 아일런드부로 인해 형성된 활성층(1509)이 Mg 도프의 p형 InGaAlN로 제조된 0.5㎛ 두께의 장벽층(1510)으로 덮혀진다. Mg 도프의 p형 Al_0.1Ga_0.9N로 제조된 0.5㎛ 두께의 클래딩층(1511)과 Mg 도프의 p형 GaN로 제조된 0.1㎛ 두께의 접촉층(1512)이 장벽층(1510) 상에 형성된다.

SiO₂로 제조되고 실질적으로 약 20㎛의 직경을 갖는 원형개구 윈도우를 갖는 전류제한 절연층(1513)이 접촉층(1512)상에 형성된다. 상기 개구 윈도우를 통해 접촉층(1512)과 접촉한 p형 금속전극(1514)이 상기 전류제한 절연층(1513) 상에 형성된다. 도시되지는 않았으나, p형 금속전극(1514)은 상기 접촉층(1512)과 직접 접촉한 50㎚ 두께의 팔라듐층과 상기 팔라듐층 상에 형성된 30㎚ 두께의 백금층과, 상기 백금층 상에 형성된 200㎚ 두께의 금층으로 구성된 다중층 구조를 갖는다.

전극층(1503)은 형성된 결정층을 부분적으로 에칭함으로써 형성된 노출영역을 가지고, n형 금속전극(1515)은 상기 노출영역에 형성됨을 주목하라. 도시되지는 않았으나, n형 금속전극(1515)은 상기 노출영역과 직접 접촉한 50㎚ 두께의 티타늄층과 상기 티타늄층 상에 형성된 30㎚ 두께의 백금층과, 상기 백금층 상에 형성된 200㎚ 두께의 금층으로 구성된 다중층 구조를 갖는다. 상기 반도체 발광소자는 도 14A에 도시된 실시예의 반도체 발광소자 제조방법과 동일한 제조방법으로 제조될 수 있다.

상기 배열을 갖는 제 8 실시예에 따른 반도체 발광소자에서, 제 1 발광구조는 장벽층(1504), 하부 활성층(1505) 및 장벽층(1506)에 의하여 형성된다. 제 2 발광구조는 장벽층(1506), 중간 활성층(1507) 및 장벽층(1508)에 의하여 형성된다. 제 3 발광구조는 장벽층(1508), 상부 활성층(1509) 및 장벽층(1510)에 의하여 형성된다.

각 발광구조의 방출파장은 제 1 발광구조가 가장 짧은 방출파장을 가지고 제 3 발광구조가 가장 긴 방출파장을 가지도록 하기에 기술되는 방식으로 각 활성층의 조성물과 두께를 제어함으로써 설정된다. 즉, 발광구조가 단결정 기판(1501)에 더 가까이 위치될수록, 방출파장이 더 짧아지게 된다(밴드갭이 더 크게 된다). 따라서, 제 3 발광구조로부터 방출된 광이 제 2 발광구조 및 제 1 발광구조에 의하여 흡수됨이 없이 단결정 기판(1501)의 하부면으로부터 나온다.

제 1 발광구조 측으로 나오는 제 2 발광구조로부터 방출된 광은 제 1 발광구조에 의하여 흡수됨이 없이 단결정 기판(1501)의 하부면으로부터 나온다. 제 3 발광구조 측으로 나오는 제 2 발광구조로부터 방출된 광은 제 3 발광구조에 의하여 부분적으로 흡수된다. 제 3 발광구조는 제 3 발광구조에 의해 흡수된 광에 의하여 광을 방출하도록 여기된다. 즉, 제 2 발광구조로부터 나오고 제 3 발광구조에 의하여 흡수된 광은 제 3 발광구조로부터 방출된 광의 파장과 동일한 파장을 갖는 광으로 변환된다. 이러한 광은 제 2 및 제 1 발광구조에 의하여 흡수됨이 없이 단결정 기판(1501)으로부터 나온다.

단결정 기판(1501)으로 나오는 제 1 발광구조로부터 방출된 광의 일부는 단결정 기판(1501)의 하부 면으로부터 직접 나온다. 제 2 및 제 3 발광구조로 나오는 제 1 발광구조로부터 방출된 광의 일부는 각 발광구조로부터 방출된 광의 파장과 동일한 파장을 갖는 광으로 변환되는 각 발광구조에 의하여 부분적으로 흡수된다. 상술한 바와 같이, 각 변환된 광은 단결정 기판(1501)의 하부면으로부터 발광구조중 대응하는 하나로부터 나온 광으로 나타난다. 고효율 발광은 이런 방식으로 광추출방향에 대한 발광층의 적층순서를 설계함으로써 얻을 수 있다. 각 발광구조들 사이에서 방출파장의 관계는 상술한 바에 제한되지 않음을 주목하라. 예를 들면, 제 2 발광구조가 가장 긴 방출파장을 가질 수 있다.

전류가 양극으로서 p형 금속전극(1514)과 음극으로서 n형 금속전극(1515)을 가지게 형성된 소자에 공급되면, 단결정 기판(1501)의 하부 표면으로부터 나오는 푸른 빛을 띤 백색광이 관찰된다. 이러한 반도체 발광소자로부터 얻은 발광색은 각 활성층의 구조요인, 즉, 각층의 조성물과 두께, 각 아일런드부의 직경 및 각 영역 주위로 결정층(장벽층)의 조성물과 두께를 제어함으로써 변경될 수 있다.

도 15에 있는 반도체 발광소자에서, 3개 활성층은 장벽층을 통해 서로 적층된다. 그러나, 본 발명은 이에 제한되지 않는다. 각각의 활성층과 상기 활성층의 두께를 형성하는 결정의 조성물을 적절히 설정하고, 각 층의 방출색을 설계함으로써, 백색부근의 발광이 심지어 장벽층을 통해 서로 적층된 2개의 활성층을 가지는 반도체 발광소자에 의하여 얻어 질 수 있다.

또한, 하부 활성층(1505) 또는 중간 활성층(1507)은 InGaN 또는 InN로 제조된 다수의 아일런드부로 구성될 수 있다.

도 15에 도시된 상기 반도체 발광소자에 따르면, 도 11에 도시된 상기 반도체 발광소자와 같이, 3색 발광을 위한 분리된 소자 칩을 준비할 필요가 없다. 어떠한 특정 제조장치나 제조공정도 요구되지 않으며, 또는 어떠한 복잡한 조절이 요구되지 않는다. 따라서, 도 15에 도시된 반도체 발광소자에 따르면, 소자가 최저가로 제공될 수 있다.

또한, 도 15에 도시된 반도체 발광소자에 따르면, 각 소자가 종래보다 작은 면적으로 형성될 수 있므로, 다수의 소자들이 단일 기판 상에 동시에 형성될 수 있다. 따라서, 반도체 발광소자 칩이 절단될 질 때, 더 많은 칩들을 얻을 수 있다. 또한 이에 대해, 소자들은 소위 체적 효율성으로 인해 최저가로 제공될 수 있다. 게다가, 얇은 소자들이 형성되므로, 소자들이 더 작은 장치에 장착될 수 있다.

제 9 실시예

본 발명의 또 다른 실시예를 아래에 기술한다.

도 16은 제 9 실시예에 따른 반도체 발광소자의 배열의 예를 도시한다. 이러한 반도체 발광소자는 3 발광층을 갖는 백색 발광 다이오드이다. 도 16은 결정 성장에서 두께방향으로의 소자의 횡단면을 도시한다.

이런 반도체 발광소자는 (0001) 방향의 사파이어(단결정 Al₂O₃)로 제조된 330㎛ 두께의 단결정 기판(1601)의 면 상에 GaN로 제조된 20㎚ 두께의 버퍼층(1602)과 GaN로 제조된 1㎛ 두께의 반도체층(1603)의 연이은 층들을 포함한다. 단결정 기판(1601)은 사파이어에 제한되지 않음을 주목하라. 예를 들면, 이러한 기판은 실리콘 카바이드(SiC), 산화아연(ZnO), 또는 리튬 갈산염(LiGaO₂)과 같은 결정으로 제조될 수 있다.

AlGaN로 제조된 1㎛ 두께의 클래딩층(1604), InGaAlN로 제조된 장벽층(1605)과 InN로 제조된 다수의 아일런드부가 동일면에 배열되는 구조를 갖는 층으로 인해 형성되는 하부 활성층(1606)이 반도체층(1603) 상에 형성된다. 예를 들면, 하부 활성층(1606)을 형성하는 각각의 다수의 아일런드부는 도 14B의 아일런드부(1405a)와 같이 약 10㎚의 직경과 3㎚의 높이를 가지도록 형성된다. 이런 방식으로 각 아일런드부의 크기를 전자의 파동함수의 분산과 동일하거나 더 작도록 설정함으로써, 양자효과를 얻을 수 있다. 하부 활성층(1606)에 기초한 반도체 발광소자의 방출파장은 각 아일런드부의 크기에 의해 대부분 결정된다. 각 아일런드부의 크기는 전자의 파동함수의 확산과 동일하거나 더 작도록하는데 제한되지 않으며, 더 커질 수 있음을 주목하라.

각 아일런드부의 형태는 반구형 모양에 제한되지 않음을 주목하라. 예를 들면, 아일런드부는 원통형, 프리즘, 피라미드, 또는 콘 모양일 수 있다. 또한, 아일런드부는 동일 간격으로 또는 비균일 간격으로 배열될 수 있다. 또한, 각 아일런드 부는 서로 완전히 고립되거나 아일런드부를 형성하는 얇은 InN 박막을 통해 서로 연결되게 형성될 수 있다. 각각의 아일런드부는 거의 동일한 크기를 가지도록 형성됨을 주목하라.

상술한 방식으로 형성된 다수의 아일런드부로 인해 형성된 하부 활성층(1606)은 InGaAlN로 제조된 장벽층(1607)으로 덮혀진다. In_YGa_1-YAlN로 제조되고 양자우물로서 역할을 하는 중간 활성층(1608)과 InGaAlN로 제조된 장벽층(1609)이 상기 장벽층(1607) 상에 형성된다.

Si 도프의 n형 GaN로 제조된 전극층(1610)이 상기 장벽층(1609) 상에 형성된다. Si 도프의 n형 InGaAlN로 제조된 장벽층(1611)이 상기 전극층(1610) 상에 형성된다. In_XGa_1-XN로 제조되고 양자우물로서 역할을 하는 상부 활성층(1612)이 상기 장벽층(1611) 상에 형성된다. 중간 활성층(1608)과 상부 활성층(1612)에서, X＜Y임을 주목하라.

Mg 도프의 p형 InGaAlN로 제조된 장벽층(1613)이 상기 상부 활성층(1612) 상에 형성된다. Mg 도프의 p형 Al_0.1Ga_0.9N로 제조된 0.5㎛ 두께의 클래딩층(1614)과 Mg 도프의 p형 GaN로 제조된 0.1㎛ 두께의 접촉층(1615)이 장벽층(1613) 상에 형성된다.

SiO₂로 제조되고 실질적으로 약 20㎛의 직경을 갖는 원형개구 윈도우를 갖는 전류제한 절연층(1616)이 접촉층(1615)상에 형성된다. 상기 개구 윈도우를 통해 접촉층(1616)과 접촉한 p형 금속전극(1617)이 상기 전류제한 절연층(1616) 상에 형성 된다. 도시되지는 않았으나, p형 금속전극(1617)은 상기 접촉층(1615)과 직접 접촉한 50㎚ 두께의 팔라듐층과 상기 팔라듐층 상에 형성된 30㎚ 두께의 백금층과, 상기 백금층 상에 형성된 200㎚ 두께의 금층으로 구성된 다중층 구조를 갖는다.

전극층(1610)은 형성된 각 층을 부분적으로 에칭함으로써 형성된 노출영역을 가지고, n형 금속전극(1618)이 상기 노출영역에 형성됨을 주목하라. 도시되지는 않았으나, n형 금속전극(1618)은 상기 노출영역과 직접 접촉한 50㎚ 두께의 티타늄층과, 30㎚ 두께의 백금층 및 200㎚ 두께의 금층으로 구성된 다중층 구조를 갖는다. 상기 반도체 발광소자는 도 14A에 도시된 실시예의 반도체 발광소자 제조방법과 동일한 제조방법으로 제조될 수 있다.

상기 배열을 갖는 제 9 실시예에 따른 반도체 발광소자에서, 제 1 발광구조는 장벽층(1605), 하부 활성층(1606) 및 장벽층(1607)에 의하여 형성된다. 제 2 발광구조는 장벽층(1607), 중간 활성층(1608) 및 장벽층(1609)에 의하여 형성된다. 제 3 발광구조는 장벽층(1611), 상부 활성층(1612) 및 장벽층(1613)에 의하여 형성된다.

각 발광구조의 방출파장은 제 1 발광구조가 가장 긴 방출파장을 가지고 제 3 발광구조가 가장 짧은 방출파장을 가지도록 각 활성층의 조성물과 두께를 제어함으로써 설정된다. 즉, 발광구조가 단결정 기판(1601)에 더 멀리 위치될수록, 방출파장이 더 짧아지게 된다(밴드갭이 더 크게 된다). 따라서, 전류 주입에 대한 제 3 발광구조로부터 방출된 광이 제 2 발광구조 및 제 1 발광구조에 의하여 부분적으로 흡수되고, 흡수되지 않은 나머지 부분이 단결정 기판(1601)의 하부면으로부터 나온 다.

제 2 발광구조는 제 2 발광구조에서 흡수된 제 3 발광구조로부터 방출된 광에 의하여 여기된다. 결과적으로, 제 2 발광구조에 대한 고유파장을 갖는 발광이 생성된다. 제 2 발광구조에 의해 생성된 발광의 일부는 제 1 발광구조에 의하여 흡수되고 제 1 발광구조에서 흡수되지 않은 나머지 부분은 단결정 기판(1601)으로부터 나온다. 마지막으로, 제 1 발광구조는 제 3 및 제 2 발광구조로부터 나온 광을 흡수한다. 제 1 발광구조는 제 1 발광구조에 대한 고유파장을 갖는 발광을 생성하기 위해 흡수된 광에 의하여 여기된다. 이러한 광은 또한 단결정 기판(1601)의 하부면으로부터 나온다.

상술한 바와 같이, 또한 도 16에서의 반도체 발광소자에서, 고효율의 백색발광은 광여기 윈도우로서 역할을 하는 단결정 기판(1601)에 대해 위치관계를 고려하여 제 1 발광구조에서 제 3 발광구조의 적층순서를 설계함으로써 소량의 손실로 얻을 수 있다. 제 1 발광구조에서 제 3 발광구조의 적절한 설계로 적외선, 가시광선 및 자외선 영역을 포함하는 폭넓은 파장범위의 발광을 얻을 수 있다. 각각의 발광구조 사이에서 방출파장의 관계는 상술한 바에 제한되지 않음을 주목하라. 예를 들면, 제 2 발광구조가 가장 긴 방출파장을 가질 수 있다.

예를 들면, 전류가 양극으로서 p형 금속전극(1617)과 음극으로서 n형 금속전극(1618)을 가지게 형성된 소자에 공급되면, 단결정 기판(1601)의 하부 표면으로부터 나오는 푸른 빛을 띤 백색광이 관찰된다. 이러한 반도체 발광소자로부터 얻은 발광색은 각 활성층의 구조요인, 즉, 각층의 조성물과 두께, 각 아일런드부의 직경 및 각 영역 주위로 결정층(장벽층)의 조성물과 두께를 제어함으로써 변경될 수 있다.

도 16에 있는 반도체 발광소자에서, 3활성층은 장벽층을 통해 서로 적층된다. 그러나, 본 발명은 이에 제한되지 않는다. 각각의 활성층과 상기 활성층의 두께를 형성하는 결정의 조성물을 적절히 설정하고, 각 층의 방출색을 설계함으로써, 백색부근의 발광이 심지어 장벽층을 통해 서로 적층된 2개의 활성층을 가지는 반도체 발광소자에 의하여 얻어 질 수 있다.

또한, 중간 활성층(1608) 및 하부 활성층(1612)은 InGaN 또는 InN로 제조된 다수의 아일런드부로 형성될 수 있다.

이 실시예의 제조방법을 아래에 기술한다.

수직형 반응기를 갖는 유기금속 기상 에피텍시 장비가 각 결정층의 형성을 위한 결정성장용으로 사용된다. 질소원으로서 암모니아가 사용된다. 캐리어 가스로서, 만일 다른 것이 특정되지 않으면, 수소 가스가 사용됨을 주목하라. 성장압력은 대기압으로 설정된다.

먼저, 기판 온도가 1,050℃로 설정되고, 사파이어로 제조된 단결정 기판의 표면(1601)은 암모니아 분위기에서 질화된다. 그런 후, 기판 온도는 550℃로 설정되고, 버퍼층(1602)이 GaN 성장에 의하여 형성된다. 이러한 GaN의 성장에서, 트리에틸갈륨(TEG)이 갈륨원으로서 사용되며, 상기 TEG는 낮은 증기압을 가지고, 작은 양의 Ga의 공급에 적합하며, 550℃의 저온에서 용이하게 분해되고, 성장층에서 취해지는 소스의 구성원소로서 어떠한 탄소도 허용되지 않는다는 점이다. 연이어, 단 결정 기판(1601)은 단결정에 버퍼층(1602)을 형성하기 위해 9분간 1,050℃로 어닐링된다.

그런 후 단결정 기판의 온도는 1,020℃로 설정되고, GaN 및 Al_0.1Ga_0.9N가 반도체층(1603) 및 클래딩층(1604)을 형성하기 위해 순차적으로 성장된다. 이들 층의 기상성장을 위한 알루미늄원으로서, 트리메틸알루미늄(TMA)이 사용된다. 갈륨원으로서 트리메틸갈륨(TMG)이 사용되며, 상기 TMG는 상대적으로 높은 증기압을 가진다.

InGaAlN, In_XGa_1-XN, InGaAlN, In_YGa_1-YN, InGaAlN, Si 도프된 n형 GaN, Si 도프된 n형 InGaAlN가 장벽층(1605), 하부 활성층(1606), 장벽층(1607), 중간 활성층(1608), 장벽층(1609), 전극층(1610) 및 장벽층(1611)을 형성하기 위해 클래딩층(1604) 상에 연속해서 성장된다.

하부 활성층(1606)을 형성하는데 있어, InN이 다수의 아일런드부를 형성하기 위해 아일런드 형태로 성장된다. 아일런드부를 형성하는데 있어, 먼저, InN이 장벽층(1605) 상에 박막형태 또는 유사박막 상태로 성장된다. InN의 성장에서, InN의 고체상에서의 질소 평형증기압이 높기 때문에, 기판의 온도는 550℃로 설정된다. 또한, 이러한 기상 성장에서, 트리메틸인듐(TMI)이 인듐원으로서 사용된다. 이러한 성장공정에서, 금속 In의 석출을 방지함으로써 고품질의 InN을 성장시키기 위해, 암모니아 대 TMI, 즉, Ⅴ/Ⅲ의 비는 660,000으로 설정된다. 질소는 캐리어 가스 및 버블링 가스로서 모두 사용된다.

InN이 상술한 방식의 박막 형태로 성장된 후, 이러한 박막은 700℃에서 20분간 질소 분위기에서 가열된다. 유사박막 InN층은 이러한 가열에 의하여 다수의 아일런드부에 형성된다.

인듐을 함유한 각 층의 결정성장에서, InN의 고체상에서의 질소 평형증기압이 높기 때문에, 성장온도(기판온도)는 550℃로 설정된다. 인듐원으로서, 트리메틸인듐(TMI)이 사용된다. 인듐을 함유한 각 층의 결정성장에서 Ga 소스로서, TEG가 사용된다. 이는 TEG가 저온에서 분해되고 낮은 증기압을 가지므로, TMG와 비교할 때 결정층 상에서의 조성물 제어에 적합하다.

상술한 각 층의 결정성장에서, 금속 In의 석출을 방지함으로써 고품질의 InN을 성장시키기 위해, 암모니아 대 (TMI + TMA + TEG)의 비, 즉, Ⅴ/Ⅲ는 660,000으로 설정된다. 질소가 TMI 캐리어 가스 및 버블링 가스로서 모두 사용된다. 이는 캐리어 가스와 같은 수소의 사용으로 암모니아의 분해를 억제할 것이기 때문이다(참조문헌 7). 수소로 희석되고 1ppm농도를 갖는 실란(SiH₄) 가스는 Si로 각 층을 도프하는데 사용된다.

그런 후 상부 활성층(1612)이 장벽층(1611) 상에 형성된다. Mg 도프된 p형 InGaAlN이 아일런드부를 덮도록 장벽층(1613)을 형성하기 위해 상부 활성층(1612) 상에 성장된다.

장벽층(1613)이 형성된 후, Mg 도프된 p형 Al_0.1Ga_0.9N과 Mg 도프된 p형 GaN이 클래딩층(1614)과 접촉층(1615)를 형성하기 위해 순차적으로 성장된다. Mg 도핑소 스로서, 비스(메틸싸이클로펜타디에닐)마그네슘이 사용된다. 이 소스는 액체이며, 일반적으로 고체 소스로 사용되는 비스(싸이클로펜타디에닐)마그네슘 보다 Mg 도핑농도의 제어가능성과 재현성이 우수하다.

장벽층(1613), 클래딩층(1614) 및 접촉층(1615)이 형성된 후, 그 결과로서 생긴 구조는 이들 층에 첨가되는 Mg를 활성화하기 위해 30분간 700℃의 질소 분위기에서 어닐링된다.

상술한 각각의 결정층이 형성된 후, SiO₂로 제조된 전류제한 절연층(1616)이 RF 스퍼터 장치를 이용하여 접촉층(1615) 상에 형성되고, 개구 윈도우는 공지된 포토리소그라피 기술과 에칭 기술에 의하여 상기 전류제한 절연층(1616)에 형성된다.

개구 윈도우가 전류제한 절연층(1616)에 형성된 후, 50㎚ 두께의 니켈 박막 및 100㎚ 두께의 금 박막이 전자빔 증착장치를 이용함으로써 개구 윈도우를 포함하는 상기 전류제한 절연층(1616)상에 순차적으로 증착되고 적층됨으로써, p형 금속전극(1617)으로서 역할을 하는 금속층을 형성한다. 그런 후, 노보랙계 포지티브 포토레지스트 패턴이 공지된 포토리소그라피 기술에 의하여 금속층 상에 형성되고, 하부층은 전극층(1610) 상의 노출영역을 형성하기 위해 마스크로서 이러한 패턴을 이용하여 에칭된다. 이러한 에칭에서, 예를 들면, 결정층의 에칭은 염산가스를 사용한 반응성 이온에칭에 의하여 수행된다.

상기 노출영역의 형성을 위한 에칭과, 포토레지스트 패턴의 제거 및 단결정 기판(1601)과 상기 기판 상에 형성된 구조의 세척 후에, 50㎚ 두께의 알루미늄 박 막 및 200㎚ 두께의 금 박막이 전극층(1610)의 노출영역 상에 순차적으로 증착되고, 그 결과로서 생긴 구조가 n형 금속전극(1618)을 형성하기 위해 패턴된다.

제조공정이 상기 방식을 통해 n형 금속전극(1611)의 형성을 위해 완료된 후, 단결정 기판(1601)이 연마되고 경면으로 얇게 된다. 그 결과로서 생긴 구조가 세척되고, 단결정 기판(1601)이 다이아몬드 스크라이버를 이용하여 소정의 크기로 절단됨으로써, 소자를 잘라낸다. 소자의 크기는 약 500㎛ 제곱으로 설정된다.

전류가 양극으로서 p형 금속전극(1617)과 음극으로서 n형 금속전극(1618)을 가지는 추출된 소자에 공급되면, 광방출이 단결정 기판(1601)의 하부 표면으로부터 얻어질 수 있다. 예를 들면, 획득된 발광은 푸른 빛을 띤 백색광이다. 상술한 바와 같이, 제 9 실시예에 의하여 얻은 광방출은 푸른 빛을 띤 백색광이다. 그러나, 요망하는 특성을 갖는 방출색이 활성층과 상기 활성층의 두께를 형성하는 결정층의 조성물을 적절히 제어함으로써 얻어질 수 있다.

도 16에 있는 반도체 발광소자에서, 3개 활성층이 장벽층을 통해 서로 적층된다. 그러나, 본 발명은 이에 제한되지 않는다. 각각의 활성층과 상기 활성층의 두께를 형성하는 결정의 조성물을 적절히 설정하고, 각 층의 방출색을 설계함으로써, 백색부근의 발광이 심지어 장벽층을 통해 서로 적층된 2개의 활성층을 가지는 반도체 발광소자에 의하여 얻어 질 수 있다.

제 10 실시예

본 발명의 또 다른 실시예를 아래에 기술한다.

도 17A 및 도 17B는 제 10 실시예에 따른 반도체 발광소자의 배열의 일 예를 도시한다. 도 17A는, 예로서, 가이드된 광이 동공 내에서 앞뒤로 전파하는 방향으로, 즉, 동공의 축에 수직방향을 따라 0.4㎛ 이상의 진동파장을 갖는 반도체 레이저의 횡단면도를 도시한다.

이러한 반도체 레이저는 (0001) 방향의 사파이어로 제조된 330㎛ 두께의 단결정 기판(1701)의 표면 상에 1.2㎚의 질화물형성 깊이를 갖는 질화물층(1702)을 통해 형성된 GaN로 제조된 20㎚ 두께의 버퍼층(1703), Si 도프의 n형 GaN로 제조된 4㎛ 두께의 전극층(1704) 및 Si 도프의 n형 Al_0.1Ga_0.9N로 제조된 0.5㎛ 두께의 클래딩층(1705)을 가진다. 단결정 기판(1701)은 사파이어에 국한되지 않음을 주목하라. 예를 들면, 이러한 기판은 실리콘 카바이드(SiC), 산화아연(ZnO), 또는 리튬 갈산염(LiGaO₂)과 같은 결정으로 제조될 수 있다.

Si 도프의 n형 GaN로 제조된 0.6㎛ 두께의 가이드층(1706)이 상기 클래딩층(1705)에 형성된다. InN으로 제조된 다수의 아일런드부가 동일 평면상에 배열되는 구조를 갖는 층으로 인해 형성된 활성층(1707)이 상기 가이드층(1706) 상에 형성된다. 예를 들면, 상기 활성층(1707)을 형성하는 각각의 다수의 아일런드부는 예를 들면, 도 14B에 도시된 아일런드부(1405a)와 같이, 약 2㎚의 직경과 1㎚의 높이를 가지도록 형성된다. 이런 방식으로 각 아일런드부의 크기를 전자의 파동함수의 분산과 동일하거나 더 작도록 설정함으로써, 양자효과를 얻을 수 있다. 활성층(1707)에 기초한 반도체 발광소자의 방출파장은 각 아일런드부의 크기에 의해 대부분 결정된다. 각 아일런드부의 크기는 전자의 파동함수의 확산과 동일하거나 더 작도록하는데 제한되지 않으며, 더 커질 수 있음을 주목하라.

각 아일런드부의 모양은 반구형에 제한되지 않음을 주목하라. 예를 들면, 아일런드부는 원통형, 프리즘, 피라미드, 또는 콘 모양일 수 있다. 또한, 아일런드부는 동일 간격으로 또는 비균일 간격으로 배열될 수 있다. 게다가, 각 아일런드부는 서로 완전히 고립되거나 아일런드부를 형성하는 얇은 InN 박막을 통해 서로 연결되게 형성될 수 있다. 각각의 아일런드부는 거의 동일한 크기를 가지게 형성됨을 주목하라.

상술한 바와 같이, 상기 방법으로 형성된 활성층(1707) 상에 언도프의 GaN로 제조된 10㎚ 두께의 성장 커버층(1708), Mg 도프의 p형 GaN로 제조된 0.55㎛ 두께의 가이드층(1709), Mg 도프의 p형 Al_0.1Ga_0.9N로 제조된 0.5㎛ 두께의 클래딩층(1710) 및 Mg 도프의 p형 GaN로 제조된 0.1㎛ 두께의 접촉층(1711)이 형성된다.

SiO₂로 제조되고 전류 주입영역을 제한하기 위해 약 2㎛의 폭을 갖는 홈을 포함하는 전류제한 절연층(1712)이 접촉층(1711) 상에 형성된다. 상기 홈은 이러한 반도체 레이저의 공동에 광의 왕복방향에 평행하게 형성됨을 주목하라. 상기 홈을 통해 접촉층(1711)과 접촉한 p형 금속전극(1713)이 전류제한 절연층(1712) 상에 형성된다. 도시되지는 않았지만, p형 금속전극(1713)은 접촉층(1711)과 직접 접촉한 50㎚ 두께의 팔라듐층, 상기 팔라듐층 상에 형성된 30㎚ 두께의 백금층 및 상기 백금층 상에 형성된 200㎚ 두께의 금층으로 구성된 다중층 구조를 갖는다. 이들 금속 층들은 리프트오프 기술을 이용하여 패턴된다.

전극층(1704)은 형성된 각 층을 부분적으로 에칭함으로써 형성된 노출영역과, 이 노출영역에 있는 n형 금속전극(1714)을 가짐을 주목하라. 도시되지는 않았으나, n형 금속전극(1714)은 노출영역과 직접 접촉한 50㎚ 두께의 티타늄층, 30㎚ 두께의 백금층 및 200㎚ 두께의 금층으로 구성된 다중층 구조를 갖는다. 도 17에 도시된 반도체 레이저의 공동 길이는 약 500㎛이다.

도 18은 실온에서, DC 전류를 이용하여 방열체 상에 접합부가 장착된 도 17에서의 반도체 레이저 측정결과로서 얻은 광출력/전류 특성(CW 특성)과 전압/전류 특성을 도시한다. 도 17에 도시된 반도체 레이저는 실온에서 80㎃의 임계전류로 CW 진동을 야기하였다. 그 결과로서 생긴 진동파장은 1.60㎛였다. 이 때 동작전압은 2.7V였다. 내부전압 (V_b)은 약 1.5V였다.

In_1-XGa_XN(0＜X＜0.4)가 종래 기술에서와 같이 활성층을 포함한 발광구조로 이용되면, 내부전압(V_b)은 약 4V보다 약간 작다. 이와 비교하면, 도 17에 도시된 반도체 레이저의 내부전압은 작은 밴드갭을 갖는 InN이 활성층(1707)으로 사용되므로 낮아진다. 도 17에서의 반도체 레이저는 활성층(1707)에 대한 InN을 사용한 레이저의 예가 된다. 그러나, In의 밴드갭보다 더 큰 밴드갭을 가지는 In_1-X-YGa_XAl_Y N(0≤X, Y≤1, 0≤X+Y＜1)가 활성층으로 사용된다. 이 경우, 진동파장은, 예를 들면, 0.4㎛로 더 감소될 수 있다.

또한 제 10 실시예에서, 활성층(1707)은 다수의 아일런드부와 성장 커버층( 장벽층)으로 구성된 층이 서로 적층되는 구조를 가질 수 있다.

상술한 바와 같이, 본 발명에 따른 반도체 발광소자는 적어도 기판 상에 형성된 적어도 제 1 클래딩층과, In_1-X-YGa_XAl_YN(0≤X, Y≤1, 0≤X+Y＜1)로 제조되고 상기 제 1 클래딩층 상에 형성되는 활성층을 포함하는 발광구조 및 상기 발광구조 상에 형성되는 제 2 클래딩층을 포함한다.

이러한 배열의 결과로, 본 발명의 반도체 발광소자에서, 활성층은 작은 오제요과를 갖는 재료로 형성된다. 또한, 본 발명의 반도체 발광소자는 큰 ΔEc를 가지도록 하는 층 배열을 갖는다. 결론적으로, 본 발명의 반도체 발광소자는 동작 환경에서의 온도 변화에 대항하여 강건하고 고출력 작동을 수행할 수 있다.

Claims (24)

1. 기판(101) 상에 형성된 제 1 클래딩층(105);

   In_1-X-YGa_XAl_YN(0≤X, Y≤1, 0≤X+Y＜1)로 제조되고 상기 제 1 클래딩층 상에 형성되는 활성층을 포함하는 발광구조; 및

   상기 발광구조 상에 형성되는 제 2 클래딩층(110)을 적어도 포함하고,

   상기 활성층이 0.65㎛~1.65㎛의 광을 발광하는 것을 특징으로 하는 반도체 발광소자.
2. 제 1 항에 있어서,

   상기 활성층은 InN으로 제조되는 반도체 발광소자.
3. 제 1 항에 있어서,

   상기 활성층을 사이에 끼우기 위해 형성되는 제 1 및 제 2 반도체 층(106,109)을 더 포함하고, 상기 제 1 및 제 2 반도체층들은 In_1-X'-Y'Ga_X'Al_Y'N(0≤X', Y'≤1, 0≤X'+Y'＜1) 및 In_1-X"-Y" Ga_X"Al_Y"N(0≤X", Y"≤1, 0≤X"+Y"＜1)로 제조되는 반도체 발광소자.
4. 제 1 항에 있어서,

   방출파장이 가시영역에 있는 반도체 발광소자.
5. 제 1 항에 있어서,

   상기 발광구조는 제 1 발광구조와 상기 제 1 발광구조 상에 형성된 제 2 발광구조로 구성되며, 상기 제 1 발광구조는 장벽층(1105, 1107) 사이에 끼워지는 제 1 활성층(1106)으로 형성되고, 상기 제 2 발광구조는 장벽층(1107, 1109) 사이에 끼워지는 제 2 활성층(1108)으로 형성되며, 제 1 및 제 2 발광구조는 다른 방출파장을 가지는 반도체 발광소자.
6. 제 5 항에 있어서,

   제 1 및 제 2 반도체 발광소자는 다른 조성비를 갖는 In_1-X-YGa_XAl_YN(0≤X, Y≤1, 0≤X+Y＜1)로 제조되는 반도체 발광소자.
7. 제 5 항에 있어서,

   제 1 및 제 2 반도체 발광소자는 다른 박막 두께를 갖는 In_1-X-YGa_XAl_YN(0≤X, Y≤1, 0≤X+Y＜1)로 제조되는 반도체 발광소자.
8. 제 6 항에 있어서,

   상기 장벽층들(1105,1107,1109)은 제 1 및 제 2 활성층보다 더 큰 밴드갭 에너지를 갖는 In_1-X-YGa_XAl_YN(0≤X, Y≤1, 0≤X+Y＜1)로 제조되는 반도체 발광소자.
9. 제 7 항에 있어서,

   상기 장벽층들은 제 1 및 제 2 활성층보다 더 큰 밴드갭 에너지를 갖는 In_1-X-YGa_XAl_YN(0≤X, Y≤1, 0≤X+Y＜1)로 제조되는 반도체 발광소자.
10. 제 1 항에 있어서,

    상기 발광구조는 제 1 발광구조와, 상기 제 1 발광구조 상에 형성되는 제 2 발광구조 및 상기 제 2 발광구조 상에 형성되는 제 3 발광구조로 구성되고, 상기 제 1 발광구조는 장벽층(1105, 1107) 사이에 끼워지는 제 1 활성층(1106)으로 형성되고, 상기 제 2 발광구조는 장벽층(1107, 1109) 사이에 끼워지는 제 2 활성층(1108)으로 형성되며, 제 3 발광구조는 장벽층(1109, 1111) 사이에 끼워지는 제 3 활성층(1110)으로 형성되고, 제 1, 제 2 및 제 3 반도체 발광소자는 다른 방출파장을 가지는 반도체 발광소자.
11. 제 10 항에 있어서,

    제 1, 제 2 및 제 3 반도체 발광소자는 다른 조성비를 갖는 In_1-X-YGa_XAl_YN(0≤X, Y≤1, 0≤X+Y＜1)로 제조되는 반도체 발광소자.
12. 제 10 항에 있어서,

    제 1, 제 2 및 제 3 반도체 발광소자는 다른 박막 두께를 갖는 In_1-X-YGa_XAl_YN(0≤X, Y≤1, 0≤X+Y＜1)로 제조되는 반도체 발광소자.
13. 제 11 항에 있어서,

    상기 장벽층들은 제 1 내지 제 3 활성층의 밴드갭 에너지 보다 더 큰 밴드갭 에너지를 갖는 In_1-X-YGa_XAl_YN(0≤X, Y≤1, 0≤X+Y＜1)로 제조되는 반도체 발광소자.
14. 제 12 항에 있어서,

    상기 장벽층들은 제 1 내지 제 3 활성층의 밴드갭 에너지 보다 더 큰 밴드갭 에너지를 갖는 In_1-X-YGa_XAl_YN(0≤X, Y≤1, 0≤X+Y＜1)로 제조되는 반도체 발광소자.
15. 제 1 항에 있어서,

    상기 발광구조는 기판 상에 배열되는 제 1 발광구조(A)와, 제 2 발광구조(B) 및 제 3 발광구조(C)로 구성되고, 상기 제 1 발광구조는 장벽층(1305a, 1307a) 사이에 끼워지는 제 1 활성층(1306a)으로 형성되고, 상기 제 2 발광구조는 장벽층(1305b, 1307b) 사이에 끼워지는 제 2 활성층(1306b)으로 형성되며, 제 3 발광구조는 장벽층(1305c, 1307c) 사이에 끼워지는 제 3 활성층(1306c)으로 형성되고, 제 1, 제 2 및 제 3 반도체 발광소자는 다른 방출파장을 가지는 반도체 발광소자.
16. 제 15 항에 있어서,

    제 1, 제 2 및 제 3 반도체 발광소자는 다른 조성비를 갖는 In_1-X-YGa_XAl_YN(0≤X, Y≤1, 0≤X+Y＜1)로 제조되는 반도체 발광소자.
17. 제 15 항에 있어서,

    제 1, 제 2 및 제 3 반도체 발광소자는 다른 박막 두께를 갖는 In_1-X-YGa_XAl_YN(0≤X, Y≤1, 0≤X+Y＜1)로 제조되는 반도체 발광소자.
18. 제 16 항에 있어서,

    상기 장벽층들은 제 1 내지 제 3 활성층의 밴드갭 에너지 보다 더 큰 밴드갭 에너지를 갖는 In_1-X-YGa_XAl_YN(0≤X, Y≤1, 0≤X+Y＜1)로 제조되는 반도체 발광소자.
19. 제 17 항에 있어서,

    상기 장벽층들은 제 1 내지 제 3 활성층의 밴드갭 에너지 보다 더 큰 밴드갭 에너지를 갖는 In_1-X-YGa_XAl_YN(0≤X, Y≤1, 0≤X+Y＜1)로 제조되는 반도체 발광소자.
20. 제 1 항에 있어서,

    활성층(1405)은 동일 평면에 배열되는 다수의 아일런드부(1405a)로 구성되는 층으로 형성되고, 상기 아일런드부는 In_1-X-YGa_XAl_YN(0≤X, Y≤1, 0≤X+Y＜1)로 제조되는 반도체 발광소자.
21. 제 20 항에 있어서,

    상기 아일런드부의 각각은 서로 이격되도록 배열되는 반도체 발광소자.
22. 제 20 항에 있어서,

    동일 평면에 배열된 다수의 아일런드부로 구성된 층이 아일런드부의 밴드갭 에너지보다 더 큰 밴드갭 에너지를 갖는 In_1-X-YGa_XAl_YN(0≤X, Y≤1, 0≤X+Y＜1)로 제조되는 장벽층(1406)으로 덮혀지는 반도체 발광소자.
23. 제 22 항에 있어서,

    상기 활성층은 동일 평면에 배열된 다수의 아일런드부와 장벽층으로 구성된 층을 적층함으로써 형성된 다중층 구조를 포함하는 반도체 발광소자.
24. 제 20 항에 있어서,

    상기 아일런드부는 InN으로 제조되는 반도체 발광소자.

Images