KR100559266B1

KR100559266B1 - 표시 장치

Info

Publication number: KR100559266B1
Application number: KR1020030070185A
Authority: KR
Inventors: 와따나베도시미쯔; 나까지마미쯔오; 가부또노부아끼; 스즈끼무쯔이; 오이시요시히사; 이꼬마준이찌
Original assignee: 가부시키가이샤 히타치세이사쿠쇼
Priority date: 2003-06-16
Filing date: 2003-10-09
Publication date: 2006-03-10
Anticipated expiration: 2023-10-09
Also published as: US7227520B2; GB2403089B; GB0325376D0; KR20040108316A; GB2403089A; US20040252083A1; CN1573906A; JP2005004118A

Abstract

본 발명은 패널면 내의 휘도 균일성을 개선하는 것을 목적으로 한다. 본 발명은 상기 목적을 달성하기 위해서, 예를 들면 화소 사이에서의 저휘도의 휘도 변동을 보정하기 위해서는, 1화소의 전자 방출의 임계값 부근의 애노드 전류가 되는 화소 구동 전압의 진폭을 설정하여 화소마다의 임계값 보정값으로서 유지하고, 고휘도의 휘도 변동을 보정하기 위해서는, 최대값 부근의 애노드 전류가 되는 화소 구동 전압의 진폭을 설정하여 화소마다의 이득 보정값으로서 유지한다. 영상 표시를 행하는 경우에는 화소마다, 임계값 보정값과 이득 보정값을 이용하여 입력 영상 신호의 보정을 행하는 구성으로 한다.

휘도, 임계값, 보정, 이득

Description

표시 장치{DISPLAY DEVICE}

도 1은 본 발명의 제1 실시예를 나타내는 블록도.

도 2는 본 발명의 제1 실시예의 구성 요소(30)의 구체적인 구성을 나타내는 블록도.

도 3은 본 발명의 제1 실시예의 구성 요소(30)의 제1 구체적인 구성예를 나타내는 블록도.

도 4는 본 발명의 제2 실시예를 나타내는 블록도.

도 5는 MIM형 FED의 구성을 나타내는 도면.

〈도면의 주요 부분에 대한 부호의 설명〉

1 : FED 패널

2, 3 : 스캔 드라이버

4, 5, 6 : 데이터 드라이버

7 : 고압 발생 회로

8 : 고압 제어 회로

9 : 전류 검출 회로

10 : 단자

12 : LVDSRx 회로

13 : 타이밍 컨트롤 회로

15 : 전원

16 : 비디오 신호 단자

17 : 비디오 신호 처리 GHLFH

18 : LVDSTx 회로

19 : 시스템 마이크로 컴퓨터

20 : FED 모듈

30 : 신호 보정 회로

32 : A/D

본 발명은 Field Emission Display(FED) 등을 이용한 표시 장치에 있어서의 휘도 보정 기술에 관한 것이다.

FED를 구성하는 화소 사이의 휘도 보정을 행하는 경우에는, 예를 들면 1화소씩 구동하여 1화소의 전자 방출량을 애노드 전류로서 검출하고, 최적의 전자 방출량이 되도록 화소마다 제공하는 구동 전압의 진폭 또는 구동 전압의 펄스 폭을 제어하여, 그 값을 화소마다의 보정값으로서 유지하고, 출력하는 방법이 일본 특개평7-181911호 공보(이하, 특허 문헌 1이라고 함)의 예를 들면 p.15나 도 1에 기재되어 있다.

마찬가지로, 애노드 전류를 측정하여, 휘도 보정 메모리를 작성하는 것이 일본 특개2001-350442호 공보(이하, 특허 문헌 2라고 함)의 예를 들면 p.8∼9나 도 1에 기재되어 있다.

또한, 매트릭스 형상의 표시 소자이므로, 화소 수의 증가에 대한 휘도 보정값의 보정량을 계측하는 시간이 증대하는 것을 회피하기 위한 방식으로서, 애노드 전극이 분할된 패널을 이용하여, 복수 화소의 휘도 보정값을 동시에 취득하여, 계측 시간의 단축을 도모하는 방법이 일본 특개2002-313262호 공보(이하, 특허 문헌 3이라고 함)의 예를 들면 p.5나 도 1에 기재되어 있다.

FED는 매트릭스 형상으로 배치된 복수의 전자원을 갖고 있으며, 선택한 화소로부터 인출되는 전자 빔이 매트릭스 형상으로 배치된 형광체를 여기하여 발광함으로써 영상을 표시하는 평면 표시 장치이다. 전자 빔을 인출하는 수단은 전자원을 구성하는 방식으로서, 카본나노 튜브(CNT)를 이용하는 방법, 표면 전도형 방출 소자(SCE)를 이용하는 방법, 금속-절연층-금속형 방출 소자(MIM)를 이용하는 방법 등이 있다. 이들 소자를 이용한 패널의 단체 성능으로서는, 제조 공정에 의존하는 전자 방출 소자의 면 내의 변동에 의해, 화소간 휘도의 균일성에 큰 과제가 있는 것으로 전해지고 있다.

한편, 브라운관으로 대표되는 열 음극을 이용한 표시 장치인 경우에는 컷 오프 조정이라고 불리는 전자 방출의 임계값을 조정하는 것과 드라이브 조정이라고 불리는 고전류에서의 전자 방출량을 조정하는 것의 두 가지의 조정을 실시함으로써, 저휘도와 고휘도의 휘도가 설계값으로 유지되고 있다.

그러나, 상기한 공지 기술에 있어서는, 임계값 또는 어떤 소정의 전류값(소정의 전자 방출량)으로의 보정을 행하는 방식으로, 저휘도와 고휘도와의 양방에서 패널면 내의 휘도 균일성이 보증되지 않는다.

휘도의 균일성의 관점에서는, 상술한 브라운관과 같이 저휘도의 휘도 균일성과 고휘도의 휘도 균일성의 두 가지를 고려할 필요가 있다.

따라서, 본 발명은 표시 장치의 고화질화를 도모하는 것을 제1 목적으로 하는 것이다.

또한, 상기 특허 문헌 3에 기재된 공지 기술을 이용하여, 보정값을 단 시간에 계측하는 방법은 패널의 애노드 단자가 2개소 필요하게 되어, 애노드에 접속되는 고압 전원도 2계통 필요하게 되므로, 비용이 상승한다고 하는 새로운 과제가 발생한다.

따라서, 본 발명은 휘도 보정값의 보정량을 계측하는 시간을 단축하는 것을 제2 목적으로 하는 것이다.

도 5는 MIM 방식의 전자원을 도시한다. 스캔선(100)과 데이터선(101) 사이에 수 V∼10V의 전압이 가해지면, MIM에 있어서는 화살표(102)의 전류가 절연체(103)를 투과하여 흐른다. 이 전류(102)가 흐름으로써, 절연체(103)의 표면에 전자가 발생하는 상태가 되어, 동시에 고압 전원(104)에 의해 전계가 전자를 가속하는 작용으로 전자 빔(105)이 얻어진다. 이 전자 빔(105)이 형광체(106)를 여기함으로써 유리(107)를 통해서, 형광체(106)로부터의 발광이 얻어진다. 형광체(106)로부터의 발광 강도는 전자 빔(105)의 전류 밀도에 대략 비례한다. 전류 밀도는 MIM 전류(102)에 비례하므로, 즉 고휘도 발광 시에는 MIM 전류(102)는 많고, 저휘도 발광 시에는 MIM 전류(102)는 적어진다.

본 발명자들은 도 5에 도시한 바와 같은 FED 소자에 있어서는 절연체(103)의 두께 변동에 의해 전자 방출량-에미션 전압 특성에 있어서의 에미션 개시 전압이 변동됨과 함께, 형광체(106)의 두께 변동에 의해 고휘도측의 밝기, 즉 상기 전자 방출량-에미션 전압 특성에 있어서의 특성의 기울기가 변동되는 것을 연구 개발을 통하여 밝히고, 이러한 상태에서는 저휘도측의 보정에 의해 각 화소의 에미션 개시 전압을 일정하게 하고, 고휘도측의 보정에 의해 특성의 기울기를 일정하게 하는 것이 바람직하다는 결론에 이르렀다.

따라서, 본 발명은 상기 제1 목적을 달성하기 위해서, 특허 청구의 범위와 같이 구성한 것으로, 예를 들면 화소 사이에서의 저휘도의 휘도 변동을 보정하기 위해서, 1화소의 전자 방출의 임계값 부근의 애노드 전류가 되는 화소 구동 전압의 진폭을 설정하고, 화소마다의 임계값 보정값으로서 유지한 것이다. 그리고, 화소 사이에서의 고휘도의 휘도 변동을 보정하기 위해서, 1화소의 전자 방출의 최대값 부근의 애노드 전류가 되는 화소 구동 전압의 진폭을 설정하고, 화소마다의 이득 보정값으로서 유지한 것이다. 여기서, 저휘도는 약 1㏅/㎡ 미만으로, 전자 방출의 임계값(컷 오프 레벨) 부근이면 되고, 브라운관 타입의 표시 장치와 같이 약 0.1㏅/㎡인 것이 바람직하다. 저휘도에서의 보정은 각 화소의 에미션 개시 전압을 일정하게 하기 위함이므로, 저휘도측의 특성이 거의 차가 없는 것이면, 상기 수치에 한정되는 것은 아니다. 또한, 고휘도는 전자 방출의 최대값 부근으로, 약 100∼500㏅/㎡이면 되고, 전면을 백색으로 표시했을 때의 휘도로 충분하다.

그리고, 영상 표시를 행하는 경우에는 화소마다, 상기 임계값 보정값을 이용하여 입력 영상 신호에 가감산하여, 상기 이득 보정값을 입력 영상 신호의 이득 설정값으로 이용함으로써, 저휘도와 고휘도를 고려한 화소 사이의 휘도 균일성을 확보하고, 표시 장치에 있어서의 고화질화를 실현한 것이다.

또한, 본 발명은 상기 제2 목적을 달성하기 위해서, 특허 청구의 범위와 같이 구성한 것으로, 예를 들면 화소마다의 임계값 보정값은 입력 영상 신호가, 예를 들면 8비트인 경우에는 보다 적은 비트 수를 이용하는 구성으로 하고, 이득 보정값도 마찬가지로, 적은 비트 수를 이용하는 구성으로 하여, 조정에 관한 시간을 단축한 것이다.

〈실시예〉

이하, 본 발명의 실시예에 대하여 도면을 참조하여 설명한다. 도 1은 본 발명에 따른 FED에서의 화소마다의 휘도 보정 수단의 제1 실시예를 나타내는 도면이다.

FED 패널(1)은 패시브 매트릭스 방식의 영상 표시 장치로서, 데이터선과 주사 전극선을 갖고 있다. 주사 전극선에는 스캔 드라이버(2, 3)가 접속되고, 데이터선에는 데이터 드라이버(4, 5, 6)가 접속되어 있다. 도면에서는 FED 패널의 수평 화소 수는 1280×3, 수직 화소 수는 720의 예로서 나타내고 있으며, 이 경우의 데이터 드라이버는 192출력의 LSI를 사용하면 20개, 스캔 드라이버는 128출력의 LSI를 사용하면 6개 필요하게 된다. 도면에서는 각각 회로 블록 2∼6으로 나타내고 있다. FED 패널(1)의 애노드 단자에는 고압 발생 회로(7), 고압 제어 회로(8), 전류 검출 회로(9)가 접속되어 있다. 단자(10)는 전원 단자이다. 스캔 드라이버(2∼3), 데이터 드라이버(4∼6), 고압 발생 회로(7), 고압 제어 회로(8)는 LVDSRx 회로(12), 신호 보정 회로(30) 및 타이밍 컨트롤 회로(13)를 통하여 접속되어 있다. 고압 발생 회로(7), 고압 제어 회로(8)는 FED 패널(1)에 고압을 공급함과 동시에, 전압을 안정화하는 것이고, LVDSRx 회로(12)는 저전압의 디지털 영상 차동 신호를 TTL 레벨의 디지털 영상 신호로 변환하는 것이고, 신호 보정 회로(30)는 디지털 영상 신호의 신호 보정을 하는 것이고, 타이밍 컨트롤 회로(13)는 스캔 드라이버(2∼3) 및 데이터 드라이버(4∼6)에 소정의 타이밍에서 데이터를 전송하는 것이다. 또한, 전류 검출 회로(9)는 고압 발생 회로(7), 고압 제어 회로(8)로부터 FED 패널(1)에 흐르는 전류값을 검출하는 것이다. 전류 검출 회로(9)의 출력은 AD 변환 회로(32), 모듈 마이크로 컴퓨터(31)에 접속되고, 모듈 마이크로 컴퓨터(31)는 신호 보정 회로(30)에 접속되어 있다. 모듈 마이크로 컴퓨터(31)는 검출된 전류 검출값을 취득하여, 내부에서 연산하여 신호 보정 회로(30)를 제어하는 것이다. 점선 프레임(20)으로 나타내는 내부는 FED 모듈(20)을 나타낸다. 점선 프레임(33)은 모듈용 신호 처리 블록(33)으로서 나타낸다. 커넥터(15)는 FED 모듈(20)로의 전원공급 커넥터를 나타내고 있다. FED 모듈(20)에는 비디오 신호 입력 단자(16), 비디오 신호 처리 회로(17), 시스템 마이크로 컴퓨터(19), LVDSTx 회로(18)가 접속 되고, 영상 표시 장치로서 나타내고 있다. 비디오 신호 처리 회로(17)는 시스템 마이크로 컴퓨터(19)에 기초하여 비디오 신호 단자(16)로부터 입력된 영상 신호의 진폭, 흑 레벨, 색조 등의 조정을 행하는 것이고, 시스템 마이크로 컴퓨터(19)는 비디오 신호 처리 회로(17)에 있어서의 진폭, 흑 레벨, 색조 등의 제어를 행하기 위한 설정 데이터 등을 기억하고, 제어를 행하는 것이며, LVDSTx 회로(18)는 TTL 레벨의 디지털 영상 신호를 저전압의 디지털 영상 차동 신호로 변환하는 것이다.

그런데, 비디오 신호 단자(16)로부터 입력된 영상 신호는 비디오 신호 처리 회로(17)로 진폭, 흑 레벨, 색조 등의 조정을 행하고, LVDSTx 회로(18)를 통하여 FED 모듈(20)의 LVDSRx 회로(12)에 가해진다. 비디오 신호 처리 회로(17)는 시스템 마이크로 컴퓨터(19)에 기억된 진폭, 흑 레벨, 색조 등의 제어를 행하기 위해서 설정 데이터 등을 이용하여 영상 신호를 조정한다. LVDSRx 회로(12)에 입력된 영상 신호는 신호 보정 회로(30)를 통하여 타이밍 컨트롤러(13)에 입력되고, 스캔 드라이버(2, 3), 데이터 드라이버(4∼6), 고압 제어 회로(8)에 각각 최적의 타이밍의 신호와 데이터를 전송한다. 데이터 드라이버(4∼6)에 있어서는 FED 패널(1)의 1라인의 데이터를 1수평 기간 유지하여, 1수평 주기마다 데이터를 재기입한다. 스캔 드라이버(2∼3)는 순차적으로 수직 방향으로 FED 패널(1)의 주사 전극선을 선택한다. 예를 들면, 선택 시에는 0V 전압을 가하고, 비선택 시에는 5V 전압으로 설정하는 등의 방법을 이용한다. 주사 전극선이 선택된 경우, 데이터 드라이버(4∼6)의 출력 데이터에 따라, FED 패널(1)의 애노드 단자에는 고압 발생 회로(7)로부터의 전압이 수 ㎸ 가해지고 있기 때문에, 각 화소에 전자 방출이 행해져, 전자 여기 에 의한 형광체가 발광됨으로써, 1수평 라인의 영상이 표시된다. 스캔 드라이버(2∼3)에 의해 순차적으로 선택되었을 때, 1프레임의 영상이 표시된다.

FED 패널(1)에 표시하는 영상이 밝은 경우에는 고압 발생 회로(7)로부터의 부하 전류가 많고, 영상이 어두운 경우에는 부하 전류가 적어진다. 고압 발생 회로(7)의 전압값은 부하 전류가 많아짐에 따라 저하되지만, 고압 제어 회로(8)에 의해 고압치를 일정하게 유지하도록 고압 안정화의 제어를 행한다.

전류 검출 회로(9)는 검출한 고압 발생 회로(7)로부터의 애노드 전류값을, 예를 들면 저항기 등을 이용하여 구성하여 전압값으로 변화하여 출력한다. 그 출력은 AD 변환기(32)에 있어서 디지털값으로 변환되어, 모듈 마이크로 컴퓨터(31)에 데이터로서 기억된다.

신호 처리 회로(30)의 동작 모드는 조정 모드(제1 모드)와 영상 표시 모드(제2 모드)의 2개가 있다. 각각의 모드에 대하여, 도 2를 병용하여 설명한다. 도 2는 신호 보정 회로(30)의 구체적인 구성을 나타내는 예를 나타내고 있다. 참조 부호(41)는 영상 입력 단자, 참조 부호(53)는 보정 후의 영상 출력 단자, 참조 부호(40)는 영상 동기 신호 등의 입력 단자, 참조 부호(63)는 영상 동기 신호 등의 출력 단자, 참조 부호(61)는 스위치 회로, 참조 부호(62)는 조정 모드와 영상 표시 모드의 전환 제어 단자이고, 도 1과 동일 부호의 것은 동일 기능을 갖는 것으로 한다. 또, 도 1에서는 신호 보정 회로(30)의 입출력을 각각 1개로 하였지만, 실제로는 도 2에 도시한 바와 같이 영상 단자와 영상 동기 신호 단자와의 2개가 입출력이 된다.

우선, 제1 모드인 조정 모드에 대하여 설명한다. 조정 모드에 있어서, 모듈 마이크로 컴퓨터(31)는 신호 보정 회로(30) 내의 스위치 회로(61)를 통하여, FED 패널(1)의 화소를 수평 수직으로 순차적으로 주사를 행하여 저휘도에 상당하는 진폭의 신호 전압(VL)과 고휘도에 상당하는 진폭의 신호 전압(VH)을 출력한다. 동시에 수평 및 수직으로 순차적으로 주사시키기 위한 동기 신호도 출력한다.

소정의 화소에 있어서, 저휘도에 상당하는 진폭의 신호 전압(VL)이 가해졌을 때, FED 패널(1)에는 고압 발생 회로(7)로부터의 애노드 전류(IL)가 흘러, 전류 검출 회로(9)에 있어서 전압으로 변환된다(Vth). Vth는 AD 변환 회로(32)에서 디지털값(Vthd)으로 변환된다. 모듈 마이크로 컴퓨터(31)에 있어서는 Vthd를 미리 기억되어 있는 기준 전압 Vs1과 비교하여, Vthd-Vs1의 차분값(Vc)을 연산하여 구하고, 마이크로 컴퓨터 내에 일시적으로 기억한다. 상기에 있어서, Vthd, Vc는 일례로서 4비트의 디지털 데이터로 한다. 또한, Vs1은 모듈 마이크로 컴퓨터(31)에 대하여 임의로 설정하는 것으로 한다. 상술한 연산에 있어서 구한 Vc는 흐르는 전류가 클수록, 즉 휘도가 높을 때일수록 큰 수치가 된다.

다음으로, 기억 완료 후에 고휘도에 상당하는 진폭의 신호 전압(VH)을 출력하고, 애노드 전류(IH)가 흘렀을 때, 전류 검출 회로(9)에 있어서 전압으로 변환된다(Vpk). Vpk는 AD 변환 회로(32)에서 디지털값(Vpkd)으로 변환된다. 모듈 마이크로 컴퓨터(31)에 있어서는 Vpkd를 미리 기억되어 있는 기준 전압 Vs2와 비교하여, Vpkd-Vs2의 차분값(Vp)을 연산하여, 차분값이 플러스일 때에는 「1」, 차분값이 마이너스일 때에는 「0」으로서 1비트 데이터를 얻는다. 여기서, 상술한 Vs2는 모듈 마이크로 컴퓨터(31)에 대하여 임의로 설정하는 것으로 한다. 이상과 같이 하여 얻은 Vp는, 상술한 Vc(4비트 데이터)와 함께 5비트 데이터로 하여, 메모리 인터페이스 회로(45)를 통하여 불휘발성 메모리(44)에 기억시킨다. 예를 들면, 불휘발성 메모리(44)로서 데이터 입력 비트 폭이 16비트인 플래시 메모리를 이용하는 경우에는 상기 5비트 데이터가 모듈 마이크로 컴퓨터(31)에 3회 기억된 후에 15비트 데이터로서, 플래시 메모리에 기입한다. 이 경우, RGB의 3개의 데이터를 모아, 메모리의 대응한 어드레스에 기억하면 제어하기 쉬워지는 것은 물론이고, 불휘발성 메모리(44)에 기입하는 방법에 대해서는, 몇 개의 방법이 있으므로 상기한 것은 어디까지나 일례이다. 이상의 동작을 FED 패널(1)의 모든 화소에 대하여 순차적으로 주사하여 행하고, 조정 모드를 종료한다.

다음으로, 제2 모드인 영상 표시 모드에 대하여 설명한다. 최초로 제1 모드로부터 제2 모드로 전환한 경우, 불휘발성 메모리(44)에 제1 모드로 기억된 Vc 및 Vp의 데이터는 메모리 인터페이스 회로(45)를 통하여, 메모리(42)에 기입된다. 여기서, 메모리(42)로서는 FED 패널(1)의 화소 묘화 속도에 대응한 고속 동작이 가능한, SDRAM 등을 이용한다. 또, 불휘발성 메모리(44), 메모리(42)의 동작은 컨트롤러(46)에 의해 행해진다. 상기 기입 동작은 모드 전환 시 이외에는, 전원 오프로부터 전원 온의 상태로 이행했을 때에도 마찬가지로 행해진다.

다음으로, 단자(40, 41)로부터는 영상에 동기한 동기 신호 및 클럭 신호가 입력되고, 이들 신호에 동기하여, 메모리(42)로부터 16비트마다의 데이터가 판독된다. 메모리 인터페이스 회로(45)에 있어서는 판독한 16비트 데이터를 Vc의 12비트 데이터(R, C, B의 서브 픽셀마다 4비트의 데이터)와 Vp의 3비트 데이터(R, G, B의 서브 픽셀마다 1비트의 데이터) 열로 분리하여 출력한다. 출력된 Vc의 12비트 데이터는 데이터 변환 회로(64)에서 데이터 변환된 후, 배율 설정 회로(51)로 전달된다. 데이터 변환 회로(64)에서는, 예를 들면 16-Vc로서, Vc 데이터를 변환한다. 여기서는, 각 화소에 4비트의 보정 데이터를 할당하고 있기 때문에 16(16-Vc에서의 16)으로 하고 있다. 여기서의 연산에 의해, Vc가 클수록(VL 인가 시의 상기 화소의 휘도가 높을수록), 작은 값을 출력하게 된다. 배율 설정 회로(51)에서는 입력 데이터에 대하여, 임의 설정된 배율에 의한 변환 후, 가산 회로(48)에 출력한다.

한편, 영상 입력 신호 단자(41)로부터 입력된 R, G, B 10비트 데이터는, 데이터 압축 회로(47)에 입력 후에 가산 회로(48)에 입력된다. 예를 들면, 입력 영상 데이터가 10비트, Vc가 4비트, 배율 설정 4배인 경우에는 보정값이 최대 16(=16-Vc(Vc=0인 경우가 최대가 됨))×4(배율 설정)=64가 된다. 한편, 입력 영상 데이터는 10비트이므로 1024이고, 영상 데이터에는 960/1024배의 데이터 압축을 실시한 후에 상기 배율 보정된 보정값 64를 가산하므로, 1024×(960/1024)+64=1024가 되어, 그 최대값을 포화하지 않는 조건, 즉 입력 영상 데이터의 1024(10비트)를 초과하지 않도록 설정하고 있다. 또, 배율 설정 회로(51)의 배율 설정은, 예를 들면 8비트 입력인 경우에 1배, 9비트 입력인 경우에 2배, 10비트 입력인 경우에 4배로 한 바와 같이 입력 비트 수에 따라 전환하도록 구성함으로써 여러가지 비트 수의 입력 신호에 대응할 수 있다.

이상과 같이 하여 화소마다의 저휘도의 보정이 행해진다. 즉, VL 인가 시의 휘도가 높았던 화소에 대응하는 영상 신호일수록 가산치를 작게 하고, 반대로 휘도가 낮았던 화소에 대응하는 영상 신호일수록 가산치를 크게 하여, 저휘도 시의 화소별 휘도 변동을 억압한다. 또한, 상술한 데이터 압축을 행하기 때문에 보정값을 가산함으로써 소정값을 초과하여 포화되지 않는다.

보정 후의 영상 신호는 메모리 회로(49)에 기억된다. 메모리 회로(49)에 기억된 영상 신호는 순차적으로 판독되어, 고휘도의 휘도를 보정하기 위한 이득 전환 회로(50)를 통과한다. 이득 전환 회로(50)에서는 R, G, B의 각 화소에 설정된 1비트의 데이터 Vp에 따라, 화소마다 2단계로 이득을 전환한다. 즉, 이득 전환은 2단계 전환으로, Vp의 1비트 데이터에 의해 설정의 전환을 행한다. 물론, 이 동작은 이득 설정을 4단계 준비하여, 2비트를 할당할 수도 있지만, 메모리 용량을 포함하는 회로의 구성 규모로부터 적절한 설계를 선택하게 된다. 이 이득 보정에 의해, 전자 방출량-에미션 전압 특성에 있어서의 전체의 기울기를 보정하여, 화소 사이의 고휘도측의 특성을 일정하게 하고자 하는 것이다. 따라서, 2단계보다 4단계로 보정하는 편이 보다 정밀하게 화소 사이의 특성을 일정하게 할 수 있는 것은 물론이다. 또, 도 2에 도시한 지연 회로(60)는 메모리 회로(49) 등에 의한 Vc 가산된 영상 데이터와의 지연 차를 보상하는 것이다.

이상과 같은 처리에 의해, 단자(53)에는 저휘도에서의 보정과 이득을 보정한 영상 신호를 출력할 수 있고, 타이밍 컨트롤러(13)를 통하여 드라이버 회로(2∼6)를 거쳐서 FED 패널을 구동하게 됨으로, 저휘도, 고휘도의 어느 쪽에서도 화소 사이의 휘도 변동이 없는 영상 표시를 행할 수 있다. 즉, 저휘도측의 보정에 의해 에미션 개시 전압의 변동을 보정하고, 또한 이득 보정을 행하도록 하였기 때문에, 저휘도 및 고휘도를 고려한 화소 사이의 휘도 특성의 균일화를 도모할 수 있다.

도 3에 신호 보정 회로(30)의 다른 실시예의 일례를 나타낸다. 도 2와의 구성 상의 차이는 메모리(42), 데이터 변환 회로(64)를 없앤 점이다. 우선, 상술한 조정 모드에 있어서, 불휘발성 메모리에 데이터를 기억하기까지의 동작은 도 2와 동일하다. 상술한 실시예에서는 영상 표시 모드에 있어서, 고속 동작 가능한 메모리(42)에 데이터를 유지한 후, 영상 데이터에 따라 메모리(42)로부터 보정 데이터를 판독하였지만, 본 실시예에서는 불휘발성 메모리(44)로부터 판독하도록 구성하였다. 이것은 불휘발성 메모리로서, SDRAM과 같이 고속 판독 가능한 것이나, 데이터의 비트 폭이 32비트 또는 64비트 폭의 것을 이용함으로써 가능하다. 비트 폭이 32나 64의 메모리에서는 메모리 인터페이스(45)에 있어서, 2화소나 4화소분 모아, 불휘발성 메모리(44)에 액세스함으로써, 메모리 동작 속도를 떨어뜨릴 수 있으므로, 저속도의 메모리라도 대응할 수 있다.

또한, 본 실시예에서는 조정 모드로 FED 패널(1)에 대하여, 저휘도에 상당하는 진폭의 신호 전압(VL)을 부가하고, 얻어지는 Vthd를 이용하여 모듈 마이크로 컴퓨터(31)로 Vs1-Vthd의 차분(Vcc)을 산출한다. 즉, 도 2에 대하여 보정값 Vcc가 갖는 수치가 반대(Vthd가 클수록, Vcc는 작음)가 된다. 그 때문에, 데이터 보정 회로에 의한 16-Vc의 연산 처리를 없앨 수 있다.

그런데, 도 2, 도 3 등에 도시하는 보정 회로에서는, 입력 영상 신호가 N비트로 양자화된 디지털 영상 신호(N은 1 이상의 정수)인 경우, 저휘도측의 보정값을 M비트(M은 N/2 이하의 정수)의 디지털값으로 하는 것이 바람직하다. 이것은 상술한 FED 소자의 절연체의 두께 변동이 10% 정도이고, 이에 의한 에미션 개시 전압의 변동이 약 0.2[V] 이내인 것을 감안하여 이루어진 것이다. 즉, 전자 방출량-에미션 전압 특성에 있어서의 에미션 전압의 최대값을 4[V]로 8비트를 할당한 경우에, 4비트를 보정값으로 할당함으로써 0.25[V]까지의 보정값에 대응할 수 있기 때문에 유도된다.

한편, 이득 보정값은 2비트 이하인 것이 바람직하다. 화소 사이의 변동은 눈으로 확인 시, 3% 이내이면 문제없는 것으로 전해지고 있다. 한편, 형광체의 휘도 변동은 15% 이내이다. 따라서, 4단계의 이득 보정이면, 대략 1단의 이득 보정에 3%를 할당할 수 있어, 4단계를 이용한 경우, 최대 12%를 보정할 수 있다. 따라서, 형광체의 휘도 변동이 최대 15%이었다고 해도 12% 접근시킬 수 있기 때문에, 3% 이내의 변동 범위로 억제할 수 있다. 따라서, 4단계 보정을 할당하기 위해서 최대 2비트가 필요하게 된다.

또, 지금까지 설명한 도 2, 도 3의 신호 보정 회로(30)의 구성예에 있어서, 메모리 회로(49)는 영상 신호 처리에 있어서의 타이밍 조정용으로, 단순히 1클럭만 지연하는 래치 회로와 같은 것이라도 상관없다. 이 경우, 지연 회로(60)도, 그 지연량에 대응한 지연 회로가 된다.

도 4는 본 발명의 제2 실시예이다. 제1 실시예와의 상위는 시스템 마이크로 컴퓨터(19)와 모듈 마이크로 컴퓨터(31)를 통합하여, LVDSTx 회로(18)와 LVDSRx 회로(12)를 삭제한 구성으로, 기본적인 동작은 동일하다.

또한, 도 1에서, 신호 보정 회로(30)와 타이밍 컨트롤러(13), LVDSRx(12)를 분리하여 기술하였지만, 이들 기능을 신호 보정 회로(30)에 내장할 수 있는 것은 물론이다.

이상은 FED에서의 휘도 보정 기술에 관한 설명이지만, 화소 사이의 전자 방출량에 관한 특성의 변동에 복수 요인이 있는 경우에는, FED 이외의 표시 패널이더라도 그 복수 요인마다의 보정값을 이용함으로써 휘도 균일화를 도모할 수 있는 것은 물론이다.

마찬가지로, 이상의 설명은 2종류의 보정값을 이용하는 경우에 대한 것이지만, 3종류 이상의 보정값을 이용해도 되는 것은 물론이다. 이 경우, 각 요인에 대한 보정값인 것이 바람직하다.

이상과 같이 저휘도 및 고휘도를 고려한 화소 사이의 휘도 특성의 균일화를 도모함으로써, 표시 장치에 있어서의 고화질화를 실현할 수 있다.

본 발명에 따르면, 표시 장치에 있어서의 고화질화를 실현할 수 있다. 또한, 다른 본 발명에 따르면, 휘도 보정값의 보정량을 계측하는 시간을 단축할 수 있다.

Claims

표시 장치에 있어서,

복수의 전자원을 갖는 필드 에미션 디스플레이 패널과,

상기 전자원의 에미션 개시 전압 부근에 대응하는 제1 휘도에 있어서 설정된 제1 보정값과, 상기 제1 휘도보다도 높은 제2 휘도에 있어서 설정된 제2 보정값을 기억하는 메모리와,

상기 전자원으로 구성되는 각 화소에 대응하는 영상 신호를, 상기 메모리로부터 판독한 제1 보정값과 제2 보정값을 이용하여 각각 보정하는 보정 수단

을 포함하고,

상기 보정 수단에 의해 보정된 신호를 이용하여 상기 필드 에미션 디스플레이 패널에 표시하는 것을 특징으로 하는 표시 장치.
표시 장치에 있어서,

고압 발생 회로와,

상기 고압 발생 회로로부터의 전압이 공급되는 복수의 전자원을 갖는 필드 에미션 디스플레이 패널과,

상기 전자원의 에미션 개시 전압 부근에 대응하는 제1 휘도에 있어서, 상기 고압 발생 회로로부터 흐르는 전류를 제1 전류로서 검출하고, 상기 제1 휘도보다도 높은 제2 휘도에 있어서 상기 고압 발생 회로로부터 흐르는 전류를 제2 전류로서 검출하는 전류 검출 회로와,

상기 전류 검출 회로에서 검출된 제1 전류값을 제1 디지털 데이터로 변환하고, 상기 전류 검출 회로에서 검출한 제2 전류값을 제2 디지털 데이터로 변환하는 변환기와,

상기 제1 디지털 데이터와 제1 기준값을 비교하여 제1 보정값을 출력하고, 상기 제2 디지털 데이터와 제2 기준값을 비교하여 제2 보정값을 출력하는 제1 연산기와,

상기 제1, 제2 보정값을 기억하는 메모리와,

상기 전자원으로 구성되는 각 화소에 대응하는 영상 신호를, 상기 메모리로부터 판독한 제1 보정값과 연산하는 제2 연산기와,

상기 제2 연산기의 출력을 상기 메모리로부터 판독한 제2 보정값과 연산하는 제3 연산기

를 포함하고,

상기 제3 연산기의 출력이 상기 필드 에미션 디스플레이 패널에 접속된 데이터 드라이버로의 입력 신호로서 상기 필드 에미션 디스플레이 패널에 표시되는 것을 특징으로 하는 표시 장치.
제2항에 있어서,

상기 제1 연산기는 마이크로컴퓨터이고, 상기 제2 연산기는 가산기이고, 상기 제3 연산기는 상기 가산기로부터의 출력 신호의 이득을 제어하는 이득 제어기인 것을 특징으로 하는 표시 장치.
제1항 내지 제3항 중 어느 한 항에 있어서,

상기 영상 신호가 N비트로 양자화된 디지털 영상 신호(N은 1 이상의 정수)이고, 상기 제1 보정값은 M비트(M은 N/2 이하의 정수)의 디지털값인 것을 특징으로 하는 표시 장치.
제1항 내지 제3항 중 어느 한 항에 있어서,

상기 제2 보정값은 2비트 이하인 것을 특징으로 하는 표시 장치.
복수의 전자원을 갖는 필드 에미션 디스플레이 패널과,

상기 전자원의 에미션 개시 전압 부근에 대응하는 제1 휘도에 있어서, 상기 전자원의 에미션 개시 전압의 변동을 보정하기 위한 제1 보정값과, 상기 제1 휘도보다도 높은 제2 휘도에 있어서, 상기 전자원의 전자 방출 특성의 기울기의 변동을 보정하기 위한 제2 보정값을 기억한 메모리와,

상기 전자원으로 구성되는 각 화소에 대응하는 영상 신호를, 상기 메모리로부터 판독한 제1 보정값과 제2 보정값을 이용하여 각각 보정함으로써, 화소간의 에미션 개시 전압 및 전자 방출 특성의 기울기의 변동을 보정하는 보정 수단

을 포함하고,

상기 보정 수단에 의해 보정된 신호를 이용하여 상기 필드 에미션 디스플레이 패널에 표시하는 것을 특징으로 하는 표시 장치.
제6항에 있어서,

상기 표시 화소는 적어도 전극 사이에 배치된 절연체층과 형광체층을 갖는 것을 특징으로 하는 표시 장치.