[go: up one dir, main page]

KR100533198B1 - 저유전성 질화규소막 및 그 형성 방법, 반도체 장치 및 그제조 방법 - Google Patents

저유전성 질화규소막 및 그 형성 방법, 반도체 장치 및 그제조 방법 Download PDF

Info

Publication number
KR100533198B1
KR100533198B1 KR10-2003-7002396A KR20037002396A KR100533198B1 KR 100533198 B1 KR100533198 B1 KR 100533198B1 KR 20037002396 A KR20037002396 A KR 20037002396A KR 100533198 B1 KR100533198 B1 KR 100533198B1
Authority
KR
South Korea
Prior art keywords
film
organic
sinch
insulating film
interlayer insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR10-2003-7002396A
Other languages
English (en)
Other versions
KR20030064743A (ko
Inventor
정기시
Original Assignee
동경 엘렉트론 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동경 엘렉트론 주식회사 filed Critical 동경 엘렉트론 주식회사
Publication of KR20030064743A publication Critical patent/KR20030064743A/ko
Application granted granted Critical
Publication of KR100533198B1 publication Critical patent/KR100533198B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C23C16/345—Silicon nitride
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02219—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen
    • H01L21/02222—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen the compound being a silazane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/7681—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving one or more buried masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76813—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving a partial via etch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

질화규소막을 형성하는 방법은 가스원으로서 유기 실라제인 결합을 포함하는 유기 Si 화합물을 사용하는 CVD 공정을 포함한다. CVD 공정은 유기 Si 화합물에 포함된 유기 실라제인 결합이 질화규소막 내에 보존될 수 있는 조건 하에서 수행된다.

Description

저유전성 질화규소막 및 그 형성 방법, 반도체 장치 및 그 제조 방법{LOW-DIELECTRIC SILICON NITRIDE FILM AND METHOD OF FORMING THE SAME, SEMICONDUCTOR DEVICE AND FABRICATION PROCESS THEREOF}
본 발명은 일반적으로 반도체 장치에 관한 것으로, 더 구체적으로는 저유전성 절연막을 갖는 반도체 장치 및 그 제조 방법에 관한 것이다.
장치 소형화 기술이 발달함에 따라, 최근의 주된 반도체 집적 회로에는 엄청난 수의 반도체 장치 소자가 포함되고 있다. 그러한 대규모 반도체 집적 회로의 경우, 반도체 장치 소자들을 배선함에 있어서 단일 배선층만으로는 충분하지 않으며, 따라서 다층 배선 구조체, 즉 복수의 배선층을 그 사이에 층간 절연막을 개재시켜 적층하여 반도체 장치 소자들을 배선하는 것이 일반적이다.
특히, 이중 다마신 공정에 의해서 다층 배선 구조체를 형성하는 공정에 관한 연구가 광범위하게 이루어지고 있다. 이중 다마신 공정의 경우, 층간 절연막에 미리 배선 그루브와 콘택 홀을 형성한 후, 그곳을 전도성 재료로 채운다. 그러한 이중 다마신 공정의 경우, 에칭 정지막과 금속 확산 장벽막으로서 다층 배선 구조체에 형성되는 층간 절연막의 역할은 매우 중요하다.
다양하게 변형된 이중 다마신 공정 기술이 있지만, 도 11a 내지 도 11f는 이중 다마신 공정에 의해서 다층 배선 구조체를 형성하는 종래의 통상적인 방법을 보여주고 있다.
도 11a를 참조해 보면, Si 기판(10)을 CVD SiO2 막 등의 층간 절연막(11)으로 덮고, 그 층간 절연막(11) 상에 배선 패턴(12A)을 형성한다. Si 기판(10) 상에는 MOS 트랜지스터(미도시)와 같은 다양한 반도체 장치 소자들이 형성된다.
배선 패턴(12A)은 층간 절연막(11) 상에 형성되는 다음의 층간 절연막(12B)에 형성되어 배선층(12)을 형성한다. 다음에 배선층(12)을 SiN 막과 같은 에칭 정지막(13)으로 덮는다. 또한 에칭 정지막(13)을 다음의 층간 절연막(14)으로 덮는다.
도 11a의 단계에서, 층간 절연막(14) 상에 포토리소그래픽 공정에 의해서 레지스트 패턴(18)을 형성하고, 그 레지스트 패턴(18)에 형성될 콘택 홀에 대응하는 개구(18A)를 형성한 후, 레지스트 패턴(18)을 마스크로 이용해서 건식 에칭 공정에 의해서 층간 절연막(14)을 제거한다. 건식 에칭 공정의 결과, 형성될 콘택 홀에 대응해서 층간 절연막(14)에 개구(14A)가 형성된다.
다음에, 도 11b의 단계에서, 레지스트 패턴(18)을 제거하고, 콘택 홀(14A)을 채울 수 있도록 도 11c의 단계에서 도 11b의 구조체 상에 레지스트 막(19)을 형성한다. 이와 같이 형성한 레지스트 막(19)을 리소그래픽 공정에 의해서 패터닝하여, 형성될 배선 패턴에 대응해서 레지스트 막(19)에 레지스트 개구(19A)를 형성한다.
다음에, 도 11d의 단계에서, 레지스트 막(19)을 마스크로 이용해서 건식 에칭 공정에 의해서 레지스트 개구(19A)에 노출된 층간 절연막(14)의 노출부를 패터닝한다. 그 후에, 레지스트 막(19)을 제거한다. 그러한 패터닝 공정의 결과, 콘택 홀(14A) 외에도 희망하는 배선 그루브에 대응해서 층간 절연막(14)에 개구(14B)가 형성된다.
다음에, 도 11e의 단계에서, RIE 공정을 이용한 건식 에칭 공정에 의해서 에칭 정지막(13)을 제거하여, 배선 패턴(12A)을 노출시킨다.
다음에, 도 11f의 단계에서, 배선 그루브(14B)와 개구(14A)를 Al 또는 Cu의 전도성 막으로 채운다. 이와 같이 얻은 구조체에 화학 기계적 연마(CMP) 공정을 가하여, 콘택 홀(14A)에 의해 배선 패턴(12A)과 전기적으로 접속되는 배선 패턴(20)을 얻는다.
전술한 공정 단계들을 반복하여, 제3 및 제4 배선 패턴을 형성할 수 있다.
반도체 장치에 사용하기 위한 그러한 다층 배선 구조체의 경우, 다층 배선 구조체의 부유 용량을 줄일 수 있도록 층간 절연막(12, 14)에 저유전성 절연막을 사용하는 것이 중요하다. 부유 용량을 줄임으로써, 반도체 장치의 동작 속도가 향상된다. 이와 같이, 층간 절연막(12, 14)에 F가 도핑된 SiO2 막(SiOF 막), 유기 Si 절연막(SiOCH 막) 등과 같은 저유전성 재료를 사용하려는 다양한 시도가 이루어지고 있다. 특히, 유기 Si 절연막을 사용함으로써, 3.0 이하의 특정한 유전률을 실현할 수 있다.
이중 다마신 공정에 의해서 다층 배선 구조체를 형성하는 그러한 공정의 경우, 전술한 바와 같이 에칭 정지막(13)의 역할은 매우 중요하다. 종래에는, 층간 절연막(14)에 대한 에칭 선택도가 높은 SiN 막이 그러한 목적으로 광범위하게 사용되었다. 이중 다마신 공정 기술에 있어서, 에칭 정지막(13)은 에칭 선택도가 높을 뿐만 아니라, 배선 패턴을 구성하는 Cu와 같은 금속의 확산을 막는 효과적인 장벽으로서의 역할을 수행하는 것이 요구되고 있다. 또한, 에칭 정지막은 배선 패턴과 층간 절연막에 대한 접착력이 우수해야 한다. 게다가, 에칭 정지막은 플라즈마 애싱 공정이나 습식 에칭 공정에 대한 저항력이 우수해야 한다. SiN 막은 유효한 확산 장벽으로서의 기능을 하는 것으로 알려져 있다.
종래에는, 플라즈마 CVD 공정에 의해서 SiN 막을 쉽게 형성하였다. 그 반면에, 이와 같이 형성한 SiN 막은 7-8의 높은 유전률을 갖는다. 따라서, 층간 절연막(12, 14)에 저유전성 절연막을 사용하여 다층 배선 구조체에서 달성한 부유 용량의 감소 효과는 SiN 에칭 정지막(13)을 사용함으로써 실질적으로 상쇄된다.
도 1은 본 발명의 제1 실시예에서 사용되는 플라즈마 CVD 장치의 구성을 보여주는 도면이다.
도 2a 및 도 2b는 본 발명의 제1 실시예에서 사용되는 유기 실라제인 결합의 예를 보여주는 도면이다.
도 3a 및 도 3b는 본 발명의 제1 실시예에서 얻어지는 질화규소막 구조의 일례를 보여주는 도면이다.
도 4a 내지 도 4f는 본 발명의 제2 실시예에 따른 반도체 장치의 제조 공정을 보여주는 도면이다.
도 5a 내지 도 5e는 본 발명의 제3 실시예에 따른 반도체 장치의 제조 공정을 보여주는 도면이다.
도 6a 내지 도 6e는 본 발명의 제4 실시예에 따른 반도체 장치의 제조 공정을 보여주는 도면이다.
도 7a 내지 도 7e는 본 발명의 제5 실시예에 따른 반도체 장치의 제조 공정을 보여주는 도면이다.
도 8a 내지 도 8e는 본 발명의 제6 실시예에 따른 반도체 장치의 제조 공정을 보여주는 도면이다.
도 9는 본 발명의 제7 실시예에 따른 반도체 장치의 구성을 보여주는 도면이다.
도 10은 본 발명의 제7 실시예에 따른 반도체 장치의 제조 공정을 보여주는 도면이다.
도 11a 내지 도 11f는 종래의 반도체 장치의 제조 공정을 보여주는 도면이다.
따라서, 본 발명의 일반적인 목적은 전술한 문제점을 해결한 신규하고 유용한 반도체 장치 및 그 제조 방법을 제공하는 데에 있다.
본 발명의 다른 구체적인 목적은 저유전성 질화막 및 그 제조 방법을 제공하는 데에 있다.
본 발명의 또 다른 목적은 저유전성 질화규소막을 사용하는 다층 배선 구조체를 형성하는 방법을 제공하는 데에 있다.
본 발명의 또 다른 목적은 저유전성 질화규소막을 갖는 반도체 장치를 제공하는 데에 있다.
본 발명의 또 다른 목적은 반응 챔버 내에 기판을 도입하는 단계와; 상기 반응 챔버 내에 가스원으로서 유기 실라제인 결합을 포함하는 유기 Si 화합물을 공급하는 단계와; CVD 공정에 의해서 상기 가스원으로부터 상기 기판의 표면 상에 주요 구성 원소로서 Si, N, C 및 H를 함유한 SiNCH 막을 증착하는 단계를 포함하는 질화규소막 형성 방법을 제공하는 데에 있다.
본 발명에 의하면, 가스원 재료로서 유기 실라제인 결합을 포함하는 유기 Si 화합물을 사용하는 CVD 공정에 의해서 (주요 구성 원소로서 Si, N, C 및 H를 함유한) 저밀도 SiNCH 막을 형성하는 것이 가능하게 된다. 이와 같이 형성된 저밀도 SiNCH 막은 유전률이 낮고 밑에 있는 층과의 접착력이 우수하다. 저밀도 SiNCH 막은 또한 Cu와 같은 금속 원자에 대한 효과적인 확산 장벽으로서의 역할을 한다. 저밀도 SiNCH 막은 플라즈마 애싱 공정, 건식 에칭 공정 또는 습식 에칭 공정에 대한 우수한 저항력을 보여준다.
본 발명에 있어서, 상기 유기 Si 화합물은 (SiR1)nNR2, (SiR1NR 2)n 및 (SiR1(NR2)1.5)n 중 어느 한 구조식을 갖는데, 여기서 n은 1 이상의 정수이고, R1 및 R2는 각각 수소이거나 메틸기와 같은 알킬기, 페놀기와 같은 고리형 탄화수소기 및 비닐기 중 어느 하나인 것이 바람직하다. CVD 공정은 상기 유기 Si 화합물에 포함된 유기 실라제인 결합이 실질적으로 상기 SiNCH 막 내에 보존되도록 수행되는 것이 바람직하다. (SiR1)nNR2, (SiR1NR2)n 및 (SiR1(NR2)1.5)n(R1 및 R2는 수소이거나 메틸기와 같은 알킬기, 페놀기와 같은 고리형 탄화수소기 및 비닐기 중 어느 하나이고, n은 1 이상의 정수) 중 어느 한 구조식을 갖는 화합물을 사용함으로써, CVD 공정 중에 상기 가스원 화합물에 포함된 유기 실라제인 결합이 상기 SiNCH 막 내에 보존되어 상기 SiNCH 막은 밀도가 감소된다.
바람직하게는, 상기 SiNCH 막을 증착하기 위한 CVD 공정은 상기 유기 Si 화합물의 플라즈마 중합 반응 공정을 포함한다. 또한, 상기 플라즈마 중합 반응 공정은 상기 유기 Si 화합물에 포함된 유기 실라제인 결합이 실질적으로 상기 SiNCH 막 내에 보존될 수 있는 플라즈마 전력 하에서 수행되는 것이 바람직하다. 그렇게 함으로써, 상기 SiNCH 막의 밀도 및 특정한 유전률이 효과적으로 감소된다. 상기 SiNCH 막을 증착하는 단계가 상기 유기 Si 화합물의 열분해 중합 반응 공정에 의해서 수행되는 경우에는 상기 유기 Si 화합물에 포함된 유기 실라제인 결합이 실질적으로 상기 증착된 SiNCH 막 내에 보존될 수 있도록 온도를 설정해야 한다.
본 발명에 있어서, 상기 SiNCH 막은 상기 유기 Si 화합물에 N2나 NH3와 같이 N을 함유한 추가의 가스원을 공급하고, 상기 추가의 가스원의 플라즈마를 형성하여, 상기 플라즈마를 상기 반응 챔버 내에 공급하는 대체 공정에 의해서 증착될 수도 있다. 이러한 공정에 의하면, 단지 적은 플라즈마 전력이 유기 가스원 화합물에 제공되고 유기 Si 화합물에 포함된 유기 실라제인 구조가 질화규소막 내에 보존된다.
본 발명에 있어서, 상기 가스원 재료 또는 부가의 가스원 재료로부터 방출되는 산소를 함유한 SiONCH계의 실리콘 옥시니트라이드 막을 형성하는 것이 가능하다. 그 막의 산소 함유량이 40% 이하일 때, 실리콘 옥시니트라이드 막은 전술한 질화규소막의 특성과 유사한 특성을 보여준다.
본 발명의 또 다른 목적은 기판 상에 에칭 정지막을 증착하는 단계와; 상기 에칭 정지막 상에 층간 절연막을 증착하는 단계와; 상기 층간 절연막을 패터닝하여 개구를 형성하는 단계와; 상기 층간 절연막을 에칭하여 상기 개구에 대응하는 함몰부를 상기 층간 절연막에 형성하는 단계와; 에칭 공정에 의해서 상기 개구로부터 선택적으로 상기 에칭 정지막을 에칭하는 단계를 포함하며, 상기 에칭 정지막을 증착하는 단계는 처리 장치의 반응 챔버 내에 상기 기판을 도입하는 단계와; 상기 반응 챔버 내에 가스원으로서 유기 실라제인 결합을 포함하는 유기 Si 화합물을 공급하는 단계와; 상기 반응 챔버에서 CVD 공정에 의해서 상기 유기 Si 화합물로부터 상기 기판의 표면 상에 상기 에칭 정지막으로서 SiNCH 막을 증착하는 단계를 포함하는 것인 반도체 장치 제조 방법을 제공하는 데에 있다.
본 발명에 의하면, CVD 공정에 의해서 유기 실라제인 결합을 포함하는 유기 Si 화합물의 가스원 재료로부터 형성된 SiNCH 막은 이중 다마신 공정에 의해서 다층 배선 구조체를 형성할 때 질화규소 에칭 정지막으로서 사용된다. 이와 같이 형성된 질화규소막 내에는 가스원 재료에 포함된 유기 실라제인 결합이 보존되어 있고, 그 유기 실라제인 결합은 탄화수소기를 포함한다. 따라서, 이와 같이 형성된 질화규소막은 저밀도 및 저유전률을 특징으로 한다. 그러한 저유전성 질화규소막을 에칭 정지막으로 사용함으로써, 다층 배선 구조체의 부유 용량이 실질적으로 감소되고 따라서 반도체 장치의 동작 속도가 향상된다. 이와 같이 형성된 저유전성 질화규소막은 또한 에칭 저항력이 우수하다는 특징을 가지고 있어, 이중 다마신 공정 중 건식 에칭 공정에서 효과적인 에칭 정지막이나 하드 마스크막으로 사용될 수 있다.
본 발명에 있어서도, 상기 유기 Si 화합물은 (SiR1)nNR2, (SiR1NR 2)n 및 (SiR1(NR2)1.5)n 중 어느 한 구조식을 갖는데, 여기서 n은 1 이상의 정수이고, R1 및 R2는 각각 수소이거나 메틸기와 같은 알킬기, 페놀기와 같은 고리형 탄화수소기 및 비닐기 중 어느 하나인 것이 바람직하다. CVD 공정은 상기 유기 Si 화합물에 포함된 유기 실라제인 결합이 실질적으로 상기 SiNCH 막 내에 보존되도록 수행되는 것이 바람직하다. (SiR1)nNR2, (SiR1NR2)n 및 (SiR1(NR2)1.5)n(R1 및 R2는 수소이거나 메틸기와 같은 알킬기, 페놀기와 같은 고리형 탄화수소기 및 비닐기 중 어느 하나이고, n은 1 이상의 정수) 중 어느 한 구조식을 갖는 화합물을 사용함으로써, CVD 공정 중에 상기 가스원 화합물에 포함된 유기 실라제인 결합이 상기 SiNCH 막 내에 보존되어 상기 SiNCH 막은 밀도가 감소된다.
바람직하게는, 상기 SiNCH 막을 증착하기 위한 CVD 공정은 상기 유기 Si 화합물의 플라즈마 중합 반응 공정을 포함한다. 또한, 상기 플라즈마 중합 반응 공정은 상기 유기 Si 화합물에 포함된 유기 실라제인 결합이 실질적으로 상기 SiNCH 막 내에 보존될 수 있는 플라즈마 전력 하에서 수행되는 것이 바람직하다. 그렇게 함으로써, 상기 SiNCH 막의 밀도 및 특정한 유전률이 효과적으로 감소된다. 상기 SiNCH 막을 증착하는 단계가 상기 유기 Si 화합물의 열분해 중합 반응 공정에 의해서 수행되는 경우에는 상기 유기 Si 화합물에 포함된 유기 실라제인 결합이 실질적으로 상기 증착된 SiNCH 막 내에 보존될 수 있도록 온도를 설정해야 한다.
본 발명에 있어서, 상기 SiNCH 막은 상기 유기 Si 화합물에 N2나 NH3와 같이 N을 함유한 추가의 가스원을 공급하고, 상기 추가의 가스원의 플라즈마를 형성하여, 상기 플라즈마를 상기 반응 챔버 내에 공급하는 대체 공정에 의해서 증착될 수도 있다. 이러한 공정에 의하면, 단지 적은 플라즈마 전력이 유기 가스원 화합물에 제공되고 유기 Si 화합물에 포함된 유기 실라제인 구조가 질화규소막 내에 보존된다.
본 발명에 있어서, 또한 상기 개구를 통해 상기 함몰부가 채워지도록 상기 층간 절연막 상에 전도체층을 증착하고, 화학 기계적 연마 공정에 의해서 상기 층간 절연막 위에 있는 상기 전도체층의 일부분을 제거하는 공정을 적용하는 것이 가능하다. 따라서, 상기 전도체층은 Cu로 형성되는 것이 바람직하다. 상기 질화규소막은 Cu에 대한 효과적인 확산 장벽으로서의 역할을 하기 때문에, 그러한 구조체는 Cu 층으로부터 Cu가 인접한 층간 절연막으로 확산되는 것을 효과적으로 억제할 수 있다. 또한, 이와 같이 형성된 질화규소 에칭 정지막은 우수한 누설 특성을 갖는다.
유기 절연막이나 F가 도핑된 SiO2 막을 상기 층간 절연막으로 사용함으로써, 층간 절연막의 용량이 감소되고 따라서 다층 배선 구조체의 전체적인 부유 용량이 감소된다. 배선 그루브 또는 콘택 홀을 포함하도록 상기 함몰부를 형성함으로써, 다양하고 복잡한 배선 패턴을 형성할 수 있다.
본 발명의 또 다른 목적은 SiNCH계의 질화규소막으로서, 상기 질화규소막은 CnHm으로 표현되는 임의의 원자단을 포함하고, 상기 원자단은 Si 원자에 결합되는 것인 질화규소막을 제공하는 데에 있다.
본 발명에 의하면, 상기 질화규소막은 유기 실라제인 결합을 포함하고, 상기 유기 실라제인 결합은 탄화수소기를 포함한다. 본 발명의 질화규소막은 저밀도 및 그에 따른 저유전률을 특징으로 한다. 상기 원자단은 알킬기, 고리형 탄화수소기 및 비닐기 중 어느 하나일 수 있다. 본 발명의 질화규소막은 우수한 접착력과, 플라즈마 애싱 공정, 건식 에칭 공정 또는 습식 에칭 공정과 같은 다양한 공정에 대한 우수한 저항력을 갖는 것을 특징으로 한다. 상기 질화규소막은 또한 효과적인 확산 장벽으로서의 역할을 하며 누설 전류가 작다는 특징을 가지고 있다.
본 발명의 또 다른 목적은 기판과 상기 기판 상에 형성되는 다층 배선 구조체를 포함하는 반도체 장치로서, 상기 다층 배선 구조체는 에칭 정지막과, 상기 에칭 정지막 상에 형성되는 층간 절연막과, 상기 층간 절연막에 형성되는 배선 그루브와, 상기 배선 그루브에 대응해서 상기 층간 절연막에 형성되는 콘택 홀과, 상기 배선 그루브와 상기 콘택 홀을 채우는 전도체 패턴을 포함하며, 상기 에칭 정지막은 SiNCH 막을 포함하고 CnHm으로 표현되는 임의의 원자단을 포함하며, 상기 임의의 원자단은 Si 원자에 결합되는 것인 반도체 장치를 제공하는 데에 있다.
본 발명에 의하면, 상기 질화규소막은 유기 실라제인 결합을 포함하고, 상기 유기 실라제인 결합은 탄화수소기를 포함한다. 그 결과, 질화규소막의 밀도가 감소되고 따라서 유전률도 감소된다. 따라서, 다층 배선 구조체의 부유 용량이 감소되고 반도체 장치의 동작 속도가 향상된다. 상기 원자단은 수소, 알킬기, 고리형 탄화수소기 및 비닐기 중 어느 하나일 수 있다. 본 발명의 질화규소막은 우수한 접착력과, 플라즈마 애싱 공정, 건식 에칭 공정 또는 습식 에칭 공정에 대한 우수한 저항력을 보여준다. 또한, 본 발명의 질화규소막은 금속 원소 확산에 대한 효과적인 확산 장벽으로서의 역할을 하며 누설 전류가 작다는 특징을 가지고 있다.
본 발명의 다른 목적과 다른 특징은 첨부된 도면을 참조해서 다음의 상세한설명을 읽음으로써 명확해질 것이다.
[제1 실시예]
도 1은 본 발명의 제1 실시예에서 사용되는 플라즈마 CVD 장치(30)의 구성을 보여준다.
도 1을 참조해 보면, 플라즈마 CVD 장치(30)는 펌프(31C)에 의해 배기 포트(31A)와 트랩(31B)을 통해 배기되는 반응 챔버(31)를 포함하며, 반응 챔버(31)에는 처리될 기판(32A)을 유지하는 스테이지(32)가 있다.
반응 챔버(31)에는 스테이지(32)를 향한 샤워헤드(33)가 있고, 샤워헤드(33)는 용기(34)로부터 액체 상태의 유기 Si원을 공급받는다. 더 구체적으로, He 가스로 용기(34)를 가압하면 그 안에 있던 액체 상태의 유기 Si원이 제1 가스원으로서 액체 매스 플로우 제어기(34A)와 기화기(vaporizer)(34B)를 통해 라인(34C)으로부터 공급되는 Ar 운반 가스와 함께 샤워헤드(33)로 공급된다.
또한, NH3 가스나 N2 가스가 제2 가스원으로서 라인(35)을 통해 샤워헤드(33)로 공급되며, 그곳에 무선 주파수 전원(36)으로부터 450 KHz - 60 MHz의 무선 주파수 전력을 인가함으로써, 제1 및 제2 가스원이 플라즈마로 여기된다.
플라즈마 형성에 있어서, 샤워헤드(33)로부터 가스원 재료가 방출되면서 반응 챔버(31) 내에서 플라즈마 중합 반응이 일어나는데, 이와 같이 공급된 가스원 재료는 플라즈마로 여기된다. 플라즈마 여기의 결과, 기판(32A)의 표면 상에 질화규소막이 증착된다.
도 1의 구성에 있어서, 주의할 점은 펌프(31C)가 세정기(scrubber unit)(31D)에 접속되어 있어, 펌프(31C)의 배기 가스가 세정기(31D)에 의해 처리된 후에 외부로 방출된다는 점이다.
도 2a 및 도 2b는 가스원 용기(34)에 유지되는 예시적인 유기 Si원 재료의 구조식을 보여주는데, 구체적으로 도 2a는 1, 1, 3, 3, 5, 5, 7, 7-옥타메틸시클로테트라실라제인(octamethylcyclotetrasilazane)이 유기 Si원으로 사용되는 경우를 보여준다. 도 2a에서, R1은 메틸이고 R2는 수소이다. 따라서, 유기 Si원의 화학식은 Si4C8H28N4이다. 한편, 도 2b는 헥사메틸디실라제인(hexamethyldisilazane)(Si2C6H19N)이 유기 Si원으로 사용되는 경우를 보여준다. 주의할 점은 그것들이 유기 실라제인 결합을 포함하는 유기 Si원의 대표적인 예라는 점이다. 실라제인 결합은 Si-N-Si 결합을 포함하는 화합물에 사용되는 일반적인 용어이다. 유기 실라제인 화합물은 Si-N-Si 결합에 메틸기 또는 에틸기와 같은 알킬기나, 페닐기와 같은 고리형 탄화수소기나, 비닐기를 첨가함으로써 유도된다.
유기 실라제인 화합물의 예를 다음의 표 1에 요약하였다.
도 2a 및 도 2b를 참조해 보면, 전술한 유기 Si원은 메틸기(Me)를 갖는 유기 실라제인 결합을 포함하며, 일반식 (SiR1)nNR2 또는 (SiR1NR2)n로 표현되는 구성을 갖는데, 여기서 n은 1 이상의 정수이고, R1 및 R2는 일반식이 CmH2m+1(m은 0보다 큰 정수)이고 수소 원자, 알킬기, 페닐기와 같은 고리형 탄화수소기 및 비닐기 중 어느 하나일 수 있다.
전술한 유기 Si원을 가스원으로서 사용하여, 8 인치 Si 웨이퍼를 기판(32A)으로서 사용하는 도 1의 플라즈마 CVD 장치에서 그 웨이퍼 상에 질화규소막을 증착하였다. 이러한 질화규소막의 증착은 100 W - 1000 W의 플라즈마 전력이 27 MHz의 주파수로 인가되는 동시에 200 ℃ - 400 ℃의 기판 온도에서 이루어졌다.
상세한 조건을 다음의 표 2에 요약하였다.
기판 온도 200 ℃ - 400 ℃
플라즈마 전력 100 W - 1000 W/27 MHz
챔버 압력 13.3 Pa(100 mTorr)
유기 Si원의 유량 0.1 cc/min
NH3의 유량 50 SCCM
Ar의 유량 200 SCCM
기화기 온도 80 ℃ - 120 ℃
이와 같이 얻은 질화규소막은 사실상 SiNCH 막이며, 3.5 - 5.5의 특정한 유전률을 갖는다.
주의할 점은 보통의 플라즈마 SiN 막이 대략 7 - 8의 특정한 유전률을 갖는다는 사실에 비추어 볼 때 상기 질화규소막의 특정한 유전률의 값이 반으로 줄어들었다는 점이다. 전술한 증착 공정에서 100 W - 300 W의 낮은 플라즈마 전력을 사용하는 경우에는, 샤워헤드(33)로부터 공급되는 기화된 유기 Si 화합물은 반응 챔버(31)에서 완전히 분해되지 않고, 유기 Si원에 포함된 유기 실라제인 결합이 실질적으로 Si 웨이퍼 상에 증착되는 질화규소막 내에 보존된다. 이렇게 보존된 유기 실라제인 결합은 증착된 SiN 막의 밀도를 감소시키므로, 증착된 SiN 막의 특정한 유전률도 감소하게 된다.
도 3a는 이와 같이 형성된 질화규소막의 구조를 FT-IR 방법으로 관찰하여 나타낸 도면이다.
도 3a를 참조해 보면, 이와 같이 형성된 질화규소막 내에는 도 2a 또는 도 2b의 유기 실라제인 결합으로부터 생긴 Si-CH3 또는 CH3의 탄화수소 구조가 보존되어 있는데, 이러한 질화규소막 내의 탄화수소 구조는 질화규소막의 밀도와, 그에 따른 질화규소막의 특정한 유전률도 감소시킨다는 것을 알 수 있다.
도 3a는 또한 1000 W의 플라즈마 전력을 사용한 경우에 비해, 100 W의 플라즈마 전력을 사용한 경우에, SiN 결합에 대응하는 피크에 대한 Si-CH3 결합에 대응하는 피크의 상대적인 높이가 증가한다는 것을 보여준다. 이러한 결과는 100 W의 플라즈마 전력으로 형성한 질화규소막이 1000 W의 플라즈마 전력으로 형성한 질화규소막에 비해 더 큰 농도로 Si-CH3 결합을 포함한다는 것을 분명히 보여준다. 따라서, 결론적으로, 증착된 질화규소막에 있어서 그 막 밀도가 감소됨으로써, 바람직하게도 그 특정한 유전률도 감소된다.
도 3b는 이와 같이 형성된 질화규소막의 개략적인 구조를 보여준다.
도 3b를 참조해 보면, 질화규소막은 통상의 Si-N 구조 외에도 함께 그물 구조를 형성하는 Si-CH3 결합, N-H 결합, Si-H 결합 등을 포함한다. 그러한 그물 구조를 갖는 질화규소막은 적절하게 플라즈마 전력과 같은 조건을 선택하면서 유기 실라제인 가스원으로부터 형성할 수 있다.
주의할 점은 이와 같이 얻은 SiNCH 막은 그 밑에 있는 막에 대한 접착력이 우수하다는 점이다. 또한, SiNCH 막은 플라즈마 애싱, 건식 에칭 및 습식 에칭에 대한 저항력도 우수하다. 따라서, 본 발명의 SiNCH 막은 다층 배선 구조체에 성공적으로 사용될 수 있다.
또한, 주의할 점은 표 2는 단지 통상적인 예를 보여준다는 점이며, 플라즈마 전력을 50 - 2000 W로, 기판 온도를 실내 온도 내지 500 ℃로, 공정 압력을 13.3 Pa - 1.33 kPa(10 mTorr - 10 Torr)로, 액체 상태 유기 Si원의 유량을 0.001 - 10 cc/min로 설정하여, 본 발명의 SiNCH 막을 형성할 수도 있다.
또한, 열분해(pyrolytic) CVD 공정에 의해서도 SiNCH 막을 형성할 수 있다. 예컨대, 무선 주파수 전원(36)을 가동하지 않고 도 2의 플라즈마 CVD 장치(30)에서 그러한 열분해 CVD 공정을 수행할 수 있다.
이러한 경우, 기판 온도는 플라즈마 CVD 공정에서 사용되는 기판 온도보다 높게 설정된다. 그러나, 기판 온도는 600 ℃를 초과해서는 안된다. 그렇지 않은 경우에는, 유기 Si원에 포함되는 유기 실라제인 결합이 SiNCH 막 내에 보존되지 않을 것이다.
[제2 실시예]
도 4a 내지 도 4f는 본 발명의 제2 실시예에 따른 다층 배선 구조체를 갖는 반도체 장치의 제조 공정을 보여주는데, 전술한 부분에 대응하는 부분에 대해서는 동일한 참조 번호를 붙여, 그 설명을 생략한다.
도 4a는 전술한 도 11a의 단계에 대응하며, 따라서 유사한 층 구조가 형성되는데, 여기서 다른 점은 표 2의 조건 하에서 도 2의 플라즈마 CVD 장치에 의해서 도 2a의 유기 Si원으로부터 형성된 SiNCH 막이 에칭 정지막(13) 대신에 에칭 정지막으로 사용된다는 점이다.
도 4b의 단계에서, 레지스트 패턴(18)을 마스크로 이용해서 건식 에칭 공정에 의해서 층간 절연막(14)을 에칭하여, 레지스트 개구(18A)에 대응하는 개구를 층간 절연막(14)에 형성한다. 개구를 형성한 후, 레지스트 패턴(18)을 제거한다.
다음에, 도 4c의 단계에서, 도 4b의 구조체 상에 새로운 레지스트 막(19)을 형성한 후, 포토리소그래픽 패터닝 공정에 의해서 레지스트 막(19)을 패터닝하여, 다층 배선 구조체에 형성될 배선 패턴에 대응하는 레지스트 개구(19A)를 형성한다.
다음에, 도 4d의 단계에서, 레지스트 막(19)을 마스크로 이용해서 건식 에칭 공정에 의해서 레지스트 개구(19A)에 노출된 층간 절연막(14)의 노출부를 에칭하여 제거하고, 그 후에 레지스트 막(19)을 제거한다. 그러한 건식 에칭 공정과 레지스트 제거 공정의 결과, SiNCH 막(23)이 개구(14A)의 하부에 노출된다.
다음에, 도 4e의 단계에서, 이와 같이 얻은 구조체에 건식 에칭 공정을 가하여, 개구(14A)에 대응하는 개구(14B)를 SiNCH 막(23)에 형성한다.
다음에, 도 4f의 단계에서, 이와 같이 개구(14B)에 의해 형성된 배선 그루브와 개구(14A)에 의해 형성된 콘택 홀을 Ta, TaN, Ta/TaN, TiN, WN 등의 장벽 금속층(미도시)으로 덮은 다음에, Cu층과 같은 전도체층으로 채운다. CMP 공정에 의해서 층간 절연막(14)을 덮고 있는 전도체층을 제거함으로써, 도 4f에 도시한 바와 같이, 콘택 홀(14A)에서 배선 패턴(14B)과 접촉하는 전도체 패턴(20)을 얻는다.
층간 절연막(14)의 경우, F가 도핑된 SiO2 막과 같은 저유전성 무기 절연막, SiOH 막이나 다공성 절연막과 같은 HSQ 막을 사용할 수 있다. 이와 달리, 유기 SOG 막과 같은 저유전성 유기 절연막 또는 방향족계의 저유전성 유기 절연막을 층간 절연막(14)으로 사용할 수도 있다. 물론, 종래의 CVD SiO2 막 또는 SOG 막을 층간 절연막(14)으로 사용할 수도 있다. 다층 배선 구조체에서 저유전성 무기 또는 유기 절연막을 층간 절연막(14)으로 사용함으로써, 다층 배선 구조체의 전체 유전률을 감소시키고 반도체 장치의 동작 속도를 향상시킬 수 있게 된다.
주의할 점은 이 실시예의 SiNCH 막(23)은 우수한 접착력, 우수한 건식 에칭 저항력, Cu에 대한 확산 장벽으로서의 우수한 성능, 낮은 누설 전류 등 다양한 특성을 가지고 있고, 따라서 고속 반도체 장치의 다층 배선 구조체에 사용하기에 적합하다는 점이다.
[제3 실시예]
도 5a 내지 도 5e는 본 발명의 제3 실시예에 따른 반도체 장치의 제조 공정을 보여주는데, 전술한 부분에 대응하는 부분에 대해서는 동일한 참조 번호를 붙여, 그 설명을 생략한다.
도 5a를 참조해 보면, 도 5a의 단계는 전술한 도 4a의 단계와 실질적으로 동일한데, 여기서 다른 점은 층간 절연막(16)과 SiNCH 막(25, 27)을 더 형성한다는 점이다.
더 구체적으로, 도 5a의 층 구조체는 Si 기판(10) 상에 형성되는 층간 절연막(11)과 이 층간 절연막(11) 상에 형성되는 배선층(12) 외에도, 연속적으로 적층되는 SiNCH 막(23), 층간 절연막(14), SiNCH 막(25), 층간 절연막(16) 및 SiNCH 막(27)을 포함하며, 이와 같이 형성된 층 구조체 상에 레지스트 개구(18A)를 갖는 레지스트 패턴이 형성된다. 이전 실시예와 유사하게, 레지스트 개구(18A)는 다층 배선 구조체에 형성될 콘택 홀에 대응한다.
다음에, 도 5b의 단계에서, 레지스트 패턴(18)을 마스크로 이용해서 건식 에칭 공정에 의해서 SiNCH 막(27)을 에칭하여, 레지스트 개구(18A)에 대응하는 개구(미도시)를 SiNCH 막(27)에 형성한다.
이와 같이 형성된 개구에 의해 그 밑에 있는 층간 절연막(16)의 일부분이 노출되면, 그 층간 절연막(16)의 노출부에 건식 에칭 공정을 가한다. 그 결과, 레지스트 개구(18A)에 대응해서 층간 절연막(16)에 개구가 형성되어, 그 밑에 있는 SiNCH 막(25)의 일부분이 노출된다. 이와 같이 노출된 SiNCH 막(25)에 건식 에칭 공정을 가함으로써, 레지스트 개구(18A)에 대응해서 SiNCH 막(25)에 개구가 형성되어, 그 밑에 있는 층간 절연막(14)이 노출된다.
또한, 이와 같이 노출된 층간 절연막(14)에 건식 에칭 공정을 가함으로써, 레지스트 개구(18A)에 대응해서 층간 절연막(14)에 개구(14A)가 형성된다. 이와 같이 형성된 개구(14A)는 SiNCH 막(27), 층간 절연막(16), SiNCH 막(25) 및 층간 절연막(14)에 걸쳐 연속적으로 연장되어, 그 하부에서 SiNCH 막(23)이 노출된다.
다음에, 도 5c의 단계에서, 레지스트 막(18)을 제거한 후, 스핀 코팅 공정에 의해서 도 5b의 구조체 상에 새로운 레지스트 막(19)을 형성하여 개구(14A)를 채운다. 다음에, 도 5d의 단계에서, 포토리소그래픽 패터닝 공정에 의해서 레지스트 막(19)을 패터닝한다. 그 결과, 다층 배선 구조체에 형성될 배선 그루브에 대응하는 레지스트 개구(19A)가 레지스트 막(19)에 형성된다.
다음에, 도 5e의 단계에서, 레지스트 막(19)을 마스크로 이용해서 건식 에칭 공정에 의해서 레지스트 개구(19A)에 노출된 SiNCH 막(27)의 노출부를 에칭하여, 레지스트 개구(19A)에 대응하는 개구를 SiNCH 막(27)에 형성함으로써, 그 밑에 있는 층간 절연막(16)이 노출된다. 다음에, 이와 같이 노출된 층간 절연막(16)을 그 밑에 있는 SiNCH 막(25)이 노출될 때까지 건식 에칭 공정에 의해서 에칭한다. 그 결과, 레지스트 개구(19A)에 대응하여 다층 배선 구조체에 형성될 배선 그루브에 대응하는 개구(16A)가 층간 절연막(16)에 형성된다. 그 후에, 레지스트 개구(19A)를 제거한다.
주의할 점은 개구(16A)를 형성하기 위한 건식 에칭 공정이 SiNCH 막(25)이 노출될 때 정지된다는 점이다. 다음에, 노출된 SiNCH 막(27, 25, 23)을 제거한 후, Cu층과 같은 전도체층으로 개구(16A, 14A)를 채움으로써, 도 4f를 참조하여 전술한 다층 배선 구조체를 얻는다.
이 실시예의 경우에도, F가 도핑된 SiO2 막과 같은 저유전성 무기 절연막, SiOH 막이나 다공성 막과 같은 HSQ 막, 또는 유기 SOG 막이나 방향족계의 유기 절연막과 같은 저유전성 유기 절연막을 층간 절연막(14, 16)으로 사용할 수 있다. 이 실시예의 다층 배선 구조체에서는, 전체 유전률이 감소되고 반도체 장치의 동작 속도가 향상된다.
또한, 이 실시예의 경우에도, SiNCH 막(23, 25, 27)은 낮은 특정한 유전률, 우수한 접착력, 우수한 건식 에칭 저항력, Cu에 대한 확산 장벽으로서의 우수한 성능, 낮은 누설 전류 등 다양한 특성을 가지고 있다. 따라서, 본 발명의 SiNCH 막은 고속 반도체 장치의 다층 배선 구조체에 사용하기에는 더할 나위 없이 적합하다.
[제4 실시예]
도 6a 내지 도 6e는 본 발명의 제4 실시예에 따른 반도체 장치의 제조 공정을 보여주는데, 전술한 부분에 대응하는 부분에 대해서는 동일한 참조 번호를 붙여, 그 설명을 생략한다.
도 6a를 참조해 보면, 도 6a의 단계는 도 5a의 단계와 실질적으로 동일하며, Si 기판(10) 상에 층 구조체를 형성하는데, 여기서 Si 기판(10)은 층간 절연막(11)으로 덮히고, 그 위에 배선 패턴(12)이 형성된다. 또한, SiNCH 막(23), 층간 절연막(14), SiNCH 막(25), 층간 절연막(16) 및 SiNCH 막(27)이 연속적으로 적층된다. 이 실시예에 있어서, 이와 같이 형성된 다층 배선 구조체 상에 레지스트 패턴(28)이 형성되며, 이 레지스트 패턴(28)에는 다층 배선 구조체에 형성될 배선 패턴에 대응하는 레지스트 개구(28A)가 형성된다.
다음에, 도 6b의 단계에서, 레지스트 패턴(28)을 마스크로 이용해서 건식 에칭 공정에 의해서 SiNCH 막(27)을 에칭하여, 레지스트 개구(28A)에 대응하는 개구를 SiNCH 막(27)에 형성함으로써, 이와 같이 형성된 개구에 의해 그 밑에 있는 층간 절연막(16)이 노출된다. 이어서, 이와 같이 노출된 층간 절연막(16)에 건식 에칭 공정을 가하면, 레지스트 개구(28A)에 대응해서 형성될 배선 그루브에 대응하는 개구(16A)가 층간 절연막(16)에 형성되어, 그 밑에 있는 SiNCH 막(25)이 노출된다.
다음에, 도 6c의 단계에서, 레지스트 막(28)을 제거한 후, 도 6b의 구조체 상에 새로운 레지스트 막(29)을 형성하여 개구(16A)를 채운다. 다음에, 도 6d의 단계에서, 포토리소그래픽 패터닝 공정에 의해서 레지스트 막(29)을 패터닝하여, 다층 배선 구조체에 형성될 콘택 홀에 대응하는 레지스트 개구(29A)를 레지스트 막(29)에 형성한다.
다음에, 도 6e의 단계에서, 레지스트 패턴(29)을 마스크로 이용해서 건식 에칭 공정에 의해서 레지스트 개구(29A)에 노출된 SiNCH 막(25)의 노출부를 에칭하여, 레지스트 개구(29A)에 대응하는 개구를 SiNCH 막(25)에 형성함으로써, 그 밑에 있는 층간 절연막(14)이 노출된다. 그 다음에, 레지스트 패턴(29)을 제거한 후, SiNCH 막(27, 25)을 하드 마스크로 이용해서 건식 에칭 공정에 의해서 층간 절연막(14)을 에칭한다. 그 결과, 레지스트 개구(29A)에 대응하고 따라서 형성될 다층 배선 구조체의 콘택 홀에 대응하는 개구(14A)가 층간 절연막(14)에 형성된다.
개구(14A)를 형성하기 위한 건식 에칭 공정은 SiNCH 막(23)이 노출될 때 정지된다. 그 다음에, 노출된 SiNCH 막(27, 25, 23)을 제거한 후, Cu층과 같은 전도체층으로 개구(16A, 14A)를 채움으로써, 도 4f를 참조하여 설명한 다층 배선 구조체를 얻는다.
이 실시예의 경우에도, F가 도핑된 SiO2 막과 같은 저유전성 무기 절연막, SiOH 막이나 다공성 절연막과 같은 HSQ 막, 또는 유기 SOG 막이나 방향족계의 유기 절연막과 같은 저유전성 유기 절연막을 층간 절연막(14, 16)으로 사용할 수 있다. 결과적으로, 이 실시예의 다층 배선 구조체에서는, 전체 유전률이 감소되고 반도체 장치의 동작 속도가 실질적으로 향상된다.
또한, 이 실시예의 경우에도, SiNCH 막(23, 25, 27)은 낮은 특정한 유전률, 우수한 접착력, 우수한 건식 에칭 저항력, Cu에 대한 확산 장벽으로서의 우수한 성능, 낮은 누설 전류 등 다양한 특성을 가지고 있다. 따라서, 본 발명의 SiNCH 막은 고속 반도체 장치의 다층 배선 구조에 사용하기에는 더할 나위 없이 적합하다.
[제5 실시예]
도 7a 내지 도 7e는 본 발명의 제5 실시예에 따른 반도체 장치의 제조 공정을 보여주는데, 전술한 부분에 대응하는 부분에 대해서는 동일한 참조 번호를 붙여, 그 설명을 생략한다.
도 7a를 참조해 보면, 이전 실시예와 유사하게 Si 기판(10) 상에 층 구조체를 형성하는데, 여기서 Si 기판(10) 위에는 층간 절연막(11)이 형성되고, 층간 절연막(11) 위에는 배선층(12)이 형성된다. 배선층(12) 위에는 SiNCH 막(23), 층간 절연막(14) 및 SiNCH 막(25)이 연속적으로 적층되며, SiNCH 막(25) 위에는 다층 배선 구조체에 형성될 콘택 홀에 대응하는 레지스트 개구(41A)를 갖는 레지스트 패턴이 형성된다.
레지스트 개구(41A)에 의해 SiNCH 막(25)이 노출되면, 그 SiNCH 막(25)에 건식 에칭 공정을 가한다. 그 결과, 레지스트 개구(41A)에 대응하는 개구(25A)가 SiNCH 막(25)에 형성된다.
다음에, 도 7b의 단계에서, 개구(25A)가 채워지도록 SiNCH 막(25) 위에 층간 절연막(16)을 증착한 후, 그 층간 절연막(16) 위에 SiNCH 막(27)을 더 증착한다.
다음에, 도 7c의 단계에서, SiNCH 막(27) 위에 레지스트 막(42)을 도포한 후, 도 7d의 단계에서, 포토리소그래픽 패터닝 공정에 의해서 레지스트 막(42)을 패터닝하여, 다층 배선 구조체에 형성될 배선 패턴에 대응하는 레지스트 개구(42A)를 레지스트 막(42)에 형성한다.
다음에, 도 7e의 단계에서, 레지스트 막(42)을 마스크로 이용해서 건식 에칭 공정에 의해서 개구(42A)에 노출된 SiNCH 막(27)의 노출부를 그 밑에 있는 층간 절연막(16)이 노출될 때까지 에칭한다.
다음에, 층간 절연막(16)에 건식 에칭 공정을 가하면, 앞의 레지스트 개구(42A)에 대응하고 따라서 형성될 배선 그루브에 대응하는 개구(16A)가 층간 절연막(16)에 형성된다. 주의할 점은 층간 절연막(16)에 대한 건식 에칭 공정은 SiNCH 막(25)이 형성되어 있는 부분에서는 SiNCH 막(25)이 노출될 때 정지되지만, SiNCH 막(25)에 개구(25A)가 형성되어 있는 부분에서는 그 개구(25A)를 통해 그 밑에 있는 층간 절연막(14)까지 건식 에칭이 계속됨으로써, 앞의 개구(25A)에 대응하고 따라서 다층 배선 구조체에 형성될 콘택 홀에 대응하는 개구(14A)가 층간 절연막(14)에 형성된다는 점이다.
개구(14A)를 형성하기 위한 건식 에칭 공정은 SiNCH 막(23)이 노출될 때 정지된다. 그 다음에, 노출된 SiNCH 막(27, 25, 23)을 제거한 후, Cu 등의 전도체층으로 개구(16A, 14A)를 채움으로써, 도 4f를 참조하여 설명한 다층 배선 구조체를 얻는다.
이 실시예의 경우에도, F가 도핑된 SiO2 막과 같은 저유전성 무기 절연막, SiOH 막이나 다공성 절연막과 같은 HSQ 막, 또는 유기 SOG 막이나 방향족계 저유전성 유기 절연막과 같은 저유전성 유기 절연막을 층간 절연막(14, 16)으로 사용할 수 있다. 결과적으로, 이 실시예의 다층 배선 구조체에서는, 전체 유전률이 감소되고 반도체 장치의 동작 속도가 실질적으로 향상된다.
또한, 이 실시예의 경우에도, SiNCH 막(23, 25, 27)은 낮은 특정한 유전률, 우수한 접착력, 우수한 건식 에칭 저항력, Cu에 대한 확산 장벽으로서의 우수한 성능, 낮은 누설 전류 등 다양한 특성을 가지고 있다. 따라서, 본 발명의 SiNCH 막은 고속 반도체 장치의 다층 배선 구조체에 사용하기에는 더할 나위 없이 적합하다.
[제6 실시예]
도 8a 내지 도 8e는 소위 클러스터형 하드 마스크 기술을 이용한 본 발명의 제6 실시예에 따른 다층 배선 구조체를 갖는 반도체 장치의 제조 공정을 보여주는데, 전술한 부분에 대응하는 부분에 대해서는 동일한 참조 번호를 붙여, 그 설명을 생략한다.
이 실시예의 경우, 이전 실시예와 유사하게 SiNCH 막(23), 층간 절연막(14), SiNCH 막(25), 층간 절연막(16) 및 SiNCH 막(27)이 연속적으로 적층된다. 또한, SiNCH 막(27) 위에는 플라즈마 CVD 공정이나 스핀 코팅 공정에 의해서 SiO2 막(43)이 형성되며, 이와 같이 형성된 SiO2 막(43)은 다층 배선 구조체에 형성될 콘택 홀에 대응하는 레지스트 개구(18A)를 갖는 레지스트 막(18)으로 덮힌다. SiNCH 막(27)과 SiO2 막(43)은 함께 클러스터형 마스크를 형성한다.
도 8a의 단계에서, 레지스트 막(18)을 마스크로 이용해서 건식 에칭 공정을 SiO2 막(43)에 가하면, 레지스트 개구(18A)에 대응하는 개구가 SiO2 막(43)에 형성되어, SiO2 막(43) 아래에 위치한 SiNCH 막(27)이 노출된다. 또한, 이와 같이 형성된 SiNCH 막(27)에 건식 에칭 공정을 가하면, 레지스트 개구(18A)에 대응하는 개구(27A)가 SiNCH 막(27)에 형성되어, 도 8b에 도시한 바와 같이 층간 절연막(16)이 노출된다.
도 8b의 단계에서, 다층 배선 구조체에 형성될 배선 그루브에 대응하는 레지스트 개구(19A)를 갖는 레지스트 막(19)으로 SiO2 막(43)이 노출되도록 덮은 후에, 이와 같이 노출된 SiO2 막(43)을 도 8c의 단계에서 레지스트 막(19)을 마스크로 이용해서 건식 에칭 공정에 의해서 제거한다. 이 때 주의할 점은 SiNCH 막(27)이 에칭 정지막으로서의 역할을 한다는 점이며, 그 결과, 레지스트 개구(19A)에 대응하는 개구(43A)가 SiO2 막(43)에 형성되어, SiNCH 막(27)이 노출된다.
도 8c의 단계에서, SiO2 막(43)에 대한 건식 에칭 공정과 동시에 개구(27A)에서 층간 절연막(16)에 대한 건식 에칭이 계속됨으로써, 개구(27A)에 대응하는 개구(16A)가 층간 절연막(16)에 형성된다. 이 단계에서, SiNCH 막(27)은 하드 마스크로서 이용된다. 개구(16A)에 의해 SiNCH 막(25)이 노출된다.
다음에, 도 8d의 단계에서, 개구(43A)에 노출된 SiNCH 막(27)과 개구(16A)에 노출된 SiNCH 막(25)을 건식 에칭 공정으로 제거하면, 층간 절연막(16)이 개구(43A)에 노출되고, 유사하게 층간 절연막(14)이 개구(16A)에 노출된다.
다음에, 도 8e의 단계에서, 개구(43A)에 노출된 층간 절연막(16)의 노출부와 개구(16A)에 노출된 층간 절연막(14)의 노출부를 건식 에칭 공정으로 제거하면, 레지스트 개구(19A)에 대응하고 따라서 형성될 배선 그루브에 대응하는 개구(16B)가 층간 절연막(16)에 형성된다. 또한, 유사하게, 레지스트 개구(18A)에 대응하고 따라서 형성될 콘택 홀에 대응하는 개구(14A)가 층간 절연막(14)에 형성된다.
다음에, 도 8e의 단계에서, 노출된 SiNCH 막(27, 25, 23)을 제거한 후, Cu 전도체층으로 개구(16A, 14A)를 채움으로써, 도 4f를 참조하여 설명한 다층 배선 구조체를 얻는다.
이 실시예의 경우에도, SiNCH 막(23, 25, 27)은 낮은 특정한 유전률, 우수한 접착력, 우수한 건식 에칭 저항력, Cu에 대한 확산 장벽으로서의 우수한 성능, 낮은 누설 전류 등 다양한 특성을 가지고 있다. 따라서, 본 발명의 SiNCH 막은 고속 반도체 장치의 다층 배선 구조체에 사용하기에는 더할 나위 없이 적합하다.
[제7 실시예]
도 9는 본 발명의 제7 실시예에 따른 반도체 장치(50)의 구성을 보여준다.
도 9를 참조해 보면, 반도체 장치는 능동 장치(미도시)가 형성되는 Si 기판(51)을 포함하며, Si 기판(51) 위에는 그 능동 장치가 덮히도록 절연막(52)이 형성된다. 절연막(52) 위에는 제1 배선 패턴층(53A)이 형성되고 그 배선 패턴층(53A)이 덮히도록 층간 절연막(53)이 형성된다. 또한, 층간 절연막(53) 위에는 제2 배선 패턴층(54A)이 형성되고 그 배선 패턴층(54A)이 덮히도록 층간 절연막(54)이 형성된다. 그 층간 절연막(54)의 표면은 질화규소 보호막(55)으로 덮힌다.
도 10은 질화규소 보호막(55)을 형성하는 공정을 보여준다.
도 10을 참조해 보면, 층간 절연막(54)이 형성될 때 단계 1에서 반도체 장치(50)를 스핀 코팅 장치 내로 도입한다. 따라서, 질화규소 보호막(55)에 대응해서 (SiH2NH)n(n은 1 이상의 정수)의 구성을 갖는 것과 같은 유기 실라제인 화합물의 스핀 코팅막이 층간 절연막(54)의 표면에 형성된다. 단계 1에서, 이와 같이 형성된 스핀 코팅막에 100 ℃ 이하의 온도로 베이킹 공정을 가하여 용매를 제거함으로써, 적합한 질화규소막을 얻는다.
한편, 도 10의 단계 1에서 얻은 질화규소막은 부득이하게 산소를 함유하게 되므로, 본 발명의 공정을 단계 2로 진행시켜, 반도체 장치(50)를 도 2의 플라즈마 CVD 장치와 같은 플라즈마 처리 장치 내로 도입한다. 여기서, NH3, N2, H2 등을 함유한 플라즈마 가스로 질화규소막(55)의 표면을 처리하여, 질화규소막에 있는 산소를 질소로 일부분 치환한다. 이와 같이, 이 실시예에서는 스핀 코팅막(55)에서 중합 반응이 완료되기 전에 단계 2의 플라즈마 처리를 수행한다.
그렇게 플라즈마 처리한 결과, 질화규소막(55)이 SiNCH 또는 SiONCH로 표현되는 화학식을 갖는 막으로 변화된다. 이와 같이 얻은 막은 온도 저항력과 화학 작용에 대한 저항력이 우수하다.
종래에는, N2 대기에서 단계 1을 수행한 후에 열처리하여 옥시니트라이드(oxynitride) 막을 얻는 것이 가능하였다. 그러나, 그러한 막 변화 공정은 400 ℃ 이상의 고온에서 이루어져야 했다. 게다가, 그러한 고온에서의 공정임에도 불구하고, 변화된 막의 품질은 충분하지 않았다.
본 발명에 있어서, 주의할 점은 단계 2의 플라즈마 처리가 스핀 코팅막(55)에서 중합 반응이 완료되기 전에 이루어진다는 점이다. 따라서, 저온에서 효과적인 표면 변화 반응을 달성하는 것이 가능하게 된다. 주의할 점은 100 W - 1000 W의 플라즈마 전력으로 350 ℃ 이하의 기판 온도에서 NH3, SiH4를 플라즈마 가스로 이용해서 상기와 같은 플라즈마 처리를 수행할 수도 있다는 점이다. 스핀 코팅막(55)에 있는 OH기가 감소하고 N 결합의 비율이 증가하도록 플라즈마 처리 수행을 조정하는 것이 바람직하다.
이 실시예에 있어서, 주의할 점은 단계 2의 공정이 스핀 코팅막(55)에서 중합 반응이 완료되기 전에 이루어질 수 있도록 단계 1의 베이킹 공정이 100 ℃ 이하의 온도에서 수행된다는 점이다. 또한, 단계 1과 단계 2가 연속해서 이루어질 수 있도록 단일 웨이퍼 처리 장치를 사용하는 것이 바람직하다.
주의할 점은 단계 2의 공정이 결코 플라즈마 처리로 한정되는 것은 아니며, N 또는 H를 함유하는 대기에서 수행하는 열처리일 수도 있다는 점이다. 예컨대, NH3나 N2 및 H2를 함유하는 대기에서 400 ℃ 이상의 온도로 단계 2의 열처리를 수행하는 것도 가능하다.
본 발명은 지금까지 설명한 실시예들로 한정되는 것은 아니며, 본 발명의 범위 내에서 다양하게 변화 및 변형될 수 있다.
본 발명에 의하면, CVD원에 있는 유기 실라제인 결합이 질화규소막 내에 보존되어 있다는 조건 하에서 유기 실라제인 결합을 포함하는 유기 Si 화합물에 대해 CVD 공정을 수행하여 SiNCH계의 질화규소막을 얻을 수 있다. 이와 같이 형성된 질화규소막은 밀도가 낮고 특정한 유전률이 낮다는 특징을 가지고 있다. 또한 이와 같이 형성된 질화규소막은 바람직하게도 접착력과 에칭 저항력이 우수하며, Cu와 같은 금속 원소에 대한 효과적인 확산 장벽으로서의 역할을 수행한다. 또한, 본 발명의 질화규소막을 사용함으로써 부유 용량이 적은 다층 배선 구조체를 형성할 수 있다.

Claims (30)

  1. 반응 챔버 내에 기판을 도입하는 단계;
    상기 반응 챔버 내에 가스원으로서 유기 실라제인 결합을 포함하는 유기 Si 화합물을 공급하는 단계; 및
    CVD 공정에 의해서 상기 가스원으로부터 상기 기판의 표면 상에 주요 구성 원소로서 Si, N, C 및 H를 함유한 SiNCH 막을 증착하는 단계; 를 포함하며,
    상기 CVD 공정은 상기 유기 Si 화합물에 포함된 유기 실라제인 결합이 실질적으로 상기 SiNCH 막 내에 보존되도록 수행되는 것을 특징으로 하는 질화규소막 형성 방법.
  2. 제 1 항에 있어서,
    상기 유기 Si 화합물은 (SiR1)nNR2, (SiR1NR2)n 및 (SiR1(NR2)1.5)n 중 어느 한 구조식을 갖는데, 여기서 n은 1 이상의 정수이고, R1 및 R2는 각각 수소이거나 메틸기와 같은 알킬기, 페놀기와 같은 고리형 탄화수소기 및 비닐기 중 어느 하나인 것을 특징으로 하는 질화규소막 형성 방법.
  3. 제 1 항에 있어서,
    상기 SiNCH 막은 그 안에 Si-C 결합과 Si-N 결합을 포함하는 것을 특징으로 하는 질화규소막 형성 방법.
  4. 제 1 항에 있어서,
    상기 SiNCH 막을 증착하는 단계는 상기 유기 Si 화합물의 플라즈마 중합 반응 공정을 포함하는 것을 특징으로 하는 질화규소막 형성 방법.
  5. 삭제
  6. 제 1 항에 있어서,
    상기 SiNCH 막을 증착하는 단계는 상기 유기 Si 화합물의 열분해 중합 반응 공정에 의해서 수행되는 것을 특징으로 하는 질화규소막 형성 방법.
  7. 삭제
  8. 제 1 항에 있어서,
    상기 유기 Si 화합물에 N을 함유한 추가의 가스원을 공급하는 단계를 더 포함하며,
    상기 SiNCH 막을 증착하는 단계는 상기 추가의 가스원의 플라즈마를 형성하는 단계, 및 상기 플라즈마를 상기 반응 챔버 내에 공급하는 단계를 포함하는 것을 특징으로 하는 질화규소막 형성 방법.
  9. 기판 상에 에칭 정지막을 증착하는 단계;
    상기 에칭 정지막 상에 층간 절연막을 증착하는 단계; 및
    상기 층간 절연막을 패터닝하여 개구를 형성하는 단계; 를 포함하며,
    상기 에칭 정지막을 증착하는 단계는,
    처리 장치의 반응 챔버 내에 상기 기판을 도입하는 단계;
    상기 반응 챔버 내에 가스원으로서 유기 실라제인 결합을 포함하는 유기 Si 화합물을 공급하는 단계; 및
    상기 반응 챔버에서 CVD 공정에 의해서 상기 유기 Si 화합물로부터 상기 기판의 표면 상에 상기 에칭 정지막으로서 SiNCH 막을 증착하는 단계; 를 포함하는 것을 특징으로 하는 반도체 장치 제조 방법.
  10. 제 9 항에 있어서,
    상기 유기 Si 화합물은 (SiR1)nNR2, (SiR1NR2)n 및 (SiR1(NR2)1.5)n 중 어느 한 구조식을 갖는데, 여기서 n은 1 이상의 정수이고, R1 및 R2는 각각 수소이거나 메틸기와 같은 알킬기, 페놀기와 같은 고리형 탄화수소기 및 비닐기 중 어느 하나인 것을 특징으로 하는 반도체 장치 제조 방법.
  11. 제 9 항에 있어서,
    상기 SiNCH 막을 증착하는 단계는 상기 유기 Si 화합물에 포함된 유기 실라제인 결합이 실질적으로 상기 SiNCH 막 내에 보존되도록 수행되는 것을 특징으로 하는 반도체 장치 제조 방법.
  12. 제 9 항에 있어서,
    상기 SiNCH 막을 증착하는 단계는 상기 유기 Si 화합물의 플라즈마 중합 반응 공정을 포함하는 것을 특징으로 하는 반도체 장치 제조 방법.
  13. 삭제
  14. 제 9 항에 있어서,
    상기 SiNCH 막을 증착하는 단계는 상기 유기 Si 화합물의 열 중합 반응 공정을 포함하는 것을 특징으로 하는 반도체 장치 제조 방법.
  15. 삭제
  16. 제 9 항에 있어서,
    상기 유기 Si 화합물 외에도 상기 반응 챔버 내에 N을 함유한 추가의 가스원을 공급하는 단계를 더 포함하며,
    상기 SiNCH 막을 증착하는 단계는 상기 추가의 가스원의 플라즈마를 형성하는 단계, 및 상기 플라즈마를 상기 반응 챔버 내에 공급하는 단계를 포함하는 것을 특징으로 하는 반도체 장치 제조 방법.
  17. 제 9 항에 있어서,
    상기 개구를 통해 상기 함몰부가 채워지도록 상기 층간 절연막 상에 전도체층을 증착하는 단계; 및
    화학 기계적 연마 공정에 의해서 상기 층간 절연막 위에 있는 상기 전도체층의 일부분을 제거하는 단계; 를 더 포함하는 것을 특징으로 하는 반도체 장치 제조 방법.
  18. 제 17 항에 있어서,
    상기 전도체층은 Cu층을 포함하는 것을 특징으로 하는 반도체 장치 제조 방법.
  19. 제 9 항에 있어서,
    상기 층간 절연막은 유기 절연막 및 무기 절연막 중 어느 하나를 포함하는 것을 특징으로 하는 반도체 장치 제조 방법.
  20. 제 9 항에 있어서,
    상기 층간 절연막은 유기 산화규소막 및 F가 도핑된 SiO2 막 중 어느 하나를 포함하는 것을 특징으로 하는 반도체 장치 제조 방법.
  21. 제 9 항에 있어서,
    상기 함몰부는 배선 그루브와 콘택 홀을 포함하는 것을 특징으로 하는 반도체 장치 제조 방법.
  22. 삭제
  23. 삭제
  24. 삭제
  25. 삭제
  26. 삭제
  27. 기판 및 상기 기판 상에 형성되는 다층 배선 구조체를 포함하는 반도체 장치에 있어서,
    상기 다층 배선 구조체는 에칭 정지막과, 상기 에칭 정지막 상에 형성되는 층간 절연막과, 상기 층간 절연막에 형성되는 배선 그루브와, 상기 배선 그루브에 대응해서 상기 층간 절연막에 형성되는 콘택 홀과, 상기 배선 그루브와 상기 콘택 홀을 채우는 전도체 패턴을 포함하며,
    상기 에칭 정지막은 SiNCH 막을 포함하고 CnHm으로 표현되는 임의의 원자단을 포함하며, 상기 임의의 원자단은 Si 원자에 결합되고,
    상기 SiNCH 막은 그 안에 고리형 실라제인 결합을 포함하는 것을 특징으로 하는 반도체 장치.
  28. 반응 챔버에 기판을 도입하는 단계;
    상기 반응 챔버 내에 가스원으로 유기 실라제인 결합을 포함하는 유기 Si 화합물을 공급하는 단계;
    상기 가스원에 에너지를 공급하는 단계; 및
    상기 기판 상에 Si, N, C, H 를 주요 구성 원소로 하는 SiNCH 막을 증착하는 단계; 를 포함하고,
    상기 가스원에 에너지를 공급하는 단계는 상기 가스원의 가스 분자에 배분되는 에너지가 실라제인 결합의 결합 에너지 이하인 것을 특징으로 하는 질화규소막 형성 방법.
  29. 제 28 항에 있어서,
    상기 에너지는 고주파 전력인 것을 특징으로 하는 질화규소막 형성 방법.
  30. 제 28 항 또는 제 29 항에 있어서,
    상기 SiNCH 막의 비유전율은 5.5 이하인 것을 특징으로 하는 질화규소막 형성 방법.
KR10-2003-7002396A 2000-08-18 2001-08-16 저유전성 질화규소막 및 그 형성 방법, 반도체 장치 및 그제조 방법 Expired - Fee Related KR100533198B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2000-00248922 2000-08-18
JP2000248922 2000-08-18
PCT/JP2001/007061 WO2002017374A1 (en) 2000-08-18 2001-08-16 Low-dielectric silicon nitride film and method of forming the same, semiconductor device and fabrication process thereof

Publications (2)

Publication Number Publication Date
KR20030064743A KR20030064743A (ko) 2003-08-02
KR100533198B1 true KR100533198B1 (ko) 2005-12-05

Family

ID=18738734

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-7002396A Expired - Fee Related KR100533198B1 (ko) 2000-08-18 2001-08-16 저유전성 질화규소막 및 그 형성 방법, 반도체 장치 및 그제조 방법

Country Status (9)

Country Link
US (1) US6890869B2 (ko)
EP (1) EP1316108B9 (ko)
JP (1) JP4048112B2 (ko)
KR (1) KR100533198B1 (ko)
CN (1) CN100431110C (ko)
AU (1) AU2001278749A1 (ko)
DE (1) DE60127973T2 (ko)
TW (1) TW554442B (ko)
WO (1) WO2002017374A1 (ko)

Families Citing this family (369)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020086547A1 (en) * 2000-02-17 2002-07-04 Applied Materials, Inc. Etch pattern definition using a CVD organic layer as an anti-reflection coating and hardmask
JP2004111538A (ja) * 2002-09-17 2004-04-08 Fujitsu Ltd 半導体装置、半導体装置の製造方法と評価方法、及びプロセス条件評価方法
JP3898133B2 (ja) 2003-01-14 2007-03-28 Ｎｅｃエレクトロニクス株式会社 ＳｉＣＨＮ膜の成膜方法。
JP4068072B2 (ja) * 2003-01-29 2008-03-26 Ｎｅｃエレクトロニクス株式会社 半導体装置及びその製造方法
JP4746829B2 (ja) * 2003-01-31 2011-08-10 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US7001844B2 (en) * 2004-04-30 2006-02-21 International Business Machines Corporation Material for contact etch layer to enhance device performance
US7129187B2 (en) * 2004-07-14 2006-10-31 Tokyo Electron Limited Low-temperature plasma-enhanced chemical vapor deposition of silicon-nitrogen-containing films
TWI273329B (en) * 2004-12-29 2007-02-11 Au Optronics Corp Copper gate electrode of liquid crystal display device and method of fabricating the same
TWI263103B (en) * 2004-12-29 2006-10-01 Au Optronics Corp Copper gate electrode of liquid crystal display device and method of fabricating the same
JP5007511B2 (ja) 2006-02-14 2012-08-22 富士通株式会社 露光光遮蔽膜形成用材料、多層配線及びその製造方法、並びに半導体装置
US7718553B2 (en) * 2006-09-21 2010-05-18 Asm Japan K.K. Method for forming insulation film having high density
US7749802B2 (en) * 2007-01-09 2010-07-06 International Business Machines Corporation Process for chemical vapor deposition of materials with via filling capability and structure formed thereby
US7781352B2 (en) * 2007-06-06 2010-08-24 Asm Japan K.K. Method for forming inorganic silazane-based dielectric film
US7651959B2 (en) 2007-12-03 2010-01-26 Asm Japan K.K. Method for forming silazane-based dielectric film
DE102008016425B4 (de) * 2008-03-31 2015-11-19 Advanced Micro Devices, Inc. Verfahren zur Strukturierung einer Metallisierungsschicht durch Verringerung der durch Lackentfernung hervorgerufenen Schäden des dielektrischen Materials
US7622369B1 (en) 2008-05-30 2009-11-24 Asm Japan K.K. Device isolation technology on semiconductor substrate
US10378106B2 (en) 2008-11-14 2019-08-13 Asm Ip Holding B.V. Method of forming insulation film by modified PEALD
US8765233B2 (en) * 2008-12-09 2014-07-01 Asm Japan K.K. Method for forming low-carbon CVD film for filling trenches
US9394608B2 (en) 2009-04-06 2016-07-19 Asm America, Inc. Semiconductor processing reactor and components thereof
KR100953736B1 (ko) 2009-07-27 2010-04-19 주식회사 아토 증착 장치 및 반도체 소자의 제조 방법
US8802201B2 (en) 2009-08-14 2014-08-12 Asm America, Inc. Systems and methods for thin-film deposition of metal oxides using excited nitrogen-oxygen species
KR101732187B1 (ko) * 2009-09-03 2017-05-02 에이에스엠 저펜 가부시기가이샤 플라즈마 강화된 화학기상 증착법에 의해 규소-질소 결합을 갖는 등각성 유전체 막을 형성하는 방법
US8912353B2 (en) 2010-06-02 2014-12-16 Air Products And Chemicals, Inc. Organoaminosilane precursors and methods for depositing films comprising same
JP5874230B2 (ja) * 2010-08-27 2016-03-02 東ソー株式会社 封止膜材料、封止膜及び用途
US8771807B2 (en) 2011-05-24 2014-07-08 Air Products And Chemicals, Inc. Organoaminosilane precursors and methods for making and using same
US9312155B2 (en) 2011-06-06 2016-04-12 Asm Japan K.K. High-throughput semiconductor-processing apparatus equipped with multiple dual-chamber modules
US10854498B2 (en) 2011-07-15 2020-12-01 Asm Ip Holding B.V. Wafer-supporting device and method for producing same
US20130023129A1 (en) 2011-07-20 2013-01-24 Asm America, Inc. Pressure transmitter for a semiconductor processing environment
US9017481B1 (en) 2011-10-28 2015-04-28 Asm America, Inc. Process feed management for semiconductor substrate processing
US9659799B2 (en) 2012-08-28 2017-05-23 Asm Ip Holding B.V. Systems and methods for dynamic semiconductor process scheduling
US10714315B2 (en) 2012-10-12 2020-07-14 Asm Ip Holdings B.V. Semiconductor reaction chamber showerhead
US20160376700A1 (en) 2013-02-01 2016-12-29 Asm Ip Holding B.V. System for treatment of deposition reactor
JP6318433B2 (ja) * 2013-11-28 2018-05-09 大陽日酸株式会社 シリコン窒化膜の形成方法及びシリコン窒化膜
US10683571B2 (en) 2014-02-25 2020-06-16 Asm Ip Holding B.V. Gas supply manifold and method of supplying gases to chamber using same
US10167557B2 (en) 2014-03-18 2019-01-01 Asm Ip Holding B.V. Gas distribution system, reactor including the system, and methods of using the same
US11015245B2 (en) 2014-03-19 2021-05-25 Asm Ip Holding B.V. Gas-phase reactor and system having exhaust plenum and components thereof
US10858737B2 (en) 2014-07-28 2020-12-08 Asm Ip Holding B.V. Showerhead assembly and components thereof
US9890456B2 (en) 2014-08-21 2018-02-13 Asm Ip Holding B.V. Method and system for in situ formation of gas-phase compounds
US9657845B2 (en) 2014-10-07 2017-05-23 Asm Ip Holding B.V. Variable conductance gas distribution apparatus and method
US10941490B2 (en) 2014-10-07 2021-03-09 Asm Ip Holding B.V. Multiple temperature range susceptor, assembly, reactor and system including the susceptor, and methods of using the same
JP6236709B2 (ja) * 2014-10-14 2017-11-29 大陽日酸株式会社 シリコン窒化膜の製造方法及びシリコン窒化膜
KR102188751B1 (ko) * 2014-10-24 2020-12-08 버슘머트리얼즈 유에스, 엘엘씨 실리콘-함유 막을 증착시키기 위한 조성물 및 이를 사용하는 방법
KR102263121B1 (ko) 2014-12-22 2021-06-09 에이에스엠 아이피 홀딩 비.브이. 반도체 소자 및 그 제조 방법
US10529542B2 (en) 2015-03-11 2020-01-07 Asm Ip Holdings B.V. Cross-flow reactor and method
US10276355B2 (en) 2015-03-12 2019-04-30 Asm Ip Holding B.V. Multi-zone reactor, system including the reactor, and method of using the same
US10458018B2 (en) 2015-06-26 2019-10-29 Asm Ip Holding B.V. Structures including metal carbide material, devices including the structures, and methods of forming same
US10600673B2 (en) 2015-07-07 2020-03-24 Asm Ip Holding B.V. Magnetic susceptor to baseplate seal
US9960072B2 (en) 2015-09-29 2018-05-01 Asm Ip Holding B.V. Variable adjustment for precise matching of multiple chamber cavity housings
US10211308B2 (en) 2015-10-21 2019-02-19 Asm Ip Holding B.V. NbMC layers
US11139308B2 (en) 2015-12-29 2021-10-05 Asm Ip Holding B.V. Atomic layer deposition of III-V compounds to form V-NAND devices
US9859156B2 (en) * 2015-12-30 2018-01-02 Taiwan Semiconductor Manufacturing Co., Ltd. Interconnection structure with sidewall dielectric protection layer
US10529554B2 (en) 2016-02-19 2020-01-07 Asm Ip Holding B.V. Method for forming silicon nitride film selectively on sidewalls or flat surfaces of trenches
US10468251B2 (en) 2016-02-19 2019-11-05 Asm Ip Holding B.V. Method for forming spacers using silicon nitride film for spacer-defined multiple patterning
KR102418092B1 (ko) 2016-03-11 2022-07-06 다이요 닛산 가부시키가이샤 실리콘 질화막의 제조 방법 및 실리콘 질화막
US10343920B2 (en) 2016-03-18 2019-07-09 Asm Ip Holding B.V. Aligned carbon nanotubes
US10190213B2 (en) 2016-04-21 2019-01-29 Asm Ip Holding B.V. Deposition of metal borides
US10865475B2 (en) 2016-04-21 2020-12-15 Asm Ip Holding B.V. Deposition of metal borides and silicides
US10032628B2 (en) 2016-05-02 2018-07-24 Asm Ip Holding B.V. Source/drain performance through conformal solid state doping
US10367080B2 (en) 2016-05-02 2019-07-30 Asm Ip Holding B.V. Method of forming a germanium oxynitride film
US11453943B2 (en) 2016-05-25 2022-09-27 Asm Ip Holding B.V. Method for forming carbon-containing silicon/metal oxide or nitride film by ALD using silicon precursor and hydrocarbon precursor
WO2017218561A1 (en) 2016-06-13 2017-12-21 Gvd Coproraton Methods for plasma depositing polymers comprising cyclic siloxanes and related compositions and articles
US11679412B2 (en) 2016-06-13 2023-06-20 Gvd Corporation Methods for plasma depositing polymers comprising cyclic siloxanes and related compositions and articles
US10388509B2 (en) 2016-06-28 2019-08-20 Asm Ip Holding B.V. Formation of epitaxial layers via dislocation filtering
US10612137B2 (en) 2016-07-08 2020-04-07 Asm Ip Holdings B.V. Organic reactants for atomic layer deposition
US9859151B1 (en) 2016-07-08 2018-01-02 Asm Ip Holding B.V. Selective film deposition method to form air gaps
US10714385B2 (en) 2016-07-19 2020-07-14 Asm Ip Holding B.V. Selective deposition of tungsten
US10395919B2 (en) 2016-07-28 2019-08-27 Asm Ip Holding B.V. Method and apparatus for filling a gap
US9887082B1 (en) 2016-07-28 2018-02-06 Asm Ip Holding B.V. Method and apparatus for filling a gap
KR102532607B1 (ko) 2016-07-28 2023-05-15 에이에스엠 아이피 홀딩 비.브이. 기판 가공 장치 및 그 동작 방법
US9812320B1 (en) 2016-07-28 2017-11-07 Asm Ip Holding B.V. Method and apparatus for filling a gap
US10410943B2 (en) 2016-10-13 2019-09-10 Asm Ip Holding B.V. Method for passivating a surface of a semiconductor and related systems
US10643826B2 (en) 2016-10-26 2020-05-05 Asm Ip Holdings B.V. Methods for thermally calibrating reaction chambers
US11532757B2 (en) 2016-10-27 2022-12-20 Asm Ip Holding B.V. Deposition of charge trapping layers
US10229833B2 (en) 2016-11-01 2019-03-12 Asm Ip Holding B.V. Methods for forming a transition metal nitride film on a substrate by atomic layer deposition and related semiconductor device structures
US10714350B2 (en) 2016-11-01 2020-07-14 ASM IP Holdings, B.V. Methods for forming a transition metal niobium nitride film on a substrate by atomic layer deposition and related semiconductor device structures
US10435790B2 (en) 2016-11-01 2019-10-08 Asm Ip Holding B.V. Method of subatmospheric plasma-enhanced ALD using capacitively coupled electrodes with narrow gap
US10134757B2 (en) 2016-11-07 2018-11-20 Asm Ip Holding B.V. Method of processing a substrate and a device manufactured by using the method
KR102546317B1 (ko) 2016-11-15 2023-06-21 에이에스엠 아이피 홀딩 비.브이. 기체 공급 유닛 및 이를 포함하는 기판 처리 장치
US10340135B2 (en) 2016-11-28 2019-07-02 Asm Ip Holding B.V. Method of topologically restricted plasma-enhanced cyclic deposition of silicon or metal nitride
KR102762543B1 (ko) 2016-12-14 2025-02-05 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US11447861B2 (en) 2016-12-15 2022-09-20 Asm Ip Holding B.V. Sequential infiltration synthesis apparatus and a method of forming a patterned structure
US11581186B2 (en) 2016-12-15 2023-02-14 Asm Ip Holding B.V. Sequential infiltration synthesis apparatus
KR102700194B1 (ko) 2016-12-19 2024-08-28 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US10269558B2 (en) 2016-12-22 2019-04-23 Asm Ip Holding B.V. Method of forming a structure on a substrate
US10867788B2 (en) 2016-12-28 2020-12-15 Asm Ip Holding B.V. Method of forming a structure on a substrate
US11390950B2 (en) 2017-01-10 2022-07-19 Asm Ip Holding B.V. Reactor system and method to reduce residue buildup during a film deposition process
US10655221B2 (en) 2017-02-09 2020-05-19 Asm Ip Holding B.V. Method for depositing oxide film by thermal ALD and PEALD
US10468261B2 (en) 2017-02-15 2019-11-05 Asm Ip Holding B.V. Methods for forming a metallic film on a substrate by cyclical deposition and related semiconductor device structures
US10529563B2 (en) 2017-03-29 2020-01-07 Asm Ip Holdings B.V. Method for forming doped metal oxide films on a substrate by cyclical deposition and related semiconductor device structures
KR102457289B1 (ko) 2017-04-25 2022-10-21 에이에스엠 아이피 홀딩 비.브이. 박막 증착 방법 및 반도체 장치의 제조 방법
US10892156B2 (en) 2017-05-08 2021-01-12 Asm Ip Holding B.V. Methods for forming a silicon nitride film on a substrate and related semiconductor device structures
US10446393B2 (en) 2017-05-08 2019-10-15 Asm Ip Holding B.V. Methods for forming silicon-containing epitaxial layers and related semiconductor device structures
US10770286B2 (en) 2017-05-08 2020-09-08 Asm Ip Holdings B.V. Methods for selectively forming a silicon nitride film on a substrate and related semiconductor device structures
US10504742B2 (en) 2017-05-31 2019-12-10 Asm Ip Holding B.V. Method of atomic layer etching using hydrogen plasma
US10886123B2 (en) 2017-06-02 2021-01-05 Asm Ip Holding B.V. Methods for forming low temperature semiconductor layers and related semiconductor device structures
US12040200B2 (en) 2017-06-20 2024-07-16 Asm Ip Holding B.V. Semiconductor processing apparatus and methods for calibrating a semiconductor processing apparatus
US11306395B2 (en) 2017-06-28 2022-04-19 Asm Ip Holding B.V. Methods for depositing a transition metal nitride film on a substrate by atomic layer deposition and related deposition apparatus
US10685834B2 (en) 2017-07-05 2020-06-16 Asm Ip Holdings B.V. Methods for forming a silicon germanium tin layer and related semiconductor device structures
KR20190009245A (ko) 2017-07-18 2019-01-28 에이에스엠 아이피 홀딩 비.브이. 반도체 소자 구조물 형성 방법 및 관련된 반도체 소자 구조물
US10541333B2 (en) 2017-07-19 2020-01-21 Asm Ip Holding B.V. Method for depositing a group IV semiconductor and related semiconductor device structures
US11018002B2 (en) 2017-07-19 2021-05-25 Asm Ip Holding B.V. Method for selectively depositing a Group IV semiconductor and related semiconductor device structures
US11374112B2 (en) 2017-07-19 2022-06-28 Asm Ip Holding B.V. Method for depositing a group IV semiconductor and related semiconductor device structures
US10590535B2 (en) 2017-07-26 2020-03-17 Asm Ip Holdings B.V. Chemical treatment, deposition and/or infiltration apparatus and method for using the same
US10605530B2 (en) 2017-07-26 2020-03-31 Asm Ip Holding B.V. Assembly of a liner and a flange for a vertical furnace as well as the liner and the vertical furnace
TWI815813B (zh) 2017-08-04 2023-09-21 荷蘭商Ａｓｍ智慧財產控股公司 用於分配反應腔內氣體的噴頭總成
US10692741B2 (en) 2017-08-08 2020-06-23 Asm Ip Holdings B.V. Radiation shield
US10770336B2 (en) 2017-08-08 2020-09-08 Asm Ip Holding B.V. Substrate lift mechanism and reactor including same
US11769682B2 (en) 2017-08-09 2023-09-26 Asm Ip Holding B.V. Storage apparatus for storing cassettes for substrates and processing apparatus equipped therewith
US10249524B2 (en) 2017-08-09 2019-04-02 Asm Ip Holding B.V. Cassette holder assembly for a substrate cassette and holding member for use in such assembly
US11139191B2 (en) 2017-08-09 2021-10-05 Asm Ip Holding B.V. Storage apparatus for storing cassettes for substrates and processing apparatus equipped therewith
USD900036S1 (en) 2017-08-24 2020-10-27 Asm Ip Holding B.V. Heater electrical connector and adapter
US11830730B2 (en) 2017-08-29 2023-11-28 Asm Ip Holding B.V. Layer forming method and apparatus
US11056344B2 (en) 2017-08-30 2021-07-06 Asm Ip Holding B.V. Layer forming method
KR102491945B1 (ko) 2017-08-30 2023-01-26 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US11295980B2 (en) 2017-08-30 2022-04-05 Asm Ip Holding B.V. Methods for depositing a molybdenum metal film over a dielectric surface of a substrate by a cyclical deposition process and related semiconductor device structures
KR102401446B1 (ko) 2017-08-31 2022-05-24 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US10607895B2 (en) 2017-09-18 2020-03-31 Asm Ip Holdings B.V. Method for forming a semiconductor device structure comprising a gate fill metal
KR102630301B1 (ko) 2017-09-21 2024-01-29 에이에스엠 아이피 홀딩 비.브이. 침투성 재료의 순차 침투 합성 방법 처리 및 이를 이용하여 형성된 구조물 및 장치
US10844484B2 (en) 2017-09-22 2020-11-24 Asm Ip Holding B.V. Apparatus for dispensing a vapor phase reactant to a reaction chamber and related methods
US10658205B2 (en) 2017-09-28 2020-05-19 Asm Ip Holdings B.V. Chemical dispensing apparatus and methods for dispensing a chemical to a reaction chamber
US10403504B2 (en) 2017-10-05 2019-09-03 Asm Ip Holding B.V. Method for selectively depositing a metallic film on a substrate
US10319588B2 (en) 2017-10-10 2019-06-11 Asm Ip Holding B.V. Method for depositing a metal chalcogenide on a substrate by cyclical deposition
US10923344B2 (en) 2017-10-30 2021-02-16 Asm Ip Holding B.V. Methods for forming a semiconductor structure and related semiconductor structures
US10910262B2 (en) 2017-11-16 2021-02-02 Asm Ip Holding B.V. Method of selectively depositing a capping layer structure on a semiconductor device structure
KR102443047B1 (ko) 2017-11-16 2022-09-14 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치 방법 및 그에 의해 제조된 장치
US11022879B2 (en) 2017-11-24 2021-06-01 Asm Ip Holding B.V. Method of forming an enhanced unexposed photoresist layer
CN111316417B (zh) 2017-11-27 2023-12-22 阿斯莫Ip控股公司 与批式炉偕同使用的用于储存晶圆匣的储存装置
JP7206265B2 (ja) 2017-11-27 2023-01-17 エーエスエム アイピー ホールディング ビー．ブイ． クリーン・ミニエンバイロメントを備える装置
US10872771B2 (en) 2018-01-16 2020-12-22 Asm Ip Holding B. V. Method for depositing a material film on a substrate within a reaction chamber by a cyclical deposition process and related device structures
CN111630203A (zh) 2018-01-19 2020-09-04 Asm Ip私人控股有限公司 通过等离子体辅助沉积来沉积间隙填充层的方法
TWI852426B (zh) 2018-01-19 2024-08-11 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 沈積方法
USD903477S1 (en) 2018-01-24 2020-12-01 Asm Ip Holdings B.V. Metal clamp
US11018047B2 (en) 2018-01-25 2021-05-25 Asm Ip Holding B.V. Hybrid lift pin
USD880437S1 (en) 2018-02-01 2020-04-07 Asm Ip Holding B.V. Gas supply plate for semiconductor manufacturing apparatus
US10535516B2 (en) 2018-02-01 2020-01-14 Asm Ip Holdings B.V. Method for depositing a semiconductor structure on a surface of a substrate and related semiconductor structures
US11081345B2 (en) 2018-02-06 2021-08-03 Asm Ip Holding B.V. Method of post-deposition treatment for silicon oxide film
US10896820B2 (en) 2018-02-14 2021-01-19 Asm Ip Holding B.V. Method for depositing a ruthenium-containing film on a substrate by a cyclical deposition process
JP7124098B2 (ja) 2018-02-14 2022-08-23 エーエスエム・アイピー・ホールディング・ベー・フェー 周期的堆積プロセスにより基材上にルテニウム含有膜を堆積させる方法
US10731249B2 (en) 2018-02-15 2020-08-04 Asm Ip Holding B.V. Method of forming a transition metal containing film on a substrate by a cyclical deposition process, a method for supplying a transition metal halide compound to a reaction chamber, and related vapor deposition apparatus
US10658181B2 (en) 2018-02-20 2020-05-19 Asm Ip Holding B.V. Method of spacer-defined direct patterning in semiconductor fabrication
KR102636427B1 (ko) 2018-02-20 2024-02-13 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법 및 장치
US10975470B2 (en) 2018-02-23 2021-04-13 Asm Ip Holding B.V. Apparatus for detecting or monitoring for a chemical precursor in a high temperature environment
US11473195B2 (en) 2018-03-01 2022-10-18 Asm Ip Holding B.V. Semiconductor processing apparatus and a method for processing a substrate
US11629406B2 (en) 2018-03-09 2023-04-18 Asm Ip Holding B.V. Semiconductor processing apparatus comprising one or more pyrometers for measuring a temperature of a substrate during transfer of the substrate
US11114283B2 (en) 2018-03-16 2021-09-07 Asm Ip Holding B.V. Reactor, system including the reactor, and methods of manufacturing and using same
KR102646467B1 (ko) 2018-03-27 2024-03-11 에이에스엠 아이피 홀딩 비.브이. 기판 상에 전극을 형성하는 방법 및 전극을 포함하는 반도체 소자 구조
US10510536B2 (en) 2018-03-29 2019-12-17 Asm Ip Holding B.V. Method of depositing a co-doped polysilicon film on a surface of a substrate within a reaction chamber
US11088002B2 (en) 2018-03-29 2021-08-10 Asm Ip Holding B.V. Substrate rack and a substrate processing system and method
US11230766B2 (en) 2018-03-29 2022-01-25 Asm Ip Holding B.V. Substrate processing apparatus and method
KR102501472B1 (ko) 2018-03-30 2023-02-20 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법
KR102600229B1 (ko) 2018-04-09 2023-11-10 에이에스엠 아이피 홀딩 비.브이. 기판 지지 장치, 이를 포함하는 기판 처리 장치 및 기판 처리 방법
US12025484B2 (en) 2018-05-08 2024-07-02 Asm Ip Holding B.V. Thin film forming method
TWI811348B (zh) 2018-05-08 2023-08-11 荷蘭商Ａｓｍ 智慧財產控股公司 藉由循環沉積製程於基板上沉積氧化物膜之方法及相關裝置結構
US12272527B2 (en) 2018-05-09 2025-04-08 Asm Ip Holding B.V. Apparatus for use with hydrogen radicals and method of using same
TWI879056B (zh) 2018-05-11 2025-04-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於基板上形成摻雜金屬碳化物薄膜之方法及相關半導體元件結構
KR102596988B1 (ko) 2018-05-28 2023-10-31 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법 및 그에 의해 제조된 장치
TWI840362B (zh) 2018-06-04 2024-05-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 水氣降低的晶圓處置腔室
US11718913B2 (en) 2018-06-04 2023-08-08 Asm Ip Holding B.V. Gas distribution system and reactor system including same
US11286562B2 (en) 2018-06-08 2022-03-29 Asm Ip Holding B.V. Gas-phase chemical reactor and method of using same
KR102568797B1 (ko) 2018-06-21 2023-08-21 에이에스엠 아이피 홀딩 비.브이. 기판 처리 시스템
US10797133B2 (en) 2018-06-21 2020-10-06 Asm Ip Holding B.V. Method for depositing a phosphorus doped silicon arsenide film and related semiconductor device structures
CN112292477A (zh) 2018-06-27 2021-01-29 Asm Ip私人控股有限公司 用于形成含金属的材料的循环沉积方法及包含含金属的材料的膜和结构
JP7674105B2 (ja) 2018-06-27 2025-05-09 エーエスエム・アイピー・ホールディング・ベー・フェー 金属含有材料ならびに金属含有材料を含む膜および構造体を形成するための周期的堆積方法
KR102686758B1 (ko) 2018-06-29 2024-07-18 에이에스엠 아이피 홀딩 비.브이. 박막 증착 방법 및 반도체 장치의 제조 방법
US10612136B2 (en) 2018-06-29 2020-04-07 ASM IP Holding, B.V. Temperature-controlled flange and reactor system including same
US10755922B2 (en) 2018-07-03 2020-08-25 Asm Ip Holding B.V. Method for depositing silicon-free carbon-containing film as gap-fill layer by pulse plasma-assisted deposition
US10388513B1 (en) 2018-07-03 2019-08-20 Asm Ip Holding B.V. Method for depositing silicon-free carbon-containing film as gap-fill layer by pulse plasma-assisted deposition
US10767789B2 (en) 2018-07-16 2020-09-08 Asm Ip Holding B.V. Diaphragm valves, valve components, and methods for forming valve components
US10483099B1 (en) 2018-07-26 2019-11-19 Asm Ip Holding B.V. Method for forming thermally stable organosilicon polymer film
US11053591B2 (en) 2018-08-06 2021-07-06 Asm Ip Holding B.V. Multi-port gas injection system and reactor system including same
US10883175B2 (en) 2018-08-09 2021-01-05 Asm Ip Holding B.V. Vertical furnace for processing substrates and a liner for use therein
US10829852B2 (en) 2018-08-16 2020-11-10 Asm Ip Holding B.V. Gas distribution device for a wafer processing apparatus
US11430674B2 (en) 2018-08-22 2022-08-30 Asm Ip Holding B.V. Sensor array, apparatus for dispensing a vapor phase reactant to a reaction chamber and related methods
KR102707956B1 (ko) 2018-09-11 2024-09-19 에이에스엠 아이피 홀딩 비.브이. 박막 증착 방법
US11024523B2 (en) 2018-09-11 2021-06-01 Asm Ip Holding B.V. Substrate processing apparatus and method
US11049751B2 (en) 2018-09-14 2021-06-29 Asm Ip Holding B.V. Cassette supply system to store and handle cassettes and processing apparatus equipped therewith
CN110970344B (zh) 2018-10-01 2024-10-25 Asmip控股有限公司 衬底保持设备、包含所述设备的系统及其使用方法
US11232963B2 (en) 2018-10-03 2022-01-25 Asm Ip Holding B.V. Substrate processing apparatus and method
KR102592699B1 (ko) 2018-10-08 2023-10-23 에이에스엠 아이피 홀딩 비.브이. 기판 지지 유닛 및 이를 포함하는 박막 증착 장치와 기판 처리 장치
US10847365B2 (en) 2018-10-11 2020-11-24 Asm Ip Holding B.V. Method of forming conformal silicon carbide film by cyclic CVD
US10811256B2 (en) 2018-10-16 2020-10-20 Asm Ip Holding B.V. Method for etching a carbon-containing feature
KR102605121B1 (ko) 2018-10-19 2023-11-23 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치 및 기판 처리 방법
KR102546322B1 (ko) 2018-10-19 2023-06-21 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치 및 기판 처리 방법
USD948463S1 (en) 2018-10-24 2022-04-12 Asm Ip Holding B.V. Susceptor for semiconductor substrate supporting apparatus
US10381219B1 (en) 2018-10-25 2019-08-13 Asm Ip Holding B.V. Methods for forming a silicon nitride film
US12378665B2 (en) 2018-10-26 2025-08-05 Asm Ip Holding B.V. High temperature coatings for a preclean and etch apparatus and related methods
US11087997B2 (en) 2018-10-31 2021-08-10 Asm Ip Holding B.V. Substrate processing apparatus for processing substrates
KR102748291B1 (ko) 2018-11-02 2024-12-31 에이에스엠 아이피 홀딩 비.브이. 기판 지지 유닛 및 이를 포함하는 기판 처리 장치
US11572620B2 (en) 2018-11-06 2023-02-07 Asm Ip Holding B.V. Methods for selectively depositing an amorphous silicon film on a substrate
US11031242B2 (en) 2018-11-07 2021-06-08 Asm Ip Holding B.V. Methods for depositing a boron doped silicon germanium film
US10847366B2 (en) 2018-11-16 2020-11-24 Asm Ip Holding B.V. Methods for depositing a transition metal chalcogenide film on a substrate by a cyclical deposition process
US10818758B2 (en) 2018-11-16 2020-10-27 Asm Ip Holding B.V. Methods for forming a metal silicate film on a substrate in a reaction chamber and related semiconductor device structures
US10559458B1 (en) 2018-11-26 2020-02-11 Asm Ip Holding B.V. Method of forming oxynitride film
US12040199B2 (en) 2018-11-28 2024-07-16 Asm Ip Holding B.V. Substrate processing apparatus for processing substrates
US11217444B2 (en) 2018-11-30 2022-01-04 Asm Ip Holding B.V. Method for forming an ultraviolet radiation responsive metal oxide-containing film
KR102636428B1 (ko) 2018-12-04 2024-02-13 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치를 세정하는 방법
US11158513B2 (en) 2018-12-13 2021-10-26 Asm Ip Holding B.V. Methods for forming a rhenium-containing film on a substrate by a cyclical deposition process and related semiconductor device structures
TWI874340B (zh) 2018-12-14 2025-03-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成裝置結構之方法、其所形成之結構及施行其之系統
TWI866480B (zh) 2019-01-17 2024-12-11 荷蘭商Ａｓｍ Ｉｐ 私人控股有限公司 藉由循環沈積製程於基板上形成含過渡金屬膜之方法
KR102727227B1 (ko) 2019-01-22 2024-11-07 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
CN111524788B (zh) 2019-02-01 2023-11-24 Asm Ip私人控股有限公司 氧化硅的拓扑选择性膜形成的方法
KR102638425B1 (ko) 2019-02-20 2024-02-21 에이에스엠 아이피 홀딩 비.브이. 기판 표면 내에 형성된 오목부를 충진하기 위한 방법 및 장치
US11482533B2 (en) 2019-02-20 2022-10-25 Asm Ip Holding B.V. Apparatus and methods for plug fill deposition in 3-D NAND applications
KR102626263B1 (ko) 2019-02-20 2024-01-16 에이에스엠 아이피 홀딩 비.브이. 처리 단계를 포함하는 주기적 증착 방법 및 이를 위한 장치
JP7509548B2 (ja) 2019-02-20 2024-07-02 エーエスエム・アイピー・ホールディング・ベー・フェー 基材表面内に形成された凹部を充填するための周期的堆積方法および装置
TWI842826B (zh) 2019-02-22 2024-05-21 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基材處理設備及處理基材之方法
US11742198B2 (en) 2019-03-08 2023-08-29 Asm Ip Holding B.V. Structure including SiOCN layer and method of forming same
KR102782593B1 (ko) 2019-03-08 2025-03-14 에이에스엠 아이피 홀딩 비.브이. SiOC 층을 포함한 구조체 및 이의 형성 방법
KR102858005B1 (ko) 2019-03-08 2025-09-09 에이에스엠 아이피 홀딩 비.브이. 실리콘 질화물 층을 선택적으로 증착하는 방법, 및 선택적으로 증착된 실리콘 질화물 층을 포함하는 구조체
KR20200116033A (ko) 2019-03-28 2020-10-08 에이에스엠 아이피 홀딩 비.브이. 도어 개방기 및 이를 구비한 기판 처리 장치
KR102809999B1 (ko) 2019-04-01 2025-05-19 에이에스엠 아이피 홀딩 비.브이. 반도체 소자를 제조하는 방법
US11447864B2 (en) 2019-04-19 2022-09-20 Asm Ip Holding B.V. Layer forming method and apparatus
KR20200125453A (ko) 2019-04-24 2020-11-04 에이에스엠 아이피 홀딩 비.브이. 기상 반응기 시스템 및 이를 사용하는 방법
KR102869364B1 (ko) 2019-05-07 2025-10-10 에이에스엠 아이피 홀딩 비.브이. 비정질 탄소 중합체 막을 개질하는 방법
KR20200130121A (ko) 2019-05-07 2020-11-18 에이에스엠 아이피 홀딩 비.브이. 딥 튜브가 있는 화학물질 공급원 용기
KR20200130652A (ko) 2019-05-10 2020-11-19 에이에스엠 아이피 홀딩 비.브이. 표면 상에 재료를 증착하는 방법 및 본 방법에 따라 형성된 구조
JP7612342B2 (ja) 2019-05-16 2025-01-14 エーエスエム・アイピー・ホールディング・ベー・フェー ウェハボートハンドリング装置、縦型バッチ炉および方法
JP7598201B2 (ja) 2019-05-16 2024-12-11 エーエスエム・アイピー・ホールディング・ベー・フェー ウェハボートハンドリング装置、縦型バッチ炉および方法
USD975665S1 (en) 2019-05-17 2023-01-17 Asm Ip Holding B.V. Susceptor shaft
USD947913S1 (en) 2019-05-17 2022-04-05 Asm Ip Holding B.V. Susceptor shaft
USD935572S1 (en) 2019-05-24 2021-11-09 Asm Ip Holding B.V. Gas channel plate
USD922229S1 (en) 2019-06-05 2021-06-15 Asm Ip Holding B.V. Device for controlling a temperature of a gas supply unit
KR20200141003A (ko) 2019-06-06 2020-12-17 에이에스엠 아이피 홀딩 비.브이. 가스 감지기를 포함하는 기상 반응기 시스템
KR20200141931A (ko) 2019-06-10 2020-12-21 에이에스엠 아이피 홀딩 비.브이. 석영 에피택셜 챔버를 세정하는 방법
KR20200143254A (ko) 2019-06-11 2020-12-23 에이에스엠 아이피 홀딩 비.브이. 개질 가스를 사용하여 전자 구조를 형성하는 방법, 상기 방법을 수행하기 위한 시스템, 및 상기 방법을 사용하여 형성되는 구조
USD944946S1 (en) 2019-06-14 2022-03-01 Asm Ip Holding B.V. Shower plate
USD931978S1 (en) 2019-06-27 2021-09-28 Asm Ip Holding B.V. Showerhead vacuum transport
KR20210005515A (ko) 2019-07-03 2021-01-14 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치용 온도 제어 조립체 및 이를 사용하는 방법
JP7499079B2 (ja) 2019-07-09 2024-06-13 エーエスエム・アイピー・ホールディング・ベー・フェー 同軸導波管を用いたプラズマ装置、基板処理方法
CN112216646A (zh) 2019-07-10 2021-01-12 Asm Ip私人控股有限公司 基板支撑组件及包括其的基板处理装置
KR102895115B1 (ko) 2019-07-16 2025-12-03 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
KR20210010816A (ko) 2019-07-17 2021-01-28 에이에스엠 아이피 홀딩 비.브이. 라디칼 보조 점화 플라즈마 시스템 및 방법
KR102860110B1 (ko) 2019-07-17 2025-09-16 에이에스엠 아이피 홀딩 비.브이. 실리콘 게르마늄 구조를 형성하는 방법
US11643724B2 (en) 2019-07-18 2023-05-09 Asm Ip Holding B.V. Method of forming structures using a neutral beam
TWI839544B (zh) 2019-07-19 2024-04-21 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成形貌受控的非晶碳聚合物膜之方法
CN112242295B (zh) 2019-07-19 2025-12-09 Asmip私人控股有限公司 形成拓扑受控的无定形碳聚合物膜的方法
TWI851767B (zh) 2019-07-29 2024-08-11 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於利用n型摻雜物及/或替代摻雜物選擇性沉積以達成高摻雜物併入之方法
CN112309899B (zh) 2019-07-30 2025-11-14 Asmip私人控股有限公司 基板处理设备
KR20210015655A (ko) 2019-07-30 2021-02-10 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치 및 방법
CN112309900B (zh) 2019-07-30 2025-11-04 Asmip私人控股有限公司 基板处理设备
US11587815B2 (en) 2019-07-31 2023-02-21 Asm Ip Holding B.V. Vertical batch furnace assembly
US11587814B2 (en) 2019-07-31 2023-02-21 Asm Ip Holding B.V. Vertical batch furnace assembly
US11227782B2 (en) 2019-07-31 2022-01-18 Asm Ip Holding B.V. Vertical batch furnace assembly
CN118422165A (zh) 2019-08-05 2024-08-02 Asm Ip私人控股有限公司 用于化学源容器的液位传感器
KR20210018761A (ko) 2019-08-09 2021-02-18 에이에스엠 아이피 홀딩 비.브이. 냉각 장치를 포함한 히터 어셈블리 및 이를 사용하는 방법
USD965524S1 (en) 2019-08-19 2022-10-04 Asm Ip Holding B.V. Susceptor support
USD965044S1 (en) 2019-08-19 2022-09-27 Asm Ip Holding B.V. Susceptor shaft
JP2021031769A (ja) 2019-08-21 2021-03-01 エーエスエム アイピー ホールディング ビー．ブイ． 成膜原料混合ガス生成装置及び成膜装置
KR20210024423A (ko) 2019-08-22 2021-03-05 에이에스엠 아이피 홀딩 비.브이. 홀을 구비한 구조체를 형성하기 위한 방법
USD949319S1 (en) 2019-08-22 2022-04-19 Asm Ip Holding B.V. Exhaust duct
USD940837S1 (en) 2019-08-22 2022-01-11 Asm Ip Holding B.V. Electrode
USD930782S1 (en) 2019-08-22 2021-09-14 Asm Ip Holding B.V. Gas distributor
USD979506S1 (en) 2019-08-22 2023-02-28 Asm Ip Holding B.V. Insulator
US11286558B2 (en) 2019-08-23 2022-03-29 Asm Ip Holding B.V. Methods for depositing a molybdenum nitride film on a surface of a substrate by a cyclical deposition process and related semiconductor device structures including a molybdenum nitride film
KR20210024420A (ko) 2019-08-23 2021-03-05 에이에스엠 아이피 홀딩 비.브이. 비스(디에틸아미노)실란을 사용하여 peald에 의해 개선된 품질을 갖는 실리콘 산화물 막을 증착하기 위한 방법
KR102806450B1 (ko) 2019-09-04 2025-05-12 에이에스엠 아이피 홀딩 비.브이. 희생 캡핑 층을 이용한 선택적 증착 방법
KR102733104B1 (ko) 2019-09-05 2024-11-22 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US12469693B2 (en) 2019-09-17 2025-11-11 Asm Ip Holding B.V. Method of forming a carbon-containing layer and structure including the layer
US11562901B2 (en) 2019-09-25 2023-01-24 Asm Ip Holding B.V. Substrate processing method
CN112593212B (zh) 2019-10-02 2023-12-22 Asm Ip私人控股有限公司 通过循环等离子体增强沉积工艺形成拓扑选择性氧化硅膜的方法
TW202128273A (zh) 2019-10-08 2021-08-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 氣體注入系統、及將材料沉積於反應室內之基板表面上的方法
KR20210042810A (ko) 2019-10-08 2021-04-20 에이에스엠 아이피 홀딩 비.브이. 활성 종을 이용하기 위한 가스 분배 어셈블리를 포함한 반응기 시스템 및 이를 사용하는 방법
TWI846953B (zh) 2019-10-08 2024-07-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基板處理裝置
KR102879443B1 (ko) 2019-10-10 2025-11-03 에이에스엠 아이피 홀딩 비.브이. 포토레지스트 하부층을 형성하기 위한 방법 및 이를 포함한 구조체
US12009241B2 (en) 2019-10-14 2024-06-11 Asm Ip Holding B.V. Vertical batch furnace assembly with detector to detect cassette
TWI834919B (zh) 2019-10-16 2024-03-11 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 氧化矽之拓撲選擇性膜形成之方法
US11637014B2 (en) 2019-10-17 2023-04-25 Asm Ip Holding B.V. Methods for selective deposition of doped semiconductor material
KR102845724B1 (ko) 2019-10-21 2025-08-13 에이에스엠 아이피 홀딩 비.브이. 막을 선택적으로 에칭하기 위한 장치 및 방법
KR20210050453A (ko) 2019-10-25 2021-05-07 에이에스엠 아이피 홀딩 비.브이. 기판 표면 상의 갭 피처를 충진하는 방법 및 이와 관련된 반도체 소자 구조
US11646205B2 (en) 2019-10-29 2023-05-09 Asm Ip Holding B.V. Methods of selectively forming n-type doped material on a surface, systems for selectively forming n-type doped material, and structures formed using same
KR102890638B1 (ko) 2019-11-05 2025-11-25 에이에스엠 아이피 홀딩 비.브이. 도핑된 반도체 층을 갖는 구조체 및 이를 형성하기 위한 방법 및 시스템
US11501968B2 (en) 2019-11-15 2022-11-15 Asm Ip Holding B.V. Method for providing a semiconductor device with silicon filled gaps
KR102861314B1 (ko) 2019-11-20 2025-09-17 에이에스엠 아이피 홀딩 비.브이. 기판의 표면 상에 탄소 함유 물질을 증착하는 방법, 상기 방법을 사용하여 형성된 구조물, 및 상기 구조물을 형성하기 위한 시스템
CN112951697B (zh) 2019-11-26 2025-07-29 Asmip私人控股有限公司 基板处理设备
US11450529B2 (en) 2019-11-26 2022-09-20 Asm Ip Holding B.V. Methods for selectively forming a target film on a substrate comprising a first dielectric surface and a second metallic surface
CN120998766A (zh) 2019-11-29 2025-11-21 Asm Ip私人控股有限公司 基板处理设备
CN120432376A (zh) 2019-11-29 2025-08-05 Asm Ip私人控股有限公司 基板处理设备
JP7527928B2 (ja) 2019-12-02 2024-08-05 エーエスエム・アイピー・ホールディング・ベー・フェー 基板処理装置、基板処理方法
KR20210070898A (ko) 2019-12-04 2021-06-15 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US11885013B2 (en) 2019-12-17 2024-01-30 Asm Ip Holding B.V. Method of forming vanadium nitride layer and structure including the vanadium nitride layer
US11527403B2 (en) 2019-12-19 2022-12-13 Asm Ip Holding B.V. Methods for filling a gap feature on a substrate surface and related semiconductor structures
JP7730637B2 (ja) 2020-01-06 2025-08-28 エーエスエム・アイピー・ホールディング・ベー・フェー ガス供給アセンブリ、その構成要素、およびこれを含む反応器システム
KR20210089079A (ko) 2020-01-06 2021-07-15 에이에스엠 아이피 홀딩 비.브이. 채널형 리프트 핀
US11993847B2 (en) 2020-01-08 2024-05-28 Asm Ip Holding B.V. Injector
KR102882467B1 (ko) 2020-01-16 2025-11-05 에이에스엠 아이피 홀딩 비.브이. 고 종횡비 피처를 형성하는 방법
KR102675856B1 (ko) 2020-01-20 2024-06-17 에이에스엠 아이피 홀딩 비.브이. 박막 형성 방법 및 박막 표면 개질 방법
TWI889744B (zh) 2020-01-29 2025-07-11 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 污染物捕集系統、及擋板堆疊
TW202513845A (zh) 2020-02-03 2025-04-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 半導體裝置結構及其形成方法
KR20210100010A (ko) 2020-02-04 2021-08-13 에이에스엠 아이피 홀딩 비.브이. 대형 물품의 투과율 측정을 위한 방법 및 장치
US11776846B2 (en) 2020-02-07 2023-10-03 Asm Ip Holding B.V. Methods for depositing gap filling fluids and related systems and devices
TW202146691A (zh) 2020-02-13 2021-12-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 氣體分配總成、噴淋板總成、及調整至反應室之氣體的傳導率之方法
KR20210103956A (ko) 2020-02-13 2021-08-24 에이에스엠 아이피 홀딩 비.브이. 수광 장치를 포함하는 기판 처리 장치 및 수광 장치의 교정 방법
TWI855223B (zh) 2020-02-17 2024-09-11 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於生長磷摻雜矽層之方法
TWI895326B (zh) 2020-02-28 2025-09-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 專用於零件清潔的系統
TW202139347A (zh) 2020-03-04 2021-10-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 反應器系統、對準夾具、及對準方法
US11876356B2 (en) 2020-03-11 2024-01-16 Asm Ip Holding B.V. Lockout tagout assembly and system and method of using same
KR20210116240A (ko) 2020-03-11 2021-09-27 에이에스엠 아이피 홀딩 비.브이. 조절성 접합부를 갖는 기판 핸들링 장치
CN113394086A (zh) 2020-03-12 2021-09-14 Asm Ip私人控股有限公司 用于制造具有目标拓扑轮廓的层结构的方法
US12173404B2 (en) 2020-03-17 2024-12-24 Asm Ip Holding B.V. Method of depositing epitaxial material, structure formed using the method, and system for performing the method
KR102755229B1 (ko) 2020-04-02 2025-01-14 에이에스엠 아이피 홀딩 비.브이. 박막 형성 방법
TWI887376B (zh) 2020-04-03 2025-06-21 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 半導體裝置的製造方法
TWI888525B (zh) 2020-04-08 2025-07-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於選擇性蝕刻氧化矽膜之設備及方法
KR20210128343A (ko) 2020-04-15 2021-10-26 에이에스엠 아이피 홀딩 비.브이. 크롬 나이트라이드 층을 형성하는 방법 및 크롬 나이트라이드 층을 포함하는 구조
US11821078B2 (en) 2020-04-15 2023-11-21 Asm Ip Holding B.V. Method for forming precoat film and method for forming silicon-containing film
US11996289B2 (en) 2020-04-16 2024-05-28 Asm Ip Holding B.V. Methods of forming structures including silicon germanium and silicon layers, devices formed using the methods, and systems for performing the methods
TW202143328A (zh) 2020-04-21 2021-11-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於調整膜應力之方法
TW202146831A (zh) 2020-04-24 2021-12-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 垂直批式熔爐總成、及用於冷卻垂直批式熔爐之方法
US11898243B2 (en) 2020-04-24 2024-02-13 Asm Ip Holding B.V. Method of forming vanadium nitride-containing layer
KR20210132600A (ko) 2020-04-24 2021-11-04 에이에스엠 아이피 홀딩 비.브이. 바나듐, 질소 및 추가 원소를 포함한 층을 증착하기 위한 방법 및 시스템
TWI887400B (zh) 2020-04-24 2025-06-21 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於穩定釩化合物之方法及設備
TW202208671A (zh) 2020-04-24 2022-03-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成包括硼化釩及磷化釩層的結構之方法
KR102783898B1 (ko) 2020-04-29 2025-03-18 에이에스엠 아이피 홀딩 비.브이. 고체 소스 전구체 용기
KR20210134869A (ko) 2020-05-01 2021-11-11 에이에스엠 아이피 홀딩 비.브이. Foup 핸들러를 이용한 foup의 빠른 교환
JP7726664B2 (ja) 2020-05-04 2025-08-20 エーエスエム・アイピー・ホールディング・ベー・フェー 基板を処理するための基板処理システム
JP7736446B2 (ja) 2020-05-07 2025-09-09 エーエスエム・アイピー・ホールディング・ベー・フェー 同調回路を備える反応器システム
KR102788543B1 (ko) 2020-05-13 2025-03-27 에이에스엠 아이피 홀딩 비.브이. 반응기 시스템용 레이저 정렬 고정구
TW202146699A (zh) 2020-05-15 2021-12-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成矽鍺層之方法、半導體結構、半導體裝置、形成沉積層之方法、及沉積系統
TW202147383A (zh) 2020-05-19 2021-12-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基材處理設備
KR102795476B1 (ko) 2020-05-21 2025-04-11 에이에스엠 아이피 홀딩 비.브이. 다수의 탄소 층을 포함한 구조체 및 이를 형성하고 사용하는 방법
KR20210145079A (ko) 2020-05-21 2021-12-01 에이에스엠 아이피 홀딩 비.브이. 기판을 처리하기 위한 플랜지 및 장치
KR102702526B1 (ko) 2020-05-22 2024-09-03 에이에스엠 아이피 홀딩 비.브이. 과산화수소를 사용하여 박막을 증착하기 위한 장치
KR20210146802A (ko) 2020-05-26 2021-12-06 에이에스엠 아이피 홀딩 비.브이. 붕소 및 갈륨을 함유한 실리콘 게르마늄 층을 증착하는 방법
TWI876048B (zh) 2020-05-29 2025-03-11 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基板處理方法
TW202212620A (zh) 2020-06-02 2022-04-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 處理基板之設備、形成膜之方法、及控制用於處理基板之設備之方法
KR20210156219A (ko) 2020-06-16 2021-12-24 에이에스엠 아이피 홀딩 비.브이. 붕소를 함유한 실리콘 게르마늄 층을 증착하는 방법
JP7703376B2 (ja) 2020-06-24 2025-07-07 エーエスエム・アイピー・ホールディング・ベー・フェー シリコンを備える層を形成するための方法
TWI873359B (zh) 2020-06-30 2025-02-21 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基板處理方法
US12431354B2 (en) 2020-07-01 2025-09-30 Asm Ip Holding B.V. Silicon nitride and silicon oxide deposition methods using fluorine inhibitor
KR102707957B1 (ko) 2020-07-08 2024-09-19 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법
TWI864307B (zh) 2020-07-17 2024-12-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於光微影之結構、方法與系統
KR20220011092A (ko) 2020-07-20 2022-01-27 에이에스엠 아이피 홀딩 비.브이. 전이 금속층을 포함하는 구조체를 형성하기 위한 방법 및 시스템
TWI878570B (zh) 2020-07-20 2025-04-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於沉積鉬層之方法及系統
US12322591B2 (en) 2020-07-27 2025-06-03 Asm Ip Holding B.V. Thin film deposition process
KR20220021863A (ko) 2020-08-14 2022-02-22 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법
US12040177B2 (en) 2020-08-18 2024-07-16 Asm Ip Holding B.V. Methods for forming a laminate film by cyclical plasma-enhanced deposition processes
TW202228863A (zh) 2020-08-25 2022-08-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 清潔基板的方法、選擇性沉積的方法、及反應器系統
US11725280B2 (en) 2020-08-26 2023-08-15 Asm Ip Holding B.V. Method for forming metal silicon oxide and metal silicon oxynitride layers
TW202229601A (zh) 2020-08-27 2022-08-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成圖案化結構的方法、操控機械特性的方法、裝置結構、及基板處理系統
KR20220033997A (ko) 2020-09-10 2022-03-17 에이에스엠 아이피 홀딩 비.브이. 갭 충진 유체를 증착하기 위한 방법 그리고 이와 관련된 시스템 및 장치
USD990534S1 (en) 2020-09-11 2023-06-27 Asm Ip Holding B.V. Weighted lift pin
KR20220036866A (ko) 2020-09-16 2022-03-23 에이에스엠 아이피 홀딩 비.브이. 실리콘 산화물 증착 방법
USD1012873S1 (en) 2020-09-24 2024-01-30 Asm Ip Holding B.V. Electrode for semiconductor processing apparatus
TWI889903B (zh) 2020-09-25 2025-07-11 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基板處理方法
US12009224B2 (en) 2020-09-29 2024-06-11 Asm Ip Holding B.V. Apparatus and method for etching metal nitrides
KR20220045900A (ko) 2020-10-06 2022-04-13 에이에스엠 아이피 홀딩 비.브이. 실리콘 함유 재료를 증착하기 위한 증착 방법 및 장치
CN114293174A (zh) 2020-10-07 2022-04-08 Asm Ip私人控股有限公司 气体供应单元和包括气体供应单元的衬底处理设备
TW202229613A (zh) 2020-10-14 2022-08-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 於階梯式結構上沉積材料的方法
KR102873665B1 (ko) 2020-10-15 2025-10-17 에이에스엠 아이피 홀딩 비.브이. 반도체 소자의 제조 방법, 및 ether-cat을 사용하는 기판 처리 장치
KR20220053482A (ko) 2020-10-22 2022-04-29 에이에스엠 아이피 홀딩 비.브이. 바나듐 금속을 증착하는 방법, 구조체, 소자 및 증착 어셈블리
TW202223136A (zh) 2020-10-28 2022-06-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於在基板上形成層之方法、及半導體處理系統
TW202229620A (zh) 2020-11-12 2022-08-01 特文特大學 沉積系統、用於控制反應條件之方法、沉積方法
TW202229795A (zh) 2020-11-23 2022-08-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 具注入器之基板處理設備
TW202235649A (zh) 2020-11-24 2022-09-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 填充間隙之方法與相關之系統及裝置
KR20220076343A (ko) 2020-11-30 2022-06-08 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치의 반응 챔버 내에 배열되도록 구성된 인젝터
US12255053B2 (en) 2020-12-10 2025-03-18 Asm Ip Holding B.V. Methods and systems for depositing a layer
TW202233884A (zh) 2020-12-14 2022-09-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成臨限電壓控制用之結構的方法
US11946137B2 (en) 2020-12-16 2024-04-02 Asm Ip Holding B.V. Runout and wobble measurement fixtures
TW202232639A (zh) 2020-12-18 2022-08-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 具有可旋轉台的晶圓處理設備
TW202231903A (zh) 2020-12-22 2022-08-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 過渡金屬沉積方法、過渡金屬層、用於沉積過渡金屬於基板上的沉積總成
TW202226899A (zh) 2020-12-22 2022-07-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 具匹配器的電漿處理裝置
TW202242184A (zh) 2020-12-22 2022-11-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 前驅物膠囊、前驅物容器、氣相沉積總成、及將固態前驅物裝載至前驅物容器中之方法
USD980814S1 (en) 2021-05-11 2023-03-14 Asm Ip Holding B.V. Gas distributor for substrate processing apparatus
USD1023959S1 (en) 2021-05-11 2024-04-23 Asm Ip Holding B.V. Electrode for substrate processing apparatus
USD981973S1 (en) 2021-05-11 2023-03-28 Asm Ip Holding B.V. Reactor wall for substrate processing apparatus
USD980813S1 (en) 2021-05-11 2023-03-14 Asm Ip Holding B.V. Gas flow control plate for substrate processing apparatus
USD990441S1 (en) 2021-09-07 2023-06-27 Asm Ip Holding B.V. Gas flow control plate
USD1099184S1 (en) 2021-11-29 2025-10-21 Asm Ip Holding B.V. Weighted lift pin
USD1060598S1 (en) 2021-12-03 2025-02-04 Asm Ip Holding B.V. Split showerhead cover
CN115537781B (zh) * 2022-10-27 2024-10-22 上海埃延半导体有限公司 一种弥漫层流反应腔体及控制方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4212501C1 (en) * 1992-04-14 1993-08-05 Fraunhofer-Gesellschaft Zur Foerderung Der Angewandten Forschung Ev, 8000 Muenchen, De Deposition of silicon nitride polymer layer on substrate - using linear or cyclic silazane in gas, giving good quality and high coating ratio
JPH06244172A (ja) * 1993-02-18 1994-09-02 Toray Ind Inc 多層配線構成体
JP2641385B2 (ja) * 1993-09-24 1997-08-13 アプライド マテリアルズ インコーポレイテッド 膜形成方法
US5413813A (en) * 1993-11-23 1995-05-09 Enichem S.P.A. CVD of silicon-based ceramic materials on internal surface of a reactor
FR2759362B1 (fr) * 1997-02-10 1999-03-12 Saint Gobain Vitrage Substrat transparent muni d'au moins une couche mince a base de nitrure ou d'oxynitrure de silicium et son procede d'obtention
JPH1116904A (ja) * 1997-06-26 1999-01-22 Mitsubishi Electric Corp 半導体装置及びその製造方法
WO1999004911A1 (en) * 1997-07-28 1999-02-04 Massachusetts Institute Of Technology Pyrolytic chemical vapor deposition of silicone films
US6383955B1 (en) * 1998-02-05 2002-05-07 Asm Japan K.K. Silicone polymer insulation film on semiconductor substrate and method for forming the film
TW437017B (en) * 1998-02-05 2001-05-28 Asm Japan Kk Silicone polymer insulation film on semiconductor substrate and method for formation thereof
TW410455B (en) * 1998-02-16 2000-11-01 United Microelectronics Corp Forming method for dual damascene structure
US6635583B2 (en) * 1998-10-01 2003-10-21 Applied Materials, Inc. Silicon carbide deposition for use as a low-dielectric constant anti-reflective coating
GB0001179D0 (en) * 2000-01-19 2000-03-08 Trikon Holdings Ltd Methods & apparatus for forming a film on a substrate
JP3819660B2 (ja) * 2000-02-15 2006-09-13 株式会社日立国際電気 半導体装置の製造方法および半導体製造装置
EP1130633A1 (en) * 2000-02-29 2001-09-05 STMicroelectronics S.r.l. A method of depositing silicon oxynitride polimer layers
US6958123B2 (en) * 2001-06-15 2005-10-25 Reflectivity, Inc Method for removing a sacrificial material with a compressed fluid
US6391803B1 (en) * 2001-06-20 2002-05-21 Samsung Electronics Co., Ltd. Method of forming silicon containing thin films by atomic layer deposition utilizing trisdimethylaminosilane
US6605540B2 (en) * 2001-07-09 2003-08-12 Texas Instruments Incorporated Process for forming a dual damascene structure
US6617690B1 (en) * 2002-08-14 2003-09-09 Ibm Corporation Interconnect structures containing stress adjustment cap layer

Also Published As

Publication number Publication date
JP2004507108A (ja) 2004-03-04
KR20030064743A (ko) 2003-08-02
EP1316108A4 (en) 2005-10-26
DE60127973D1 (de) 2007-05-31
EP1316108A1 (en) 2003-06-04
EP1316108B9 (en) 2007-10-03
WO2002017374A1 (en) 2002-02-28
US20030162412A1 (en) 2003-08-28
DE60127973T2 (de) 2008-01-17
TW554442B (en) 2003-09-21
CN1446374A (zh) 2003-10-01
EP1316108B1 (en) 2007-04-18
CN100431110C (zh) 2008-11-05
AU2001278749A1 (en) 2002-03-04
US6890869B2 (en) 2005-05-10
JP4048112B2 (ja) 2008-02-13

Similar Documents

Publication Publication Date Title
KR100533198B1 (ko) 저유전성 질화규소막 및 그 형성 방법, 반도체 장치 및 그제조 방법
US8445075B2 (en) Method to minimize wet etch undercuts and provide pore sealing of extreme low k (k<2.5) dielectrics
US7811926B2 (en) Multilayer hardmask scheme for damage-free dual damascene processing of SiCOH dielectrics
EP0826791B1 (en) Method of forming interlayer insulating film
US7538353B2 (en) Composite barrier/etch stop layer comprising oxygen doped SiC and SiC for interconnect structures
KR100273653B1 (ko) 반도체장치의 제조방법
US7193325B2 (en) Reliability improvement of SiOC etch with trimethylsilane gas passivation in Cu damascene interconnects
JP5671253B2 (ja) 半導体装置の製造方法
EP1122773A2 (en) Semiconductor device manufacturing method
JP5174435B2 (ja) ウェットエッチングアンダカットを最小にし且つ超低ｋ（ｋ＜２．５）誘電体をポアシーリングする方法
JP2000216153A (ja) 多孔質膜の形成方法、配線構造体及びその形成方法
JP3193335B2 (ja) 半導体装置の製造方法
JPH10340899A (ja) シリカ絶縁膜及び半導体装置とその製造方法
CN101728261A (zh) 制造低k介电膜的方法及使用低k介电膜的气隙的形成
KR20020093074A (ko) 반도체 장치 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E13-X000 Pre-grant limitation requested

St.27 status event code: A-2-3-E10-E13-lim-X000

PA0105 International application

St.27 status event code: A-0-1-A10-A15-nap-PA0105

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

E13-X000 Pre-grant limitation requested

St.27 status event code: A-2-3-E10-E13-lim-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U12-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

FPAY Annual fee payment

Payment date: 20111028

Year of fee payment: 7

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20121129

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20121129

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000