KR100463043B1

KR100463043B1 - 액티브매트릭스형 액정표시장치

Info

Publication number: KR100463043B1
Application number: KR1019960028701A
Authority: KR
Inventors: 마스유키 오오타; 카즈히코 야나가와; 카츠미 콘도; 마사히토 오오에
Original assignee: 가부시끼가이샤 히다치 세이사꾸쇼
Priority date: 1995-07-17
Filing date: 1996-07-16
Publication date: 2005-04-06
Anticipated expiration: 2016-07-16
Also published as: KR970007456A; US5781261A; JP3289099B2; JPH0933946A

Abstract

본 발명은 액티브매트리스형 액정표시장치 및 그 제조방법에 관한 것으로서, 액티브소자에 의한 차광막을 대향전극과 동일한 공정으로 형성할 수 있는 것을 목적으로 한것이며, 그 구성에 있어서, 액정분자(31)를 포함한 액정층(30)과, 액정층을 사이에 두고 서로 대향해서 배치된 1쌍의 기판(10)(20)과, 상기 기판의 바깥쪽에 배치된 편광판(13)(23)과, 상기 1쌍의 기판중 한쪽의 기판과 상기 액정층과의 사이에 배치되어 주사전극(1)과 신호전극(2)을 가지고 반도체활성층(15)이 적층된 액티브소자와, 상기 1쌍의 기판중 한쪽의 기판과 상기 액정층과의 사이에 적층되어 상기 액티브소자에 접속된 화소전극(3)과, 상기 액티브소자의 주사전극과 서로 대향해서 상기 한쪽의 기판과 상기 액티브소자와의 사이에 배치되어 상기 액티브소자에의 광의 입사를 저지하는 차광막(5)과, 상기 한쪽의 기판을 기준으로 상기 차광막과 동일평면상에 배치된 대향전극(4)은 구비하고 상기 차광막(4)은 상기 액티브소자의 주사전극과 서로 대향해서 상기 한쪽의 기판과 상기 액티브소자와의 사이에, 상기 액정층과 상기 액티브소자의 사이에, 또는 상기 다른쪽의 기판과 상기 액정층과의 사이에 배치하는 것을 특징으로 한 것이다.

Description

액티브매트리스형 액정표시장치

본 발명은 액티브매트리스형 액정표시장치 및 그 제조방법에 관한 것이며, 특히, 화소전극ㆍ대향전극간에 기판면과 대략 평행한 전계를 인가하는 횡전계방식에 의해 액정을 구동시키기에 바람직한 액티브매트리스형 액정표시장치, 그 제조방법에 관한 것이다.

액티브소자를 사용한 액티브매트리스형 액정표시장치는, 얇고, 또한 경량이라는 특징을 가지는 동시에 브라운관에 필적하는 고화질을 얻을 수 있다는 점에서, OA(사무자동화)기기 등의 표시단말로서 많이 채용되고 있다. 액티브매트릭스형액정표시장치는, 액티브소자로서 박막트랜지스터(TFT)를 사용하고 있고, 박막트랜지스터의 반도체활성층에는 주로 비정질실리콘(a-Si)이 사용되고 있다. 종래의 이런 종류의 액정표시장치는, 입사한 광을 변조하고, 변조한 광을 출사함으로써, 화면상에 화상을 표시할 수 있다. 그러나, 액티브소자의 비정질실리콘은 강한 광을 받으면, 그 OFF저항이 작게되기 때문에, 유지특성이 나빠지고, 화상의 콘트라스트비가 저하한다는 문제점이 있다.

그래서, 액티브소자에의 광의 입사를 저지하기 위하여, 예를들면 일본국 특개평 5-265038호 공보, 일본국 특개평5-119350호 공보에 기재되어 있는 바와 같이, 액티브소자용 차광막을 형성한 것이 제안되고 있다.

그러나, 종래기술에서는 액티브소자용 차광막을 형성할때에, 전극을 구성하는 공정, 예를들면, 화소전극이나 대향전극을 형성하는 공정과는 독립한 공정에서 차광막을 형성하고 있기 때문에, 공정수가 증가하고, 생산성이 저하한다는 문제점이 있다.

본 발명의 목적은 액티브소자에 의한 차광막을 대향전극과 동일한 공정에 의해서 형성할 수 있는 액티브매트리스형 액정표시장치 및 그 제조방법을 제공하는데 있다.

본 발명의 액티브매트리스형 액정표시장치에 의하면, 액정분자를 포함한 액정층과, 액정층을 사이에 두고 서로 대향해서 배치된 1쌍의 기판과, 상기 기판의 바깥쪽에 배치된 편광판과, 상기 1쌍의 기판중 한쪽의 기판과 상기 액정층과의 사이에 배치되어 주사전극과 신호전극을 가지고 반도체활성층이 적층된 액티브소자와, 상기 1쌍의 기판중 한쪽의 기판과 상기 액정층과의 사이에 적층되어 상기 액티브소자에 접속된 화소전극과, 상기 액티브소자의 주사전극과 서로 대향해서 상기 한쪽의 기판과 상기 액티브소자와의 사이에 배치되어 상기 액티브소자에의 광의 입사를 저지하는 차광막과, 상기 한쪽의 기판을 기준으로 상기 차광막과 동일평면상에 배치된 대향전극을 구비하고 있다.

상기 액티브매트리스형 액정표시장치를 구성할 때에는, 차광막과 대향전극으로서 이하의 기능을 구비한 것으로 구성할 수 있다.

①상기 액티브소자의 주사전극과 서로 대향해서 상기 한쪽의 기판과 상기 액티브소자와의 사이에 배치되어 상기 액티브소자의 반도체활성층에의 광의 입사를 저지하는 차광막과, 상기 한쪽의 기판을 기준으로 상기 차광막과 동일평면상에 배치된 대향전극을 구비하고 있다.

②상기 액티브소자의 주사전극과 서로 대향해서 상기 액정층과 상기 액티브소자와의 사이에 배치되어 상기 액티브소자에의 광의 입사를 저지하는 차광막과, 상기 한쪽의 기판을 기준으로 상기 차광막과 동일평면상에 배치된 대향전극을 구비하고 있다.

③상기 액티브소자의 주사전극과 서로 대향해서 상기 다른 쪽의 기판과 상기 액정층과의 사이에 배치되어 상기 액티브소자에의 광의 입사를 저지하는 차광막가, 상기 한쪽의 기판을 기준으로 상기 차광막과 동일 평면상에 배치된 대향전극을 구비하고 있다.

상기 각 액티브매트리스형 액정표시장치를 구성할때에는, 이하의 요소를 부가할 수 있다.

①액티브소자는 정스태거구조의 박막트랜지스터로 구성한다.

②액티브소자는 역스태거구조의 박막트랜지스터로 구성한다.

③대향전극과 차광막이 전기적으로 접속한다.

④대향전극의 일부는, 각 기판을 연결하는 수직선을 기준으로 해서 액티브소자의 신호전극과 중복한 영역에 형성하는 동시에, 주사전극보다도 넓은 영역에 걸쳐서 형성한다.

⑤대향전극과 차광막은 동일한 금속성재료로 구성한다.

⑥대향전극과 차광막은 각 투명전극보다 투과율이 낮은 불투명한 재료로 구성한다.

⑦반도체활성층은 비정질실리콘으로 형성한다.

또, 본 발명의 액티브매트리스형 액정표시 장치의 제조방법에 의하면, 상기 차광막과 상기 대향전극을 상기 한쪽의 기판을 기준으로 동일평면상에 형성한다.

상기한 본 발명에 의하면, 화소전극ㆍ대향전극간에 기판면과 대략 평행한 전계를 인가하는 횡전계방식을 채용하는 동시에, 액정층을 사이에 두는 영역중 한쪽의 영역에만 화소전극과 대향전극을 배치하고, 차광막과 대향전극을 기판을 기준으로 해서 동일평면상에 형성했기 때문에, 차광막과 대향전극을 동일공정에서 형성할 수 있고, 제조공정을 간략화할 수 있고, 생산성의 향상에 기여할 수있다.

또, 횡방향전계방식을 채용하면, 기판면에 수직인 방향으로 전제를 인가하는 방식과는 달리, ITO(Indium Thin Oxide)와 같은 투명전극을 대향전극에 사용할 필요가 없고 대향전극으로서 불투명한 재료 또는 광투과율이 낮은 재료를 사용할 수 있다. 즉, 대향전극에는 액티브소자(a-Si를 사용한 TFT)의 차광특성을 충분히 만족할 수 있는 금속성재료를 사용할 수 있다.

또 대향전극은 화소전극과는 달리, 반도체활성층과 접속할 필요가 없기 때문에, 반도체활성층과는 별도의 층에 절연막을 개재해서, 반도체활성층의 상부쪽 또는 하부쪽에 형성할 수 있다. 또, 횡전계방식을 채용하고, 대향전극을 불투명한 금속성재료로 형성하면, 대향전극을 차광막으로서 사용할 수도 있다.

이하, 본 발명의 일실시예를 도면에 의거해서 설명한다.

(제 1실시예)

도 1은 본 발명의 제 1실시예를 표시한 액티브매트릭스형 액정표시장치의 화소부의 요부단면도, 도 2는 도 1에 표시한 화소부의 평면도, 도 3은 액티브매트릭스형 액정표시장치의 전체구성을 표시한 시스템구성도이다.

도 1내지 도 3에 있어서, 액정표시장치는, CPU(40), 콘트롤러(41), 액정구동전원회로(42), 수직주사회로(43), 영상신호구동회로(44), 액정표시패널(45)을 구비해서 구성되어 있다. 액정표시패널(45)에는 액티브소자로서, 박막트랜지스터(TFT)(6)가 복수개 형성되어 있고, 각 박막트랜지스터(6)의 주사전극(1)이 수직주사선(100)을 개재해서 수직주사회로(43)에 접속되고, 신호전극(2)이 영상신호선(200)을 개재해서 영상신호구동회로(44)에 접속되어 있다.

CPU(40)에 있어서 화상정보를 토대로 표시데이터와 제어신호가 생성되면, 표시데이터가 콘트롤러(41)를 개재해서 영상신호구동회로(44)에 입력되고, 제어신호가 콘트롤러(41)를 개재해서 영상신호구동회로(44)와 수직주사회로(43)에 입력된다.

각 박막트랜지스터(6)를 매트릭스형상으로 배치한 경우, 각 행의 박막트랜지스터(6)의 주사전극(1)에 순차전압이 인가되고, 열방향의 박막트랜지스터(6)의 신호전극(2)에는 표시데이터에 따른 영상신호가 인가된다. 그리고 지정의 박막트랜지스터(6)의 ONㆍOFF에 의해 지정의 화소에 의한 화상이 형성된다. 이 액정표시패널(45)은 구체적으로는 이하와 같이 구성되어 있다.

액정표시패널(45)의 화소부는, 도 1및 도 2에 표시한 바와 같이, 아래쪽 기판층(10), 위쪽기판층(20), 액정층(30), 1쌍의 편광판(13)(23)을 구비해서 구성되어 있고, 아래쪽기판층(10)과 위쪽기판층120)이 액정층(30)을 사이에 두고 서로 대향해서 배치되고, 편광판(13)(23)이 액정층(30), 아래쪽기판층(10), 위쪽기판층(20)을 사이에 두고 서로 대향해서 배치되어 있다.

편광판(13)(23)은 서로 편광축을 직교시키도록 형성되어 있고, 편광판(13)이 아래쪽기판층(10)에 접합되고, 편광판(23)이 위쪽기판층(20)에 접합되고 있다.

아래쪽기판층(10)은, 유리기판(11), 층간절연막(17), 보호막(19), 배향막(12)을 구비해서 구성되어 있고, 편광판(13)에 접합된 유리기판(11)상에 층간절연막(17), 보호막(19), 배향막(12)이 적층되어 있다.

한편, 위쪽기판층(20)은, 유리기판(11), 블랙매트릭스(25), 3색의 컬러필터(26), 평탄화막(29), 배향막(22)을 구비하고 있고, 편광판(23)에 접합된 유리기판(21)에 블랙매트리스(25), 컬러필터(26), 평탄화막(29), 배향막(22)이 적층되어 있다. 액정층(30)은 액정조성물로서, 배향막(12)과 배향막(22)과의 사이에 형성되어 있고, 액정층(30)에는 복수의 액정분자(30)가 주입되고 있다.

여기서, 본 실시예에서는, 박막트랜지스터(6)를 정스태거구조의 박막트랜지스터소자로 형성하기 위하여, 유리기판(11)위에 층간절연막(17)을 개재해서 신호전극(2), 반도체활성층(15), 게이트절연막(18), 주사전극(1)을 형성하기로 하고 있다. 반도체활성층(15)에 인접해서 복수의 화소전극(3)이 형성되어 있고, 각 화소전극(3)은 반도체활성층(15)과 접속되어 있다. 그리고 신호전극(드레인전극)(2), 화소전극(소스전극)(3)은 동일한 재료, 예를들면, 크롬을 사용해서 형성되어 있고, 반도체활성층(15)은 비정질실리콘, 게이트절연막(18)은 질화실리콘, 주사전극(1)은 차광성을 가진 알루미늄을 사용해서 형성되어 있다.

또, 본 실시예에서는, 횡전계방식을 채용하기 위하여, 유리기판(11)상에 복수의 대향전극(4)이 형성되어 있다. 즉, 액정층(30)을 사이에 둔 액정층(30)양쪽의 영역중 한쪽의 영역에 화소전극(3)과 대향전극(4)이 형성되어 있고, 화소전극(3)으로부터 발생하는 전기력선이 대향전극(4)에서 종단하도록, 화소전극(3), 대향전극(4)간에 전제E가 인가되고 있다.

또, 본 실시예에서는, 유리기판(11)쪽으로부터 입사한 광이 반도체활성층(15)에 입사하는 것을 저지하기 위하여, 유리기판(11)상에 차광막(5)이 형성되어 있다. 이 경우, 박막트랜지스터(6)를 정스태거구조의 것으로 형성하면, 유리기판(21)쪽의 광이 박막트랜지스터(6)에 입사하나, 이 광은 주사전극(1)에 의해서 차광된다. 그러나, 유리기판(11)쪽으로부터의 광은 차광막(5)이 없으면 반도체 활성층(15)에 입사되기 때문에, 유리기판(11)위에 차광막(5)이 형성되어 있다.

또한, 차광막(5)은, 대향전극(4)과 마찬가지로, 유리기판(11)상에 형성되어 있기 때문에, 차광막(5) 대향전극(4)을 각각 동일공정에서 형성할 수 있다. 또 대향전극(4)은 투명전극으로서 사용할 필요가 없기때문에, 차광막(5)과 마찬가지로, 차광성을 가진 재료, 예를들면 광투과율이 낮은 불투명한 금속으로 형성할 수 있다.

상기 구성에 의한 아래쪽기판층(10)은 본 실시예에서는 다음의 순서로 형성된다.

본 실시예에서는 정스태거구조의 박막트랜지스터소자(6)를 형성할때에, 먼저, 표면을 연마한 투명한 유리기판(11)상에 복수의 대향전극(4)을 차광막(5)과 함께 동일공정에서 형성한다. 이 형성의 수순은, 금속, 예를들면, 알루미늄의 스퍼터링, 레지스트재의 사진석판에 의한 패터닝, 금속의 에칭, 레지스트재의 제거이다.

다음에, 층간절연막(17)(본 실시예에서는 질화실리콘)을 CVD법에 의해서 형성하고, 그 위에, 신호전극(2)(드레인전극), 화소전극(3)(소스전극)을 동일재료(본 실시예에서는 크롬(Cr)), 동일공정으로 형성한다. 이 형성의 수순은, 대향전극(4)일때와 마찬가지이다.

이 시점에서, 화소전극(3) 및 대향전극(4)은 유리기판(11)의 표면에 거의 평행한 전계E를 액정층(30)에 인가하도록, 유리기판(11)을 기준으로 동일평면상에 구성된다. 그 위에 반도체활성층(15)(비정질실리콘), 게이트절연막(18)(질화실리콘), 주사전극(1)(게이트전극:알루미늄)을 차례로 형성한다. 반도체활성층(15)과 신호전극(2) 및 화소전극(3)과의 사이에는, 오믹콘택트를 취하기 위하여, 인이 반도체활성층(15)에 도우핑되도록 한다.

여기서, 게이트절연막(18), 반도체활성층(15), 주사전극(1)은, 공정수간략화를 위하여, 1마스크에서 1회의 포토공정으로 일광가공한다. 이 시점에서 박막트랜지스터(6), 축적용량Cstg가 형성된다. 축적응략Csts는 화소전극(3)과 전행의 주사전극(1)과 게이트절만막(18)으로 형성되는 용량 및 화소전극(3)과 대향전극(4)과 층간절연막(17)으로 구성되는 용량으로 구성된다. 그후, 보호막(19)(질화실리콘)을 형성하고, 가장 표면에 배향막(12)을 도포한다.

한편, 컬러필터 등을 형성한 위쪽기판층(20)은, 다음의 순서로 형성된다.

먼저, 표면을 연마한 투명한 유리기판(21)상에 절연성의 블랙매트리스(25)(박막트랜지스터소자용 차광막과 구별하기 위하여 블랙매트릭스라고 칭한다)를 형성한다. 이 블랙매트릭스(25)는, 기판층(10)과 기판층(20)을 대향시켰을 때에, 아래쪽기판층(10)의 불필요한 간격부(화소전극(3)과 대향전극(4)의 사이이외의 간격부)에 위치되도록 배치한다. 이것은 불필요한 간격부에 의한 콘트라스트의 저하를 방지하기 위해서이다. 또, 그위에, R(적색), G(녹색), B(청색)의 3색의 컬러필터(26)를 신호전극(2)의 길이방향을 따라서 스트라이프형상으로 형성한다. 컬러필터(26)의 위에는, 표면을 평탄화하는 투명수지의 평탄화막(29)을 형성하고, 가장 표면에 배향막(22)을 도포한다.

이후, 유리기판(11)(21)에 도포된 배향막(12)(22)에 액정분자(31)를 배향시키기 위한 러빙처리를 실시하고, 기판층(10)(20)을 대향해서 조합하고, 기판층(10)(20)사이를 진공으로 해서, 그 사이에 액정조성물을 봉입해서 액정층(30)을 형성한다. 액정층(30)을 사이에 둔 기판층(10)(20)의 양쪽을 2매의 편광판(13)(23)에 의해서 끼우고, 액정표시패널(45)을 구성한다.

본 실시예에 있어서는, 유리기판(11)상의 최하층에 형성한 대향전극(4)과 동층에, 동일재료, 동일공정에서 반도체활성층(15)의 하부의 영역에 차광막(5)을 형성했기 때문에, 유리기판(11)쪽으로부터의 광은 차광막(5)에 의해 차단되고, 반도체활성층(15)에는 광은 조사되지 않는다. 또, 유리기판(21)쪽으로부터의 광도 주사전극(1)에 의해 차단되고, 반도체활성층(15)에는 광은 조사되지 않는다. 즉, 차광막15)과 주사전극(1)에 의해 반도체활성층(15)이 끼워넣어지는 구조로 하므로써, 기판층(10),(20)의 어느 쪽으로부터 광이 입사되어도, 반도체활성층(15)에 광이 조사되지 않도록 할 수 있다.

또, 본 실시예에 있어서는, 횡전계방식을 채용하고, 화소전극(3)과 대향전극(4)과의 사이의 전제 E에 의해, 액정층(30)의 액정분자(31)의 배향을 제어하고, 화소전극(3)과 대향전극(4)의 사이로부터 입사한 광의 밝기를 변조하고, 변조된 광을 출사하도록 하고 있으므로 화소전극(3) 및 대향전극(4)을 불투명한 금속으로 구성할 수 있다. 또 대향전극(4)은, 화소전극(3)과는 달리, 반도체활성층(15)과 접속할 필요가 없으므로, 반도체활성층(15)과는 별도의 층에 층간절연막(17)을 개재해서 형성할 수 있다. 이 때문에, 대향전극(4)을 유리기판(11)상의 최하층에 배치할 수 있다. 또한, 대향전극(4)으로서, 전극으로서 충분한 도전성을 가지고, 또한, 차광성을 가진 금속을 사용할 수 있으므로, 대향전극(4)을 차광막(5)과 동일재료, 동일공정으로 형성할 수 있다.

따라서, 차광특성을 전혀 열화시키는 일없이, 박막트랜지스터(6)의 차광막(5)과 대향전극(4)의 형성공정을 통일할 수 있고, 제조공정을 간략화할 수 있다.

이하에, 본 실시예에서 실시한 상세한 조건을 표시한다.

도트수는 640(수평방향)×480(수직방향)으로 했다. 1도트는 RGB3화소로 구성하고, 화소피치는 110㎛(수평방향), 330㎛(수직방향)로 했다. 1화소내에서는, 화소전극(3)과 대향전극(4)의 간격부를 4분할해서 형성했다. 전극폭은, 신호전극2∼10㎛, 화소전극 3, 대향전극 4∼6㎛로 하고, 화소전극(3)과 대향전극(4)의 간격부의 간격은 16.3㎛로 했다. 박막트랜지스터(6)의 소자사이즈는 채널폭/채널길이=6㎛/6㎛로 하고, 축적용량 Cstg의 용량은 100fF가 되도록 설계했다. 또, 각각의 두께로서, 유리기판(11)(21)은, 1.1mm, 대향전극(4)은 200nm, 층간절연막(17)은 300nm, 신호전극(2), 화소전극(3)은 100nm(Cr), 반도체층(15)은 50nm, 게이트절연막(15)은 350nm, 주사전극(1)은 300nm, 보호막(19)은 600nm, 블랙매트릭스(25)는 1.2㎛, 컬러필터(26)는 2㎛, 평탄화막(29)은 2㎛, 배향막(12)(22)은 90nm로 했다.

또, 상하계면상의 러빙방향은 서로 평행하고, 또한 인가전계방향과의 이루는 각도를 75° (ØLCl=ØLC2=75° )로 했다. 액정조성물(30)로서는, 유전율이방성△ε가 정이고 그 값이 7.3(1kHz)이고, 굴절률이방성△n이 0.073(589nm, 20℃)의 네 마티액정조성물을 사용했다. 기판간의 갭d는 구형의 폴리머비드를 기판간에 분산해서 끼워두고, 액정봉입상태에서 4.1㎛로 했다. 블랙매트리스(25)에는 레지스트재에 안료 및 미량의 탄소를 혼합한 것을 사용했다.

또한, 상기 실시예에서는 대향전극(4)에 알루미늄(Al)을 사용했으나, 차광성또한 도전성을 가진 금속성재료이면, 예를들면, Cr, Mo, Al, Ti, Ta 및 그 합금등을 사용해도, 본 실시예와 거의 동등한 효과를 얻을 수 있다. 또, 본 실시예에서는, 반도체활성층으로서 비정질실리콘을 사용했으나, 이 밖에도 광에 반응하는 재료를 사용한 액티브소자에는, 전부 응용할 수 있고, 본 발명의 범주에 포함된다. 또, 본 실시예에 사용하는 액정재료등은 특별히 한정되는 것은 아니고, 부의 유전이방성을 가진 액정을 사용할 수도 있다.

이상과 같이, 본 실시예에서는 차광막(5)과 대향전극(4)을 유리기판(11)을 기준으로 동일평면상에 형성하도록 했기 때문에, 차광막(5)과 대향전극(4)을 동일공정에 의해서 형성할 수 있고, 제조공정을 간략화할 수 있고, 생산성의 향상에 기여할 수 있다.

(제 2실시예)

본 실시예는 반도체활성층(15)의 거의 전체를 차광하도록 한 것이고, 다른 구성은 실시예 1과 동등하다.

본 실시예에 있어서의 화소부의 평면구성을 도 4에 표시한다. 실시예 l에서는 정스태거구조의 박막트랜지스터(6)를 형성하고, 게이트절연막(18), 반도체 활성층(15), 주사전극(1)은, 동일 포토공정에서 일괄가공했기 때문에, 주사전극(1)의 하부전체에 반도체활성층(15)이 존재한다. 그래서, 본 실시예예서는 실시예 1의 구성에 더하여, 주사전극의 하부에 형성되는 반도체활성층(15)의 거의 전체를, 주사전극(1)과 차광막(5) 및 대향전극(4)에 의해서 반도체활성층(15)을 끼워넣도록 했다. 이에 의해, 화소전극(3)의 축적용량 Cstg부분과 신호전극(2)과의 사이의 광누출전류도 경감된다. 따라서, 보다 양호한 유지특성을 얻을 수 있고, 화상의 콘트라스트비가 향상한다.

이상과 같이 본 실시예에서는, 실시예 1의 효과에 더하여, 더욱 유지특성을 향상시킬 수 있다.

(제 3실시예)

본 실시예는, 도 5 와 도 6 에 표시한 바와 같이, 박막트랜지스터(6)를 역 스태거구조로 하는 동시에 보호막(19)과 배향막(12)과의 사이에 대향전극(4),차광막(5)을 형성한 것이고, 다른 구성은 실시예 1과 동등하다. 또한, 도 5 는, 도 6 의 A-A선을 따른 단면도이다.

본 실시예에서는, 블랙매트리스(25)는, 화소전극(3)과 대향전극(4)의 기판면 에 발생하는 수평방향의 전계를 혼란시키지 않기 위하여, 절연성을 가지거나,저도전성인 것이 필수이다. 화상의 콘트라스트비를 50이상으로 향상하기 위하여, 불필요한 간격부(화소전극(3)과 대향전극(4)의 사이이외의 간격부)를 차광할 뿐이면, 광학농도(=-log(I/Io), I:투과광강도, Io:입사광강도)1.7이상이어도 된다. 그러나, 광학농도 1.7에서는, 기판(21)쪽으로부터 강한 광이 입사한 경우, 블랙매트리스(25)에 의해서 박막트랜지스터(6)를 차광하기 위해서는 충분한 차광특성을 얻을 수 없다. 반대로, 광학농도를 높이기 위하여 탄소등을 다량으로 혼입하면, 도전성이 높게 되어버리고, 본 발명의 표시방식의 경우 블랙매트릭스로서 사용할 수 없다.

그래서, 본 실시예에서는, 이하와 같은 구성을 채용하고 있다.

즉, 박막트랜지스터(6)등을 형성한 기판층(10)은 본 실시예에서는 다음의 순서로 형성된다.

본 실시예에서는, 역스태거구조의 박막트랜지스터(6)의 소자를 형성할때에, 먼저, 표면을 연마한 투명한 유리기판(11)상에 주사전극(1)(게이트전극:본 실시예에서는 알루미늄(Al))을 형성한다. 형성의 수순은 실시예 1과 마찬가지이다.

다음에 게이트절연막(15)(본 실시예에서는 질화실리콘), 그 위에 반도체활성층(15)(본 실시예에서는 비정질실리콘)을 CVD법에 의해서 형성하고, 그 위에 신호전극(2)(드레인전극), 화소전극(3)(소스전극)을 동일재료(본 실시예에서는 알루미늄(Al)/크롬(Cr)의 2층구조), 동일공정에서 형성한다. 이 시점에서, 화소전극(3)은, 후술하는 대향전극(4)과 동시에, 기판면에 거의 평행한 전계를 액정층(30)에 인가하도록 구성한다. 반도체활성층(15)과 신호전극(2) 및 화소전극(3)과의 사이에는, 오믹콘택트를 취하기 위하여 인을 도우핑한 비정질실리콘층(16)을 형성한다. 이 시점에서, 박막트랜지스터(6)의 소자가 구성된다. 그후, 보호막(19)(본 실시예에서는 질화실리콘)을 형성한다.

또, 보호막(19)위에 대향전극(4)과 차광막(5)을 동일재료, 동일공정에서 형성한다. 최후에, 가장 표면에 배향막(12)을 도포한다. 축적용량Cstg는, 화소전극(3)과 전행의 주사전극(1)과 게이트절연막(18)에 의해서 형성되는 용량 및 화소전극(3)과 대향전극(4)과 보호막(19)에 의해서 형성되는 용량으로 구성된다.

여기서, 본 실시예에서는, 대향전극(4)과 동일재료, 동일공정에서 형성된 차광막(5)을 박막트랜지스터(6)의 상부에 형성하고 있으므로, 차광막(5)과 주사전극(1)에 의해 반도체활성층(15)을 끼워둘 수 있다. 이 때문에, 기판(11)(21)의 어느쪽으로부터 광이 입사되어도, 반도체활성층(15)에 광이 조사되는 일은 없다. 특히, 컬러필터를 가진 기판(21)쪽으로부터 광이 입사된 경우에 효과가 있다. 즉, 대향전극(4)에는 실시예 1과 마찬가지로 Al을 사용하고 있고, 차광성도 도전성도 충분하다.

이상과 같이, 블랙매트릭스(25)의 광학농도가 낮아도, 대향전극(4)과 동일재료, 동일공정으로 형성되는 차광막(5)을 사용함으로써, 공정수를 증가시키는 일없이 충분한 차광성을 얻을 수 있다.

본 실시예에서는 레지스트재에 안료 및 미량의 탄소를 혼입하고, 블래매트릭스(25)를 구성했으나, 차광성이 낮은 다른 블랙매트릭스를 사용하는 경우에도, 본 실시예와 동등한 효과를 얻을 수 있다.

(제 4실시예)

본 실시예는, 도 7에 표시한 바와 같이, 박막트랜지스터(6)를 역스태거구조로 구성하는 동시에, 기판(21)상에 대향전극(4)과 차광막(5)을 형성한 것이고, 다른 구성은 실시예 3과 동등하다.

본 실시예에서는, 컬러필터등을 형성한 상형기판층(20)은 다음의 순서로 형성된다.

먼저, 표면을 연마한 투명한 유리기판(21)상에 대향전극(4) 및 차광막(5)을 동일공정에서 형성한다. 그후, 절연성블랙매트릭스(25)를 형성한다. 또, 그위에, R(적색), G(녹색), B(청색)의 3색의 컬러필터(26)를 형성한다. 컬러필터(26)의 위에는, 표면을 평탄화하는 투명수지의 평탄화학(29)을 형성하고, 가장 표면에 배향막(22)을 도포한다.

이상에 의해, 본 실시예에서는, 실시예 3과 동등한 효과를 얻을 수 있다. 또, 대향전극(4)과 화소전극(3)과의 사이의 거리가 떨어짐으로써, 전극간의 단락불량이 감소하고, 수율이 향상한다. 또, 동시에 대향전극(4)과 다른 전극, 예를들면, 화소전극(3)과의 사이에 형성되는 용량이 저감하고, 회로의 부하를 저감할 수 있다.

(제 5실시예)

본 실시예는, 도 8에 표시한 바와 같이, 차광막(5)과 대향전극(4)을 전기적으로 접속한 것이고, 다른 구성은 실시예 1과 동등하다.

본 실시예에서는, 대향전극(4)과 차광막(5)을 일체화하고 있다. 즉, 차광막(5)은 대향전극(4)과 전기적으로 접속되어 일체화되고 있다.

이에 의해, 박막트랜지스터(6)의 배면전위(반도체활층(15)의 주사전극(1)과 반대쪽의 전위)가, 차광막(5)과 일체화한 대향전극(4)의 전위에 의해 결정되고, 각각의 박막트랜지스터(6)에 있어서 배면전위가 동등하게 된다. 따라서, 각 박막트랜지스터(6)의 소자간의 임계치전압(박막트랜지스터(6)가 ON상태가 되는 주사전극(1)의 전압치)의 불균일을 억제할 수 있다. 이 결과, 액정에 인가되는 전압의 불균일이 억제되고, 표시휘도의 얼룩(불균일)을 해소할 수 있다.

이상에 의해, 본 실시예에서는 실시예 1의 효과에 더하여, 표시휘도의 불균일의 억제효과를 얻을 수 있다.

(제 6실시예)

본 실시예는, 도 9 에 표시한 바와 같이, 대향전극(4)의 일부를, 기판(11)과 기판(21)을 연결하는 수직선을 기준으로 해서 신호전극(2)과 중복한 영역에 형성하는 동시에, 주사전극(1)보다도 넓은 영역에 걸쳐서 형성한 것이고, 다른 구성은 실시예 1과 동등하다.

본 실시예에서는, 화소의 평면구조에 있어서, 신호전극(2) 및 주사전극(1)에 의해서 포위되는 영역의 경계로부터 경계의 안쪽 6㎛이상까지의 영역의 전체영역에 대향전극(4)을 형성하기로 한다. 즉, 신호전극(2)의 길이방향에 있어서는, 신호전극(2)과 대향전극(4)의 일부를 오버랩시키고, 주사전극(1)의 길이방향에 있어서는, 주사전극(1)의 폭보다, 대향전극(4)의 폭을 넓게 하고, 대향전극(4)을 주사전극(1)의 양쪽으로 비어져 나오게하고 있다. 이에 의해 화소전극(3)과 대향전극(4)의 사이이외의 틈새는 없어지고, 불필요한 광투과부가 존재하지 않기 때문에, 실시예 1∼4에서 형성했던 저도전성의 블랙매트리스(25)는 불필요하게 된다.

또, 본 실시예에서는, 경계의 안쪽 6㎛까지 대향전극(4)을 형성하고 있으나, 이것은, 신호전극(2)및 주사전극(1)으로부터의 전기력선의 90%이상을 종단하기 위하여 필요한 전극폭이고, 신호전극(2) 및 주사전극(1)으로부터의 전기력선이 화소전극(3)에 종단하고, 화소전극(3)과 대향전극(4)의 사이의 액정의 동작에 영향을 주지 않도록 하기 위해서이다.

또, 본 실시예에서는, 대향전극(4)의 폭은, 상세하게는, 신호전극(2)의 길이 방향에 있어서는, 8㎛, 주사전극(1)의 길이방향에 있어서는, 6㎛로 했다. 여기서 비어져나오게하는 영역은 크면 클수록, 더욱 시일드효과를 증가시킬 수 있다.

이상에 의해 본 실시예에서는, 블랙매트리스(25)를 생략할 수 있다. 이에 의해, 실시예 1의 효과에 더하여, 또 생산성을 향상할 수 있다. 또 블랙매트릭스(25)를 생략할 수 있음으로써, 상하의 기판(11)(21)의 얼라인먼트정밀도가 대폭으로 완화되고, 보다 한층더 생산성을 향상할 수 있다.

이상 설명한 바와 같이, 본 발명에 의하면, 차광막과 대향전극을 기판을 기준으로 해서 동일평면상에 형성했기 때문에, 차광막과 전극을 동일공정에서 형성할 수 있고, 제조공정을 간략화할 수 있고, 생산성의 향상에 기여할 수 있다.

도 1은 본 발명의 제 1실시예를 표시한 액티브매트리스형 액정표시장치의 화소부의 단면도

도 2는 도 1에 표시한 화소의 평면도

도 3은 본 발명에 관한 액티브매트리스형 액정표시장치의 전체구성을 표시한 시스템구성도

도 4는 본 발명의 제 2실시예를 표시한 액티브매트리스형 액정표시장치의 화소부의 평면도

도 5는 본 발명의 제 3실시예를 표시한 액티브매트릭스형 액정표시장치의 화소부의 단면도

도 6은 도 5 에 표시한 화소부의 평면도

도, 7은 본 발명의 제 4실시예를 표시한 액티브매트리스형 액정표시장치의 화소부의 단면도

도 8은 본 발명의 제 5실시예를 표시한 액티브매트리스형 액정표시장치의 화소부의 평면도

도 9는 본 발명의 제 6실시예를 표시한 액티브매트리스형 액정표시장치의 화소부의 평면도

1: 주사전극 2: 신호전극

3: 화소전극 4: 대향전극

5: 차광막 10: 아래쪽 기판층

11,21: 유리기판 12,22: 배광막

13,23: 편광판 15: 반도체활성층

16: 오믹콘택트층 17: 층간절연막

18: 게이트절연막 19: 보호막

20: 위쪽기판층 25: 블랙매트릭스

26: 컬러필터 29: 평탄화막

30: 액정조성물층 31: 액정분자

41: 콘트롤러 42: 액정구동전원회로

43: 수직주사회로 44; 영상신호구동회로

45: 액정표시패널

Claims

액정분자를 포함한 액정층과, 액정층을 사이에 두고 서로 대향해서 배치된 1쌍의 기판과, 상기 기판의 바깥쪽에 배치된 편광판과, 상기 1쌍의 기판중 한쪽의 기판과 상기 액정층과의 사이에 배치되어 주사전극과 신호전극을 가지고 반도체활성층이 적층된 액티브소자와, 상기 1쌍의 기판중 한쪽의 기판과 상기 액정층과의 사이에 적층되어 상기 액티브소자에 접속된 화소전극과, 상기 액티브소자의 주사전극과 서로 대향해서 상기 한쪽의 기판과 상기 액티브소자와의 사이에 배치되어 상기 액티브소자에의 광의 입사를 저지하는 차광막과, 상기 한쪽의 기판을 기준으로 상기 차광막과 동일 평면상에 배치된 대향전극을 구비하고 있는 것을 특징으로 하는 액티브매트릭스형 액정표시장치.
제 1항에 있어서, 상기 차광막은 상기 액티브소자의 반도체활성층에의 광의 입사를 저지하도록 배치되어 있는 것을 특징으로 하는 액티브매트릭스형 액정표시장치.
제 1항에 있어서, 상기 액티브소자는 정스태거구조의 박막트랜지스터로 구성되어 있는 것을 특징으로 하는 액티브매트릭스형 액정표시장치.
제 1항에 있어서, 상기 대향전극과 차광막이 전기적으로 접속되어 있는 것을 특징으로 하는 액티브매트릭스형 액정표시장치.
제 1항에 있어서, 상기 대향전극의 일부는, 각 기판을 연결하는 수직선을 기준으로 해서 액티브소자의 신호전극과 중복한 영역에 형성되어 있는 동시에 주사전극보다도 넓은 영역에 걸쳐서 형성되어 있는 것을 특징으로 하는 액티브매트릭스형 액정표시장치.
제 1항에 있어서, 상기 대향전극과 차광막은 동일한 금속성재료로 구성되어 있는 것을 특징으로 하는 액티브매트릭스형 액정표시장치.
제 6항에 있어서, 상기 대향전극과 차광막은 기판중 투명기판보다 투과율이 낮은 불투명한 재료로 구성되어 있는 것을 특징으로 하는 액티브매트릭스형 액정표시장치.
제 1항에 있어서, 상기 반도체활성층은 비정질실리콘으로 형성되어 있는 것을 특징으로 하는 액티브매트릭스형 액정표시장치.
액정분자를 포함한 액정층과, 액정층을 사이에 두고 서로 대향해서 배치된 1쌍의 기판과, 상기 기판의 바깥쪽에 배치된 편광판과, 상기 1쌍의 기판중 한쪽의 기판과 상기 액정층과의 사이에 배치되어 주사전극과 신호전극을 가지고 반도체활성층이 적층된 액티브소자와, 상기 1쌍의 기판중 한쪽의 기판과 상기 액정층과의 사이에 적층되어 상기 액티브소자에 접속된 화소전극과, 상기 액티브소자의 주사전극과 서로 대향해서 상기 액정층과 상기 액티브소자와의 사이에 배치되어 상기 액티브소자에의 광의 입사를 저지하는 차광막과, 상기 한쪽의 기판을 기준으로 상기 차광막과 동일 평면상에 배치된 대향전극을 구비하고 있는 것을 특징으로 하는 액티브매트릭스형 액정표시장치.
제 9항에 있어서, 상기 차광막은 상기 액티브소자의 반도체활성층에의 광의 입사를 저지하도록 배치되어 있는 것을 특징으로 하는 액티브매트릭스형 액정표시장치.
제 10항에 있어서, 상기 액티브소자는 역스태거구조의 박막트랜지스터로 구성되어 있는 것을 특징으로 하는 액티브매트릭스형 액정표시장치.
제 9항에 있어서, 상기 대향전극과 차광막이 전기적으로 접속되어 있는 것을 특징으로 하는 액티브매트릭스형 액정표시장치.
제 9항에 있어서, 상기 대향전극의 일부는 각 기판을 연결하는 수직선을 기준으로 해서 액티브소자의 신호전극과 중복한 영역에 형성되어 있는 동시에 주사전극보다도 넓은 영역에 걸쳐서 형성되어 있는 것을 특징으로 하는 액티브매트릭스형 액정표시장치.
제 9항에 있어서, 상기 대향전극과 차광막은 동일한 금속성재료로 구성되어 있는 것을 특징으로 하는 액티브매트릭스형 액정표시장치.
제 14항에 있어서, 상기 대향전극과 차광막은 기판중 투명기판보다 투과율이 낮은 불투명한 재료로 구성되어 있는 것을 특징으로 하는 액티브매트릭스형 액정표시장치.
제 9항에 있어서, 상기 반도체활성층은 비정질실리콘으로 형성되어 있는 것을 특징으로 하는 액티브매트릭스형 액정표시장치.
액정분자를 포함한 액정층과, 액정층을 사이에 두고 서로 대향해서 배치된 1쌍의 기판과, 상기 기판의 바깥쪽에 배치된 편광판과, 상기 1쌍의 기판중 한쪽의 기판과 상기 액정층과의 사이에 배치되어 주사전극과 신호전극을 가지고 반도체활성층이 적층된 액티브소자와, 상기 1쌍의 기판중 한쪽의 기판과 상기 액정층과의 사이에 적층되어 상기 액티브소자에 접속된 화소전극과, 상기 액티브소자의 주사전극과 서로 대향해서 상기 다른쪽의 기판과 상기 액정층과의 사이에 배치되어 상기 액티브소자에의 광의 입사를 저지하는 차광막과, 상기 한쪽의 기판을 기준으로 상기 차광막과 동일 평면상에 배치된 대향전극을 구비하고 있는 것을 특징으로 하는 액티브매트릭스형 액정표시장치.
제 17항에 있어서, 상기 액티브소자는 역스태거구조의 박막트랜지스터로 구성되어 있는 것을 특징으로 하는 액티브매트릭스형 액정표시장치.
제 17항에 있어서, 상기 대향전극과 차광막이 전기적으로 접속되어 있는 것을 특징으로 하는 액티브매트릭스형 액정표시장치.
제 17항에 있어서, 상기 대향전극의 일부는, 각 기판을 연결하는 수직선을 기준으로 해서 액티브소자의 신호전극과 중복한 영역에 형성되어 있는 동시에 주사전극보다도 넓은 영역에 걸쳐서 형성되어 있는 것을 특징으로 하는 액티브매트릭스형 액정표시장치.
제 17항에 있어서, 상기 대향전극과 차광막은 동일한 금속성재료로 구성되어 있는 것을 특징으로 하는 액티브매트릭스형 액정표시장치.
제 21항에 있어서, 상기 대향전극과 차광막은 기판중 투명기판보다 투과율이 낮은 불투명한 재료로 구성되어 있는 것을 특징으로 하는 액티브매트릭스형 액정표시장치.
제 17항에 있어서, 상기 반도체활성층은 비정질실리콘으로 형성되어 있는 것을 특징으로 하는 액티브매트릭스형 액정표시장치.