[go: up one dir, main page]

KR100442699B1 - 인접 수동소자 칩이 전기적으로 연결된 웨이퍼, 수동소자및 이를 이용한 반도체 패키지 - Google Patents

인접 수동소자 칩이 전기적으로 연결된 웨이퍼, 수동소자및 이를 이용한 반도체 패키지 Download PDF

Info

Publication number
KR100442699B1
KR100442699B1 KR10-2002-0042538A KR20020042538A KR100442699B1 KR 100442699 B1 KR100442699 B1 KR 100442699B1 KR 20020042538 A KR20020042538 A KR 20020042538A KR 100442699 B1 KR100442699 B1 KR 100442699B1
Authority
KR
South Korea
Prior art keywords
passive
chip
passive element
semiconductor package
chips
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
KR10-2002-0042538A
Other languages
English (en)
Other versions
KR20040008826A (ko
Inventor
권흥규
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR10-2002-0042538A priority Critical patent/KR100442699B1/ko
Priority to US10/463,607 priority patent/US6943430B2/en
Priority to JP2003276064A priority patent/JP2004056147A/ja
Publication of KR20040008826A publication Critical patent/KR20040008826A/ko
Application granted granted Critical
Publication of KR100442699B1 publication Critical patent/KR100442699B1/ko
Priority to US11/199,163 priority patent/US7211469B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/16—Assemblies consisting of a plurality of semiconductor or other solid state devices the devices being of types provided for in two or more different subclasses of H10B, H10D, H10F, H10H, H10K or H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16265—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73207—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06506—Wire or wire-like electrical connections between devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H01L2225/06586—Housing with external bump or bump-like connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
    • H01L2924/19104—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device on the semiconductor or solid-state device, i.e. passive-on-chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

본 발명에 의한 웨이퍼는 에지에 서로 다른 극성의 전극을 포함하며 동일 전극끼리는 전기적으로 연결된 수동소자 칩들로 구성되어 있으며, 행 방향으로 이웃하는 수동소자 칩 간에는 동일 극성의 전극끼리 배선으로 연결되어 병렬 연결을 형성하고, 열 방향으로 이웃하는 수동소자 칩 간에는 서로 다른 극성의 전극끼리 배선으로 연결되어 직렬연결이 형성된다. 이렇게 형성된 웨이퍼를 행 방향 또는 열 방향으로 복수개의 수동소자 칩을 포함하도록 절단하면 요구되는 용량을 갖는 수동소자를 얻을 수 있다.
따라서, 요구되는 용량을 갖는 수동소자를 별도로 제조하지 않아도 다양한 요구에 대응할 수 있도록하여 비용을 절감할 수 있다.

Description

인접 수동소자 칩이 전기적으로 연결된 웨이퍼, 수동소자 및 이를 이용한 반도체 패키지{Wafer having passive device chips electrically connected to each other, passive device having the chips and semiconductor package having the device}
본 발명은 반도체 웨이퍼, 이를 절단하여 만든 수동소자 및 이러한 수동소자를 이용한 반도체 패키지에 관한 것이다. 보다 상세하게 설명하면 이웃하는 수동소자 칩 간에 배선을 이용하여 행 방향으로는 병렬로 연결하고, 열 방향으로는 직렬로 연결한 웨이퍼와, 요구되는 수동소자의 용량에 따라서 웨이퍼의 스크라이브 라인을 따라 절단한 수동소자 및 이러한 수동소자를 포함한 반도체 패키지에 관한 것이다.
현재의 전자제품 시장의 소형화 경량화에 따라 이를 만족시키기 위해 이들 제품에 사용되는 부품들의 경박 단소화가 요구된다. 부품을 경박 단소화하는 방법으로서, 실장부품의 개별크기를 감소시키는 방법과 다수개의 개별소자들을 하나의 칩화하는 SOC(System On Chip) 방법 및 다수개의 개별소자를 하나의 패키지로 만드는 SIP(System In Package) 방법 등이 사용된다.
SIP 방법의 경우 다수의 칩을 수평 또는 수직으로 배열하여 하나의 패키지로 구현하는 기술로서 종래 MCM(Multi-Chip Module)의 연장선에 있는 기술이다. MCM의 경우에는 수평적으로 실장하는 것이 주된 방향이었으나, SIP의 경우 수직으로 실장하는 것이 주된 방향이다.
시스템 측면에서 보면, 각 능동소자들의 특성 및 파워의 입력과 잡음의 감소와 관련하여 커패시터, 저항등의 수동소자가 시스템 보드에 실장된다. 이러한 수동소자들은 능동소자에 근접하게 실장될수록 보다 우수한 특성을 구현할 수 있다.
한편, 수동소자는 실리콘 웨이퍼를 제조하는 공정(wafer fabrication)에 의해 제조된다. 일반적인 커패시터는 플래너(planar)구조로 제조될 수 있으나, 칩의 단위 면적당 커패시턴스 용량을 증가시키기 위해서 트렌치(trench)공정을 이용해서제조될 수도 있다. 저항은 임플란트(implant)공정을 이용해서 제조된다. 임플란트 공정에서 불순물 주입두께를 조절하여 저항값을 변화시키게 되는데, 임플란트의 두께가 얇을수록 저항이 증가한다. 종래에는 필요한 용량의 단위 수동소자 칩이 하나의 실리콘 웨이퍼상에 복수개 제조된 후 이들이 개별 칩으로 절단되어 사용된다. 이 경우 필요에 따라서 다양한 용량의 수동소자 칩의 제작이 필요하게 되며, 이들 각각의 용량에 대응하는 수동소자 칩들을 일일이 제조하는 것은 제조비용의 상승을 초래한다.
따라서 본 발명의 목적은 다양한 용량의 수동소자를 보다 저 비용으로 제작할 수 있도록 함에 있다.
도 1은 본 발명에 의한 수동소자 칩의 웨이퍼를 나타낸 평면도이고,
도 2는 도 1의 수동소자 칩의 내부 배선도이고,
도 3은 도 1의 A 부분의 확대도이고,
도 4는 수동소자 칩이 병렬로 결합된, 본 발명에 의한 수동소자의 평면도이고,
도 5는 수동소자 칩이 직렬로 결합된, 본 발명에 의한 수동소자의 평면도이고,
도 6은 본 발명에 의한 복수개의 수동소자 칩이 직렬 또는 병렬 연결 되어 용량이 변화된 수동소자가 실장된 반도체 패키지의 평면도이고,
도 7a는 본 발명에 의한 수동소자가 실장된 반도체 패키지의 일 실시예의 단면도이고,
도 7b는 본 발명에 의한 수동소자가 실장된 반도체 패키지의 다른 실시예의단면도이고,
도 8은 도 7b에서 도시된 g의 확대도이다.
※ 도면의 주요부분에 대한 간단한 설명 ※
101: 수동소자 칩의 웨이퍼 102: 수동소자 칩
103: 스크라이브 라인 201a, 201b: 배선
202, 620, 621: 전극 501: 메모리 칩
502: 중앙처리장치 칩 503: 기판
601: 제 2 반도체 칩 602: 제 1 반도체 칩
603: 기판 660: 제 2 범프
605: 봉지 수지 607: 제 1 범프
610: 와이어 630: 접착제
640: 본딩 패드 650: 솔더 레지스터
801: 보호막 802: 전극패드
803: 도전층 804: 중합체층
이러한 목적을 달성하기 위한 본 발명에 의한 웨이퍼는 다수의 수동소자 칩을 포함하는 웨이퍼로서 각각의 수동소자 칩은 각 에지에 서로 다른 극성의 전극을 포함하고, 수동소자 칩의 전극은 동일 극성의 전극끼리 전기적으로 연결되어 있으며, 행 방향으로 이웃하는 수동소자 칩 간에는 동일 극성의 전극끼리 배선으로 연결되고, 열 방향으로 이웃하는 수동소자 칩 간에는 서로 다른 극성의 전극끼리 배선으로 연결된 것을 특징으로 한다.
양호하게는 수동소자 칩의 서로 대향하는 에지 중, 제 1 대향 에지의 대향전극들은 서로 동일 극성을 가지며, 제 2 대향 에지의 전극들은 서로 반대 극성을 갖는 것을 특징으로 한다.
또한 양호하게는 이웃하는 수동소자 칩의 전극을 연결하는 배선은 스크라이브 라인을 통과하여 형성된다.
또한 상기 목적을 달성하기 위한 본 발명에 따른 수동소자는 전술한 본 발명의 웨이퍼로부터 복수개 단위로 절단된 수동소자 칩들을 포함하는 것을 특징으로 한다.
또한 상기 목적을 달성하기 위한 본 발명의 실시예에 따른 반도체 패키지는 기판과, 기판위에 부착되어 기판과 전기적으로 연결된 능동소자 및 능동소자 위에 부착되어 능동소자와 전기적으로 연결된 본 발명에 의한 수동소자를 포함한다.
양호하게는 능동소자와 수동소자와의 전기적 연결은 와이어 본딩인 것을 특징으로 한다.
또한 양호하게는 능동소자와 상기 수동소자와의 전기적 연결은 플립칩 본딩인 것을 특징으로 한다.
또한 본 발명에 따른 반도체 패키지는 앞의 실시예에서 하나 이상의 본 발명에 의한 수동소자들을 더 포함하고 수동소자들이 와이어를 이용한 와이어 본딩으로 연결되어 하나의 수동소자를 구성한 것을 특징으로 한다.
또한 본 발명에 따른 반도체 패키지는 능동 소자 상부면에는 전극패드를 노출하는 보호막층위에 도전층을 형성하고, 하나 이상의 본 발명에 의한 수동소자들을 더 포함하여, 수동소자들이 도전층 위에 플립칩 본딩으로 연결됨으로써 하나의수동소자를 구성한 것을 특징으로 한다.
본 발명에 따른 다른 실시예에 따른 반도체 패키지는 기판과, 기판위에 부착되어 기판과 전기적으로 연결된 제 1 능동소자 칩과, 제 1 능동소자 위에 부착되어 제 1 능동소자 칩과 전기적으로 연결된 제 2 능동소자 칩과, 제 2 능동소자 위에 부착되어 제 1 능동소자 칩과 전기적으로 연결된 본 발명에 따른 수동소자를 포함한다.
양호하게는 제 2 능동소자 위에 부착된 본 발명에 따른 수동소자를 더 포함하여 제 2 능동소자 칩과 전기적으로 연결된다.
한편, 본 발명에서 기술되는 '수동소자 칩'은 단위 용량의 수동소자 칩이고, '수동소자'는 단위용량의 칩이 둘 이상 직렬 또는 병렬로 연결된 것으로 정의한다.
이하 도면을 중심으로 본 발명의 실시예를 보다 상세히 설명한다. 도 1은 본 발명에 의한 수동소자 칩(102)의 웨이퍼(101)를 나타낸 평면도이다. 수동소자 칩(102)은 순수한 실리콘 웨이퍼 위에 확산, 사진, 식각, 박막 공정등을 반복하는 과정을 거쳐 생성된다. 수동 소자 칩(102)의 웨이퍼(101)에는 많은 수의 수동소자 칩(102)이 제조되고, 각각의 수동소자 칩(102)들은 스크라이브 라인(103)을 통해서 구분되어 지며, 이러한 수동소자 칩(102)은 스크라이브 라인(103)을 따라서 절단됨으로써 제작된다. 따라서 종래의 스크라이브 라인(103)은 아무런 유닛이나 회로가 존재하지 않는다. 그러나 본 발명에 의한 웨이퍼의 스크라이브 라인(103)에는 배선이 포함되어 각각의 수동소자가 연결된다. 이하, 본 발명에 의한 웨이퍼의 수동소자 칩(102)을 보다 상세히 설명한다.
이후에 설명되는 + - 는 실제 연결시에 서로 다른 두 단자의 의미일뿐 +는 +극에 연결되어야 하고 -극은 -극에 연결되어야 하는 것이 아님을 밝혀둔다.
도 2는 도 1의 수동소자 칩의 내부 배선도이다. 각각의 수동소자 칩(102)은 각 에지에 다수의 전극(202a, 202b)이 형성된다. 도 2에는 각 에지의 전극(202a, 202b)이 2개씩 표시되어 있으나, 2개로 한정되지 않는다. 각각의 수동소자 칩의 각 에지의 전극(202a, 202b)은 서로 다른 극성이 포함된다. 그리고 대향 에지인 상 하 에지의 전극은 좌측으로 부터 + - 의 배열에서 - +의 배열로 극성으로 서로 바뀌어 있는 반면, 또 다른 대향 에지인 좌 우 에지의 전극은 상방으로 부터 + - 의 배열로 부터 + - 의 배열로 동일함을 볼 수 있다. 즉, 서로 대향하는 에지중 제 1의 대향에지는 전극 간에 동일 극성을 갖고, 제 2의 대향에지는 전극간에 서로 반대의 극성을 갖는다. 수동소자 칩(102)의 내부에는 동일한 전극끼리 서로 전기적으로 연결되어 있다. 즉 + 전극(202a)은 배선(701)에 의해, - 극(202b)은 배선(702)에 의해 서로 연결된다.
저항이나 커패시터와 같은 수동소자는 2개의 전극이 필요하다. 그런데 본원 발명의 웨이퍼에서는 서로 이웃하는 수동소자 칩을 연결하기 위해 에지에 전극을 분산한 것이므로 이들 전극은 배선으로 연결된다.
도 3은 도 1의 A 부분의 확대도이다. 좌우를 통하는 배선(201b)은 인접 수동소자 칩(102) 사이에 같은 극성끼리 연결되는 반면, 상하를 통하는 배선(201a)은 인접 수동소자 칩(102) 사이에 서로 반대 극성끼리 연결된다.
편의상 도면의 방향을 중심으로 설명하였으나 상하좌우의 방향을 서로 바뀔수 있음은 주지의 사실이다.
도 4와 5는 각각 수동소자 칩이 병렬과 직렬로 결합된, 본 발명에 의한 수동소자의 평면도를 도시한다. 도 4의 서로 인접하는 수동소자 칩(102)들은 +는 +끼리 연결되고 -는 -끼리 연결되어 있으므로 병렬 연결이고, 도 5의 인접하는 수동소자 칩(102)들은 서로 반대 극성끼리 연결되어 있으므로 직렬 연결이다.
수동소자 칩(102)이 리지스턴스 R인 저항인 경우, 수동소자 칩(102)을 n개 직렬로 연결하면 리지스턴스 nR값을 갖는 저항을 얻을 수 있고, n개 병렬로 연결한 경우 리지스턴스 R/n값을 갖는 저항을 얻을 수 있다. 수동소자 칩(102)이 커패시턴스 C인 커패시터인 경우, 수동소자 칩(102)을 n개 직렬로 연결하면 커패시턴스 C/n값을 갖는 커패시터를 얻을 수 있으며, 병렬로 연결하면 커패시턴스 nC값을 갖는 커패시터를 얻을 수 있다.
따라서 요구되는 용량의 수동소자를 얻기 위해서는 행 방향(가로 방향)과 열방향(세로 방향)의 수동소자 칩의 갯수를 적절히 조절하여 도 1의 스크라이브 라인(103)을 따라 웨이퍼를 절단하면 된다.
도 6은 본 발명에 의한 복수개의 수동소자 칩이 직렬 또는 병렬 연결 되어 용량이 변화된 수동소자가 실장된 반도체 패키지의 평면도이다. 본 발명에 의한 수동소자는 다양한 중앙처리장치 칩, 메모리 칩 등과 같은 능동 소자 칩 위에 부착된다. 도 6은 기판(503) 위에 중앙처리장치 칩(502)이 부착되고, 다시 중앙처리장치 칩(502)에 메모리 칩(501)이 부착되고, 다시 그 위에 본 발명에 의한 수동소자가 부착된 예를 도시한다. B는 2개의 수동소자 칩이 직렬로 연결된 수동소자를도시하고, C는 2개의 수동소자 칩이 병렬로 연결된 수동소자를 도시한다.
한편, 본 발명에 의한 수동소자를 연결할 때에는 주의할 점이 있다. 병렬 연결에서는 동일한 + 전극이면 두 수동소자 칩(102)의 어느 전극에서나 단자를 연결하여도 무관하나 직렬연결에서는 동일한 수동소자 칩(102)의 전극에 단자를 연결하면 안되고 반드시 다른 수동소자 칩(102)의 전극에 단자를 연결하여야 한다. 즉, 병렬 연결인 경우는 수동소자 위의 임의의 +로 표시된 단자와 -로 표시된 단자에서 전극을 인출하면 되지만 직렬 연결인 경우는 직렬 연결된 수동소자 칩 중 최초의 수동소자 칩에서 +극 또는 -극을 인출하고 최후의 수동소자 칩에서, 최초의 수동소자 칩에서 인출한 전극과 반대의 극을 인출하여야 한다. 왜냐하면, 병렬연결의 경우 각 +전극 들은 서로 단락되어 있고 마찬가지로 각 -전극 들도 서로 단락되어 있기 때문에 임의의 + 전극과 -전극에서 전극을 인출할 수 있지만, 직렬연결의 경우 동일 수동소자 칩에서 +전극과 -전극을 인출하면 전극이 인출되지 아니한 수동소자 칩은 연결되지 아니한 것과 같기 때문이다. C는 두 개의 수동소자 칩이 병렬로 연결된 수동소자이므로 임의의 +전극과 -전극에서 전극이 인출되어 있고, D에서는 상부의 수동소자 칩과 하부의 수동소자 칩에서 각각 다른 전극이 인출되어 있다.
도 6에서는 복수개의 수동소자 칩을 포함하도록 스크라이브 라인을 따라 웨이퍼를 절단함으로써, 각각의 수동소자 칩이 직렬 또는 병렬 연결된 수동소자를 도시하였으나, 웨이퍼 상의 모든 수동소자 칩을 별개로 절단한 후, 각각의 수동소자 칩을 직렬 또는 병렬 연결함으로써, 수동소자의 용량을 변화시킬 수도 있다.
도 7a는 본 발명에 의한 수동소자가 실장된 반도체 패키지의 일 실시예를 도시하고, 도 7b는 본 발명에 의한 수동소자가 실장된 반도체 패키지의 다른 실시예를 도시한다.
수동소자를 직렬 또는 병렬로 연결하는 방법에는 도 7a와 같이 종래의 와이어 본딩으로 대표되는 인터커넥션 기술을 사용하는 방법과 도 7b와 같이, 플립칩 본딩(flip chip bonding) 기술로 대표되는 방식을 수동소자 칩에 사용하는 방법이 가능하다. 실장 크기의 축소 면에서는 거의 같은 효과를 얻을 수 있으나 특성 측면에서는 플립칩 방식의 실장이 유리하다. 왜냐하면 연결되는 와이어에 의한 상호 인덕턴스를 줄일 수 있기 때문이다.
도 7a를 상세히 설명한다. 하부면에 외부 단자와 전기적 연결을 위한 제 2 범프(660)가 형성되고 솔더 레지스터(650)가 형성된 기판(603) 위에 제 1 반도체 칩(602)이 접착제(630)에 의해 부착되고, 다시 제 1 반도체 칩(602) 위에 제 2 반도체 칩(601)이 접착제(630)에 의해 부착된다. 제 1 반도체 칩(602)과 제 2 반도체 칩(601)은 중앙처리 장치 칩 또는 메모리 칩과 같은 능동소자이다. 제 2 반도체 칩(601) 위에는 각 수동소자 전극(620)에 와이어(610)를 이용하여 직렬 또는 병렬로 연결된 수동소자가 부착된다. D의 수동소자는 제 1 반도체 칩(602)에서 사용되는 수동소자로서 제 1 반도체 칩(602)과 전기적으로 연결되고, E의 수동소자는 제 2 반도체 칩(601)에 사용되는 수동소자로서 제 2 반도체 칩(601)과 전기적으로 연결된다. 앞의 수동소자는 복수의 수동소자 다시 와이어 본딩에 의해 연결된 수동소자가 사용될 수 있음은 물론이다.
도 7b를 상세히 설명한다. 하부면에 외부 단자와 전기적 연결을 위한 제 2 범프(660)가 형성되고, 솔더 레지스터(650)가 형성된 기판(603) 위에 제 1 반도체 칩(602)이 접착제(630)에 의해 부착되고, 다시 제 1 반도체 칩(602) 위에 제 2 반도체 칩(601)이 접착제(630)에 의해 부착된다. 제 2 반도체 칩(601)위에는 본딩 패드(640)가 구비되어 있어, 본딩 패드(640)에 수동소자 칩(102)에 부착된 제 1 범프(607)가 부착됨으로써, 제 2 반도체 칩(601)과 수동소자 칩(102)이 전기적으로 연결된다. 또한 제 2 반도체 칩(601)의 상부에 형성된 본딩 패드(640)가 배선처리되어 본딩 패드(640)에 결합된 다수의 수동소자 칩들이 직렬 또는 병렬로 연결될 수도 있다.
도 8은 7b에서 도시된 g의 확대도이다. 제 2 반도체 칩(601)에는 수동소자와 전기적 연결을 위한 전극 패드(802)가 구비되어 있다. 제 2 반도체 칩(601) 상부에는 보호막(801)이 덮혀지는데 전극 패드(802)는 개방된다. 보호막(801) 상부에는 별개의 수동소자가 다시 직렬 또는 병렬로 연결되기 위한 도전층(803)이 형성되고 다시 도전층(803) 상부는 중합체층(804)으로 보호되며 수동소자(102)의 범프(607)가 본딩패드(640)에 접착되어 별개의 수동소자(102)는 도전층(803)에 의해 직렬 또는 병렬로 연결되어 용량이 변화된 수동소자가 형성된다.
이들 플립칩 본딩의 인터커넥션을 위해 메탈 배선 후 능동소자위에 형성된 본딩 패드(640) 표면에는 경우에 따라 플립칩 본딩의 인터커넥션을 위한 금속 기저층(UBM; Under Bump Metal)으로서, Ni/Au(Ag), Ti/Ni/Au(Ag), Ti/Cu/Au(Ag), Cr/Cr-Cu/Cu/Au(Ag), TiW/Ni(V)/Au(Ag)) 또는 금속 기저층 상에솔더(Pb/Sn/Cu/In/Bi/Zn/Ag/Au 등의 선택적 조합으로 된 합금 물질) 등의 처리 메탈리제이션(metalization)등의 처리가 될 수도 있다.
이러한 연결은 모두 수동소자 칩들이 동일 평면 위에서 연결된 상태를 나타내고 있으나, 종래의 반도체 칩의 적층기술을 이용하여 수직으로 적층하는 것도 가능하다.
한편, 본 명세서와 도면에 개시된 발명의 실시 예들은 이해를 돕기 위해 특정 예를 예시한 것에 지나지 않으며, 본 발명의 범위를 한정하고자 하는 것이 아니다. 여기에 개시된 실시예들 이외에도 본 발명의 기술적 사상에 바탕을 둔 다른 변화 예들이 실시 가능하다는 것은, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 자명한 것이다.
본 발명에 의하면, 단위 용량의 수동소자 칩을 웨이퍼 상에서 직렬 또는 병렬 연결하여 이를 용량에 맞도록 절단함으로써 요구되는 용량을 가진 수동소자 및 반도체 패키지를 보다 저 비용으로 제작할 수 있다. 또한 다양한 고객의 요구에 부응하는 수동소자를 별도로 제작하는데서 오는 시간을 단축할 수 있으므로 생산성의 향상에 기여할 수 있다.

Claims (11)

  1. 스크라이브 라인으로 구분되는 다수의 수동소자 칩을 포함하는 웨이퍼로서,
    각각의 상기 수동소자 칩은 각 에지에 서로 다른 극성의 전극을 포함하고, 상기 수동소자 칩의 상기 전극은 동일 극성의 전극끼리 전기적으로 연결되어 있으며,
    행 방향으로 이웃하는 수동소자 칩 간에는 동일 극성의 전극끼리 배선으로 연결되고,
    열 방향으로 이웃하는 수동소자 칩 간에는 서로 다른 극성의 전극끼리 배선으로 연결된 것을 특징으로 하는 웨이퍼.
  2. 제 1항에 있어서, 상기 수동소자 칩의 서로 대향하는 에지 중, 제 1 대향 에지의 대향 전극 간에는 서로 동일 극성을 갖고, 제 2 대향 에지의 전극 간에는 서로 반대 극성을 갖는 것을 특징으로 하는 웨이퍼.
  3. 제 1항에 있어서, 상기 배선은 스크라이브 라인을 통과하여 형성된 것을 특징으로 하는 웨이퍼.
  4. 제 1항의 웨이퍼로부터 복수개의 단위로 절단된 상기 수동소자 칩들을 포함하여 구성된 수동소자.
  5. 기판;
    상기 기판위에 부착되어 상기 기판과 전기적으로 연결된 능동소자; 및
    상기 능동소자 위에 부착되어 상기 능동소자와 전기적으로 연결된 수동소자;
    를 포함하여 봉지된 반도체 패키지에 있어서,
    상기 수동소자는 제 4항에 의한 수동소자인 것을 특징으로 하는 반도체 패키지.
  6. 제 5항에 있어서, 상기 능동소자와 상기 수동소자는 와이어에 의해 연결되는것을 특징으로 하는 반도체 패키지.
  7. 제 5항에 있어서, 하나 이상의 제 4항에 의한 수동소자들을 더 포함하고, 상기 수동소자들은 와이어를 이용한 와이어 본딩으로 연결하여 하나의 수동소자를 구성한 것을 특징으로 하는 반도체 패키지.
  8. 제 5항에 있어서, 상기 수동 소자는 상기 능동 소자에 플립칩 본딩되어 전기적으로 연결된 것을 특징으로 하는 반도체 패키지.
  9. 제 5항에 있어서, 상기 능동 소자 상부면에는 전극패드를 노출하는 보호막층위에 도전층을 형성하고, 하나 이상의 제 4항에 의한 수동소자들을 더 포함하여,상기 수동소자들은 상기 도전층 위에 플립칩 본딩으로 연결됨으로써 하나의 수동소자를 구성한 것을 특징으로 하는 반도체 패키지.
  10. 기판;
    상기 기판위에 부착되어 상기 기판과 전기적으로 연결된 제 1 능동소자 칩;
    상기 제 1 능동소자 위에 부착되어 상기 제 1 능동소자 칩과 전기적으로 연결된 제 2 능동소자 칩; 및
    상기 제 2 능동소자 위에 부착되어 상기 제 1 능동소자 칩과 전기적으로 연결된 수동소자;
    를 포함하여 봉지된 반도체 패키지에 있어서,
    상기 수동소자는 제 4항에 의한 수동소자인 것을 특징으로 하는 반도체 패키지.
  11. 제 10 항에 있어서, 상기 제 2 능동소자 위에 제 4 항에 의한 수동소자를 더 포함하여 제 2 능동소자 칩과 전기적으로 연결된 것을 특징으로 하는 반도체 패키지.
KR10-2002-0042538A 2002-07-19 2002-07-19 인접 수동소자 칩이 전기적으로 연결된 웨이퍼, 수동소자및 이를 이용한 반도체 패키지 Expired - Lifetime KR100442699B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR10-2002-0042538A KR100442699B1 (ko) 2002-07-19 2002-07-19 인접 수동소자 칩이 전기적으로 연결된 웨이퍼, 수동소자및 이를 이용한 반도체 패키지
US10/463,607 US6943430B2 (en) 2002-07-19 2003-06-18 Semiconductor wafer having electrically connected passive device chips, passive devices and semiconductor package using the same
JP2003276064A JP2004056147A (ja) 2002-07-19 2003-07-17 隣接受動素子チップが電気的に連結された半導体ウェーハ、受動素子及びこれを用いた半導体パッケージ
US11/199,163 US7211469B2 (en) 2002-07-19 2005-08-09 Semiconductor wafer having electrically connected passive device chips, passive devices and semiconductor package using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0042538A KR100442699B1 (ko) 2002-07-19 2002-07-19 인접 수동소자 칩이 전기적으로 연결된 웨이퍼, 수동소자및 이를 이용한 반도체 패키지

Publications (2)

Publication Number Publication Date
KR20040008826A KR20040008826A (ko) 2004-01-31
KR100442699B1 true KR100442699B1 (ko) 2004-08-02

Family

ID=30439360

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0042538A Expired - Lifetime KR100442699B1 (ko) 2002-07-19 2002-07-19 인접 수동소자 칩이 전기적으로 연결된 웨이퍼, 수동소자및 이를 이용한 반도체 패키지

Country Status (3)

Country Link
US (2) US6943430B2 (ko)
JP (1) JP2004056147A (ko)
KR (1) KR100442699B1 (ko)

Families Citing this family (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7809382B2 (en) * 2000-04-11 2010-10-05 Telecommunication Systems, Inc. Short message distribution center
US8749054B2 (en) 2010-06-24 2014-06-10 L. Pierre de Rochemont Semiconductor carrier with vertical power FET module
US6891248B2 (en) * 2002-08-23 2005-05-10 Micron Technology, Inc. Semiconductor component with on board capacitor
TW200411886A (en) * 2002-12-26 2004-07-01 Advanced Semiconductor Eng An assembly method for a passive component
KR100498488B1 (ko) * 2003-02-20 2005-07-01 삼성전자주식회사 적층형 반도체 패키지 및 그 제조방법
TWI223425B (en) * 2003-09-23 2004-11-01 Advanced Semiconductor Eng Method for mounting passive component on wafer
JP2005353911A (ja) * 2004-06-11 2005-12-22 Toshiba Corp 半導体装置
JP2006041438A (ja) * 2004-07-30 2006-02-09 Shinko Electric Ind Co Ltd 半導体チップ内蔵基板及びその製造方法
JP2006053662A (ja) * 2004-08-10 2006-02-23 Matsushita Electric Ind Co Ltd 多重プロセッサ
JP2006058242A (ja) * 2004-08-23 2006-03-02 Nec Electronics Corp 集積回路
JP2006073917A (ja) * 2004-09-06 2006-03-16 Nec Electronics Corp 集積回路
CN101390253B (zh) 2004-10-01 2013-02-27 L.皮尔·德罗什蒙 陶瓷天线模块及其制造方法
US20060245308A1 (en) * 2005-02-15 2006-11-02 William Macropoulos Three dimensional packaging optimized for high frequency circuitry
CN101213638B (zh) 2005-06-30 2011-07-06 L·皮尔·德罗什蒙 电子元件及制造方法
US8350657B2 (en) * 2005-06-30 2013-01-08 Derochemont L Pierre Power management module and method of manufacture
US8354294B2 (en) 2006-01-24 2013-01-15 De Rochemont L Pierre Liquid chemical deposition apparatus and process and products therefrom
JP5108100B2 (ja) * 2008-06-17 2012-12-26 株式会社日立製作所 半導体装置の製造方法
US7959598B2 (en) 2008-08-20 2011-06-14 Asante Solutions, Inc. Infusion pump systems and methods
JP2010153753A (ja) * 2008-12-26 2010-07-08 Renesas Electronics Corp 半導体装置
JP2010225961A (ja) * 2009-03-25 2010-10-07 Mitsubishi Electric Corp 半導体素子の製造方法
US8236610B2 (en) 2009-05-26 2012-08-07 International Business Machines Corporation Forming semiconductor chip connections
US8952858B2 (en) 2009-06-17 2015-02-10 L. Pierre de Rochemont Frequency-selective dipole antennas
US8922347B1 (en) 2009-06-17 2014-12-30 L. Pierre de Rochemont R.F. energy collection circuit for wireless devices
US8743561B2 (en) 2009-08-26 2014-06-03 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer-level molded structure for package assembly
US8552708B2 (en) 2010-06-02 2013-10-08 L. Pierre de Rochemont Monolithic DC/DC power management module with surface FET
US9023493B2 (en) 2010-07-13 2015-05-05 L. Pierre de Rochemont Chemically complex ablative max-phase material and method of manufacture
US8779489B2 (en) 2010-08-23 2014-07-15 L. Pierre de Rochemont Power FET with a resonant transistor gate
CN103415925A (zh) 2010-11-03 2013-11-27 L·皮尔·德罗什蒙 具有单片集成的量子点器件的半导体芯片载体及其制造方法
KR101994930B1 (ko) * 2012-11-05 2019-07-01 삼성전자주식회사 일체형 단위 반도체 칩들을 갖는 반도체 패키지
KR20140123129A (ko) 2013-04-10 2014-10-22 삼성전자주식회사 반도체 패키지
US9561324B2 (en) 2013-07-19 2017-02-07 Bigfoot Biomedical, Inc. Infusion pump system and method
US20160218092A1 (en) * 2015-01-27 2016-07-28 Mediatek Inc. Chip package with embedded passive device
HK1257246A1 (zh) 2016-01-13 2019-10-18 Bigfoot Biomedical, Inc. 糖尿病管理系统的用户界面
CN108495665B (zh) 2016-01-14 2021-04-09 比格福特生物医药公司 调整胰岛素输送速率
EP3402548B1 (en) 2016-01-14 2025-03-12 Insulet Corporation Occlusion resolution in medication delivery devices, systems, and methods
US12383166B2 (en) 2016-05-23 2025-08-12 Insulet Corporation Insulin delivery system and methods with risk-based set points
WO2017205816A1 (en) 2016-05-26 2017-11-30 Insulet Corporation Single dose drug delivery device
US11096624B2 (en) 2016-12-12 2021-08-24 Bigfoot Biomedical, Inc. Alarms and alerts for medication delivery devices and systems
EP3568859B1 (en) 2017-01-13 2025-12-10 Insulet Corporation Insulin delivery methods, systems and devices
US10500334B2 (en) 2017-01-13 2019-12-10 Bigfoot Biomedical, Inc. System and method for adjusting insulin delivery
US10758675B2 (en) 2017-01-13 2020-09-01 Bigfoot Biomedical, Inc. System and method for adjusting insulin delivery
EP3568860B1 (en) 2017-01-13 2025-12-10 Insulet Corporation Insulin delivery methods, systems and devices
US10881792B2 (en) 2017-01-13 2021-01-05 Bigfoot Biomedical, Inc. System and method for adjusting insulin delivery
USD874471S1 (en) 2017-06-08 2020-02-04 Insulet Corporation Display screen with a graphical user interface
USD928199S1 (en) 2018-04-02 2021-08-17 Bigfoot Biomedical, Inc. Medication delivery device with icons
USD920343S1 (en) 2019-01-09 2021-05-25 Bigfoot Biomedical, Inc. Display screen or portion thereof with graphical user interface associated with insulin delivery
USD977502S1 (en) 2020-06-09 2023-02-07 Insulet Corporation Display screen with graphical user interface
US11887976B2 (en) * 2020-10-26 2024-01-30 Mediatek Inc. Land-side silicon capacitor design and semiconductor package using the same
EP4264619A1 (en) 2020-12-18 2023-10-25 Insulet Corporation Integration of a medicament delivery device with a smartwatch and a vehicle infotainment system
JP2022147628A (ja) * 2021-03-23 2022-10-06 株式会社東芝 半導体装置
KR20250129777A (ko) 2023-01-06 2025-08-29 인슐렛 코포레이션 후속 자동 안전 제약 완화를 갖는 자동으로 또는 수동으로 개시되는 음식 볼러스 전달

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH065677A (ja) * 1992-06-18 1994-01-14 Nec Corp 半導体装置
US5528083A (en) * 1994-10-04 1996-06-18 Sun Microsystems, Inc. Thin film chip capacitor for electrical noise reduction in integrated circuits
JPH113969A (ja) * 1997-06-13 1999-01-06 Matsushita Electric Ind Co Ltd チップ部品が積層された基板部品
KR20000008455A (ko) * 1998-07-14 2000-02-07 윤종용 칩 캐패시터 부착형 세라믹 패키지
KR20010060183A (ko) * 1999-10-22 2001-07-06 루센트 테크놀러지스 인크 Ｉｃ 디바이스 패키지 제조 방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2024662A1 (en) * 1989-09-08 1991-03-09 Robert Oswald Monolithic series and parallel connected photovoltaic module
JPH11260999A (ja) 1998-03-13 1999-09-24 Sumitomo Metal Ind Ltd ノイズを低減した積層半導体装置モジュール
KR19990086685A (ko) 1998-05-29 1999-12-15 윤종용 감결합 캐패시터를 내장하는 집적회로 패키지
JP3414333B2 (ja) 1999-10-01 2003-06-09 日本電気株式会社 コンデンサ実装構造および方法
JP2003332508A (ja) * 2002-05-16 2003-11-21 Renesas Technology Corp 半導体装置及びその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH065677A (ja) * 1992-06-18 1994-01-14 Nec Corp 半導体装置
US5528083A (en) * 1994-10-04 1996-06-18 Sun Microsystems, Inc. Thin film chip capacitor for electrical noise reduction in integrated circuits
JPH113969A (ja) * 1997-06-13 1999-01-06 Matsushita Electric Ind Co Ltd チップ部品が積層された基板部品
KR20000008455A (ko) * 1998-07-14 2000-02-07 윤종용 칩 캐패시터 부착형 세라믹 패키지
KR20010060183A (ko) * 1999-10-22 2001-07-06 루센트 테크놀러지스 인크 Ｉｃ 디바이스 패키지 제조 방법

Also Published As

Publication number Publication date
US7211469B2 (en) 2007-05-01
US20040012081A1 (en) 2004-01-22
US20050272226A1 (en) 2005-12-08
US6943430B2 (en) 2005-09-13
JP2004056147A (ja) 2004-02-19
KR20040008826A (ko) 2004-01-31

Similar Documents

Publication Publication Date Title
KR100442699B1 (ko) 인접 수동소자 칩이 전기적으로 연결된 웨이퍼, 수동소자및 이를 이용한 반도체 패키지
US6706557B2 (en) Method of fabricating stacked die configurations utilizing redistribution bond pads
US5801448A (en) Conductive lines on the back side of wafers and dice for semiconductor interconnects
US7851922B2 (en) Bond pad rerouting element, rerouted semiconductor devices including the rerouting element, and assemblies including the rerouted semiconductor devices
KR102592640B1 (ko) 반도체 패키지 및 반도체 패키지의 제조 방법
US9806017B2 (en) Flip-chip, face-up and face-down centerbond memory wirebond assemblies
KR100415279B1 (ko) 칩 적층 패키지 및 그 제조 방법
US6522022B2 (en) Mounting structure for semiconductor devices
US8368150B2 (en) High performance IC chip having discrete decoupling capacitors attached to its IC surface
JPS6355213B2 (ko)
US9972606B2 (en) Three-dimensional hybrid packaging with through-silicon-vias and tape-automated-bonding
NL1027869C2 (nl) Multi-chipverpakking.
US7247949B2 (en) Semiconductor device with stacked chips
KR20240074215A (ko) 반도체 패키지
CN115732410A (zh) 制造电子芯片的方法
US20080272488A1 (en) Semiconductor Device
JP2009515324A (ja) スタック化集積回路チップ・アセンブリ
KR20050027384A (ko) 재배선 패드를 갖는 칩 사이즈 패키지 및 그 적층체
US7821122B2 (en) Method and system for increasing circuitry interconnection and component capacity in a multi-component package
WO2025258270A1 (ja) 半導体装置
KR20090074493A (ko) 스택 패키지
JP2000133766A (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20020719

PA0201 Request for examination
PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20040630

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20040722

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20040723

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20070612

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20080701

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20090714

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20100630

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20110705

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20120706

Start annual number: 9

End annual number: 9

FPAY Annual fee payment

Payment date: 20130701

Year of fee payment: 10

PR1001 Payment of annual fee

Payment date: 20130701

Start annual number: 10

End annual number: 10

FPAY Annual fee payment

Payment date: 20140630

Year of fee payment: 11

PR1001 Payment of annual fee

Payment date: 20140630

Start annual number: 11

End annual number: 11

FPAY Annual fee payment

Payment date: 20150630

Year of fee payment: 12

PR1001 Payment of annual fee

Payment date: 20150630

Start annual number: 12

End annual number: 12

FPAY Annual fee payment

Payment date: 20160630

Year of fee payment: 13

PR1001 Payment of annual fee

Payment date: 20160630

Start annual number: 13

End annual number: 13

FPAY Annual fee payment

Payment date: 20170630

Year of fee payment: 14

PR1001 Payment of annual fee

Payment date: 20170630

Start annual number: 14

End annual number: 14

FPAY Annual fee payment

Payment date: 20180629

Year of fee payment: 15

PR1001 Payment of annual fee

Payment date: 20180629

Start annual number: 15

End annual number: 15

PR1001 Payment of annual fee

Payment date: 20200630

Start annual number: 17

End annual number: 17

PR1001 Payment of annual fee

Payment date: 20210628

Start annual number: 18

End annual number: 18

PC1801 Expiration of term

Termination date: 20230119

Termination category: Expiration of duration