[go: up one dir, main page]

KR100429319B1 - 유기기판을가진전자부품을제조하기위한방법 - Google Patents

유기기판을가진전자부품을제조하기위한방법 Download PDF

Info

Publication number
KR100429319B1
KR100429319B1 KR1019960076645A KR19960076645A KR100429319B1 KR 100429319 B1 KR100429319 B1 KR 100429319B1 KR 1019960076645 A KR1019960076645 A KR 1019960076645A KR 19960076645 A KR19960076645 A KR 19960076645A KR 100429319 B1 KR100429319 B1 KR 100429319B1
Authority
KR
South Korea
Prior art keywords
substrate
slot
punching
organic substrate
final package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1019960076645A
Other languages
English (en)
Other versions
KR970063686A (ko
Inventor
빅터 케이. 노미
존 알 패스토어
찰스 지. 빅로
Original Assignee
모토로라 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 모토로라 인코포레이티드 filed Critical 모토로라 인코포레이티드
Publication of KR970063686A publication Critical patent/KR970063686A/ko
Application granted granted Critical
Publication of KR100429319B1 publication Critical patent/KR100429319B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15182—Fan-in arrangement of the internal vias
    • H01L2924/15183—Fan-in arrangement of the internal vias in a single layer of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Perforating, Stamping-Out Or Severing By Means Other Than Cutting (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Structure Of Printed Boards (AREA)
  • Manufacturing Of Electrical Connectors (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

집적 회로를 패키지하기 위한 방법은 적어도 하나의 디바이스 사이트(312)를 가진 유기 기판(310)을 제공함으로써 시작된다. 각 디바이스 사이트 내에서, 하나 또는 그보다 많은 전자 디바이스들(532)이 설치된다. 디바이스 사이트 주위에는, 슬롯들(316) 및 모서리 구멍들(318)이 형성된다. 한 실시예에 있어서, 노치(326)와 같은, 네거티브 형태는 슬롯들의 내부 에지(315)를 따라 기판에 형성된다. 전자 디바이스가 설치되어 플라스틱 패키지 몸체(320)에서 캡슐화된(encapsulated) 후, 디바이스는 최종 패키지 경계선(317)의 모서리 영역을 펀칭함으로써 기판으로부터 절단된다. 슬롯들, 모서리 구멍들, 및 노치들의 배치는 버르들(burrs)이 없는 펀치 주위에 귀착되어, 최대 활성 상호 접속 영역을 제공하고, 펀칭 동작 동안 표면 및/또는 에지의 손상을 최소화한다. 노치들을 대신하여, 돌출부(426)와 같은, 포지티브 형태는 동일한 이점들을 제공하도록 펀칭 도구 세그먼트(428)로 포함될 수 있다.

Description

유기 기판을 가진 전자 부품을 제조하기 위한 방법{Method for making an electronic component having an organic substrate}
(발명의 분야)
본 발명은 일반적으로 전자 디바이스들의 제조에 관한 것이며, 특히 유기 기판들을 포함한 반도체 디바이스들을 포함하는 전자 부품들의 제조에 관한 것이다.
(발명의 배경)
전자 부품들에 대한 플라스틱 볼 그리드 어레이(PBGA:Plastic Ball Grid Array) 패키지들은 사용자의 보드의 디바이스의 입/출력 단자(I / O)들을 라우팅 (routing)하기 위해 유기 기판(organic substrate)을 사용한다. 부품들은 기판 스트립 상의 개개의 디바이스 사이트(site)에서 전자 디바이스를 설치하고, 디바이스를 플라스틱에 캡슐화하고, 펀칭 동작에서 개개의 디바이스들을 스트립으로부터 절단하거나 또는 개별화함으로써, 조립되는 것이 통상적이다. 펀칭 동작은 종래 기술의 도 1 내지 도 6에서 아래에 더 설명된 바와 같이, 버르의 형성(burr formation), 불규칙한 최종 패키지의 크기들, 및 사용 가능한 기판 영역의 손실등을 포함하는 다수의 문제들을 발생시킬 수 있다.
도 1은 집적회로 다이(integrated circuit die) 또는 다른 전자 디바이스들을 설치하는데 사용되는, 복수의 사이트를 포함하는 종래 기술의 유기 기판(10)을 도시한다. 도 1은 단일 디바이스 사이트(single device site)(12)를 도시한다. 디바이스 사이트(12)는 절단 경계선(excise perimeter)(17)과 4개의 드릴된 구멍들 (drilled holes)(18)을 구비하며, 디바이스 사이트(12)는 또한 전도 트레이스들 (conductive traces)(21)이 서로에 대해 전기적으로 절연되도록 기판에 형성되는 복수의 슬롯들(14)을 가진다. 트레이스들은 트레이스들이 전기적으로 플레이트될(plated) 수 있도록 초기에 플레이팅 버스(plating bus)(도시되지 않음)로 함께 단락회로로 되어 있다. 집적회로 다이 또는 다른 전자 디바이스(도 1에 도시되지 않음)는 절단 경계선(17) 내의 기판(10) 위에 설치된다. 다이를 기판(10)의 전도 트레이스들에 전기적으로 접속시킨 후, 디바이스는 플라스틱 패키지 몸체(22)에 캡슐화된다. 그 후, 패키지된 디바이스는 최종 패키지 아웃라인을 형성하도록, 절단 경계선(17)을 따라 기판(10)으로부터 펀칭된다. 절단 경계선(17)은 디바이스 사이트 (12)의 모서리들에서 4 개의 구멍(18)을 교차한다.
도 1에 도시된 바와 같은 기판의 설계에서, 디바이스 사이트(12)의 절단 경계선(17)의 약 98 %는 최종 패키지 아웃라인을 형성하도록 펀칭 툴(punching tool)에 의해 펀칭되어야 하는 기판 재료를 수용한다. 디바이스 사이트(12)의 경계선을 따른 기판 재료의 큰 퍼센트는 최종 패키지 아웃라인의 경계선을 따른 중요 면 (significant surface) 및/또는 에지 손상을 초래할 수 있다. 이런 손상은 최종 디바이스에서 전기적 신뢰성 문제들을 발생시킬 수 있다. 펀칭되는 큰 양의 기판 재료를 가지는 것의 다른 단점은 펀칭하는 동안 기판을 지지하도록 절단 경계선(17)의 내부에서 큰 펀칭 기판 지지 영역이 요구된다는 것이다. 이런 상당한 지지 영역은 기판(10) 상의 전도성 상호 접속들(트레이스들, 비어들(vias), 솔더 볼들 (solder balls) 등과 같음)을 위해 사용될 수 있는 절단 경계선(17) 주위에서 기판 (10)의 상측 또는 하측 상의 영역을 소모할 것이다.
최종 패키지 아웃라인에 대한 중요 면 및/또는 에지 손상의 발생 문제에 관한 한 가지 알려진 해결책은, 특히, 각 슬롯의 내부 에지가 최종 패키지의 외부 크기를 한정하도록 슬롯들을 절단 경계선에 더욱 인접하게 이동시키는 것이다. 도 2는 기판(10)으로써 이와 같이 개선된 기판 설계를 도시한다. 슬롯들(116)의 내부 에지(115)는 최종 패키지 경계선(117)을 한정한다. 따라서, 개선된 기판(110)으로부터 형성된 최종 패키지는 "슬롯 한정된(slot-defined)" 패키지로 알려져 있다. (내부 에지들이 최종 패키지 경계선(117)과 일치한다는 것을 표시하기 위해 내부 에지들(115)은 도 2에서 파선으로 도시된다는 것을 유의하라.) 슬롯 한정된 패키지의 장점은 모서리 구멍들(118)의 부근에서 디바이스 사이트(112)의 모서리들에 위치된, 슬롯(116)의 인접 단부들 사이의 기판 재료만이 펀칭 동작 중에 실질적으로 절단된다는 것이다. 특히, 모서리 펀칭만이 패키지 경계선(117)을 따라 슬롯들(116)의 단부들 및 모서리 구멍들(118) 사이에 존재하는 기판 재료를 절단한다. (최종 패키지 아웃라인은 패키지 경계선(117)이 제안하는 것과 같이 디바이스 사이트의 모서리들에서 90°가 되지 않을 것이란 것을 유의하라. 대신, 패키지의 모서리들은 모서리들을 펀칭하기 전에 모서리 구멍들(118)의 존재로 인한 대략 원의 1/4 의 오목부(indentation)를 가질 것이다.)
모서리 펀칭만이 사용되기 때문에, 도 1의 기판에서 디바이스 사이트(12)의 경계선 주위에 전체 기판 재료의 98 % 대신에, 도 2의 기판에서 패키지 몸체(120)를 형성한 후 디바이스 사이트(112)의 패키지 경계선(117)을 따라 펀칭된 재료의 양은 디바이스 사이트의 경계선 주위의 전체 기판 재료의 약 5 %이다. 적은 재료가 슬롯으로 한정된 패키지를 펀칭하는데 있어서 물리적으로 절단되기 때문에, 표면 및/또는 에지 손상이 최소화된다. 최종 패키지 경계선 큰 부분을 구성하는 슬롯들에지들은, 펀칭과 비교하여 기판의 표면 및/또는 에지에 손상을 적게 야기하는 드릴링 또는 라우팅 동작(routing operation)을 사용하여 기판 제조자에 의해서 슬롯들이 형성되기 때문에, 펀칭에 의해 형성된 에지들에 대해 상대적으로 매끄럽다.
기판(110)으로부터 디바이스를 절단하기 위한 통상적인 펀칭 툴은 디바이스 사이트의 각 모서리에 대응하는 직각 절단 에지(right angle cutting edge)를 사용한다. 이상적으로, 펀칭 툴은 각 슬롯(116)의 내부 에지(115)에 일렬로 패키지 경계선(117)의 모서리 영역들을 펀칭할 것이다. 그러나, 완전한 정렬(perfect alignment)은 기대할 수 없기 때문에, 버르들은 펀칭 툴의 약간의 오정렬 (misalignment)로도 발생될 수 있다. 가능한 버르 형성의 예는 도 3에 도시되며, 여기서, 모서리 펀칭 툴의 세그먼트들(125)은 내부 에지(115)와 약간 오정렬되어 영역(129)에 버르를 생성한다. 오정렬의 결과로서, 펀칭 툴은 슬롯의 내부 에지를 따라 기판 재료의 얇고, 지지되지 않은 스트립(strip)을 절단해야 하고, 이는 버르 형성을 초래한다.
슬롯 한정된 패키지에서 버르들의 형성을 방지하기 위해, 슬롯들(116)의 내부 에지들은 지지되지 않은 기판 재료의 얇은 스트립의 절단해야 하는 것을 피하기 위해 절단 경계선(117) 내에 들어가도록 의도적으로 설계될 수 있다. 디바이스 사이트 경계선으로부터 삽입된 슬롯들(116)의 내부 에지들(115)은 도 4의 전개도에 도시된다. 디바이스 사이트의 절단 경계선(117)의 내부에서 각 슬롯(116)의 내부 에지(115)를 배치하는데 있어서의 한 문제점은 펀칭 후에 패키지의 길이 및 너비들은 측정이 실행되는 장소에 따라 변화한다는 것이다. 예를 들어, 기판(110)으로부터 절단된 디바이스의 최종 패키지 아웃라인은 도 5에 도시되며, 여기서, 길이(L)와 너비(W)는 길이(L')와 너비(W')와 상이하다. 이와 같이 일정하지 않은 패키지의 크기들은 자동으로 처리되는 설비에서 문제들을 발생시킨다. 절단 경계선(117) 내부에 있는 내부 에지들(115)을 가진 슬롯들(116)을 갖도록, 기판(110)을 설계하는데 있어서의 부가 문제점은 전도성 상호 접속들(도시되지 않은)용으로 사용될 수 있고, 슬롯들(116)이 절단 경계선 내에 존재하는 활성 영역(active area)이 손실된다는 것이다. 도 5에서, 이 손실 영역은 영역(119)으로 표시된다.
도 6은 또한 슬롯 한정되지만 절단 경계선과 일치하는 슬롯들의 내부 에지들을 배치하고 어떤 각도로 그리고 디바이스 사이트(212)의 모서리들에서만 기판을 절단하는 펀칭 툴을 사용함으로써, 손실된 기판 영역을 재획득하는 다른 개선된 기판(210)을 도시한다. 펀칭 툴은 단지 디바이스 사이트의 모서리들과, 어떤 각도에서의 모서리들을 펀칭하는 것으로 한정함으로써, 완전한 펀칭 툴 정렬 없이 버르들을 제거할 수 있다. 예를 들어, 도 6에 도시된 바와 같이, 디바이스 사이트(212)는 설치된 디바이스 위에 패키지 몸체(220)를 형성한 후에, 대략 45°의 각도로 모서리들(219)에서 펀칭된다. (모서리 구멍들의 주요 목적은 직각 펀칭해야 하는 것을 피하는 것이기 때문에, 각이 진 모서리의 절단을 사용할 때, 모서리 구멍들은 필요하지 않다는 것을 유의하라.) 펀칭의 결과로서, 최종 패키지 아웃라인은 패키지 경계선(217)에 대응한다. 패키지 경계선의 주요 측부들은 슬롯들(216)의 내부 에지들 (215)에 의해 한정되지만, 패키지 경계선의 모서리들은 펀칭된 모서리들(219)에 의해 한정된다. (내부 에지들이 최종 패키지 경계선(217)과 일치한다는 것을 표시하기 위해 내부 에지들(215)은 단지 파선으로 도시한 것에 유의하라.) 모서리가 깍인 모서리들(chamfered corners)은 슬롯들(216)의 내부 에지들(215)이 최초 패키지 몸체의 최대 외부 크기들을 한정하는 것을 가능하게 한다. 따라서, 패키지 아웃라인은 균일한 길이 및 너비를 가진다. 그러나, 모서리들의 모서리를 깍는데 있어서의 단점은 활성 상호 접속들(도시되지 않음)을 위해 사용될 수 있는 영역(224)으로써, 도 6에 도시된 기판의 일부 영역이 손실된다는 점이다. 모서리를 깍는 작업의 결과로 인하여 손실된 기판 영역(224)은 삽입 슬롯들을 가진 기판(110)의 영역(119)에 의해 손실된 것만큼 크지는 않지만, 이용 가능한 기판 영역의 임의의 불필요한 손실은 바람직하지 못하다.
따라서, 유기 기판(organic substrate)으로부터 전자 디바이스를 절단하기 위한 새로운 방식으로서, 버르들을 형성할 위험 없이 활성 상호 접속용으로 사용될 수 있는 기판 영역의 양을 최대화하면서 표면 및/또는 에지 손상을 최소화하도록 슬롯 한정되는 새로운 방법이 필요하다.
(바람직한 실시예의 상세한 설명)
일반적으로, 본 발명은 유기 기판을 가진 전자 디바이스를 제조하기 위한 개선된 방법을 제공하는 것이며, 여기서, (1) 기판으로부터 전자 디바이스를 개별화하는 동안 절단된 기판 재료의 양은 최소화되고, (2) 활성 상호 접속들을 위해 이용 가능한 기판의 영역은 최대화되고, (3) 최종 패키지 아웃 라인을 따른 버르들이 제거된다. 종래 기술의 방식들에 대한 이들 장점들은 본 발명에서 네거티브 형태를유기 기판에 포함하거나 또는 포지티브 형태를 통상적인 펀칭 동작과 양립하는 정렬 공차 윈도우(alignment tolerance window)를 생성하는 펀칭 툴에 포함함으로써 성취될 수 있다.
본 발명의 이들 및 다른 특징들은 후속하는 도면들을 참고로 해서 더 이해될 수 있다. 도면들은 반드시 크기대로 그려질 수 없고, 특별히, 도시되지 않은 본 발명의 다른 실시예들이 있을 수 있다는 지적이 중요하다.
도 1은 기판으로부터 절단된 전자 디바이스의 최종 패키지 아웃라인이 펀칭 동작에 의해 한정되는 종래 기술의 유기 기판을 도시한 평면 투시도.
도 2는 기판으로부터 절단된 전자 디바이스의 최종 패키지 아웃라인이 펀칭 동작 및 슬롯들 둘 다에 의해 한정되는 종래 기술의 슬롯으로 한정되는 유기 기판을 도시한 평면 투시도.
도 3은 도 2의 기판을 사용하는 종래 기술의 펀칭 방식으로 버르들의 형성 과정을 도시한 전개된 모서리 도면.
도 4는 종래 기술에 따라 삽입 슬롯들을 가진 도 2의 기판의 단일 디바이스 사이트를 도시한 도면.
도 5는 도 4의 기판으로부터 절단된 전자 디바이스의 최종 패키지 아웃라인을 도시한 평면 투시도.
도 6은 디바이스 사이트의 모서리들에서 각진 펀칭 툴만을 사용함으로써 버르의 형성을 제거하는 슬롯으로 한정되는 기판을 펀칭하기 위한 종래 기술 및 기판의 단일 디바이스 사이트를 도시한 평면 투시도.
도 7은 본 발명의 한 실시예에 따라 노치들을 포함하는 새로운 유기 기판 구조 및 단일 디바이스 사이트를 도시한 평면 투시도.
도 8은 도 7의 기판으로부터 개별화된 후, 전자 디바이스를 도시한 평면 투시도.
도 9와 도 10은 버르들의 형성을 방지하고 사용 가능한 기판 영역을 최대화하기 위해 본 발명에 따라서 노치 및 슬롯이 사용되는 방법을 도시한 도 7의 디바이스 사이트의 모서리를 확대한 도면.
도 11은 본 발명의 다른 실시예에 따라서, 버르들을 형성함이 없이 유기 기판을 펀칭하기 위해 포지티브 형태들을 가진 펀칭 툴의 모서리 세그먼트를 도시한 도면.
도 12는 발명에 따라 형성된 개별화되고 패키지된 반도체 디바이스의 단면도.
* 도면의 주요부분에 대한 부호의 설명
310 : 기판 312 : 디바이스 사이트
315 : 에지 316 : 슬롯
317 : 경계선 318 : 구멍
500 : 전자 부품 530 : 기판
532 : 전자 디바이스
도 7은 디바이스 사이트(312)를 포함하는 본 발명에 따른 유기 기판(310)의 일부를 도시하며, 이 디바이스 사이트(312)는 반도체 다이를 수용하기 위한 사이트 (site)이다. 명료함을 위해, 한 디바이스 사이트(312)만이 도시되었지만, 유기 기판 패키징에 익숙한 기술자에 의해 이해되는 바와 같이, 기판(310)은 스트립 형태 (strip form)이고 복수의 디바이스 사이트들을 포함할 수 있다. 바람직한 형태에 있어서, 유기 기판(310)은 수지를 기본으로 하고(resin-based) 파이버 강화된 (fiber-reinforced) 기판으로서 복수의 전도 트레이스들과 다른 전도 형태들을 형성하도록 패턴화되는 클래드 금속층들(clad metal layers)을 가진다. 전도 트레이스들은 바람직하게는 기판의 상면과 하면의 양면 위에 바람직하게 형성된다. 상부 및 하부 트레이스들은 기판을 통해 연장되는 전도 비어들(vias)에 의해 함께 전기적으로 접속된다. 명료함을 위해, 전도 트레이스들은 도 7에서 도시되지 않았지만, 도 12에서 본 발명에 따라 최종으로 패키지된 전자 부품의 횡단면도에서 도시되었다.
도시된 바와 같이, 기판(310)은 디바이스 사이트(312)내의 4 개의 모서리 위치에 배치된 구멍들(318)을 구비한다. 구멍들(318)은 디바이스 사이트(312)의 모서리들에서 기판(310)에 직각 펀칭하기 위한 필요성을 제거하기 위해 선택적으로 제공된다. 모서리 구멍들(318) 이외에, 4 개의 슬롯들(316)이 디바이스 사이트(312) 주위에 배치되고, 한 슬롯은 각 슬롯의 내부 에지가 최종 패키지 경계선(317)을 한정하도록, 디바이스 사이트의 각 측부를 따라 제공된다. (내부 에지들이 최종 패키지 경계선(37)과 일치하는 것을 표시하도록, 내부 에지들은 파선으로만 도시되었다는 것을 유의하라.) 슬롯들(316)의 내부 에지들(315)과 모서리 구멍들(318)의 위치로 인하여, 단지 펀칭 툴이 디바이스 사이트(312)의 경계선의 작은 일부를 절단할 필요가 있다. 특히, 펀칭은 슬롯들의 단부들과 모서리 구멍들(318)의 사이에 위치된 기판의 부분들만에 한정된다. 펀칭되는 기판 재료의 양을 최소화하는 것에 이외에, 도 7에서 기판의 구조는 슬롯들(316)의 내부 에지들(315)이 최종 패키지 아웃 라인의 최대 길이 및 너비를 한정하기 때문에, 활성 상호 접속에 이용 가능한 기판의 영역을 최대화한다.
본 발명에 따라, 기판(310)은 또한 최종으로 패키지된 디바이스의 에지들을 따라 버르들을 제거하는 것을 돕는 하나 또는 그보다 많은 네거티브 형태들(즉, 기판에서의 구멍들 또는 절결(cut-out) 부분들)을 구비한다. 도 7에서, 이들 네거티브 형태는 노치들(notches)(326)로 도시된다. 노치들(326)은 바람직하게는 슬롯들 (316)의 내부 에지들(315)을 따라서 그리고 슬롯들의 양 단부들 부근들 또는 슬롯들의 양 단부에 배치된다. 바람직한 형태에서, 노치들(326)은 모서리 구멍들(318)또는 툴링 구멍들(도시되지 않음)과 같은, 다른 구멍들이 드릴되는 것과 동시에, 그리고 슬롯들(316)의 형성 전에 기판에서 드릴된다. 드릴 작업은 기판(310)의 손실을 또한 최소화하면서 기판 제조의 비용을 최소화하는데 바람직하다. 노치들 (326)은 드릴되기 때문에, 그것의 초기 형태는 거의 원형일 것이지만, 슬롯들의 생성 시, 노치들은 슬롯들(316)의 내부 에지들(315)과 바람직하게 교차하기 때문에, 반원형(semi-circular)의 형태로 된다. 대안적으로, 노치들(326)은 슬롯(316)이 라우팅됨과 동시에 기판(310)을 라우팅함으로써 형성될 수 있다. 노치들(326)의 특정한 크기 및 형태는 중요하지 않지만, 도 9를 참고로 아래에 설명된 바와 같이, 제조 가능한 펀칭 툴 정렬 공차 윈도우를 허용하면서, 활성 상호 접속들을 위한 이용 가능한 기판 재료의 제거를 최소화하기 위해, 노치들은 가능한 작은 것이 바람직하다. 적당한 네거티브 형태의 크기의 예와 같이, 노치(326)는 0.3mm 의 직경을 가진 구멍으로 드릴될 수 있다.
도 8은, 도 7의 기판(310)으로부터 절단된 후에 플라스틱 패키지 몸체(320)에 의해 디바이스의 캡슐화가 이어진 결과로서 전자 부품들(322)을 도시한다. 절단 작업은 바람직하게는 도 9의 논의들에서 아래에 명백해질 것처럼, 모서리 펀칭 세그먼트들(corner punching segments)로 분할되는 펀칭 툴을 사용한 펀칭 동작에 의해 행해진다. 펀칭 과정 후에, 모서리 구멍들(318)의 부분들은 최종으로 패키지된 전자 부품(322)의 모서리들에서 여전히 볼 수 있다. 또한, 활성 기판 영역에서 중요하지 않은 노치들(326)의 작은 부분들은 최종으로 패키지된 부품(322)의 주위를 따라 위치된다. 도 8에 도시된 바와 같이, 최종 패키지의 아웃라인은 슬롯 한정되며, 여기서, 슬롯들(316)의 내부 에지들(315)은 패키지 경계선의 주요부를 형성하고 패키지의 최대 외부 크기들을 한정한다. 노치들(326)의 존재는, 종래 기술의 펀칭 방식들 및 기판 설계들에서와 같이, 슬롯들(316)의 내부 에지들(315)을 삽입할 필요성을 제거한다. 따라서, 슬롯들을 삽입함으로써 손실될 수 있는 기판 영역은 노치들(326)의 존재로 인한 기판 영역의 단지 최소 손실을 가지고, 최종 패키지 기판에서 유지된다.
도 9는 기판(310)의 노치들(326)이 펀칭 동작 동안에 버르들의 형성을 제거하는 방법을 도시한다. 노치들(326)은 슬롯들의 단부들 부근에서 슬롯들(316)의 내부 에지들(315)에 따라 형성된다. 바람직한 실시예에서, 기판은 디바이스 사이트의 모서리 당 2 개인, 펀칭 툴의 8 개의 막대 형태(bar-shaped)의 세그먼트들에 의해 펀칭된다. 이런 2 개의 세그먼트들(328)은 도 9에서 기판(310)의 디바이스 사이트의 한 모서리에 대해 도시된다. 대안적인 실시예에서는, 4 개의 L 형 펀칭 툴 세그먼트들이 사용될 수 있다. 펀칭 툴 세그먼트(328)의 내부면들은 디바이스 사이트 패키지 경계선(317)을 펀칭하면서, 최종 패키지 아웃라인 경계선의 모서리를 생성한다. 본 발명의 바람직한 실시예에 따라, 펀칭 툴 세그먼트들(328)의 단부들(330)은 노치들(326)의 주위 내에서 한정된다. 따라서, 노치들 또는 다른 네거티브 형태의 크기들은 펀칭 툴 정렬 공차 윈도우를 제한한다. 펀칭 툴 세그먼트들의 단부들은 어떤 기판 재료를 절단할 필요가 없기 때문에 펀칭 툴 세그먼트들(328)의 단부들(330)에 인접한 노치들(326)의 존재는 버르 형성의 가능성을 제거한다.
도 10은 본 발명의 대안적인 실시예를 도시하며, 여기서, 펀칭 툴 세그먼트(329)의 모서리부(332)는 절단된 패키지 기판에서 둥글게 깍은 모서리를 생성하는 각을 구비한다. 이 실시예에서, 모서리 구멍(318)은 기판에 구비되지 않는다. 모서리 구멍을 대신하여, 펀칭 툴은 직각으로 기판 재료를 펀칭할 필요성을 제거하는 대안적인 방법인 각도(예를 들어, 45°)를 갖도록 제조된다. 도 9와 도 10을 참고로 설명된 펀칭 방법들은 유기 기판에서 직각으로 펀칭하는 것을 피하기 위한 필요성을 고려하지만, 기판의 상당한 손상 없이 기판의 직각들로 펀칭할 수 있는 펀칭 방법들이 개발될 것이다. 이런 방법들은 본 발명의 실시로부터 유리할 것이다.
도 9와 도 10에 있어서, 노치들(326)은 도 7에 도시된 기판(310) 내에서 드릴되거나 라우팅된다. 다시 말해서, 네거티브 형태 또는 개구는 기판 재료내에서 물리적으로 드릴되거나 또는 형성된다. 대안적인 실시예에 있어서, 돌출부들과 같은, 포지티브 형태들이 기판에서의 네거티브 형태를 포함하여 동일 대상물들을 달성하도록 펀칭 툴에 포함될 수 있다. 도 11은 2 개의 펀칭 툴 세그먼트들(428)의 포지티브 형태들을 도시하며, 여기서, 포지티브 형태들은 슬롯들(416)에 가장 인접한 펀칭 툴 세그먼트들의 단부들(440)에 또는 그 부근에서 둥글게 된 돌출부(426)의 형태들을 취한다. 펀칭 툴 세그먼트(428)에 의해 펀칭된 기판(410)은 슬롯들 (416)의 내부 에지들(415)에 따라 노치들을 구비하지 않는다. 대신에, 펀칭 툴 세그먼트(428)는 슬롯들에 가장 인접한 펀칭 툴 세그먼트들의 각 단부에서 돌출부들 (426)을 갖도록 형성되고, 여기서, 돌출부들은 최종 패키지 경계선(417)에 의해 한정된 바와 같이, 디바이스 사이트를 향해 그리고 최종 패키지 몸체 아웃라인의 외부 에지의 안쪽으로 연장된다. 펀칭 툴이 슬롯들의 내부 에지들에 따른 기판 재료의 얇은 스트립의 절단을 시도하지 않기 때문에(예를 들어, 도 9와 도 10의 기판들 (310)에서와 같이) 네거티브 형태가 기판에서 구비된 것처럼 펀칭 툴 세그먼트에서의 돌출부들(426)의 존재는 동일한 절단 정렬 공차 윈도우를 제공한다. 따라서, 본 발명의 장점들을 달성하는데, 펀칭 툴 상에 형성된 포지티브 형태들 또는 기판 상에 형성된 네거티브 형태들이 사용될 수 있다.
도 12는 본 명세서에서 교시한 바와 같이 본 발명에 따른 처리 과정을 사용하여 유기 기판(530)에 전자 디바이스(532)가 설치되고, 패키지 몸체(542)를 형성하기 위해 플라스틱 수지 재료로 캡슐화되고, 절단 또는 펀칭된 후의 패키지된 전자 부품(500)의 횡단면을 도시한다. 부품(500)의 최종 패키지 아웃라인은 이전에 설명된 바와 같이, 기판 슬롯들의 내부 에지들, 노치들 또는 네거티브 형태들, 및 모서리 절단 경계선들에 의해 한정된다. 전자 부품(500)은 반도체 집적 회로 다이 또는 이산 디바이스(discrete device)와 같은, 하나 또는 그보다 많은 전자 디바이스들(532)을 구비한다. 디바이스는 기판의 상부면 위에 형성된 전도 트레이스들 (536)에 전기적으로 접속된다. 전도 범프들(conductive bumps), TAB들(tape automated bonds)과 같은, 다른 접속 방식들 등을 대신 사용할 수 있지만, 도 12에 도시된 바와 같이, 전자 디바이스(532)는 와이어 본드들(wire bonds)(534)의 사용을 통해서 전도 트레이스들(536)에 전기적으로 접속된다. 기판(530)의 상부면 위의 전도 트레이스들(536)은 플레이트된 관통 구멍들(through holes) 또는 비어들(538)에 의해 기판의 반대 저면 위의 전도 트레이스들(537)에 전기적으로 라우팅된다. 전자 부품(500)을 사용자의 보드에 설치하는데 있어서, 종래 절차들에 따라, 예컨대 솔더(solder)를 사용하여 전도 트레이스들(537)이 보드에 부착될 수 있거나, 또는 복수의 전도성 볼들(540), 예컨대, 솔더 볼들이 기판(530)에 부착될 수 있다.
바람직한 실시예에 따라, 유기 기판에 사용된 노치들은 비어들(538)이 드릴됨과 동시에 드릴된다. 기판은 통상적으로 그 직경이 일부 변화되는 복수의 비어들을 구비한다. 변화하는 직경의 비어들은 통상적으로 다른 시간에 드릴된다. 기판 제조에서의 단계들을 줄이기 위해, 노치들은 비어들의 어느 하나와 동시에 드릴되는 것이 바람직하다. 따라서, 노치의 어떤 특정한 크기가 요구되지는 않지만, 사용되는 이상적인 임의의 노치들이 기판에 형성된 임의의 비어의 직경과 동일한 직경을 가질 것이다. 활성 상호 접속용으로 사용 할 수 있는 기판 영역의 사용을 피하도록, 노치들을 작게 유지되는 것이 또한 바람직하다. 예를 들어, 노치는 드릴될 때 적당하게는 약 0.3mm의 직경일 수 있다(슬롯의 형성 시, 최종 노치의 크기는 더욱 작아질 것이다).
앞서 말한 것으로부터, 종래 기술의 유기 기판 디바이스를 제조하는데 있어서 존재하는 문제들을 극복하는, 유기 기판을 가진 전자 부품의 제조 방법이 설명되었다는 사실이 명백하다. 특히, 본 발명에 따라 사용된 유기 기판은 기판으로부터 각 디바이스 사이트를 모서리 펀칭용으로 정렬 공차 윈도우를 생성하도록, 기판에 네거티브 형태(즉, 둥근 노치) 또는 펀칭 툴의 포지티브 형태(즉, 둥근 돌출부)를 이용한다. 정렬 공차 윈도우는 펀칭된 모서리 부근의 최종 패키지 경계선을 따라 버르들의 형성을 제거하면서, 그와 동시에, 활성 상호 접속을 라우팅하기 위해 이용 가능한 기판 영역의 양을 최대화한다. 또한, 본 발명을 실시하는데 있어서,최종 패키지 아웃라인은 패키지가 절단 경계선으로부터 슬롯들 삽입의 내부 에지들을 구비하지 않고 슬롯 한정되기 때문에 균일한 크기들을 가진다.
본 발명은 특정 실시예들과 함께 설명되고 도시되었지만, 본 발명은 이들 예시적인 실시예들에 한정되지 않는다. 이 기술에 당업자는 이 발명의 정신 및 범위를 벗어나지 않고 변형들 및 변화들이 가능하다는 사실을 인식할 것이다. 예를 들어, 본 발명은 사용된 유기 기판의 재료에 제한되지 않는다. 또한, 절단된 패키지 내에 장착된 전자 디바이스의 유형 또는 수에도 제한되지 않는다. 또한, 기판 내의 전기 라우팅 패턴들 및 디바이스 설치 구조(설치된 상부, 실제 측부)도 역시 본 발명에 의해 한정되지 않는다. 예를 들어, 디바이스는 기판의 하측 위에 설치된 플립칩(flip-chip)일 수 있고 기판은 내부 열 흡수 장치(internal heat singking) 또는 기준 평면들을 포함할 수 있다. 따라서, 본 발명은 첨부된 청구 범위들 내에서 이런 모든 변형들 및 변화들을 포함하도록 의도된다.
본 발명은 유기 기판을 가진 전자 디바이스를 제조하기 위한 개선된 방법을 제공하는 것이며, 여기서, (1) 기판으로부터 전자 디바이스를 개별화하는 동안 절단된 기판 재료의 양은 최소화되고, (2) 활성 상호 접속들을 위해 이용 가능한 기판의 영역은 최대화되고, (3) 최종 패키지 아웃 라인을 따른 버르들이 제거된다.

Claims (4)

  1. 전자 부품들을 제조하기 위한 방법에 있어서,
    디바이스 사이트(device site)(312)를 가진 유기 기판(organic substrate)(310)을 제공하는 단계로서, 상기 디바이스 사이트는 복수의 전도 트레이스들(536)을 가지고 4 개의 측부들 각각을 따라 형성된 슬롯(316)을 가지며, 각 슬롯의 내부 에지는 최종 패키지 몸체(final package body)(320)의 외부 크기를 한정하고, 각 슬롯은 2 개의 단부들을 가지며, 노치(notch: 326)가 상기 유기 기판에 형성되어 각 슬롯의 2 개의 단부들 각각의 부근의 상기 내부 에지를 따라 배치되는, 상기 디바이스 사이트(device site)(312)를 가진 유기 기판(310)을 제공하는 단계와,
    상기 디바이스 사이트 내에 전자 디바이스(532)를 설치하는 단계와,
    상기 전자 디바이스를 복수의 전도 트레이스들에 전기적으로 접속하는 단계와,
    상기 유기 기판으로부터 상기 최종 패키지 몸체를 절단하는 단계로서, 상기 노치는 절단 동작 중에 상기 최종 패키지의 외부 에지에 대한 손상을 방지하는, 상기 유기 기판으로부터 최종 패키지 몸체를 절단하는 단계를 포함하는, 전자 부품들을 제조하기 위한 방법.
  2. 전자 부품을 제조하기 위한 방법에 있어서,
    복수의 전도 트레이스들(536)을 가지며 복수의 슬롯들(316)에 의해 한정된 디바이스 사이트를 가지는 유리 기판(310)을 제공하는 단계로서, 각 슬롯은 최종 패키지 몸체(320)의 외부 에지를 한정하는 내부 에지를 가지며 각 슬롯은 2 개의 대향하는 단부들을 가진, 상기 유기 기판(310)을 제공하는 단계와,
    2 개의 대향하는 각 단부들의 각 단부 부근에서 그리고 각 슬롯의 상기 내부 에지를 따라서 노치(326)를 제공하는 단계와,
    전자 디바이스(532)를 상기 디바이스 사이트 내에 설치하는 단계와,
    상기 전자 디바이스를 복수의 전도 트레이스들에 전기적으로 접속하는 단계와,
    상기 유기 기판으로부터 상기 최종 패키지 몸체를 절단하는 단계로서, 상기 노치는 절단 동작 중에 상기 최종 패키지 몸체의 외부 에지에 대한 손상을 방지하는, 상기 유기 기판으로부터 상기 최종 패키지 몸체를 절단하는 단계를 포함하는, 전자 부품을 제조하기 위한 방법.
  3. 반도체 디바이스를 제조하기 위한 방법에 있어서,
    디바이스 사이트를 가진 유기 기판(310)을 제공하는 단계로서, 상기 디바이스 사이트는 복수의 전도 트레이스들(536), 4 개의 측부들, 상기 4 개의 측부들 각각을 따라 형성된 슬롯(316)을 가지며, 각 슬롯의 내부 에지는 최종 패키지 몸체 (320)의 외부 크기를 한정하고, 각 슬롯은 2 개의 단부들을 가지며, 노치(326)가 각 슬롯의 상기 2 개의 단부들의 각각의 부근에서 상기 내부 에지를 따라 형성되는, 상기 디바이스 사이트를 가진 유가 기판(310)을 제공하는 단계와,
    상기 디바이스 사이트 내에 반도체 다이(semiconductor die)(532)를 설치하는 단계와,
    상기 반도체 다이를 상기 복수의 전도 트레이스들에 전기적으로 접속하는 단계와,
    상기 유기 기판으로부터 상기 최종 패키지 몸체를 펀칭(punching)하는 단계로서, 각 노치와 일치하는 종단부를 가진 펀치를 사용하여 상기 디바이스 사이트의 모서리들에서 펀칭이 실행되는, 상기 유기 기판으로부터 상기 최종 패키지 몸체를 펀칭(punching)하는 단계를 포함하는, 반도체 디바이스를 제조하기 위한 방법.
  4. 전자 디바이스를 장착시키기 위한 구조체에 있어서,
    디바이스 사이트를 가진 유기 기판(320)을 포함하고, 상기 디바이스 사이트는 복수의 전도 트레이스들(536), 4 개의 측부들, 상기 4 개의 측부들의 각각을 따라 형성된 슬롯(316)을 가지고, 각 슬롯의 내부 에지는 최종 패키지 몸체(320)의 외부 크기를 한정하고, 각 슬롯은 2 개의 단부들을 가지며, 드릴된 구멍(drilled hole)(326)이 각 슬롯의 상기 2 개의 단부들의 각각의 부근에서 상기 내부 에지를 따라 형성되고, 상기 유기 기판은 또한 그 안에 형성된 비어(538)를 가지며,
    상기 비어는 제 1 직경(first diameter)을 가지고, 드릴된 상기 구멍은 상기 제 1 직경과 실질적으로 동일한 제 2 직경을 가지는, 전자 디바이스를 장착시키기 위한 구조체.
KR1019960076645A 1996-02-26 1996-12-30 유기기판을가진전자부품을제조하기위한방법 Expired - Fee Related KR100429319B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US606,981 1984-05-04
US08/606,981 US5691242A (en) 1996-02-26 1996-02-26 Method for making an electronic component having an organic substrate

Publications (2)

Publication Number Publication Date
KR970063686A KR970063686A (ko) 1997-09-12
KR100429319B1 true KR100429319B1 (ko) 2004-07-19

Family

ID=24430314

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960076645A Expired - Fee Related KR100429319B1 (ko) 1996-02-26 1996-12-30 유기기판을가진전자부품을제조하기위한방법

Country Status (7)

Country Link
US (1) US5691242A (ko)
JP (1) JP4010591B2 (ko)
KR (1) KR100429319B1 (ko)
CN (1) CN1110076C (ko)
MX (1) MX9700608A (ko)
MY (1) MY113012A (ko)
TW (1) TW356588B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130089038A (ko) * 2012-02-01 2013-08-09 삼성디스플레이 주식회사 플렉시블 디스플레이 장치 및 그 제조방법

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4161399B2 (ja) * 1998-03-12 2008-10-08 沖電気工業株式会社 半導体装置用樹脂基板及び半導体装置
JPH11354689A (ja) * 1998-06-04 1999-12-24 Oki Electric Ind Co Ltd フレーム状基板とその製造方法及び半導体装置の製造方法
JP2001102486A (ja) * 1999-07-28 2001-04-13 Seiko Epson Corp 半導体装置用基板、半導体チップ搭載基板、半導体装置及びその製造方法、回路基板並びに電子機器
JP2001319567A (ja) * 2000-02-28 2001-11-16 Ricoh Co Ltd 電子源基板および該電子源基板を用いた画像表示装置
US6319750B1 (en) * 2000-11-14 2001-11-20 Siliconware Precision Industries Co., Ltd. Layout method for thin and fine ball grid array package substrate with plating bus
US7148561B2 (en) 2001-03-29 2006-12-12 Siliconware Precision Industries Co., Ltd. Ball grid array substrate strip with warpage-preventive linkage structure
TWI267972B (en) * 2005-02-05 2006-12-01 Himax Tech Ltd Substrate with slot
CN101241894A (zh) * 2007-09-20 2008-08-13 三星电子株式会社 智能卡金属载带及其制造方法和包括该载带的封装模块
JP2010004011A (ja) * 2008-05-19 2010-01-07 Panasonic Corp 半導体装置及び半導体装置の製造方法
CN102097317B (zh) * 2010-12-01 2015-04-29 佛山市南海区宏乾电子有限公司 一种全包封装开关电源三极管的生产方法
ES2988326T3 (es) 2014-10-20 2024-11-20 Axon Entpr Inc Sistemas y métodos para un control distribuido
TWI638410B (zh) * 2017-11-14 2018-10-11 蔡宜興 降低封裝基板翹曲的方法及半成品結構
TWI811053B (zh) * 2022-08-04 2023-08-01 矽品精密工業股份有限公司 承載結構

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0286138A (ja) * 1988-09-22 1990-03-27 Hitachi Ltd 半導体装置
JPH0744405Y2 (ja) * 1989-03-07 1995-10-11 ローム株式会社 プリント基板の切断装置
JPH0821658B2 (ja) * 1990-01-18 1996-03-04 株式会社三井ハイテック リードフレームの製造方法
US5403785A (en) * 1991-03-03 1995-04-04 Matsushita Electric Works, Ltd. Process of fabrication IC chip package from an IC chip carrier substrate and a leadframe and the IC chip package fabricated thereby
US5429992A (en) * 1994-05-25 1995-07-04 Texas Instruments Incorporated Lead frame structure for IC devices with strengthened encapsulation adhesion
JP3257904B2 (ja) * 1994-08-11 2002-02-18 新光電気工業株式会社 リードフレームとその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130089038A (ko) * 2012-02-01 2013-08-09 삼성디스플레이 주식회사 플렉시블 디스플레이 장치 및 그 제조방법
KR101935553B1 (ko) * 2012-02-01 2019-01-07 삼성디스플레이 주식회사 플렉시블 디스플레이 장치 및 그 제조방법

Also Published As

Publication number Publication date
TW356588B (en) 1999-04-21
MX9700608A (es) 1997-08-30
MY113012A (en) 2001-10-31
KR970063686A (ko) 1997-09-12
CN1110076C (zh) 2003-05-28
US5691242A (en) 1997-11-25
JPH1027861A (ja) 1998-01-27
CN1162194A (zh) 1997-10-15
JP4010591B2 (ja) 2007-11-21

Similar Documents

Publication Publication Date Title
KR100429319B1 (ko) 유기기판을가진전자부품을제조하기위한방법
US12200862B1 (en) Panel molded electronic assemblies with integral terminals
CN1143383C (zh) 特别用于置入芯片卡体的芯片模块
EP0155044A2 (en) Plastic pin grid array chip carrier
US5986894A (en) Microelectronic component carrier and method of its manufacture
US7443012B2 (en) Semiconductor device
US9806010B2 (en) Package module and method of fabricating the same
US20020100965A1 (en) Semiconductor module and electronic component
JPWO1998018161A1 (ja) 半導体装置及びその製造方法、回路基板並びにフィルムキャリアテープ
EP0872886A2 (en) Plastic-encapsulated semiconductor device and fabrication method thereof
US8631569B2 (en) Circuit board with holding mechanism for holding wired electronic components method for manufacture of such a circuit board and their use in a soldering oven
MXPA97000608A (en) Method for making an electronic component having an organic substrate
US6372543B1 (en) Wrap-around interconnect for fine pitch ball grid array
US5362985A (en) Packaged integrated circuit add-on card and method of manufacture
JPH08306855A (ja) 半導体パッケージ、リードフレーム、回路基板、半導体パッケージモールディング用金型及び電子回路盤並にリードフレームの製造方法
JPH10313157A (ja) プリント基板
US6948946B1 (en) IC socket
JPH0746713B2 (ja) 半導体搭載用基板
US5181317A (en) Method of making an engineering change to a printed wiring board
US5475569A (en) Method of testing fine pitch surface mount IC packages
JPS6143857B2 (ko)
JP2009152331A (ja) 配線基板の加工方法、および半導体装置
JPH08139220A (ja) リードレスチップキャリア及びその製造方法
US7563649B1 (en) Chip packaging with metal frame pin grid array
US8034657B2 (en) Chip packaging with metal frame pin grid array

Legal Events

Date Code Title Description
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

A201 Request for examination
P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R14-asn-PN2301

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 8

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 9

FPAY Annual fee payment

Payment date: 20130408

Year of fee payment: 10

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 10

FPAY Annual fee payment

Payment date: 20140407

Year of fee payment: 11

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 11

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20150417

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20150417

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000