[go: up one dir, main page]

KR100379555B1 - 반도체 소자의 내부 전원 발생기 - Google Patents

반도체 소자의 내부 전원 발생기 Download PDF

Info

Publication number
KR100379555B1
KR100379555B1 KR10-2001-0019475A KR20010019475A KR100379555B1 KR 100379555 B1 KR100379555 B1 KR 100379555B1 KR 20010019475 A KR20010019475 A KR 20010019475A KR 100379555 B1 KR100379555 B1 KR 100379555B1
Authority
KR
South Korea
Prior art keywords
voltage
output
level
signal
charge pump
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR10-2001-0019475A
Other languages
English (en)
Other versions
KR20020078971A (ko
Inventor
구자승
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-2001-0019475A priority Critical patent/KR100379555B1/ko
Publication of KR20020078971A publication Critical patent/KR20020078971A/ko
Application granted granted Critical
Publication of KR100379555B1 publication Critical patent/KR100379555B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G11C5/146—Substrate bias generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/18—Address timing or clocking circuits; Address control signal generation or management, e.g. for row address strobe [RAS] or column address strobe [CAS] signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Dram (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 소자의 전류 소모를 줄이고 동작을 안정화시키는데 적당한 반도체 소자의 내부 전원 발생기에 관한 것으로, 최종 출력단으로부터 피드백 된 출력 전압과 내부 기준 전압의 전압차를 증폭하여 레벨 검출 신호를 출력하는 레벨 검출부와, 상기 레벨 검출 신호의 레벨 증감에 따라 발진 주기가 바뀌는 펄스 신호를 출력하는 전압 제어 발진기와, 상기 펄스 신호에 의해 액티브 모드 및 대기 모드 시의 전하 펌핑을 제어하는 펌프 제어부와, 외부로부터 인가된 액티브 인에이블 신호 및 상기 펌프 제어부의 출력 신호에 의해 액티브 모드인 경우에 전하를 펌핑하는 제 1 전하 펌프부와, 상기 펌프 제어부의 출력 신호에 의해 대기 모드인 경우에 전하를 펌핑하는 제 2 전하 펌프부를 포함하여 구성된다.

Description

반도체 소자의 내부 전원 발생기{INTERNAL VOLTAGE GENERATOR OF SEMICONDUCTOR DEVICE}
본 발명은 반도체 소자의 회로에 관한 것으로 특히, 소자의 특성을 향상시키는데 적당하도록 한 반도체 소자의 내부 전원 발생기에 관한 것이다.
일반적으로 반도체 소자는 단일 전원전압 및 저전압에서 동작되도록 요구되고 있다.
그러나, 반도체 소자는 동작 특성상 내부 전원전압보다 높은 전원전압이 인가되어야 동작하는 경우가 있다.
예를 들어, 플래쉬 메모리 장치에서는 프로그램 및 소거 동작이 전원전압보다 높은 고전압이 인가되어야 한다.
또한, 메모리 집적 회로의 용량의 증가와 함께 고속 동작을 위해 워드 라인을 활성화시키기 위해 고전압 발생 회로가 필요하다.
이하, 종래 기술에 따른 반도체 소자의 내부 전원 발생기를 첨부된 도면을 참조하여 설명하기로 한다.
도 1은 종래의 반도체 소자의 내부 전원 발생기를 설명하기 위한 블럭도이다.
도 1에 도시한 바와 같이, 종래의 반도체 소자의 내부 전원 발생기의 구조는 외부로부터 인가되는 액티브 인에이블 신호(Active enable)를 입력받고 최종 출력단으로부터 피드백 된 출력 전압(Vout1)의 레벨을 검출하여 액티브 모드 시의 전원 조절을 위한 제 1 구동 신호와 대기 모드(Stand-by) 시의 전원 조절을 위한 제 2 구동 신호를 선택적으로 출력하는 레벨 제어부(1)와, 상기 제 1, 2 구동 신호를 각각 입력받아 고정된 주기를 갖는 제 1, 2 펄스 신호를 각각 출력하는 제 1, 2 발진기와(2)(3)와, 상기 제 1, 2 펄스 신호를 각각 입력받아 펌프 제어를 위해 제 1, 2 펌프 제어신호를 각각 출력하는 제 1, 2 펌프 제어부(4)(5)와, 상기 제 1, 2 펌프 제어신호를 각각 입력받아 전원 레벨을 일시적으로 올리거나 또는 내려서 출력하는 제 1, 2 전하 펌프부(6)(7)로 구성된다.
이와 같은 종래 기술의 반도체 소자의 내부 전원 발생기의 동작은 다음과 같다.
먼저, 액티브 모드의 동작은 외부로부터 액티브 인에이블 신호를 입력받은 레벨 제어부(1)가 최종 출력단으로부터 피드백 된 출력 레벨을 검출하여 전원 레벨을 올리거나 또는 낮추기 위해 제 1 구동 신호를 선택적으로 출력한다.
상기 제 1 구동 신호를 입력받은 제 1 발진기(2)는 전하 펌프를 구동하기 위해 일정한 주기를 갖는 제 1 펄스 신호를 출력한다.
이어, 상기 제 1 펄스 신호를 입력받은 제 1 펌프 제어부(4)는 전하 펌프의 동작을 제어하는 제 1 펌프 제어신호를 출력한다.
그리고, 상기 제 1 펌프 제어신호에 의해 제 1 전하 펌프부(6)가 전원 레벨을 올리거나 낮추어 출력 전압(Vout)을 출력한다.
반대로, 대기 모드의 경우, 레벨 제어부(1)로부터 출력된 제 2 구동 신호에 의해 제 2 발진기(3)가 제 2 펄스 신호를 출력하고, 상기 제 2 펄스 신호에 의해 제 2 펌프 제어부(5)가 전하 펌프를 제어하기 위한 제 2 펌프 제어신호를 출력하여 제 2 전하 펌프부(7)의 동작을 제어한다.
여기서, 전원의 레벨이 변화하게 되더라도 실제 출력 전압(Vout)의 레벨 변동은 제 1, 2 발진기(2)(3) 및 제 1, 2 전하 펌프부(6)(7)의 동작에 필요한 시간과 레벨 제어부(1)의 동작에 필요한 시간만큼 지연된 후 나타나게 된다.
이에 따라, 이 동작 시간 동안에 레벨을 유지하기 위해 제 1, 2 전하 펌프부(6)(7)에 추가적인 캐패시터를 사용하여 레벨 변동을 보상한다.
또한, 제 1, 2 발진기(2)(3)에서 발생시키는 펄스의 주기는 정해져 있으므로 레벨의 변동 정도에 따라 반응을 할 수가 없다.
따라서, 작은 레벨의 변동에도 큰 레벨 변동과 동일한 리플 전압(Ripple voltage)이 발생할 수 있게 된다.
그리고, 대기 모드와 액티브 모드로 나누어 각각 서로 다른 발진기와 전하 펌프부를 사용해 레벨을 발생시킴으로 추가적으로 전류를 소모하게 된다.
그러나, 상기와 같은 종래의 반도체 소자의 내부 전압 발생기는 다음과 같은 문제점이 있다.
전하 펌프를 구동하기 위해 펄스를 출력하는 발진기가 일정한 주기의 펄스만을 출력함으로써 전압 레벨의 변동에 따른 반응을 할 수 없다.
이는 전압 레벨의 작은 변동에도 전압 레벨의 큰 변동과 동일한 리플 전압이 발생하게 된다.
또한, 액티브 모드와 대기 모드에 따라 각각 서로 다른 레벨 검출부, 발진기, 전하 펌프를 사용함으로써 전류의 소모가 많다.
본 발명은 이와 같은 종래 기술의 반도체 소자의 내부 전압 발생기의 문제를 해결하기 위한 것으로, 전압 레벨의 변동에 따라 주기가 바뀌는 펄스를 출력할 수 있는 전압 제어 발진기와 액티브 모드 및 대기 모드의 전하 펌핑을 동시에 제어할 수 있는 펌프 제어부를 사용함으로써, 소자의 동작을 안정화시키고 전류 소모를 줄이는데 적당한 반도체 소자의 내부 전압 발생기를 제공하는데 그 목적이 있다.
도 1은 종래의 반도체 소자의 내부 전원 발생기를 나타낸 구성 블럭도
도 2는 본 발명에 의한 반도체 소자의 내부 전압 발생기를 나타낸 구성 블럭도
도 3은 본 발명에 의한 레벨 검출부를 설명하기 위한 회로도
도 4는 본 발명에 의한 전압 제어 발진기를 설명하기 위한 회로도
도 5는 본 발명에 의한 제 1 전하 펌프부의 양전하 펌프를 나타낸 회로도
도 6은 본 발명에 의한 제 1 전하 펌프부의 음전하 펌프를 나타낸 회로도
도 7은 본 발명에 의한 전압 제어 발진기의 동작을 설명하기 위한 신호 파형도
도 8은 본 발명에 의한 양전하 펌프를 구동하는 신호 파형도
도 9은 본 발명에 의한 음전하 펌프를 구동하는 신호 파형도
도 10은 본 발명의 다른 실시예에 의한 레벨 검출부를 설명하기 위한 회로도
도면의 주요 부분에 대한 부호의 설명
21 : 레벨 검출부 22 : 전압 제어 발진기
23 : 펌프 제어부 24 : 제 1 전하 펌프부
25 : 제 2 전하 펌프부 310 : 전압 공급부
320 : 차동 증폭부 330 : 출력 버퍼
410 : 바이어스부 420 : 오실레이터부
510,610 : 입력 제어부
이와 같은 목적을 달성하기 위한 본 발명에 따른 반도체 소자의 내부 전압 발생기는 최종 출력단으로부터 피드백 된 출력 전압과 내부 기준 전압의 전압차를 증폭하여 레벨 검출 신호를 출력하는 레벨 검출부와, 상기 레벨 검출 신호의 레벨 증감에 따라 발진 주기가 바뀌는 펄스 신호를 출력하는 전압 제어 발진기와, 상기 펄스 신호에 의해 액티브 모드 및 대기 모드 시의 전하 펌핑을 제어하는 펌프 제어부와, 외부로부터 인가된 액티브 인에이블 신호 및 상기 펌프 제어부의 출력 신호에 의해 액티브 모드인 경우에 전하를 펌핑하는 제 1 전하 펌프부와, 상기 펌프 제어부의 출력 신호에 의해 대기 모드인 경우에 전하를 펌핑하는 제 2 전하 펌프부를포함하여 구성되는 것을 특징으로 한다.
이하, 본 발명에 의한 반도체 소자의 내부 전압 발생기를 첨부된 도면을 참조하여 설명하기로 한다.
도 2는 본 발명에 의한 반도체 소자의 내부 전압 발생기를 나타낸 구성 블럭도이다.
본 발명에 의한 반도체 소자의 내부 전압 발생기는 도 2에 도시한 바와 같이, 최종 출력단으로부터 피드백 된 출력 전압(Vout1)과 내부 기준 전압(Vref)을 비교하여 발생하는 전압차를 증폭하여 레벨 검출 신호를 출력하는 레벨 검출부(21)와, 상기 레벨 검출부(21)의 레벨 검출 신호에 따라 발진 주기가 바뀌는 펄스 신호를 출력하는 전압 제어 발진기(Voltage Controlled Oscillator; VCO)(22)와, 상기 전압 제어 발진기(22)의 펄스 신호를 입력받아 액티브 모드와 대기 모드에 대한 전하 펌핑을 제어하는 제 1, 2, 3, 4 펌프 제어신호를 출력하는 펌프 제어부(23)와, 외부로부터 액티브 인에이블 신호가 인가되고 상기 제 1, 2, 3, 4 펌프 제어신호를 입력받고 외부로부터 인가된 액티브 인에이블 신호에 의해 액티브 모드인 경우에 전하를 펌핑하는 제 1 전하 펌프부(24)와, 상기 펌프 제어신호를 입력받아 대기 모드인 경우에 전하를 펌핑하는 제 2 전하 펌프부(25)로 구성된다.
이와 같은 본 발명에 의한 반도체 소자의 내부 전압 발생기의 세부적인 구성을 설명하면 다음과 같다.
도 3은 본 발명에 의한 레벨 검출부(21)를 설명하기 위한 회로도이다.
먼저, 도 3에 도시한 바와 같이, 본 발명에 의한 레벨 검출부(21)는 커렌트미러(Current mirror)를 이용하여 정전압원 역할을 하는 전압 공급부(310)와, 이를 이용하여 피드백 된 출력 전압(Vout1)과 내부 기준 전압(Vref)의 전압차를 증폭하여 레벨 검출 신호를 출력하는 차동 증폭부(320)로 구성된다.
여기서, 상기 전압 공급부(310)는 제 1 전극에 전원 전압이 연결되고 게이트에 제 2 전극의 출력단이 연결되는 제 1 PMOS 트랜지스터(P1)와, 제 1 전극에 전원 전압이 연결되고 게이트에 상기 제 1 PMOS 트랜지스터(P1)의 게이트가 연결되는 제 2 PMOS 트랜지스터(P2)와, 제 1 전극에 상기 제 2 PMOS 트랜지스터(P2)의 제 2 전극이 연결되고 게이트에 상기 제 1 전극의 출력단이 연결되는 제 1 NMOS 트랜지스터(N1)와, 제 1 전극에 상기 제 1 PMOS 트랜지스터(P1)의 제 2 전극이 연결되고 게이트에 상기 제 1 NMOS 트랜지스터(N1)의 게이트가 연결되는 제 2 NMOS 트랜지스터(N2)와, 제 1 전극에 상기 제 1 NMOS 트랜지스터(N1)의 제 2 전극이 연결되고 게이트에 상기 제 1 전극의 출력단이 연결되며 제 2 전극에 접지단이 연결되는 제 3 NMOS 트랜지스터(N3)와, 제 1 전극에 상기 제 2 NMOS 트랜지스터(N2)의 제 2 전극이 연결되고 게이트에 상기 제 3 NMOS 트랜지스터(N3)의 게이트가 연결되며 제 2 전극에 접지단이 연결되는 제 4 NMOS 트랜지스터(N4)로 구성된다.
또한, 상기 차동 증폭부(320)는 한 개의 출력단으로 증폭된 전압차를 출력하는 SEA(Single Ended Amplifier)를 이용한다.
즉, 상기 차동 증폭부(320)는 제 1 전극에 상기 제 2 PMOS 트랜지스터(P2)의 제 1 전극 및 전원 전압이 연결되고 게이트에 제 2 전극의 출력단이 연결되는 제 3 PMOS 트랜지스터(P3)와, 제 1 전극에 전원 전압이 연결되고 게이트에 상기 제 3PMOS 트랜지스터(P3)의 게이트가 연결되며 제 2 전극에 레벨 검출 신호를 출력하는 최종 출력단이 연결되는 제 4 PMOS 트랜지스터(P4)와, 제 1 전극에 상기 제 3 PMOS 트랜지스터(P3)의 제 2 전극이 연결되고 게이트에 피드백된 출력 전압(Vout1)이 인가되는 제 5 NMOS 트랜지스터(N5)와, 제 1 전극에 최종 출력단이 연결되고 게이트에 내부 기준 전압(Vref)이 인가되는 제 6 NMOS 트랜지스터(N6)와, 제 1 전극에 상기 제 5, 6 NMOS 트랜지스터(N5)(N6) 각각의 제 2 전극이 연결되고 게이트에 상기 제 3 NMOS 트랜지스터(N3)의 게이트가 연결되며 제 2 전극에 접지단이 연결되는 제 7 NMOS 트랜지스터(N7)로 구성된다.
도 4는 본 발명에 의한 전압 제어 발진기(22)를 설명하기 위한 회로도이다.
도 4에 도시한 바와 같이, 본 발명에 의한 전압 제어 발진기(22)는 상기 레벨 검출 신호를 입력받아 펄스의 주기를 조절하는 바이어스부(410)와, 홀수개의 인버터들로 구성되어 상기 바이어스부(410)의 출력 신호를 입력받아 반전시켜 연속적인 펄스 신호를 출력하는 오실레이터부(420)로 구성된다.
도 5는 본 발명에 의한 제 1 전하 펌프부(24)의 양전하 펌프를 설명하기 위한 회로도이고, 도 6은 본 발명에 의한 제 1 전하 펌프부(24)의 음전하 펌프를 설명하기 위한 회로도이다.
도 5 및 도 6에 도시한 바와 같이, 제 1 전하 펌프부(24)는 고전압 발생을 위한 양전하 펌프와 기판 바이어스 발생을 위한 음전하 펌프로 구성된다.
이와 같은 본 발명에 의한 반도체 소자의 내부 전압 발생기의 동작은 다음과 같다.
레벨 검출부(21)는 출력 전압(Vout1)과 내부 기준 전압(Vref)을 비교하여 발생하는 전압차를 증폭하여 전압 제어 발진기(22)에 전달한다.
즉, 상기 레벨 검출부(21)는 커렌트 미러를 이용한 전압 공급부(310)와 이를 사용해 차등 증폭하는 차동 증폭부(320)로 구성되는데, 제 1, 2 PMOS 트랜지스터(P1)(P2), 제 3, 4 NMOS 트랜지스터(N3)(N4)의 커렌트 미러는 제 7 NMOS 트랜지스터(N7)에 제 3, 4 NMOS 트랜지스터(N3)(N4)의 전류와 동일한 전류가 흐르도록 제 7 NMOS 트랜지스터(N7)를 바이어스시킨다.
그리고, 내부에서 발생시킨 내부 기준 전압(Vref)과 출력 전압(Vout1)의 전압차는 제 5, 6 NMOS 트랜지스터(N5)(N6)의 전류차로 나타나 이것이 레벨 검출 신호로 출력된다.
이때, 내부 기준 전압(Vref)이 출력 전압(Vout1)보다 큰 경우 레벨 검출 신호의 레벨은 감소하고 작은 경우는 증가하게 된다.
도 7은 본 발명에 의한 전압 제어 발진기(22)의 동작을 설명하기 위한 신호 파형도이다.
도 7에 도시한 바와 같이, 전압 제어 발진기(22)의 오실레이터부(420)는 홀수 개로 구성된 인버터들이 신호를 반전시켜 연속적인 펄스 신호를 만들어 내는데, 상기 레벨 검출 신호의 레벨 증감 정도가 전압 제어 발진기(22)의 입력으로 전달되어 오실레이터부(420)의 주기를 변화시킨다.
상기 전압 제어 발진기(22)는 종래의 오실레이터가 고정된 주기를 가지고 연속적인 펄스 신호를 만들어 내는 것에 비해 상기 레벨 검출부(21)의 출력에 따라출력 전압(Vout1)과 내부 기준 전압(Vref)의 차이값에 의한 서로 다른 주기의 연속적인 펄스 신호를 만들어 냄으로써 전하 펌프의 동작을 출력 전압(Vout1)의 변화를 쫓아갈 수 있도록 하여 출력 전압(Vout)을 안정화시킨다.
이러한 상기 전압 제어 발진기(22)는 이 레벨 검출 신호를 NMOS 트랜지스터(N0)의 입력으로 받아서 바이어스부(410)의 커렌트 미러의 전류량을 결정하는 바이어스 값으로 사용한다.
이 바이어스 값의 증가는 오실레이터부(420)의 바이어스 전류를 증가시킴으로 만들어지는 연속적인 펄스 신호의 주기를 짧아지게 하여 주파수를 증가시키고, 바이어스 값의 감소는 펄스 신호의 주파수를 감소시키고, 상기 바이어스 전류가 상기 오실레이터부(420)의 NMOS 트랜지스터들(N3)(N6)(N7)(N11)(N10)의 문턱 전압보다 적어지게 되면 오실레이터부(420)를 턴-오프시켜 소모 전류를 줄인다.
즉, 상기 레벨 검출부(21)의 출력을 전압 제어 발진기(22)에 인가하면 전압차에 의해 출력 전압이 낮아져서 펄스 신호의 주파수가 증가하는 구간(710)과 출력 전원이 점점 올라가서 주파수가 감소하며 일시 정지하는 구간(720)으로 나타나고, 출력 전압(Vout1)이 내부 기준 전압(Vref)보다 큰 경우는 턴-오프되어 오실레이터부(420)를 사용하지 않으므로 전류 소모를 줄일 수 있다.
도 8은 본 발명에 의한 양전하 펌프를 구동하는 신호 파형도이고, 도 9은 본 발명에 의한 음전하 펌프를 구동하는 신호 파형도이다.
도 8, 9에 도시한 바와 같이, 제 1, 2, 3, 4 펌프 제어 신호는 펌프 제어부(23)에 의해 발생된 것으로 액티브 모드 시 동작하는 제 1 전하 펌프부(24)와 대기 모드 시 동작하는 제 2 전하 펌프부(25)를 모두 구동하며, 상기 제 1 전하 펌프부(24)에 해당하는 고전압 발생을 위한 양전하 펌프와 기판 바이어스 발생을 위한 음전하 펌프를 위해서 각각 파형이 만들어진다.
그리고, 상기 제 1 전하 펌프부(24)에 인가된 액티브 인에이블 신호 및 제 1, 2, 3, 4 펌프 제어 신호에 의해 액티브 모드 동작 구간(가)과 대기 모드 동작 구간(나)으로 나타난다.
그리고, 도 5, 6에 도시한 바와 같이, 상기 양전하 펌프 및 음전하 펌프 각각의 회로에서 입력 제어부(510)(610)는 액티브 인에이블 신호를 처리하기 위한 것으로 로우 레벨의 액티브 인에이블 신호가 인가되면 펌프는 동작을 멈춘다.
도 10은 본 발명에 의한 레벨 검출부(21)의 다른 실시예이다.
도 10에 도시한 바와 같이, 다른 실시예에 의한 본 발명의 레벨 검출부(21)는 출력단에 NMOS 트랜지스터(N8)와 PMOS 트랜지스터(P5)로 구성된 출력 버퍼(330)를 추가하여 온/오프의 두가지 방식으로 전압 제어 발진기(22)를 구동한다.
상기와 같은 본 발명의 반도체 소자의 내부 전압 발생기는 다음과 같은 효과가 있다.
전압 레벨의 변동에 따라 펄스의 주기 변화가 가능한 전압 제어 발진기를 사용함으로써 리플 전압을 줄여 내부 전압 발생기의 동작을 안정화시키고 속도를 향상시킬 수 있다.
또한, 액티브 모드와 대기 모드의 동작에 따라 각각 사용되던 발진기를 통합함으로써 내부 전압 발생기의 전류 소모를 줄일 수 있다.

Claims (6)

  1. 최종 출력단으로부터 피드백 된 출력 전압과 내부 기준 전압의 전압차를 증폭하여 레벨 검출 신호를 출력하는 레벨 검출부와,
    상기 레벨 검출 신호의 레벨 증감에 따라 발진 주기가 바뀌는 펄스 신호를 출력하는 전압 제어 발진기와,
    상기 펄스 신호에 의해 액티브 모드 및 대기 모드 시의 전하 펌핑을 제어하는 펌프 제어부와,
    외부로부터 인가된 액티브 인에이블 신호 및 상기 펌프 제어부의 출력 신호에 의해 액티브 모드인 경우에 전하를 펌핑하는 제 1 전하 펌프부와,
    상기 펌프 제어부의 출력 신호에 의해 대기 모드인 경우에 전하를 펌핑하는 제 2 전하 펌프부를 포함하여 구성되는 것을 특징으로 하는 반도체 소자의 내부 전원 발생기.
  2. 제 1 항에 있어서, 상기 레벨 검출부는 커렌트 미러를 이용하여 정전압원 역할을 하는 전압 공급부와, 피드백 된 출력 전압과 내부 기준 전압의 전압차를 증폭하여 레벨 검출 신호를 출력하는 차동 증폭부로 구성되는 것을 특징으로 하는 반도체 소자의 내부 전원 발생기.
  3. 제 1 항 또는 제 2 항에 있어서, 상기 레벨 검출부는 출력단에 NMOS 트랜지스터와 PMOS 트랜지스터로 구성된 출력 버퍼를 더 포함하여 구성되는 것을 특징으로 하는 반도체 소자의 내부 전원 발생기.
  4. 제 1 항에 있어서, 상기 전압 제어 발진기는 레벨 검출 신호에 의해 펄스의 주기를 조절하는 바이어스부와, 홀수개의 인버터들로 구성되어 상기 바이어스부의 출력 신호를 반전시켜 연속적인 펄스를 출력하는 오실레이터부로 구성되는 것을 특징으로 하는 반도체 소자의 내부 전원 발생기
  5. 제 1 항에 있어서, 상기 전압 제어 발진기는 상기 레벨 검출 신호의 레벨이 감소하면 발진 펄스의 주파수가 증가하고, 상기 레벨 검출 신호의 레벨이 증가하면 발진 펄스의 주파수가 감소하는 것을 특징으로 하는 반도체 소자의 내부 전원 발생기.
  6. 제 1 항에 있어서, 상기 제 1 전하 펌프부는 고전압 발생을 위한 양전하 펌프와 기판 바이어스 발생을 위한 음전하 펌프로 구성되는 것을 특징으로 하는 반도체 소자의 내부 전원 발생기.
KR10-2001-0019475A 2001-04-12 2001-04-12 반도체 소자의 내부 전원 발생기 Expired - Fee Related KR100379555B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2001-0019475A KR100379555B1 (ko) 2001-04-12 2001-04-12 반도체 소자의 내부 전원 발생기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0019475A KR100379555B1 (ko) 2001-04-12 2001-04-12 반도체 소자의 내부 전원 발생기

Publications (2)

Publication Number Publication Date
KR20020078971A KR20020078971A (ko) 2002-10-19
KR100379555B1 true KR100379555B1 (ko) 2003-04-10

Family

ID=27700817

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0019475A Expired - Fee Related KR100379555B1 (ko) 2001-04-12 2001-04-12 반도체 소자의 내부 전원 발생기

Country Status (1)

Country Link
KR (1) KR100379555B1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100815183B1 (ko) * 2005-06-30 2008-03-19 주식회사 하이닉스반도체 내부전원 생성장치
KR100772711B1 (ko) * 2005-06-30 2007-11-02 주식회사 하이닉스반도체 내부전원 생성장치
KR100735674B1 (ko) * 2005-08-04 2007-07-04 삼성전자주식회사 승압 전압 발생장치 및 그에 따른 펌핑비율 제어방법
KR100813527B1 (ko) * 2006-04-06 2008-03-17 주식회사 하이닉스반도체 반도체 메모리의 내부 전압 발생 장치
KR100776760B1 (ko) * 2006-06-29 2007-11-19 주식회사 하이닉스반도체 반도체 메모리 장치
KR100858875B1 (ko) * 2007-04-18 2008-09-17 주식회사 하이닉스반도체 내부전원 생성장치
KR100863019B1 (ko) * 2007-06-22 2008-10-13 주식회사 하이닉스반도체 반도체 집적 회로의 내부 전압 생성 장치
KR100900965B1 (ko) * 2007-11-05 2009-06-08 한국전자통신연구원 고전압용 씨모스 전하 펌프

Also Published As

Publication number Publication date
KR20020078971A (ko) 2002-10-19

Similar Documents

Publication Publication Date Title
US5982162A (en) Internal voltage generation circuit that down-converts external power supply voltage and semiconductor device generating internal power supply voltage on the basis of reference voltage
US5821808A (en) Voltage circuit for preventing voltage fluctuation
US7492232B2 (en) Oscillator circuit, semiconductor device and semiconductor memory device provided with the oscillator circuit, and control method of the oscillator circuit
US6025757A (en) Piezoelectric oscillator circuit
JPH06236686A (ja) 半導体装置
US7199566B2 (en) Voltage regulator
US6333669B1 (en) Voltage converting circuit allowing control of current drivability in accordance with operational frequency
JPH10312683A (ja) 半導体メモリ素子の電圧調整回路
KR20020090459A (ko) 고전압 발생회로
KR100379555B1 (ko) 반도체 소자의 내부 전원 발생기
US6191661B1 (en) Oscillator circuit with reduced capacity for AC coupling capacitor
US20110210794A1 (en) Voltage sensing circuit capable of controlling a pump voltage stably generated in a low voltage environment
US6329884B1 (en) Oscillator circuit with current limiting devices
US6069536A (en) Ring oscillator including chain of plural series-connected comparators controlling by clock
US6771115B2 (en) Internal voltage generating circuit with variable reference voltage
KR100772544B1 (ko) 반도체장치의 기판전압발생기
US20020079955A1 (en) Circuit for generating internal power voltage in a semiconductor device
KR100398575B1 (ko) 반도체 메모리 장치의 고전압 발생회로
KR100327568B1 (ko) 기판 바이어스 전압 제어회로
KR100273279B1 (ko) 동기식메모리의클럭신호발생회로
KR0183874B1 (ko) 반도체 메모리장치의 내부 전원전압 발생회로
KR100312478B1 (ko) 고전압 발생기
KR100718037B1 (ko) 반도체 메모리 장치의 기판 바이어스 전압 발생 회로
US20040090262A1 (en) Half voltage generator having low power consumption
KR100390904B1 (ko) 내부 전원 전압 발생회로

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 8

FPAY Annual fee payment

Payment date: 20110222

Year of fee payment: 9

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 9

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20120328

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20120328

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000