KR100218985B1 - Liquid crystal device - Google Patents
Liquid crystal device Download PDFInfo
- Publication number
- KR100218985B1 KR100218985B1 KR1019960061436A KR19960061436A KR100218985B1 KR 100218985 B1 KR100218985 B1 KR 100218985B1 KR 1019960061436 A KR1019960061436 A KR 1019960061436A KR 19960061436 A KR19960061436 A KR 19960061436A KR 100218985 B1 KR100218985 B1 KR 100218985B1
- Authority
- KR
- South Korea
- Prior art keywords
- data
- signal
- display
- liquid crystal
- pixel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal (AREA)
Abstract
본 발명은 화질을 손상시키지 않고 구동회로의 소비전력을 감소시키는 액정표시장치, 특히 액티브매트릭스형 액정표시장치에 관한 것으로서, 액티브 매트릭스형의 액정표시장치의 컨트롤 회로(10)에는 제1및 제2시프트레지스터(21,22)가 설치되고, 제2시프트레지스터(22)에는 제1주사선 앞의 표시 데이터가 전송되고 제1시프트레지스터(21)에는 입력된 최신 주사선에 대응한 표시 데이터가 전송되며, 제1및 제2시프트레지스터(21)의 표시 데이터는 비교측정계(23)로 비교되고 전 표시 데이터가 일치한 경우, 비교측정계(23)로부터 일치 신호가 출력되고 반대로 적어도 어느 일부의 표시 데이터가 일치하고 있지 않은 경우, 불일치 신호가 출력되며, 일치 신호가 출력된 경우, 새로운 표시데이터는 전송되지 않고 신호선 구동회로에 래치되어 있는 1주사선 앞의 표시 데이터가 그대로 사용되는 것을 특징으로 한다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device, in particular an active matrix liquid crystal display device, which reduces power consumption of a driving circuit without deteriorating image quality. The first and second control circuits of an active matrix liquid crystal display device are provided. Shift registers 21 and 22 are provided, the display data preceding the first scan line is transmitted to the second shift register 22, and the display data corresponding to the latest input scan line is transmitted to the first shift register 21. When the display data of the first and second shift registers 21 are compared to the comparator 23 and all the display data match, the coincidence signal is output from the comparator 23, and at least some of the display data are identical. If not, a mismatch signal is output, and if a coincidence signal is output, new display data is not transmitted, but before one scan line latched to the signal line driver circuit. When it characterized in that the data is used as it is.
Description
본 발명은 액정표시장치, 특히 액티브매트릭스형 액정표시장치에 관한 것이다.The present invention relates to a liquid crystal display device, in particular an active matrix liquid crystal display device.
액정표시장치는 박형, 경량으로 저전압 구동이 가능하고 칼라화도 더욱 용이하다는 특징을 가지며, 최근에는 퍼스널컴퓨터, 위드프로세서 등의 표시장치로서 이용되고 있다. 그중에서도 각 화소마다 스위칭소자로서 박막트랜지스터(TFT)를 설치한 소위 액티브매트릭스형 액정표시장치는 다화소로 해도 콘트라스트, 리스판스(response) 등의 악화가 없고, 또한 중간조 표시도 가능하기 때문에 풀칼라텔레비젼과 OA용 표시장치로서 가장 적절한 방식으로 되어 있다.The liquid crystal display device has a feature of being thin and lightweight, capable of low voltage driving, and being easily colored, and has recently been used as a display device for a personal computer, a with processor, and the like. Among them, a so-called active matrix type liquid crystal display device in which a thin film transistor (TFT) is provided as a switching element for each pixel has no deterioration of contrast, response, etc., even with multiple pixels. It is in the most appropriate manner as a display device for television and OA.
액티브매트릭스형 액정표시장치는 2장의 평면유리기판(어레이기판 및 대향기판)과, 이들 기판 사이에 좁혀진 액정층으로 이루어진 구조를 가진다. 한쪽의 유리기판, 즉 대향기판위에는 각 화소에 대응한 칼라필터 배열과 투명전극(대향전극)이 배치된다. 어 레이기판에는 매트릭스형상으로 배열된 투명전극으로 이루어진 화소전극과, 각 화소전극에 그 소스전극이 접속된 TFT가 배치된다. TFT의 게이트전극은 X방향으로 설치된 어드레스선에 접속되며, 드레인전극은 어드레스선과 직각방향으로 설치된 신호선에 접속된다.The active matrix type liquid crystal display device has a structure composed of two flat glass substrates (array substrate and counter substrate) and a liquid crystal layer narrowed between these substrates. On one glass substrate, that is, on the counter substrate, a color filter array and a transparent electrode (counter electrode) corresponding to each pixel are arranged. On the array substrate, pixel electrodes made of transparent electrodes arranged in a matrix form, and TFTs having a source electrode connected to each pixel electrode are arranged. The gate electrode of the TFT is connected to an address line provided in the X direction, and the drain electrode is connected to a signal line provided in a direction perpendicular to the address line.
이와 같이 구성된 액정표시장치에서는 소정의 타이핑으로 어드레스선, 신호선에 각각 어드레스신호, 데이터신호를 인가함으로서 각 화소전극에 표시에에 대응한 전압을 선택적으로 인가할 수 있다. 액정충의 배향은, 즉 광투과율은 대향전극과 화소전극의 전위차로 제어할 수 있고, 이것에 의해 임의의 표시가 가능하게 된다. 상세하게는 T.P.Brody의 문헌(IEEE Trans.on Electron, Devices. Vo1. ED-20, Nov.,1973, pp.995-1001)에 설명되어 있다.In the liquid crystal display device configured as described above, a voltage corresponding to a display can be selectively applied to each pixel electrode by applying address signals and data signals to the address lines and the signal lines, respectively, by predetermined typing. The orientation of the liquid crystal charge, that is, the light transmittance can be controlled by the potential difference between the counter electrode and the pixel electrode, thereby enabling arbitrary display. This is described in detail in T.P. Brody (IEEE Trans.on Electron, Devices.VO1.ED-20, Nov., 1973, pp. 995-1001).
액정표시장치에는 투과형과 반자형 2종류가 있으며, 모두 액정패널과 각 화소에 표시전압을 인가하는 구동회로로 구성된다. 투과형 액정표시장치는 액정패널의 뒷면에 백라이트를 설치함으로써 원하는 화면 휘도를 얻고 있다. 액정표시장치의 소비전력은 구동회로 및 백라이트의 전력으로 정해 진다. 특히, 휴대응의 용도로는 전지 구동에 의한 장시간 동작이 요구되고 있어 저소비전력형 액정표시장치가 필수이다. 화면 크기가 대각 10인치정도 이하인 액정표시장치에서는 백라이트 효율과 화소의 개구율 등의 향상에 의해 백라이트 전력의 비율이 저하하여 구동회로의 소비전력이 전체의 1/3정도 이상으로 되어 있다.There are two types of liquid crystal display devices, transmissive type and diaphragm type, and both are composed of a liquid crystal panel and a driving circuit for applying a display voltage to each pixel. Transmissive liquid crystal display devices obtain a desired screen brightness by providing a backlight on the back of the liquid crystal panel. The power consumption of the liquid crystal display device is determined by the power of the driving circuit and the backlight. Particularly, for long time operation by battery driving is required for portable applications, a low power consumption type liquid crystal display device is essential. In a liquid crystal display device having a screen size of about 10 inches or less, the ratio of backlight power decreases due to improvement of backlight efficiency, pixel aperture ratio, and the like, and the power consumption of the driving circuit is about one third or more of the whole.
또한, 반사형 액정표시장치에서는 구동회로의 전력이 전부가 된다. 또한, 최근에는 화상의 다단계 조정화에 의해 구동회로의 소비전력도 증대하고 있다.In the reflective liquid crystal display device, the power of the driving circuit is all. In recent years, the power consumption of the driving circuit has also increased due to the multi-step adjustment of the image.
구동회로의 소비전력의 관점에서 종래의 액정표시장치의 동작을 고려하면, 컨트롤회로(제1도의 부호 10 참조)에는, 표시되는 영상에 관계없이 항상 영상신호가 입력되어 액정표시장치내의 각 구동회로가 동작하고 있다. 이 경우, 구동회로의 대부분은 CM0S로 구성되기 때문에 정적인 소비전력은 적지만 데이타량이 증대하는 대화면이나 고정밀한 디스플레이에서는 동적인 소비전력이 늘어 구동회로의 소비전력을 증대시키는 원인이 된다.In view of the operation of the conventional liquid crystal display device in view of the power consumption of the driving circuit, a video signal is always input to the control circuit (see reference numeral 10 in FIG. 1) regardless of the displayed image so that each driving circuit in the liquid crystal display device is provided. Is working. In this case, since most of the driving circuits are composed of CM0S, the static power consumption is small, but the dynamic power consumption increases in large screens or high-definition displays in which the amount of data increases, which causes the power consumption of the driving circuit to increase.
예를 들면,1초당 표시되는 영상에 대응하는 전 데이터량은 스트라이프 배열의 칼라 VGA인 경우, 60[Hz*640*3[화소]*480[화소]*8[비트]=400[M비트]가 되며, 칼라SXGA인 경우, 60*1280*3*1024*8=1600[M비트]가 되어 이 디스플레이에서는 방대한 데이터 처리를 실시하게 된다. 이 데이터처리에 소비되는 소비전력은 액정표시장치의 소비전력을 증대시키고, 특히 휴대응기기에 고정밀의 액정표시장치를 적용시키는데 저해요인이 된다.For example, the total amount of data corresponding to an image displayed per second is 60 [Hz * 640 * 3 [pixel] * 480 [pixel] * 8 [bit] = 400 [M bit] in the case of color VGA in a stripe array. In the case of color SXGA, 60 * 1280 * 3 * 1024 * 8 = 1600 [M bits], and this display performs a massive data processing. The power consumption consumed for this data processing increases the power consumption of the liquid crystal display device, and in particular, is a detrimental factor in applying a high-precision liquid crystal display device to a portable application device.
따라서, 본 발명의 목적은 액정표시장치에 있어서, 화질을 손상시키지 않고 구동회로의 소비전력을 저감하는데 있다.Accordingly, it is an object of the present invention to reduce power consumption of a driving circuit in a liquid crystal display without damaging the image quality.
제1도는 액정표시장치의 개요를 도시한 블럭도.1 is a block diagram showing an outline of a liquid crystal display device.
제2도는 본 발명의 제1실시형태에 관한 액정표시장치의 특징부분을 도시한 도면.FIG. 2 is a diagram showing features of a liquid crystal display device according to a first embodiment of the present invention. FIG.
제3도는 본 발명의 제2실시형태에 관한 액정표시장치의 특징부분을 도시한 도면.FIG. 3 is a diagram showing features of a liquid crystal display device according to a second embodiment of the present invention. FIG.
제4도는 본 발명의 제2실시형태에 관한 액정표시장치의 본체측을 개략적으로 도시한 도면.4 is a diagram schematically showing a main body side of a liquid crystal display device according to a second embodiment of the present invention.
제5도는 본 발명의 제3실시형태에 관한 액정표시장치의 특징부분 및 논리 데이터열을 도시한 도면.FIG. 5 is a diagram showing characteristic portions and logical data strings of the liquid crystal display device according to the third embodiment of the present invention. FIG.
제6도는 본 발명의 제3실시형태에 관한 논리 데이터열의 복조를 신호선 구동회로로 실현하는 상태를 도시한 도면.6 is a diagram showing a state in which demodulation of a logic data string according to the third embodiment of the present invention is realized by a signal line driver circuit.
제7도는 본 발명의 제4실시형태에 관한 액정표시장치의 특징부분을 도시한 도면.FIG. 7 is a diagram showing features of a liquid crystal display device according to a fourth embodiment of the present invention. FIG.
제8도는 본 발명의 제5실시형태에 관한 액정표시장치의 특징부분을 도시한 도면이다.FIG. 8 is a diagram showing features of a liquid crystal display device according to a fifth embodiment of the present invention.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
1 : 액정 패널 2 : 신호선1: liquid crystal panel 2: signal line
3 : 게이트선 4 : TFT3: gate line 4: TFT
5 : 화소전극 6 : 주사선 구동회로5 pixel electrode 6 scanning line driving circuit
7a, 7b : 시프트레지스터 8a, 8b : 래치회로(라인메모리)7a, 7b: Shift register 8a, 8b: Latch circuit (line memory)
9a, 9b : DA컨버터 10 : 컨트롤 회로9a, 9b: DA converter 10: control circuit
21, 22 : 시프트레지스터 23 : 비교측정계21, 22: shift register 23: comparative measuring system
29a, 29b : 라인 버퍼 30a : CPU29a, 29b: line buffer 30a: CPU
30b : 비디오 메모리(프레임 메모리)30b: video memory (frame memory)
31, 32, 61, 62, 63, 71 : 시프트레지스터31, 32, 61, 62, 63, 71: shift register
72 : 라인메모리 73 : 데이터 복조회로72: line memory 73: data demodulation circuit
본 발명의 골자는 표시되는 영상 데이터의 상관성을 고려하여 신호선 구동회로에 대한 데이터 처리량을 저감하고, 구동회로의 소비전력을 저감하는데 있다.The gist of the present invention is to reduce the data throughput for the signal line driver circuit in consideration of the correlation of the displayed image data, and to reduce the power consumption of the driver circuit.
즉, 상기 목적을 달성하기 위하여 본 발명의 액정표시장치는 다움중 어떤 방법에 의해 신호선 구동회로에서의 데이터 처리량을 저감한다.That is, in order to achieve the above object, the liquid crystal display device of the present invention reduces the data throughput in the signal line driver circuit by any of the following methods.
본 발명의 제1시점은 매트릭스형상으로 배열된 서로 전기적으로 독립된 복수의 화소전극과, 상기 화소전극과 대향하는 대향전극과, 상기 화소전극과 대향전극 사이에 배치된 액정층과, 디지털화된 표시신호에 의해 상기 화소전극에 표시전압을 일정한 주기로 동기하여 전송하기 위한 주변회로를 구비한 액정표시장치에 있어서, 전송주기간의 상기 표시신호의 상관성을 검지하는 수단과, 후발 표시신호 내의 상관되어 있는 데이터의 전송을 정지하는 수단과, 전송이 정지된 데이터를 선발 표시신호의 데이터에 의거하여 복조하는 수단을 구비한 것을 특징으로 한다.A first point of the present invention is a plurality of electrically independent pixel electrodes arranged in a matrix, a counter electrode facing the pixel electrode, a liquid crystal layer disposed between the pixel electrode and the counter electrode, and a digitized display signal. A liquid crystal display device having a peripheral circuit for synchronously transmitting a display voltage to the pixel electrode at regular intervals, comprising: means for detecting the correlation of the display signal between transmission periods and the correlation of the data in the late display signal; Means for stopping transmission and means for demodulating the data on which transmission has been stopped based on the data of the selection display signal.
본 발명의 제2시점은 격자형상으로 배치된 복수의 신호선과 복수의 어드레스선의 교점에 대응하여 매트릭스형상으로 배열된 서로 전기적으로 독립된 복수의 화소전극과, 상기 화소전극과 대향하는 대향전극과, 상기 화소전극과 대향전극 사이에 배치된 액정충과, 상기 어드레스선 신호와 동기하여 디지털화된 표시신호에 의해 상기 신호선에 표시전압을 전송하기 위한 주변회로를 구비한 액정표시장치에 있어서, 상기 주변회로의 신호선 구동회로가 라인메모리와, 복수의 n비트의 시프트 레지스터를 구비하는 것과 상기 액정표시장치가 상기 n비트의 시프트레지스터중에서 제m번째의 어드레스선에 대응하는 표시 데이터와 제(m-1)번째의 표시데이터를 비교하여 상기 제m번째의 표시 데이터가 상기 제(m-1)번째의 표시 데이터와 동일할 때, 상기 제m번째의 표시 데이터의 전송을 정지하고, 상기 라인메모리에 저장된 제(m-1) 번째의 어드레스선에 대응하는 표시 데이터를 상기 신호선에 출력하는 수단을 구비하는 것을 특징으로 한다.According to a second aspect of the present invention, a plurality of pixel electrodes that are electrically independent of each other arranged in a matrix shape in correspondence to intersections of a plurality of signal lines and a plurality of address lines arranged in a grid shape, opposing electrodes facing the pixel electrodes, A liquid crystal display device comprising a liquid crystal charge disposed between a pixel electrode and an opposite electrode, and a peripheral circuit for transmitting a display voltage to the signal line by a display signal digitized in synchronization with the address line signal, wherein the signal line of the peripheral circuit is provided. The driver circuit includes a line memory and a plurality of n-bit shift registers, and the liquid crystal display device includes display data corresponding to the m-th address line and the (m-1) th of the n-bit shift registers. Comparing display data, when the mth display data is the same as the (m-1) th display data, the mth th Stopping the transmission of the display data, and the second (m-1) display data corresponding to the address line of the second line stored in the memory, characterized in that the means for output to the signal line.
본 발명의 제3시점은 격자형상으로 배치된 복수의 신호선과 복수의 어드레스선과의 교점에 대응하여 매트릭스형상으로 배열된 서로 전기적으로 독립된 복수의 화소전극과, 상기 화소전극과 대향하는 대향전극과, 상기 화소전극과 대향전극 사이에 배치된 액정충과, 상기 어드레스선 신호와 동기하여 디지털화된 표시신호에 의해 상기 신호선에 표시전압을 전송하기 위한 주변회로를 구비한 액정표시장치에 있어서, 상기 주변회로의 신호선 구동회로가 복수의 n비트의 시프트레지스터를 구비하는것과, 상기 액정표시장치가 상기 n비트의 시프트레지스터중에서 제m번째의 어드레스선에 대응하는 표시 데이터와 제(m-1)번째의 표시 데이터를 비교하여 상기 제m번째 데이터를 상기 제(m-1) 번째의 표시 데이터와 논리값이 일치하는 비트와 일치하지 않는 비트에 각각 대응한 디지털신호로 이루어진 논리 데이터로 변환하여 전송하는 수단과, 상기 n비트의 시프트 레지스터에 전송된 상기 논리 데이터를 복조하는 수단을 구비하는 것을 특징으로 한다.A third point of the invention is a plurality of pixel electrodes electrically independent of each other arranged in a matrix form corresponding to the intersection of a plurality of signal lines and a plurality of address lines arranged in a lattice shape, a counter electrode facing the pixel electrode; A liquid crystal display device comprising: a liquid crystal charge disposed between the pixel electrode and the counter electrode; and a peripheral circuit for transmitting a display voltage to the signal line by a display signal digitized in synchronization with the address line signal. The signal line driver circuit includes a plurality of n-bit shift registers, and wherein the liquid crystal display device displays data corresponding to the mth address line and (m-1) th display data among the n-bit shift registers. Comparing the m-th data with the bit at which a logic value coincides with the (m-1) th display data. And it means for transmitting converted into logical data consisting of a digital signal corresponding to each, characterized in that means for demodulating the said logic data to the shift register of the n bits.
본 발명의 제4시점은 제l 내지 제3시점중 어느 것에 따른 액정표시 장치에 있어서, 상기 주변회로가 각 화소의 표시 전압에 대응하는 디지털 신호를 저장하는 수단과, 상기 디지털신호와는 따로 각 화소의 데이터의 개서(rewrite)를 판별하는 논리신호를 상기 신호선 구동회로에 전송하는 수단을 또한 구비하고, 상기 논리 신호가 개서상태일 때에만 상기 화소전극에 상기 디지털신호가 전송되는 것을 특징으로 한다.A fourth aspect of the present invention is a liquid crystal display device according to any one of first to third points, wherein the peripheral circuit stores each of a digital signal corresponding to the display voltage of each pixel and is separated from the digital signal. And a means for transmitting a logic signal for rewriting the data of the pixel to the signal line driver circuit, wherein the digital signal is transmitted to the pixel electrode only when the logic signal is in the rewritten state. .
본 발명의 제5시점은 제4시점에 따른 액정표시장치에 있어서, 전화소에 대응한 상기 표시신호를 저장하는 화상메모리와, 상기 화상메모리의 데이터를 필드마다 상기 신호선 구동회로에 전송하는 수단을 또한 구비하고, 상기 화상 메모리가 표시신호와는 별도로 표시 데이터의 상태가 최신 필드에서 개서되었는지를 판정하는 데이터 판정 비트를 각 화소마다 가지는 것과, 상기 데이터 판정 비트에 의해 개서에 대응하는 화소 데이터만이 상기 신호선 구동회로로 전송되는 것과 동시에 이 개서 비트도 동시에 전송되는 것을 특징으로 한다.A fifth aspect of the present invention is a liquid crystal display device according to a fourth aspect, comprising: an image memory for storing the display signal corresponding to a telephone office; and means for transferring data of the image memory to the signal line driver circuit for each field. In addition, the image memory has a data determination bit for each pixel which determines whether the state of the display data has been rewritten in the latest field separately from the display signal, and only the pixel data corresponding to the rewriting by the data determination bit. The rewriting bit is also transmitted simultaneously with the signal line driver circuit.
본 발명의 제6시점은 제5시점에 따른 액정표시장치에 있어서, 상기 화상 메모리가 상기 주변회로와는 따로 배치되는 것을 특징으로 한다.A sixth aspect of the present invention is the liquid crystal display according to the fifth aspect, wherein the image memory is disposed separately from the peripheral circuit.
본 발명의 구동회로를 이용한 액정표시장치에서는 구동회로의 소비전력의 저감을 실현할 수 있다. 일반적으로, 표시화상은 인접하는 화소 사이에서는 강한 상관성이 였으며, 또한 컴퓨터용 디스플레이에 표시되는 화상은 거의 정지면이다.In the liquid crystal display device using the driving circuit of the present invention, the power consumption of the driving circuit can be reduced. In general, the display image has a strong correlation between adjacent pixels, and the image displayed on the computer display is almost a still surface.
본 발명의 제1및 제2시점에 의하면, 인접하는 주사선간의 표시 데이터가 완전히 동일하든지 또는 일부가 동일한 경우, 신호선 구동회로내에 설치된 라인메모리의 표시 데이터를 그대로 다음 주사선에 대응한 화상의 데이터로서 이용할 수 있다. 따라서, 구동회로내에서도 특히 소비전력이 큰 컨트롤회로에서 신호선회로로의 데이터 전송과 신호선 구동회로내의 시프트레지스터의 동작을 삭감할 수 있다.According to the first and second viewpoints of the present invention, when the display data between adjacent scan lines is completely the same or partly the same, the display data of the line memory provided in the signal line driver circuit is used as the data of the image corresponding to the next scan line as it is. Can be. Therefore, even in the driving circuit, it is possible to reduce the data transfer from the control circuit with a large power consumption to the signal line circuit and the operation of the shift register in the signal line driving circuit.
또한, 본 발명의 제3및 제4시점에 의하면, 인접하는 주사선간의 표시 데이터의 일부만이 다른 경우, 이 데이터만을 신호선 구동회로내에서 처리하기 때문에 데이터 처리량의 대폭적인 삭감을 실현할 수 있어 동적인 CM0S 회로의 소비전력을 크게 저감할 수 있다.Further, according to the third and fourth viewpoints of the present invention, when only a part of the display data between adjacent scanning lines is different, only this data is processed in the signal line driver circuit, so that a significant reduction in the data throughput can be realized, resulting in a dynamic CM0S. The power consumption of the circuit can be greatly reduced.
또한, 본 발명의 제5및 제6시점에 의하면, 표시 데이터가 새롭게 개서된 임의 화소의 데이터만을 처리하면 좋기 때문에 대폭적인 소비전력의 삭감을 실현할 수 있다.In addition, according to the fifth and sixth viewpoints of the present invention, it is only necessary to process data of any pixel in which the display data is newly rewritten, so that a significant reduction in power consumption can be realized.
본 발명에 따른 구동회로 구성은 특히 그래픽 표시가 많은 OA용 표시장치에 있어서 큰 효과를 발휘한다.The drive circuit configuration according to the present invention exhibits a great effect especially in an OA display device with many graphic displays.
제1도는 이하에 설명하는 본 발명의 실시형태에 공통된 액정표시장치의 개요를 나타낸다. 액정패널(1)은 TFT-LCD형을 이루며, 즉 매트릭스형상으로 배치된 복수의 화소 각각의 화소전극(5)에 박막트랜지스터(TFT)(4)가 부설된다. TFT(4)의 게이트전극은 X방향에 설치된 어드레스선 즉 게이트선(3)에 접속된다. TFT(4)의 소스전극은 화소전극(5)에 접속되며, 드레인전극은 게이트선(3)과 직교하는 데이터선 즉 신호선(2)에 접속된다. 신호선(2)(S1,···)에 인가된 표시신호는 주사선 구동회로(IC)(6)에서 발생되는 동시에 게이트선(3)(Y1,···)에 인가된 선택 펄스로 도통상태가 된 TFT(4)를 통하여 화소전극(5)에 가해지 액정층을 구동한다.1 shows an outline of a liquid crystal display device common to the embodiments of the present invention described below. The liquid crystal panel 1 has a TFT-LCD type, that is, a thin film transistor (TFT) 4 is attached to the pixel electrode 5 of each of the plurality of pixels arranged in a matrix. The gate electrode of the TFT 4 is connected to the address line provided in the X direction, that is, the gate line 3. The source electrode of the TFT 4 is connected to the pixel electrode 5, and the drain electrode is connected to the data line or signal line 2 orthogonal to the gate line 3. The display signal applied to the signal line 2 (S1, ...) is generated by the scan line driver circuit (IC) 6 and is in a conducting state by a selection pulse applied to the gate line 3 (Y1, ...). The liquid crystal layer applied to the pixel electrode 5 is driven through the TFT 4.
표시신호전압의 발생과정에 있어서, 액정표시장치에 입력된 디지털 데이터 DiO∼Dij는 컨트롤회로(IC)(10)에 의해 액정패널(1)의 신호선(2)에 대응한 배열로 변하게 되어 각각 신호 DaO∼Dak, DbO∼Dbk로 변환된다. 표시신호 Da0∼Dak, Db0∼Dbk는 버스라인(13a,13b)을 통하여 신호선 구동회로(IC)(15a,15b)의 시프트레지스터(7a,7b)로 입력되어 1주사선분의 표시신호가 시프트래지스터(7a,7b)내에 배치된다.In the process of generating the display signal voltage, the digital data DiO to Dij input to the liquid crystal display device are changed into an arrangement corresponding to the signal line 2 of the liquid crystal panel 1 by the control circuit (IC) 10 and the respective signals. It converts into DaO-Dak and DbO-Dbk. The display signals Da0 to Dak and Db0 to Dbk are inputted to the shift registers 7a and 7b of the signal line driver circuits (IC) 15a and 15b through the bus lines 13a and 13b so that the display signals for one scan line are shifted. It is arranged in the jitter 7a, 7b.
신호선구동회로(15a,15b)에 있어서, 표시신호는 래치회로(8a,8b)에 받아들여져 이것들을 표시신호전압으로 변환하는 DA컨버터(9a,9b)로 입력된다· 신호선(2)에 출력되는 표시신호전압에 있어서, 각 출력 0al,0a2,···,0b1,0b2,···에 대해 0∼k의 (k+1) 비트의 데이터가 입력된다. 표시신호전압은 주사선 구동회로(6)로부터의 펄스신호에서 선택된 게이트선(3)위의 TFT를 통하여 화소전극에 인가된다.In the signal line driver circuits 15a and 15b, the display signals are input to the DA circuits 9a and 9b which are received by the latch circuits 8a and 8b and convert these into display signal voltages. In the display signal voltage, 0 to k (k + 1) bits of data are input to each output 0al, 0a2, ..., 0b1, 0b2, .... The display signal voltage is applied to the pixel electrode through the TFT on the gate line 3 selected in the pulse signal from the scan line driver circuit 6.
제2도는 본 발명의 제1실시형태에 따른 액정표시장치의 특징부분을 나타낸다. 제2도에 도시한 구성은 제1도에 도시한 컨트롤회로(IC)(1O)에 포함되는 것이다. 여기서, 입력데이터(DiO∼Dij)는 데이터 재배열 회로(20)에 있어서, 각 신호선 구동회로(15a,15b)에 대한 표시데이터로서 재배열된다. 재배열된 표시 데이터는 우선 제1시프트레지스터(21)로 전송된다. 계속해서, 다음 주사선에 대응한 표시 데이터는 제2시프트 레지스터(22)에 입력된다. 즉, 각 주사선에 대응한 표시 데이터는 주사선마다 제1및 제2시프트레지스터(21,22)로 교대로 전송된다.2 shows a characteristic part of the liquid crystal display device according to the first embodiment of the present invention. The configuration shown in FIG. 2 is included in the control circuit (IC) 10 shown in FIG. Here, the input data DiO to Dij are rearranged as display data for the signal line driver circuits 15a and 15b in the data rearrangement circuit 20. The rearranged display data is first transmitted to the first shift register 21. Subsequently, display data corresponding to the next scanning line is input to the second shift register 22. That is, display data corresponding to each scan line is alternately transmitted to the first and second shift registers 21 and 22 for each scan line.
여기서, 예를 들면 제1시프트레지스터(21)의 m번째의 주사선에 대응한 표시 데이터와 제2시프트 레지스터(22)의 (m+1)번째의 주사선에 대응한 표시 데이터가 비교측정기(23)에서 비교된다. 모든 표시 데이터가 일치한 경우, 비교측정기(23)의 출력(C0)이 일치신호로서 예를 들면 L이 된다. 반대로 적어도 어느 일부의 표시 데이터가 일치하고 있지 않은 경우, 비교측정기(23)의 출력(CO)이 불일치신호로서 예를 들면 H 가 된다.Here, for example, the display data corresponding to the m-th scan line of the first shift register 21 and the display data corresponding to the (m + 1) th scan line of the second shift register 22 are compared with the comparator 23. Are compared. When all the display data match, the output C0 of the comparator 23 becomes L, for example, as the coincidence signal. On the contrary, when at least some of the display data do not coincide, the output CO of the comparator 23 becomes H, for example, as a mismatch signal.
불일치의 경우, 또한 다음 (m+2)번째의 주사선의 표시 데이터가 제1시프트 레지스터(21)에 전송되는 것과 동기하여 제2시프트레지스터(22)의 (m+1)번째의 주사선에 대응한 표시 데이터가 게이트(26)를 통하여 라인버퍼(29a,29b)로 전송된다. 다음으로, 표시 데이터는 표시 신호(DaO∼Dak), (Db0∼Dbk)로서, 버스라인(13a,13b)을 통하여 라인 버퍼(29a,29b)에서 신호선 구동회로(15a,15b)로 전송되어 종래와 같은 동작에 의해 표시신호를 신호선(2)에 발생시킨다.In the case of inconsistency, the display data of the next (m + 2) th scan line corresponds to the (m + 1) th scan line of the second shift register 22 in synchronization with the transfer of the display data to the first shift register 21. Display data is transferred to the line buffers 29a and 29b through the gate 26. Next, the display data is transmitted from the line buffers 29a and 29b to the signal line driver circuits 15a and 15b via the bus lines 13a and 13b as display signals DaO to Dak and Db0 to Dbk. The display signal is generated in the signal line 2 by the operation as described above.
게이트(27)는 버스라인(13a,13b)으로부터 신호선을 수취하는 신호선구동회로(15a,15b)에 전부 신호가 전송되지 않을 때 신호선구동회로(15a,15b)를 구동하는 클록신호의 전송도 멈추게 하기 위한 것이다.The gate 27 also stops the transmission of the clock signal for driving the signal line driver circuits 15a and 15b when all signals are not transmitted to the signal line driver circuits 15a and 15b which receive the signal lines from the bus lines 13a and 13b. It is to.
게이트(28)는 신호선구동회로(15a,15b)로의 클록(Φa)을 제어하는 회로에서 비교측정기의 출력이 일치하지 않을 때, 클록(Φa)을 출력한다. 게이트(27)는 게이트(28)를 제어하는 회로이며, 비교측정기의 출력이 일치하지 않을 때 게이트(28)로부터 클록이 발생하도록 한다. 또한, 게이트(27)에 입력(271272···27k)가 나타내어지지만, 이것은 대화면 고정세 LCD에 있어서, 신호선 구동회로(15a,15b)가 복수개 병렬로 설치되어 있는 경우이며, 시프트레지스터(2l,22) 및 비교측정기(23)가 복수개 설치되어 일치, 불일치한 출력(CO)이 (k+1)개 발생하는 경우에 대응한 것이다. 이 경우, 입력 270∼27k중 어느 한개라도 불일치한 경우에 게이트(28)로부터 클록이 발생하도록 되어 있다. 또한, 저전력구동이라고 하는 관점에서는 게이트(28)도 (k+1)개 설치하여 각 게이트를 독립적으로 구동해도 좋다.The gate 28 outputs the clock phi a when the outputs of the comparator do not match in the circuit controlling the clock phi a to the signal line driver circuits 15a and 15b. Gate 27 is a circuit that controls gate 28 and causes a clock to be generated from gate 28 when the output of the comparator does not match. In addition, although the input 27 1 27 2 ... 27 k is shown in the gate 27, this is a case where a plurality of signal line driver circuits 15a and 15b are provided in parallel in a large-screen high-definition LCD, and shift This corresponds to the case where a plurality of registers 2l and 22 and a comparator 23 are provided so that (k + 1) of the same or inconsistent output CO is generated. In this case, the clock is generated from the gate 28 when any of the inputs 27 0 to 27 k is inconsistent. In addition, from the viewpoint of low power driving, (k + 1) gates 28 may also be provided to drive each gate independently.
또한, 비교측정기(23)의 출력(C0)이 일치한 경우, 게이트(26,28)는 닫히고, 표시 데이터의 전송은 실시되지 않는다.In addition, when the output C0 of the comparator 23 matches, the gates 26 and 28 are closed, and the display data is not transferred.
통상, 신호선 구동회로(15a,l5b)는 프린트기판상에 배치된다. 또한, 배선의 용량과 신호속도가 빠르기 때문에 라인버퍼(29a,29b)의 출력 임피던스는 낮게 설정된다. 이 때문에, 라인버퍼회로의 소비전력은 상당한 비율이 된다. 따라서, 라인버퍼로부터 전송되는 고속신호의 전송량을 저감함으로써 컨트롤회로(10)의 소비전력을 대폭적으로 저감하는 것이 가능해진다. 본 실시형태에 있어서는, 새로운 표시 데이터와 1주사선 전의 표시데이터가 일치하는 경우, 새로운 표시 데이터는 전송되지 않고, 신호선 구동회로의 래치 회로(8a,8b)에 래치되어 있는 1주사선 전의 표시 데이터가 그대로 이용된다.Usually, the signal line driver circuits 15a and 15b are arranged on a printed board. In addition, the output impedance of the line buffers 29a and 29b is set low because of the high capacitance and the signal speed of the wiring. For this reason, power consumption of a line buffer circuit becomes a considerable ratio. Therefore, the power consumption of the control circuit 10 can be significantly reduced by reducing the transmission amount of the high speed signal transmitted from the line buffer. In the present embodiment, when the new display data and the display data before one scan line coincide, the new display data is not transmitted, and the display data before one scan line latched by the latch circuits 8a and 8b of the signal line driver circuit is left as it is. Is used.
또한, 이 경우 라인(L1, L2)에는 표시 데이터의 일치, 불일치에 대응하는 H 또는 L의 신호가 준비되며, 이 신호는 신호선 구동회로의 래치회로(8a,8b)에 전송된다. 표시 데이터가 일치하는 경우에 있어시, 구동회로를 CMOS회로로 구성하고 있는 경우는 라인 버퍼(29a,29b)와 신호선 구동회로의 시프트레지스터(7a,7b)의 상태 변화가 없기 때문에 거의 전력은 소비되지 않는다. 또한, 컨트롤회로(10)에 있어서 제1및 제2시프트레지스터(21,22)가 새롭게 필요하게 된다. 그러나, 이것들을 동일 칩내에 형성해 두면 부하용량도 회로내의 M0S 트랜지스터 정도이기 때문에 매우 작아 이것에 의한 전력은 버퍼(29a,29b) 보다도 훨씬 작게 할 수 있다.In this case, a signal of H or L corresponding to the coincidence or inconsistency of the display data is prepared in the lines L1 and L2, and this signal is transmitted to the latch circuits 8a and 8b of the signal line driver circuit. When the display data coincides, when the driving circuit is composed of a CMOS circuit, almost no power is consumed because there is no change in the state of the line buffers 29a and 29b and the shift registers 7a and 7b of the signal line driving circuit. It doesn't work. In addition, the first and second shift registers 21 and 22 are newly required in the control circuit 10. However, if these are formed in the same chip, the load capacity is also very small since it is about the M0S transistor in the circuit, and the power by this can be made much smaller than that of the buffers 29a and 29b.
제3(a) 도는 본 발명의 제2실시형태에 따른 액정표시장치의 특징부분을 나타낸다.3 (a) shows a characteristic part of the liquid crystal display device according to the second embodiment of the present invention.
제3(b) 도에 도시한 기구는 제1도에 도시한 컨트롤회로(IC)(10)의 입력측에 배치되는 것이다. 제2실시형태는 새로운 데이터와 1주자선 전의 데이터를 비교하는 점에 있어서, 제1실시형태와 공통이다.The mechanism shown in FIG. 3 (b) is arranged on the input side of the control circuit (IC) 10 shown in FIG. The second embodiment is common to the first embodiment in terms of comparing new data with data before one main ship.
CPU(30a)로부터 전송되어 오는 입력 데이터는 프레임메모리(30b)에 저장됨과 동시에 컨트롤회로(10)를 향해서 전송된다. 본 실시형태에서는 액정 표시장치에 전송하는 표시 데이터의 양을 삭감하기 위해, 프레임 메모리와 데이터 전송 버퍼(39) 사이에 제1실시형태에서 이용한 주사선마다 데이터 비교 회로와 전송제어회로가 설치된다. 구체적으로는 프레임 메모리(30b)에서 출력되는 데이터(Di0, Di1,···)가 시프트래지스터(31, 32) 및 비교측정기(33)에 의해 비교 처리된다.The input data transmitted from the CPU 30a is stored in the frame memory 30b and transmitted toward the control circuit 10. In this embodiment, in order to reduce the amount of display data to be transferred to the liquid crystal display, a data comparison circuit and a transmission control circuit are provided for each scan line used in the first embodiment between the frame memory and the data transfer buffer 39. Specifically, the data Di0, Di1, ... output from the frame memory 30b are compared and processed by the shift registers 31 and 32 and the comparator 33.
새로운 데이터와 1주사선 전의 데이터가 일치하는 데이터 비트(Dij)에 대응한 비트에서 새로운 데이터는 컨트롤회로(10)에 전송되지 않는다. 따라서, 데이터전송버퍼(39)로부터는 전송량이 삭감된 데이터(Dio∼Dij)가 출력된다. 또한, 주사선 출력이 1라인전의 데이터와 같은 것을 신호선구동회로(15a,15b)에 알리기 위해 데이터 일치 신호(Cio∼Cij)도 동시에 출력한다. 이것에 의해 액정표시장치의 본체측에 있어서 바른 신호처리와 화상처리를 실현할 수 있다.The new data is not transmitted to the control circuit 10 in the bit corresponding to the data bit Dij where the new data and the data before one scan line coincide. Therefore, the data DiO to Dij are output from the data transfer buffer 39. In addition, in order to inform the signal line driver circuits 15a and 15b that the scan line output is the same as the data before one line, the data coincidence signals Cio to Cij are also output at the same time. As a result, correct signal processing and image processing on the main body side of the liquid crystal display device can be realized.
제2실시형태에서는 액정표시장치의 본체측에 특별한 시프트레지스터를 설치할 필요가 없기 때문에, 가장 효율적으로 전체의 소비전력을 저감할 수 있다. 또한, 데이터 일치신호(Cio∼Cij)는 출력 버스라인에 중첩하여 표시장치측에 전승할 수 있다. 제3(b) 도는 그 태양을 나타내며, 여기서 표시 데이터 전송시간(Ta)내에 표시 데이터를 전송하여 공백시간(Tb)내에 일치신호(cij)를 전송한다. 이것에 의해 다음 데이터가 새로운 데이터인지 1주사선 전의 데이터와 같은지를 액정표시장치의 본체측에 알릴 수 있다.In the second embodiment, there is no need to provide a special shift register on the main body side of the liquid crystal display device, so that the overall power consumption can be reduced most efficiently. Further, the data coincidence signals Cio to Cij can be transmitted to the display device side by overlapping the output bus lines. Fig. 3 (b) shows an aspect thereof, wherein the display data is transmitted within the display data transmission time Ta and the coincidence signal cij is transmitted within the blank time Tb. This makes it possible to inform the main body side of the liquid crystal display device whether the next data is new data or the same as the data before one scan line.
제4도는 제3도에 도시한 제2실시형태에 따른 액정표시장치의 본체측의 개략을 나타낸다. 여기서, 입력표시신호 데이터(DioO∼Dij)가 신호선 구동회로(IC)(15a,15b)에 공급되는 경우가 나타내어진다. 예를 들면, 입력 데이터(Dio)는 시프트레지스터(51)에 입력되며, 에를들면 1비트마다 신호선구동회로(15a,15b)로 나뉘어진다(제4도중 Dao, DbO).4 shows an outline of the main body side of the liquid crystal display device according to the second embodiment shown in FIG. Here, a case where the input display signal data (DioO to Dij) is supplied to the signal line driver circuits (IC) 15a and 15b is shown. For example, the input data Dio is input to the shift register 51, and is divided into signal line driver circuits 15a and 15b every bit (for example, Dao and DbO in FIG. 4).
만약 새로운 데이터와 l주사선 앞의 데이터가 같고 일치 신호(Cio)가 H가 된 경우, 시프트레지스터(51)로의 블럭(52)이 정지되고 시프트레지스터(51)가 동작을 정지한다. 동시에 신호선 구동회로의 라인메모리(래치회로 8a,8b)에 저장되어 있던 데이터가 그대로 유효하게 사용된다. 반대로 새로운 데이터와 1주사선 앞의 데이터가 불일치하는 경우에는 상술한 데이터를 할당하는 동작이 실시된다.If the new data and the data before the l scan line are the same and the coincidence signal Cio becomes H, the block 52 to the shift register 51 is stopped and the shift register 51 stops the operation. At the same time, the data stored in the line memories (latch circuits 8a and 8b) of the signal line driver circuit are effectively used as they are. On the contrary, when there is a mismatch between the new data and the data preceding one scan line, the above-mentioned data allocation operation is performed.
또한 회로(54)는 신호선 구동회로(15a,15b)로의 블록o를 제어하는 것이다. 모든 데이터(Cio∼Cik)가 모두 일치하는 경우, 신호선 구동회로(15a,15b)의 시프트레지스터는 동작할 필요가 없으므로 회로(54)는 뷸록(a,b)의 전송을 정지시킨다.The circuit 54 is also a block to the signal line driver circuits 15a and 15b. to control o. If all of the data Cio to Cik coincide, the shift registers of the signal line driver circuits 15a and 15b do not need to operate, so the circuit 54 is block-locked. a, b) stop transmission.
제5(a) 도는 본 발명의 제3실시형태에 관한 액정표시장치의 특징부분을 도시한 것이다. 제5(a)에 도시한 기구는 제1도에 도시한 컨트롤회로(IC)(1O)에 포함되는 것이다. 그래서 데이터(Di1)는 우선 제1시프트래지스터(61)로 전송된다. 이어서 다음 주사선에 대응한 표시 데이터는 제2시프트레지스터(62)에 전송된다. 또한 다음 주사선에 대응한 표시데이터는 다시 제1시프트레지스터(61)로 전송된다.FIG. 5 (a) shows features of the liquid crystal display device according to the third embodiment of the present invention. The mechanism shown in FIG. 5 (a) is included in the control circuit (IC) 10 shown in FIG. Thus, the data Di1 is first transmitted to the first shift register 61. Subsequently, display data corresponding to the next scan line is transmitted to the second shift register 62. In addition, the display data corresponding to the next scanning line is transmitted to the first shift register 61 again.
제1및 제2시프트레지스터(61,62)내의 표시 데이터의 비교에 기초하여 제3시프트레지스터(63)에 있어서, 제5(b) 도에 도시한 새로운 데이터열(Z)이 작성된다. 여기에서 사용되는 변환논리는 다음식으로 규정된다.On the basis of the comparison of the display data in the first and second shift registers 61 and 62, in the third shift register 63, a new data string Z shown in FIG. 5 (b) is created. The conversion logic used here is defined by the following equation.
Z=Di-1, 1(Yj-1)*Di, 1(Yj)+Di-1, 1(Yj)*Di, 1(Yj-1) ...(1)Z = Di-1, 1 (Yj-1) * Di, 1 (Yj) + Di-1, 1 (Yj) * Di, 1 (Yj-1) ... (1)
데이터열(Z)은 새로운 데이터와 1주사선 앞의 데이터에서 상태가 다른 비트에 대해서 상태가 다른 것을 1로 나타내는 논리 데이터열이다. 즉, 본 실시형태는 1주사선 앞의 데이터로부터 상태가 변화된 비트만 추출함으로써 이하의 데이터 처리량을 감소시키는 것을 특징으로 한다. 이점에 관해 제2및 제3실시 형태에서는 새로은 데이터와 1주사선 앞의 데이터가 부분적으로 동일해도 새로운 데이터 전부가 그대로 전송된다.The data string Z is a logical data string indicating as 1 that the state is different with respect to the bits having different states in the new data and the data before the one scan line. In other words, the present embodiment is characterized in that the following data throughput is reduced by extracting only bits whose state has changed from data preceding one scan line. In this regard, in the second and third embodiments, even if the new data and the data preceding one scan line are partially identical, all of the new data is transmitted as it is.
제6도는 제5(b) 도에 도시한 것과 같이 작성된 논리 데이터열의 복조를 신호선 구동회로(15a,15b)로 실현하는 상태를 나타낸다. 그래서 시프트래지스터(71)는 제1도의 시프트레지스터(7a)(또는 7b)에 대응하고 라인메모리(72), 변환회로(73)는 제1도의 래치회로(8a)(또는 8b)에 대응한다. 데이터열(Z)은 신호신 구동회로의 시프트레지스터(71)에 입력되고 또한 라인메모리(72)내의 1주사선 앞의 데이터와 함께 변환회로(73)에 전송 된다. 변환회로(73)에서는 (1)식과는 반대의 데이터 변환이 실시되고 변환된 데이터(Wil)가 신호전압 발생회로로 전송됨과 동시에 라인메모리(72)에 저장된다.FIG. 6 shows a state in which signal line driving circuits 15a and 15b realize demodulation of a logical data string created as shown in FIG. 5 (b). Thus, the shift register 71 corresponds to the shift register 7a (or 7b) of FIG. 1, and the line memory 72 and the conversion circuit 73 correspond to the latch circuit 8a (or 8b) of FIG. . The data string Z is input to the shift register 71 of the signal new driving circuit and transferred to the conversion circuit 73 together with the data preceding one scan line in the line memory 72. In the conversion circuit 73, data conversion opposite to the expression (1) is performed, and the converted data Wil is transferred to the signal voltage generation circuit and stored in the line memory 72 at the same time.
제3실시 형태에 관한 구동회로는 0A용 화상데이터를 고려했을 때, 특히 낮은 전력효과를 발휘한다.The drive circuit according to the third embodiment exhibits a particularly low power effect when considering the 0A image data.
다음에 제7도 및 제8도를 참조하여 본 발명의 제4도 및 제5도의 실시 형태를 설명한다. 제4도 및 제5도의 실시형태는 액정 패널에 있어서 각 화소가 어떤 메모리 기눙을 갖는지 임의 화소로 선택적으로 데이터를 입력하는 기능을 갖는 경우에 적용시킬 수 있다.Next, embodiments of FIGS. 4 and 5 of the present invention will be described with reference to FIGS. 7 and 8. FIG. 4 and 5 can be applied to the case where each pixel has a function of selectively inputting data into an arbitrary pixel in the liquid crystal panel.
제7도는 본 발명의 제4실시에 관한 액정표시장치의 특징부분을 도시한 도면이다. 제7도에 있어서 각 화소에는 2개의 TFT(81,82)가 설치되고 제l TFT(81)에는 입력가부신호(Gij)가 입력된다. 그래서 입력 가능 즉, Gij=H신호가 TFT(81)를 통하여 신호전압 입력용 TFT(82)의 게이트 전극에 입력되면 TFT(82)가 온 상태가 된다. 이 상태에 있어서 DA 컨버터(83)(제1도에 도시한 DA 컨버터(9a,9b)에 대응)로부터의 표시전압(Voij)이 화소전극(5ij)에 입릭 가능해진다. 표시전압(Voij)이 화소전극에 유효하게 입력되는 것은 주사선(Yi)의 게이트 전압이 선택상태, 또한 입력 신호(Gij)가 선택상태일 때만이다. Gij가 비선택시에는 표시전압(Voij)은 어떤 것이도 화소전극(5ij)에 영향을 주지 않는다.FIG. 7 is a diagram showing features of a liquid crystal display device according to a fourth embodiment of the present invention. In FIG. 7, two TFTs 81 and 82 are provided in each pixel, and an input addition signal Gij is input to the first TFT 81. In FIG. Therefore, when the input is possible, that is, the Gij = H signal is input to the gate electrode of the signal voltage input TFT 82 through the TFT 81, the TFT 82 is turned on. In this state, the display voltage Voij from the DA converter 83 (corresponding to the DA converters 9a and 9b shown in FIG. 1) can be input to the pixel electrode 5ij. The display voltage Voij is effectively input to the pixel electrode only when the gate voltage of the scan line Yi is in the selection state and the input signal Gij is in the selection state. When Gij is not selected, none of the display voltages Voij affects the pixel electrode 5ij.
제4실시형태의 표시신호 처리회로에는 프레임 메모리가 필요해진다. 프레임 메모리에는 모든 화소의 표시데이터와 함께 모든 프레임 데이터로 부터 데이터의 변경이 있는지 없는지를 판정하기 위한 개서 선택신호(Gij)도 동시에 저장된다. CPU 둥으로부터 프레임 메모리로의 데이터 변경이 있는 경우, 이 선택신호(Gij)는 에를 들어 H로 설정된다. 프레임 메모리 데이터는 주사선마다 수차 조합되고 Gij가 H가 되는 주사선에서는 화상데이터가 신호선 구동회로로 전송된다. 이 때, Gij가 L로 되어 있는 화상데이터는 에를 들면 모두 L이 되고 시프트레지스터 등으로 소비되는 소비전력이 억제된다.A frame memory is required for the display signal processing circuit of the fourth embodiment. In the frame memory, together with the display data of all the pixels, the rewrite selection signal Gij for determining whether or not there is a change in data from all the frame data is also stored at the same time. When there is a data change from the CPU to the frame memory, this selection signal Gij is set to H, for example. The frame memory data is aberration combined for each scan line, and image data is transferred to the signal line driver circuit in the scan line where Gij is H. At this time, the image data in which Gij is L becomes all L, for example, and the power consumption consumed by a shift register etc. is suppressed.
또한 제4실시형태에 있어서 상술한 제1및 제3실시형태 중 어느 하나에 따라서 신호선 구동회로로 표시데이터를 전송하면 저전력화를 도모하는 것이 가능해진다.Further, in the fourth embodiment, when display data is transmitted to the signal line driver circuit according to any one of the first and third embodiments described above, it is possible to achieve lower power.
제8도는 본 발명의 제5실시형태에 관한 액정표시장치의 특징부분을 도시한 도면이다. 액정 패널(1)은 메모리 기능을 갖고 각 화소는 백색이나 혹색 2개의 표시상태를 취하도록 이루어져 였다. 본 실시 형태에서 각 화소에 입력되는 표시신호는 H또는 L 2값이다. 이 표시신호는 TFT(94)를 통하여 플립플롭(FF)(95)으로 입력된다. 입력데이터가 H일 때, FF(95)의 출력은 반전된다(즉, 데이터가 개서된다)· 입력데이터가 L일 때 FF(95)의 출력은 변화시키지 않고 전의 상태가 유지된다. TFT(96,97)의 CMOS의 버퍼 회로이고 액정충(98)을 구동하기 위한 회로이다.FIG. 8 is a diagram showing features of a liquid crystal display device according to a fifth embodiment of the present invention. The liquid crystal panel 1 has a memory function, and each pixel is configured to take two display states of white or dark. In this embodiment, the display signal input to each pixel is an H or L 2 value. This display signal is input to the flip-flop (FF) 95 through the TFT 94. When the input data is H, the output of the FF 95 is inverted (that is, the data is rewritten). When the input data is L, the output of the FF 95 is not changed and the previous state is maintained. It is a buffer circuit of the CMOS of the TFTs 96 and 97 and a circuit for driving the liquid crystal charge 98.
제5실시형태에 있어서는 프레임 메모리(91)가 사용되고, 표시신호가 새로 입력된 화소에 대응하는 데이터가 제5(b) 도에 도시한 데이터가 변환된 상태로 저장된다. 즉, 프레임 메모리(Gij)에 있어서 Gij=H의 화소만 표시데이터가 변경된다. 프레임 메모리 내의 데이터는 컨트롤회로(92)를 통하여 주사선마다 신호선 구동회로(93a,93b)에 전송되고 액정패널 신호선에 인가된다. 그래서 신호선 구동회로(93a,93b)에 전송된 데이터는 개서가 실시된 비트만 H이고 그 외에는 전부 L로 되어 있다. 이 때문에 데이터의 개서량이 적은 OA용의 경우에는 데이터의 변화에 의한 시프트레지스터의 소비전력을 최소한으로 억제하는 것이 가능해진다.In the fifth embodiment, the frame memory 91 is used, and data corresponding to a pixel to which a display signal is newly input is stored in a state in which the data shown in FIG. 5 (b) is converted. That is, in the frame memory Gij, only the pixel of Gij = H changes display data. Data in the frame memory is transmitted to the signal line driver circuits 93a and 93b for each scan line through the control circuit 92 and applied to the liquid crystal panel signal lines. Therefore, the data transmitted to the signal line driver circuits 93a and 93b is H only in the rewritten bits, and all others are L. For this reason, in the case of OA for which the amount of data rewriting is small, it is possible to minimize the power consumption of the shift register due to the change of data.
본 발명에 따르면 표시신호로서 디지털 신호를 사용한 표시장치에 있어서 화상 데이터가 인접화소 사이에서 상관성을 갖는 것을 이용하여 구동회로에서 처리하는 데이터량을 감소시킬 수 있다. 따라서 액정표시장치 특히 OA용 표시장치 구동회로의 소비전력의 대부분을 차지하는 동적 전력을 대폭 감소시킬 수 있다.According to the present invention, in a display device using a digital signal as a display signal, the amount of data to be processed by the driving circuit can be reduced by using the image data having correlation between adjacent pixels. Therefore, the dynamic power that occupies most of the power consumption of the liquid crystal display device, in particular, the OA display device driving circuit, can be significantly reduced.
Claims (12)
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP95-316505 | 1995-12-05 | ||
| JP31650595A JP3338259B2 (en) | 1995-12-05 | 1995-12-05 | Liquid crystal display |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970050061A KR970050061A (en) | 1997-07-29 |
| KR100218985B1 true KR100218985B1 (en) | 1999-09-01 |
Family
ID=18077858
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960061436A Expired - Fee Related KR100218985B1 (en) | 1995-12-05 | 1996-12-04 | Liquid crystal device |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP3338259B2 (en) |
| KR (1) | KR100218985B1 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100427518B1 (en) * | 2000-04-26 | 2004-04-27 | 세이코 엡슨 가부시키가이샤 | Data line driving circuit of electro-optical panel, control method thereof, electro-optical device, and electronic apparatus |
| KR100551735B1 (en) * | 2003-08-01 | 2006-02-13 | 비오이 하이디스 테크놀로지 주식회사 | LCD display driving circuit |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000227608A (en) * | 1999-02-05 | 2000-08-15 | Hitachi Ltd | Liquid crystal display |
| KR100687324B1 (en) * | 1999-06-30 | 2007-02-27 | 비오이 하이디스 테크놀로지 주식회사 | Video signal input device of liquid crystal display |
| US6992652B2 (en) * | 2000-08-08 | 2006-01-31 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and driving method thereof |
| JP2002229525A (en) | 2001-02-02 | 2002-08-16 | Nec Corp | Signal line driving circuit of liquid crystal display device and signal line driving method |
| CN1324353C (en) * | 2003-05-29 | 2007-07-04 | 友达光电股份有限公司 | LCD Monitor |
| KR100965598B1 (en) | 2003-12-11 | 2010-06-23 | 엘지디스플레이 주식회사 | Driving apparatus and method of liquid crystal display device |
| TWI276043B (en) * | 2004-09-09 | 2007-03-11 | Seiko Epson Corp | Display apparatus |
| JP2007017647A (en) * | 2005-07-07 | 2007-01-25 | Tohoku Pioneer Corp | Driving device and driving method for light emitting display panel |
| JP5508662B2 (en) * | 2007-01-12 | 2014-06-04 | 株式会社半導体エネルギー研究所 | Display device |
| JP5696190B2 (en) * | 2013-09-20 | 2015-04-08 | 株式会社半導体エネルギー研究所 | Display device |
-
1995
- 1995-12-05 JP JP31650595A patent/JP3338259B2/en not_active Expired - Fee Related
-
1996
- 1996-12-04 KR KR1019960061436A patent/KR100218985B1/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100427518B1 (en) * | 2000-04-26 | 2004-04-27 | 세이코 엡슨 가부시키가이샤 | Data line driving circuit of electro-optical panel, control method thereof, electro-optical device, and electronic apparatus |
| KR100551735B1 (en) * | 2003-08-01 | 2006-02-13 | 비오이 하이디스 테크놀로지 주식회사 | LCD display driving circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09159993A (en) | 1997-06-20 |
| KR970050061A (en) | 1997-07-29 |
| JP3338259B2 (en) | 2002-10-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6683596B2 (en) | Data line driving circuit of electro-optical panel, control method thereof, electro-optical device, and electronic apparatus | |
| US6806859B1 (en) | Signal line driving circuit for an LCD display | |
| JP3294114B2 (en) | Data signal output circuit and image display device | |
| JP4466710B2 (en) | Electro-optical device and electronic apparatus | |
| US20020036625A1 (en) | Display device and driving method thereof | |
| US7663586B2 (en) | Reference voltage generation circuit, display driver, electro-optical device, and electronic instrument | |
| US7250888B2 (en) | Systems and methods for providing driving voltages to a display panel | |
| US7961167B2 (en) | Display device having first and second vertical drive circuits | |
| KR100218985B1 (en) | Liquid crystal device | |
| JP3436478B2 (en) | Liquid crystal display device and computer system | |
| US20020093494A1 (en) | Flat display unit | |
| KR20070122317A (en) | Liquid crystal module, driving method and liquid crystal display device | |
| JP3637898B2 (en) | Display driving circuit and display panel having the same | |
| US7515134B2 (en) | Bidirectional shift register | |
| US20090273593A1 (en) | Display Device and Electronic Device | |
| KR100429944B1 (en) | Driving method for electro-optical panel, driving circuit for data lines thereof, electro-optical apparatus, and electronic equipment | |
| KR100774895B1 (en) | Liquid crystal display device | |
| JP3975633B2 (en) | ELECTRO-OPTICAL PANEL, ELECTRO-OPTICAL PANEL DATA LINE DRIVING METHOD, DATA LINE DRIVING CIRCUIT, ELECTRO-OPTICAL DEVICE, AND ELECTRONIC DEVICE | |
| JP4576836B2 (en) | Pixel circuit, electro-optical device, and electronic apparatus | |
| US20070008265A1 (en) | Driver circuit, electro-optical device, and electronic instrument | |
| US8243000B2 (en) | Driving IC of liquid crystal display | |
| JP2000137459A (en) | Integrated circuit device and liquid crystal display device using the same | |
| JP5119901B2 (en) | Source driver, electro-optical device, projection display device, and electronic device | |
| JP4017000B2 (en) | Electro-optical device and electronic apparatus | |
| JP4947167B2 (en) | Display device and portable terminal |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| PA0109 | Patent application |
St.27 status event code: A-0-1-A10-A12-nap-PA0109 |
|
| PA0201 | Request for examination |
St.27 status event code: A-1-2-D10-D11-exm-PA0201 |
|
| R17-X000 | Change to representative recorded |
St.27 status event code: A-3-3-R10-R17-oth-X000 |
|
| PG1501 | Laying open of application |
St.27 status event code: A-1-1-Q10-Q12-nap-PG1501 |
|
| R17-X000 | Change to representative recorded |
St.27 status event code: A-3-3-R10-R17-oth-X000 |
|
| R18-X000 | Changes to party contact information recorded |
St.27 status event code: A-3-3-R10-R18-oth-X000 |
|
| PN2301 | Change of applicant |
St.27 status event code: A-3-3-R10-R13-asn-PN2301 St.27 status event code: A-3-3-R10-R11-asn-PN2301 |
|
| R18-X000 | Changes to party contact information recorded |
St.27 status event code: A-3-3-R10-R18-oth-X000 |
|
| R18-X000 | Changes to party contact information recorded |
St.27 status event code: A-3-3-R10-R18-oth-X000 |
|
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
St.27 status event code: A-1-2-D10-D22-exm-PE0701 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
St.27 status event code: A-2-4-F10-F11-exm-PR0701 |
|
| PR1002 | Payment of registration fee |
St.27 status event code: A-2-2-U10-U11-oth-PR1002 Fee payment year number: 1 |
|
| PG1601 | Publication of registration |
St.27 status event code: A-4-4-Q10-Q13-nap-PG1601 |
|
| R18-X000 | Changes to party contact information recorded |
St.27 status event code: A-5-5-R10-R18-oth-X000 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 4 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 5 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 6 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20060607 Year of fee payment: 8 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 8 |
|
| LAPS | Lapse due to unpaid annual fee | ||
| PC1903 | Unpaid annual fee |
St.27 status event code: A-4-4-U10-U13-oth-PC1903 Not in force date: 20070615 Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE |
|
| PC1903 | Unpaid annual fee |
St.27 status event code: N-4-6-H10-H13-oth-PC1903 Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE Not in force date: 20070615 |
|
| P22-X000 | Classification modified |
St.27 status event code: A-4-4-P10-P22-nap-X000 |
|
| R18-X000 | Changes to party contact information recorded |
St.27 status event code: A-5-5-R10-R18-oth-X000 |