[go: up one dir, main page]

KR0158871B1 - 반도체집적회로장치 - Google Patents

반도체집적회로장치 Download PDF

Info

Publication number
KR0158871B1
KR0158871B1 KR1019890015182A KR890015182A KR0158871B1 KR 0158871 B1 KR0158871 B1 KR 0158871B1 KR 1019890015182 A KR1019890015182 A KR 1019890015182A KR 890015182 A KR890015182 A KR 890015182A KR 0158871 B1 KR0158871 B1 KR 0158871B1
Authority
KR
South Korea
Prior art keywords
semiconductor
semiconductor region
region
gate electrode
impurity concentration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
KR1019890015182A
Other languages
English (en)
Other versions
KR900008673A (ko
Inventor
가즈히로 고모리
도시아끼 니시모또
사또시 메구로
히또시 구메
요시아끼 가미가끼
Original Assignee
미다 가쓰시게
가부시끼가이샤 히다찌세이사꾸쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미다 가쓰시게, 가부시끼가이샤 히다찌세이사꾸쇼 filed Critical 미다 가쓰시게
Publication of KR900008673A publication Critical patent/KR900008673A/ko
Priority to KR1019940026092A priority Critical patent/KR0158939B1/ko
Application granted granted Critical
Publication of KR0158871B1 publication Critical patent/KR0158871B1/ko
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/68—Floating-gate IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/42—Simultaneous manufacture of periphery and memory cells
    • H10B41/49—Simultaneous manufacture of periphery and memory cells comprising different types of peripheral transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0221—Manufacture or treatment of FETs having insulated gates [IGFET] having asymmetry in the channel direction, e.g. lateral high-voltage MISFETs having drain offset region or extended-drain MOSFETs [EDMOS]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/601—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs 
    • H10D30/603—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs  having asymmetry in the channel direction, e.g. lateral high-voltage MISFETs having drain offset region or extended drain IGFETs [EDMOS]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/68—Floating-gate IGFETs
    • H10D30/681—Floating-gate IGFETs having only two programming levels
    • H10D30/684—Floating-gate IGFETs having only two programming levels programmed by hot carrier injection
    • H10D30/685—Floating-gate IGFETs having only two programming levels programmed by hot carrier injection from the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/68—Floating-gate IGFETs
    • H10D30/681—Floating-gate IGFETs having only two programming levels
    • H10D30/684—Floating-gate IGFETs having only two programming levels programmed by hot carrier injection
    • H10D30/686—Floating-gate IGFETs having only two programming levels programmed by hot carrier injection using hot carriers produced by avalanche breakdown of PN junctions, e.g. floating gate avalanche injection MOS [FAMOS]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0416—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a single floating gate transistor and no select transistor, e.g. UV EPROM
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D88/00—Three-dimensional [3D] integrated devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

반도체집적회로장치에 관한 것으로서, 정보의 소거효율, 정보의 라이트특성의 향상, 전기적신뢰성의 도모, 동작속도의 고속화 및 고집적화를 도모하기 위해, 플래시형 불휘발성 메모리소자로 구성된 불휘발성 기억회로를 구비한 반도체집적회로장치에 있어서 플래시형 불휘발성 메모리소자의 전계효과 트랜지스터의 소오스영역(제1 반도체영역)의 불휘발성농도를 높게 또는 접합깊이를 깊게 구성하고, 전겨효과 트랜지스터의 드레인영역(제2 반도체영역)의 불순물농도를 낮게 또는 접합깊이를 얕게 구성한다.
이것에 의해, 정보의 소거효율, 정보의 라이트특성의 향상, 전기적신뢰성, 동작속도의 고속화가 도모된다는 효과가 얻어진다.

Description

반도체집적회로장치
제1도는 본 발명의 1실시예인 EEPROM의 구성을 도시한 주요부 단면도.
제2도∼제10도는 각 제조공정마다 도시한 상기 EEPROM의 주요부 단면도.
제11도∼제21도는 각 제조공정마다 도시한 상기 EEPROM의 주요부 단면도.
* 도면의 주요부분에 대한 부호의 설명
2,3 : 웰영역 6,8 : 게이트절연막
7,9 : 게이트전극
11, 12, 13, 14, 15, 17, 18 : 반도체영역
11n, 12n, 13n, 14n : 불순물 Qm : 플래시형 불휘발성 메모리소자
Qn, Qp : MISFET
본 발명은 반도체집적회로장치에 관한 것으로서, 특히 불휘발성 기억회로를 갖는 반도체집적회로장치에 적용해서 유효한 기술에 관한 것이다.
전기적 소거가 가능한 리드전용의 불휘발성 기억회로(Electrically Erasable Programmable Read Only Memory)의 불휘발성 메모리소자는 1소자형의 불휘발성 ㅓ메모리 소자가 제안되어 있다. 이 불휘발성 메모리소자는 정보축적용 게이트전극(플로팅게이트전극) 및 제어용 게이트전극(컨트롤 게이트전극)을 갖는 전계효과 트랜지스터로 구성되어 있다. 전계효과 트랜지스터의 소오스영역은 소오스선에 접속되고, 드레인영역은 데이타선에 접속되어 있다.
상기 불휘발성 메모리소자는 플래시(Flash)형 불휘발성 메모리소자라 불리워지며, 열전자(hot electron) 라이트형이고 또한 터널소거형으로 구성되어 있다. 즉, 불휘발성 메모리소자의 정보의 라이트동작은 드레인영역 근방의 고전계에서 열전자를 발생시키고 이 열전자를 정보축적용 게이트전극에 주입하는 것에 의해 실행하고 있다. 한편, 불휘발성 메모리소자의 정보소거동작은 정보축적용 게이트전극에 축적된 전자를 소오스영역으로 터널방출하는 것에 의해 실행하고 있다.
이 플래시형 불휘발성 메모리소자로 구성되는 EEPROM은 상술한 바와 같이 1소자형으로 셀면적을 축소할 수 있으므로, 대용량화를 도모할 수 있는 특징이 있다.
또한, 상술한 EEPROM에 대해서는 1985년, IEDM Technical Digest, pp. 468∼471에 기재되어 있다.
본 발명자는 상술한 EEPROM에 대해서 검토한 결과, 다음과 같은 문제점이 있는 것을 발견하였다.
[1] 상기 플래시형 불휘발성 메모리소자의 정보소거동작에 있어서, 정보소거효율을 향상시키기 위해서는 소오스영역의 불순물농도를 높게 하고 또한 접합깊이를 깊게 구성할 필요가 있다. 즉, 소오스영역의 불순물농도를 높게 하면 소오스영역 표면의 공핍화를 저감하여 소오스영역 표면의 전압강화를 감소시킬 수 있으므로 터널전류량을 증가시킬 수 있다. 또, 소오스영역의 접합깊이를 깊게 하면 소오스영역의 채널형성영역측으로의 확산량이 증가하고, 소오스영역과 정보축적용 게이트전극의 중첩면적이 증가하여 터널면적이 증가하므로 터널전류량을 증가시킬 수 있다. 그러나, 상기 소오스영역, 드레인영역의 각각은 동일제조공정에서 형성되어 있으므로, 드레인영역의 불순물농도가 높고 접합깊이가 깊어진다. 즉, 드레인영역과 정보축적용 게이트전극의 중첩면적이 증대되므로 커플링용량이 증대한다. 이 때문에, 정보의 라이트동작에 있어서 제어용게이트전극이 접지되고, 드레인전극이 고전위로 된 비선택의 메모리셀은 상기 커플링용량에 의해 정보축적용 게이트전극의 전위가 상승하여 메모리소자가 도통상태로 되므로 누설전류가 흘러 선택된 메모리소자의 정보의 라이트특성이 저하한다.
[2] 또, 상기 드레인영역의 불순물농도가 높아지면 드레인영역 근방의 전계강도가 높아진다. 이 때문에, 정보의 라이트동작에 있어서 이미 라이트가 실행되어 드레인전극만 고전위로 된 비선택상태의 불휘발성 메모리소자 핫홀(hot hole)을 발생하여 소거되어 버리므로 전기적 신뢰성이 저하된다. 또, 상기 드레인영역의 불순물농도가 높고 접합깊이가 깊어지면 정보의 라이트동작에 있어서 이미 라이트가 실행되어 드레인전극만 고전위로 된 비선택상태의 불휘발성 메모리소자가 정보축적용 게이트전극과 드레인영역 사이에서 터널하기 쉽게 되므로 오소거를 일으켜 전기적 신뢰성이 저하된다.
[3] 또, 상기 드레인영역의 불순물농도가 높고 또한 접합깊이가 깊어지면 데이타선에 부가되는 기생용량이 증대한다. 이 때문에, 정보의 리드동작속도가 저하되므로 동작속도의 고속화를 도모할 수 없다.
[4] 또, 상기 [1]의 문제점을 해결하기 위해 채널길이를 길게 하여 드레인 영역-정보축적용 게이트전극간에 형성되는 커플링용량을 상대적으로 작게 하는 것이 고려된다. 그러나, 채널길이의 증가는 불휘발성 메모리소자의 점유면적을 증대시키므로 고집적화를 도모할 수 없다.
본 발명의 목적은 불휘발성 기억회로를 갖는 반도체 집적회로장치에 있어서 정보소거효율을 향상시킴과 동시에 정보의 라이트특성을 향상시킬 수 있는 기술을 제공하는 것이다.
본 발명의 다른 목적은 상기 반도체집적회로장치에 있어서 전기적신뢰성을 향상시킬 수 있는 기술을 제공하는 것이다.
본 발명의 또 다른 목적은 상기 반도체집적회로장치에 있어서 동작속도의 고속화를 도모할 수 있는 기술을 제공하는 것이다.
본 발명의 또 다른 목적은 상기 반도체집적회로장치에 있어서 고집적화를 도모할 수 있는 기술을 제공하는 것이다.
본 발명의 또 다른 목적은 상기 반도체집적회로장치의 제조공정수를 저감할 수 있는 기술을 제공하는 것이다.
본 발명의 상기 및 그밖의 목적과 새로운 특징은 본 명세서의 기술 및 첨부도면에 의해 명확하게 될 것이다.
본원에 있어서 개시되는 발명중 대표적인 것의 개요를 간단히 설명하면 다음과 같다.
플래시형 불휘발성 메모리소자로 구성된 불휘발성 기억회로를 구비한 반도체집적회로장치에 있어서 상기 플래시형 불휘발성 메모리소자의 전계효과 트랜지스터의 소오스영역(제1 반도체영역)의 불휘발성농도를 높게 또는 접합깊이를 깊게 구성하고, 상기 전계효과 트랜지스터의 드레인영역(제2 반도체영역)의 불순물 농도를 낮게 또는 접합깊이를 얕게 구성한다.
상술한 방법에 의하면, [1] 상기 불휘발성 메모리소자의 전계효과 트랜지스터의 소오스영역의 불순물농도를 높게 한 것에 의해, 정보소거동작에 있어서의 소오스영역 표면의 공핍화를 저감하여 소오스영역 표면의 전압강하를 감소시킬 수 있으므로 터널전류량을 증가시켜 정보소거효율을 향상시킬 수 있다.
[2] 또, 상기 소오스영역의 접합깊이를 깊게 한 것에 의해 소오스영역의 채널형성영역측으로의 확산량을 증가시키고 소오스영역과 정보축적용 게이트전극의 중첩면적을 증가시켜 터널면적을 증가시킬 수 있으므로 터널전류량을 증가시켜 정보소거효율을 향상시킬 수 있다.
[3] 또, 상기 드레인영역의 불순물농도를 낮게 한 것에 의해 드레인영역 근방의 전계강도를 확산시켜 핫홀의 발생을 저감시킬 수 있으므로, 정보의 라이트동작시에 있어서 이미 라이트된 비선택상태의 불휘발성 메모리소자의 정보가 소거되는 것을 방지할 수 있어 전기적 신뢸성을 향상시킬 수 있다. 또, 드레인영역의 불순물농도를 낮게 한 것에 의해 표면이 공핍화되기 쉽게 되므로 터널전류량을 감소시켜 이미 라이트된 메모리소자의 정보가 소거되는 것을 방지할 수 있다.
[4] 또, 상기 드레인영역의 접합깊이를 얕게 한 것에 의해 드레인영역의 채널형성영역측으로의 확산량을 저감하고 드레인영역과 정보축적용 게이트전극의 중첩면적을 저감해서 드레인영역-정보축적용 게이트전극간의 커플링용량을 저감할 수 있으므로, 정보의 라이트동작시에 있어서의 비선택상태의 메모리셀의 도통현상을 방지하고 누설전류를 방지해서 정보의 라이트 특성을 향상시킬 수 있다.
[5] 또, 상기 드레인영역의 불순물농도를 낮게 또한 접합깊이를 얕게 하는 것에 의해 데이타선에 부과되는 기생용량을 저감하여 정보의 리드동작속도를 빠르게 할 수 있으므로 동작속도의 고속화를 도모할 수 있다.
[6] 또, 상기 [4]의 커플링용량을 저감하는 것에 의해 불휘발성 메모리소자의 채널길이를 축소할 수 있으므로 셀면적을 축소하여 고집적화를 도모할 수 있다.
이하, 본 발명의 구성에 대해서 플래시형 불휘발성 메모리소자로 구성된 EEPROM을 갖는 반도체집적회로장치에 본 발명을 적용한 1실시예와 함께 설명한다.
또한, 실시예를 설명하기 위한 모든 도면에 있어서 동일한 기능을 갖는 것은 동일한 부호를 붙이고 그 반복적인 설명은 생략한다.
본 발명의 1실시예인 EEPROM의 구성을 제1도(주요부 단면도)에 도시한다. 제1도는 도면중 좌측에 플래시형 불휘발성 메모리소자를, 도면움직이 우측에 주변회로 소자를 각가 도시하고 있다.
제1도에 도시한 바와 같이 EEPROM은 단결정규소로 이루어지는 p-형 반도체기판(1)로 구성되어 있다. 플래시형 불휘발성 메모리소자 Qm 및 n채널 MISFETQp의 형성영역에 있어서 반도체기판(1)의 주면부에는 p형 웰영역(3)이 마련되어 있다. p채널MISFETQp의 형성영역에 있어서 반도체기판(1)의 주면부에는 n형 웰영역(2)가 마련되어 있다.
소자형성영역사이에 있어서, n형 웰영역(2)와 p형 웰영역(3)의 각각의 주면상에는 소자분리용 절연막(4)가 마련되어 있다. p형 웰영역(3)의 주면부에는 소자분리용 절연막(4)가 마련되어 있다. p형 웰영역(3)의 주면부에는 소자분리용 절연막(4) 아래에 p형 채널스토퍼영역(5)가 마련되어 있다.
플래시형 불휘발성 메모리소자 Qm은 소자분리용 절연막(4) 및 채널스토퍼영역(5)에 의해 주위가 규정된 영역내에 있어서 p형 웰영역(3)의 주면에 구성되어 있다. 즉, 플래시형 불휘발성 메모리소자 Qm은 p형 웰영역(3), 게이트절연막(6), 정보축적용 게이트전극(플로팅 게이트전극)(7), 게이트절연막(8), 제어용 게이트전극(컨트롤 게이트전극)(9), 소오스영역 및 드레인영역으로 구성되어 있다. 이 플래시형 불휘발성 메모리소자 Qm은 n채널 전계효과 트랜지스터로 구성되며, 1소자형으로 구성되어 있다.
상기 p형 웰영역(3)은 채널형성영역으로서 사용되고 있다.
게이트절연막(6)은 p형 웰영역(3)의 표면을 산화해서 형성한 산화규소막으로 형성되어 있다. 게이트절연막(6)은 예를 들면 100∼15Å정도의 막두께로 형성되어 있다.
정보축적용 게이트전극(7)은 예를 들면 n형 불순물이 도입된 다결정규소막으로 형성되어 있다.
게이트절연막(8)은 예를 들면 정보축적용 게이트전극(7)(다결정 규소막)의 표면을 산화한 산화규소막으로 형성되어 있다. 게이트절연막(8)은 예를 들면 200∼250Å정도의 막두께로 형성되어 있다.
제어용 게이트전극(9)는 예를 들면 n형 불순물이 도입된 다 경우 규소막으로 형성되어 있다. 또, 제어용 게이트전극(9)는 고융점금속막 또는 고융점금속 실리사이드막의 단층 또는 다결정규소막상에 그들의 금속막을 적층한 복합막으로 형성해도 좋다. 이 제어용 게이트전극(9)는 그 게이트폭방향으로 인접해서 배치된 다른 플래시형 불휘발성 메모리소자 Qm의 제어용 게이트전극(9)와 일체로 구성되고, 워드선(WL)을 구성하고 있다.
소오스영역은 고불순물농도의 n+형 반도체영역(11)(제1 반도체영역) 및 저불순물농도의 n형 반도체영역(12)(제3 반도체영역)로 구성되어 있다. n+형 반도체영역(11)은 불순물로서 비소(As)를 포함하고 n형 반도체영역(12)은 불순물로서 인(P)를 포함한다. n형 반도체영역(12)는 n+형 반도체영역(11)의 바깥둘레를 따라서 마련되어 있다. 즉, 소오스영역은 소위 2중 확산구조로 구성되어 있다. 고불순물농도의 n+형 반도체영역(12)는 주로 불순물농도를 높이고, 또 접합깊이를 깊게 하기 위해 구성되어 있다. 저불순물농도의 n형 반도체영역(12)는 주로 접합깊이를 깊게 하기 위해 구성되어 있다. 즉, 소오스영역은 정보소거동작시에 제어용 게이트전극(9)와의 사이에 고전압이 인가된 경우, 표면이 공핍화되지 않도록 n+형 반도체영역(11)로 인해서 불순물농도를 높이고 있다. 또, 소오스영역은 고불순물농도의 n+형 반도체영역(11) 또는 저불순물농도의 n형 반도체영역(12) 또는 양자에 의해 채널형성영역측으로의 확산량(확산거리)를 증가시키고, 정보축적용 게이트전극(7)과의 중첩면적(오버랩량)을 증가시켜 정보소거동작시의 터널면적을 증가시키고 있다. 반도체영역(11),(12)의 각각은 게이트전극(7) 및 (9)에 대해서 자기정합적으로 형성되어 있다.
상기 드레인영역은 저불순물농도의 n형 반도체영역(14)(제2 반도체영역) 및 고불순물농도의 n+형 반도체영역(17)로 구성되어 있다. n형 반도체영역(14)는 불순물로서 As를 포함한다. 이 드레인영역의 저불순물농도의 n형 반도체영역(14)는 플래시형 불휘발성 메모리소자 Qm의 특히 정보의 라이트특성을 제어하도록 구성되어 있다. 즉, 이 저불순물농도의 n형 반도체영역(14)는 상기 소오스영역의 고불순물농도의 n+형 반도체영역(11)에 비해서 저불순물농도로 접합깊이를 얕게 구성하고 있지만 라이트동작시에는 열전자의 발생이 충분하게 되는 농도로 구성하고 있다. 즉, 드레인영역은 주로 라이트동작시 선택메모리소자에 있어서는 저불순물농도의 n형 반도체영역(14)에 의해 열전자의 발생을 유지하면서 비선택메모리소자에 있어서는 반도체영역(14)에 의해 열전자의 발생을 유지하면서 비선택메모리소지에 있어서는 드레인영역 근방의 전계강도를 완화시켜 플래시형 불휘발성 메모리소자에 있어서의 핫홀의 발생을 저감할 수 있도록 구성되어 있다. 또, 드레인영역은 주로 접합깊이가 얕은 n형 반도체영역(14)에 있어서 채널형성영역측으로의 확산량을 저감하고, 정보축적용 게이트전극(7)과의 중첩면적을 저감하여 드레인영역-정보축적용 게이트전극(7)간에 형성되는 커플링용량을 저감할 수 있도록 구성되어 있다. n형 반도체영역(14)는 게이트전극(7) 및 (9)에 대해서 자기정합적으로 형성되어 있다. n+형 반도체영역(17)은 게이트전극(7) 및 (9)에 대해서 자기정합적으로 형성된 사이드월스페이서(16)에 대해서 자기정합적으로 형성되어 있다.
상기 드레인영역의 바깥둘레를 따른 반도체기판(1)의 주면부에는 고불순물농도의 p+형 반도체영역(13)(제4 반도체영역)이 마련되어 있다. p+형 반도체영역(13)은 드레인영역 근방의 전계강도를 높이고, 특히 정보의 라이트동작시에 선택상태의 플래시형 불휘발성 메모리소자 Qm에 있어서의 열전자의 발생을 촉진하여 정보의 라이트효율을 향상시킬 수 있도록 구성되어 있다.
이 플래시형 불휘발성 메모리소자 Qm의 드레인영역 n+형 반도체영역(17)에는 배선(데이타선DL)(21)이 접속되어 있다. 배선(21)은 층간절연막(19)상으로 연장하고, 층간절연막(19)에 형성된 접속구멍(20)을 통해서 n+형 반도체영역(17)에 접속되어 있다. 배선(21)을 예를 들면 알루미늄합금막으로 형성되어 있다.
상기 플래시형 불휘발성 메모리소자 Qm의 정보의 라이트동작, 정보의 리드동작 및 정보소거동작의 각각에 있어서 사용되는 1예의 동작전압에 대해서는 다음의 표로 나타낸다.
Figure kpo00002
디코더회로등의 주변회로소자는 이것에 한정되지 않지만 상보형 MISFET(CMOS)로 구성되어 있다. CMOS중 n채널MISFETQn은 소자분리용 절연막(4) 및 채널스토퍼영역(5)에 의해 주위가 규정되고, p형 웰영역(3)의 주면에 구성되어 있다. 즉, n채널MISFETQp은 p형 웰영역(3), 게이트절연막(8), 게이트전극(9), 소오스영역 및 드레인영역 1쌍의 n형 반도체영역(14) 및 n+형 반도체영역(17)로 구성되어 있다. n채널MISFETQn은 LDD구조로 구성되어 있다. 이 N채널MISFETQn는 n+형 반도체영역(17)에는 배선(21)이 접속되어 있다.
CMOS중 p채널MISFETQp는 소자분리용 절연막(4)에 의해 주위가 규정되고, n형 웰영역(2)의 주면에 구성되어 있다. 즉, p채널MISFETQp는 n형 웰영역(2), 게이트절연막(8), 게이트전극(9), 소오스영역 및 드레인영역 1쌍의 p형 반도체영역(15) 및 p+형 반도체영역(18)로 구성되어 있다. p채널MISFETQp는 LDD구조로 구성되어 있다. 이 p채널MIFETQp의 p+형 반도체영역(18)에는 배선(21)이 접속되어 있다.
다음에, 상기 EEPROM의 제조방법에 대해서 도2∼도10(각 제조공정마다 도시한 주요부 단면도)을 사용해서 간단히 설명한다.
우선, p-형 반도체기판(1)을 준비한다.
다음에, p채널MSIFETQp의 형성영역에 있어서 반도체기판(1)의 주면부에 n형 웰영역(2)를 형성한다. 상기 n형 웰영역(2)는 예를 들면 2×10 ∼3×10 atoms/㎤정도의 불순물농도로 형성되어 있다. 그 후, 플래시형 불휘발성 메모리소자 Qm과 n채널MISFETQn의 각각의 형성영역에 있어서 반도체기판(1)의 주면부에 p형 웰영역(3)을 형성한다.
다음에, n형 웰영역(2), p형 웰영역(3)의 각각의 주면상에 소자분리용 절연막(4)를 형성함과 동시에 p형 웰영역(3)의 주면부에 p형 채널스토퍼영역(5)를 형성한다.
다음에, 제2도에 도시한 바와 같이, 반도체소자형성영역에 있어서 n형 웰영역(2), p형 웰영역(3)의 각각의 주면상에 게이트절연막(6)을 형성한다.
다음에, 게이트절연막(6)상을 포함하는 기판전면에 도전막(7A)를 형성한다. 도전막(7A)는 예를 들면 CVD법으로 퇴적시킨 다결정규소막으로 형성한다. 이 다결정규소막에는 n형 불순물, 예를 들면 인(P)이 도입되어 저저항화된다. 그 후, 제3도에 도시한 바와 같이 도전막(7A)를 소정의 형상으로 패터닝한다. 도전막(7A)는 플래시형 불휘발성 메모리소자 Qm의 형성영역에만 잔존하고, 도전막(7A)는 채널폭방향의 치수가 규정되어 있다.
다음에, 플래시형 불휘발성 메모리소자 Qm의 형성영역에 있어서 도전막(7A)의 표면에 게이트절연막(8)을 형성한다. 이 공정과 실질적으로 동일한 제조공정에 의해 n채널MISFETQn의 형성영역의 p형 웰영역(3), p채널MISFETp의 형성영역의 n형 웰영역(2)의 각각의 주면상에 게이트절연막(8)을 형성한다. 그 후, 제4도에 도시한 바와 같이, 게이트절연막(8)상을 포함하는 기판전면에 도전막(9A)를 형성한다. 도전막(9A)는 예를 들면 CVD법으로 퇴적시킨 다결정규소막으로 형성한다. 이 다결정규소막에는 n형 불순물, 예를 들면 인(P)이 도입되어 저저항화된다.
다음에, 플래시형 불휘발성 메모리소자 Qm의 형성영역에 있어서 도전막(9A)(7A)의 각각을 순차 패터닝하여 제어용 게이트전극(9) 및 정보축적용 게이트전극(7)을 형성한다. 이 패터닝은 RIE등의 이방성에칭을 사용한 소위 랩커트(lap cut)기술에 의해 실행한다. 그 후, 주변회로소자의 형성영역의 도전막(9A)에 패터닝을 실시하여 게이트전극(9)를 형성한다. 그 후, 기판전면에 산화처리를 실시하여 제5도에 도시한 바와 같이 각 게이트전극(7), (9)의 각각의 표면을 피복하는 절연막(10)을 형성한다. 절연막(10)은 주로 플래시형 불휘발성 메모리소자 Qm의 정보축적용 게이트전극(7)에 축적된 정보의 유지특성을 향상시키기 위해 형성되어 있다.
다음에, 플래시형 불휘발성 메모리소자 Qm의 소오스영역의 형성영역이 개구된 불순물 도입용 마스크(30)을 형성한다. 불순물 도입용 마스크(30)은 예를 들면 포토레지스트막으로 형성한다. 그 후, 제6도에 도시한 바와 같이, 상기 불순물 도입용 마스크(30)을 사용하여 소오스영역의 형성영역으로 되는 p형 웰영역(3)의 주면부에 n형 불순물(12n)(11n)의 각각을 순차 도입한다. 이 n형 불순물(12n)(11n)의 각각의 도입순서는 반대라고 좋다. n형 불순물(12n)은 예를 들면 1×10 ∼1×10 Aatoms/㎠ 정도의 불순물농도의 P이온을 사용하여 50KeV정도의 에너지의 이온주입법에 의해 도입되어 있다. n형 불순물(11n)은 예를 들면 5×10 ∼1×10 atoms/㎠ 정도의 불순물농도의 As이온을 사용하여 60KeV정도의 에너지의 이온주입법에 의해 도입되어 있다. n형 불순물(11n) 및 (12n)은 동일 불순물 도입용 마스크(30)을 사용해서 도입되고, 정보축적용 게이트전극(7) 및 제어용 게이트전극(9)에 대해서 자기정합적으로 도입되어 있다. 그리고, 상기 불순물도입용 마스크(30)을 제거한다.
다음에, 플래시형 불휘발성 메모리소자 Qm의 드레인영역의 형성영역이 개구된 불순물 도입용 마스크(31)을 형성한다. 불순물 도입용 마스크(31)은 예를 들면 포토레지스트막으로 형성한다. 그 후 제7도에 도시한 바와 같이 상기 불순물 도입용 마스크(31)을 사용하여 드레인영역의 형성영역으로 되는 p형 웰영역(3)의 주면부에 p형 불순물(13p)를 도입한다. p형 불순물(13p)는 예를 들면 5×10 ∼1.5×10 atoms/㎠ 정도의 불순물농도의 BF이온을 사용하여 60KeV정도의 에너지의 이온주입법에 의해 도입되어 있다. p형불순물(13p)는 정도축적용 게이트전극(7) 및 제어용 게이트전극(9)에 대해서 자기정합적으로 도입되어 있다. 그리고, 상기 불순물 도입용 마스크(31)을 제거한다.
다음에, 질소가스 분위기중에서 약 1000℃의 열처리를 실시하여 상기 도입된 n형 불순물(11n),(12n) 및 p형 불순물(13p)의 각각에 신장 확산을 실시한다. 상기 n형 불순물(12n)의 확산에 의해 n형 반도체영역(12)를 형성할 수 있다. n형 반도체영역(12)는 약 0.5㎛정도의 깊은 접합깊이를 형성한다. 상기 n형 불순물(11n)의 확산에 의해 고불순물농도의 n+형 반도체영역(11)을 형성할 수 있다. n+형 반도체영역(11)은 약 0.3㎛정도의 깊은 접합깊이를 형성한다. 상기 p형 불순물(13p)의 확산에 의해 고불순물농도의 p+형 반도체영역(13)을 형성할 수 있다. p+형 반도체영역(13)은 약 0.3∼0.5㎛정도의 깊은 접합깊이로 형성된다.
다음에, 플래시형 불휘발성 메모리소자 Qm의 형성영역이 개구된 불순물 도입용 마스크(32)를 형성한다. 불순물 도입용 마스크(32)는 예를 들면 포토레지스트막으로 형성된다. 그 후, 제8도에 도시한 바와 같이 상기 불순물 도입용 마스크(32)를 사용하여 주로 p+형 반도체영역(13)의 주면부에 n형 불순물 (14n)을 도입한다. n형 불순물 (14n)은 예를 들면 5×10 ∼3×10 atoms/㎠ 정도의 불순물농도의 As이온을 사용하여 60KeV정도의 에너지의 이온주입법에 의해 도입되어 있다. n형 불순물(14n)은 정보축적용 게이트전극(7) 및 제어용 게이트전극(9)에 대해서 자기정합적으로 도입되어 있다. n형 불순물(14n)으로 형성되는 n형 반도체영역(14)는 약 0.1∼0.2㎛정도의 얕은 접합깊이로 형성된다. 그리고, 상기 n형 불순물(14n)이 도입된 후에 에기 불순물 도입용 마스크(32)를 제거한다.
다음에, n채널MISFETQn의 형성영역이 개구된 불순물 도입용 마스크를 형성한다. 그리고, 이 불순물 도입용 마스크를 사용해서 p형 웰영역(3)의 주면부에 n형 불순물을 도입하여 LDD구조를 형성하기 위한 저불순물 농도의 n형 반도체영역(14)를 형성한다. 상기 n형 불순물은 예를 들면 10 atoms/㎠ 정도의 저불순물농도의 P이온을 사용하여 50KeV정도의 에너지의 이온주입법에 의해 도입되어 있다. 상기 n형 반도체영역(14)는 게이트전극(9)에 대해서 자기정합적으로 형성되어 있다. 그 후, 상기 불순물 도입용 마스크는 제거된다.
다음에, p채널 MSIFETQp의 형성영역이 개구된 불순물 도입용 마스크를 형성한다. 그리고, 이 불순물 도입용 마스크를 사용해서 n형 웰영역(2)의 주면부에 p형 불순물을 도입하여 LDD구조를 형성하기 위한 저불순물농도의 p형 반도체영역(15)를 형성한다. 상기 p형 불순물은 예를 들면 10 atoms/㎠정도의 저불순물농도의 BF이온을 사용하여 60KeV정도의 에너지의 이온주입법에 의해 도입되어 있다. 상기 p형 반도체영역(15)는 게이트전극(9)에 대해서 자기정합적으로 형성되어 있다. 그 후, 제9도에 도시한 바와 같이 상기 불순물 도입용 마스크는 제거된다.
다음에, 각 게이트전극(7),(9)의 각각의 측벽에 사이드월스페이서(16)을 형성한다. 사이드월스페이서(16)은 예를 들면 기판전면에 CVD법으로 산화규소막을 퇴적하고, 이 퇴적한 막두께에 상당하는 만큼 기판전면에 RIE등의 이방성에칭을 실시하는 것에 의해 형성할 수 있다.
다음에, 상기 이방성에칭에 의해 n형 웰영역(2), p형 웰영역(3) 등의 주면이 노출되므로 산화처리를 실시하여 그들 표면을 얇은 산화규소막으로 피복한다.
다음에, 플래시형 불휘발성 메모리소자 Qm, n채널MISFETQn의 각각의 형성영역이 개구된 불순물 도입용 마스크를 형성한다. 그리고, 이 불순물 도입용 마스크를 사용해서 각 영역의 주면부에 n형 불순물을 도입하여 고불순물농도의 n+형 반도체영역(17)을 형성한다. 상기 n형 불순물은 예를 들면 5×10 atoms/㎠ 정도의 저불순물농도의 As이온을 사용하여 60KeV정도의 에너지의 이온주입법에 의해 도입되어 있다. 상기 n+형 반도체영역(17)은 약 0.2㎛정도의 접합깊이로 형성된다. 상기 n+형 반도체영역(17)은 각 게이트전극(7) 및 (9)에 대해서 자기정합적으로 형성되어 있다. 그 후, 상기 불순물 도입용 마스크는 제거된다. 이 n+형 반도체영역(17)을 형성하는 공정에 의해 플래시형 불휘발성 메모리소자 Qm인 전계효과 트랜지스터 및 n채널MISFETQn이 완성된다.
다음에, p채널MISFETp의 형성영역이 개구된 불순물 도입용 마스크를 형성한다. 그리고, 불순물 도입용 마스크를 사용해서 p형 반도체영역(15)의 주면부에 p형 불순물을 도입하여 고불순물농도의 p+형 반도체영역(18)을 형성한다. 상기 p형 불순물은 예를 들면 2×10 atoms/㎠ 정도의 고불순물농도의 BF이온을 사용하여 60KeV정도의 에너지의 이온주입법에 의해 도입되어 있다. 상기 p+형 반도체영역(18)은 게이트전극(9)에 대해서 자기정합적으로 형성되어 있다. 그 후, 제10도에 도시한 바와 같이 상기 불순물 도입용 마스크는 제거된다. 이 p+형 반도체영역(18)을 형성하는 것에 의해 p채널MISFETp가 형성된다.
다음에, 기판전면에 층간절연막(19)를 형성한다. 층간절연막(19)는 예를 들면 CVD법으로 퇴적시킨 BPSG막으로 형성한다. 그리고, 상기 층간절연막(19)에 접속구멍(20)을 형성하고, 층간절연막(19)에 글라스플로우(glass flow)를 실시한 후, 상기 제1도에 도시한 바와 같이 배선(21)을 형성한다. 이들 일련의 제조공정을 실시하는 것에 의해 본 실시예의 EEPROM이 완성된다. 또한, 도시 하지 않았지만 배선(21)의 상부에는 비활성화막이 마련되도록 되어 있다.
이와 같이 플래시형 불휘발성 메모리소자 Qm으로 구성된 EEPROM을 구비한 반도체집적회로장치에 있어서, 상기 플래시형 불휘발성 메모리소자 Qm의 전계효과 트랜지스터의 소오스영역(제1 반도체영역인 n+형 반도체영역(11))의 불순물농도를 높게 구성하고, 드레인영역(제2 반도체영역인 n형 반도체영역(14))의 불순물농도를 낮게 구성한다. 이 구성에 의해 [1] 상기 정보소거동작에 있어서의 소오스영역의 표면의 공핍화를 저감하여 소오스영역 표면의 전압강하를 감소시킬 수 있으므로, 터널전류량을 증가시켜 정보소거효율을 향상시킬 수 있음과 동시에, [2] 상기 드레인영역 근방의 전계강도를 완화하여 핫홀의 발생 및 터널전류량을 저감할 수 있으므로, 정보의 라이트동작시에 있어서의 비선택상태인 플래시형 불휘발성 메모리소자 Qm의 정보가 소거되는 것을 방지할 수 있어 전기적 신뢰성을 향상시킬 수 있다.
또, 상기 플래시형 불휘발성 메모리소자 Qm의 전계효과 트랜지스터의 소오스영역(n+형 반도체영역(11))의 접합깊이를 깊게 구성하고, 드레인영역(n형 반도체영역(14))의 접합깊이를 얕게 구성한다. 이러한 구성에 의해, [3] 상기 소오스영역의 채널형성영역측으로의 확산량을 증가시키고 소오스영역과 정보축적용 게이트전극(7)의 중첩면적을 증가시켜서 터널면적을 증가시킬 수 있으므로 터널전류량을 증가시켜 정보소거효율을 향상시킬 수 있음과 동시에, [4] 상기 드레인영역의 채널형성영역측으로의 확산량을 저감하고 드레인영역과 정보축적용 게이트전극(7)의 중첩면적을 저감해서 드레인영역-정보축적용 게이트전극(7)간의 퍼플링용량을 저감할 수 있으므로, 정보의 라이트동작시에 있어서의 비선택상태인 메모리셀의 도통현상을 방지하고 누설전류를 방지해서 정보의 라이트특성을 향상시킬 수 있다.
또, 상기 플래시형 불휘발성 메모리소자 Qm의 드레인영역(n형 반도체영역(14))의 불순물농도를 낮게하고 또한 접합깊이를 얕게 하는 것에 의해 데이타선DL(배선(21))에 부가되는 기생용량을 저감하여 정보의 리드동작속도를 빠르게 할 수 있으므로 동작속도의 고속화를 도모할 수 있다.
또, 상기 플래시형 불휘발성 메모리소자 Qm의 드레인영역-정보축적용 게이트전극(7)간에 형성되는 커플링용량을 저감하는 것에 의해 플래시형 불휘발성 메모리소자 Qm의 채널길이를 축소할 수 있으므로, 메모리셀 면적을 축소하여 고집적화를 도모할 수 있다.
또, 상기 플래시형 불휘발성 메모리소자 Qm의 소오스영역의 불순물농도를 높게 또는 접합깊이를 얕게 구성하는 것에 의해 소오스영역 및 소오스선의 저항값을 저감할 수 있으므로, 소오스선의 전압강하나 상승이 없어 안정한 정보의 라이트동작, 정보의 리드동작, 정보소거동작의 각각을 실행할 수 있다.
또, 상기 플래시형 불휘발성 메모리소자 Qm의 소오스영역은 고불순물농도의 n+형 반도체영역(11)을 형성하는 n형 불순물(11n), 저불순물농도의 n형 반도체영역(12)를 형성하는 n형 불순물(12n)의 각각을 동일 불순물 도입용 마스크(30)을 사용해서 도입하고 있으므로, 한쪽의 불순물을 도입하는 공정에 상당하는 분만큼 EEPROM의 제조공정수를 저감할 수 있다.
상기 EEPROM의 제조방법은 상술한 제조방법에 한정되지 않고 다음의 다른 제조방법으로 형성할 수 있다.
[제조방법 1]
우선, 상기 제5도에 도시한 공정 다음에, 제11도에 도시한 바와 같이 플래시형 불휘발성 메모리소자 Qm의 소오스영역의 형성역에 n형 불순물(12n)을 도입한다.
다음에, 제12도에 도시한 바와 같이 플래시형 불휘발성 메모리소자 Qm의 드레인영역의 형성영역에 p형 불순물(13p) 및 n형 불순물(14n)을 도입한다.
다음에, 상기 도입된 불순물에 신장 확산을 실시하여 저불순물 농도 n형 반도체영역(12), 고불순물 농도의 p+형 반도체영역(13), 저불순농도물의 n형 반도체영역(14)의 각각을 형성한다.
다음에, 제13도에 도시한 바와 같이 플래시형 불휘발성 메모리소자 Qm의 소오스영역의 형성영역에 n형 불순물(11n)을 도입하고, 이 n형 불순물(11n)에 신장 확산을 실시해서 n+형 반도체영역(11n)을 형성한다.
그 후, 상기 제9도에 도시한 공정 및 그 이후의 공정을 실시하는 것에 의해 EEPROM이 완성된다.
[제조방법 2]
우선, 상기 제5도에 도시한 공정 다음에 제14도에 도시한 바와 같이 플래시형 불휘발성 메모리소자 Qm의 소오스영역의 형성영역에 n형 불순물(12n)을 도입한다.
다음에, 제15도에 도시한 바와 같이 플래시형 불휘발성 메모리소자 Qm의 드레인영역의 형성영역에 p형 불순물(13p)를 도입한다.
다음에, 상기 도입된 불순물에 신장 확산을 실시하여 저불순물농도의 n형 반도체영역(12), 고불순물농도의 p+형 반도체영역(13)의 각각을 형성한다.
다음에, 제16도에 도시한 바와 같이 플래시형 불휘발성 메모리소자 Qm의 드레인영역의 형성영역에 n형 불순물(14n)을 도입하고, 이 n형 불순물(14n)에 신장 확산을 실시해서 저불순물농도의 n형 반도체영역(14)를 형성한다.
다음에, 제17도에 도시한 바와 같이 플래시형 불휘발성 메모리소자 Qm의 소오스영역의 형성영역에 n형 불순물(11n)을 도입하고, 이 n형 불순물(11n)에 신장 확산을 실시해서 n+형 반도체영역(11)을 형성한다.
그 후, 상기 제9도에 도시한 공정 및 그 이후의 공정을 실시하는 것에 의해 EEPROM이 완성된다.
[제조방법 3]
우선, 상기 제5도에 도시한 공정 다음에 제18도에 도시한 바와 같이 플래시형 불휘발성 메모리소자 Qm의 소오스영역의 형성영역에 n형 불순물(12n)을 도입한다.
다음에, 제19도에 도시한 바와 같이 플래시형 불휘발성 메모리소자 Qm의 드레인영역의 형성영역에 n형 불순물(14n)을 도입한다.
다음에, 제20도에 도시한 바와 같이 플래시형 불휘발성 메모리소자 Qm의 소오스영역의 형성영역에 n형 불순물(11n)을 도입한다.
다음에, 상기 도입된 불순물에 신장 확산을 실시하여 저불순물농도의 n형 반도체영역(12), 고불순물농도의 n+형 불순물(11), 저불순물농도의 n형 반도체영역(14)의 각각을 형성한다.
다음에, 제21도에 도시한 바와 같이 플래시형 불휘발성 메모리소자 Qm의 드레인영역의 형성영역에 p형 불순물(13p)를 도입하고, 이 p형 불순물(13p)에 신장 확산을 실시해서 고불순물농도의 p+형 반도체영역(13)을 형성한다.
그 후, 상기 제9도에 도시한 공정 및 그 이후의 공정을 실시하는 것에 의해 EEPROM이 완성된다.
이상, 본 발명자에 의해 이루어진 발명을 상기 실시예에 따라 구체적으로 설명했지만, 본 발명은 상기 실시예에 한정되는 것은 아니고, 그 요지를 이탈하지 않은 범위에서 여러가지로 변경가능한 것은 물론이다.
예를 들면 본 발명은 자외선소거형의 리드전용의 불휘발성 기억회로(EEPROM)에 적용할 수 있다. 이 EEPROM의 플래시형 불휘발성 메모리소자는 정보축적용 게이트전극 및 제어용 게이트전극을 갖는 전계효과 트랜지스터로 구성되어 있다.
본원에 있어서 개시된 발명중 대표적인 것에 의해 얻어지는 효과를 간단히 설명하면 다음과 같다.
불휘발성 기억회로를 갖는 반도체집적회로장치에 있어서, 정보의 소거효율을 향상시킬 수 있음과 동시에 정보의 라이트특성을 향상시킬 수 있다.
또, 상기 반도체집적회로장치의 전기적 신뢰성을 향상시킬 수 있다.
또, 상기 반도체집적회로장치의 동작속도의 고속화를 도모할 수 있다.
또, 상기 반도체집적회로장치의 고집적화를 도모할 수 있다.

Claims (19)

  1. 주면을 갖는 반도체기판, 상기 반도체기판내에 형성된 제1 및 제2 반도체영역, 상기 반도체기판내에 상기 제1 반도체영역과 제2 반도체영역 사이에 형성되는 채널형성영억, 상기 채널형성영역의 상부에 형성된 제1 게이트절연막, 상기 제1 게이트절연막의 상부에 형성된 플로팅게이트전극, 상기 플로팅게이트전극의 상부에 형성된 제2 게이트절연막 및 상기 제2 게이트절연막의 상부에 형성된 컨트롤게이트전극으로 이루어지는 메모리셀을 갖고, 상기 플로팅게이트전극에 핫캐리어를 주입하는 것에 의해 정보를 기억하고, 상기 주입된 캐리어를 플로팅게이트전극에서 상기 제1 반도체영역으로 상기 제1 게이트절연막을 통과한 터널링에 의해서 방출하는 것에 의해 정보를 소거하는 반도체기억장치에 있어서, 상기 제1 반도체영역의 도전형은 상기 제2 반도체영역의 도전형과 동일하고, 상기 제1 및 제2 반도체영역은 상기 반도체기판내에서 상기 플로팅게이트 전극의 하부로 연장하고 있고, 상기 제2 반도체영역의 플로팅게이트전극의 하부로 연장하고 있는 부분의 불순물농도는 상기 제1 반도체영역의 플로팅게이트전극의 하부로 연장하고 있는 부분의 불순물농도보다 낮은 반도체기억장치.
  2. 제1항에 있어서, 상기 제1 반도체영역은 불순물로써 As를 포함하고, 상기 제2 반도체영역은 불순물로써 As를 포함하고, 상기 제2 반도체영역의 As의 불순물농도는 상기 제1 반도체영역의 As의 불순물농보다도 낮은 반도체기억장치.
  3. 제2항에 있어서, 상기 반도체기판내에 있어서 상기 제1 반도체영역을 덮도록 제3 반도체영역이 형성되고, 상기 제3 반도체영역은 불순물로써 P를 포함하고, 상기 제3 반도체영역의 P의 불순물농도는 상기 제1 반도체영의 As의 불순물농도보다 낮은 반도체기억장치.
  4. 제1항 또는 제2항에 있어서, 상기 반도체기판내에 있어서 상기 채널형성영역의 적어도 제2 반도체영역측의 부분에 제4 반도체영역이 형성되고, 상기 제4 반도체영역은 상기 제2 반도체영역의 도전형과는 반대의 도전형이고, 상기 제4 반도체영역의 불순물농도는 상기 반도체기판의 불순물농도보다 높은 반도체기억장치.
  5. 제3항에 있어서, 상기 반도체기판내에 있어서 상기 채널형성영역의 적어도 제2 반도체영역측의 부분에서 제4 반도체영역이 형성되고, 상기 제4 반도체영역은 상기 제2 반도체영역의 도전형과는 반대의 도전형이고, 상기 제4 반도체영역의 불순물농도는 상기 반도체기판의 불순물농도보다 높은 반도체기억장치.
  6. 제1항에 있어서, 상기 플로팅게이트전극의 하부에서 상기 제1 반도체영역의 채널형성영역측으로의 연장은 상기 플로팅게이트전극의 하부에서 상기 제2 반도체영역의 채널형성영역측으로의 연장보다 큰 반도체기억장치.
  7. 제1항 또는 제6항에 있어서, 상기 제1 반도체영역의 접합깊이는 상기 제2 반도체영역의 접합깊이보다 깊은 반도체기억장치.
  8. 주면을 갖는 반도체기판, 상기 반도체기판내에 형성된 제1 및 제2 반도체영역, 상기 반도체기판내에서 상기 제1 반도체영역과 제2 반도체영역 사이에 형성되는 채널형성영역, 상기 채널형성영역의 상부에 형성된 제1 게이트절연막, 상기 제1 게이트절연막의 상부에 형성된 플로팅게이트전극, 상기 플로팅게이트전극의 상부에 형성된 제2 게이트절연막 및 상기 제2 게이트절연막의 상부에 형성된 컨트롤게이트전극으로 이루어지는 메모리셀을 갖고, 상기 플로팅케이트전극에 핫캐리어를 주입하는 것에 의해 정보를 기억하고, 상기 주입된 캐리어를 플로팅게이트전극에서 상기 제1 반도체영역으로 상기 제1 게이트절연막을 통과한 터널링에 의해서 방출하는 것에 의해서 방출하는 것에 의해 정보를 소거하는 반도체기억장치에 있어서, 상기 제1 반도체영역의 도전형은 상기 제2 반도체영역의 도전형과 동일하고, 상기 제1 및 제2 반도체영역은 상기 반도체기판내에서 상기 플로팅게이트 전극의 하부로 연장하고 있고, 상기 제1 반도체영역의 불순물농도는 상기 제2 반도체영역의 불순물농도보다 높고, 상기 제1 반도체영역은 정보의 소거동작시에 상기 컨트롤게이트전극과 상기 제1 반도체영역사이에 제1 전압이 인가되었을 때 상기 제1 반도체영역의 표면이 공핍화하는 것을 억제하는 높은 불순물농도로 형성되고, 상기 제2 반도체영역은 정보의 기억동작시에 선택메모리셀에 있어서 핫캐리어가 발생하고 또한 비선택메모리셀에 있어서 상기 플로팅게이트전극에서 상기 제2 반도체영역으로의 캐리어 터널링을 억제하는 낮은 불순물농도로 형성되는 반도체기억장치.
  9. 제8항에 있어서, 상기 제1 반도체영역은 불순물로써 As를 포함하고, 상기 제2 반도체영역은 불순물로써 As를 포함하고, 상기 제2 반도체영역은 As의 불순물농도는 상기 제1 반도체영역은 As의 불순물농도보다 낮은 반도체기억장치.
  10. 제9항에 있어서, 상기 반도체기판내에 있어서 상기 제1 반도체영역을 덮도록 제3 반도체영역이 형성되고, 상기 제3 반도체영역은 불순물로써 P를 포함하고, 상기 제3 반도체영역은 P를 불순물농도는 상기 제1 반도체영역은 As의 불순물농도보다 낮은 반도체기억장치.
  11. 제8항 또는 제9항에 있어서, 상기 반도체기판내에 있어서 상기 채널형성영역의 적어도 제2 반도체영역측의 부분에 제4 반도체영역이 형성되고, 상기 제4 반도체영역은 상기 제2 반도체영역의 도전형과는 반대의 도전형이고, 상기 제4 반도체영역의 불순물농도는 상기 반도체기판의 불순물농도보다 높은 반도체기억장치.
  12. 제10항에 있어서, 상기 반도체기판내에 있어서 상기 채널형성영역의 적어도 제2 반도체영역측의 부분에 제4 반도체영역이 형성되고, 상기 제4 반도체영역은 상기 제2 반도체영역의 도전형과는 반대의 도전형이고, 상기 제4 반도체영역의 불순물농도는 상기 반도체기판의 불순물농도보다 높은 반도체기억장치.
  13. 제8항에 있어서, 상기 플로팅게이트전극의 하부에서 상기 제1 반도체영역의 채널형성영역측으로의 연장은 상기 플로팅게이트전극의 하부에서 상기 제2 반도체영역의 채널형성영역측으로의 연장보다 큰 반도체기억장치.
  14. 제8항 또는 제13항에 있어서, 상기 제1 반도체영역의 접합깊이는 상기 제2 반도체영역의 접합깊이보다 깊은 반도체기억장치.
  15. 제1항 또는 제6항에 있어서, 상기 정보의 소거에 있어서 상기 플로팅게이트전극의 하부에 있어서의 상기 제1 반도체영역의 표면이 공핍화하는 것을 억제하는 높은 불순물농도로 상기 제1 반도체영역이 형성되는 반도체기억장치.
  16. 주면을 갖는 반도체기판, 상기 반도체기판내에 형성된 제1 및 제2 반도체영역, 상기 반도체기판내에서 상기 제1 반도체영역과 제2 반도체영역 사이에 형성되는 채널형성영역, 상기 채널형성영역의 상부에 형성된 제1 게이트절연막, 상기 제1 게이트절연막의 상부에 형성된 플로팅게이트전극, 상기 플로팅게이트전극의 상부에 형성된 제2 게이트절연막 및 상기 제2 게이트절연막의 상부에 형성된 컨트롤게이트전극으로 이루어지는 메모리셀을 갖고, 상기 콘트롤게이트전극과 제2 반도체영역에 상기 제1 반도체영역에 인가하는 전위보다 높은 전위를 인가하는 것에 의해 핫캐리어를 상기 플로팅게이트전극에 주입하고, 상기 컨트롤게이트전극과 제1 반도체영역 사이에 제1 전위를 인가하는 것에 의해 캐리어를 상기 플로팅게이트전극에서 상기 제1 반도체영역으로 상기 제1 게이트절연막을 통과한 터너링에 의해 방출하는 반도체기억장치에 있어서, 상기 제1 반도체영역의 도전형은 상기 제2 반도체영역의 도전형과 동일하고, 상기 제1 및 제2 반도체영역은 상기 반도체기판내에서 상기 플로팅게이트전극의 하부로 연장하고 있고, 상기 제1 및 제2 반도체영역은 각각 제1 불순물을 포함하고, 상기 제1 반도체영역의 제1 불순물의 불순물농도는 상기 제2 반도체영역의 제1 불순물의 불순물농도보다 높은 반도체기억장치.
  17. 제16항에 있어서, 상기 플로팅게이트전극의 하부에서 상기 제1 반도체영역의 채널형성영격측으로의 연장은 상기 플로팅게이트전극의 하부에서 상기 제2 반도체영역의 채널형성영역측으로의 연장보다 큰 반도체기억장치.
  18. 제16항 또는 제17항에 있어서, 상기 제1 반도체영역의 접합깊이는 상기 제2 반도체영역의 접합깊이보다 깊은 반도체기억장치.
  19. 제16항 또는 제17항에 있어서, 상기 정보의 소거에 있어서 상기 플로팅게이트전극의 하부에 있어서의 상기 제1 반도체영역의 표면이 공핍화하는 것을 억제하는 높은 불순물농도로 상기 제1 반도체영역이 형성되는 반도체기억장치.
KR1019890015182A 1988-11-09 1989-10-23 반도체집적회로장치 Expired - Lifetime KR0158871B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940026092A KR0158939B1 (ko) 1988-11-09 1994-10-12 반도체직접회로장치의 제조방법

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP63284587A JP3059442B2 (ja) 1988-11-09 1988-11-09 半導体記憶装置
JP63-284587 1988-11-09

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1019940026092A Division KR0158939B1 (ko) 1988-11-09 1994-10-12 반도체직접회로장치의 제조방법

Publications (2)

Publication Number Publication Date
KR900008673A KR900008673A (ko) 1990-06-03
KR0158871B1 true KR0158871B1 (ko) 1998-12-01

Family

ID=17680388

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019890015182A Expired - Lifetime KR0158871B1 (ko) 1988-11-09 1989-10-23 반도체집적회로장치

Country Status (3)

Country Link
US (13) US5300802A (ko)
JP (1) JP3059442B2 (ko)
KR (1) KR0158871B1 (ko)

Families Citing this family (80)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3059442B2 (ja) * 1988-11-09 2000-07-04 株式会社日立製作所 半導体記憶装置
JP2545762B2 (ja) * 1990-04-13 1996-10-23 日本電装株式会社 高耐圧ｍｉｓトランジスタおよびこのトランジスタを有する相補型トランジスタの製造方法
US5424567A (en) * 1991-05-15 1995-06-13 North American Philips Corporation Protected programmable transistor with reduced parasitic capacitances and method of fabrication
KR960012303B1 (ko) * 1992-08-18 1996-09-18 삼성전자 주식회사 불휘발성 반도체메모리장치 및 그 제조방법
JP3522788B2 (ja) * 1992-10-29 2004-04-26 株式会社ルネサステクノロジ 半導体集積回路装置
US5592003A (en) * 1992-12-28 1997-01-07 Nippon Steel Corporation Nonvolatile semiconductor memory and method of rewriting data thereto
JP3813638B2 (ja) 1993-01-14 2006-08-23 株式会社ルネサステクノロジ 半導体集積回路装置およびその製造方法
JP3297173B2 (ja) 1993-11-02 2002-07-02 三菱電機株式会社 半導体記憶装置およびその製造方法
TW360980B (en) * 1994-05-04 1999-06-11 Nippon Precision Circuits Single transistor EEPROM memory device
US5650960A (en) * 1994-05-18 1997-07-22 United Microelectronics Corporation Polysilicon programming memory cell
US5468981A (en) * 1994-09-01 1995-11-21 Advanced Micro Devices, Inc. Self-aligned buried channel/junction stacked gate flash memory cell
US5574685A (en) * 1994-09-01 1996-11-12 Advanced Micro Devices, Inc. Self-aligned buried channel/junction stacked gate flash memory cell
JP4070249B2 (ja) * 1994-11-22 2008-04-02 株式会社ルネサステクノロジ 半導体集積回路装置の製造方法
US5631178A (en) * 1995-01-31 1997-05-20 Motorola, Inc. Method for forming a stable semiconductor device having an arsenic doped ROM portion
US6475846B1 (en) 1995-05-18 2002-11-05 Texas Instruments Incorporated Method of making floating-gate memory-cell array with digital logic transistors
DE69528971D1 (de) * 1995-06-30 2003-01-09 St Microelectronics Srl Herstellungsverfahren eines Schaltkreises, der nichtflüchtige Speicherzellen und Randtransistoren von mindestens zwei unterschiedlichen Typen enthält, und entsprechender IC
JP3419597B2 (ja) * 1995-07-11 2003-06-23 株式会社日立製作所 半導体集積回路装置の製造方法
KR0183730B1 (ko) * 1995-08-24 1999-04-15 김광호 소자 분리 특성을 향상시킨 반도체 기억 장치 및 그 제조방법
CN1112768C (zh) * 1995-09-21 2003-06-25 松下电器产业株式会社 输出电路
US6787844B2 (en) * 1995-09-29 2004-09-07 Nippon Steel Corporation Semiconductor device including transistor with composite gate structure and transistor with single gate structure, and method for manufacturing the same
JP3498116B2 (ja) 1995-10-26 2004-02-16 株式会社ルネサステクノロジ 不揮発性半導体記憶装置
KR100207504B1 (ko) * 1996-03-26 1999-07-15 윤종용 불휘발성 메모리소자, 그 제조방법 및 구동방법
EP0821414A1 (en) * 1996-07-23 1998-01-28 Lucent Technologies Inc. CMOS compatible EPROM device
US6236085B1 (en) 1996-11-11 2001-05-22 Denso Corporation Semiconductor memory device having high-concentration region around electric-field moderating layer in substrate
JP2956633B2 (ja) * 1997-01-24 1999-10-04 日本電気株式会社 相補型ｍｏｓ半導体の製造方法
JP2000504504A (ja) * 1997-02-12 2000-04-11 ヒュンダイ エレクトロニクス アメリカ インコーポレイテッド 不揮発性メモリ構造
US6288423B1 (en) 1997-04-18 2001-09-11 Nippon Steel Corporation Composite gate structure memory cell having increased capacitance
JP3149937B2 (ja) * 1997-12-08 2001-03-26 日本電気株式会社 半導体装置およびその製造方法
US6023085A (en) 1997-12-18 2000-02-08 Advanced Micro Devices, Inc. Core cell structure and corresponding process for NAND-type high performance flash memory device
US6667511B1 (en) * 1997-12-18 2003-12-23 Advanced Micro Devices, Inc. NAND type core cell structure for a high density flash memory device having a unique select gate transistor configuration
US6121655A (en) * 1997-12-30 2000-09-19 Matsushita Electric Industrial Co., Ltd. Nonvolatile semiconductor memory device and method for fabricating the same and semiconductor integrated circuit
KR100258881B1 (ko) * 1998-02-27 2000-06-15 김영환 반도체 소자의 제조 방법
US6124157A (en) * 1998-03-20 2000-09-26 Cypress Semiconductor Corp. Integrated non-volatile and random access memory and method of forming the same
US6207991B1 (en) 1998-03-20 2001-03-27 Cypress Semiconductor Corp. Integrated non-volatile and CMOS memories having substantially the same thickness gates and methods of forming the same
JPH11289061A (ja) 1998-04-02 1999-10-19 Mitsubishi Electric Corp 半導体装置の製造方法
KR100270958B1 (ko) 1998-07-10 2000-11-01 윤종용 비휘발성 반도체 소자 및 그 제조방법
US6879340B1 (en) * 1998-08-19 2005-04-12 Micron Technology Inc. CMOS imager with integrated non-volatile memory
KR100278661B1 (ko) * 1998-11-13 2001-02-01 윤종용 비휘발성 메모리소자 및 그 제조방법
JP2000164736A (ja) * 1998-11-30 2000-06-16 Toshiba Corp 不揮発性半導体メモリ及びその製造方法
US6445617B1 (en) * 1999-02-19 2002-09-03 Mitsubishi Denki Kabushiki Kaisha Non-volatile semiconductor memory and methods of driving, operating, and manufacturing this memory
JP4084041B2 (ja) * 1999-06-17 2008-04-30 株式会社ルネサステクノロジ 半導体記憶装置及びその製造方法
US6808996B1 (en) * 1999-08-18 2004-10-26 Advanced Micro Devices, Inc. Method for protecting gate edges from charge gain/loss in semiconductor device
US6465835B1 (en) * 1999-09-27 2002-10-15 Advanced Micro Devices, Inc. Charge gain/charge loss junction leakage prevention for flash technology by using double isolation/capping layer between lightly doped drain and gate
DE69942862D1 (de) * 1999-12-06 2010-11-25 St Microelectronics Srl Herstellungsverfahren für nicht-flüchtige Schwebegatespeicherzellen und Kontrollschaltkreis
US6518122B1 (en) * 1999-12-17 2003-02-11 Chartered Semiconductor Manufacturing Ltd. Low voltage programmable and erasable flash EEPROM
KR20010063021A (ko) * 1999-12-21 2001-07-09 윤종용 불휘발성 반도체 메모리소자 및 그 제조방법
EP1157419A1 (en) * 1999-12-21 2001-11-28 Koninklijke Philips Electronics N.V. Non-volatile memory cells and periphery
US6660585B1 (en) * 2000-03-21 2003-12-09 Aplus Flash Technology, Inc. Stacked gate flash memory cell with reduced disturb conditions
TW497270B (en) * 2000-06-09 2002-08-01 Sanyo Electric Co Method for making semiconductors
JP2002009168A (ja) 2000-06-19 2002-01-11 Nec Corp 半導体装置及びその製造方法
US6774429B2 (en) * 2000-08-10 2004-08-10 Matsushita Electric Industrial Co., Ltd. Hybrid semiconductor device with a poly-metal gate structure
JP3686318B2 (ja) * 2000-08-31 2005-08-24 松下電器産業株式会社 半導体記憶装置の製造方法
JP2002118177A (ja) * 2000-10-11 2002-04-19 Toshiba Corp 半導体装置及びその製造方法
JP2002184879A (ja) * 2000-12-19 2002-06-28 Hitachi Ltd 半導体装置およびその製造方法
JP4325972B2 (ja) * 2001-01-30 2009-09-02 セイコーエプソン株式会社 不揮発性半導体記憶装置を含む半導体集積回路装置の製造方法
JP2002231833A (ja) * 2001-02-02 2002-08-16 Mitsubishi Electric Corp 半導体装置、不揮発性半導体記憶装置およびそれらの製造方法
JP3921363B2 (ja) * 2001-08-20 2007-05-30 松下電器産業株式会社 不揮発性半導体記憶装置の製造方法
US20060007772A1 (en) * 2002-03-19 2006-01-12 O2Ic, Inc. Non-volatile memory device
US7232717B1 (en) 2002-05-28 2007-06-19 O2Ic, Inc. Method of manufacturing non-volatile DRAM
JP4572500B2 (ja) * 2002-12-27 2010-11-04 ソニー株式会社 不揮発性半導体メモリ装置およびその動作方法
KR100532352B1 (ko) * 2003-08-21 2005-12-01 삼성전자주식회사 반도체 장치 및 반도체 장치의 제조 방법
US6972229B2 (en) * 2003-12-23 2005-12-06 02Ic, Inc. Method of manufacturing self-aligned non-volatile memory device
US7186612B2 (en) * 2004-01-28 2007-03-06 O2Ic, Inc. Non-volatile DRAM and a method of making thereof
US20050170586A1 (en) * 2004-01-29 2005-08-04 O2Ic, Inc., (A California Corporation) Method of manufacturing non-volatile DRAM
WO2005082497A1 (en) * 2004-02-25 2005-09-09 Dow Global Technologies, Inc. Apparatus for treating solutions of high osmotic strength
US20050219913A1 (en) * 2004-04-06 2005-10-06 O2Ic, Inc. Non-volatile memory array
JP2006054283A (ja) * 2004-08-11 2006-02-23 Nec Electronics Corp 不揮発性半導体記憶装置，及びその製造方法
US20060193174A1 (en) * 2005-02-25 2006-08-31 O2Ic Non-volatile and static random access memory cells sharing the same bitlines
US7759727B2 (en) * 2006-08-21 2010-07-20 Intersil Americas Inc. Method and apparatus for shielding tunneling circuit and floating gate for integration of a floating gate voltage reference in a general purpose CMOS technology
US8320191B2 (en) 2007-08-30 2012-11-27 Infineon Technologies Ag Memory cell arrangement, method for controlling a memory cell, memory array and electronic device
JP2009099722A (ja) * 2007-10-16 2009-05-07 Oki Semiconductor Co Ltd 半導体受光素子および照度センサ
JP2009206492A (ja) * 2008-01-31 2009-09-10 Toshiba Corp 半導体装置
JP5274878B2 (ja) * 2008-04-15 2013-08-28 パナソニック株式会社 半導体装置及びその製造方法
US8436411B2 (en) * 2009-01-06 2013-05-07 United Microelectronics Corp. Non-volatile memory
JP2010206163A (ja) * 2009-02-06 2010-09-16 Seiko Instruments Inc 半導体装置
US20120014183A1 (en) * 2010-07-16 2012-01-19 Pavel Poplevine 3 transistor (n/p/n) non-volatile memory cell without program disturb
JP5610930B2 (ja) * 2010-08-30 2014-10-22 三菱電機株式会社 半導体装置
US9437555B2 (en) * 2011-06-07 2016-09-06 Verisiti, Inc. Semiconductor device having features to prevent reverse engineering
JP2015056472A (ja) * 2013-09-11 2015-03-23 株式会社東芝 半導体装置
KR101788459B1 (ko) 2016-07-11 2017-10-20 매그나칩 반도체 유한회사 디스플레이 드라이버 ic 구조물

Family Cites Families (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3868187A (en) * 1972-08-31 1975-02-25 Tokyo Shibaura Electric Co Avalanche injection type mos memory
US4062699A (en) * 1976-02-20 1977-12-13 Western Digital Corporation Method for fabricating diffusion self-aligned short channel MOS device
JPS5397381A (en) * 1977-02-07 1978-08-25 Toshiba Corp Nonvoltile semiconductor memory
US4142926A (en) * 1977-02-24 1979-03-06 Intel Corporation Self-aligning double polycrystalline silicon etching process
JPS548988A (en) * 1977-06-23 1979-01-23 Fujitsu Ltd Semiconductor device
JPS5499531A (en) * 1978-01-12 1979-08-06 Nec Corp Semiconductor memory unit
DE2802838A1 (de) * 1978-01-23 1979-08-16 Siemens Ag Mis-feldeffekttransistor mit kurzer kanallaenge
US4258378A (en) * 1978-05-26 1981-03-24 Texas Instruments Incorporated Electrically alterable floating gate memory with self-aligned low-threshold series enhancement transistor
JPS6048111B2 (ja) * 1978-05-30 1985-10-25 日本電気株式会社 不揮発性半導体記憶装置
US4318216A (en) * 1978-11-13 1982-03-09 Rca Corporation Extended drain self-aligned silicon gate MOSFET
US4290077A (en) * 1979-05-30 1981-09-15 Xerox Corporation High voltage MOSFET with inter-device isolation structure
US4376947A (en) * 1979-09-04 1983-03-15 Texas Instruments Incorporated Electrically programmable floating gate semiconductor memory device
JPS5669866A (en) * 1979-11-09 1981-06-11 Fujitsu Ltd Semiconductor element
JPS56120166A (en) * 1980-02-27 1981-09-21 Hitachi Ltd Semiconductor ic device and manufacture thereof
US4573144A (en) * 1982-09-30 1986-02-25 Motorola, Inc. Common floating gate programmable link
JPS5974677A (ja) * 1982-10-22 1984-04-27 Ricoh Co Ltd 半導体装置及びその製造方法
JPS59110158A (ja) * 1982-12-16 1984-06-26 Fujitsu Ltd 半導体記憶装置
JPS59126674A (ja) * 1983-01-10 1984-07-21 Toshiba Corp 情報記憶用半導体装置
JPS60110171A (ja) * 1983-11-21 1985-06-15 Toshiba Corp 半導体記憶装置の製造方法
JP2515715B2 (ja) 1984-02-24 1996-07-10 株式会社日立製作所 半導体集積回路装置の製造方法
JPS60182174A (ja) * 1984-02-28 1985-09-17 Nec Corp 不揮発性半導体メモリ
JPH07112018B2 (ja) 1984-03-31 1995-11-29 株式会社東芝 半導体記憶装置
EP0164605B1 (en) * 1984-05-17 1990-02-28 Kabushiki Kaisha Toshiba Method of manufacturing nonvolatile semiconductor eeprom device
US5352620A (en) * 1984-05-23 1994-10-04 Hitachi, Ltd. Method of making semiconductor device with memory cells and peripheral transistors
JPH0722194B2 (ja) * 1984-07-24 1995-03-08 工業技術院長 不揮発性メモリ
US4698787A (en) * 1984-11-21 1987-10-06 Exel Microelectronics, Inc. Single transistor electrically programmable memory device and method
KR890004962B1 (ko) * 1985-02-08 1989-12-02 가부시끼가이샤 도오시바 반도체장치 및 그 제조방법
JPS61185363A (ja) * 1985-02-12 1986-08-19 Daiichi Denko Kk 着色被覆金属線の製造法
JPS622570A (ja) 1985-04-30 1987-01-08 テキサス　インスツルメンツ　インコ−ポレイテツド フロ−テイング・ゲ−ト電界効果トランジスタ
US4804637A (en) * 1985-09-27 1989-02-14 Texas Instruments Incorporated EEPROM memory cell and driving circuitry
JPS6298765A (ja) * 1985-10-25 1987-05-08 Fujitsu Ltd ダイナミツクランダムアクセスメモリ
US5189497A (en) 1986-05-26 1993-02-23 Hitachi, Ltd. Semiconductor memory device
JP3059442B2 (ja) 1988-11-09 2000-07-04 株式会社日立製作所 半導体記憶装置
US5472891A (en) 1986-05-26 1995-12-05 Hitachi, Ltd. Method of manufacturing a semiconductor device
US5340760A (en) * 1986-05-26 1994-08-23 Kazuhiro Komori Method of manufacturing EEPROM memory device
JP2555027B2 (ja) * 1986-05-26 1996-11-20 株式会社日立製作所 半導体記憶装置
US4835740A (en) * 1986-12-26 1989-05-30 Kabushiki Kaisha Toshiba Floating gate type semiconductor memory device
JPH0642547B2 (ja) * 1987-05-30 1994-06-01 株式会社東芝 不揮発性半導体メモリおよびその製造方法
JPS63252481A (ja) * 1987-04-09 1988-10-19 Toshiba Corp 不揮発性半導体メモリ
JPS63284587A (ja) 1987-05-18 1988-11-21 Canon Inc 接着または粘着型ホログラム
US4784966A (en) * 1987-06-02 1988-11-15 Texas Instruments Incorporated Self-aligned NPN bipolar transistor built in a double polysilicon CMOS technology
KR890001099A (ko) * 1987-06-08 1989-03-18 미다 가쓰시게 반도체 기억장치
FR2618011B1 (fr) * 1987-07-10 1992-09-18 Commissariat Energie Atomique Procede de fabrication d'une cellule de memoire
IT1225873B (it) * 1987-07-31 1990-12-07 Sgs Microelettrica S P A Catan Procedimento per la fabbricazione di celle di memoria eprom cmos con riduzione del numero di fasi di mascheratura.
US5153144A (en) * 1988-05-10 1992-10-06 Hitachi, Ltd. Method of making tunnel EEPROM
US4859619A (en) * 1988-07-15 1989-08-22 Atmel Corporation EPROM fabrication process forming tub regions for high voltage devices
JPH04102073A (ja) * 1990-08-21 1992-04-03 Toyo Commun Equip Co Ltd 電波暗室における測定機器等の移送機構

Also Published As

Publication number Publication date
US5904518A (en) 1999-05-18
US5629541A (en) 1997-05-13
US6255690B1 (en) 2001-07-03
US5300802A (en) 1994-04-05
JPH02129968A (ja) 1990-05-18
US5656522A (en) 1997-08-12
US6960501B2 (en) 2005-11-01
US5407853A (en) 1995-04-18
US20040191979A1 (en) 2004-09-30
KR900008673A (ko) 1990-06-03
US20020179963A1 (en) 2002-12-05
US20010038119A1 (en) 2001-11-08
US20060014347A1 (en) 2006-01-19
US20060172482A1 (en) 2006-08-03
JP3059442B2 (ja) 2000-07-04
US6451643B2 (en) 2002-09-17
US7399667B2 (en) 2008-07-15
US6777282B2 (en) 2004-08-17
US20080254582A1 (en) 2008-10-16
US7071050B2 (en) 2006-07-04
US5656839A (en) 1997-08-12

Similar Documents

Publication Publication Date Title
KR0158871B1 (ko) 반도체집적회로장치
KR950011025B1 (ko) 반도체 기억 장치
US7094652B2 (en) Semiconductor device and method of manufacturing the same
US7274075B2 (en) Nonvolatile semiconductor memory device having pair of selection transistors with different source and drain impurity concentrations and with different channel dopant concentrations
US5153144A (en) Method of making tunnel EEPROM
US8288219B2 (en) Method of forming a non-volatile memory cell using off-set spacers
USRE37959E1 (en) Semiconductor integrated circuit device and method of manufacturing the same
JPH11330280A (ja) チャネル消去／書込によるフラッシュメモリ―セル構造の製造方法およびその操作方法
US4330850A (en) MNOS Memory cell
KR20020050094A (ko) 반도체장치 및 그 제조방법
US6611459B2 (en) Non-volatile semiconductor memory device
KR0158939B1 (ko) 반도체직접회로장치의 제조방법
US6469348B2 (en) Nonvolatile semiconductor memory device
KR100546496B1 (ko) 비휘발성 반도체 기억 장치 및 그 제조 방법
JPH053304A (ja) マスクｒｏｍの製造方法
JP3059668B2 (ja) 半導体記憶装置の製造方法
JPH0366171A (ja) 半導体集積回路装置の製造方法
KR19990002554A (ko) 플래쉬 메모리 어레이 소자의 제조방법
KR100247225B1 (ko) 불휘발성 메모리 장치의 제조 방법
KR950011027B1 (ko) 반도체기억 장치의 제조방법
JPH118367A (ja) 不揮発性半導体記憶装置及びその製造方法
JPH06334156A (ja) Ｎｏｒ型フラッシュメモリ
JPS6145397B2 (ko)
JP2008103738A (ja) 半導体装置及びその製造方法
JPS6342165A (ja) 半導体記憶装置とその製造方法

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19891023

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19941012

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 19891023

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 19980227

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19980716

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 19980807

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 19980807

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20010731

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20020731

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20030801

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20040802

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20050801

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20060725

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20070723

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20080729

Start annual number: 11

End annual number: 11

PR1001 Payment of annual fee

Payment date: 20090714

Start annual number: 12

End annual number: 12

PR1001 Payment of annual fee

Payment date: 20100729

Start annual number: 13

End annual number: 13

PR1001 Payment of annual fee

Payment date: 20110729

Start annual number: 14

End annual number: 14

FPAY Annual fee payment

Payment date: 20120801

Year of fee payment: 15

PR1001 Payment of annual fee

Payment date: 20120801

Start annual number: 15

End annual number: 15

EXPY Expiration of term
PC1801 Expiration of term

Termination date: 20140207

Termination category: Expiration of duration