JPS63501044A - 金融関係用デ−タ処理システム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 金融関係用データ処理システム 技術分野 この発明は複数のペリフェラル装置を含みアプリケーション・プログラムを有す るパーソナル・コンピュータを含むデータ処理システムに関する。

この発明は荷に銀行のような金融関係で使用するに適したデータ処理に好適であ る。

背景技術 典型的なパーソナル・コンピュータ・システムの問題の１つは磁気テープ・リー グ、通帳プリンタ、キーボードなどのような周辺装置又はペリフェラル装置を使 用しなければならない金融機関において秘密データを使用することができないこ とである。又、現在使用中ノ多くの・ぐ−ソナル・コンピュータは金融機関で行 われているような多重機能動作を行わないということである。

この発明によると、パーソナル・コンビーータがインタフェース・パスを含み、 アダプタ・ボードが前記インタフェース・パスと複数の前記ペリフェラル装置に 接続された通信リンクとに接続され、前記アダプタ・ボードは前記通信リンクと 前記インタフェース・パスとを介して前記ペリフェラル装置と前記パーソナル・ コンビーータとの間のデータ転送を制御するようにした処理手段を含み、前記ア ダプタ・ボードは更に前記アプリケーション・プログラムに従い前記ノク−ソナ ル。

コンビーータと前記処理手段との間で転送されるべきデータを受信するよってし たラッチ手段を含み、前記データ処理システムが多重機能動作を実行するように したデータ処理システムを提供する。

この発明によるデータ処理システムの利点はシングルタスク又は動作であるＭＳ −ＤＯ３のようなソフトウェアを多重機能動作状態でランすることができること である。

この発明の好ましい待機によると、アダプタ・ボードが暗号化手段を含み、外部 ラインからの傍受を防止するような暗号化／復号化動作を行わせることができる 。暗号化手段はべりフェラル装置のようにアドレスすることができる。

図面の簡単な説明 次に、下記の添付図面を参照してその例によりこの発明の一実施例を説明する。

第１図は、金融処理環境で使用されるこの発明による一部斜視の全体図である。

第２図は、第１図の一部の更に詳細なブロック図である。

＠３図は、第１図のシステムに使用するソフトウェアとの関係で示す全体的ブロ ック図である。

第４図は、第２図の標準４リフエラル・インタフェース・アダプタの詳細を示す ブロック図である。

マットを示す図である。

第６図は、第５図のものと異なる処理段におけるコマンド・メツセージ・ホーマ ツＩｆ示す図でろる。

第７図は、第１図のペリフェラルの１つに送信てれるコマンド・メツセージ・ホ ーマットの図である。

発明を実施するための最良の形態 前述したように、パーソナル・コンピュータの使用は通常それらに典型的に考え られていた使用方法より拡張されるようになってきた。＄１図は銀行業務又は１ ２で全体的に示した金融システムにおける金融端末機（端末機Φ１及び参照番号 １０で示す）として機能することができるように変更したノ９−ソナル・コンピ ータ（ＰＣ）を示す。

金融システム１２は従来の通信ネットワーク（網）１６によって複数の端末機≠ １．す２及びその他の端末機（図に示していない）に接続されているホスト・コ ンピュータを含む。端末機＋２は端末機＋１に等しいものであるからブロック形 式でのみ示す。端末機≠１（１０で示す）は全体的にパス２４で示す通信リンク 又はインタフェース・パスを介して接続されている複数のペリフェラル（１８， ２０，２２のような）を有する。故に、端末機Φ２は複数のペリフェラル装置と 接続されてはいるが、同図にはべりフェラル２６のみを示す。ペリフェラル１８ ．２０．２２は従来のものでよく、例えば、夫々検証カードの磁気テープを読む カード・リーグ、通帳及びレシートにプ゛リントするプリンタ朶びデータを打込 むキーボードなどでよい。端末機ｌＯはアダプタ・ボードを挿入してより多能に することができるプラグインを含むインタフェース・パス２８を有する。そのよ うな第１図において、口約にするものであって、標準ペリフェラル・インタフェ ース・アダプタ・ボード（以下、　５ＰＩＡコード３ｏと呼ぶ）と称する。

第２図は、端末機１０及びペリフェラル１８．２０の更に詳細を示す。端末機１ ０は読出専用メモリー（ＲＯＭ　）　３２、ランダム・アクセス・メモリー（Ｒ ＡＭ　）３４、マイクロプロセッサ（ＭＰ）３６　、ディスプレイ３８、キーボ ード（図に示していない）を受侶するキーボード・インタフェース（ＫＢ−ＩＮ Ｔ　）　４０　、端末機１゜をホスト・プロセッサ１４に接続するインタフェー ス４２、端末機ｌＯを大刀装置４６（例えば、テープ・リーグのような）に接続 するインタフェース４４、端末機１０をインタフェース・パス２８に接続するイ ンタフェース４８、従来通りに接続してインテリジェント・ターミナルを構成す るように使用されるインタフェース及び制御ロジック５０を含む。端末機１０の レイアウトの図はその機能を理解しゃすくするようにしたもので、実際の形式又 はレイアウトはそれとは異なるかもしれない。

第２図のにリフェラル１８．２０は金融システムｌＯを含み、金融関係で使用さ れる従来のペリフェラルである。ペリフェラル１８はパス２４°に接続されてい る直列パス・トランシーバ５２と直列パス二次及びペリフェラル・ドライバ・プ ロセッサ（以下、ＫＩＪ−ｙエラル・プロセッサ５４と呼ぶ）とを含む。ペリフ ェラル１８は、更にこのにリフェラルに特有のペリフェラル制御回路５６を含む 。例えば、”ｅ　リフェラル１８は磁気検証カードの読取りに使用される磁気テ ープ・リーグである。回路５６は、例えば、検証カードを読取るためにその、（ ＩＪフェラル内の関係するハードウェア（図に示していない）とインタフェース するように設計された従来のものである。ペリフェラル２０はパス２４に接続さ れている直列パス・トランシーバ５２−１と、以下ペリフェラル・プロセッサ５ ４−１と呼ぶ直列パス二次及びペリフェラル・ドライバ・プロセッサェラルに特 有のペリフェラル制御回路５６−１を含む。

例えば、ペリフェラル２０は挿入された書式に、又はレシートにプリントするよ うにしたプリンタである。

回路５６−１は関係するプリント・ハードウェア（図に示していない）とインタ フェースする。例えば、ペリフェラル１８．２０は異なる作用を実行するもので あっても本質的に同一のもののように示しである。金融システム１０の特徴は、 例えばｄリフエシル１８゜２０．２６はメツセージ・ホーマット及びデータの転 送ニ関スる限り同一に取扱かわれる。これはシステム１２と共同するアプリケー ション・ソフトウェアを変更せずにペリフェラルを追加することを可能にするも のである。

第２図の５ＰＩＡ　＆−ド３０の説明の前にシステム１０に使用するソフトウェ アを全体的に説明しておいた方が良いと判断する。第３図は、そのため、第１図 のシステム１２と共同するソフトウェアを全体的に示す略図である。

前述したように、端末機１０はシステム１２に示すように金融関係で動作するこ とができるように変更されたものである。従って、第３図は、従来行われている ような端末機１０のＲＯＭ　３２　、又はＲＡＭ　３４に記憶することができる 金融アプリケーション・ソフトウェアを含むブロック５８を含む。典型的に、金 融アプリケーション・ソフトウェア（ブロック５８）はシステム１２が使用され るときに、ホスト・プロセッサ１４（又は磁気ディスク、図に示していない）か ら端末機ｌＯのＲＡ！ｉｌｆ　３４に毎日ロードされる。又、端末機’１０はブ ロック６０に示すような標準ディスク・オペレーティング・システムである標準 ＭＳ　−ＤＯ３を使用する。

ソフトウェアは、又標準ペリフェラル・インタフェース・マネジャ（ブロック６ ２）、キーボード・マネソヤ（フロック６４）、及びプリンタ・マネゾヤ（ブロ ック６６）を含み、各これらマネジャは端末機１ｏのＲＡＭ　３４に記憶するこ とができ、ソフトウェア・ドライバである標準被りフェラル・インタフェース・ ドライバ６８に接続でれる。インタフェース・ドライバ６８は必要なインタラブ ト・サービス・ルーチン及び同様なものを持ち、５ＰＩＡ　ｇ　−）’　３０と ブロック５８，６０゜６２．６４．６６との間の適当な接続を与える。ブロック ５８．６０に含まれているソフトウェアは従来の工業基準ソフトウェアでよく、 ブロック６２，６４゜６６．６８のソフトウェアは端末機ｌＯのために独特のオ ペレーティング・ソフトウェアである。

標準ペリフェラル・インタフェース・マネジャ（ブロック６２）はアプリケーシ ョン・ソフトウェア（ブロック５８）に最も近いソフトウェア・レベルノモノで あり、アプリケーション・ソフトウェア（ブロック５８）とインタフェース・ド ライバ６８（第３図）との間のインタフェースとして働く。インタフェース・マ ネジャ（プｏ７り６２）は、又ＰＡＳＣＡＩ、及びＢＡＳＩＣすどのような各種 ラングーゾを可能にする従来のＭＳ−ＤＯＳインスト−ラブル装置ドライバであ り、従来典型的に行われているようにこれらラングーゾに書込まれるプログラム 釦適応する。このインタフェース・ドライバ６８はソフトウェア・インタラブド を介して実施し、コマンドを送受信し、例えば１８．２０のようなペリフェラル に応答し又はそこから応答することによってＳＰ■Ａ、ｔ’−ド３０を制御する 再加入のインタラブド駆動子・ジュールである。

キービード・マネジャ（ブロック６４）は通常イーシック・ディスク・第４レー テイング・システムＣＢＤＯ３）とベーシック入力出カシステム（ＢｉＯ２）と の間で処理されるキーボード機能を制御するようにしたシステム１−２のような 金融関係で使用される場合の端末機１０のための好ましい特徴である。キーピー ド・マネソヤ（ブロック６４）はインタフェース・ドライバ６８を介してキービ ードをポーリングし、普通のＢＩＯＳキーぎ−ド機能をでえぎることによって、 ＢＤＯ３を介しキーボード（第１図のペリフェラル２２のような）に対してアプ リケーション・ソフトウェア（ブロック５８）をインタフェースする。この動作 はアプリケージ、ン・ソフトウェア（ブロック５８）に対して完全に透明である 。このことについては、詳細に後述する。

第４図は、第１図〜第３図の５ＰＩＡ　？−ド３０のブロック図である。５ＰＩ Ａ　ｙｊ？−ド３０は全体的に７０で示す標準被りフェラル・インタフェース・ プロセッサを含む◎５ＰＸＰ　７０はマイクロプロセッサ（ＭＰ）７２のような ゾＯセラｆと、ＲＯＭ　７４と、ＲＡＭ　７６と、５ＰＩＰ　７０を外部要素又 はＵＡＲＴ　１２４に接続するインタフェース７８と１種々の要素を共に接続し て５ＰＩＰ　７０がインテリジェント（情報）装置として動作できるようにした インタフェース及び制御ロジック８０とを含む。

又＊、　５ＰＩＡ　、ｊ−”−ド３０（第４図）はインタフェース・パス２８に 接続されている（リフェラル・アドレス・デコーダ８２を含む。（この実施例に おける）デコーダ８２はインタフェース・パス２８（第１図）に設置てれること ができる数個のボτド（図に示していない）のうちの１ゴードである５ＰＩＡ　 、Ｉ＝’−ド３０に使用される。

５ＰＩＡ＃’−ド３０は、更にインタフェース・パス２８をトパンド・データ・ ラッチ８４と、５ＰＬＡ　Ｍ−ド３０から端末機１０に送られたデータを記憶す るインボード・データ・ラッチ８６と、端末機１０と５ＰＩＡ　ｙｌ−’−ド３ ０との間のハンドシェーキング動作に使用されるステータス・ラッチ８８とを含 む。ラッチ８４，８６．８８はこの実施例では単一バイト・ラッチである。５Ｐ ＩＡ３０は、又処理中電力障害が発生したときに金融取引全部を記憶する従来の 不揮発性メモリー９０と、直列パス・トランシーバ９２と、暗号化クロセッサ９ ４とを含む。

システム１２の暗号化プロセッサ９４が５ＰＬＡポード３０に置かれているので 、パス２４を傍受している何者かが暗号化又は復号化したデータを使用してシス テム１２に使用されている暗号化方式を確かめようとしている場合、暗号化又は 復号化でれたデータはパス２４を介して通信することができない。

更に、他の特徴として、暗号化プロセッサ９４（第４図）　（５ＰＬＡヒート３ ０に置かれている）はあたかも１個のペリフェラル１８，２０．２２のようにア ドレスされる。一般的な例として、秘密データであると思われるデータがペリフ ェラル２０でプリントされる場合、端末機１０でランしている金融７ゾリクーシ 、ン・ソフトウェア（第３図のブロック５８）は暗号化プロセッサ９４をアドレ スして暗号化したデータを受信する。暗号化されたデータが暗号化プロセッサ９ ４に送信されている時間中、インタフェース・プロセッサ７０（第４図）はパス ２４からＳＰ　ＩＡボード３０を切断するよつ直列パス・トランシーバ９２に作 用する。これは、暗号化データはパス２４を介してペリフェラル１８゜２０．２ ２には出ていかないということを意味する。

暗号化プロセッサ９４が受信した暗号化データを復号化した後、それによって生 じた原データはインタフェース・プロセッサ７０のインタフェース７８を通し、 金融アプリケーション・ソフトウェア（ブロック５８）がそれを端末機１０に送 信することを要求するまでインバンド・データ・ラッチ８６に記憶される。その 後、このソフトウェア（ブロック５８）はべりフェラル２０をアドレスして、復 号化した原データがプリントされるべき場合、パス２４を介して被りフェラル２ ０に対して復号化原データを送信する。暗号化プロセッサ９４はペリフェラルと してアドレスされるが、暗号化及び復号化が行われている時間中、ｄ　リフェラ ル１８゜２０．２２に対するパス２４は５ＰＩＡゴード３０から切断される。こ こで成されるべき点は、端末機１０と４リフェラル１８，２０．２２との間を通 過するすべてのデータを暗号化及び復号化する必要がないということである。暗 号化されない原データが端末機１０からペリフェラル２０に対して送信されるべ き場合、例えば、金融アプリケーション・ソフトウェア（ブロック５８獄それを 暗号化プロセッサ９４に接続せずに、直接ペリフェラル２０に送信する。この実 施例による暗号化プロセッサ９４は従来のものであり、標準ＮＢＳ／ＤＥＳ暗号 化を使用する。

以上、金融システム１２に使用てれるハードウェア及びソフトウェアを全体的に 説明したが、いかにメツセージを端末機１０に及びそこから送られるかを詳細に 説明した方がよい。端末機１０からペリフェラルの１つに送信されるメツセージ が、例えば、コマンド・メツセージとして規定され、コマンド・メツセージに応 答してペリフェラルからくるメツセージを応答メツセージと呼ぶことにする。

１８のようなすべてのペリフェラルは、例えば、ファイル指向コマンド構造を使 用したファイルであってよく、それは端末機１０によってアクセスされる。これ らコマンドはアプリケーション（ブロック５８）からすべての被りフェラル（１ ８，２０，２２）に対する単一のロジック・インタフェース（５ＰＩＡボード３ ０）のインタフェースを可能にする。これらコマンドとそれらのコードは次のテ ーブル１に示すものを含む。

ｏｏｏｏｏ＝　リセット ００００１＝　ステータス読取り ０００１０＝　オーブン ０００１１＝　クローズ ００１００＝　タリー読取り ００１０１＝　タリー読取り及びクリヤ００１１０＝　次の読取り ００１１１＝　次の書込み ０１０１０＝　エコー ０１０１１＝　記録削除 ０１１００＝　ランダム記録の読取り ０１１０１＝　ランダム記録の書込み ０１１１、Ｏ＝　装置制御メモリー読出し０１１１１＝　装置制御メモリー書込 み１００００＝　ファイル作成 １０００１＝　ファイル削除 ここで使用するメツセージ・ホーマットは第５図に９６で示す。メツセージ・ホ ーマット９６はこの実施例ではバイト・サイズである装置アドレス９８を含み、 メツセージがアドレスされる被りフェラル１８を表示する。コマンド・コード１ ００ば１バイト幅であり、テーブル１に示す５バイナリ・ビットを含む。全コマ ンド・コードは次の８ビツト・ホーマットを有する。

−ＯｆｍＣＣＣＣＣ− ここで、 ０＝不使用 ｆ＝メツセージ・ホーマット ０＝データネ存在 １＝ＶＬＩ（可変長表示）データ存在 ｍ＝メツセージ・セグメントフラグ ０＝最終セグメント １＝他のセグメントが続く Ｃ＝コマンド 特定のコマンドに使用する５バイナリ・ビット・コードはテーブルｌに示す。

可変長表示（ＶＬＩ）１０２　（第６図）は送信される特定のメツセージの長さ を示す８ビツト・バイトである。

データ・フィールド１０４は、この実施例では１２８バイト幅までである。デー タが送られるとき、ＶＬｌｌ、０２はそのデータ・フィールド１０４の長さを表 示する。

前述のように、コマンド・メツセージは、例えば、端末機１０からペリフェラル １８．２０．２２に送信される。端末機１０のアプリケーション・ソフトウェア （第３図のブロック５８）からの各ルートはＭＳＤＯＳオイレーティング・シス テム６０を通るもの、インタフェース・マネジャ（第３図のブロック６２）ｔｌ −通るもの、インタフェース・ドライバ６８を通るものがある。他のルートとし ては、第３図の通路１０６を介してアプリケーション・ソフトウェア（ブロック ５８）から直接インタフェース・ドライバ６８にいくものがある。インタフェー ス６８に対してコマンド・メツセージ（ホーマット９６）の送信に使用される前 述の２つのルートのうちの特定のルートが金融アプリケーション・ソフトウェア （ブロック５８）によって決定される。

コマンド・メツセージがインタフェース・ドライバ６８（第３図）に到着したと き、ドライバ６８はコマンド・メツセージを受入れてメツセージ・シーケンス番 号１０８を付加して第６図に示すようなホーマット９６−１にする。更に、コマ ンド・メツセージにブロック・チェック・キャラクタ（ＢＣＣ）コード１１０を 付加する。メツセージ・シーケンス番号はインタフェース・ドライバ６８によっ て割当てられ、該ドライバ６８で使用され、応答メツセージを該当するコマンド ・メツセージと相関できるようにする。ＢＣＣコード１１０は従来のエラー・チ ェック方式によって引出され、インタフェース・ドライバ６８（第３図）と５Ｆ ＸＡｙｌ−”−ド３０との間のデータ転送の正確性のチェックに使用される。

グラケラ）１１２（第６図）に含まれているデータは％　別なコマンド・メツセ ージが送られたときに送ることができる選択的データである。

ホーマット９６−１（第６図）を有するコマンド・メツセージを５ＰＩＡピード ３０が受信すると、５ＰＩＡば一ド３０はメツセージ・シーケンス番号を外して 第７図にのとき、５ＰＩＡボード３０は装置アドレス９８及びコマンド・コード １００のための奇数・ぞリティを発生する。

この情報に誤りがないと仮定すると、ホーマット９６−２ス２４ｔ−介して（第 ３図）、例えば、アドレスされたペリフェラル１８．２０．２２に送信される。

前述したように、インタフ、エース・ドライバ６８（第３図）によって送信され たコマンド・メツセージはアウトバンド・データ・ラッチ８４（第４図）に送信 される。この時点において、ステータス・ラッチ８８はインタフェース・ドライ バ６８と５ＰＩＡボード３０との間のハンドシェーキング動作を実行するニホー マッ）９６−１（ｇ７図）に示すコマンド・メツセージは１．１度に１バイトづ つ５ＰＩＡボード３０に送られる。５ＰＩＰ７０（第４図）はそのＲＯＭ　７４ 又はＲＡＭ　７６に記憶されているルーチンを有し、全コマンド・メツセージが ５ＰＬＡボード３０に転送されるべきときを決定する。ＶＬ１１０２はバイトが 可変のデータ・フィールド１０４の長さを表示するということを思い出そう。コ マンド・メツセージがバイトごとに転送されると、該メツセージは５ＰＩＰ　７ ０のＲＡＭ７６に記憶される。又、コマンド・メツセージが５ＰＩＡボード３０ に転送されると、メツセージ・ホーマット９６−１はメツセージ・シーケンス番 号１０８（第６図）が外され、ＳＰ■Ｐ　７０　（第４図）に接続されているＲ ＡＭ　７６のバッファ部に記憶されるが、このメツセージ・シーケンス番号１０ ８は５ＰＩＰ　７０に使用されない。以上、この項で説明した動作を実行した後 、ホーマット９６−２で示すコマンド・メツセージはアドレスされている、例え ば１８．２０．２２のようなペリフェラルに対する送信準備完了となる。

ｉ　列パス・トランシーバ９２　（８４図）は従来のものであり、本質的にトラ ンシーバ９２はＲ３４８５Ｉ　Ｃ環境に使用されるＲ８４２２Ａ集積回路を含む 。この５ＰＬＡゴード３０のトランシーバ９２とペリフェラル１８にある直列バ ス・トランシーバ５２　（第２１ｇ）との間のインタフェース通信はマイクロプ ロセッサ通信用の“インテル・プロトコル″と称する既知の標準型を使用する。

装置アドレス９８（纂７図）がインタフェース・バス２４（第２図）に出力され たときに、バス２４の各ペリフェラルはアドレスを検査して特定のペリフェラル がアドレスでれているかどうか決定する。今、説明中の例の被りフェラル１８と は異なるアドレスを有する被りフェラル２０．２２は他の動作を行うかもしれな い。この例におけるアドレスされた被りフェラルである被りフェラル１８は５Ｐ ＩＡ　、ｔ’−ド３ｏがらコマンド・メツセージを受信する。コマンド・メツセ ージを受信したときに、ペリフェラル１８は、そのプロセッサ５４及び回路５６ （８２１９）ｅ介してそのコマンド・メツセージを実行する。

説明を先に進める前に、いかにコマンド・メツセージ９６がシステム１２内で処 理されるかについて詳細に説明する。前述したように、インタフェース・ドライ バ６８がメツセージ・シーケンス番号１０８を割当てたときに、全体のメツセー ジ９６−１（第６図）も端フェース・ドライバ６８は端末機１０のＭＰ３６によ って処理されるソフトウェアである。インタフェース・ドライバ６８は、又最近 メツセージ９６−１のアドレスをＲＡＭ　３６の他の部分に記憶し、該当するメ ツセージ・シーケンス番号を最近メツセージ９６−１に接続する。

装置アドレス（第５図）はメッセー２９６−１の部分である。前述したように、 インタフェース・ドライバ６８がコマンド・メツセージを５ＰＩＡボード３ｏに 送信する場合、その５ＰＩＰ　７０はメツセージ・シーケンス番号金除去して第 ７図のメツセージ・ホーマット９６−２ＶＣｆる。このとき、ＲＯＭ　７４又は ＲＡＭ　７６にあるルーチンと共同する５ＰＩＰ　７０は“３メツセージ交換＃ を実行して、コマンド・メツセージを１例えば、適当なペリフェラル１８．２０ ．２２に転送する。

Ｗ″３つのメツセージ交換”において、　５ＰＩＡボード３゜の５ＰＩＰ　７０ はホーマット９６−２を有する“コマンド・メツセージ”を、例えば２０のよう な被りフェラルに送信し、１行のプリントを実行する。そこで、ペリフェラル２ ０は５ＰＩＰ　７０に対して１応答”を送り、コマンド・メツセージを受信した ことを表示した後、５ＰＩＰ７０はペリフェラル２０に対して“承認＃を返信す る。

１３つのメツセージ交換”を行っている間中、データ交換は”単一進行方式”で 行われる。それは５ＰＩＰ　７０が“コマンド・メツセージ”を送り、ペリフェ ラル２０からの′″応答を待ち、そこで１承認”を返信する。

５ＰＩＰ　７０が１メツセージ・シーケンス番号“ヲイリフェラル２０に送信し なくても、５ＰＩＰ　７０に接続されているＲＡＭ　７６に保持されている。１ 応答“がこの例ではべりフェラル２０から返信され之ときに、その１応答”とＲ ＡＭ　７６　（現在の１つ、１つのみが作動している）にあるメツセージ・シー ケンス番号とが５ＰＩＰ　７０によって共に接続され、インボンド・データ・ラ ンチ８６（第４図）に記憶されて該当するコマンド・メツセージが完了したこと を表示する。５ＰＩＡボード３０のインボンド・データ・ラッチ８６はインタフ ェース・ドライバ６８（第３図）を介し、アプリケーション・ソフトウェア（ブ ロック５８）によって質問することができる。インタフェース・ドライバ６８は ＲＡＭ　３４にメツセージ・シーケンス番号及びコマンド・メツセージのアドレ スを記憶している（第６図のメツセージ・ホーマット９６−１のように）ので、 ドライバ６８は端末機１０のアプリケーション・ソフトウェア５８に転送するた めに、完全なコマンド・メツセージを装置アドレス９８と相関することができる 。

端末機１０と２０のようなペリフェラルの１つとの間に、いつにコマンド・メツ セージ及びその応答が送信されるかを説明したので、システム１２の利点につい て説明する。

ＭＳ　ＤＯＳオイレーティング・システム（第３図のブロック６０）は“多重動 作″ではなく、“単一”又は“シングル動作”といわれる“単一進行方式”で動 作するということを知るべきである。従来のペリフェラル・インタフェース・ド ライバがＭＳ　ＤＯＳオペレーティング・システムに接続ぐれたと＠に、“単− 進行方式”で動作する。すなわち、　ＭＳ　ＤＯＳオペレーティング・システム 及び共同する従来のドライバは”単一動作″を行い、例えば、プリンタ・ｄ　＋ ）フェラルで行われるべきプリント・コマンドが他の仕事に行く前に完了するま で待たなければならない。この発明の目的の１つはＭＳ　ＤＯＳオペレーティン グ・システムとシステム１２とを互換しうるようにすることであったが、それに 加え、システム１２を強化してそれを非同期又は多重機能動作で処理しうるよう にすることである。多重動作又は多重機能動作は“マルチプログラミングと定義 てれ、２つ又はそれ以上の動作又は仕事を同時実行又はインタリーグ実行するこ とである。これはシステム１２で達成てれ、この多重機能動作は“単一動作シス テム”であるＭＳ　ＤＯ３第４レーティング・システムに対して透明である。イ ンタフェース・ドライバ６８は、実際のピード３０が非同期動作を処理し、イン タフェース・ドライバ６８における変更は５ＰＩＡ　、に’−ド３０が非同期動 作を処理することができるようにし、インタフェース・ドライバ６８を介してキ ーボード・マネノヤ（第３図のブロック６４）及びプリンタ・マネジャ（ブロッ ク６６）ｔ−処理できるようにする。

アプリケーション・ソフトウェア（ブロック５８）のインタフェース・ドライバ ６８及びＳＰ■Ａｙｔ？−ド３０の利点が図に記載されていなくても、このシス テム１２の利点はそれら２つの要素によって達成される。例えば、アプリケージ 、ン・ソフトウェア（ブロック５８）カ１Ｍ５ＤＯＳオペレーティング・システ ム（プｉツク６０）を通して動作している間、プリンタ・ペリフエ　。

ラル２０におけるプリント動作を実行しているときに、前述の“単一進行動作“ 又は“単一機能動作“方式を実行する。これは、実際に、アプリケーション・ソ フトウェア（ブロック５８）は（リフェラル２０によるプリントが完了するまで 待たなければならないことを意味する。アプリケーション・ソフトウェア（ブロ ック５８）が待っている間、キーボード・マネジャ（ブロック６４）を使用し、 プリンタ・ペリフェラル、２０でプリントするべきデータを発行又は挿入するこ とができる。キーボード挿入データは５ＰＩＡボード３０のアウトボンド・ラッ チ８４に転送され、そこで５ＰＩＡボード３０の５ＰＩＰ　７０がソフトウェア （ブロック５８）による前のプリントの完了の後にそれをプリンタ・ペリフェラ ル２０に送信するよう決定するまで待つ。それ故、システムｌＯの処理量はイン タフェース・ドライバ６８及び５ＰＩＡ＆−ド３０によって行われる利益をアプ リケーション・ソフトウェア（ブロック５８）が設計てれていなくても増加する 。

システム１２の更にいくつかの利点を次に示す。

１、例えば、インテリジェント端末ｆｉ！１８．２０゜２２の制御システムを制 御するための安価な高度に融通性のあるシステムを提供する。

２、（５ＰＩＡゴード３０の一方の側にある）端末機１０からのタイミングは５ ＰＩＡ　コード３０の他の側のタイミングから分離され、マイクロプロセッサ７ ２は端末機１０の速度と異なる速度で動作することができる。

３　すべでの種類の金融ｄ　ＩＪフェラル（１８，２０゜２２のような）は容具 なるペリフェラル（１８，２０゜２２のような）のために別個のインタフェース ヲ持つ代りに１個のハードウェア・インタフェース（５ＰＩＡボード３０）を介 してインタフェースすることができる。

４、すべての種類の金融ペリフェラル（１８，２０゜２２のような）を単一のソ フトウェア・インタフェース（インタフェース・ドライバ６８）を介してインタ フェースすることができる。

５、屋内リンクでは典型的に保＠されていないパス２４（第１図）上のデータを 明らかにしたり、符号化データを露出しなければならないということなく、ＮＢ 　Ｓ　／Ｄ　ＥＳ暗号化を確実にすることができる。

システム１２に使用てれるハードウェアについての説明を更に追加する必要があ る。それは次のプリント動作において行うことにする。

システム１２の動作開始のとき、アプリケーション・ソフトウェア５８（第３図 ）はプリンタ２０を含む（リフェラルに対してリセット信号を発生する。そこで 、プリンタ２０はアプリケーション・ソフトウェア５８に対して情報を返信する ため、プリンタ２０の型、メモリー・サイズ及びそれらの型番号を知ることがで きる。

ソフトウェア５８はこれらの情報に基づき、プリンタ２０に問題があるかどうか を決定する。問題があれば端末機１０のディスプレイ３８に適当なメツセージを ディスプレイするよう作動する。

この例においてすべてが満足であると、ソフトウェア５８はテーブル１にリスト されている“オープン”コマンドを送信する。これは次のコマンドを受信するよ うプリンタ２０を”準備完了″にする。ソフトウェア５８からコマンドが送信さ れるたびごとに、検証コードが送られて、アドレスされている特定のボードとＬ テ５ＰＩＡ＆−ド３０（１６進コードによる）を識別する。それに使用するペリ フェラル・アドレス・デコーダ８２（＠４図）は、例えば、Ｔｅｘａｓ　Ｉｎｓ ｊｒｕｍｅｎｔｓソフトウェア５８からくる次のデータは前述のアウトボンド・ データ・ラッチ８４に送信されるコマンド・メツセージの最初の部分でろる゛。

ラッチ８４は、例えば、Ｔｅｘａｓ　Ｉｎｓｔｒｕｍｅｎｔｓ　Ｉｎｃ、製の７ ４Ｌ８３７４ランチを含むものでよい。ラッチ８６も７４ＬＳ３７４ｔ−含むも のでよい。このラッチ８４はデータがラッチ８４にあるときにインタラブドを発 生する（ライン１１４）回路であり、このインタラブド（ライン１１４）は５Ｐ ＩＰ　７０で使用され、データが５ＰＩＰ　７０で読まれるのをラッチ８４で待 っているということを表示している。ライン１１４のインタラブドは、又５ＰＩ Ｐ　７０で使用され、ステータス・ラッチ８８の適当なピットをアップデートし て、データがまだアウトバンド・データ・ラッチ８４にあることを端末機１０に 表示する。５ＰＩＰ　７０がアウトバンド・データ・ラッチ８４のデータを読取 るときに、５ＰＩＰ　７０による読取動作が、例えば、データ・ラッチ８４０回 路と共同するプリンタ・フ０７ゾ（図に示していない）の出力全変更することに よってインタラシトを発生し、この変更もステータス・ラッチ８８に記録される 。そこで、端末機１０は５ＰＩＰ　７０に送られたデータはそれによって読取ら れたということを知り。

アプリケーション・プログラム５８は次のデータ・バイトをアウトバンド・ｒ− タ・ラッチ８４に送り、ノロセッサが全メノセーノを送信するまで繰返す。コマ ンド・メツセージ９６内の可変長表示ＶＬＩ　（第５図の１０２）が送信される データの長−ｇｔ表示する。５ＰＩＰ７０は’ｌｉ［のコマンド・メツセージ９ ６のために受信するぺ＠データ・バイトの数を記録している。５ＰＩＰ７０がす べてのデータ・バイトを受信し次ときに、この例では５ＰＩＰ　７０がそのデー タの転送の準備が完了する。

この例のシリンドに進む前に、インタラシトの点について説明する。端末機ｌＯ に使用されている特定の中央処理ユニット（ＭＰ）３６はＩｎｔｅｌ　Ｃｏｒｐ 、ｆ８！の８０８８ＣＰＵでよい。インタフェース・パス２８を利用できるイン タラシトの数には限界があるため、５ＰＩＰ３０は１インタラシト・ラインのみ を使用することができた。

その結果、アラトノぐンド・データ・ラッチ８４力λらのインタラシト及びイン タぐンド・データ・ラッチ８６からのインタラシトを処理するための技術が必要 であった０使用される技術はインタラシト・エネーブル回路（ＥＮ、ＣＩＲ，） 　１１６の使用であった。アウトパ／ド°データ・ラッチ８４からくる通常のイ ンタラシト・ライン１１８はＥＮ、　ＣＩＲ，１１６に送られ、出力１２０は端 末機１０９ＭＰ３６に返送されるインタラブド・ライン１２２に接続される。端 末機１０は、アウトバンド・データ・ラッチ８４にデータを送信するときにそれ を知り、ＥＮ、　ＣＩＲ，ｌ　１６を可能化するため、５ＰＩＰ　７０がラッチ ８４からデータを読取ると、きに、ライン１２０のインタラシトをライン１２２ に通すことができる。端末機１０がデータをアウトバンド・データ・ラッチ８４ に送信していないとき、ＥＮ、　（ＪＲ１１６はディセーブルされるため、ライ ン１２２のインタラシトは実際はインバンド、・データ・ランチ８６からくるこ とになる。

この例によりプリントされるべきデータのすべてはこの処理によってＲＡＭ　７ ６に、記憶されるものと仮定する。５ＰＩＰ　７０はコマンド・メツセージ９６ の装置アドレスを認識してプリンタ２０にデータを送信する準備をする。この実 施例による５ＰＩＦ’　７０は、本質的に１チツプのマイクロコンピュータであ って、Ｔｅｘａｓ　１ｎｓｔｒｕ−ｒｒｒｅｎｔｓ　Ｉｎｃ、ｇの４７０４１で よい。゛タイブナ７ｏ４１はチッｆ自体（Ｄ上にユニバーサル・アシンクロナス ・レジ。

−パ・トランスミッタ（ＵＡＲＴ　）を有する。５ＰＩＰ７０に関するＵＡＲＴ 　１２４は第４図に示す。ここで強調すべき重要なことは、ＵＡＲＴ１２４はそ れ自体がそのチップの上にあるため、ＵＡＲＴ　１２４とＣＰＵ又はＭＰ７２と の間の通信はチップ自体の内部で行われるということでろる。

ＵＡＲＴ　１２４の出力は、ＵＡＲＴ　ｌ　２４からのバイナリ信号をインタフ ェース・ぐス２４を介してプリンタ２ｏに直列送信するための適当な波形に変換 する直列パス・トランシーバ９２　（Ｔｅｘａｓ　Ｉｎｓｔｒｕｍｅｎｔｓ　Ｉ ｎｃ・、　ｇの型式す７５１７６）に送信される。

ｆ　ＩＪンタ２０（第２図）は前述のトランシーバ９２（第４図）に同等の直列 パス・トランシーバ５２−１を含む。この実施例による直列パス二次及びペリフ ェラル・ドライバ・プロセッサ５４−１は、又５ＰＩＦ　７０用に使用されたも のに同等の型式す７０４１のチップ上にあるマイクロコンピュータを含む。プロ セッサ５４−１は。

のプリントを実行するペリフェラル制御回路５６−１に送信されるデータの受信 を行う。

ＦＩＧ、　１ ＦＩＧ、　３ ＦＩＧ、　５ 国際調査報告 ｍｗ、、ｍ＋　ａｍｉｃａｍ＊　ＩＩ＠、　ＰＣＴ／υＳ　８６１０１８１６

Claims (1)

1. 【特許請求の範囲】 １．複数のペリフェラル装置（１８，２０）を有しアプリケーション・プログラ ムを実行するパーソナル・コンピュータを含むデータ処理システムであって、前 記パーソナル・コンピュータ（１０）はインタフェース・バス（２８）を含み、 前記インタフェース・バス（２８）に、及び前記複数のペリフェラル装置（１８ ，２０）に接続された通信リンク（２４）に接続されたアダプタ・ボード（３０ ）を含み、前記アダプタ・ボード（３０）は前記通信リンク（２４）と前記イン タフェース・バス（２８）とを介して前記ペリフェラル装置（１８，２０）と前 記パーソナル・コンピュータとの間のデータ転送を制御する処理手段（７０）を 含み、前記アダプタ・ボード（３０）は前記パーソナル・コンピュータ（１０） と前記処理手段（７０）との間で前記アプリケーション・プログラムに従って転 送されるべきデータを受信するラッチ手段（８４，８６）を含み、前記データ処 理ンステムは多重動作を実行するようにしたデータ処理システム。 ２．前記データは前記アプリケーション・プログラムから引出されたコマンド・ メッセージのホーマットで及び前記ペリフェラル装置（１８，２０）から引出さ れた応答メッセージのホーマットで転送され、前記パーソナル・コンピュータ（ １０）は前記アプリケーション・プログラムを前記アダプタ・ボード（３０）に インタフェースするよう構成されたドライバ手段（６８）を含み、前記ドライバ 手段（６８）は前記コマンド・メッセージに対しシーケンス番号を割当てること により前記コマンド・メッセージとそれらに応答するメッセージとの間の相関を 与えるようにした請求の範囲１項記載のデータ処理システム。 ３．前記アダプタ・ボード（３０）は前記アプリケーション・プログラムに従い 前記データを暗号化及び復号化する暗号化手段（９４）を含み、各前記コマンド ・メッセージは前記複数のペリフェラル装置（１８，２０）及び前記暗号化手段 （９４）をアドレスする装置アドレスを含み、前記処理手段（７０）は前記暗号 化手段の装置アドレスを前記処理手段（７０）が受信したときはいつでも前記通 信リンク（２４）を前記アダプタ・ボード（３０）からディセーブルするように した請求の範囲２項記載のシステム。 ４．前記ラッチ手段は前記パーソナル・コンピュータ（１０）から前記処理手段 （７０）に転送されるデータをラッチするアウトバンド・ラッチ回路（８４）と 、前記処理手段（７０）から前記パーソナル・コンピュータ（１０）に転送され るデータをラッチするインバンド・ラッチ回路（８６）と、前記アウトバンド及 びインバンド・ラッチ回路（８４，８６）のステータスを前記パーソナル・コン ピュータ（１０）に表示するステータス・ラッチ回路（８８）とを含む請求の範 囲３項記載のシステム。 ５．前記処理手段（７０）は非同期レシーバ／トランスミッタ手段（１２４）を 有するチップ上にマイクロコンピュータ（７２）と、前記非同期レン−バ／トラ ンスミッタ手段（１２４）及び前記通信リンク（２４）に接続された直列バス・ トランシーバ（９２）とを含む請求の範囲４項記載のシステム。 ６．前記パーソナル・コンピュータ（１０）は前記マイク・ロコンピュータ（７ ２）の動作速度とは異なる速度で動作するプロセッサ（３６）を有する請求の範 囲５項記載のシステム。 ７．前記アプリケーション・プログラムは金融アプリケーション・プログラムで ある請求の範囲１項記載のシステム。 ８．前記複数のペリフェラル装置（１８，２０）はプリンタ、磁気テープ・リー ダ及びキーボードを含む請求の範囲７項記載のシステム。