JPH1116737A - インダクタアレイ - Google Patents

Abstract

(57)【要約】 【課題】 異なる差動信号の伝送ラインに接続されるイ
ンダクタ素子相互間に発生するクロストークを抑えるこ
とができるインダクタアレイを提供する。 【解決手段】 伝送対象となる源信号と同極性のホット
側信号を伝送するホット側ラインに挿入されるインダク
タ素子を形成する導体パターン１１ａ，１１ｃ，１１ｅ
と、源信号を反転した極性を有するコールド側信号を伝
送するコールド側ラインに挿入されるインダクタ素子を
形成する導体パターン１１ｂ，１１ｄ，１１ｆとを組と
し、異なる組の導体パターン間の距離Ｄ２を、同組内の
ホット側導体パターン１１ａ，１１ｃ，１１ｅとコール
ド側導体パターン１１ｂ，１１ｄ，１１ｆとの間の距離
Ｄ１よりも大きく設定したインダクタアレイを構成す
る。これにより、異なる源信号に対応する差動信号の伝
送ラインに挿入される導体パターン間の距離Ｄ２が増大
され、これらの導体パターン間における電磁結合が抑制
されるので、差動信号の伝送ラインのノイズ除去などに
用いる際に、異なる源信号の差動信号ライン間に生ずる
クロストークを抑制することができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、電子回路に組み込
んで使用されるインダクタ素子を複数個一体に形成した
インダクタアレイに関し、特にRS-422のような差動信号
ラインに挿入して用いるインダクタアレイに関するもの
である。

【０００２】

【従来の技術】近年、電子回路の小型化及び集積化が進
み、これに伴い個々の電子部品の複合化やアレイ化が行
われている。この様なアレイ電子部品の一例として、複
数個のインダクタ素子を一体化形成したインダクタアレ
イの需要も増大している。

【０００３】インダクタ素子は、近年の電子回路におい
ては専らノイズ除去のために用いられ、複数の信号ライ
ンのそれぞれにインダクタ素子を挿入する際に、小型に
形成され場所をとらないインダクタアレイが用いられて
いる。

【０００４】例えば、米国電子工業界（Electrical Ind
ustry Association :EIA）の標準規格であるＲＳ−４２
２を用いて、図２に示すように、ノイズの影響を低減す
るために、複数の信号Ｓ１〜Ｓ３のそれぞれを差動式に
よって伝送する際にも、差動信号ラインのホット側Ｓ１
h〜Ｓ３h及びコールド側Ｓ１c〜Ｓ３cのそれぞれにイン
ダクタ素子Ｌ1〜Ｌ6を挿入して、ノイズ除去対策を施し
ている。

【０００５】

【発明が解決しようとする課題】前述したようにインダ
クタアレイを用いると電子回路の小型化を図ることがで
きるが、インダクタアレイ内部においては各インダクタ
素子の間隔が狭くなり、これらの間の電磁結合によるク
ロストークが発生し易くなるという問題点があった。

【０００６】本発明の目的は上記の問題点に鑑み、異な
る差動信号の伝送ラインに接続されるインダクタ素子相
互間に発生するクロストークを抑えることができるイン
ダクタアレイを提供することにある。

【０００７】

【課題を解決するための手段】本発明は上記の目的を達
成するために請求項１では、伝送対象となる源信号を、
該源信号と同極性のホット側信号と、前記源信号を反転
した極性を有するコールド側信号とに変換した差動信号
の伝送ラインに挿入されるインダクタ素子を複数個一体
化形成したインダクタアレイであって、前記ホット側信
号を伝送するホット側ラインに挿入されるホット側イン
ダクタ素子と、前記コールド側信号を伝送するコールド
側ラインに挿入されるコールド側インダクタ素子とを組
とし、異なる組のインダクタ素子間の距離が、同組内の
ホット側インダクタ素子とコールド側インダクタ素子と
の間の距離よりも大きく設定されているインダクタアレ
イを提案する。

【０００８】該インダクタアレイによれば、前記ホット
側ラインに挿入されるホット側インダクタ素子と、前記
コールド側ラインに挿入されるコールド側インダクタ素
子とを組とし、異なる組のインダクタ素子間の距離が、
同組内のホット側インダクタ素子とコールド側インダク
タ素子との間の距離よりも大きく設定されているため、
異なる源信号に対応する差動信号の伝送ライン間の距離
が増大され、これらの伝送ライン間における電磁結合が
抑制される。

【０００９】また、請求項２では、請求項１記載のイン
ダクタアレイにおいて、前記インダクタアレイは複数の
磁性体層を積層してなると共に、前記インダクタ素子は
前記磁性体層上に形成された導体パターンからなり、少
なくとも隣り合う組のインダクタ素子は異なる磁性体層
上に形成された導体パターンから形成されているインダ
クタアレイを提案する。

【００１０】該インダクタアレイによれば、少なくとも
隣り合う組のインダクタ素子は異なる磁性体層上に形成
された導体パターンから形成されているため、同じ磁性
体層上に形成したときよりも隣り合う組のインダクタ素
子間の距離を大きく設定できる。

【００１１】また、請求項３では、請求項２記載のイン
ダクタアレイにおいて、前記インダクタ素子は、複数の
磁性体層上に形成された導体パターンをスルーホールに
よって接続してなるコイル導体によって構成されている
インダクタアレイを提案する。

【００１２】該インダクタアレイによれば、インダクタ
素子がコイル導体によって構成されるため、単一の磁性
体層に形成された導体パターンのみによってインダクタ
素子が形成される場合よりもインダクタンスの増加が可
能となる。

【００１３】

【発明の実施の形態】以下、図面に基づいて本発明の一
実施形態を説明する。図１は、本発明の第１の実施形態
におけるインダクタアレイを示す外観斜視図、図３は要
部分解斜視図、図４は平面図、図５は図４のＡ−Ａ線矢
視方向断面図である。図において、１０はインダクタア
レイで、直方体形状をなした磁性体からなるインダクタ
アレイ本体１０ａとその内部に設けられた導体からな
り、インダクタアレイ本体１０ａの対向する両端部に形
成された６対の外部電極１０ｂの間に６つのインダクタ
素子が構成されている。

【００１４】また、インダクタアレイ１０は、導体パタ
ーン１１ａ〜１１ｆが形成された磁性材料シ−ト１２、
及び導体パターンが形成されていない複数の磁性材料シ
−ト１３を積層して一体に形成される。

【００１５】磁性材料シ−ト１２の導体パターン１１ａ
〜１１ｆは銀を主成分とする導体によって形成され、各
導体パターン１１ａ〜１１ｆは、外部電極１０ｂが形成
される両端部を結ぶ直線状に形成され、それぞれが互い
に平行となるように配置されている。

【００１６】さらに、隣り合う導体パターン（１１ａ，
１１ｂ）（１１ｃ，１１ｄ）（１１ｅ，１１ｆ）を１組
として、同組内の導体パターン間の距離Ｄ１を必要最小
限に設定すると共に、この距離Ｄ１よりも隣り合う組の
導体パターン間の距離Ｄ２が大きくなるように、各導体
パターン１１ａ〜１１ｆが配置されている。

【００１７】各導体パターン１１ａ〜１１ｆのそれぞれ
の両端は外部電極１０ｂに導電接続されている。

【００１８】次に、前述したインダクタアレイ１０の製
造方法を説明する。例えばＦｅ₂ Ｏ₃ (50mol%)、ＺｎＯ
(25mol%)、ＮｉＯ(10mol%)、ＣｕＯ(10mol%)、ＭｎＯ(5
mol%) からなる高損失のフェライト材料を用いてドクタ
−ブレ−ド法によりグリ−ンシ−トを形成する。この
後、グリ−ンシ−トを所定の矩形に切断する。

【００１９】次に、銀を主成分とする導電材ペ−ストを
用い、グリ−ンシ−トに各導体パターン１１ａ〜１１ｆ
を印刷した後、導体パターン１１ａ〜１１ｆを印刷した
グリーンシートと導体パターン１１ａ〜１１ｆを印刷し
ないグリーンシートを編集して積層し、圧着して積層体
を形成する。

【００２０】次いで、前記積層体をインダクタアレイ本
体１０ａの形状に合わせて切断した後、例えば９００度
の温度で３時間焼成して磁性体（インダクタアレイ本体
１０ａ）を形成する。さらに、この磁性体の両端部の所
定位置に前記導体パターン１１ａ〜１１ｆの両端に導電
接続するように導電ペ−ストを塗布して、７５０度の温
度で焼付け、６対の外部電極１０ｂを形成する。これに
より直方体形状のインダクタアレイ１０が形成される。

【００２１】前述の構成よりなるインダクタアレイ１０
は、前述したＲＳ−４２２等の差動信号の伝送ラインに
挿入すると特にその効果を発揮する。即ち、前述した図
２の伝送回路において、伝送対象となる源信号Ｓ１〜Ｓ
３のそれぞれの１対の差動信号ライン（ホット側Ｓ１h
〜Ｓ３h及びコールド側Ｓ１c〜Ｓ３c）に、前述した組
となる導体パターン（１１ａ，１１ｂ）（１１ｃ，１１
ｄ）（１１ｅ，１１ｆ）からなるインダクタ素子を挿入
する。詳述すると、例えば図２におけるインダクタ素子
Ｌ１として導体パターン１１ａからなるインダクタ素子
Ｌa1、インダクタ素子Ｌ２として導体パターン１１ｂか
らなるインダクタ素子Ｌa2、インダクタ素子Ｌ３として
導体パターン１１ｃからなるインダクタ素子Ｌb1、イン
ダクタ素子Ｌ４として導体パターン１１ｄからなるイン
ダクタ素子Ｌb2、インダクタ素子Ｌ５として導体パター
ン１１ｅからなるインダクタ素子Ｌc1、インダクタ素子
Ｌ６として導体パターン１１ｆからなるインダクタ素子
Ｌc2をそれぞれ用いる。

【００２２】これにより、複数の信号Ｓ１〜Ｓ３のそれ
ぞれを差動式によって伝送する際に、差動信号ラインの
ホット側Ｓ１h〜Ｓ３h及びコールド側Ｓ１c〜Ｓ３cのそ
れぞれにインダクタ素子Ｌa1〜Ｌc2が挿入されているの
で、各信号ラインに重畳するノイズを除去することがで
きる。

【００２３】さらに、ホット側ラインＳ１h〜Ｓ３hに挿
入されるホット側インダクタ素子Ｌa1，Ｌb1，Ｌc1と、
これと隣り合うコールド側ラインＳ１c〜Ｓ３cに挿入さ
れるコールド側インダクタ素子Ｌa2，Ｌb2，Ｌc2とを組
とし、異なる組のインダクタ素子間の距離Ｄ２が、同組
内のホット側インダクタ素子とコールド側インダクタ素
子との間の距離Ｄ１よりも大きく設定されているので、
異なる源信号Ｓ１，Ｓ２，Ｓ３に対応する差動信号の伝
送ライン間の距離が増大され、これらの伝送ライン間に
おける電磁結合が抑制され、この電磁結合によって生ず
るクロストーク（混信）が抑えられる。

【００２４】また、１組の差動信号ラインに挿入するイ
ンダクタ素子の導体パターンの距離Ｄ１は必要最小限に
設定されているが、伝送対象が差動信号であるためクロ
ストークによる悪影響を生じることがない。

【００２５】従って、外観形状を大型化することなく従
来と同等の形状を保ち、信号伝送に対して悪影響を及ぼ
すクロストークを抑制できるインダクタアレイ１０を実
現することができた。

【００２６】次に、本発明の第２の実施形態を図６乃至
図８に基づいて説明する。図６は第２の実施形態におけ
るインダクタアレイを示す要部分解斜視図、図７は平面
図、図８は図７のＡ−Ａ線矢視方向断面図である。図に
おいて、前述した第１の実施形態と同一構成部分は同一
符号をもって表しその説明を省略する。また、第２の実
施形態のコンデンサアレイの外観は図１に示した第１の
実施形態のものと同等であり、第１の実施形態と第２の
実施形態の相違点は、導体パターン（１１ａ，１１ｂ）
（１１ｃ，１１ｄ）（１１ｅ，１１ｆ）を、磁性体層
（磁性材料シート層）の面方向には同位置であって、且
つ各組毎に異なる層に形成したことにある。

【００２７】即ち、１組目の導体パターン（１１ａ，１
１ｂ）を上層部に位置する磁性材料シート１４ａに、２
組目の導体パターン（１１ｃ，１１ｄ）を下層部に位置
する磁性材料シート１４ｂに、３組目の導体パターン
（１１ｅ，１１ｆ）を中層部に位置する磁性材料シート
１４ｃにそれぞれ形成した。

【００２８】これにより、異なる組の導体パターン間の
距離Ｄ２a，Ｄ２b，Ｄ２cは前述した第１の実施形態よ
りも増大されるため、第１の実施形態と同様に差動信号
の伝送ラインに用いる場合には、これらの伝送ライン間
における電磁結合がさらに抑制され、この電磁結合によ
って生ずるクロストーク（混信）が抑えられる。

【００２９】次に、本発明の第３の実施形態を図９乃至
図１１に基づいて説明する。図９は第３の実施形態にお
けるインダクタアレイを示す要部分解斜視図、図１０は
平面図、図１１は図１０のＡ−Ａ線矢視方向断面図であ
る。図において、前述した第２の実施形態と同一構成部
分は同一符号をもって表しその説明を省略する。また、
第３の実施形態のコンデンサアレイの外観は図１に示し
た第１の実施形態のものと同等であり、第２の実施形態
と第３の実施形態の相違点は、直線状の導体パターン１
１ａ〜１１ｆに代えてコイル状（螺旋状）の導体パター
ン（コイル導体パターン）によって６つのインダクタ素
子Ｌa1，Ｌa2，Ｌb1，Ｌb2，Ｌc1，Ｌc2を構成したこと
にある。

【００３０】即ち、１組目のインダクタンス素子Ｌa1，
Ｌa2のそれぞれは、上層部における上下に隣り合う２つ
の磁性材料シート１５ａ，１５ｂ上に形成したコイル導
体パターン１６a1，１６a2，１６b1，１６b2をスルーホ
ール１６cによって接続して構成されている。同様に、
２組目のインダクタンス素子Ｌb1，Ｌb2のそれぞれは、
下層部における上下に隣り合う２つの磁性材料シート１
７ａ，１７ｂ上に形成したコイル導体パターン１８a1，
１８a2，１８b1，１８b2をスルーホール１８cによって
接続して構成され、３組目のインダクタンス素子Ｌc1，
Ｌc2のそれぞれは、中層部における上下に隣り合う２つ
の磁性材料シート１９ａ，１９ｂ上に形成したコイル導
体パターン２０a1，２０a2，２０b1，２０b2をスルーホ
ール２０cによって接続して構成されている。

【００３１】これにより、異なる組のインダクタンス素
子を構成する導体パターン間の距離Ｄ２a，Ｄ２b，Ｄ２
cを大きく設定できるため、第１の実施形態と同様に差
動信号の伝送ラインに用いる場合には、これらの伝送ラ
イン間における電磁結合がさらに抑制され、この電磁結
合によって生ずるクロストーク（混信）が抑えられる。

【００３２】さらに、各インダクタンス素子Ｌa1〜Ｌc2
のそれぞれをコイル状の導体パターンによって構成した
ので、それぞれのインダクタンスの増大を図ることがで
きる。

【００３３】尚、前述した第１乃至第３の実施形態の構
成は一例であり、本発明がこれらに限定されることはな
い。

【００３４】

【発明の効果】以上説明したように本発明の請求項１に
よれば、差動信号のホット側ラインに挿入されるホット
側インダクタ素子と、コールド側ラインに挿入されるコ
ールド側インダクタ素子とを組とし、異なる組のインダ
クタ素子間の距離が、同組内のホット側インダクタ素子
とコールド側インダクタ素子との間の距離よりも大きく
設定されているため、異なる源信号に対応する差動信号
の伝送ライン間の距離が増大され、これらの伝送ライン
間における電磁結合が抑制されるので、差動信号の伝送
ラインのノイズ除去などに用いる際に、異なる源信号の
差動信号ライン間に生ずるクロストークを抑制すること
ができる。

【００３５】また、請求項２によれば、上記の効果に加
えて、少なくとも隣り合う組のインダクタ素子が異なる
磁性体層上に形成された導体パターンから形成されてい
るため、同じ磁性体層上に形成したときよりも隣り合う
組のインダクタ素子間の距離を大きく設定することがで
き、さらにクロストークを抑えることができる。

【００３６】また、請求項３によれば、上記の効果に加
えて、インダクタ素子がコイル導体によって構成される
ため、単一の磁性体層に形成された導体パターンのみに
よってインダクタ素子が形成される場合よりもインダク
タンスの増加が可能となる。

【図面の簡単な説明】

【図１】本発明の第１の実施形態におけるインダクタア
レイを示す外観斜視図

【図２】差動信号伝送ラインへのインダクタ素子挿入例
を示す図

【図３】本発明の第１の実施形態におけるインダクタア
レイを示す要部分解斜視図

【図４】本発明の第１の実施形態におけるインダクタア
レイを示す平面図

【図５】図４のＡ−Ａ線矢視方向断面図

【図６】本発明の第２の実施形態におけるインダクタア
レイを示す要部分解斜視図

【図７】本発明の第２の実施形態におけるインダクタア
レイを示す平面図

【図８】図７のＡ−Ａ線矢視方向断面図

【図９】本発明の第３の実施形態におけるインダクタア
レイを示す要部分解斜視図

【図１０】本発明の第３の実施形態におけるインダクタ
アレイを示す平面図

【図１１】図１０のＡ−Ａ線矢視方向断面図

【符号の説明】

１０…インダクタアレイ、１０ａ…インダクタアレイ本
体、１０ｂ…外部電極、１１ａ〜１１ｆ…導体パター
ン、１２，１３，１４ａ，１４ｂ，１４ｃ，１５ａ，１
５ｂ，１７ａ，１７ｂ，１９ａ，１９ｂ…磁性材料シー
ト、１６a1，１６a2，１６b1，１６b2，１８a1，１８a
2，１８b1，１８b2，２０a1，２０a2，２０b1，２０b2
…コイル導体パターン、１６c，１８c，２０c…スルー
ホール。

Claims (3)

【特許請求の範囲】
1. 【請求項１】 伝送対象となる源信号を、該源信号と同
   極性のホット側信号と、前記源信号を反転した極性を有
   するコールド側信号とに変換した差動信号の伝送ライン
   に挿入されるインダクタ素子を複数個一体化形成したイ
   ンダクタアレイであって、 前記ホット側信号を伝送するホット側ラインに挿入され
   るホット側インダクタ素子と、前記コールド側信号を伝
   送するコールド側ラインに挿入されるコールド側インダ
   クタ素子とを組とし、異なる組のインダクタ素子間の距
   離が、同組内のホット側インダクタ素子とコールド側イ
   ンダクタ素子との間の距離よりも大きく設定されている
   ことを特徴とするインダクタアレイ。
2. 【請求項２】 前記インダクタアレイは複数の磁性体層
   を積層してなると共に、前記インダクタ素子は前記磁性
   体層上に形成された導体パターンからなり、少なくとも
   隣り合う組のインダクタ素子は異なる磁性体層上に形成
   された導体パターンから形成されていることを特徴とす
   る請求項１記載のインダクタアレイ。
3. 【請求項３】 前記インダクタ素子は、複数の磁性体層
   上に形成された導体パターンをスルーホールによって接
   続してなるコイル導体によって構成されていることを特
   徴とする請求項２記載のインダクタアレイ。