[go: up one dir, main page]

JPH10107563A - Analog switch circuit and photoreceiver / amplifier using the same - Google Patents

Analog switch circuit and photoreceiver / amplifier using the same

Info

Publication number
JPH10107563A
JPH10107563A JP8255885A JP25588596A JPH10107563A JP H10107563 A JPH10107563 A JP H10107563A JP 8255885 A JP8255885 A JP 8255885A JP 25588596 A JP25588596 A JP 25588596A JP H10107563 A JPH10107563 A JP H10107563A
Authority
JP
Japan
Prior art keywords
amplifier
voltage
analog switch
circuit
switch circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8255885A
Other languages
Japanese (ja)
Inventor
Shigetaka Noguchi
茂孝 野口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP8255885A priority Critical patent/JPH10107563A/en
Publication of JPH10107563A publication Critical patent/JPH10107563A/en
Pending legal-status Critical Current

Links

Landscapes

  • Control Of Amplification And Gain Control (AREA)
  • Optical Communication System (AREA)
  • Electronic Switches (AREA)

Abstract

(57)【要約】 【課題】 汎用性に富み、広い周波数帯域で高精度に動
作しする安価なアナログスイッチ回路を提供する。 【解決手段】 ホトダイオードPDiと、このホトダイオ
ードPDiからの受光電流を電圧に変換して増幅する増幅
器APiを有する受光増幅装置。増幅器APiの出力2と接地
EEとの間に互いに直列に接続された2つの抵抗R1,R
2と、これら抵抗相互の接続点と増幅器APiの出力2とに
各ソースSを夫々接続し、ドレインDを共通の出力端子
3に接続した2つの接合型FETJF1,JF2とからなる減
衰回路と、各接合型FETJF1,JF2をオン・オフさせる
制御信号を出力する制御回路5とで構成されるアナログ
スイッチ回路1を設ける。
(57) [Summary] To provide an inexpensive analog switch circuit which is versatile and operates with high accuracy in a wide frequency band. SOLUTION: A light receiving and amplifying device having a photodiode PDi and an amplifier APi for converting a light receiving current from the photodiode PDi into a voltage and amplifying the voltage. Two resistors R 1 and R 2 connected in series with each other between the output 2 of the amplifier APi and the ground V EE
2 and two junction type FETs JF 1 and JF 2 each having a source S connected to a connection point between these resistors and an output 2 of the amplifier APi, and a drain D connected to a common output terminal 3. An analog switch circuit 1 comprising a control circuit 5 for outputting a control signal for turning on / off each of the junction type FETs JF 1 and JF 2 is provided.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、ディジタルビデオ
ディスクプレーヤ等のピックアップ部のゲイン切り換
え、またはミニディスクプレーヤやマルチプレーヤなど
のディジタルオーディオ機器の電子ボリューム等に用い
られるアナログスイッチ回路に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an analog switch circuit used for switching a gain of a pickup section of a digital video disk player or the like, or an electronic volume of a digital audio device such as a mini disk player or a multiplayer.

【0002】[0002]

【従来の技術】従来、ディジタルオーディオ機器の電子
ボリュームに用いられるアナログスイッチ回路として、
例えば図9に示すようなものが知られている。このアナ
ログスイッチ回路は、ディジタルオーディオ信号を受け
る入力端子51と接地の間に4つの抵抗R1〜R4を互い
に直列に接続し、これら抵抗相互の接続点と上記入力端
子51とに各エミッタを接続し、各コレクタを増幅器5
2の入力端子に接続して4つのトランジスタTr1〜Tr4
を設けるとともに、入力端子53aからの指令信号に応
じたトランジスタのベースのみに制御回路53からオン
制御信号を送って、そのトランジスタを導通させるよう
になっている。4つの抵抗R1〜R4の抵抗値は、順次直
列接続されていくと減衰が一定デシベルずつ増えるよう
に選ばれている。従って、入力されたディジタルオーデ
ィオ信号は、導通したトランジスタより入力端子51側
の抵抗を順に通って増幅器52に入力され、ここで一定
率で増幅されるので、出力端子54からは、接地に近い
トランジスタが導通するほど低レベルのディジタルオー
ディオ信号が出力される。
2. Description of the Related Art Conventionally, as an analog switch circuit used for an electronic volume of a digital audio device,
For example, the one shown in FIG. 9 is known. The analog switch circuit connects four resistors R 1 to R 4 in series with each other between the ground and the input terminal 51 for receiving a digital audio signal, each emitter to the junction of these resistors interacts with the said input terminal 51 Connect each collector to amplifier 5
2 input terminals and four transistors Tr 1 to Tr 4
And an ON control signal is sent from the control circuit 53 only to the base of the transistor in accordance with the command signal from the input terminal 53a, thereby turning on the transistor. The resistance values of the four resistors R 1 to R 4 are selected such that the attenuation increases by a constant decibel as they are connected in series. Therefore, the input digital audio signal is input to the amplifier 52 through the resistance of the input terminal 51 side from the conducting transistor in order, and is amplified at a constant rate. Are conducted, the lower the level of the digital audio signal is output.

【0003】しかし、図9のアナログスイッチ回路で
は、スイッチング素子としてバイポーラトランジスタT
r1〜Tr4を用いているので、トランジスタが導通したと
きそのベースに流れるベース電流の影響で、入力端子5
1からの入力信号が1/hFE(=エミッタ接地のトラン
ジスタの電流増幅率)だけ減衰されて、正確な信号減衰
量が得られない。そのため、このアナログスイッチ回路
は、正確な減衰量が要求されるディジタルオーディオ機
器の電子ボリュームには適しない。また、バイポーラト
ランジスタTr1〜Tr4は、コレクタからエミッタへは電
流を流すことができないため、双方向へ電流を流す必要
がある回路のスイッチング素子には用いることができ
ず、汎用性に欠ける。
However, in the analog switch circuit shown in FIG. 9, a bipolar transistor T is used as a switching element.
because of the use of r 1 to Tr 4, the influence of the base current flowing through the base when the transistor is conductive, the input terminal 5
The input signal from 1 is attenuated by 1 / h FE (= current amplification factor of a transistor with a common emitter), and an accurate signal attenuation cannot be obtained. Therefore, this analog switch circuit is not suitable for an electronic volume of a digital audio device that requires an accurate attenuation. In addition, since bipolar transistors Tr 1 to Tr 4 cannot flow current from the collector to the emitter, they cannot be used as switching elements of a circuit that needs to flow current in both directions, and lack versatility.

【0004】ここで、スイッチング素子として、ユニポ
ーラトランジスタであるC(Complementary)-MOSトラ
ンジスタを用いれば、ゲートの入力インピーダンスが非
常に高くてゲート電流が殆んど流れないので、正確な減
衰量が得られるうえ、電流を双方向に流すことができ
て、上述の欠点は解消される。しかしながら、C-MO
Sトランジスタは、バイポーラトランジスタに比して、
動作周波数帯域が狭く、オフセットにより精度が悪くな
るため、総てのスイッチング素子をC-MOSトランジ
スタにしてアナログスイッチ回路を構成すると、この回
路の入出力に高速または高周波数帯域で動作する増幅器
を接続するのが難しいという問題がある。従って、広い
周波数帯域に亘って正確に動作して汎用性に優れたアナ
ログスイッチ回路を実現するには、1つの半導体基板上
に、集積回路プロセスによってバイポーラトランジスタ
とC-MOSトランジスタを同時に形成することが必須
となる。
Here, if a C (Complementary) -MOS transistor, which is a unipolar transistor, is used as a switching element, the input impedance of the gate is very high and the gate current hardly flows, so that an accurate attenuation can be obtained. In addition, current can flow in both directions, and the above-mentioned disadvantages are eliminated. However, C-MO
The S transistor is, as compared with the bipolar transistor,
Since the operating frequency band is narrow and the accuracy is deteriorated due to the offset, if an analog switch circuit is configured using all the switching elements as C-MOS transistors, an amplifier operating at a high speed or a high frequency band is connected to the input / output of this circuit. There is a problem that it is difficult to do. Therefore, in order to realize an analog switch circuit that operates accurately over a wide frequency band and has excellent versatility, it is necessary to simultaneously form a bipolar transistor and a C-MOS transistor on one semiconductor substrate by an integrated circuit process. Is required.

【0005】一方、ディジタルビデオディスクプレーヤ
等のピックアップに用いられる従来の光増幅装置とし
て、例えば図10に示すようなものが知られている。こ
の光増幅装置は、アノードがGNDに接地され,光磁気ディ
スクからの反射光を受ける6つのホトダイオードPD1〜P
D6と、各ホトダイオードのカソード側に反転入力端子が
接続され,非反転入力端子が共通の中間電位Vsに接続さ
れた6つの増幅器AP1〜AP6と、各増幅器AP1〜AP6の反転
入力端子と出力端子間に接続された帰還抵抗R1またはR2
と、電源電圧Vccとからなる。図11は、図10中の1
組のホトダイオードPDiと増幅器APiを抜き出して示した
詳細回路図であり、増幅器APiは、ホトダイオードPDiか
らの受光電流信号を電圧信号に変換する電流-電圧変換
用差動増幅回路55と、信号に位相補償を施す位相補償
回路56と、信号をプッシュプル方式で増幅する出力回
路57と、この増幅器APiを動作,非動作にする信号を入
力するための制御信号入力端子58で構成される。かく
て、光磁気ディスクの記録情報に応じてホトダイオード
PDiから出力される受光電流は、増幅器APiで電圧に変換
されて増幅され、出力端子59から電圧信号Viとして
出力される。
On the other hand, as a conventional optical amplifying device used for a pickup of a digital video disk player or the like, for example, one shown in FIG. 10 is known. This optical amplifying device has six photodiodes PD 1 to PD whose anode is grounded to GND and receives reflected light from the magneto-optical disk.
And D 6, the inverting input terminal to the cathode side of each photodiode is connected, the non-inverting input terminal and the six amplifiers AP 1 ~AP 6 which is connected to a common intermediate potential Vs, the inverting of each amplifier AP 1 ~AP 6 Feedback resistor R 1 or R 2 connected between input and output terminals
And the power supply voltage Vcc. FIG. 11 corresponds to 1 in FIG.
FIG. 4 is a detailed circuit diagram showing a pair of photodiodes PDi and amplifiers APi extracted therefrom. The amplifiers APi each include a current-voltage conversion differential amplifier circuit 55 that converts a light receiving current signal from the photodiodes PDi into a voltage signal, It comprises a phase compensation circuit 56 for performing compensation, an output circuit 57 for amplifying a signal by a push-pull method, and a control signal input terminal 58 for inputting a signal for activating or deactivating the amplifier APi. Thus, according to the information recorded on the magneto-optical disk, the photodiode
The light receiving current output from PDi is converted into a voltage by the amplifier APi, amplified, and output from the output terminal 59 as a voltage signal Vi.

【0006】上記光増幅装置(図10)は、図示しない信
号処理部によって、6つの出力電圧信号のうちの4つの
電圧信号V1〜V4の差に基づいて演算等の信号処理を行
なって光磁気ディスクの表面に記録された信号を再生
し、残る2つの電圧信号V5,V6を入射光の位置合わせ
に用いている。ところで、最近の光磁気ディスクには、
ディスクの片面に2層にディジタル信号を記録したもの
があり、このような2層式のディスクでは、レーザ光の
反射光量が第1層と第2層とで異なる。従って、高いS
/N比や広い周波数帯域を確保して正確に信号を読み取
るためには、照射レーザを一定パワーにした場合は、受
光装置側で入射光量に対する電圧変化量を第1層と第2
層とで切り換えて、受光装置からの出力信号のレベルを
一定にする必要がある。
The optical amplifying device (FIG. 10) performs signal processing such as calculation based on a difference between four voltage signals V 1 to V 4 of the six output voltage signals by a signal processing unit (not shown). The signal recorded on the surface of the magneto-optical disk is reproduced, and the remaining two voltage signals V 5 and V 6 are used for positioning the incident light. By the way, recent magneto-optical disks include:
Some discs have digital signals recorded in two layers on one side of the disc. In such a two-layer disc, the amount of reflected laser light differs between the first layer and the second layer. Therefore, high S
In order to accurately read a signal while securing a / N ratio and a wide frequency band, when the irradiation laser is set to a constant power, the voltage change amount with respect to the incident light amount on the light receiving device side is changed to the first layer and the second layer.
It is necessary to switch between layers to make the level of the output signal from the light receiving device constant.

【0007】しかし、上記光増幅装置は、電圧変化量を
第1層と第2層とで切り換えるスイッチング回路が、図
10から分かるように増幅器APiの周囲になく、図11
に示した増幅器APiも、オン・オフの信号入力端子58
をもつだけで、ゲインを切り換えるスイッチング回路を
内蔵していない。従って、2層式のディスクに対応して
広い周波数帯域に亘って正確に動作して汎用性に優れた
光増幅器を得るためには、図9の電子ボリューム用のア
ナログスイッチ回路で述べたと同じ理由から、バイポー
ラトランジスタとC-MOSトランジスタを1つの半導
体基板上に一緒に形成してなるアナログスイッチ回路
を、上記増幅器APiに付加することが必須になる。
However, in the above-mentioned optical amplifying device, the switching circuit for switching the amount of voltage change between the first layer and the second layer is not provided around the amplifier APi as shown in FIG.
The amplifier APi shown in FIG.
And does not have a built-in switching circuit to switch the gain. Therefore, in order to obtain an optical amplifier having excellent versatility by operating accurately over a wide frequency band corresponding to a two-layer type disc, the same reason as described in the analog switch circuit for the electronic volume in FIG. Therefore, it is essential to add an analog switch circuit in which a bipolar transistor and a C-MOS transistor are formed together on one semiconductor substrate to the amplifier APi.

【0008】[0008]

【発明が解決しようとする課題】さて、ディジタル機器
のゲイン切換や電子ボリュームに用いられ、広周波数帯
域に亘って正確に動作する汎用性あるアナログスイッチ
回路に必須となる集積回路プロセス、つまりバイポーラ
トランジスタとC-MOSトランジスタを1つの半導体
基板上に形成する方法は、図12に示すとおりである。
即ち、この製造方法は、ステップS1で、P形半導体基
板の表面酸化膜をパターニングした後にN形元素を熱拡
散させてN+埋込層を形成し、ステップS2で、表面酸
化膜を全面剥離した上に気相成長法によりN層を成長さ
せ、ステップS3で、このN層表面の酸化膜をパターニ
ングし,その上に形成したシリケートガラスからP形元
素を上記N層に熱拡散させて、バイポーラ域とC-MO
S域を分離し、ステップS4で、ステップS1のN+
を上記N層を貫いて表面に繋ぐN+cc帯をN形元素の拡
散により形成する(コレクタ補償拡散)。次に、ステップ
S5で、C-MOS域の所定箇所にP形元素を熱拡散さ
せてPウエルを形成し、ステップS6で、バイポーラ,
C-MOS両域のP形素子,N形素子になる部分の酸化膜
形成とパターニングをし、ステップS7で、チャネル域
以外の部分をフィールドドープして表面反転電圧を決定
し、ステップS8で、ゲート部を高温酸化雰囲気にさら
して素子間を分離する局所酸化膜を形成する。
An integrated circuit process which is used for gain switching and electronic volume control of digital equipment and is indispensable for a versatile analog switch circuit which operates accurately over a wide frequency band, that is, a bipolar transistor. The method for forming the C-MOS transistor and the C-MOS transistor on one semiconductor substrate is as shown in FIG.
That is, in this manufacturing method, in step S1, a surface oxide film of a P-type semiconductor substrate is patterned and then an N-type element is thermally diffused to form an N + buried layer. In step S2, the surface oxide film is entirely stripped. Then, an N layer is grown by vapor phase epitaxy, and in step S3, an oxide film on the surface of the N layer is patterned, and a P-type element is thermally diffused from the silicate glass formed thereon to the N layer. Bipolar region and C-MO
The S region is separated, and in step S4, an N + cc band connecting the N + layer of step S1 to the surface through the N layer is formed by diffusion of an N-type element (collector compensation diffusion). Next, in step S5, a P-type element is thermally diffused into a predetermined portion of the C-MOS region to form a P-well, and in step S6, a bipolar transistor is formed.
Oxide film formation and patterning of the P-type element and the N-type element in both regions of the C-MOS are performed, and the surface inversion voltage is determined in step S7 by field-doping the portion other than the channel region in step S7. The gate portion is exposed to a high-temperature oxidizing atmosphere to form a local oxide film for separating the elements.

【0009】さらに、ステップS9で、C-MOS域の
チャネル部をホウ素でドープして閾値電圧を決定し、ス
テップS10で、バイポーラ域のベース部にホウ素を熱
拡散させ、ステップS11で、C-MOS域のゲート部
にポリシリコン電極を形成する。次に、ステップS12
で、バイポーラ域のエミッタ部およびNチャネルC-M
OS域のソース部とドレイン部にリンを熱拡散させてN
+層を形成し、ステップS13で、PチャネルC-MOS
域のソース部とドレイン部にホウ素を熱拡散させてP+
層を形成する。最後に、ステップS14で、バイポー
ラ,C-MOS両域のコンタクト部の酸化膜やシリケート
ガラス膜を開孔し、ステップS15で、アルミニウム等
で配線パターニングを行ない、ステップS16で、表面
をシリケートガラス等の保護膜で覆った後、電気的接続
が必要な部分を開孔して、バイポーラとC-MOSの両
トランジスタを具備した半導体基板が完成する。
Further, in step S9, the channel portion of the C-MOS region is doped with boron to determine a threshold voltage. In step S10, boron is thermally diffused in the base portion of the bipolar region. A polysilicon electrode is formed on the gate in the MOS region. Next, step S12
And the emitter region in the bipolar region and the N-channel CM
The thermal diffusion of phosphorus into the source and drain regions of the OS
+ Layer is formed, and in step S13, a P-channel C-MOS
The boron source part and the drain part of the frequency band by thermally diffusing P +
Form a layer. Finally, in step S14, an oxide film or a silicate glass film is opened in the contact portions of both the bipolar and the C-MOS. In step S15, wiring patterning is performed using aluminum or the like. In step S16, the surface is formed using silicate glass or the like. After covering with a protective film, a portion required for electrical connection is opened to complete a semiconductor substrate having both bipolar and C-MOS transistors.

【0010】ところが、上記従来の半導体基板の製造方
法は、1枚の半導体基板上に構造の異なるバイポーラと
C-MOSの両トランジスタを形成しているため、図1
2の1重矩形で囲んだ両トランジスタに共通のプロセス
に加えて、2重矩形で囲んだC-MOSトランジスタに
特有のプロセス(ステップS5,S9,S11,S13)が
必要になる。そのため、汎用性があり広周波数帯域で高
精度に動作させるべく、ディジタル機器のゲイン切換や
電子ボリュームに用いられるアナログスイッチ回路を、
バイポーラとC-MOSの両トランジスタを組み込んだ
1枚の集積回路で作ろうとすると、図9で述べたバイポ
ーラトランジスタのみの集積回路で作った従来例に比べ
て、上記C-MOSに特有のプロセスの分だけ工程数が
増え、製造日数が伸びるとともに、製造コストも上昇す
るという問題がある。
However, in the above-mentioned conventional method for manufacturing a semiconductor substrate, both bipolar and C-MOS transistors having different structures are formed on one semiconductor substrate.
In addition to a process common to both transistors surrounded by a double rectangle, a process (steps S5, S9, S11, S13) unique to a C-MOS transistor surrounded by a double rectangle is required. Therefore, in order to operate with high accuracy in a wide frequency band with versatility, an analog switch circuit used for gain switching and electronic volume control of digital equipment,
If an attempt is made to make a single integrated circuit incorporating both bipolar and C-MOS transistors, a process unique to the above-described C-MOS will be required compared to the conventional example formed with an integrated circuit having only bipolar transistors as shown in FIG. There is a problem in that the number of steps increases, the number of manufacturing days increases, and the manufacturing cost increases.

【0011】そこで、本発明の目的は、C-MOSトラ
ンジスタに代えて、動作は同様だが製造プロセスがバイ
ポーラトランジスタのそれに近い素子を用いることによ
って、ディジタル機器のゲイン切換や電子ボリュームに
汎用性をもって適用でき、広い周波数帯域で高精度に動
作するとともに、製造工数の削減により迅速かつ安価に
製造することができるアナログスイッチ回路およびこれ
を用いた受光増幅装置を提供することにある。
Therefore, an object of the present invention is to apply the invention to versatility in gain switching and electronic volume control of digital equipment by using elements similar in operation but similar in manufacturing process to bipolar transistors instead of C-MOS transistors. An object of the present invention is to provide an analog switch circuit which can operate with high accuracy in a wide frequency band, can be manufactured quickly and inexpensively by reducing the number of manufacturing steps, and a light receiving and amplifying device using the same.

【0012】[0012]

【課題を解決するための手段】上記目的を達成するた
め、請求項1のアナログスイッチ回路は、入力信号を複
数の接合型FETのオン・オフに応じて減衰させて出力
信号を出力する減衰回路と、上記接合型FETを選択し
てオン・オフさせる制御信号を出力する制御回路とを備
えたことを特徴とする。
According to a first aspect of the present invention, there is provided an analog switch circuit for attenuating an input signal according to ON / OFF of a plurality of junction FETs and outputting an output signal. And a control circuit that outputs a control signal for selecting and turning on and off the junction FET.

【0013】請求項1のアナログスイッチ回路では、制
御回路が特定の接合型FETに制御信号を出力し、この
制御信号によって特定の接合型FETがオン・オフし、
入力信号が上記オンオフに応じて減衰されて出力信号と
して出力される。ここで、接合型FETは、ピンチオフ
電圧にばらつきがあるが、この問題は電源電圧を入力信
号の最大振幅に応じて適切に設定することによって解消
でき、C-MOSトランジスタと同様、動作時にゲート
電流が殆んど流れないから正確な減衰量が得られ、オン
・オフされる電流を双方向に流せるので汎用性に富む。
しかも、接合型FETは、C-MOSトランジスタと異
なり、上記アナログスイッチ回路の他の構成要素である
バイポーラトランジスタと略同じ製造プロセスで作るこ
とができるので、製造工数の削減により迅速かつ安価に
製造できる。つまり、接合型FETとバイポーラトラン
ジスタを1枚の半導体基板に集積化して構成しうる上記
アナログスイッチ回路は、ディジタル機器のゲイン切換
や電子ボリュームに汎用性をもって適用でき、広い周波
数帯域で高精度に動作するのである。
In the analog switch circuit of the first aspect, the control circuit outputs a control signal to a specific junction FET, and the specific junction FET is turned on / off by the control signal.
The input signal is attenuated according to the on / off state and output as an output signal. Here, the junction FET has a variation in the pinch-off voltage, but this problem can be solved by appropriately setting the power supply voltage according to the maximum amplitude of the input signal. Since almost no current flows, an accurate amount of attenuation can be obtained, and the current to be turned on and off can be flowed in both directions, which is versatile.
In addition, unlike the C-MOS transistor, the junction type FET can be manufactured in substantially the same manufacturing process as the bipolar transistor which is another component of the analog switch circuit, so that it can be manufactured quickly and inexpensively by reducing the number of manufacturing steps. . In other words, the analog switch circuit, which can be configured by integrating a junction type FET and a bipolar transistor on a single semiconductor substrate, can be widely applied to gain switching and electronic volume control of digital equipment, and operates with high accuracy in a wide frequency band. You do it.

【0014】請求項2のホトダイオードと,このホトダ
イオードからの受光電流を電圧に変換して増幅する増幅
器を有する受光増幅装置は、請求項1のアナログスイッ
チ回路を備え、その減衰回路は、上記増幅器の出力と接
地との間に互いに直列に接続された複数の抵抗と、これ
ら抵抗相互の接続点と上記増幅器の出力とに各ソースを
夫々接続し、ドレインを共通の出力端子に接続した複数
の上記接合型FETとからなることを特徴とする。
According to a second aspect of the present invention, there is provided a light receiving and amplifying device having a photodiode and an amplifier for converting a light receiving current from the photodiode into a voltage and amplifying the voltage. A plurality of resistors connected in series with each other between the output and the ground, and a plurality of the above-mentioned plurality of sources each connected to a connection point of these resistors and the output of the amplifier, and a drain connected to a common output terminal. And a junction type FET.

【0015】請求項2のホトダイオードからの受光電流
を電圧に変換して増幅する受光増幅装置は、増幅器の出
力端に、接地に向けて直列接続された抵抗からなる分圧
抵抗と、各抵抗同士の接続点および上記出力端と,共通
の出力端子との間をスイッチング素子としての複数の接
合型FETで接続して、アナログスイッチ回路の減衰回
路を構成している。いま、アナログスイッチ回路の制御
回路から上記減衰回路の特定の接合型FETに制御信号
が出力されると、その接合型FETがオン・オフして特
定の分圧抵抗値に変化し、入力信号がこの分圧抵抗値に
応じた比率で増幅器によって減衰されて上記共通の出力
端子から出力される。この受光増幅装置のアナログスイ
ッチ回路も、C-MOSトランジスタに代えて接合型F
ETを用いているので、バイポーラトランジスタと共に
1枚の半導体基板に集積化して構成でき、請求項1で述
べたと同じ理由から受光増幅装置のゲイン切換に汎用性
をもって適用でき、広い周波数帯域で高精度に動作す
る。
According to a second aspect of the present invention, there is provided a light-receiving amplifying device for converting a light-receiving current from a photodiode into a voltage and amplifying the voltage, a voltage-dividing resistor including a resistor connected in series to the ground, And the output terminal and the common output terminal are connected by a plurality of junction-type FETs as switching elements to constitute an attenuation circuit of an analog switch circuit. Now, when a control signal is output from the control circuit of the analog switch circuit to a specific junction type FET of the above-described attenuation circuit, the junction type FET is turned on / off and changes to a specific voltage dividing resistance value, and the input signal is changed. The signal is attenuated by the amplifier at a ratio corresponding to the voltage dividing resistance value and output from the common output terminal. The analog switch circuit of this photoreceiver / amplifier is also a junction type F instead of a C-MOS transistor.
Since the ET is used, it can be integrated on a single semiconductor substrate together with the bipolar transistor, can be applied to the gain switching of the light receiving and amplifying device with versatility for the same reason as described in claim 1, and has a high accuracy in a wide frequency band. Works.

【0016】請求項3のホトダイオードと,このホトダ
イオードからの受光電流を電圧に変換して増幅する増幅
器を有する受光増幅装置は、請求項1のアナログスイッ
チ回路を備え、その減衰回路は、上記増幅器の出力と入
力の間に抵抗を接続するとともに、上記増幅器の出力と
入力の間に抵抗と上記接合型FETとを直列に接続して
なることを特徴とする。
According to a third aspect of the present invention, there is provided a light receiving and amplifying device having a photodiode and an amplifier for converting a light receiving current from the photodiode into a voltage and amplifying the voltage. A resistor is connected between the output and the input, and the resistor and the junction FET are connected in series between the output and the input of the amplifier.

【0017】請求項3の受光増幅装置では、アナログス
イッチ回路の制御回路から減衰回路の特定の接合型FE
Tに制御信号が出力されると、その接合型FETがオン
・オフして、特定の複数抵抗が並列接続されてその合成
抵抗値に相当する帰還が、ホトダイオードからの受光電
流を増幅する増幅器に加わる。従って、受光増幅装置の
増幅器からは、上記合成抵抗値に応じた比率で増幅され
た信号が出力される。この受光増幅装置のアナログスイ
ッチ回路も、C-MOSトランジスタに代えて接合型F
ETを用いているので、請求項2で述べたと同じ理由か
ら受光増幅装置のゲイン切換に汎用性をもって適用で
き、広い周波数帯域で高精度に動作する。
In the light receiving and amplifying device according to the third aspect, the specific junction type FE of the attenuation circuit is changed from the control circuit of the analog switch circuit.
When a control signal is output to T, the junction type FET is turned on and off, and a plurality of specific resistors are connected in parallel, and feedback corresponding to the combined resistance value is sent to an amplifier that amplifies the light receiving current from the photodiode. Join. Therefore, a signal amplified at a ratio corresponding to the combined resistance value is output from the amplifier of the light receiving amplifier. The analog switch circuit of this photoreceiver / amplifier is also a junction type F instead of a C-MOS transistor.
Since the ET is used, it can be applied to the gain switching of the light receiving and amplifying device with versatility for the same reason as described in claim 2, and operates with high accuracy in a wide frequency band.

【0018】[0018]

【発明の実施の形態】以下、本発明を図示の実施の形態
により詳細に説明する。図1は、本発明のアナログスイ
ッチ回路の等価回路図であり、このアナログスイッチ回
路1は、ディジタル信号を受ける入力端子2と接地(最
低電位)VEEの間に2つの抵抗R1,R2を直列に接続し、
両抵抗R1,R2の接続点および上記入力端子2と共通の
出力端子3との間にスイッチング素子SW2,SW1として表
わされた2つの接合型トランジスタを設けてなる減衰回
路4と、この減衰回路4にスイッチング素子SW1,SW2
オン・オフさせる制御信号を出力する2つの端子C1,C
2として表わされた制御回路5で構成される。そして、
制御回路5は、いずれか一方の端子のみにオン信号を出
力するので、端子C1のオン信号でスイッチング素子SW1
が導通すると、入力端子2に入ったディジタル信号が減
衰されずにそのまま出力端子3から出力される一方、端
子C2のオン信号でスイッチング素子SW2が導通すると、
入力ディジタル信号は抵抗値の比で内分されてR1/(R
1+R2)に減衰されて出力端子3から出力される。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described below in detail with reference to the illustrated embodiments. FIG. 1 is an equivalent circuit diagram of an analog switch circuit according to the present invention. This analog switch circuit 1 has two resistors R 1 and R 2 between an input terminal 2 receiving a digital signal and a ground (lowest potential) VEE. Are connected in series,
An attenuating circuit 4 comprising two junction transistors represented as switching elements SW 2 and SW 1 between a connection point of the two resistors R 1 and R 2 and between the input terminal 2 and the common output terminal 3; And two terminals C 1 , C 2 for outputting a control signal for turning on / off the switching elements SW 1 , SW 2 to the attenuation circuit 4.
It comprises a control circuit 5 represented as 2 . And
Control circuit 5, so that an ON signal or only one of the terminals, the switching elements SW 1 ON signal at the terminal C 1
Is turned on, the digital signal input to the input terminal 2 is output from the output terminal 3 without being attenuated. On the other hand, when the switching element SW 2 is turned on by the ON signal of the terminal C 2 ,
The input digital signal is internally divided by the ratio of the resistance values to obtain R 1 / (R
1 + R 2 ) and is output from the output terminal 3.

【0019】図2は、上記アナログスイッチ回路1の具
体例を示しており、この具体例では、入力端子2と接地
EEの間に図示の抵抗値をもつ4つの直列接続された抵
抗R1〜R4を設け、各抵抗相互の接続点および入力端子
と共通出力端子3との間に4つのPチャネル形の接合型
FETJF1〜JF4を設けて減衰回路4とするとともに、制
御回路5としての4つの端子C1〜C4から上記接合型F
ETJF1〜JF4のいずれか1つのみにオン信号を出力する
ようにしている。上記4つの抵抗の抵抗値は、導通する
単一の接合型FETが順にJF1からJF4に変化するに伴っ
て、分圧比により減衰回路4の減衰率が2デシベルずつ
増えるように決められている。
FIG. 2 shows a specific example of the above-described analog switch circuit 1. In this specific example, four series-connected resistors R 1 having the illustrated resistance values are provided between the input terminal 2 and the ground VEE. the to R 4 is provided, a four-junction FETJF 1 ~JF 4 of P-channel type with a damping circuit 4 is provided between the connection point and the input terminal of each resistor each other and a common output terminal 3, the control circuit 5 From the four terminals C 1 to C 4 as the connection type F
To only one of ETJF 1 ~JF 4 so that outputs an ON signal. Resistance value of the four resistors, a single junction type FET which conducts with the changes from JF 1 to JF 4 in order, is determined as the attenuation factor of the attenuator circuit 4 increases by 2 db by partial pressure ratio I have.

【0020】上記アナログスイッチ回路1の最大の特徴
は、スイッチング素子に接合型FETJF1〜JF4を用いた
ことである。接合型FETは、既に述べたように、入力
インピーダンスがC-MOSトランジスタと略同じ程度
に高くてゲート電流が殆んど流れないので、正確な減衰
量が得られるうえ、電流を双方向に流せるので、種々の
回路に適用できて汎用性に優れる。また、接合型FET
は、図12で述べたように、C-MOSトランジスタと
異なり、アナログスイッチ回路に必要な他のバイポーラ
トランジスタと略同じ製造プロセスで作れるので、接合
型FETとバイポーラトランジスタを1枚の半導体基板
に集積化して、製造工数の削減(図12のステップS5,
9,11,13参照)によりアナログスイッチ回路を迅速
かつ安価に製造することができる。
The greatest feature of the analog switching circuit 1 is for the use of junction FETJF 1 ~JF 4 to the switching element. As described above, the junction type FET has an input impedance almost as high as that of a C-MOS transistor and hardly allows a gate current to flow, so that an accurate attenuation can be obtained and current can flow in both directions. Therefore, it can be applied to various circuits and is excellent in versatility. Also, junction type FET
As described with reference to FIG. 12, unlike the C-MOS transistor, it can be manufactured in substantially the same manufacturing process as the other bipolar transistors required for the analog switch circuit, so that the junction FET and the bipolar transistor are integrated on one semiconductor substrate. To reduce manufacturing man-hours (Step S5 in FIG. 12,
9, 11, 13), the analog switch circuit can be manufactured quickly and inexpensively.

【0021】図3は、図2のアナログスイッチ回路1の
1つの接合型FETJFi(i=1〜4)とそれに係る端子C
iを含む制御回路5の詳細を示す等価回路図である。こ
の等価回路は、抵抗Ri(i=1〜4)の入力端子2側の接
続点Ji(i=1の場合は入力端子2)と出力端子3の間に
ソースSとドレインDを夫々接続して介設された接合型
FETJFiと、端子Ciからのオン信号(スイッチ閉)で接
合型FETJFiが導通したとき、そのゲート電圧を第1
電源電圧Vcc1と接地電位VEEの中間の中間電位VAに保
持するオン時電圧保持回路6と、端子Ciがスイッチ開
で接合型FETJFiが非導通のとき、そのゲート電圧を
第2電源電圧Vcc2よりもトランジスタQ3のベース-エ
ミッタ間電圧VBE(例えば0.7V)だけ低い値(Vcc2−V
BE)に保持するオフ時電圧保持回路7と、接合型FETJ
FiのゲートGから接地VEEに流れる電流を制御する電流
制御回路8で構成される。
FIG. 3 shows one junction type FET JFi (i = 1 to 4) of the analog switch circuit 1 of FIG.
FIG. 3 is an equivalent circuit diagram showing details of a control circuit 5 including i. In this equivalent circuit, a source S and a drain D are connected between a connection point Ji (input terminal 2 when i = 1) and an output terminal 3 of a resistor Ri (i = 1 to 4) on the input terminal 2 side. When the junction FET JFi is turned on by the ON signal (switch closed) from the terminal Ci and the junction FET JFi interposed therebetween, the gate voltage is set to the first voltage.
Power supply voltage Vcc 1 and on-time voltage holding circuit 6 for holding the middle of the intermediate potential V A of the ground potential V EE, when terminal Ci is junction FETJFi is nonconductive the switch open, the gate voltage second power supply voltage A value lower than Vcc 2 by the base-emitter voltage V BE (for example, 0.7 V) of the transistor Q 3 (Vcc 2 −V
BE ) and the off-state voltage holding circuit 7 and the junction type FETJ
The current control circuit 8 controls a current flowing from the gate G of Fi to the ground VEE .

【0022】上記オン時電圧保持回路6は、接合型FE
TJFiのソースSと接地VEEの間にベースBとコレクタ
Cを接続し、エミッタEを第2電源電圧Vcc2に接続し
て介設されたPNP形のトランジスタQ2と、このトランジ
スタQ2のエミッタEと接合型FETJFiのゲートGの間
に順方向に接続されたダイオードD1からなる。また、
上記オフ時電圧保持回路7は、第2電源電圧Vcc2にエ
ミッタEが、接合型FETJFiのゲートGにコレクタC
が夫々接続されたPNP形のトランジスタQ3と、このトラ
ンジスタQ3のコレクタCおよびベースBから夫々順方
向に第2電源電圧Vcc2に向けて接続されたダイオード
2,D3とからなる。さらに、上記電流制御回路8は、
接合型FETJFiのゲートGにコレクタCが、接地VEE
にエミッタEが夫々接続されたNPN形のトランジスタQ4
と、ベースBがダイオードD4(図4参照),D1を介し
て,コレクタCがダイオードD1を介して夫々上記トラン
ジスタQ4のコレクタCに接続されたNPN形のトランジス
タQ5(図4参照)と、上記トランジスタQ4のベースBに
ベースBが,エミッタEにエミッタEが夫々接続され、
端子Ciのスイッチ閉で導通するスイッチングトランジ
スタQ1とからなる。なお、上記トランジスタQ4とQ5
でカレントミラー回路を形成している。
The on-time voltage holding circuit 6 is a junction type FE.
Connect the base B and collector C between the source S and the ground V EE of TJFi, the PNP type which is interposed to connect the emitter E to the second power supply voltage Vcc 2 and transistor Q 2, the transistor Q 2 a diode D 1 connected in forward direction between the gate G of the junction type FETJFi the emitter E. Also,
The off-state voltage holding circuit 7 has an emitter E connected to the second power supply voltage Vcc 2 and a collector C connected to the gate G of the junction type FET JFi.
There the transistor Q 3 of the PNP type which are respectively connected, comprising the transistor Q 3 of the collector C and base B diode D 2 connected toward the second power supply voltage Vcc 2 respectively forward from, D 3 Prefecture. Further, the current control circuit 8
The collector C is connected to the gate G of the junction type FET JFi and the ground V EE
NPN transistor Q 4 with emitters E connected to
With, (see FIG. 4) base B is diode D 4, through D 1, transistor Q 5 of NPN type connected to the collector C of each said transistor Q 4 collector C via the diode D 1 (FIG. 4 a reference), the base B to the base B of the transistor Q 4 is, the emitter E is respectively connected to the emitter E,
A switching transistor Q 1 Tokyo to conduct the switch closed terminal Ci. The transistors Q 4 and Q 5
Form a current mirror circuit.

【0023】図4は、図3の等価回路の具体的な構成お
よび回路定数を示しており、図3と同じ部材には同一番
号を付している。図4では、図3の端子Ciをトランジ
スタQ9で置き換え、第1電源電圧Vcc1とトランジスタ
1の間および第2電源電源Vcc2とトランジスタQ2
間にオン・オフ用のトランジスタQ8およびQ10を設け
るとともに、トランジスタQ5と接地VEEの間にトラン
ジスタQ6,Q7を設けている。
FIG. 4 shows a specific configuration and circuit constants of the equivalent circuit of FIG. 3, and the same members as those of FIG. 3 are denoted by the same reference numerals. In FIG. 4, replaced by a transistor Q 9 terminals Ci of FIG. 3, the first power supply voltage Vcc 1 and between the transistor Q 1 and a second power supply Vcc 2 and the transistor Q 8 for on-off between the transistor Q 2 and provided with a Q 10, it is provided transistors Q 6, Q 7 between the transistor Q 5 and the ground V EE.

【0024】図3,4のアナログスイッチ回路は、次の
ように動作する。いま、端子Ciがスイッチオフの場
合、ベースBが第1電源電圧Vcc1の印加で"H"(VEE
0.7V以上)になるトランジスタQ1は、オンして電流I1
が流れ、これによりベースBがQ1と共通のトランジス
タQ4(Q1,Q4はカレントミラー回路)はオンし、このオ
ンでトランジスタQ4のCとEの間に電流がI1と同じだ
け流れるため、Q4のコレクタ電位が下がり、D2はオフ
し、D1はオンする。すると、上記オン時電圧保持回路
6が作動してゲート電圧がソース電圧と同電位の中間電
圧VAに保持され、その結果、接合型FETJFiのゲート
ソース間電圧VGSは"L"になって、接合型FETJFiが
オン状態になる。このオン状態では、接続点Jiに入力
された入力信号は、接合型FETJFiのソースSのみな
らずゲートGにも入力されるので、ゲートソース間電圧
GSは、入力信号の振幅の如何に拘わらず一定値つまり
上記中間電位VAに保持されて、安定したスイッチ動作
が実現される。
The analog switch circuit shown in FIGS. 3 and 4 operates as follows. Now, when the terminal Ci is switched off, the base B is set to “H” (V EE +) when the first power supply voltage Vcc 1 is applied.
(0.7 V or more), the transistor Q 1 is turned on and the current I 1
Flows, thereby turning on the transistor Q 4 whose base B is common to Q 1 (Q 1 and Q 4 are current mirror circuits), and when this is on, the current between C and E of the transistor Q 4 is the same as I 1 to flow only lowers the collector potential of the Q 4, D 2 is turned off, D 1 is turned on. Then, the on-time voltage holding circuit 6 operates to hold the gate voltage at the intermediate voltage VA having the same potential as the source voltage. As a result, the gate-source voltage V GS of the junction FET JFi becomes “L”. , The junction FET JFi is turned on. In this ON state, the input signal input to the connection point Ji is input not only to the source S of the junction FET JFi but also to the gate G, so that the gate-source voltage V GS is independent of the amplitude of the input signal. However, the switching operation is maintained at a constant value, that is, at the intermediate potential VA , and a stable switching operation is realized.

【0025】一方、端子Ciがスイッチオンの場合は、
ベースBがQ1と共通のトランジスタQ4はオフし、この
オフによりQ4のコレクタ電位が上がり、D2はオンし、
1はオフする。すると、上記オフ時電圧保持回路7が
動作して、ゲート電圧が(VCC2−VEE)に保持され、接
合型FETJFiのゲートソース間電圧VGSが"H"になっ
て、接合型FETJFiがオフ状態になる。
On the other hand, when the terminal Ci is switched on,
The transistor Q 4 whose base B is common to Q 1 is turned off, and the collector potential of Q 4 rises by this off, D 2 turns on,
D 1 is turned off. Then, the off-time voltage holding circuit 7 operates, the gate voltage is held at (V CC2 −V EE ), the gate-source voltage V GS of the junction FET JFi becomes “H”, and the junction FET JFi is turned off. It turns off.

【0026】図2〜4のアナログスイッチ回路では、ス
イッチング素子としてPチャネル形の接合型FETJFi
を用いているが、このFETのピンチオフ電圧Vpは、
0.7V〜2.3Vと大きくばらつく。そこで、この接合型F
ETJFiを確実にオフ状態にするために、第2電源電源
Vcc2を上記ばらつきの最大値を考慮して次の値に設定
している。即ち、Vcc2>Vopmax(入力信号の最大振幅)
+VBE(トランジスタQ3のベース-エミッタ間電圧)+
2.3 [V]
In the analog switch circuit shown in FIGS. 2 to 4, a P-channel junction type FET JFi is used as a switching element.
The pinch-off voltage Vp of this FET is
It varies greatly from 0.7V to 2.3V. Therefore, this joining type F
To ensure that the ETJFi is turned off, the second power supply Vcc 2 is set to the following value in consideration of the maximum value of the above-mentioned variation. That is, Vcc 2 > Vopmax (maximum amplitude of input signal)
+ V BE (base of the transistor Q 3 - emitter voltage) +
2.3 [V]

【0027】図5(A)は、時刻零にオン・オフ間で切り
換わる信号が図3の端子Ciに入力されたとき、これに
伴って出力端子3から出力されるノイズの経時変化を、
縦軸にノイズのピーク・トゥ・ピーク電圧Vpp,横軸に時
刻を取り、第2電源電圧Vcc2をパラメータにして示し
ている。この図から、第2電源電源Vcc2が10V,12
Vいずれの場合も、信号切換から28μsec経過後にノ
イズが出始めるが、ノイズのピークおよび持続時間は、
後者の方が前者よりも大きいことが分かる。一方、図5
(B)は、時刻零に図2の例えば接合型FETJF1の端子
1にオフからオンに,1つ接地側に接合型FETJF2
端子C2にオンからオフに夫々切り換わる信号が入力さ
れたとき、これらのFETがオンまたはオフに切り換わ
るタイミングを、縦軸にFETに印加されるゲートソー
ス間電圧VGSを取り、横軸およびパラメータを図5(A)
と同様にして示している。
FIG. 5 (A) shows the change over time of the noise output from the output terminal 3 when a signal that switches between on and off at time zero is input to the terminal Ci in FIG.
The vertical axis represents the noise peak-to-peak voltage Vpp, the horizontal axis represents time, and the second power supply voltage Vcc 2 is used as a parameter. From this figure, it can be seen that the second power supply Vcc 2 is
In both cases, noise starts to appear 28 μsec after signal switching, but the peak and duration of the noise are:
It can be seen that the latter is larger than the former. On the other hand, FIG.
2 (B) shows, at time zero, a signal which switches from OFF to ON to the terminal C 1 of, for example, the junction FET JF 1 of FIG. 2 and a signal which switches from ON to OFF to the terminal C 2 of the junction FET JF 2 to one ground side. When these FETs are turned on or off, the vertical axis shows the gate-source voltage V GS applied to the FETs, and the horizontal axis shows the parameters and the parameters in FIG.
It is shown in the same manner as.

【0028】図5(B)中で、3本の右下りの直線(G1波
形)は、FETJF1がオフからオンに切り換わる時点を示
し、3本の右上りの直線(G2波形)は、FETJF2がオン
からオフに切り換わる時点を示しているが、縦軸がFE
Tのピンチオフ電圧Vpに相当する1.2V以上の領域で
は、端子Ciの入力信号の切換りに拘わらずFETJFiが
完全にオフであり、ゲートソース間電圧VGSが負の領域
では、同様にFETJFiが完全にオンである。従って、
ゲートソース間電圧VGSが0〜1.2Vの領域内において、
第2電源電圧Vcc2が大きくなるほど、FETJF1がオン
になる時刻が遅れる一方、1つ接地側のFETJF2がオ
フになる時刻は早まることが分かる。つまり、上記領域
内では、第2電源電圧Vcc2が10V,12Vの場合は、
FETJF2がオフになってからFETJF1がオンになるま
でには時間があって両者が同時に長時間オフになるが、
第2電源電圧Vcc2が8Vの場合は、両者が同時にオフ
になる時間が短い。そして、アナログスイッチング回路
1(図2参照)のスイッチング素子である各接合型FET
JFi相互間のオン・オフ切り換えのタイミングのずれに
より、2つのFETが同時にオフする時間が長くなる
と、図5(A)のVcc2=10,12Vで示すように切換に
伴うノイズが発生する。また、両FETJF1,JF2が上述
とオン・オフ逆の切り換わり方をする場合は、同様の理
由で両FETが同時に長時間オンになってノイズが発生
する。
[0028] In FIG. 5 (B), the the three downhill linear (G1 waveform) shows a time when switched on FETJF 1 from OFF, three right upstream linear (G2 waveform) is FETJF 2 indicates a time point of switching from oN to oFF, but the vertical axis FE
In the region of 1.2 V or more corresponding to the pinch-off voltage Vp of T, the FET JFi is completely off regardless of the switching of the input signal of the terminal Ci, and similarly, in the region where the gate-source voltage V GS is negative, the FET JFi is similarly turned off. It is completely on. Therefore,
In the region where the gate-source voltage V GS is 0 to 1.2 V,
The second power supply voltage Vcc 2 increases, while the delayed time of FETJF 1 is turned on, it is seen that earlier time FETJF 2 of one ground side is turned off. That is, in the above-mentioned region, when the second power supply voltage Vcc 2 is 10 V or 12 V,
FETJF 2 is but two if there is a time from off to FETJF 1 is turned on is a long time off at the same time,
When the second power supply voltage Vcc 2 is 8 V, the time during which both are simultaneously turned off is short. Each junction type FET which is a switching element of the analog switching circuit 1 (see FIG. 2)
If the time during which the two FETs are simultaneously turned off becomes longer due to a difference in the on / off switching timing between the JFis, noise accompanying the switching is generated as shown by Vcc 2 = 10,12V in FIG. If the two FETs JF 1 and JF 2 are switched on and off in the opposite manner as described above, both FETs are simultaneously turned on for a long time for the same reason, and noise is generated.

【0029】かかるノイズを無くする第1の条件は、G
1波形の横軸との交点をTON,G2波形のVGS=Vp線との
交点をTOFFとすると、TON<TOFFになるような第2電
源電圧Vcc2を選ぶことであり、この実施の形態ではVc
c2を8V以下にしている。また、ノイズを無くする第2
の条件は、図4のトランジスタQ2,Q4に流れる電流値
の比IH/ILを最適化することである。図4は、上記電
流値の比を最適化した一例を示しており、この比IH
L=6を維持しつつ両電流値を増加させれば、切換時
のノイズを増大させることなく、スイッチングスピード
を上げることができる。
The first condition for eliminating such noise is G
T ON the intersection of the horizontal axis of the waveform, when the intersection of the V GS = Vp line G2 waveform and T OFF, is to choose a second power supply voltage Vcc 2 such that T ON <T OFF, In this embodiment, Vc
the c 2 is to 8V below. In addition, the second to eliminate noise
Is to optimize the ratio I H / I L of the current values flowing through the transistors Q 2 and Q 4 in FIG. FIG. 4 shows an example in which the ratio of the current values is optimized, and this ratio I H /
If both current values are increased while maintaining IL = 6, the switching speed can be increased without increasing noise at the time of switching.

【0030】図6は、図1〜5で述べたアナログスイッ
チ回路1を組み込んだ受光増幅装置の一例を示してい
る。この受光増幅装置は、図10の従来例で述べたと同
様の全体構造を有する装置の1組のホトダイオードPDi
と増幅器APiのみを示したもので、帰還抵抗Rfをもつ上
記増幅器APiの出力端子2に、アナログスイッチ回路1
を接続し、この回路1の出力端子3にゲイン1のバッフ
ァアンプ10を接続している。上記アナログスイッチ回
路1は、既述の如く、増幅器APiの出力端子2と接地V
EEとの間に直列に接続された2つの抵抗R1,R2と、これ
ら抵抗の接続点と上記出力端子2とに夫々ソースSを接
続し、ドレインDを共通の出力端子3に接続した2つの
接合型FETJF1,JF2とからなる減衰回路と、各接合型
FETJF1,JF2をオン・オフさせる制御信号を出力する
制御回路5とで構成される。なお、上記バッファアンプ
10は、エミッタフォロワ回路またはプッシュプル出力
回路に置き換えることができる。
FIG. 6 shows an example of a photoreceiver / amplifier incorporating the analog switch circuit 1 described with reference to FIGS. This photoreceiver / amplifier is a set of photodiodes PDi of a device having the same overall structure as described in the conventional example of FIG.
And an amplifier APi only. An analog switch circuit 1 is connected to an output terminal 2 of the amplifier APi having a feedback resistance Rf.
, And a buffer amplifier 10 having a gain of 1 is connected to the output terminal 3 of the circuit 1. As described above, the analog switch circuit 1 is connected to the output terminal 2 of the amplifier APi and the ground V.
Two sources R 1 and R 2 connected in series between EE and EE , a source S was connected to a connection point of these resistors and the output terminal 2, and a drain D was connected to a common output terminal 3. a damping circuit consisting of two junction type FETJF 1, JF 2 Prefecture, and a control circuit 5 for outputting a control signal for turning on and off each junction FETJF 1, JF 2. The buffer amplifier 10 can be replaced with an emitter follower circuit or a push-pull output circuit.

【0031】上記受光増幅装置は、次のように動作す
る。即ち、図示しないディジタルディスクプレーヤが、
一定パワーのレーザを2層式光磁気ディスクの下層に照
射してデータを読み取る場合は、入力端子5aからの指
令信号により制御回路5が接合型FETJF1のみをオン
にさせる。ホトダイオードPDiが低反射光量に応じて出
力する低電流信号は、増幅器APiで電圧信号に変換,一定
率で増幅されて低電圧信号になった後、オンの接合型F
ETJF1を経て減衰されることなくバッファアンプ10
に入り、そのままの強度つまり増幅率1で増幅されて出
力端子11から電圧信号として出力される。一方、ディ
スクの上層に照射してデータを読み取る場合は、制御回
路5が接合型FETJF2のみをオンにし、ホトダイオー
ドPDiから増幅器APiを経て出力される高電圧信号は、オ
ンの接合型FETJF2を経て減衰されてバッファアンプ
10に入り、そのままの強度で出力端子11から電圧信
号として出力される。従って、ホトダイオードPDiの受
光電流は、反射光が上層からか,下層からかで強,弱に変
化するが、出力端子11から出力される電圧信号のレベ
ルは、上,下層で相違せず、読み取られた信号は、同等
の周波数特性とS/N比特性をもつことになる。
The above-described light receiving and amplifying device operates as follows. That is, a digital disc player (not shown)
When reading data by irradiating a laser of constant power to the lower layer of the two-layer type optical disk, the control circuit 5 causes the turn on only the junction type FETJF 1 by a command signal from the input terminal 5a. The low current signal output from the photodiode PDi according to the low reflected light amount is converted into a voltage signal by the amplifier APi, amplified at a constant rate to a low voltage signal, and then turned on to the junction type F.
Buffer amplifier 10 without attenuation through ETJF 1
, And is amplified with the same intensity, that is, the amplification factor 1, and is output from the output terminal 11 as a voltage signal. On the other hand, when reading the data by irradiating the upper layer of the disk, the control circuit 5 turns on only the junction FETJF 2, a high voltage signal output through the amplifier APi from photodiode PDi is a junction type FETJF 2 ON After being attenuated, it enters the buffer amplifier 10 and is output as a voltage signal from the output terminal 11 with the same intensity. Therefore, the light receiving current of the photodiode PDi changes to a strong or weak level depending on whether the reflected light is from the upper layer or the lower layer. However, the level of the voltage signal output from the output terminal 11 does not differ between the upper and lower layers, and The obtained signals have equivalent frequency characteristics and S / N ratio characteristics.

【0032】上述のように、上記受光増幅装置のアナロ
グスイッチ回路1は、スイッチング素子としてC-MO
Sトランジスタに代えて、これと同等の高い入力インピ
ーダンスをもつうえ、回路要素である他のバイポーラト
ランジスタと略同じ製造プロセスで1枚の半導体基板上
に集積化できる接合型FETJF1,JF2を用いている。そ
して、この接合型FETのピンチオフ電圧Vpのばらつ
きを考慮して、正確なオン・オフ動作をさせるべく第2
電源電圧Vcc2を適切に設定するとともに、出力信号中
のノイズを抑えるべく、第2電源電圧Vcc2を適切に選
び、かつ接合型FETのオフ,オン時に第2電源電圧Vc
c2から接地VEEに流れる電流の比IH/ILが最適になる
ように諸回路定数を決定している(図4参照)。したがっ
て、出力信号の正確な減衰量が得られ、電流を双方向に
流せるから汎用性に富むうえ、製造工数の削減によりア
ナログスイッチ回路を迅速かつ安価に製造することがで
きる。
As described above, the analog switch circuit 1 of the above-mentioned light receiving and amplifying device uses a C-MO as a switching element.
Instead of S-transistors, use junction type FETs JF 1 and JF 2 which have the same high input impedance as this and can be integrated on one semiconductor substrate by the same manufacturing process as other bipolar transistors as circuit elements. ing. Then, in consideration of the variation of the pinch-off voltage Vp of the junction type FET, the second operation is performed to perform an accurate on / off operation.
The power supply voltage Vcc 2 is appropriately set, the second power supply voltage Vcc 2 is appropriately selected in order to suppress noise in the output signal, and the second power supply voltage Vc 2 is set when the junction FET is turned off and on.
Various circuit constants are determined so that the ratio I H / I L of the current flowing from c 2 to the ground V EE becomes optimal (see FIG. 4). Therefore, an accurate amount of attenuation of the output signal can be obtained, and the current can flow in both directions. Therefore, the versatility is enhanced, and the analog switch circuit can be manufactured quickly and inexpensively by reducing the number of manufacturing steps.

【0033】図7は、図1〜5で述べたアナログスイッ
チ回路1を組み込んだ受光増幅装置の他の一例を示して
いる。この受光増幅装置は、図10の従来例で述べたと
類似の全体構造を有するが、各増幅器APi(i=1〜6)の
出力端子と反転入力端子の間に2つの帰還抵抗Rfを並
列に配置し、1つのRfは直接,もう1つのRfは上述の
アナログスイッチ回路12を介して夫々接続してなる減
衰回路と、各アナログスイッチ回路12に共通のオン・
オフの制御信号を出力する制御回路としての制御端子V
mとを付加している。図8は、図7中の1組のホトダイ
オードPDi,増幅器APi,帰還抵抗Rf,アナログスイッチ回
路12および制御端子Vmを抜き出して示した詳細回路
図であり、増幅器APiは、ホトダイオードPDiからの受光
電流信号を電圧信号に変換する電流-電圧変換用差動増
幅回路15と、信号に選択された位相補償を施す位相補
償用素子切換回路16と、この回路からの出力信号をプ
ッシュプル方式で増幅する出力回路17で構成され、制
御端子Vmからの制御信号は、接合型FET12のゲー
トにオン・オフ制御信号を出力する増幅器APiの回路部
分に入力される。
FIG. 7 shows another example of the light receiving and amplifying device incorporating the analog switch circuit 1 described in FIGS. This light receiving and amplifying device has an overall structure similar to that described in the conventional example of FIG. 10, except that two feedback resistors Rf are connected in parallel between the output terminal and the inverting input terminal of each amplifier APi (i = 1 to 6). , One R f is directly connected to the other R f , and another R f is connected to the attenuating circuit via the analog switch circuit 12 described above.
A control terminal V as a control circuit that outputs an off control signal
m is added. FIG. 8 is a detailed circuit diagram showing a set of the photodiode PDi, the amplifier APi, the feedback resistor R f , the analog switch circuit 12 and the control terminal Vm in FIG. 7, and the amplifier APi is configured to receive light from the photodiode PDi. A current-voltage conversion differential amplifier circuit 15 for converting a current signal into a voltage signal; a phase compensation element switching circuit 16 for performing a selected phase compensation on the signal; and an output signal from this circuit is amplified by a push-pull method. The control signal from the control terminal Vm is input to a circuit portion of the amplifier APi that outputs an on / off control signal to the gate of the junction FET 12.

【0034】上記受光増幅装置は、次のように動作す
る。即ち、図示しないディジタルディスクプレーヤが、
一定パワーのレーザを2層式光ディスクの下層に照射し
てデータを読み取る場合は、制御端子Vmに"H"の信号
を入力,つまり電源電圧Vccを印加する。すると、各増
幅器APi(図8参照)からその接合型FET12にオン制
御信号が出力され、このFET12がオンになって増幅
器APiには2つの帰還抵抗Rfが並列に接続されるので、
低反射光量に応じてホトダイオードPDiから入力される
低電流信号は、単一の帰還抵抗Rfが加わる場合の2倍
に増幅されて、出力端子Viから電圧信号として出力さ
れる。一方、上記レーザをディスクの上層に照射してデ
ータを読み取る場合は、制御端子Vmに"L"の信号を入
力,つまり制御端子Vmを接地VEEする。すると、各増幅
器APiからその接合型FET12にオフ制御信号が出力
され、このFET12がオフになって増幅器APiには単
一の帰還抵抗Rfのみが接続されるので、高反射光量に
応じて入力される高電流信号は、単一の帰還抵抗Rf
1倍に増幅されて、出力端子Viから電圧信号として出
力される。従って、ホトダイオードPDiの受光電流は、
反射光が上層からか,下層からかで強,弱に変化するが、
出力端子11から出力される電圧信号のレベルは、上,
下層で相違せず、読み取られた信号は、同等の周波数特
性とS/N比特性をもつことになる。
The above-described light receiving and amplifying device operates as follows. That is, a digital disc player (not shown)
When data is read by irradiating the lower layer of the two-layer type optical disk with a laser having a constant power, an "H" signal is input to the control terminal Vm, that is, the power supply voltage Vcc is applied. Then, an ON control signal is output from each amplifier APi (see FIG. 8) to the junction type FET 12, and this FET 12 is turned ON, and two feedback resistors Rf are connected in parallel to the amplifier APi.
The low current signal input from the photodiode PDi according to the low reflected light amount is amplified twice as much as when a single feedback resistor Rf is added, and output as a voltage signal from the output terminal Vi. On the other hand, when data is read by irradiating the upper layer of the disk with the laser, a signal of "L" is input to the control terminal Vm, that is, the control terminal Vm is grounded VEE . Then, an off control signal is output from each amplifier APi to its junction type FET 12, and this FET 12 is turned off, and only a single feedback resistor Rf is connected to the amplifier APi. The resulting high current signal is amplified by a single factor with a single feedback resistor Rf and output as a voltage signal from an output terminal Vi. Therefore, the light receiving current of the photodiode PDi is
The reflected light changes strongly or weakly depending on whether it is from the upper layer or the lower layer,
The level of the voltage signal output from the output terminal 11 is
The signal read without being different in the lower layer has the same frequency characteristics and S / N ratio characteristics.

【0035】上記受光増幅装置のアナログスイッチ回路
12も、図6で述べたものと同じくスイッチング素子と
してC-MOSトランジスタに代えて同様の接合型FE
Tを用いているので、ディスクからのデータの読み取り
が上,下層になるに応じた適切な減衰量で正確な出力信
号が得られ、電流を双方向に流せるから汎用性に富むう
え、製造工数の削減によりアナログスイッチ回路を迅速
かつ安価に製造することができる。
The analog switch circuit 12 of the above-described light receiving and amplifying device also has the same junction type FE as a switching element in place of a C-MOS transistor as in FIG.
Because T is used, accurate output signals can be obtained with appropriate attenuation according to the upper and lower layers of data reading from the disk, and current can flow in both directions. , The analog switch circuit can be manufactured quickly and inexpensively.

【0036】なお、本発明の第1の受光増幅装置の減衰
回路は、図2の実施の態様では、4つの抵抗および接合
型FETで構成したが、これらは4つに限らず任意の複
数個にすることができ、各抵抗の分割比を適切に決めれ
ば、任意の減衰量を設定することができる。また、本発
明の第2の受光増幅装置は、図7の実施の態様では、各
増幅器が2つの並列帰還抵抗をもつ6つの出力チャネル
で構成したが、出力チャネルの数は6つに限らず、ま
た、各増幅器のスイッチング素子をもつ並列帰還抵抗の
数を3つ以上にして、ディスクの3層以上の記録方式に
対応させることも可能である。
In the embodiment of FIG. 2, the attenuating circuit of the first photoreceiver / amplifier of the present invention is composed of four resistors and a junction type FET. If the division ratio of each resistor is appropriately determined, an arbitrary attenuation amount can be set. Further, in the second light receiving and amplifying device of the present invention, in the embodiment of FIG. 7, each amplifier is constituted by six output channels having two parallel feedback resistors, but the number of output channels is not limited to six. Further, the number of the parallel feedback resistors having the switching element of each amplifier may be three or more so as to correspond to the recording method of three or more layers of the disk.

【0037】[0037]

【発明の効果】以上の説明で明らかなように、請求項1
のアナログスイッチ回路は、入力信号を複数の接合型F
ETのオン・オフに応じて減衰させて出力信号を出力す
る減衰回路と、上記接合型FETを選択してオン・オフ
させる制御信号を出力する制御回路とを備えているの
で、スイッチング素子としてC-MOSトランジスタに
代えて、これと同等の高い入力インピーダンスをもつう
え、アナログスイッチ回路の要素である他のバイポーラ
トランジスタと略同じ製造プロセスで1枚の半導体基板
上に集積化できるから、正確な減衰量の出力信号が得ら
れ、電流を双方向に流せるから汎用性に富み、製造工数
の削減により迅速かつ安価に製造することができる。
As is apparent from the above description, claim 1
Analog switch circuit converts the input signal to a plurality of junction type F
Since there are provided an attenuating circuit that attenuates the output according to the on / off of the ET and outputs an output signal, and a control circuit that outputs a control signal for selecting and turning on and off the above-mentioned junction type FET, C is used as a switching element. -Instead of MOS transistors, it has a high input impedance equivalent to this, and can be integrated on a single semiconductor substrate in almost the same manufacturing process as other bipolar transistors that are elements of an analog switch circuit, so that accurate attenuation is achieved. Since a large amount of output signals can be obtained and current can flow in both directions, it is versatile and can be manufactured quickly and inexpensively by reducing the number of manufacturing steps.

【0038】請求項2の受光増幅装置は、ホトダイオー
ドと、このホトダイオードからの受光電流を電圧に変換
して増幅する増幅器を有するものにおいて、請求項1の
アナログスイッチ回路を備え、上記減衰回路は、上記増
幅器の出力と接地との間に互いに直列に接続された複数
の抵抗と、これら抵抗相互の接続点と上記増幅器の出力
とに各ソースを夫々接続し、ドレインを共通の出力端子
に接続した複数の上記接合型FETとからなるので、C
-MOSトランジスタに代えて接合型FETを用いたア
ナログスイッチ回路が、バイポーラトランジスタと共に
1枚の半導体基板に集積化でき、迅速かつ安価に製造で
きるとともに、受光増幅装置のゲイン切換に汎用性をも
って適用でき、広い周波数帯域で高精度に動作する。
According to a second aspect of the present invention, there is provided a light receiving and amplifying device having a photodiode and an amplifier for converting a light receiving current from the photodiode into a voltage and amplifying the voltage. A plurality of resistors connected in series with each other between the output of the amplifier and the ground, each source was connected to a connection point between the resistors and the output of the amplifier, and the drain was connected to a common output terminal. Since it is composed of a plurality of junction FETs, C
-An analog switch circuit using a junction type FET instead of a MOS transistor can be integrated on a single semiconductor substrate together with a bipolar transistor, and can be manufactured quickly and inexpensively, and can be universally applied to gain switching of a light receiving amplifier. Operates with high accuracy over a wide frequency band.

【0039】請求項3の受光増幅装置は、ホトダイオー
ドと、このホトダイオードからの受光電流を電圧に変換
して増幅する増幅器を有するものにおいて、請求項1の
アナログスイッチ回路を備え、上記減衰回路は、上記増
幅器の出力と入力の間に抵抗を接続するとともに、上記
増幅器の出力と入力の間に抵抗と上記接合型FETとを
直列に接続してなるので、C-MOSトランジスタに代
えて接合型FETを用いたアナログスイッチ回路が、バ
イポーラトランジスタと共に1枚の半導体基板に集積化
でき、迅速かつ安価に製造できるとともに、受光増幅装
置のゲイン切換に汎用性をもって適用でき、広い周波数
帯域で高精度に動作する。
According to a third aspect of the present invention, there is provided a photoreceiver / amplifier having a photodiode, and an amplifier for converting a photocurrent received from the photodiode into a voltage and amplifying the voltage. The analog switch circuit according to the first aspect is provided. A resistor is connected between the output and the input of the amplifier, and a resistor and the junction FET are connected in series between the output and the input of the amplifier. The analog switch circuit using IGBTs can be integrated on a single semiconductor substrate together with bipolar transistors, can be manufactured quickly and inexpensively, and can be universally applied to gain switching of a photoreceiver / amplifier, and operates with high accuracy in a wide frequency band. I do.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 本発明のアナログスイッチ回路の一例の等価
回路図である。
FIG. 1 is an equivalent circuit diagram of an example of an analog switch circuit according to the present invention.

【図2】 図1の具体例を示す回路図である。FIG. 2 is a circuit diagram showing a specific example of FIG.

【図3】 図2のアナログスイッチ回路の1つの接合型
FETとそれに係る端子を含む制御回路の詳細を示す等
価回路図である。
FIG. 3 is an equivalent circuit diagram showing details of a control circuit including one junction type FET and a terminal related thereto in the analog switch circuit of FIG. 2;

【図4】 図3の具体例な構成および回路定数を示す回
路図である。
FIG. 4 is a circuit diagram showing a specific configuration and circuit constants of FIG.

【図5】 2つの接合型FETのオン・オフ相互切換に
伴って生じるノイズの時間経過およびターンオン・オフ
のタイミングを示す図である。
FIG. 5 is a diagram showing a time lapse of noise and a turn-on / off timing generated when two junction-type FETs are switched on and off.

【図6】 上記アナログスイッチ回路を組み込んだ受光
増幅装置の一例を示す回路図である。
FIG. 6 is a circuit diagram showing an example of a light receiving and amplifying device incorporating the analog switch circuit.

【図7】 上記アナログスイッチ回路を組み込んだ受光
増幅装置の他の例を示す回路図である。
FIG. 7 is a circuit diagram showing another example of the light receiving and amplifying device incorporating the analog switch circuit.

【図8】 図7中の1組のホトダイオード,増幅器,帰還
抵抗,アナログスイッチ回路および制御端子を抜き出し
て示した詳細回路図である。
FIG. 8 is a detailed circuit diagram illustrating a set of a photodiode, an amplifier, a feedback resistor, an analog switch circuit, and a control terminal in FIG. 7;

【図9】 従来の電子ボリュームに用いられるアナログ
スイッチ回路を示す図である。
FIG. 9 is a diagram showing an analog switch circuit used for a conventional electronic volume control.

【図10】 従来のディジタルディスクプレーヤのピッ
クアップに用いられる光増幅装置の回路図である。
FIG. 10 is a circuit diagram of an optical amplifying device used for a pickup of a conventional digital disk player.

【図11】 図10中の1組のホトダイオードと増幅器
を抜き出して示した詳細回路図である。
FIG. 11 is a detailed circuit diagram showing a set of a photodiode and an amplifier in FIG. 10;

【図12】 バイポーラトランジスタとC-MOSトラ
ンジスタを1枚の半導体基板上に形成する方法を示すフ
ローチャートである。
FIG. 12 is a flowchart illustrating a method of forming a bipolar transistor and a C-MOS transistor on one semiconductor substrate.

【符号の説明】[Explanation of symbols]

1…アナログスイッチ回路、2…入力端子、3…出力端
子、4…減衰回路、5…制御端子(回路)、10…バッフ
ァアンプ、11…出力端子、12…アナログスイッチ回
路、JF1〜JF4…接合型FET、R1〜R4…抵抗、C1
4…端子、AP1〜AP6…増幅器、PD1〜PD6…ホトダイオ
ード、V1〜V6…制御端子。
1 ... analog switch circuit, 2 ... input terminal, 3 ... output terminal, 4 ... damping circuit, 5 ... control terminal (circuit), 10 ... buffer amplifier, 11 ... output terminal, 12 ... analog switch circuits, JF 1 ~JF 4 ... junction FET, R 1 ~R 4 ... resistors, C 1 ~
C 4 ... terminal, AP 1 ~AP 6 ... amplifier, PD 1 ~PD 6 ... photodiode, V 1 ~V 6 ... control terminal.

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 FI H04B 10/04 10/06 ──────────────────────────────────────────────────の Continued on front page (51) Int.Cl. 6 Identification code FI H04B 10/04 10/06

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 入力信号を複数の接合型FET(電界効
果トランジスタ)のオン・オフに応じて減衰させて出力
信号を出力する減衰回路と、上記接合型FETを選択し
てオン・オフさせる制御信号を出力する制御回路とを備
えたことを特徴とするアナログスイッチ回路。
1. An attenuating circuit for attenuating an input signal in accordance with on / off of a plurality of junction type FETs (field effect transistors) and outputting an output signal, and control for selecting and turning on / off the junction type FET An analog switch circuit, comprising: a control circuit that outputs a signal.
【請求項2】 ホトダイオードと、このホトダイオード
からの受光電流を電圧に変換して増幅する増幅器を有す
る受光増幅装置において、 請求項1のアナログスイッチ回路を備え、上記減衰回路
は、上記増幅器の出力と接地との間に互いに直列に接続
された複数の抵抗と、これら抵抗相互の接続点と上記増
幅器の出力とに各ソースを夫々接続し、ドレインを共通
の出力端子に接続した複数の上記接合型FETとからな
ることを特徴とする受光増幅装置。
2. A light receiving and amplifying device comprising: a photodiode; and an amplifier for converting a light receiving current from the photodiode into a voltage and amplifying the voltage, comprising: an analog switch circuit according to claim 1; A plurality of resistors connected in series with each other between the ground, and a plurality of the junction types in which each source is connected to a connection point between the resistors and an output of the amplifier, and a drain is connected to a common output terminal. A light receiving and amplifying device comprising an FET.
【請求項3】 ホトダイオードと、このホトダイオード
からの受光電流を電圧に変換して増幅する増幅器を有す
る受光増幅装置において、 請求項1のアナログスイッチ回路を備え、上記減衰回路
は、上記増幅器の出力と入力の間に抵抗を接続するとと
もに、上記増幅器の出力と入力の間に抵抗と上記接合型
FETとを直列に接続してなることを特徴とする受光増
幅装置。
3. A light receiving and amplifying device having a photodiode and an amplifier for converting a light receiving current from the photodiode into a voltage and amplifying the voltage, comprising: an analog switch circuit according to claim 1; A light receiving and amplifying device comprising a resistor connected between an input and a resistor and the junction FET connected in series between an output and an input of the amplifier.
JP8255885A 1996-09-27 1996-09-27 Analog switch circuit and photoreceiver / amplifier using the same Pending JPH10107563A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8255885A JPH10107563A (en) 1996-09-27 1996-09-27 Analog switch circuit and photoreceiver / amplifier using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8255885A JPH10107563A (en) 1996-09-27 1996-09-27 Analog switch circuit and photoreceiver / amplifier using the same

Publications (1)

Publication Number Publication Date
JPH10107563A true JPH10107563A (en) 1998-04-24

Family

ID=17284928

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8255885A Pending JPH10107563A (en) 1996-09-27 1996-09-27 Analog switch circuit and photoreceiver / amplifier using the same

Country Status (1)

Country Link
JP (1) JPH10107563A (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006020265A (en) * 2004-06-30 2006-01-19 Renesas Technology Corp Wireless communication receiver
US7391265B2 (en) 2005-05-12 2008-06-24 Matsushita Electric Industrial Co., Ltd. Amplifier unit and optical disc drive
US7466204B2 (en) 2004-06-11 2008-12-16 Panasonic Corporation Differential amplifier circuit, operational amplifier circuit, light-receiving amplifier circuit using the same, function selection circuit, and light-receiving circuit using the same
US7470885B2 (en) 2004-09-13 2008-12-30 Panasonic Corporation Photodetector-amplifier circuit and optical pickup device
US7859342B2 (en) 2005-10-25 2010-12-28 Panasonic Corporation Differential amplifier circuit, operational amplifier circuit, light-receiving amplifier circuit using the same, function selection circuit, and light-receiving circuit using the same
CN118923048A (en) * 2022-03-29 2024-11-08 华为技术有限公司 Integrated circuit, control method thereof, radio frequency transceiver and terminal

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7466204B2 (en) 2004-06-11 2008-12-16 Panasonic Corporation Differential amplifier circuit, operational amplifier circuit, light-receiving amplifier circuit using the same, function selection circuit, and light-receiving circuit using the same
JP2006020265A (en) * 2004-06-30 2006-01-19 Renesas Technology Corp Wireless communication receiver
US7470885B2 (en) 2004-09-13 2008-12-30 Panasonic Corporation Photodetector-amplifier circuit and optical pickup device
US7391265B2 (en) 2005-05-12 2008-06-24 Matsushita Electric Industrial Co., Ltd. Amplifier unit and optical disc drive
US7859342B2 (en) 2005-10-25 2010-12-28 Panasonic Corporation Differential amplifier circuit, operational amplifier circuit, light-receiving amplifier circuit using the same, function selection circuit, and light-receiving circuit using the same
CN118923048A (en) * 2022-03-29 2024-11-08 华为技术有限公司 Integrated circuit, control method thereof, radio frequency transceiver and terminal

Similar Documents

Publication Publication Date Title
JPH0773205B2 (en) Level conversion circuit
US6583671B2 (en) Stable AGC transimpedance amplifier with expanded dynamic range
JPH06326536A (en) Variable gain amplifier for low supply voltage system
KR100515078B1 (en) Current-voltage transforming circuit employing limiter circuit by means of current sensing
US20030011873A1 (en) Light amplifier device and optical pickup device employing it
KR0156021B1 (en) Receiving / amplifying device capable of fast switching between gain levels and achieving sufficient signal-to-noise ratio over a wide range of incident light
US4419631A (en) Integrated circuit amplifier functioning in class AB and incorporating CMOS (metal oxide semiconductor) technology
JP4019439B2 (en) Charge / voltage conversion device for CCD type charge transfer readout register
US4839609A (en) Differential amplifier
JPH10107563A (en) Analog switch circuit and photoreceiver / amplifier using the same
US4088963A (en) Gain control circuit
JP3142214B2 (en) Light receiving amplifier
US4316107A (en) Multiplier circuit
JPH0645838A (en) Light receiving amplifier
JP3535029B2 (en) Light receiving amplifier circuit
JPS5857814A (en) Electronic impedance device
JP3339928B2 (en) Light receiving amplifier
JPS58115930A (en) electronic switching amplifier circuit
US4426626A (en) Signal switching circuit
JPH0447485B2 (en)
JP2923169B2 (en) Light receiving amplifier
JP3434334B2 (en) Light receiving amplifier
US5502413A (en) Switchable constant gain summing circuit
JPS6160607B2 (en)
JPH0613821A (en) Differential circuit