[go: up one dir, main page]

JPH0352389A - Solid-state image pickup element - Google Patents

Solid-state image pickup element

Info

Publication number
JPH0352389A
JPH0352389A JP1186598A JP18659889A JPH0352389A JP H0352389 A JPH0352389 A JP H0352389A JP 1186598 A JP1186598 A JP 1186598A JP 18659889 A JP18659889 A JP 18659889A JP H0352389 A JPH0352389 A JP H0352389A
Authority
JP
Japan
Prior art keywords
solid
region
state image
source region
gate electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1186598A
Other languages
Japanese (ja)
Inventor
Kazuo Okunaga
奥永 和生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Kyushu Ltd
Original Assignee
NEC Kyushu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Kyushu Ltd filed Critical NEC Kyushu Ltd
Priority to JP1186598A priority Critical patent/JPH0352389A/en
Publication of JPH0352389A publication Critical patent/JPH0352389A/en
Pending legal-status Critical Current

Links

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

PURPOSE:To reduce noise generated in an output signal by forming the solid- state image pickup element such that a channel potential under a reset gate electrode of the solid-state image pickup element is shallow in the source region more than in the drain region. CONSTITUTION:The channel potential under a reset gate electrode 6 of the solid-state image pickup element is shallow in the source region 2 more than in the drain region 3. Thus, the mobile direction of the charge under the electrode 6 is oriented in terms of structure toward the drain region 3, then the introduction of the charge in the source region 2 at the reset of the solid-state image pickup element is suppressed. Thus, the mixture of the charge into an output signal of the solid-state image pickup element is suppressed and noise caused in the output signal is reduced.

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は固体撮像素子に関し、出力信号のノイズを低減
させるためのリセットゲート部を有する固体撮像素子に
関ナる。
DETAILED DESCRIPTION OF THE INVENTION [Industrial Application Field] The present invention relates to a solid-state image sensor, and more particularly, to a solid-state image sensor having a reset gate section for reducing noise in an output signal.

[従来の技術] 第5図は従来の固体撮像素子のリセットゲート部を示す
縦断面図である。
[Prior Art] FIG. 5 is a longitudinal sectional view showing a reset gate portion of a conventional solid-state image sensor.

第5図に示すように、半導体基板l1の表面にはソース
領域12及びドレイン領域13が選択的に形成されてい
る。この半導体基板l1の表面上にはゲート絶縁[15
が形成されている。リセットゲート電極16はソース領
域12及びドレイン領域13の間の半導体基板表面上の
ゲート絶縁膜15上に一様の厚さで形成されており、リ
セットゲート電極16の表面は絶縁膜により被覆されて
いる。このように構成されるMOS型トランジスタにお
いては、チャネル領域14がリセットゲート電極16の
直下域の半導体基板11の表面、即ちソース領域12及
びドレイン領域13の間の半導体基板11の表面に形成
される。このため、チャネル領域14は、リセットゲー
ト電極1Bに電圧を印加することにより、ソース領域1
2とドレイン領域13とを電気的に接続するスイッチと
して機能する。
As shown in FIG. 5, a source region 12 and a drain region 13 are selectively formed on the surface of the semiconductor substrate l1. A gate insulator [15
is formed. The reset gate electrode 16 is formed with a uniform thickness on the gate insulating film 15 on the surface of the semiconductor substrate between the source region 12 and the drain region 13, and the surface of the reset gate electrode 16 is covered with an insulating film. There is. In the MOS transistor configured in this manner, the channel region 14 is formed on the surface of the semiconductor substrate 11 directly under the reset gate electrode 16, that is, on the surface of the semiconductor substrate 11 between the source region 12 and the drain region 13. . Therefore, by applying a voltage to the reset gate electrode 1B, the channel region 14 is changed to the source region 1.
2 and the drain region 13 .

また、このように構成される従来の固体撮像素子のリセ
ットゲート部においては、ソース領域12が固体撮像素
子の出力部に接続され、ドレイン領域13が電源に接続
されており、リセットゲート電極16に所定の電位を印
加してチャネル領域14をオン状態にすることにより、
固体撮像素子内に蓄積される電荷をリセットすることが
できる。
In addition, in the reset gate section of the conventional solid-state image sensor configured as described above, the source region 12 is connected to the output section of the solid-state image sensor, the drain region 13 is connected to the power supply, and the reset gate electrode 16 is connected to the source region 12 . By applying a predetermined potential to turn on the channel region 14,
Charges accumulated within the solid-state image sensor can be reset.

その後、チャネル領域14をオフ状態にすることにより
リセットを完了する。
Thereafter, the reset is completed by turning off the channel region 14.

第6図はリセット完了時におけるリセットゲート郎内の
電荷分布を示す模式図である。第6図に示すように、オ
ン状態にてチャネル領域14内に誘起されたチャネル電
荷14aは、オフ状態になると、ソース領域12及びF
レイン領域13に夫々ソース電荷12a及びドレイン電
荷13aとして分配される。
FIG. 6 is a schematic diagram showing the charge distribution within the reset gate upon completion of reset. As shown in FIG. 6, channel charges 14a induced in the channel region 14 in the on state are transferred to the source region 12 and F in the off state.
These charges are distributed to the drain region 13 as source charges 12a and drain charges 13a, respectively.

第7図は従来のリセット装置を実装した固体撮像素子の
構造を増幅回路Aの回路図と共に示す模式図である。第
7図に示すよろに、P型の半導体基板20の表面にはN
0型のドレイン領域23及びソース領域24が選択的に
形成されている。リセットゲート電極25はソース領域
24とドレイン領域23との間の半導体基板20の表面
上に絶縁膜(図示せず)を介して形成されている。N−
型のチャネル領域22はリセットゲート電極25の直下
域の半導体基板の表面、即ちソース領域24及びドレイ
ン領域23の間の半導体基板の表面に形成され、リセッ
トゲート電極25の電位の変化によりソース領域24と
ドレイン領域23とを電気的に接続するスイッチとして
機能する。そして、ドレイン領域23は電源VRDに接
続されている。
FIG. 7 is a schematic diagram showing the structure of a solid-state imaging device equipped with a conventional reset device together with a circuit diagram of an amplifier circuit A. As shown in FIG. 7, the surface of the P-type semiconductor substrate 20 has N
A type 0 drain region 23 and source region 24 are selectively formed. Reset gate electrode 25 is formed on the surface of semiconductor substrate 20 between source region 24 and drain region 23 with an insulating film (not shown) interposed therebetween. N-
The type channel region 22 is formed on the surface of the semiconductor substrate immediately below the reset gate electrode 25, that is, between the source region 24 and the drain region 23. It functions as a switch that electrically connects the drain region 23 and the drain region 23 . The drain region 23 is connected to the power supply VRD.

また、P型の半導体基板20の表面にはN一型領域21
が形成されており、N一型領域21とソース領域24と
は電気的に接続されている。ゲート電極28.27はN
一型領域21上に絶縁膜(図示せず)を介して形成され
ており、ゲート電極2 6. 2 7間+7)N− 型
fii域2 i上ニハ絶縁wX(図示せず)を介して転
送電極28が形成されている。
Further, an N-type region 21 is provided on the surface of the P-type semiconductor substrate 20.
is formed, and the N-type region 21 and the source region 24 are electrically connected. Gate electrodes 28 and 27 are N
The gate electrode 2 is formed on the type 1 region 21 with an insulating film (not shown) interposed therebetween. 27+7) A transfer electrode 28 is formed on the N- type fii region 2i via a niha insulation wX (not shown).

これにより、P型半導体基板上のN一型領域2Iには固
体画像素子として所定のCODが形成されている。
As a result, a predetermined COD is formed as a solid-state image element in the N1 type region 2I on the P type semiconductor substrate.

一方、ソース領域24は増幅回路Aの入力端に接続され
ている。この増幅回路Aにおいては、電源VDDと接地
GNDとの間に、MOSトランジスタT−−TQの直列
体及びMOS}ランジスタT=I,T4の直列体が並列
に接続されている。MOSトランジスタT,のゲート電
極は増幅回路Aの入力端を構成する.MOS}ランジス
タTllT2のドレイン電極はMOS}ランジスタT3
のゲート電極に共通接続されている。MOS}ランジス
タTa−Taのゲート電極はバイアス端子■1に共通接
続されており、このバイアス端子!,は外部からバイア
ス電圧を印加されているため、MOS}ランジスタT*
 − T4は半導通状態にある。そして、MOSトラン
ジスタT3IT4のドレイン電極が出力端と接続されて
いる。従って、この増幅回路Aの入力端から人力される
入力信号は増幅回路Aにより増幅されて出力端より出力
される。
On the other hand, the source region 24 is connected to the input end of the amplifier circuit A. In this amplifier circuit A, a series body of MOS transistors T--TQ and a series body of MOS transistors T=I, T4 are connected in parallel between the power supply VDD and the ground GND. The gate electrode of the MOS transistor T constitutes the input terminal of the amplifier circuit A. The drain electrode of MOS} transistor TllT2 is MOS} transistor T3.
are commonly connected to the gate electrodes of the two. MOS} The gate electrodes of the transistors Ta-Ta are commonly connected to the bias terminal ■1, and this bias terminal! , is externally applied with a bias voltage, so the MOS} transistor T*
- T4 is in a semi-conducting state. The drain electrode of the MOS transistor T3IT4 is connected to the output terminal. Therefore, an input signal manually inputted from the input terminal of this amplifier circuit A is amplified by the amplifier circuit A and outputted from the output terminal.

このように構成された固体撮像素子においては、N一型
領域21内に蓄積された信号電荷はゲート電極28.2
7及び転送電極28に外部から与えられるパルスにより
順次転送される。そして、この信号電荷はソース領域2
4から信号電圧として増幅回路Aに入力され、増幅され
て出力される。
In the solid-state imaging device configured in this way, the signal charge accumulated in the N-type region 21 is transferred to the gate electrode 28.2.
7 and the transfer electrode 28 by externally applied pulses. This signal charge is then transferred to the source region 2.
4 as a signal voltage to the amplifier circuit A, where it is amplified and output.

しかしながら、この種の固体撮像素子内には電荷が残留
するため、リセットゲート電極25に電圧を印加してチ
ャネル領域22をオン状態にすることにより固体撮像素
子内の電荷をリセットする。
However, since charges remain in this type of solid-state imaging device, the charges in the solid-state imaging device are reset by applying a voltage to the reset gate electrode 25 to turn on the channel region 22.

これにより、固体撮像素子の出力信号にノイズが発生す
ることを抑制している。
This suppresses the occurrence of noise in the output signal of the solid-state image sensor.

[発明が解決しようとする課題コ しかしながら、従来のリセットゲート部を有する固体撮
像素子においては、第6図に示すように、チャネル領域
14内に誘起されたチャネル電荷14aが、リセット後
に、ソース領域12内にも多量に導入されてしまう。こ
のため、第8図に示すように、固体撞像素子の出力信号
の波形に、ソース電荷12aに起因する大きなノイズn
が発生するという問題点がある。
[Problems to be Solved by the Invention] However, in a conventional solid-state imaging device having a reset gate section, as shown in FIG. A large amount is also introduced into 12. As a result, as shown in FIG.
There is a problem that occurs.

本発明はかかる問題点に鑑みてなされたものであって、
ノイズの発生が抑制され、出力信号の感度が優れた固体
撮像素子を提供することを目的とする。
The present invention has been made in view of such problems, and includes:
It is an object of the present invention to provide a solid-state imaging device that suppresses noise generation and has excellent output signal sensitivity.

[課題を解決するための手段] 本発明に係る固体撮像素子は、半導体基板表面に形成さ
れるソース領域及びドレイン領域と、このソース領域及
びトレイン領域間の半導体基板上に絶縁膜を介して形成
されるリセットゲート電極とを有する固体撮像素子にお
いて、前記リセットゲート電極下のチャネルポテンシャ
ルは前記ドレイン領域側に比して前記ソース領域側の方
が浅いことを特徴とする。
[Means for Solving the Problems] A solid-state imaging device according to the present invention includes a source region and a drain region formed on the surface of a semiconductor substrate, and an insulating film formed on the semiconductor substrate between the source region and the train region. In the solid-state imaging device having a reset gate electrode, the channel potential under the reset gate electrode is shallower on the source region side than on the drain region side.

[作用] 本発明においては、固体撮像素子のリセットゲート電極
下のチャネルポテンシャルが、ドレイン領域側に比して
ソース領域側の方が浅くなるように形成されている。こ
のため、この電極下での電荷の移動方向を構造的にドレ
イン領域側に方向づけることかできるので、固体撮像素
子のリセット時に、ソース領域に電荷が導入されること
を抑制できる。従って、この電荷が固体撮像素子の出力
信号に混入することが抑制され、出力信号に発生するノ
イズを低減することができる。
[Function] In the present invention, the channel potential under the reset gate electrode of the solid-state imaging device is formed to be shallower on the source region side than on the drain region side. Therefore, the direction of movement of charges under this electrode can be structurally directed toward the drain region, so that it is possible to suppress charges from being introduced into the source region at the time of resetting the solid-state imaging device. Therefore, this charge is suppressed from being mixed into the output signal of the solid-state image sensor, and noise generated in the output signal can be reduced.

[実施例] 次に、本発明の実施例について添付の図面を参照して説
明する。
[Example] Next, an example of the present invention will be described with reference to the accompanying drawings.

第1図は本発明の第1の実施例に係る固体撮像素子のリ
セットゲート部を示す断面図である。第1図に示すよう
に、半導体基板1の表面にはソース領域2及びドレイン
領域3が選択的に形成されている。この半導体基板1の
全面にはゲート絶縁M5が形成されており、このゲート
絶縁[I5は、ソース領域2とドレイン領域3との間の
基板表面上において、ドレイン領域3側の略半分の領域
よりもソース領域2側の略半分の領域の方が厚くなるよ
うに形成されている。リセットゲート電極6はソース領
域2とドレイン領域3との間の基板上のゲート絶縁膜5
上に一様の厚さで形成されており、リセットゲート電極
6の表面は絶縁膜により被覆されている。また、チャネ
ル領域4はリセットゲート電極6の直下域の半導体基板
表面、即ちソース領域2とドレイン領域との間の半導体
基板表面に形成される。
FIG. 1 is a sectional view showing a reset gate portion of a solid-state image sensor according to a first embodiment of the present invention. As shown in FIG. 1, a source region 2 and a drain region 3 are selectively formed on the surface of a semiconductor substrate 1. A gate insulator M5 is formed on the entire surface of the semiconductor substrate 1, and this gate insulator [I5 is formed on the substrate surface between the source region 2 and the drain region 3 from approximately half the region on the drain region 3 side. Also, approximately half the region on the source region 2 side is formed to be thicker. The reset gate electrode 6 is a gate insulating film 5 on the substrate between the source region 2 and the drain region 3.
The surface of the reset gate electrode 6 is covered with an insulating film. Further, the channel region 4 is formed on the surface of the semiconductor substrate in a region immediately below the reset gate electrode 6, that is, on the surface of the semiconductor substrate between the source region 2 and the drain region.

このように構成されたリセットゲート部を実装する固体
撮像素子においては、ソース領域2は固体撮像素子の出
力部に接続され、ドレイン領域3は電源に接続される。
In the solid-state imaging device mounting the reset gate section configured in this way, the source region 2 is connected to the output section of the solid-state imaging device, and the drain region 3 is connected to the power source.

従って、固体撮像素子内に電荷が残留する場合に、リセ
ットゲート電極6に所定の電位を印加してチャネル領域
4をオン状態にすることにより、固体撮像素子内に蓄積
される電荷をリセットすることができる。その後、チャ
ネル領域4をオフ状態にすることによりリセットを完了
する。
Therefore, when charges remain in the solid-state imaging device, by applying a predetermined potential to the reset gate electrode 6 and turning on the channel region 4, the charges accumulated in the solid-state imaging device can be reset. I can do it. Thereafter, the reset is completed by turning off the channel region 4.

第2図は本発明の第1の実施例に係る固体撮像素子のリ
セット完了時におけるリセットゲート部内の電荷分布を
示す模式図である。第2図に示すように、オン状態にて
チャネル領域4内に誘起されたチャネル電荷4aは、オ
フ状態になるとソース電荷2a及びドレイン電荷3aと
してソース領域2及びドレイン領域3に分配される。し
かしながら、チャネル領域4上のゲート絶縁膜5がソー
ス領域2側において厚く形成されているため、リセ,ト
ゲート電極e下のチャネルポテンシャルがソース領域.
2側において浅くなるので、ソース領域2に対する電荷
の導入は著しく抑制されている。
FIG. 2 is a schematic diagram showing the charge distribution within the reset gate section upon completion of reset of the solid-state image sensor according to the first embodiment of the present invention. As shown in FIG. 2, channel charges 4a induced in the channel region 4 in the on state are distributed to the source region 2 and the drain region 3 as source charges 2a and drain charges 3a in the off state. However, since the gate insulating film 5 on the channel region 4 is formed thicker on the source region 2 side, the channel potential under the gate electrode e is lower than that in the source region.
Since the depth becomes shallower on the second side, introduction of charge into the source region 2 is significantly suppressed.

従って、第3図に本発明の第lの実施例に係る固体撮像
素子の出力信号を示すよろに、本実施例の場合は出力信
号に発生するノイズNが従来よりも極めて低減される。
Therefore, as shown in FIG. 3, which shows the output signal of the solid-state imaging device according to the first embodiment of the present invention, in the case of this embodiment, the noise N generated in the output signal is significantly reduced compared to the conventional one.

第4図は本発明の第2の実施例に係る固体撮像素子のリ
セットゲート部を示す断面図である。第4図に示すよう
に、半導体基板11の表面にはソース領域12及びドレ
イン領域l3が選択的に形成されている。この半導体基
板1の表面上にはゲート絶縁M10が形成される。リセ
ットゲート電極9はソース領域2及びドレイン領域3の
間の半導体基板1の表面上のゲート絶縁gto上に一様
の厚さで形成されており、リセットゲート電極9の表面
は絶縁膜により被覆されている。チャネル領域8は、第
1の実施例と同様に、リセットゲート電極9の直下域の
半導体基板1の表面に形成される。そして、本実施例に
おいては、ソース領域2側の略半分のチャネル領域8の
表面にイオン注入層7が設けられている。このため、こ
の部分は導電型の不純物濃度が低下し、チャネルポテン
シャルが浅くなる。
FIG. 4 is a sectional view showing a reset gate portion of a solid-state image sensing device according to a second embodiment of the present invention. As shown in FIG. 4, a source region 12 and a drain region 13 are selectively formed on the surface of the semiconductor substrate 11. A gate insulator M10 is formed on the surface of this semiconductor substrate 1. The reset gate electrode 9 is formed with a uniform thickness on the gate insulation gto on the surface of the semiconductor substrate 1 between the source region 2 and the drain region 3, and the surface of the reset gate electrode 9 is covered with an insulating film. ing. Channel region 8 is formed on the surface of semiconductor substrate 1 directly under reset gate electrode 9, as in the first embodiment. In this embodiment, an ion implantation layer 7 is provided on the surface of approximately half of the channel region 8 on the source region 2 side. Therefore, the conductivity type impurity concentration decreases in this portion, and the channel potential becomes shallow.

従って、本実施例においても、第1の実施例と同様の効
果が得られる。また、第1の実施例においては、窒化膜
成長、フォトリングラフィ、窒化膜エッチング、酸化及
び窒化膜エッチングの5工程によりチャネル領域4のポ
テンシャルを浅く形成しているのに対し、本実施例にお
いては、フォトリングラフィ及びイオン注入工程だけで
イオン注入層7を形成できるため、製造が容易である。
Therefore, in this embodiment as well, the same effects as in the first embodiment can be obtained. Furthermore, in the first embodiment, the potential of the channel region 4 is formed shallowly through five steps of nitride film growth, photolithography, nitride film etching, oxidation, and nitride film etching, whereas in the present embodiment, the potential of the channel region 4 is formed shallowly. Since the ion implantation layer 7 can be formed only by photolithography and ion implantation steps, manufacturing is easy.

[発明の効果] 以上説明したように本発明によれば、固体撮像素子のリ
セットゲート電極下のチャネルポテンシャルをドレイン
領域側に比してソース領域側の方が浅くするよウに形成
したから、固体撮像素子のリセット時にソース領域に導
入される電荷量を低減することができる。このため、固
体撮像素子の出力信号に発生するノイズを低減すること
ができ、出力信号の感度が向上すると共に、低照度時に
おいてもちらつきの発生を防止することができるという
効果を奏する。
[Effects of the Invention] As explained above, according to the present invention, the channel potential under the reset gate electrode of the solid-state imaging device is formed to be shallower on the source region side than on the drain region side. The amount of charge introduced into the source region at the time of resetting the solid-state image sensor can be reduced. Therefore, the noise generated in the output signal of the solid-state image sensor can be reduced, the sensitivity of the output signal can be improved, and flickering can be prevented even in low illuminance.

【図面の簡単な説明】 第l図は本発明の第1の実施例に係る固体撮像素子のリ
セットゲート部を示す断面図、第2図は本発明の第1の
実施例に係る固体撮像素子のリセット完了時におけるリ
セットゲート部内の電荷分布を示す模式図、第3図は本
発明の第1の実施例に係る固体撮像素子の出力信号を示
す波形図、第4図は本発明の第2の実施例に係る固体撮
像素子のリセットゲート部を示す断面図、第5図は従来
の固体撮像素子のリセットゲート部を示す断面図、第6
図は従来の固体撮像素子のリセット完了時におけるリセ
ットゲート部内の電荷分布を示す模式図、第7図は従来
のリセットゲート部を実装する固体撮像素子の構造を増
幅器の回路図と共に示す模式図、第8図は従来の固体撮
像素子の出力信号を示す波形図である。 1.11.20;半導体基板、2,12,24;ソース
領域、2a+  12a:ソース電荷、3,13.23
; ドレイン領域、3 a .1 3 a : ドレイ
ン電荷、4,8,14,22;チャネル領域、4a+ 
 14a:チャネル電荷、5.10.15;ゲート絶縁
膜、6,θ,18,25;リセットゲート電極、7;イ
オン注入層、21N一型領域、2B,27;ゲート電極
、28;転送電極、nlN;ノイズ、T.,T2+ T
..T4 ;MOS}ランジスタ、Is;パイ7ス端子
、VDDI Vl?o;電源、GND ;接地
[BRIEF DESCRIPTION OF THE DRAWINGS] Fig. 1 is a sectional view showing a reset gate portion of a solid-state image sensor according to a first embodiment of the present invention, and Fig. 2 is a sectional view of a solid-state image sensor according to a first embodiment of the present invention. FIG. 3 is a waveform diagram showing the output signal of the solid-state image sensor according to the first embodiment of the present invention, and FIG. 4 is a schematic diagram showing the charge distribution in the reset gate section upon completion of reset. FIG. 5 is a cross-sectional view showing a reset gate portion of a solid-state image sensor according to an embodiment of the present invention; FIG. 5 is a cross-sectional view showing a reset gate portion of a conventional solid-state image sensor;
FIG. 7 is a schematic diagram showing the charge distribution in the reset gate section at the time of completion of reset of a conventional solid-state image sensor; FIG. FIG. 8 is a waveform diagram showing output signals of a conventional solid-state image sensor. 1.11.20; Semiconductor substrate, 2, 12, 24; Source region, 2a+ 12a: Source charge, 3, 13.23
; Drain region, 3 a. 1 3 a: Drain charge, 4, 8, 14, 22; channel region, 4a+
14a: channel charge, 5.10.15; gate insulating film, 6, θ, 18, 25; reset gate electrode, 7; ion implantation layer, 21N type one region, 2B, 27; gate electrode, 28; transfer electrode, nlN; noise, T. ,T2+T
.. .. T4; MOS} transistor, Is; pin pin, VDDI Vl? o; Power supply, GND; Grounding

Claims (1)

【特許請求の範囲】[Claims] (1)半導体基板表面に形成されるソース領域及びドレ
イン領域と、このソース領域及びドレイン領域間の半導
体基板上に絶縁膜を介して形成されるリセットゲート電
極とを有する固体撮像素子において、前記リセットゲー
ト電極下のチャネルポテンシャルは前記ドレイン領域側
に比して前記ソース領域側の方が浅いことを特徴とする
固体撮像素子。
(1) In a solid-state imaging device having a source region and a drain region formed on the surface of a semiconductor substrate, and a reset gate electrode formed on the semiconductor substrate between the source region and the drain region with an insulating film interposed therebetween, the reset A solid-state imaging device characterized in that a channel potential under the gate electrode is shallower on the source region side than on the drain region side.
JP1186598A 1989-07-19 1989-07-19 Solid-state image pickup element Pending JPH0352389A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1186598A JPH0352389A (en) 1989-07-19 1989-07-19 Solid-state image pickup element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1186598A JPH0352389A (en) 1989-07-19 1989-07-19 Solid-state image pickup element

Publications (1)

Publication Number Publication Date
JPH0352389A true JPH0352389A (en) 1991-03-06

Family

ID=16191361

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1186598A Pending JPH0352389A (en) 1989-07-19 1989-07-19 Solid-state image pickup element

Country Status (1)

Country Link
JP (1) JPH0352389A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007324801A (en) * 2006-05-31 2007-12-13 Nec Electronics Corp Charge detection element

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007324801A (en) * 2006-05-31 2007-12-13 Nec Electronics Corp Charge detection element

Similar Documents

Publication Publication Date Title
US4969023A (en) SOS transistor structure
JPH077147A (en) Charge coupled device type image sensor
KR970024251A (en) Amplified Solid State Imaging Device and Manufacturing Method Thereof
EP0869547A2 (en) Semiconductor device and manufacture method thereof
KR100261349B1 (en) Active type solid-state imaging device and method for fabricating the same
US20020105038A1 (en) Mos-transistor for a photo cell
JPH0352389A (en) Solid-state image pickup element
JPS60223161A (en) Charge transfer device output circuit
US6111281A (en) Solid-state image-pickup device and MOS transistor having a reduced incidental capacitance
US6023195A (en) On-chip source follower amplifier
KR920010672B1 (en) MOS transistor and differential amplifier circuit using this MOS transistor
JPH0576770B2 (en)
JP4049472B2 (en) Semiconductor device
JP4779218B2 (en) CMOS image sensor
JPH0468789B2 (en)
JPS60195971A (en) CCD output amplifier
JP2611634B2 (en) Charge transfer element
JPH0793411B2 (en) Charge amplification semiconductor device
JPH0360066A (en) Input and output protecting device of semiconductor integrated circuit
JPS6237959A (en) Manufacture of semiconductor device
JP2671304B2 (en) Logic circuit
JP3079533B2 (en) Compound semiconductor device and method of manufacturing the same
JPS63224256A (en) MOS transistor
JPS58134474A (en) Semiconductor circuit device
JP2001127167A (en) Semiconductor device