JPH03205944A - Communication switching system - Google Patents
Communication switching systemInfo
- Publication number
- JPH03205944A JPH03205944A JP2000837A JP83790A JPH03205944A JP H03205944 A JPH03205944 A JP H03205944A JP 2000837 A JP2000837 A JP 2000837A JP 83790 A JP83790 A JP 83790A JP H03205944 A JPH03205944 A JP H03205944A
- Authority
- JP
- Japan
- Prior art keywords
- communication terminal
- communication
- cpu
- modem
- switching circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Communication Control (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Abstract
Description
【発明の詳細な説明】
〈産業上の利用分野〉
この発明は、光通信端末またはモデム通信端末を介して
データの送受信を行うCPUを上記光通信端末と」一記
モデム通信端末に切換接続するための通信切換ンステム
に関する。[Detailed Description of the Invention] <Industrial Application Field> The present invention provides a method for switching and connecting a CPU that transmits and receives data via an optical communication terminal or a modem communication terminal to the above-mentioned optical communication terminal and a modem communication terminal. This invention relates to a communication switching system for
く従来の技術〉
この種の通信切換システムとしては、従来、第3図に示
すようなものがある。この通信切換システムは、2チャ
ンネルの専用のシリアルボートを備えたノリアルIC(
集積回路)32の各シリアルポートに光通信端末33と
モデム通信端末34をそれぞれRS−2320インター
フェースを介して接続すると共に、上記光通信端末33
またはモデム通信端末34を介してデータの送受信を行
うCPU3 1をCPUバスを介して上記シリアル■C
32に接続している。そして、上記CPU3 1からの
制御により光通信とモデム通信の切換を行うようになっ
ている。BACKGROUND ART As this type of communication switching system, there is a conventional communication switching system as shown in FIG. This communication switching system uses Norial IC (
An optical communication terminal 33 and a modem communication terminal 34 are connected to each serial port of the integrated circuit (integrated circuit) 32 via an RS-2320 interface, and the optical communication terminal 33
Alternatively, the CPU 3 1 that transmits and receives data via the modem communication terminal 34 is connected to the serial ■C via the CPU bus.
It is connected to 32. Then, under control from the CPU 31, switching between optical communication and modem communication is performed.
く発明が解決しようとする課題〉
ところで、上記従来の通信切換システムは、ICに2チ
ャンネルの専用ボートを必要とするため、使用できるI
Cが限られるという問題や、また、ICのサイズが大き
くなり、パターンの引き回しも複雑になるということか
ら、基板の寸法が太きくなり、基板の寸法を小さくする
必要のある装置の場合には適用できないという問題があ
った。Problems to be Solved by the Invention> By the way, the above-mentioned conventional communication switching system requires a dedicated 2-channel port for the IC, so the usable I
Due to the problem of limited C, and the increasing size of ICs and the complexity of pattern routing, the dimensions of the board become thicker, and in the case of devices that require smaller dimensions of the board. There was a problem that it could not be applied.
そこで、この発明の目的は、特別なシリアルICを必要
とせず、従って、基板の寸法を小さくすることができる
通信切換システムを提供することにある。SUMMARY OF THE INVENTION Therefore, an object of the present invention is to provide a communication switching system that does not require a special serial IC and, therefore, can reduce the size of the board.
〈課題を解決するための手段〉
上記目的を達成するため、この発明は、光通信端末また
はモデム通信端末を介してデータの送受信を行うCPU
を上記光通信端末と上記モデム通信端末に切換接続する
ための通信切換ノステムであって、上記CPUから送ら
れてきた光通信またはモデム通信のいずれかを選択する
ための通信選択データを記憶する状態レジスタと、上記
状態レジスタに記憶された通信選択データをうけて上記
CPUを上記光通信端末または上記モデム通信端末に切
換接続する切換回路とを備えたことを特徴としている。<Means for Solving the Problems> In order to achieve the above object, the present invention provides a CPU that transmits and receives data via an optical communication terminal or a modem communication terminal.
a communication switching system for switching and connecting the optical communication terminal and the modem communication terminal to the optical communication terminal and the modem communication terminal, and storing communication selection data for selecting either optical communication or modem communication sent from the CPU; The apparatus is characterized by comprising a register, and a switching circuit that receives communication selection data stored in the status register and switches and connects the CPU to the optical communication terminal or the modem communication terminal.
〈作用〉
CPUから送られてきた光通信またはモデム通信のいず
れかを選択するための通信選択データを、状態レジスタ
が記憶し、切換回路が上記状態レジスタに記憶された通
信選択データをうけて上記CPUを上記光通信端末また
は上記モデム通信端末に切換接続する。このように、状
態レジスタと切換回路によりCPUを光通信端末または
モデム通信端末に切換接続することができるので、特別
なシリアルICを必要とせず、基板寸法を小さくするこ
とができる。<Operation> The status register stores the communication selection data for selecting either optical communication or modem communication sent from the CPU, and the switching circuit receives the communication selection data stored in the status register and selects the communication selection data as described above. The CPU is switched and connected to the optical communication terminal or the modem communication terminal. In this way, since the CPU can be switched and connected to the optical communication terminal or the modem communication terminal using the status register and the switching circuit, a special serial IC is not required, and the board size can be reduced.
〈実施例〉 以下、この発明を図示の実施例により詳細に説明する。<Example> Hereinafter, the present invention will be explained in detail with reference to illustrated embodiments.
第1図において、lはCPU,2は状態レジスタ、3は
光通信端末、4はモデム通信端末、5はオアゲート6.
7とバッファ8.9からなる切換回路、IOはオアゲー
トである。In FIG. 1, l is a CPU, 2 is a status register, 3 is an optical communication terminal, 4 is a modem communication terminal, 5 is an OR gate 6.
7 and a buffer 8.9, IO is an OR gate.
上記CPUIはそのンリアルボートが上記切換回路5と
RS232Cインターフェースを介して接続されている
。そして、この切換回路5のオアゲート6とバッファ8
を介して光通信端末3と接続され、オアゲート7とバッ
ファ9を介してモデム通信端末4と接続されるようにな
っている。The real port of the CPUI is connected to the switching circuit 5 via an RS232C interface. The OR gate 6 and buffer 8 of this switching circuit 5
It is connected to an optical communication terminal 3 via an OR gate 7 and a buffer 9, and to a modem communication terminal 4 via an OR gate 7 and a buffer 9.
上記CPUIはまず、CPUバスを介して状態レジスタ
2に光通信かモデム通信を選択するための選択ビット(
lまたは0)を書き込む。これにより切換回路5が動作
して上記選択ビットによって選択された通信端末がCP
UIに接続され、通信が可能になる。また、通信端末側
からの通信要求により接続を切り換える場合は、まず、
通信端末側からCPU1に対してCI(コーリング・イ
ンディケータ)ビットにより、状態レジスタ2、オアゲ
ートlOを介してインタラプトがかけられろ。First, the CPU above writes the selection bit (
l or 0). This causes the switching circuit 5 to operate and the communication terminal selected by the selection bit to be connected to the CP.
It is connected to the UI and communication is possible. Also, when switching connections based on a communication request from the communication terminal side, first,
An interrupt is issued from the communication terminal side to the CPU 1 via the status register 2 and the OR gate IO using the CI (Calling Indicator) bit.
CPUIはこの信号をトリガにしてCPUバスを介して
状態レジスタの要求ビット(CIビット)を読みにゆく
。そして、これにより通信要求がどちらの通信端末から
なされたかを判別し、上記と同様にして、選択ビットを
状態レジスタ2に書き込む。この選択ビットにより通信
要求のあった通信端末がCPUIのシリアルボートに接
続され、通信が可能になる。cputと通信端末とが接
続されると、CPUによる通信端末へのデータの伝送と
通信端末からのデータの読み込みが行われる。The CPU uses this signal as a trigger to read the request bit (CI bit) of the status register via the CPU bus. Then, it is determined from which communication terminal the communication request was made, and the selection bit is written into the status register 2 in the same manner as above. This selection bit connects the communication terminal that has requested communication to the serial port of the CPUI, enabling communication. When the cput and the communication terminal are connected, the CPU transmits data to the communication terminal and reads data from the communication terminal.
上記状態レジスタ2は第2図に示すように、出カレジス
タと入カレジスタの2つのレジスタからなっている。As shown in FIG. 2, the status register 2 consists of two registers: an output register and an input register.
この出力レジスタのD2のSCON(シリアル・コント
ロール)ビットをCPUIより0またはlにセットする
ことにより下記の通り通信の選択が行われる。By setting the SCON (serial control) bit of D2 of this output register to 0 or l from the CPUI, communication selection is performed as follows.
0:モデム通信 l:光通信
光通信を選択している時はモデム通信側はハイインピー
ダンス状態になり切り離された状態となる。0: Modem communication l: Optical communication When optical communication is selected, the modem communication side enters a high impedance state and becomes disconnected.
また、上記出力レジスタのDI,DOのRS(リクエス
ト・ツー・センド)ビット,ER(イクイップメント・
レディ)ビットをCPUIよりOまたは1にセントする
ことにより通信端末の制御が行われる。また、入カレジ
スタのD7,D5,D4のCD(キャリア・ディテクト
)ビット,DR(データ・ターミナル・レディ)ビット
,CS(クリア・ツー・センド)ビットをCPUIが読
み込むことにより、通信端末の状態や通信状態を監視す
ることかできる。In addition, the RS (request to send) bits and ER (equipment bits) of the DI and DO of the above output registers are
The communication terminal is controlled by setting the Ready bit to O or 1 from the CPUI. In addition, the CPUI reads the CD (carrier detect) bit, DR (data terminal ready) bit, and CS (clear to send) bit of input registers D7, D5, and D4, thereby determining the status of the communication terminal. Communication status can be monitored.
このように、状態レンスタ2と切換回路5によりCPU
Iを光通信端末3とモデム通信端末4に切換接続するこ
とができるので、従来例のような特別なシリアルICを
必要とせず、基板寸法を小さくすることができる。In this way, the CPU
Since I can be switched and connected to the optical communication terminal 3 and the modem communication terminal 4, there is no need for a special serial IC as in the conventional example, and the board size can be reduced.
なお、上記実施例においては、通信側からの通信要求に
より接続を切り換える場合、通信劇からのインクラプト
によりCPUか動作するようになっているが、CPU側
からのポーリングにより行うようにしてもよい。In the above embodiment, when switching the connection in response to a communication request from the communication side, the CPU is activated by an interrupt from the communication system, but it may also be performed by polling from the CPU side.
く発明の効果〉
以上より明らかなように、この発明の通信切換ノステム
は、CPUから送られてきた光通信またはモデム通信の
いずれかを選択するための通信選択データを記憶する状
態レジスタと、上記状態レジスタに記憶された通信選択
データをうけて上記CPUを光通信端末またはモデム通
信端末に接続する切換回路とを備えて、上記CPUを光
通信端末とモデム通信端末に切換接続するようになって
いるので、特別なンリアルECを必要とせず、また、基
板パターンも複雑でなくなるため、基板寸法を小さくで
き、また、不要輻射に関するVCCI規格に対しても有
効となる。Effects of the Invention> As is clear from the above, the communication switching system of the present invention includes a status register that stores communication selection data for selecting either optical communication or modem communication sent from the CPU, and the above-mentioned communication switching system. and a switching circuit that connects the CPU to an optical communication terminal or a modem communication terminal in response to communication selection data stored in a status register, and switches and connects the CPU to the optical communication terminal and the modem communication terminal. Therefore, a special unreal EC is not required, and the board pattern is not complicated, so the board size can be reduced, and it is also effective against the VCCI standard regarding unnecessary radiation.
第1図はこの発明の一実施例のブロック図、第2図は上
記実施例における状態レジスタの構成を示す図、第3図
は従来例のブロック図である。
l・・CPU,2 状態レジスタ、
3 光通信端末、4・・モデム通信端末、5 切換回路
。
特 許 出 願 人 ンヤーブ株式会社代 理 人
弁理士 青山 葆 はかl名第
■
図
(出力レジスタ)
D7
D6
D5
D4
D3 D2 DI Do
SCON RS ER
(入力レジスタ)
D7 D6 D5 D4 D3 D
2 01 DoCD − DR
CS
第
3
図
33FIG. 1 is a block diagram of an embodiment of the present invention, FIG. 2 is a diagram showing the configuration of a status register in the above embodiment, and FIG. 3 is a block diagram of a conventional example. l... CPU, 2 status register, 3 optical communication terminal, 4... modem communication terminal, 5 switching circuit. Patent applicant Nyabu Co., Ltd. Agent
Patent Attorney Aoyama Aoyama Diagram (Output Register) D7 D6 D5 D4 D3 D2 DI Do SCON RS ER (Input Register) D7 D6 D5 D4 D3 D
2 01 DoCD-DR
CS 3 Figure 33
Claims (1)
の送受信を行うCPUを上記光通信端末と上記モデム通
信端末に切換接続するための通信切換システムであって
、 上記CPUから送られてきた光通信またはモデム通信の
いずれかを選択するための通信選択データを記憶する状
態レジスタと、 上記状態レジスタに記憶された通信選択データをうけて
上記CPUを上記光通信端末または上記モデム通信端末
に切換接続する切換回路とを備えたことを特徴とする通
信切換システム。(1) A communication switching system for switching and connecting a CPU that transmits and receives data via an optical communication terminal or a modem communication terminal to the optical communication terminal and the modem communication terminal, the system comprising: a status register for storing communication selection data for selecting either communication or modem communication; and a switch connection of the CPU to the optical communication terminal or the modem communication terminal in response to the communication selection data stored in the status register. What is claimed is: 1. A communication switching system characterized by comprising a switching circuit that performs
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000837A JPH03205944A (en) | 1990-01-05 | 1990-01-05 | Communication switching system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000837A JPH03205944A (en) | 1990-01-05 | 1990-01-05 | Communication switching system |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03205944A true JPH03205944A (en) | 1991-09-09 |
Family
ID=11484736
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000837A Pending JPH03205944A (en) | 1990-01-05 | 1990-01-05 | Communication switching system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03205944A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19980075016A (en) * | 1997-03-28 | 1998-11-05 | 이종수 | Redundancy Device of Communication Port Terminal |
-
1990
- 1990-01-05 JP JP2000837A patent/JPH03205944A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19980075016A (en) * | 1997-03-28 | 1998-11-05 | 이종수 | Redundancy Device of Communication Port Terminal |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH03205944A (en) | Communication switching system | |
| US8060676B2 (en) | Method of hot switching data transfer rate on bus | |
| US5864694A (en) | Emulation system | |
| US6366975B1 (en) | Large-scale integrated circuit (LSI) circuit for controlling electronic device including LSI, and method of controlling the circuit | |
| KR940003845B1 (en) | Communication path bus selecting method | |
| JP4174272B2 (en) | Device controller | |
| JP3265284B2 (en) | emulator | |
| JP3008914B2 (en) | Semiconductor integrated circuit | |
| KR910008420B1 (en) | Interface circuit between cpu and peripheral i/o devices | |
| JPH05173876A (en) | Extended memory board | |
| KR100242690B1 (en) | Sub-device control device using address line | |
| JP3270040B2 (en) | Bus control method | |
| JPS6111863A (en) | Microcomputer system | |
| JPH0612270A (en) | Test circuit | |
| KR100213266B1 (en) | Semiconductor device having test circuit | |
| JPH033043A (en) | Semiconductor device | |
| JPH02186790A (en) | Channel board control system | |
| JPH03242735A (en) | Microcomputer incorporating rom | |
| JPH03257648A (en) | Vxi bus line selector | |
| JPH02214328A (en) | Output control device | |
| JPS63188241A (en) | integrated circuit device | |
| JPH04286043A (en) | command check device | |
| JP2007199839A (en) | Semiconductor integrated circuit device | |
| JPS61216593A (en) | Communication channel control memory access system | |
| JPS6227846A (en) | Input and output channel |