JPH02271472A - 論理回路図面修正方式 - Google Patents
論理回路図面修正方式Info
- Publication number
- JPH02271472A JPH02271472A JP1093462A JP9346289A JPH02271472A JP H02271472 A JPH02271472 A JP H02271472A JP 1093462 A JP1093462 A JP 1093462A JP 9346289 A JP9346289 A JP 9346289A JP H02271472 A JPH02271472 A JP H02271472A
- Authority
- JP
- Japan
- Prior art keywords
- circuit diagram
- circuit
- storage part
- logic
- information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は論理回路図面修正方式に関する。
従来、論理回路図面を修正するときには、修正する位置
を図面上から探し出して、修正手段によって修正を行っ
ていた。
を図面上から探し出して、修正手段によって修正を行っ
ていた。
上述した従来の論理回路図面修正方式は、修正する位置
を図面から探してその図面を修正するため、修正範囲が
広い場合、論理回路図を構成する複数のシートに渡って
修正する必要があるという欠点がある。
を図面から探してその図面を修正するため、修正範囲が
広い場合、論理回路図を構成する複数のシートに渡って
修正する必要があるという欠点がある。
本発明の論理回路図面修正方式は、論理回路の接続情報
を記憶する論理接続情報記憶部と、回路図発生の中心と
なる論理シンボルを指定する論理シンボル名指定部と、 該指定された論理シンボルを中心に前記接続情報により
回路図情報を発生する回路図発生部と、該回路図発生部
で発生した回路図情報を記憶する回路図情報記憶部と、 該回路図情報記憶部の回路図情報を修正する回路図修正
部とを有する。
を記憶する論理接続情報記憶部と、回路図発生の中心と
なる論理シンボルを指定する論理シンボル名指定部と、 該指定された論理シンボルを中心に前記接続情報により
回路図情報を発生する回路図発生部と、該回路図発生部
で発生した回路図情報を記憶する回路図情報記憶部と、 該回路図情報記憶部の回路図情報を修正する回路図修正
部とを有する。
次に本発明について図面を参照して説明する。
第１図は本発明の一実施例のブロック図であり、論理接
続情報記憶部１１回路図発生部２．論理シンボル名指定
部３１回路図情報記憶部４および回路図修正部５から成
る。
続情報記憶部１１回路図発生部２．論理シンボル名指定
部３１回路図情報記憶部４および回路図修正部５から成
る。
論理接続情報記憶部１には、回路の論理的な接続情報を
記憶しており、回路図発生部２は論理シンボル名指定部
３によって指定されたシンボルを中心とした回路図を論
理接続情報記憶部１における接続情報により発生し、回
路図情報記憶部４へ記憶する０回路図修正部５は、いわ
ゆる回路図エディタであり、修正するシートの回路図情
報を回路図情報記憶部４から取り出し、修正後に再び回
路図情報記憶部４へ記憶する。
記憶しており、回路図発生部２は論理シンボル名指定部
３によって指定されたシンボルを中心とした回路図を論
理接続情報記憶部１における接続情報により発生し、回
路図情報記憶部４へ記憶する０回路図修正部５は、いわ
ゆる回路図エディタであり、修正するシートの回路図情
報を回路図情報記憶部４から取り出し、修正後に再び回
路図情報記憶部４へ記憶する。
第２図は論理接続情報記憶部１における記憶項目、第３
図は回路図情報記憶部４における記憶項目を示す。
図は回路図情報記憶部４における記憶項目を示す。
次に第４図と第５図に示す回路図を例として具体的に説
明する。
明する。
第４図に示す２枚のシートから成る回路図を第５図に示
す２枚のシートから成る回路図に修正する場合、シート
ｌと２を順番に読み出して修正する必要がある。
す２枚のシートから成る回路図に修正する場合、シート
ｌと２を順番に読み出して修正する必要がある。
第６図は、第４図および第５図並びに後述する第８図お
よび第１０図に対する説明図であり、これら４つの図面
において長方形のブロックで示されるシンボル（端子や
集積回路を表わす）について、シンボルタグ、シンボル
種類および入出力のピン名の表示位置を示している。
よび第１０図に対する説明図であり、これら４つの図面
において長方形のブロックで示されるシンボル（端子や
集積回路を表わす）について、シンボルタグ、シンボル
種類および入出力のピン名の表示位置を示している。
また、第７図は論理接続情報記憶部１における第４図の
回路図に対する接続情報であり、第２図に示した形式に
従っている。
回路図に対する接続情報であり、第２図に示した形式に
従っている。
回路図発生部２は、第７図の接続情報により既知の手法
によって回路図を発生する６本例の場合、回路図の修正
は、シンボルＳ３の入力ビンＩ２への信号を、シンボル
Ｓ２の出力である信号Ｎ４からシンボルＳ２の入力であ
るＮ２に変更することにあるのが、第４図と第５図との
比較により明らかである。従って、論理シンボル名指定
部３でシンボルタグ°’３２″を指定し、このシンボル
タグ“Ｎ２”のシンボルを中心に回路図を発生する。
によって回路図を発生する６本例の場合、回路図の修正
は、シンボルＳ３の入力ビンＩ２への信号を、シンボル
Ｓ２の出力である信号Ｎ４からシンボルＳ２の入力であ
るＮ２に変更することにあるのが、第４図と第５図との
比較により明らかである。従って、論理シンボル名指定
部３でシンボルタグ°’３２″を指定し、このシンボル
タグ“Ｎ２”のシンボルを中心に回路図を発生する。
このような修正の中心となるべき箇所は、修正者は当然
に知っている。
に知っている。
発生した回路図を第８図、回路図情報を第９図に示す、
第９図の（ａ）、（ｂ）は第３図の（ａ）、（ｂ）に示
した形式に従っている。第９図（ｂ）におけるＢはスタ
ート又は曲り点、Ｔはエンド、Ｄはジャンプタグリフア
イン、Ｒはジャンプタグリファ−をされぞれ示す。
第９図の（ａ）、（ｂ）は第３図の（ａ）、（ｂ）に示
した形式に従っている。第９図（ｂ）におけるＢはスタ
ート又は曲り点、Ｔはエンド、Ｄはジャンプタグリフア
イン、Ｒはジャンプタグリファ−をされぞれ示す。
第８図を参照すると、発生した回路図では、修正部分が
すべてシート１（第８図（ａ））に納まっているため、
回路図修正部５は１シート目の回路図情報を回路図情報
記憶部４から取り出し、修正後、再び回路図情報記憶部
４ヘセツトするだけでよいことになる。
すべてシート１（第８図（ａ））に納まっているため、
回路図修正部５は１シート目の回路図情報を回路図情報
記憶部４から取り出し、修正後、再び回路図情報記憶部
４ヘセツトするだけでよいことになる。
修正後の回路図は第１０図のようになり、これは第５図
と論理的に等価であることがわかる。
と論理的に等価であることがわかる。
以上説明したように本発明は、修正の中心となる論理シ
ンボルを中心に回路図を発生し、発生した回路図を修正
する構成としたことにより、修正する場所を少数のシー
トに集中させ、容易に修正できる効果がある。
ンボルを中心に回路図を発生し、発生した回路図を修正
する構成としたことにより、修正する場所を少数のシー
トに集中させ、容易に修正できる効果がある。
第１図は本発明のブロック図、第２図は論理接続情報記
憶部１の記憶項目、第３図は回路図情報記憶部４の記憶
項目、第４図は修正前の回路図、第５図は修正後の回路
図、第６図は回路図に対する説明図、第７図は接続情報
例を示す図、第８図は回路図発生部が発生した回路図、
第９図は回路図情報例を示す図、第１０図は修正後の回
路図である。 １・・・論理接続情報記憶部、２・・・回路図発生部、
３・・・論理シンボル名指定部、４・・・回路図情報記
憶部、５・・・回路図修正部。
憶部１の記憶項目、第３図は回路図情報記憶部４の記憶
項目、第４図は修正前の回路図、第５図は修正後の回路
図、第６図は回路図に対する説明図、第７図は接続情報
例を示す図、第８図は回路図発生部が発生した回路図、
第９図は回路図情報例を示す図、第１０図は修正後の回
路図である。 １・・・論理接続情報記憶部、２・・・回路図発生部、
３・・・論理シンボル名指定部、４・・・回路図情報記
憶部、５・・・回路図修正部。
Claims (1)
- 【特許請求の範囲】 論理回路の接続情報を記憶する論理接続情報記憶部と、
回路図発生の中心となる論理シンボルを指定する論理シ
ンボル名指定部と、 該指定された論理シンボルを中心に前記接続情報により
回路図情報を発生する回路図発生部と、該回路図発生部
で発生した回路図情報を記憶する回路図情報記憶部と、 該回路図情報記憶部の回路図情報を修正する回路図修正
部とを有する論理回路図面修正方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1093462A JPH02271472A (ja) | 1989-04-12 | 1989-04-12 | 論理回路図面修正方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1093462A JPH02271472A (ja) | 1989-04-12 | 1989-04-12 | 論理回路図面修正方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02271472A true JPH02271472A (ja) | 1990-11-06 |
Family
ID=14083003
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1093462A Pending JPH02271472A (ja) | 1989-04-12 | 1989-04-12 | 論理回路図面修正方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02271472A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009532805A (ja) * | 2006-04-03 | 2009-09-10 | ケイデンス デザイン システムズ， インコーポレイテッド | バーチャル・ビュー回路図エディタ |
-
1989
- 1989-04-12 JP JP1093462A patent/JPH02271472A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009532805A (ja) * | 2006-04-03 | 2009-09-10 | ケイデンス デザイン システムズ， インコーポレイテッド | バーチャル・ビュー回路図エディタ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02271472A (ja) | 論理回路図面修正方式 | |
| JPS6019012B2 (ja) | メッセ−ジ出力編集方式 | |
| JPH0785250B2 (ja) | 論理回路図処理装置 | |
| JPH05204703A (ja) | アセンブリ命令表示方式 | |
| JPS6348986A (ja) | プラント画像監視装置 | |
| JPH01265333A (ja) | 命令自動生成装置 | |
| JPH03265277A (ja) | 信号の復号化方式 | |
| JP2001184190A (ja) | フォーマット変換装置及び方法 | |
| JPH0567163A (ja) | 図面分割方式 | |
| JPS61205999A (ja) | 文章読上げ装置 | |
| JPS60179848A (ja) | ソ−スプログラム表示装置 | |
| JPH05189114A (ja) | 処理手順の外部ファイル化による処理方法 | |
| JP2000311185A (ja) | Ｃａｄ装置の変更履歴記憶方法 | |
| JPH04329047A (ja) | 伝送制御処理方法 | |
| JPH04322373A (ja) | 対話配線方式 | |
| JPH0210430A (ja) | オンラインプログラム生成方式 | |
| JPH03161953A (ja) | 半導体集積回路のレイアウトパターン情報変換方法 | |
| JPH05100865A (ja) | コンパイル方式 | |
| JPH0765056A (ja) | 異機種間における製図記号データ変換方式 | |
| JPH03225430A (ja) | 割り込み回路 | |
| JPH0744555A (ja) | 文字列置換装置 | |
| JPH04138550A (ja) | コマンド文字列構文解析処理方式 | |
| JPH0528225A (ja) | 会話型配線修正方式 | |
| JPS60126785A (ja) | 文字認識方式 | |
| JPH02294736A (ja) | 自動修正言語処理方式 |