JPH02170520A - Coating and developing device - Google Patents
Coating and developing deviceInfo
- Publication number
- JPH02170520A JPH02170520A JP63325340A JP32534088A JPH02170520A JP H02170520 A JPH02170520 A JP H02170520A JP 63325340 A JP63325340 A JP 63325340A JP 32534088 A JP32534088 A JP 32534088A JP H02170520 A JPH02170520 A JP H02170520A
- Authority
- JP
- Japan
- Prior art keywords
- alarm
- processing
- wafer
- trouble
- contents
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000011248 coating agent Substances 0.000 title claims description 28
- 238000000576 coating method Methods 0.000 title claims description 28
- 230000007246 mechanism Effects 0.000 claims abstract description 76
- 230000007723 transport mechanism Effects 0.000 claims description 19
- 230000032258 transport Effects 0.000 claims description 6
- 239000004065 semiconductor Substances 0.000 abstract description 40
- 238000000034 method Methods 0.000 abstract description 7
- 230000002159 abnormal effect Effects 0.000 abstract 1
- 235000012431 wafers Nutrition 0.000 description 92
- 238000010586 diagram Methods 0.000 description 6
- 230000008569 process Effects 0.000 description 4
- 238000001816 cooling Methods 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 239000010410 layer Substances 0.000 description 3
- 230000009471 action Effects 0.000 description 2
- 230000003749 cleanliness Effects 0.000 description 2
- 239000000428 dust Substances 0.000 description 2
- 238000011084 recovery Methods 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 230000005856 abnormality Effects 0.000 description 1
- 238000012790 confirmation Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 238000012840 feeding operation Methods 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 239000002345 surface coating layer Substances 0.000 description 1
- 238000011282 treatment Methods 0.000 description 1
Landscapes
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
Description
【発明の詳細な説明】 [発明の目的] (産業上の利用分野) 本発明は、塗布現像装置に関する。[Detailed description of the invention] [Purpose of the invention] (Industrial application field) The present invention relates to a coating and developing device.
(従来の技術)
従来、塗布現像装置において、被処理物例えば半導体ウ
ェハは複数の処理工程で各種の処理を受けるが、近年、
この半導体ウェハの高集積化に伴い、上記各処理工程は
ますます増加し複雑化している。(Prior Art) Conventionally, in coating and developing apparatuses, objects to be processed, such as semiconductor wafers, undergo various treatments in multiple processing steps, but in recent years,
As semiconductor wafers become highly integrated, the number of processing steps described above is increasing and becoming more complex.
一方、半導体装置の製造環境も上記微細化に伴ってダス
ト(塵埃)の付着による半導体素子の欠陥を防止するた
めにより高いクリーン度が要求されており、クリーンル
ームの高クリーン度化、また装置自身からの発塵の低減
化が一層必要とされている。On the other hand, with the miniaturization of the semiconductor device manufacturing environment, a higher level of cleanliness is required to prevent defects in semiconductor elements due to dust adhesion. There is an increasing need to reduce dust generation.
そこで複雑化する処理工程に容易に対応でき、また高ク
リーン度化への対応が可能なレジスト処理装置として、
ウェハ搬入・搬出機構や複数の処理機構例えばレジスト
塗布機構、現像機構、加熱機構等を配置接続し、ウェハ
搬送機構により各処理機構へ半導体ウェハを所定の処理
手順に従って自動搬送して一連の処理を行うように構成
したものが開発されている。Therefore, as a resist processing equipment that can easily handle increasingly complex processing steps and can also support higher cleanliness,
A wafer loading/unloading mechanism and multiple processing mechanisms such as a resist coating mechanism, a developing mechanism, a heating mechanism, etc. are arranged and connected, and a wafer transport mechanism automatically transports semiconductor wafers to each processing mechanism according to a predetermined processing procedure to perform a series of processing. A configuration has been developed to do this.
このような塗布現像装置における各処理機構の配列構成
は、処理内容や設置条件等により異なり、例えば各処理
機構を直線的に配置接続し、ウェハ搬送機構により一方
端の処理機構から順次次処理機構へと搬送して処理する
ものや、複数の処理機構を平行配列し、中央部にウェハ
搬送機構を配設して各処理機構へ半導体ウェハを搬送し
て処理するように構成したもの等がある。The arrangement configuration of each processing mechanism in such a coating and developing apparatus varies depending on the processing content and installation conditions. For example, each processing mechanism is arranged and connected in a straight line, and the wafer transport mechanism sequentially moves the processing mechanisms from one end to the other. Some are configured to transport semiconductor wafers to each processing mechanism for processing, while others are configured to have multiple processing mechanisms arranged in parallel, with a wafer transport mechanism located in the center, and to transport semiconductor wafers to each processing mechanism for processing. .
また、このような塗布現像装置でのウェハ搬入動作は、
半導体ウェハを所定の間隔で多数積層収容したウェハキ
ャリアを昇降自在に構成されたウェハ搬入機構に配置し
、ウェハ搬送腕により取出してウェハ搬送機構へと移載
する。そして一連のプロセス処理を施された処理済み半
導体ウェハは、再びウェハ搬送腕によりウェハ搬送機構
から処理済みウェハを収容するウェハキャリア内へと収
容される。In addition, the wafer loading operation in such a coating and developing device is as follows:
A wafer carrier containing a large number of stacked semiconductor wafers at predetermined intervals is placed in a wafer loading mechanism configured to be able to move up and down, and is taken out by a wafer carrying arm and transferred to the wafer carrying mechanism. The processed semiconductor wafer, which has been subjected to a series of processes, is again transferred from the wafer transfer mechanism to the wafer carrier that accommodates the processed wafer by the wafer transfer arm.
ところで、このように複数の処理機構を接続配置し、順
次処理を進めていく塗布現像装置においては、各処理機
構に例えば加熱機構であれはウェハの位置決めセンサ、
ホットプレートの位置センサ等、各動作を確認するため
のセンサが設置されており、各センサによって各機構内
で定められた動作を行っているかどうかが確認され、次
の動作に進むように構成されている。By the way, in a coating and developing apparatus in which a plurality of processing mechanisms are connected and arranged to proceed with processing in sequence, each processing mechanism is equipped with, for example, a heating mechanism, a wafer positioning sensor, and a wafer positioning sensor.
Sensors are installed to check each operation, such as a hot plate position sensor, and each sensor confirms whether the specified operation is being performed within each mechanism, and the system is configured to proceed to the next operation. ing.
そして、動作を指示した後に例えば所定の時間内にセン
サでの確認が行われないとアラームを発生するとともに
次の動作への進行を中止し、装置自体の故障を防止する
ように構成されている。The device is configured to generate an alarm and stop proceeding to the next operation if the sensor is not confirmed within a predetermined time after an operation is instructed, thereby preventing the device itself from malfunctioning. .
(発明が解決しようとする課題)
しかしながら、従来の塗布現像装置においては、上述し
たように単にアラームを発生して処理の進行を停止する
だけであったり、またアラームの発生位置と名称を表示
する程度であるため、故障箇所の復旧に時間がかかり、
また故障内容の掌握を充分に行うことができないという
ような問題があった。(Problem to be Solved by the Invention) However, in the conventional coating and developing apparatus, as mentioned above, the process is simply stopped by generating an alarm, or the position and name of the alarm are displayed. Due to the limited amount of time, it takes time to restore the faulty part.
Additionally, there was a problem in that it was not possible to fully grasp the details of the failure.
ところが、最近のように半導体装置の高集積化に伴って
処理工程が増加するにつれて、各機構において発生する
故障内容の掌握やその処理が重要となってきている。す
なわち、故障内容を個々の半導体ウェハに対応させて掌
握することにより、処理された半導体ウェハの不良原因
を追及することが可能となって歩留の向上が期待でき、
また故障内容を解析しすみやかに処理することによって
、装置の可動率が向上するとともに処理品質も向上する
。また、アラームの発生箇所や回数を掌握することによ
って、装置自体の信頼性を高めることも可能となる。However, as semiconductor devices have become more highly integrated and the number of processing steps has increased in recent years, it has become important to understand the details of failures that occur in each mechanism and to deal with them. In other words, by understanding the failure details for each semiconductor wafer, it becomes possible to investigate the cause of defects in processed semiconductor wafers, which can be expected to improve yields.
Furthermore, by analyzing the details of the failure and promptly processing it, the operating rate of the device is improved and the processing quality is also improved. Furthermore, by knowing the location and number of alarm occurrences, it is possible to improve the reliability of the device itself.
本発明は、上述したような従来記述の課題に対処するた
めになされたもので、複数の処理機構間を搬送機構によ
って連結した塗布現像装置の故障内容の掌握および故障
の復旧を速やかに行うことを可能にした塗布現像装置を
提供することを目的とするものである。The present invention has been made in order to address the problems described in the conventional art as described above, and it is an object of the present invention to quickly grasp the details of a failure and recover from the failure in a coating and developing device in which a plurality of processing mechanisms are connected by a conveyance mechanism. The object of the present invention is to provide a coating and developing device that enables the following.
[発明の構成コ
(課題を解決するための手段)
すなわち本発明の塗布現像装置は、被処理物を搬送機構
によって複数の処理機構に選択的に搬送し、所望の処理
を行う塗布現像装置において、前記複数の処理機構およ
び搬送機構において発生したアラーム信号に対して予め
記憶されている故障内容および該故障に関する所望の情
報を表示する表示手段を具備したことを特徴としている
。[Configuration of the Invention (Means for Solving the Problem) In other words, the coating and developing apparatus of the present invention is a coating and developing apparatus that selectively transports the object to be processed to a plurality of processing mechanisms by a transport mechanism and performs desired processing. The present invention is characterized by comprising a display means for displaying pre-stored failure details and desired information regarding the failure in response to alarm signals generated in the plurality of processing mechanisms and transport mechanisms.
(作 用)
本発明の塗布現像装置は、各処理機構等において発生し
たアラーム信号に基づいて故障内容とともに所望の情報
例えば発生原因や対処方法も表示することを可能として
いるので、故障状態の掌握が容易に行え、よって速やか
に対処することが可能となる。(Function) The coating and developing device of the present invention is capable of displaying desired information such as the cause of occurrence and countermeasures along with the details of the failure based on alarm signals generated in each processing mechanism, etc., so that it is possible to grasp the failure state. This can be done easily and can be dealt with quickly.
(実施例)
以下、本発明レジスト塗布現像装置の一実施例を図面を
参照して説明する。(Example) Hereinafter, an example of the resist coating and developing apparatus of the present invention will be described with reference to the drawings.
装置本体1の中央部付近には、被処理物例えば半導体ウ
ェハ2を保持例えば吸着保持するウェハ保持機構3を搭
載し、このウェハ保持機構3をX−Y−Z方向およびθ
方向に移動させるウェハ搬送機構4が配設されている。A wafer holding mechanism 3 is mounted near the center of the apparatus main body 1 to hold an object to be processed, such as a semiconductor wafer 2, by suction.
A wafer transport mechanism 4 is provided to move the wafer in the direction.
このウェハ搬送機構4は、例えばステッピングモータお
よびこれに連結されたボールスクリュー等の回転駆動機
構(図示せず)によって移動、回転される。The wafer transport mechanism 4 is moved and rotated by a rotation drive mechanism (not shown) such as a stepping motor and a ball screw connected thereto.
そして、このウェハ搬送機構4の一移動経路例えばX方
向移動経路5に沿って片側例えば図中上側には、夫々複
数のウェハ処理機構例えば半導体ウェハ2とレジスト膜
との密着性を向上させるために行うII M D S処
理機構6、半導体ウェハ2上に塗布された第1層目のレ
ジスト中に残存する溶剤を加熱蒸発させるための第1の
プリベーク機構7、この第1のプリベーク機構7で加熱
処理された半導体ウェハ2を冷却する第1の冷却機構8
が夫々順に並設されており、一方、上記移動経路5の上
記各ウェハ処理機構7.8.9と対向する側には、半導
体ウェハ2の上面に第1層目のレジストを回転塗布する
第1の塗布機構つと、半導体ウェハ2の上面に第2層目
のレジストを回転塗布する第2の塗布機構10が順に並
設されている。そしてこれら各ウェハ処理機構6.7.
8.9.10により第1の処理装置ユニット11が構成
されている。Along one movement path, e.g., the X-direction movement path 5, of this wafer transport mechanism 4, on one side, e.g., the upper side in the figure, there are provided a plurality of wafer processing mechanisms, e.g., for improving the adhesion between the semiconductor wafer 2 and the resist film. A second pre-bake mechanism 7 for heating and evaporating the solvent remaining in the first layer of resist coated on the semiconductor wafer 2; A first cooling mechanism 8 that cools the processed semiconductor wafer 2
On the other hand, on the side of the moving path 5 facing the wafer processing mechanisms 7, 8, 9, there are provided a first resist for coating the upper surface of the semiconductor wafer 2 with a first layer of resist. A coating mechanism 1 and a second coating mechanism 10 for spin-coating a second layer of resist onto the upper surface of the semiconductor wafer 2 are arranged side by side in this order. And each of these wafer processing mechanisms 6.7.
8.9.10 constitutes the first processing device unit 11.
この実施例の塗布現像装置では、処理工程に応じて、第
1の処理装置ユニット11と同様な他の処理装置ユニッ
トの増設が可能なように構成されており、増設時には第
1の処理装置ユニット11の一方側に半導体ウェハ2を
一時的に待機させる載置台12を備えた待機機構13を
設け、この待機機構13に連設して処理内容に応じた複
数の処理機構例えば第2のプリベーク機構14、この第
2のプリベーク機構14で加熱処理された半導体ウェハ
2を冷却する第2の冷却機構15、光乱反射防止用CE
L膜をレジスト上に被覆する表面被覆層塗布機構16お
よび第2のウェハ搬送機構17等からなる第2の処理装
置ユニット18が増設される。The coating and developing device of this embodiment is configured so that other processing device units similar to the first processing device unit 11 can be added according to the processing process, and when the first processing device unit 11 is added, the first processing device unit A standby mechanism 13 equipped with a mounting table 12 for temporarily waiting the semiconductor wafer 2 is provided on one side of the standby mechanism 11, and a plurality of processing mechanisms, for example, a second pre-bake mechanism, are connected to the standby mechanism 13 according to processing contents. 14, a second cooling mechanism 15 for cooling the semiconductor wafer 2 heat-treated by the second pre-bake mechanism 14, a CE for preventing light diffuse reflection;
A second processing equipment unit 18 is added, which includes a surface coating layer coating mechanism 16 for coating the resist with the L film, a second wafer transport mechanism 17, and the like.
第1の処理装置ユニット11の他方側には、処理前の半
導体ウェハ2を収納したウェハキャリア21を搭載した
センダー機構22と、処理後の半導体ウェハ2を収納す
るウェハキャリア23を搭載したレシーバ機構24と、
半導体ウェハ2を吸着保持してウェハキャリア23へ搬
入またはキャリア21から搬出するウェハ搬送腕25と
、このウェハ搬送腕25をx−y−zおよびθ方向に移
動させる搬送腕駆動機構26等から構成されるウェハ搬
入・搬出機構27が配置されている。On the other side of the first processing equipment unit 11, there is a sender mechanism 22 equipped with a wafer carrier 21 that stores semiconductor wafers 2 before processing, and a receiver mechanism that includes a wafer carrier 23 that stores semiconductor wafers 2 after processing. 24 and
It is composed of a wafer transfer arm 25 that suction-holds the semiconductor wafer 2 and carries it into or out of the wafer carrier 23, and a transfer arm drive mechanism 26 that moves the wafer transfer arm 25 in the x-y-z and θ directions. A wafer loading/unloading mechanism 27 is arranged.
そして、このウェハ搬送腕25により処理前の半導体ウ
ェハ2をウェハキャリア21から取り出してウェハ載置
台28に載置し、このウェハ載置台28に載置された半
導体ウェハ2は第1のウェハ搬送機構4の保持機構3に
よって保持され、各処理機構6.7.8.9.10間を
移動して所望の処理が施される。また、第2の処理装置
ユニット18において処理を行う際には、−旦待機機構
13の載置台12上に載置され、第2のウェハ搬送機構
17によって各処理機構14.15.16間を移動し所
望の処理が行われる。処理終了後には第2のウェハ搬送
機構17および載置台12を介して載置台28に処理済
みの半導体ウェハ2が載置され、ウェハ搬送腕25によ
りウェハキャリア23に収納するように構成されている
。Then, the unprocessed semiconductor wafer 2 is taken out from the wafer carrier 21 by the wafer transfer arm 25 and placed on the wafer placement table 28, and the semiconductor wafer 2 placed on the wafer placement table 28 is transferred to the first wafer transfer mechanism. 4, and is moved between the processing mechanisms 6, 7, 8, 9, and 10 to perform desired processing. Furthermore, when processing is performed in the second processing apparatus unit 18, the wafer is first placed on the mounting table 12 of the standby mechanism 13, and then transferred between the processing mechanisms 14, 15, and 16 by the second wafer transport mechanism 17. The robot moves and performs the desired processing. After the processing is completed, the processed semiconductor wafer 2 is placed on the mounting table 28 via the second wafer transport mechanism 17 and the mounting table 12, and is configured to be stored in the wafer carrier 23 by the wafer transport arm 25. .
上記構成のレジスト塗布現像装置は、第2図に示すよう
に、ウェハ搬入・搬出機構27、第1の処理装置ユニッ
ト11、またさらに処理ユニットを増設する際には第2
の処理装置ユニット18毎に、ユニット制御部例えば搬
出入機構制御部31、第1のユニット制御部32、第2
のユニット制御部33によって個々に動作が制御されて
おり、これら各ユニット制御部31.32.33は主制
御部34によって集中制御されている。As shown in FIG. 2, the resist coating and developing apparatus with the above configuration includes a wafer loading/unloading mechanism 27, a first processing unit 11, and a second processing unit when additional processing units are installed.
For each processing device unit 18, a unit control section, for example, a loading/unloading mechanism control section 31, a first unit control section 32, a second unit control section
The operation of each unit control section 31, 32, and 33 is individually controlled by a unit control section 33, and each of these unit control sections 31, 32, and 33 is centrally controlled by a main control section 34.
各処理装置ユニット11.18におけるそれぞれの処理
機構での処理は、主制御部34から送られた半導体ウェ
ハの情報に基づいて、レシピ情報記憶部35に記憶され
たレシピをレシピ制御部36によって抽出し、各ユニッ
ト制御部、搬出入機構制御部31、第1のユニット制御
部32、第2のユニット制御部33に送られ、各処理機
構例えば第1のプリベーク機構7や第1の塗布機構9等
において各半導体ウェハに応じた処理が行われる。Processing in each processing mechanism in each processing device unit 11.18 is performed by a recipe control unit 36 extracting a recipe stored in a recipe information storage unit 35 based on semiconductor wafer information sent from a main control unit 34. The information is sent to each unit control section, the loading/unloading mechanism control section 31, the first unit control section 32, and the second unit control section 33, and is sent to each processing mechanism, such as the first pre-bake mechanism 7 and the first coating mechanism 9. Processing is performed in accordance with each semiconductor wafer.
また、ウェハ搬入・搬出機構27や第1の処理装置ユニ
ット11および第2の処理装置ユニット18で発生した
アラーム信号は、アラーム制御系40によって所望の処
理がなされるように構成されている。各処理装置ユニッ
ト11.18の各処理機構6.7.8.9.10.14
.15.16やウェハ搬送機構4.17、さらにウェハ
搬入・搬出機構27における各機構22.24.26に
おいて動作確認を行うセンサの信号は、それぞれのユニ
ット制御部31.32.33に送られ、処理内容に応じ
て各部での動作確認を行いながら所望の処理が行われる
。ここで、各部のセンサで動作確認が行われないと処理
動作がその状態で停止し、各ユニット制御部31.32
.33からアラーム信号としてアラーム制御部41に送
られる。Further, alarm signals generated in the wafer loading/unloading mechanism 27, the first processing device unit 11, and the second processing device unit 18 are configured to be processed as desired by the alarm control system 40. Each processing mechanism 6.7.8.9.10.14 of each processing device unit 11.18
.. 15.16, the wafer transport mechanism 4.17, and the sensor signals for checking the operation of each mechanism 22.24.26 in the wafer loading/unloading mechanism 27 are sent to the respective unit controllers 31, 32, and 33. Desired processing is performed while checking the operation of each part depending on the processing content. Here, if the operation is not confirmed by the sensors of each part, the processing operation will stop in that state, and each unit control part 31, 32
.. 33, the signal is sent to the alarm control section 41 as an alarm signal.
例えば第1の処理装置ユニット11における第1のプリ
ベーク機構7を例として説明すると、第3図に示すよう
に、まず第1のウェハ搬送機構4のウェハ保持機構3に
保持された半導体ウェハ2は、第1のユニット制御部3
2からの指令によって第1のプリベーク機構7における
熱板71上に移動し、ウェハ位置決めセンサ72によっ
て所定位置で停止する(同図−A)。このウェハ位置決
めセンサ72の信号を第1のユニット制御部32が確認
した後、ウェハ保持ピン73が上昇して半導体ウェハ2
を保持するとともに、ウェハ保持ピン73の位置センサ
74によって上限信号が第1のユニット制御部32で確
認されるとウェハ搬送機構4が所定の位置まで後退する
(同図−B)。For example, to explain the first pre-bake mechanism 7 in the first processing equipment unit 11 as an example, as shown in FIG. , first unit control section 3
The wafer is moved onto the hot plate 71 in the first pre-bake mechanism 7 according to a command from 2, and stopped at a predetermined position by the wafer positioning sensor 72 (FIG. 1-A). After the first unit control section 32 confirms the signal from the wafer positioning sensor 72, the wafer holding pin 73 is raised to hold the semiconductor wafer 2.
When the upper limit signal is confirmed by the position sensor 74 of the wafer holding pin 73 at the first unit control section 32, the wafer transport mechanism 4 retreats to a predetermined position (FIG. 3-B).
ウェハ搬送機構4の後退位置が位置センサ75によって
確認されると、第1のユニット制御部32からの指令に
よって熱板71が上昇して熱板71上に半導体ウェハ2
が載置される(同図−C)。When the retreat position of the wafer transport mechanism 4 is confirmed by the position sensor 75, the hot plate 71 is raised in response to a command from the first unit control section 32, and the semiconductor wafer 2 is placed on the hot plate 71.
is placed (C in the same figure).
そして、熱板71の上昇が位置センサ76によって確認
されると、所定時間のベーキング処理が行われる。この
後、上記半導体ウェハ2の供給動作と逆の手順に従って
処理済の半導体ウェハ2が送出される。Then, when the position sensor 76 confirms that the hot plate 71 has risen, a baking process is performed for a predetermined period of time. Thereafter, the processed semiconductor wafer 2 is sent out in accordance with the reverse procedure of the above-described semiconductor wafer 2 feeding operation.
ここで、例えば熱板71の上昇を指示した後に所定時間
例えば10秒間経過しても熱板71の上限位置確認信号
が第1の処理装置ユニット制御部32に到達しないと、
アラーム信号としてアラーム制御部41に転送される。Here, for example, if the upper limit position confirmation signal of the hot plate 71 does not reach the first processing device unit control section 32 even after a predetermined period of time, for example, 10 seconds has elapsed after the instruction to raise the hot plate 71,
The signal is transferred to the alarm control unit 41 as an alarm signal.
同様に、第1の処理装置ユニット11における各処理機
構6.7.8.9.10およびウェハ搬送機構4、また
第2の処理装置ユニット18における各処理機構14.
15.16およびウェハ搬送機構17、さらにウェハ搬
入・搬出機構27においても、所定の動作が行われるよ
うに例えば位置センサが設置されており、各センサの信
号によって所定の動作を行っているかどうかを確認し、
異常が発生した際には各ユニット制御部31.32.3
3からアラーム制御部41にアラーム信号として転送さ
れる。Similarly, each processing mechanism 6.7.8.9.10 and wafer transport mechanism 4 in the first processing equipment unit 11, and each processing mechanism 14 in the second processing equipment unit 18.
15.16 and the wafer transport mechanism 17, as well as the wafer loading/unloading mechanism 27, for example, position sensors are installed to ensure that predetermined operations are performed, and the signals from each sensor are used to check whether or not the predetermined operations are being performed. Confirmed,
When an abnormality occurs, each unit control section 31.32.3
3 to the alarm control unit 41 as an alarm signal.
アラーム制御部41にアラーム信号が到達すると、アラ
ーム制御部41は各アラーム信号に基づいて予めアラー
ム名称記憶部42に記憶されているアラーム名称を抽出
し、表示部43にアラームメツセージを表示するととも
に、アラーム信号の内容、発生日および発生時刻をアラ
ームが発生した際に処理されていた半導体ウェハ2の情
報例えばロフト番号や半導体ウェハ2のIDコードに対
応させてアラーム内容記憶部44に記憶する。When the alarm signal reaches the alarm control section 41, the alarm control section 41 extracts the alarm name stored in advance in the alarm name storage section 42 based on each alarm signal, displays an alarm message on the display section 43, and The content, date and time of the alarm signal are stored in the alarm content storage unit 44 in association with information about the semiconductor wafer 2 being processed when the alarm occurred, such as the loft number and the ID code of the semiconductor wafer 2.
この際に表示されるアラームメツセージは、例えば第4
図に示すように、エラーの発生した装置名称、アラーム
名称等である。このアラームメツセージ画面から直接故
障に対する対処、例えば再試行、動作中止、動作継続、
初期化等を入力部45から命令することも可能であるが
、さらに故障内容を詳しく知りたい際には、画面の切替
操作を行うことによって、アラーム詳細記憶部46に記
憶されている各アラーム信号に対応した詳細内容が表示
部43に表示される。The alarm message displayed at this time is, for example, the fourth
As shown in the figure, the information includes the name of the device where the error occurred, the name of the alarm, etc. From this alarm message screen, you can directly take action against failures, such as retrying, stopping operation, continuing operation, etc.
Although it is possible to instruct initialization etc. from the input unit 45, if you want to know more about the details of the failure, by performing a screen switching operation, each alarm signal stored in the alarm details storage unit 46 can be displayed. Detailed contents corresponding to are displayed on the display section 43.
このアラーム詳細表示におけるアラームメツセージは、
例えば第5図に示すように、発生理由、考えうる発生原
因、対処方法等である。The alarm message in this alarm detail display is
For example, as shown in FIG. 5, the reason for the occurrence, possible causes, countermeasures, etc.
また、再試行を行う際には、アラーム制御部41から動
作指令が一連の動作とは別に当該ユニット制御部に転送
され、故障箇所のみの動作が行われる。そして、再試行
の際のセンサ信号を一連の動作における信号とは別個に
各ユニット制御部31.32.33からアラーム制御部
41に転送し、再試行の結果を表示部43に表示するこ
とによって復旧状態の確認を行う。故障箇所が復旧され
た際には、継続動作を選択すれば一連の動作を継続する
ように、アラーム制御部41から各ユニット制御部31
.32.33のうち、当該制御部に継続信号が転送され
る。Furthermore, when performing a retry, an operation command is transferred from the alarm control section 41 to the unit control section separately from a series of operations, and only the operation at the failed location is performed. Then, the sensor signal at the time of retry is transferred from each unit control section 31, 32, 33 to the alarm control section 41 separately from the signal for a series of operations, and the result of the retry is displayed on the display section 43. Check the recovery status. When the failure point is repaired, the alarm control section 41 sends instructions to each unit control section 31 so that the series of operations can be continued if the continuation operation is selected.
.. 32.3, a continuation signal is transferred to the control unit.
これらアラームの表示および復旧作業は、各処理機構毎
に行われるため、他の正常に動作している処理機構はア
ラームの発生した処理機構と連動していない限り、続け
て動作する。Since these alarm display and recovery operations are performed for each processing mechanism, other normally operating processing mechanisms continue to operate unless they are linked to the processing mechanism in which the alarm has occurred.
一方、アラーム制御部41はアラーム内容記憶部44に
記憶されたアラーム信号の内容、発生日および発生時刻
等を、必要に応じである期間単位例えば月単位で集計し
て表示部43に表示し、あるいは出力部47から例えば
プリントアウトする。On the other hand, the alarm control unit 41 aggregates the content of the alarm signal, the date of occurrence, the time of occurrence, etc. stored in the alarm content storage unit 44 on a period basis, for example, per month, as necessary, and displays the aggregated information on the display unit 43. Alternatively, it may be printed out from the output unit 47, for example.
また、処理済の半導体ウェハ2の例えばロット番号を入
力することによって、その半導体ウェハ2を処理した際
に発生したアラーム内容を表示部43に表示するように
アラーム制御部41によって制御される。Furthermore, by inputting, for example, the lot number of a processed semiconductor wafer 2, the alarm control section 41 is controlled to display on the display section 43 the details of the alarm that occurred when the semiconductor wafer 2 was processed.
また、アラーム内容記憶部44は、例えば磁気ディスク
装置のような外部記憶手段を用いることによって、この
レジスト塗布現像装置とは別途にアラーム内容を検索す
ることができる。Further, the alarm content storage unit 44 can search for alarm content separately from the resist coating and developing device by using an external storage means such as a magnetic disk device, for example.
このように、上記構成のレジスト塗布現像装置において
は、アラームの内容や発生日、発生時間等を半導体ウェ
ハあるいはロット種等に対応させて記憶しているため、
例えばロット種毎の集計や一定期間内での集計が可能と
なる。よって、装置各部の故障発生頻度やその内容を容
易に掌握することができ、装置各部毎に信頼性を高める
ことが可能となる。また、処理後の半導体ウェハにおけ
る不良原因の追及も故障内容と対比させることによって
追及でき、処理品質の向上にもおおいに役立てることが
できる。In this way, in the resist coating and developing apparatus having the above configuration, the content of the alarm, the date of occurrence, the time of occurrence, etc. are stored in correspondence with the semiconductor wafer or lot type.
For example, it is possible to aggregate by lot type or within a certain period of time. Therefore, it is possible to easily grasp the frequency of occurrence of failures in each part of the apparatus and their details, and it is possible to improve the reliability of each part of the apparatus. Further, the cause of defects in semiconductor wafers after processing can be investigated by comparing them with the details of the failure, which can be of great use in improving processing quality.
また、故障の詳細内容を表示することによって、当該ア
ラームに対する対処を速やかに行うことが可能になり、
したがって稼働率が向上するばかりでなく、歩留の低下
も防止できる。In addition, by displaying the details of the failure, it becomes possible to take prompt action against the alarm.
Therefore, not only the operating rate is improved, but also a decrease in yield can be prevented.
[発明の効果]
以上説明したように本発明の塗布現像装置にによれば、
各処理工程毎の故障内容の掌握が可能であるために、装
置の信頼性向上や処理品質の向上に大きく寄与するとと
もに、故障に対する対処も速やかに行うことができる。[Effects of the Invention] As explained above, according to the coating and developing device of the present invention,
Since it is possible to grasp the details of failures in each processing step, it greatly contributes to improving the reliability of the apparatus and the processing quality, and it is also possible to promptly deal with failures.
第1図は本発明の塗布現像装置の一実施例の構成を示す
図、第2図は第1図の制御系を示すブロック図、第3図
は第1図の一部である第1のプリベーク機構の動作を説
明するための図、第4図は基本アラームメツセージ画面
の一例を示す図、第5図は詳細内容アラームメツセージ
画面の一例を示す図である。
1・・・・・・本体、2・・・・・・半導体ウェハ、4
・・・・・・第1のウェハ搬送機構、11・・・第1の
処理装置ユニット、18・・・・・・第2の処理装置ユ
ニット、27・・・・・・ウェハ搬入・搬出機構、31
・・・・・・搬出入機構制御部、32・・・・・・第1
のユニット制御部、33・・・・・・第2のユニット制
御部、34・・・・・・主制御部、40・・・・・・ア
ラーム制御系、41・・・・・・アラーム制御部、42
・・・・・・アラーム名称記憶部、43・・・・・・表
示部、44・・・・・・アラーム内容記憶部、46・・
・・・・アラーム詳細記憶部。
第1図FIG. 1 is a diagram showing the configuration of an embodiment of the coating and developing apparatus of the present invention, FIG. 2 is a block diagram showing the control system of FIG. 1, and FIG. 3 is a block diagram showing the control system of FIG. FIG. 4 is a diagram for explaining the operation of the pre-bake mechanism, FIG. 4 is a diagram showing an example of a basic alarm message screen, and FIG. 5 is a diagram showing an example of a detailed contents alarm message screen. 1...Main body, 2...Semiconductor wafer, 4
...First wafer transport mechanism, 11...First processing equipment unit, 18...Second processing equipment unit, 27...Wafer loading/unloading mechanism , 31
...Carry-in/out mechanism control section, 32...1st
unit control unit, 33...second unit control unit, 34...main control unit, 40...alarm control system, 41...alarm control Section, 42
......Alarm name storage section, 43...Display section, 44...Alarm content storage section, 46...
...Alarm details storage section. Figure 1
Claims (1)
搬送し、所望の処理を行う塗布現像装置において、 前記複数の処理機構および搬送機構において発生したア
ラーム信号に対して予め記憶されている故障内容および
該故障に関する所望の情報を表示する表示手段を具備し
たことを特徴とする塗布現像装置。[Scope of Claims] In a coating and developing apparatus that selectively transports a workpiece to a plurality of processing mechanisms by a transport mechanism and performs desired processing, the following applies to an alarm signal generated in the plurality of processing mechanisms and the transport mechanism. A coating and developing apparatus characterized by comprising display means for displaying pre-stored failure details and desired information regarding the failure.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32534088A JP2706793B2 (en) | 1988-12-23 | 1988-12-23 | Coating and developing equipment |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32534088A JP2706793B2 (en) | 1988-12-23 | 1988-12-23 | Coating and developing equipment |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02170520A true JPH02170520A (en) | 1990-07-02 |
| JP2706793B2 JP2706793B2 (en) | 1998-01-28 |
Family
ID=18175713
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32534088A Expired - Lifetime JP2706793B2 (en) | 1988-12-23 | 1988-12-23 | Coating and developing equipment |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2706793B2 (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0387837A (en) * | 1989-08-31 | 1991-04-12 | Fuji Photo Film Co Ltd | Device for processing photosensitive material |
| JP2009135433A (en) * | 2007-11-05 | 2009-06-18 | Hitachi Kokusai Electric Inc | Substrate processing equipment |
| JP2010034592A (en) * | 2009-11-11 | 2010-02-12 | Hitachi Kokusai Electric Inc | Semiconductor manufacturing apparatus |
| JP2012023401A (en) * | 2011-10-19 | 2012-02-02 | Hitachi Kokusai Electric Inc | Semiconductor manufacturing apparatus and display method therefor |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5771426B2 (en) | 2011-03-29 | 2015-08-26 | 東京エレクトロン株式会社 | Information processing apparatus, processing system, processing method, and program |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62299020A (en) * | 1986-06-18 | 1987-12-26 | Toshiba Mach Co Ltd | Controlling system for wafer processing device |
| JPH02109315A (en) * | 1988-10-18 | 1990-04-23 | Dainippon Screen Mfg Co Ltd | Circuit board processing system |
-
1988
- 1988-12-23 JP JP32534088A patent/JP2706793B2/en not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62299020A (en) * | 1986-06-18 | 1987-12-26 | Toshiba Mach Co Ltd | Controlling system for wafer processing device |
| JPH02109315A (en) * | 1988-10-18 | 1990-04-23 | Dainippon Screen Mfg Co Ltd | Circuit board processing system |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0387837A (en) * | 1989-08-31 | 1991-04-12 | Fuji Photo Film Co Ltd | Device for processing photosensitive material |
| JP2009135433A (en) * | 2007-11-05 | 2009-06-18 | Hitachi Kokusai Electric Inc | Substrate processing equipment |
| JP2010206222A (en) * | 2007-11-05 | 2010-09-16 | Hitachi Kokusai Electric Inc | Substrate processing apparatus, substrate carrying method, and substrate processing method |
| JP2010034592A (en) * | 2009-11-11 | 2010-02-12 | Hitachi Kokusai Electric Inc | Semiconductor manufacturing apparatus |
| JP2012023401A (en) * | 2011-10-19 | 2012-02-02 | Hitachi Kokusai Electric Inc | Semiconductor manufacturing apparatus and display method therefor |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2706793B2 (en) | 1998-01-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6473664B1 (en) | Manufacturing process automation system using a file server and its control method | |
| KR100806418B1 (en) | Substrate processing apparatus | |
| JP4781832B2 (en) | Substrate processing system, substrate processing apparatus, program, and recording medium | |
| US8236132B2 (en) | Substrate processing system and substrate transfer method | |
| JP5384219B2 (en) | Pre-alignment method and pre-alignment program in inspection apparatus | |
| US11948845B2 (en) | Device and system for testing flatness | |
| JPH07312388A (en) | Wafer transfer architecture for manufacturing processed wafers | |
| WO2006006364A1 (en) | Substrate recovery method and substrate processing apparatus | |
| US20050273191A1 (en) | Small lot size lithography bays | |
| JP2009123816A (en) | Heat treatment apparatus, and heat treatment method | |
| JP2007149717A (en) | Substrate conveyance processor, method and program for taking countermeasure against obstacle in substrate conveyance processor | |
| JP4279102B2 (en) | Substrate processing apparatus and substrate processing method | |
| JP2006140283A (en) | Substrate processing apparatus and substrate processing method | |
| JP4463081B2 (en) | Substrate processing apparatus and substrate processing method | |
| JPH02170520A (en) | Coating and developing device | |
| JP2004311714A (en) | Substrate treating device | |
| US6320402B1 (en) | Parallel inspection of semiconductor wafers by a plurality of different inspection stations to maximize throughput | |
| JP2627796B2 (en) | Semiconductor manufacturing equipment | |
| KR101861859B1 (en) | Apparatus for processing substrate, computer readable recording medium for recording program, method for indicating alarm and checking method of apparatus for processing substrate | |
| JP2009032898A (en) | Rotary substrate processing device | |
| JP4172553B2 (en) | Substrate processing apparatus and substrate processing method | |
| JP4001559B2 (en) | Inline connection setting method and apparatus | |
| JP5183861B2 (en) | Method of using a small lot size substrate carrier and semiconductor device manufacturing facility | |
| JP5852787B2 (en) | Substrate processing apparatus and substrate processing method | |
| JPH06104248A (en) | Heat treatment apparatus |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091017 Year of fee payment: 12 |