JPH0880041A - スイッチング電源装置 - Google Patents
スイッチング電源装置Info
- Publication number
- JPH0880041A JPH0880041A JP6234342A JP23434294A JPH0880041A JP H0880041 A JPH0880041 A JP H0880041A JP 6234342 A JP6234342 A JP 6234342A JP 23434294 A JP23434294 A JP 23434294A JP H0880041 A JPH0880041 A JP H0880041A
- Authority
- JP
- Japan
- Prior art keywords
- switching element
- resistor
- turned
- output
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004804 winding Methods 0.000 claims description 26
- 239000003990 capacitor Substances 0.000 claims description 22
- 230000010355 oscillation Effects 0.000 claims description 2
- 230000007423 decrease Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 238000001514 detection method Methods 0.000 description 3
- 238000009499 grossing Methods 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
Landscapes
- Direct Current Feeding And Distribution (AREA)
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】
【目的】 あらゆる負荷範囲で効率を良くすること。
【構成】 抵抗ＲB にダイオードＤA と抵抗ＲA との直
列回路を並列に接続する。スイッチング素子Ｑ1 のター
ンオン時には抵抗ＲB のみのインピーダンスでオンさせ
る。またターンオフ時には、抵抗ＲB と抵抗ＲA との並
列合成インピーダンスによりスイッチング素子Ｑ1 をオ
フさせる。つまりスイッチング素子Ｑ1 のターンオフ時
では抵抗ＲB の場合よりも低いインピーダンスでオフさ
せる。
列回路を並列に接続する。スイッチング素子Ｑ1 のター
ンオン時には抵抗ＲB のみのインピーダンスでオンさせ
る。またターンオフ時には、抵抗ＲB と抵抗ＲA との並
列合成インピーダンスによりスイッチング素子Ｑ1 をオ
フさせる。つまりスイッチング素子Ｑ1 のターンオフ時
では抵抗ＲB の場合よりも低いインピーダンスでオフさ
せる。
Description
【０００１】
【産業上の利用分野】本発明は、リンギング・チョーク
・コンバータ（ＲＣＣ）方式を用いたスイッチング電源
装置に関するものである。
・コンバータ（ＲＣＣ）方式を用いたスイッチング電源
装置に関するものである。
【０００２】
【従来の技術】図３は従来のＦＥＴ式のリンギング・チ
ョーク・コンバータ（ＲＣＣ）方式のスイッチング電源
装置の具体回路図を示すものである。尚、この種の従来
例としては、例えば、特公平４−９０３４号公報が挙げ
られる。交流電源ＡＣがヒューズＦ及びラインフィルタ
ＬＦを介して整流用のダイオードブリッジＤＢ1 の入力
端に接続されており、このダイオードブリッジＤＢ1 の
出力端には平滑用のコンデンサＣ1 が接続されている。
ョーク・コンバータ（ＲＣＣ）方式のスイッチング電源
装置の具体回路図を示すものである。尚、この種の従来
例としては、例えば、特公平４−９０３４号公報が挙げ
られる。交流電源ＡＣがヒューズＦ及びラインフィルタ
ＬＦを介して整流用のダイオードブリッジＤＢ1 の入力
端に接続されており、このダイオードブリッジＤＢ1 の
出力端には平滑用のコンデンサＣ1 が接続されている。
【０００３】インバータ回路は、出力トランスＴ、ＦＥ
Ｔからなるスイッチング素子Ｑ1 、起動用の抵抗Ｒ1 ，
Ｒ2 等で構成されている。また、出力トランスＴの出力
巻線Ｎ2 の両端には、整流用のダイオードＤ1 、平滑用
のコンデンサＣ3 が接続されている。
Ｔからなるスイッチング素子Ｑ1 、起動用の抵抗Ｒ1 ，
Ｒ2 等で構成されている。また、出力トランスＴの出力
巻線Ｎ2 の両端には、整流用のダイオードＤ1 、平滑用
のコンデンサＣ3 が接続されている。
【０００４】更に、出力電圧の安定制御及び過電流保護
回路としての電圧検出回路及び制御回路が設けてある。
インバータ回路の出力側に設けた電圧検出回路は、出力
電圧を分圧して検出する抵抗Ｒ7 ，Ｒ8 、フォトカプラ
ＰＣ1 の発光側の発光ダイオードＰＤ、シャントレギュ
レータＩＣ1 等で構成されている。また、インバータ回
路の出力トランスＴの帰還巻線ＮB 側に設けた制御回路
は、上記フォトカプラＰＣ1 の発光ダイオードＰＤと対
となるフォトトランジスタＰＴ、抵抗Ｒ3 〜Ｒ5 、帰還
巻線ＮB の一端とスイッチング素子Ｑ1 のゲートの間に
コンデンサＣ4 を介して接続した抵抗ＲB 、ダイオード
Ｄ2 、スイッチング素子Ｑ1 のゲート・ソース間に並列
に接続したトランジスタＱ2 、このトランジスタＱ2 の
ベース・エミッタ間に接続したコンデンサＣ2 、抵抗Ｒ
9 、ツエナーダイオードＤ3 等で構成されている。
回路としての電圧検出回路及び制御回路が設けてある。
インバータ回路の出力側に設けた電圧検出回路は、出力
電圧を分圧して検出する抵抗Ｒ7 ，Ｒ8 、フォトカプラ
ＰＣ1 の発光側の発光ダイオードＰＤ、シャントレギュ
レータＩＣ1 等で構成されている。また、インバータ回
路の出力トランスＴの帰還巻線ＮB 側に設けた制御回路
は、上記フォトカプラＰＣ1 の発光ダイオードＰＤと対
となるフォトトランジスタＰＴ、抵抗Ｒ3 〜Ｒ5 、帰還
巻線ＮB の一端とスイッチング素子Ｑ1 のゲートの間に
コンデンサＣ4 を介して接続した抵抗ＲB 、ダイオード
Ｄ2 、スイッチング素子Ｑ1 のゲート・ソース間に並列
に接続したトランジスタＱ2 、このトランジスタＱ2 の
ベース・エミッタ間に接続したコンデンサＣ2 、抵抗Ｒ
9 、ツエナーダイオードＤ3 等で構成されている。
【０００５】次に、図３に示す回路の動作について説明
する。まず、電源が投入された起動時においては、抵抗
Ｒ1 ，Ｒ2 を介してスイッチング素子Ｑ1 のゲートに電
圧が印加されて、該スイッチング素子Ｑ1 がオンする。
このスイッチング素子Ｑ1 がオンすると、出力トランス
Ｔの１次巻線ＮP に電源電圧が印加されて、帰還巻線Ｎ
B に１次巻線ＮP と同方向に電圧が発生する。この発生
した電圧により抵抗Ｒ3 を介してコンデンサＣ2 を充電
する。
する。まず、電源が投入された起動時においては、抵抗
Ｒ1 ，Ｒ2 を介してスイッチング素子Ｑ1 のゲートに電
圧が印加されて、該スイッチング素子Ｑ1 がオンする。
このスイッチング素子Ｑ1 がオンすると、出力トランス
Ｔの１次巻線ＮP に電源電圧が印加されて、帰還巻線Ｎ
B に１次巻線ＮP と同方向に電圧が発生する。この発生
した電圧により抵抗Ｒ3 を介してコンデンサＣ2 を充電
する。
【０００６】ここで、起動時においては、出力電圧はゼ
ロに近くフォトカプラＰＣ1 のフォトトランジスタＰＴ
は遮断状態であり、コンデンサＣ2 は抵抗Ｒ3 を流れる
電流のみで充電される。また、この時コンデンサＣ2 に
は電荷が充電されていないために、短時間で充電され
る。そして、トランジスタＱ2 のベース・エミッタ間の
順方向電圧を越えると、トランジスタＱ2 がオンする。
ロに近くフォトカプラＰＣ1 のフォトトランジスタＰＴ
は遮断状態であり、コンデンサＣ2 は抵抗Ｒ3 を流れる
電流のみで充電される。また、この時コンデンサＣ2 に
は電荷が充電されていないために、短時間で充電され
る。そして、トランジスタＱ2 のベース・エミッタ間の
順方向電圧を越えると、トランジスタＱ2 がオンする。
【０００７】トランジスタＱ2 がオンすると、トランジ
スタＱ2 のコレクタ電位がＬレベルとなって、スイッチ
ング素子Ｑ1 のゲートをＬレベルとして、該スイッチン
グ素子Ｑ1 をオフさせる。従って、起動時においては、
スイッチング素子Ｑ1 のオン期間は小さく抑えられる。
スタＱ2 のコレクタ電位がＬレベルとなって、スイッチ
ング素子Ｑ1 のゲートをＬレベルとして、該スイッチン
グ素子Ｑ1 をオフさせる。従って、起動時においては、
スイッチング素子Ｑ1 のオン期間は小さく抑えられる。
【０００８】スイッチング素子Ｑ1 がオフすると、該ス
イッチング素子Ｑ1 のオン時に出力トランスＴに蓄積さ
れていたエネルギーは出力巻線Ｎ2 を介して放出され
る。このエネルギーである電圧がダイオードＤ1 で整流
され、また、コンデンサＣ3 にて平滑されて、負荷に電
力が供給されることになる。
イッチング素子Ｑ1 のオン時に出力トランスＴに蓄積さ
れていたエネルギーは出力巻線Ｎ2 を介して放出され
る。このエネルギーである電圧がダイオードＤ1 で整流
され、また、コンデンサＣ3 にて平滑されて、負荷に電
力が供給されることになる。
【０００９】コンデンサＣ2 の電荷がツエナーダイオー
ドＤ3 、抵抗Ｒ9 を介して放電していくと、トランジス
タＱ2 はオフし、スイッチング素子Ｑ1 がオンする。ス
イッチング素子Ｑ1 がオンすると、再び出力トランスＴ
の１次巻線ＮP に電圧が印加されて、出力トランスＴに
エネルギーを蓄積する。
ドＤ3 、抵抗Ｒ9 を介して放電していくと、トランジス
タＱ2 はオフし、スイッチング素子Ｑ1 がオンする。ス
イッチング素子Ｑ1 がオンすると、再び出力トランスＴ
の１次巻線ＮP に電圧が印加されて、出力トランスＴに
エネルギーを蓄積する。
【００１０】このような発振動作を繰り返して出力電圧
が立ち上がってくると、コンデンサＣ2 はスイッチング
素子Ｑ1 のオフ期間に出力トランスＴの帰還巻線ＮB に
発生する電圧により電荷が逆方向に充電される。そのた
め、電荷が空っぽのときよりも長い充電時間が必要とな
り、スイッチング素子Ｑ1 のオン期間は長くなる。そし
て、出力電圧が立ち上がった後は、フォトカプラＰＣ1
のフォトトランジスタＰＴも遮断状態から能動状態にな
って、フォトトランジスタＰＴのコレクタ電流がコンデ
ンサＣ2 の充電時間を制御し、所定の出力電圧に応じた
スイッチング素子Ｑ1 のオン期間を得るようになる。
が立ち上がってくると、コンデンサＣ2 はスイッチング
素子Ｑ1 のオフ期間に出力トランスＴの帰還巻線ＮB に
発生する電圧により電荷が逆方向に充電される。そのた
め、電荷が空っぽのときよりも長い充電時間が必要とな
り、スイッチング素子Ｑ1 のオン期間は長くなる。そし
て、出力電圧が立ち上がった後は、フォトカプラＰＣ1
のフォトトランジスタＰＴも遮断状態から能動状態にな
って、フォトトランジスタＰＴのコレクタ電流がコンデ
ンサＣ2 の充電時間を制御し、所定の出力電圧に応じた
スイッチング素子Ｑ1 のオン期間を得るようになる。
【００１１】ここで、定常状態において、負荷側の出力
電圧は、抵抗Ｒ7 とＲ8 とで常時分圧して検出されてお
り、この分圧した検出電圧とシャントレギュレータＩＣ
1 が有する基準電圧とを比較している。そして、出力電
圧の変動量をシャントレギュレータＩＣ1 で増幅し、フ
ォトカプラＰＣ1 の発光ダイオードＰＤに流す電流を変
化させて、発光ダイオードＰＤの発光量に応じてフォト
カプラＰＣ1 のフォトトランジスタＰＴのインピーダン
スを変化させ、コンデンサＣ2 の充電時定数を変えるこ
とで、出力電圧が一定となるように制御を行う。
電圧は、抵抗Ｒ7 とＲ8 とで常時分圧して検出されてお
り、この分圧した検出電圧とシャントレギュレータＩＣ
1 が有する基準電圧とを比較している。そして、出力電
圧の変動量をシャントレギュレータＩＣ1 で増幅し、フ
ォトカプラＰＣ1 の発光ダイオードＰＤに流す電流を変
化させて、発光ダイオードＰＤの発光量に応じてフォト
カプラＰＣ1 のフォトトランジスタＰＴのインピーダン
スを変化させ、コンデンサＣ2 の充電時定数を変えるこ
とで、出力電圧が一定となるように制御を行う。
【００１２】定常状態において、コンデンサＣ2 の充電
は主に抵抗Ｒ5 、ダイオードＤ2 、フォトカプラＰＣ1
のフォトトランジスタＰＴを介して充電される。また、
コンデンサＣ2 の充電電荷は、抵抗Ｒ3 を介して放電さ
れる。
は主に抵抗Ｒ5 、ダイオードＤ2 、フォトカプラＰＣ1
のフォトトランジスタＰＴを介して充電される。また、
コンデンサＣ2 の充電電荷は、抵抗Ｒ3 を介して放電さ
れる。
【００１３】ここで、出力電圧が上昇すると、フォトカ
プラＰＣ1 の発光ダイオードＰＤに電流が多く流れて、
フォトトランジスタＰＴのインピーダンスが下がるため
に、コンデンサＣ2 の充電時定数が短くなり、トランジ
スタＱ2 を早くオンさせて、スイッチング素子Ｑ1 をオ
フとして該スイッチング素子Ｑ1 のオン期間を短くし、
出力電圧を低下させるように制御する。また、出力電圧
が低下した場合には、上記の逆の動作を行って、出力電
圧を上昇させるように制御を行い、出力電圧が一定とな
るように定電圧制御をする。
プラＰＣ1 の発光ダイオードＰＤに電流が多く流れて、
フォトトランジスタＰＴのインピーダンスが下がるため
に、コンデンサＣ2 の充電時定数が短くなり、トランジ
スタＱ2 を早くオンさせて、スイッチング素子Ｑ1 をオ
フとして該スイッチング素子Ｑ1 のオン期間を短くし、
出力電圧を低下させるように制御する。また、出力電圧
が低下した場合には、上記の逆の動作を行って、出力電
圧を上昇させるように制御を行い、出力電圧が一定とな
るように定電圧制御をする。
【００１４】また、過電流や短絡電流のような異常電流
の場合の制御は以下のようにして行われる。すなわち、
出力電流が増加していくと、フォトカプラＰＣ1 の発光
ダイオードＰＤに流れる電流が絞られていく。そのた
め、フォトトランジスタＰＴに流れる電流も絞られて、
コンデンサＣ2の充電時間が長くなる。従って、トラン
ジスタＱ2 をオンさせるまでの時間が長くなってスイッ
チング素子Ｑ1 のオン期間が大きくなり、出力電流を多
く流そうとする。
の場合の制御は以下のようにして行われる。すなわち、
出力電流が増加していくと、フォトカプラＰＣ1 の発光
ダイオードＰＤに流れる電流が絞られていく。そのた
め、フォトトランジスタＰＴに流れる電流も絞られて、
コンデンサＣ2の充電時間が長くなる。従って、トラン
ジスタＱ2 をオンさせるまでの時間が長くなってスイッ
チング素子Ｑ1 のオン期間が大きくなり、出力電流を多
く流そうとする。
【００１５】しかし、フォトトランジスタＰＴに流れる
電流がゼロとなって遮断状態となった後は、コンデンサ
Ｃ2 の充電は抵抗Ｒ3 側のみとなり、スイッチング素子
Ｑ1のオン期間はコンデンサＣ2 と抵抗Ｒ3 による時定
数により決まる値以上に増大することができず、出力電
流は限界となる。更に負荷インピーダンスが下がると出
力電圧も下がり始めるが、出力電圧が下がると、スイッ
チング素子Ｑ1 のオフ期間に出力トランスＴの帰還巻線
ＮB に発生する電圧も下がる。そのため、コンデンサＣ
2 に逆方向に蓄積される電荷が減って、スイッチング素
子Ｑ1 のオン時のコンデンサＣ2 の充電時間が短くな
り、スイッチング素子Ｑ1 のオン期間が短くなる。
電流がゼロとなって遮断状態となった後は、コンデンサ
Ｃ2 の充電は抵抗Ｒ3 側のみとなり、スイッチング素子
Ｑ1のオン期間はコンデンサＣ2 と抵抗Ｒ3 による時定
数により決まる値以上に増大することができず、出力電
流は限界となる。更に負荷インピーダンスが下がると出
力電圧も下がり始めるが、出力電圧が下がると、スイッ
チング素子Ｑ1 のオフ期間に出力トランスＴの帰還巻線
ＮB に発生する電圧も下がる。そのため、コンデンサＣ
2 に逆方向に蓄積される電荷が減って、スイッチング素
子Ｑ1 のオン時のコンデンサＣ2 の充電時間が短くな
り、スイッチング素子Ｑ1 のオン期間が短くなる。
【００１６】このように、負荷インピーダンスが最終的
にゼロ（短絡）になるまで、スイッチング素子Ｑ1 のオ
ン期間が短くなり続けるので、出力電流に対する出力電
圧は抑制されて、所謂フの字カーブを描いて過電流保護
制御が働く。
にゼロ（短絡）になるまで、スイッチング素子Ｑ1 のオ
ン期間が短くなり続けるので、出力電流に対する出力電
圧は抑制されて、所謂フの字カーブを描いて過電流保護
制御が働く。
【００１７】
【発明が解決しようとする課題】図３に示す従来例の回
路において、スイッチング素子Ｑ1 をターンオンさせる
場合には出力トランスＴの帰還巻線ＮB の一端とスイッ
チング素子Ｑ1 のゲートＧとの間に介設している抵抗Ｒ
B を介して電圧が印加される。また、スイッチング素子
Ｑ1 のターンオフ時には上記抵抗ＲB を介して電流を引
き抜くようにしている。そして上記抵抗ＲB の抵抗値を
変化させることで、スイッチング素子Ｑ1 のドレイン・
ソース間の波形や効率を調整している
路において、スイッチング素子Ｑ1 をターンオンさせる
場合には出力トランスＴの帰還巻線ＮB の一端とスイッ
チング素子Ｑ1 のゲートＧとの間に介設している抵抗Ｒ
B を介して電圧が印加される。また、スイッチング素子
Ｑ1 のターンオフ時には上記抵抗ＲB を介して電流を引
き抜くようにしている。そして上記抵抗ＲB の抵抗値を
変化させることで、スイッチング素子Ｑ1 のドレイン・
ソース間の波形や効率を調整している
【００１８】
【表１】
【００１９】表１に示すようにスイッチング素子Ｑ1 の
ゲートＧに接続している抵抗ＲB の値を大きくすると、
ターンオン時の損失が小となり、ターンオフ時の損失は
大となる。また、抵抗ＲB の値を小さくすると、ターン
オン時の損失が大となり、ターンオフ時の損失は小とな
る。したがって、抵抗ＲB の値を大あるいは小のいずれ
かに設定すると、ターンオン時、ターンオフ時のそれぞ
れに利点と問題が生じることになる。そのため、あらゆ
る負荷範囲で効率を良くすることは難しいという問題が
あった。
ゲートＧに接続している抵抗ＲB の値を大きくすると、
ターンオン時の損失が小となり、ターンオフ時の損失は
大となる。また、抵抗ＲB の値を小さくすると、ターン
オン時の損失が大となり、ターンオフ時の損失は小とな
る。したがって、抵抗ＲB の値を大あるいは小のいずれ
かに設定すると、ターンオン時、ターンオフ時のそれぞ
れに利点と問題が生じることになる。そのため、あらゆ
る負荷範囲で効率を良くすることは難しいという問題が
あった。
【００２０】本発明は上述の点に鑑みて提供したもので
あって、あらゆる負荷範囲で効率を良くすることを目的
としたスイッチング電源装置を提供するものである。
あって、あらゆる負荷範囲で効率を良くすることを目的
としたスイッチング電源装置を提供するものである。
【００２１】
【課題を解決するための手段】そこで本発明の請求項１
記載のスイッチング電源装置では、１次巻線ＮP 、出力
巻線Ｎ2 及び帰還巻線ＮB を有する出力トランスＴと、
この出力トランスＴの１次巻線ＮP に一端が接続され帰
還巻線ＮB に抵抗ＲB ，コンデンサＣ4 を介して制御端
子Ｇを接続した発振用のスイッチング素子Ｑ1 と、上記
出力トランスＴの出力巻線Ｎ2 に接続された整流回路Ｄ
1 とを備えたスイッチング電源装置において、上記抵抗
ＲB の値を上記スイッチング素子Ｑ1 をターンオンさせ
る時には制御端子Ｇに印加する電圧の立ち上がりをゆっ
くりとさせる値に設定し、スイッチング素子Ｑ1 のター
ンオフ時に上記抵抗ＲB のインピーダンスを下げる制御
手段ＤA , ＲA を設けていることを特徴としている。
記載のスイッチング電源装置では、１次巻線ＮP 、出力
巻線Ｎ2 及び帰還巻線ＮB を有する出力トランスＴと、
この出力トランスＴの１次巻線ＮP に一端が接続され帰
還巻線ＮB に抵抗ＲB ，コンデンサＣ4 を介して制御端
子Ｇを接続した発振用のスイッチング素子Ｑ1 と、上記
出力トランスＴの出力巻線Ｎ2 に接続された整流回路Ｄ
1 とを備えたスイッチング電源装置において、上記抵抗
ＲB の値を上記スイッチング素子Ｑ1 をターンオンさせ
る時には制御端子Ｇに印加する電圧の立ち上がりをゆっ
くりとさせる値に設定し、スイッチング素子Ｑ1 のター
ンオフ時に上記抵抗ＲB のインピーダンスを下げる制御
手段ＤA , ＲA を設けていることを特徴としている。
【００２２】また請求項２記載のスイッチング電源装置
では、上記制御手段として、スイッチング素子Ｑ1 の制
御端子Ｇ側をアノードとしたダイオードＤA と抵抗ＲA
との直列回路で構成し、この直列回路を上記抵抗ＲB と
並列に接続していることを特徴としている。
では、上記制御手段として、スイッチング素子Ｑ1 の制
御端子Ｇ側をアノードとしたダイオードＤA と抵抗ＲA
との直列回路で構成し、この直列回路を上記抵抗ＲB と
並列に接続していることを特徴としている。
【００２３】
【作用】本発明の請求項１記載のスイッチング電源装置
によれば、スイッチング素子Ｑ1 をターンオンさせる時
には抵抗ＲB の値が制御端子Ｇに印加する電圧の立ち上
がりをゆっくりとさせる値に設定しているので、ターン
オン時の損失が小となり、また、スイッチング素子Ｑ1
をターンオフさせる時には制御手段により該抵抗ＲB の
インピーダンスを下げているので、ターンオフ時の損失
が小となる。したがって、あらゆる負荷範囲での効率が
良くなる。
によれば、スイッチング素子Ｑ1 をターンオンさせる時
には抵抗ＲB の値が制御端子Ｇに印加する電圧の立ち上
がりをゆっくりとさせる値に設定しているので、ターン
オン時の損失が小となり、また、スイッチング素子Ｑ1
をターンオフさせる時には制御手段により該抵抗ＲB の
インピーダンスを下げているので、ターンオフ時の損失
が小となる。したがって、あらゆる負荷範囲での効率が
良くなる。
【００２４】また請求項２記載のスイッチング電源装置
によれば、抵抗ＲB のインピーダンスを下げる制御手段
として、ダイオードＤA と抵抗ＲA との直列回路で構成
しているので、ダイオード１本、抵抗１本という低コス
トにより効率の改善を図ることができるものである。
によれば、抵抗ＲB のインピーダンスを下げる制御手段
として、ダイオードＤA と抵抗ＲA との直列回路で構成
しているので、ダイオード１本、抵抗１本という低コス
トにより効率の改善を図ることができるものである。
【００２５】
【実施例】以下、本発明の実施例を図面を参照して説明
する。図１は本発明の実施例のスイッチング電源装置の
具体回路図を示すものであり、全体の構成は図３に示す
従来例と同様なので、同一の機能を発揮する要素には同
一の番号を付して説明を省略し、本発明の要旨の部分に
ついて詳述する。
する。図１は本発明の実施例のスイッチング電源装置の
具体回路図を示すものであり、全体の構成は図３に示す
従来例と同様なので、同一の機能を発揮する要素には同
一の番号を付して説明を省略し、本発明の要旨の部分に
ついて詳述する。
【００２６】すなわち、図１に示すように抵抗ＲB に、
アノードをスイッチング素子Ｑ1 のゲートＧ側にしたダ
イオードＤA と抵抗ＲA との直列回路を並列に接続して
いることを特徴としている。そして、スイッチング素子
Ｑ1 のターンオン時には抵抗ＲB のみのインピーダンス
でオンさせ、またターンオフ時には、抵抗ＲB と抵抗Ｒ
A との並列合成インピーダンスによりスイッチング素子
Ｑ1 をオフさせるようにしている。つまりスイッチング
素子Ｑ1 のターンオフ時では抵抗ＲB の場合よりも低い
インピーダンスでオフさせるようにしている。
アノードをスイッチング素子Ｑ1 のゲートＧ側にしたダ
イオードＤA と抵抗ＲA との直列回路を並列に接続して
いることを特徴としている。そして、スイッチング素子
Ｑ1 のターンオン時には抵抗ＲB のみのインピーダンス
でオンさせ、またターンオフ時には、抵抗ＲB と抵抗Ｒ
A との並列合成インピーダンスによりスイッチング素子
Ｑ1 をオフさせるようにしている。つまりスイッチング
素子Ｑ1 のターンオフ時では抵抗ＲB の場合よりも低い
インピーダンスでオフさせるようにしている。
【００２７】スイッチング素子Ｑ1 をターンオンさせる
時には、抵抗ＲB の値によりスイッチング素子Ｑ1 のゲ
ートＧに印加する電圧の立ち上がりを急激ではなく、あ
る程度のゆるやかな傾斜を持たせて、スイッチング周波
数が上がらないようにしてスイッチングロスを少なく
し、またノイズを少なくして効率を良くしている。一
方、スイッチング素子Ｑ1 のターンオフ時では、ゲート
Ｇには大電流が流れているので、スイッチング素子Ｑ1
を急激にオフさせる必要がある。そこで、ターンオフ時
においては抵抗ＲB のインピーダンス値より低い値にす
べく、ダイオードＤA を介して抵抗ＲB に抵抗ＲA を並
列に接続し、その並列合成インピーダンスによりゲート
Ｇの電流を急激に引き抜いてスイッチング素子Ｑ1 をオ
フさせている。スイッチング素子Ｑ1 を急激にオフさせ
ることで、スイッチングロスを少なくしている。
時には、抵抗ＲB の値によりスイッチング素子Ｑ1 のゲ
ートＧに印加する電圧の立ち上がりを急激ではなく、あ
る程度のゆるやかな傾斜を持たせて、スイッチング周波
数が上がらないようにしてスイッチングロスを少なく
し、またノイズを少なくして効率を良くしている。一
方、スイッチング素子Ｑ1 のターンオフ時では、ゲート
Ｇには大電流が流れているので、スイッチング素子Ｑ1
を急激にオフさせる必要がある。そこで、ターンオフ時
においては抵抗ＲB のインピーダンス値より低い値にす
べく、ダイオードＤA を介して抵抗ＲB に抵抗ＲA を並
列に接続し、その並列合成インピーダンスによりゲート
Ｇの電流を急激に引き抜いてスイッチング素子Ｑ1 をオ
フさせている。スイッチング素子Ｑ1 を急激にオフさせ
ることで、スイッチングロスを少なくしている。
【００２８】これにより表１に示すように、ターンオン
時では抵抗値を大とし、ターンオフ時では抵抗値を小と
してスイッチング素子Ｑ1 のスイッチング損失を最小に
抑えることができる。図２は負荷と効率との関係を示
し、実線が従来例であり、破線が本発明であり、図から
明らかなようにあらゆる負荷範囲において効率を向上さ
せている。しかも、効率を改善させる手段として、抵抗
ＲB に、１本のダイオードＤA と１本の抵抗ＲA との直
列回路にて構成しているだけなので、低コストでスイッ
チング電源装置（ＲＣＣ）の効率の改善を図ることがで
きる。
時では抵抗値を大とし、ターンオフ時では抵抗値を小と
してスイッチング素子Ｑ1 のスイッチング損失を最小に
抑えることができる。図２は負荷と効率との関係を示
し、実線が従来例であり、破線が本発明であり、図から
明らかなようにあらゆる負荷範囲において効率を向上さ
せている。しかも、効率を改善させる手段として、抵抗
ＲB に、１本のダイオードＤA と１本の抵抗ＲA との直
列回路にて構成しているだけなので、低コストでスイッ
チング電源装置（ＲＣＣ）の効率の改善を図ることがで
きる。
【００２９】なお、図１に示す実施例では、スイッチン
グ素子Ｑ1 としてＦＥＴを用いた場合について説明した
が、ＦＥＴに限らずトランジスタを用いても本発明を適
用することができるものである。
グ素子Ｑ1 としてＦＥＴを用いた場合について説明した
が、ＦＥＴに限らずトランジスタを用いても本発明を適
用することができるものである。
【００３０】
【発明の効果】本発明の請求項１記載のスイッチング電
源装置によれば、スイッチング素子をターンオンさせる
時には抵抗の値が制御端子に印加する電圧の立ち上がり
をゆっくりとさせる値に設定しているので、ターンオン
時の損失が小となり、また、スイッチング素子をターン
オフさせる時には制御手段により該抵抗のインピーダン
スを下げているので、ターンオフ時の損失が小となる。
したがって、あらゆる負荷範囲での効率が良くなる。
源装置によれば、スイッチング素子をターンオンさせる
時には抵抗の値が制御端子に印加する電圧の立ち上がり
をゆっくりとさせる値に設定しているので、ターンオン
時の損失が小となり、また、スイッチング素子をターン
オフさせる時には制御手段により該抵抗のインピーダン
スを下げているので、ターンオフ時の損失が小となる。
したがって、あらゆる負荷範囲での効率が良くなる。
【００３１】また請求項２記載のスイッチング電源装置
によれば、抵抗のインピーダンスを下げる制御手段とし
て、ダイオードと抵抗との直列回路で構成しているの
で、ダイオード１本、抵抗１本という低コストにより効
率の改善を図ることができるものである。
によれば、抵抗のインピーダンスを下げる制御手段とし
て、ダイオードと抵抗との直列回路で構成しているの
で、ダイオード１本、抵抗１本という低コストにより効
率の改善を図ることができるものである。
【図１】本発明の実施例のスイッチング電源装置の具体
回路図である。
回路図である。
【図２】本発明の実施例の負荷と効率との関係を示す特
性図である。
性図である。
【図３】従来例のスイッチング電源装置の具体回路図で
ある。
ある。
Ｔ 出力トランス ＮP １次巻線 Ｎ2 出力巻線 ＮB 帰還巻線 Ｑ1 スイッチング素子 Ｇ ゲート（制御端子） ＲA 抵抗 ＲB 抵抗 ＤA ダイオード
Claims (2)
- 【請求項１】 １次巻線（ＮP ）、出力巻線（Ｎ2 ）及
び帰還巻線（ＮB ）を有する出力トランス（Ｔ）と、こ
の出力トランス（Ｔ）の１次巻線（ＮP ）に一端が接続
され帰還巻線（ＮB ）に抵抗（ＲB ），コンデンサ（Ｃ
4 ）を介して制御端子（Ｇ）を接続した発振用のスイッ
チング素子（Ｑ1 ）と、上記出力トランス（Ｔ）の出力
巻線（Ｎ2 ）に接続された整流回路（Ｄ1 ）とを備えた
スイッチング電源装置において、上記抵抗（ＲB ）の値
を上記スイッチング素子（Ｑ1）をターンオンさせる時
には制御端子（Ｇ）に印加する電圧の立ち上がりをゆっ
くりとさせる値に設定し、スイッチング素子（Ｑ1 ）の
ターンオフ時に上記抵抗（ＲB ）のインピーダンスを下
げる制御手段（ＤA , ＲA ）を設けていることを特徴と
するスイッチング電源装置。 - 【請求項２】 上記制御手段として、スイッチング素子
（Ｑ1 ）の制御端子（Ｇ）側をアノードとしたダイオー
ド（ＤA ）と抵抗（ＲA ）との直列回路で構成し、この
直列回路を上記抵抗（ＲB ）と並列に接続していること
を特徴とする請求項１記載のスイッチング電源装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6234342A JPH0880041A (ja) | 1994-09-02 | 1994-09-02 | スイッチング電源装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6234342A JPH0880041A (ja) | 1994-09-02 | 1994-09-02 | スイッチング電源装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0880041A true JPH0880041A (ja) | 1996-03-22 |
Family
ID=16969493
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6234342A Pending JPH0880041A (ja) | 1994-09-02 | 1994-09-02 | スイッチング電源装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0880041A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0935333A3 (en) * | 1998-02-09 | 2000-02-23 | Murata Manufacturing Co., Ltd. | Switching power supply apparatus |
| EP0938184A3 (en) * | 1998-02-24 | 2001-08-29 | Sharp Kabushiki Kaisha | Switching power source |
| JP2002233142A (ja) * | 2001-01-30 | 2002-08-16 | Hitachi Computer Peripherals Co Ltd | スイッチング・レギュレータ |
-
1994
- 1994-09-02 JP JP6234342A patent/JPH0880041A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0935333A3 (en) * | 1998-02-09 | 2000-02-23 | Murata Manufacturing Co., Ltd. | Switching power supply apparatus |
| US6081433A (en) * | 1998-02-09 | 2000-06-27 | Murata Manufacturing Co., Ltd. | Switching power supply apparatus |
| EP0938184A3 (en) * | 1998-02-24 | 2001-08-29 | Sharp Kabushiki Kaisha | Switching power source |
| JP2002233142A (ja) * | 2001-01-30 | 2002-08-16 | Hitachi Computer Peripherals Co Ltd | スイッチング・レギュレータ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4395881B2 (ja) | スイッチング電源装置の同期整流回路 | |
| JP3707436B2 (ja) | スイッチング電源装置 | |
| US6295211B1 (en) | Switching power supply unit having delay circuit for reducing switching frequency | |
| JP2003088117A (ja) | スイッチング電源装置 | |
| EP1463191A2 (en) | Self-oscillating flyback converter | |
| US6483725B2 (en) | DC/DC conversion circuit having a switching frequency proportional to power output | |
| JP3216598B2 (ja) | スイッチング電源装置 | |
| JPH0880041A (ja) | スイッチング電源装置 | |
| JP3198831B2 (ja) | スイッチング電源装置 | |
| JP3223695B2 (ja) | スイッチング電源装置 | |
| JPH077943A (ja) | スイッチング電源装置 | |
| JP3129036B2 (ja) | スイッチング電源装置 | |
| JP3129037B2 (ja) | スイッチング電源装置 | |
| JP3544370B2 (ja) | スイッチング電源装置 | |
| JPH06284595A (ja) | 自動電圧切換式電源回路 | |
| JP4623252B2 (ja) | スイッチング電源装置 | |
| JP2001045750A (ja) | スイッチング電源装置およびその動作方法 | |
| JPH077940A (ja) | スイッチング電源装置 | |
| JP2002281749A (ja) | スイッチング電源装置 | |
| JP2003299352A (ja) | スイッチング電源回路 | |
| JPS587833Y2 (ja) | ジレイハツシンガタコンバ−タソウチ | |
| JPH0731146A (ja) | スイッチング電源装置 | |
| JP2000184702A (ja) | 電源装置 | |
| KR940001191Y1 (ko) | 폴드백 전류제한 회로 | |
| JPH0993934A (ja) | スイッチング電源 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20001114 |