JPH08293542A - Method for manufacturing dielectric isolation substrate - Google Patents
Method for manufacturing dielectric isolation substrateInfo
- Publication number
- JPH08293542A JPH08293542A JP9666595A JP9666595A JPH08293542A JP H08293542 A JPH08293542 A JP H08293542A JP 9666595 A JP9666595 A JP 9666595A JP 9666595 A JP9666595 A JP 9666595A JP H08293542 A JPH08293542 A JP H08293542A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- silicon
- layer
- oxygen ions
- dielectric isolation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Element Separation (AREA)
Abstract
(57)【要約】
【目的】 素子の製造工程において基板のはがれやチッ
ピング(欠け)を生じて歩留りを低下させる原因となる
接合面のボイドの発生が無く、絶縁分離の良い基板を簡
単な工程により提供することを目的とする。
【構成】 シリコン基板の一方の表面から酸素イオンを
注入する工程と、このシリコン基板と支持基板とをガラ
ス層によって接合する工程と、前記シリコン基板の他方
の面を研磨して、酸化シリコン層によって分離された複
数の島状半導体層を形成する工程とを有することを特徴
とする誘電体分離基板の製造方法に関する。
(57) [Abstract] [Purpose] A simple process for producing a substrate with good insulation and separation without the occurrence of voids on the joint surface that would cause peeling or chipping (chipping) of the substrate in the device manufacturing process, which would reduce yield. It is intended to be provided by. A step of implanting oxygen ions from one surface of a silicon substrate, a step of joining the silicon substrate and a supporting substrate with a glass layer, and a step of polishing the other surface of the silicon substrate with a silicon oxide layer And a step of forming a plurality of island-shaped semiconductor layers separated from each other.
Description
【0001】[0001]
【産業上の利用分野】本発明は、半導体基板及びその製
造方法に係り、特に高機能あるいは高性能な半導体デバ
イスを作り込むのに適した誘電体分離方式に係る基板及
び誘電体分離技術に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor substrate and a method of manufacturing the same, and more particularly to a substrate and a dielectric isolation technique relating to a dielectric isolation method suitable for manufacturing a highly functional or high performance semiconductor device.
【0002】[0002]
【従来の技術】半導体単結晶領域を相互に分離する方法
として知られている誘電体分離技術は、標準的な接合分
離技術に比べてデバイス間の絶縁分離が極めて良好であ
り、適用回路の制限が少ないことから、高耐圧や大電流
のパワ−ICに適している。典型的な誘電体分離方式と
してEPIC(Epitaxial Passivated Integrated Cir
cuit)方式が知られているが、大口径ウェハへの対応
や、製造コスト等の問題から他の方法が種々検討されて
いる。複数の半導体基板を貼り合わせて基板を製造する
SOI(Silicon On Insulator)技術もその一つであ
る。基板の貼り合わせ方法としては、例えば、特開昭6
1−242033号公報、特開昭62−177938号
公報に開示された方法がある。2. Description of the Related Art Dielectric isolation technology, which is known as a method for isolating semiconductor single crystal regions from each other, has a very good insulation isolation between devices as compared with standard junction isolation technology, and limits the application circuit. It is suitable for high-voltage and high-current power ICs because it has a small amount. EPIC (Epitaxial Passivated Integrated Circuit) is a typical dielectric isolation method.
Although the cuit) method is known, various other methods have been studied due to problems with large-diameter wafers and manufacturing costs. One of them is SOI (Silicon On Insulator) technology for manufacturing a substrate by bonding a plurality of semiconductor substrates together. As a method for bonding substrates, for example, Japanese Patent Laid-Open No.
There are methods disclosed in JP-A-1-242033 and JP-A-62-177938.
【0003】[0003]
【発明が解決しようとする課題】従来の、この種の貼り
合わせ方法によって製造される基板は、図1に示すよう
に、通常はSiO2 等の絶縁膜12で覆われた島状半導
体層11がガラス層13によって支持基板15に接着さ
れている。この製造法によれば、反りの少ない大口径ウ
ェハを比較的低コストで得ることができるが、まだ問題
が残されている。特に製造条件や各層の厚さ等の条件に
よっては、溝部にボイド(空孔)が発生する場合があ
り、素子の製造工程において基板のはがれやチッピング
(欠け)を生じて歩留りを低下させる原因となる。As shown in FIG. 1, a conventional substrate manufactured by this kind of bonding method is usually an island-shaped semiconductor layer 11 covered with an insulating film 12 such as SiO 2. Are adhered to the support substrate 15 by the glass layer 13. According to this manufacturing method, a large-diameter wafer with less warpage can be obtained at a relatively low cost, but there are still problems. In particular, depending on the manufacturing conditions and the thickness of each layer, voids (holes) may be generated in the groove, which may cause peeling or chipping (chips) of the substrate in the device manufacturing process and reduce the yield. Become.
【0004】また、他の従来の技術では、半導体基板と
支持基板とをガラス層を用いて貼り合わせた後、半導体
基板の反対の面から研磨加工し、半導体層(素子形成
層)、ガラス層及び支持基板が層状に重なったSOI基
板を作製した後、化学的方法または物理的方法によって
半導体層に分離用の溝を形成し、その溝をポリシリコン
で充填し、表面を再度研磨して誘電体分離基板を製造す
る。しかし、この方法では非常に手間のかかる研磨工程
が2回必要となる問題点がある。In another conventional technique, a semiconductor substrate and a supporting substrate are bonded together using a glass layer, and then polishing is performed from the opposite surface of the semiconductor substrate to form a semiconductor layer (element forming layer) and a glass layer. After manufacturing an SOI substrate in which a supporting substrate is layered, a separation groove is formed in a semiconductor layer by a chemical method or a physical method, the groove is filled with polysilicon, and the surface is polished again to obtain a dielectric layer. A body separation substrate is manufactured. However, this method has a problem that a very complicated polishing process is required twice.
【0005】本発明は、上記の従来の誘電体分離基板に
おける欠点を解消し、ボイドの発生がなく、絶縁分離の
良い基板を簡単な工程により提供することを目的とす
る。SUMMARY OF THE INVENTION It is an object of the present invention to solve the above-mentioned drawbacks of the conventional dielectric isolation substrate and to provide a substrate which is free from voids and has good insulation isolation by a simple process.
【0006】[0006]
【課題を解決するための手段】本発明は、シリコン基板
の一方の表面から酸素イオンを注入して分離用の酸化シ
リコン層を形成する工程と、このシリコン基板と支持基
板とをガラス層によって接合する工程と、前記シリコン
基板の他方の面を研磨して、前記酸化シリコン層によっ
て分離された複数の島状半導体層を形成する工程とを有
することを特徴とする誘電体分離基板の製造方法に関す
る。SUMMARY OF THE INVENTION According to the present invention, a step of implanting oxygen ions from one surface of a silicon substrate to form a silicon oxide layer for separation, and the silicon substrate and a supporting substrate are bonded by a glass layer. And a step of polishing the other surface of the silicon substrate to form a plurality of island-shaped semiconductor layers separated by the silicon oxide layer. .
【0007】[0007]
【作用】この発明の酸素イオン注入は、シリコン基板に
対して垂直方向に壁状に分離用の酸化シリコン層を形成
するために行う工程である。加速された酸素イオンを基
板に打ち込むとき、基板表面に衝突させるエネルギーが
大きい場合は酸素イオンは基板の内部に深く進入し、エ
ネルギーの小さい場合は酸素イオンは基板から浅い範囲
に止まる。従って基板に打ち込む酸素イオンのエネルギ
ーを変化させると、注入深度に分布を持たせることがで
きる。その後、熱処理を行って酸素イオンを拡散させる
と、酸素イオンがシリコンと反応し、絶縁性の酸化シリ
コンとなり基板の垂直方向に壁状の層として形成され
る。The oxygen ion implantation of the present invention is a step performed to form a separating silicon oxide layer in a wall shape in the vertical direction with respect to the silicon substrate. When the accelerated oxygen ions are implanted into the substrate, the oxygen ions penetrate deep inside the substrate when the energy for colliding with the substrate surface is large, and when the energy is small, the oxygen ions stay in a shallow range from the substrate. Therefore, when the energy of oxygen ions to be implanted into the substrate is changed, the implantation depth can have a distribution. After that, when heat treatment is performed to diffuse oxygen ions, the oxygen ions react with silicon and become insulating silicon oxide, which is formed as a wall-shaped layer in the vertical direction of the substrate.
【0008】このように加工したシリコン基板と支持基
板とをガラス層によって接合する工程では、シリコン基
板の表面が平坦であるので、ガラス物質の充填不十分等
に基づくボイドの発生等が生じない。Since the surface of the silicon substrate is flat in the step of joining the silicon substrate and the supporting substrate thus processed to each other by the glass layer, the occurrence of voids due to insufficient filling of the glass substance or the like does not occur.
【0009】次の工程で、前記シリコン基板の他方の面
を、前記の壁状の酸化シリコン層が表面に露出するまで
研磨すると、シリコン層が酸化シリコン層で区切られた
構造の基板が得られる。酸化シリコン層は高い絶縁性を
示すので、シリコン層は島状に相互に分離されることに
なる。In the next step, the other surface of the silicon substrate is polished until the wall-shaped silicon oxide layer is exposed on the surface, whereby a substrate having a structure in which the silicon layer is divided by the silicon oxide layer is obtained. . Since the silicon oxide layer has a high insulating property, the silicon layers are separated from each other in an island shape.
【0010】[0010]
【実施例】以下、図面を参照しながら実施例に基づきこ
の発明を詳細に説明する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described in detail below with reference to the accompanying drawings.
【0011】まず、図2(a)に示すように、シリコン
基板の表面に酸素イオンを打ち込む場所を特定した窓部
40を有するマスク21を形成する。具体的には、例え
ばN型で抵抗率10〜30Ω・cm、面方位<100>
面を有する4インチ径、厚さ525μmのシリコン基板
10の表面を熱酸化し、熱酸化膜を0.5μmの厚さで
形成した後、これをフォトエッチングしパターン化され
た熱酸化膜のマスク21を作製する。尚、このマスク
は、酸素イオンが通過しないものであれば良く、材料
や、厚さを適宜選択することができる。例えば、窒化膜
で形成してもよい。次いで、図2(b)のように、再度
表面を熱酸化し、0.1μmの熱酸化膜22を形成す
る。このときの膜厚は酸素イオンが通過しうる範囲で適
宜変えてもよい。First, as shown in FIG. 2 (a), a mask 21 having a window portion 40 in which a position for implanting oxygen ions is specified is formed on the surface of a silicon substrate. Specifically, for example, the N type has a resistivity of 10 to 30 Ω · cm, and a plane orientation <100>.
The surface of the silicon substrate 10 having a diameter of 4 inches and a thickness of 525 μm is thermally oxidized to form a thermal oxide film having a thickness of 0.5 μm, and this is photoetched to form a patterned thermal oxide film mask. 21 is produced. It should be noted that this mask may be one that does not allow oxygen ions to pass therethrough, and the material and thickness thereof can be appropriately selected. For example, it may be formed of a nitride film. Next, as shown in FIG. 2B, the surface is thermally oxidized again to form a 0.1 μm thermal oxide film 22. The film thickness at this time may be appropriately changed within a range in which oxygen ions can pass.
【0012】次に、加速された酸素イオンを基板表面に
窓部40を通して打ち込み、酸素イオンが基板の内部に
例えば0〜2.0μmに分布するように注入する。この
注入は、例えば、高電界中に導入した酸素に、プラズマ
や加速された電子を衝突させて酸素イオンを形成し、こ
れを20keV〜250keVに加速し、400〜60
0℃に加熱したシリコン基板に衝突させ、基板中での酸
素イオン濃度が5×1017〜1×1019atoms/cm2 にな
るようにして行う。Next, accelerated oxygen ions are implanted into the surface of the substrate through the window 40, and oxygen ions are implanted so that the oxygen ions are distributed within the substrate, for example, 0 to 2.0 μm. In this implantation, for example, oxygen introduced into a high electric field is bombarded with plasma or accelerated electrons to form oxygen ions, which are accelerated to 20 keV to 250 keV, and 400 to 60
It is made to collide with a silicon substrate heated to 0 ° C. so that the oxygen ion concentration in the substrate becomes 5 × 10 17 to 1 × 10 19 atoms / cm 2 .
【0013】次に、フッ化水素等のエッチング液を用い
て、図2(d)のように基板表面の熱酸化膜を一旦除去
した後、表面に絶縁膜23(図2(e))を形成する。
この絶縁膜は、後の工程を経て、島状のシリコン層の底
部となるものである。絶縁膜は、シリコンの酸化膜、窒
化膜等の絶縁性の物質でシリコン基板に対して密着性の
高いものであればよい。また、多層とすることもでき
る。絶縁膜の厚さは0.5〜3.0μm程度である。信
頼性が高いという点では熱酸化工程によって製造された
酸化膜(熱酸化膜)が適当であり、厚さは2.0μm程
度が適当である。熱酸化工程では基板全体が熱を受ける
ので、先に注入された酸素イオンは、基板内部で拡散す
ると同時にシリコンと反応し絶縁性の酸化シリコン層3
1を形成する。熱処理を伴わない工程で絶縁膜を形成す
る場合は、1000〜1300℃程度で熱処理を行う必
要がある。また、その後の工程において、熱処理を受け
る場合はそれで代用することも可能である。Next, after the thermal oxide film on the substrate surface is once removed using an etching solution such as hydrogen fluoride as shown in FIG. 2D, an insulating film 23 (FIG. 2E) is formed on the surface. Form.
This insulating film will be the bottom of the island-shaped silicon layer through the subsequent steps. The insulating film may be an insulating substance such as a silicon oxide film or a silicon nitride film and has high adhesiveness to the silicon substrate. Also, it can be a multilayer. The thickness of the insulating film is about 0.5 to 3.0 μm. From the viewpoint of high reliability, an oxide film (thermal oxide film) manufactured by a thermal oxidation process is suitable, and a thickness of about 2.0 μm is suitable. In the thermal oxidation step, the entire substrate receives heat, so that the oxygen ions implanted earlier diffuse inside the substrate and simultaneously react with silicon, so that the insulating silicon oxide layer 3 is formed.
1 is formed. When the insulating film is formed in a process that does not involve heat treatment, it is necessary to perform heat treatment at about 1000 to 1300 ° C. Further, when heat treatment is performed in the subsequent steps, it can be substituted.
【0014】このように加工したシリコン基板を、図3
のように支持基板15とガラス層13を用いて接合す
る。この支持基板は、前記シリコン基板10およびガラ
ス層13と熱膨張係数の近い材料が用いられ、支持基板
も特にシリコン基板であることが好ましい。また、ガラ
ス層は、SiO2 を主成分とし、B2 O3 、P2 O5 等
の不純物を含むものである。ガラス層の製造には特に制
限はなく、スート堆積法やCVD法によって製造するこ
とができる。製造が簡単な点でスート法が好ましい。ス
ート法による製造では、酸化膜23の表面に、例えば、
ガス状のSiCl 4 及びガス状のBCl3 を、水素と酸
素からなる燃焼炎(酸水素炎)中に供給し、分解して得
られるすす状物質を、50μm程度の厚さで堆積させ、
支持基板である500μmのシリコン基板15を、すす
状物質の堆積の上に重ね合わせ、加熱炉内において、酸
素雰囲気中等で1280℃程度に昇温し加熱すると、す
す状物質が焼結し、厚さ5μmまで体積収縮すると同時
に均一にガラス化しガラス層13ができるとともに、二
枚のシリコン基板同士が均一に貼り合わされる。The silicon substrate processed in this way is shown in FIG.
As described above, the support substrate 15 and the glass layer 13 are used for bonding.
It This support substrate is composed of the silicon substrate 10 and the glass.
And a supporting substrate made of a material having a thermal expansion coefficient close to that of the insulating layer 13.
Is particularly preferably a silicon substrate. Also,
Layer is SiO2Is the main component, and B2O3, P2OFiveetc
It contains impurities. Especially for the production of glass layers
Without limitation, it can be manufactured by soot deposition method or CVD method.
You can The soot method is preferable because it is easy to manufacture. Su
In the manufacturing by the oxidization method, for example, on the surface of the oxide film 23,
Gaseous SiCl FourAnd gaseous BCl3The hydrogen and the acid
It is obtained by supplying it to a burning flame (oxyhydrogen flame) consisting of elementary substances and decomposing it.
The soot-like substance to be deposited is deposited to a thickness of about 50 μm,
Soot the silicon substrate 15 of 500 μm, which is a supporting substrate,
On top of a stack of particulate matter, and
If the temperature is raised to about 1280 ° C in an elementary atmosphere and heated,
Simultaneously when the soot-like substance sinters and the volume shrinks to a thickness of 5 μm
The glass layer 13 is formed into a uniform glass and
The silicon substrates are bonded together uniformly.
【0015】最後に、図3(b)に示すように、前記シ
リコン基板10を他方の面から、前記の壁状の酸化シリ
コン層が露出するまで研磨して、素子形成領域として互
いに島状に分離された複数の島状シリコン層11を得
る。このようにして得られた誘電体分離基板は図4の構
造である。Finally, as shown in FIG. 3B, the silicon substrate 10 is polished from the other surface until the wall-shaped silicon oxide layer is exposed to form island-shaped element forming regions. A plurality of separated island-shaped silicon layers 11 are obtained. The dielectric isolation substrate thus obtained has the structure of FIG.
【0016】このようにして製造された誘電体分離基板
を、研磨加工前に超音波画像探査装置(オリンパス社製
UH Pulse200)で、研磨加工後に表面を光
学顕微鏡で調べてもボイドの発生が観察されない。ま
た、この誘電体分離基板における島状シリコン層の島間
の耐電圧は、島間距離が10μmの場合で、700Vの
結果を得た。When the dielectric isolation substrate thus manufactured is subjected to an ultrasonic image exploration apparatus (UH Pulse 200 manufactured by Olympus Co., Ltd.) before polishing, the surface is examined with an optical microscope after polishing, and generation of voids is observed. Not done. The withstand voltage between islands of the island-shaped silicon layer in this dielectric isolation substrate was 700 V when the distance between islands was 10 μm.
【0017】[0017]
【発明の効果】本発明によれば、基板の接合面にボイド
が発生することがないので、素子の製造工程において基
板のはがれやチッピング(欠け)を生じて歩留りを低下
させることがない。また、本発明によれば、手間のかか
る研磨工程が1回だけで誘電体分離基板を製造すること
ができるので、絶縁分離の良い基板を簡単な工程により
提供することができる。According to the present invention, since no voids are generated on the bonding surface of the substrate, the substrate is not peeled off or chipped (chip) in the manufacturing process of the element, and the yield is not reduced. Further, according to the present invention, since the dielectric isolation substrate can be manufactured by performing the laborious polishing process only once, it is possible to provide the substrate with good insulation separation by a simple process.
【図1】従来の誘電体分離技術によって製造された誘電
体分離基板を示す図である。FIG. 1 is a diagram showing a dielectric isolation substrate manufactured by a conventional dielectric isolation technique.
【図2】本発明の製造工程を示す図である。FIG. 2 is a diagram showing a manufacturing process of the present invention.
【図3】本発明の製造工程を示す図である。FIG. 3 is a diagram showing a manufacturing process of the present invention.
【図4】本発明によって製造される誘電体分離基板を示
す図である。FIG. 4 is a diagram showing a dielectric isolation substrate manufactured according to the present invention.
10 シリコン基板 11 島状半導体層 12 絶縁膜(シリコンの熱酸化膜) 13 ガラス層 15 支持基板 21 マスク 22 熱酸化膜 23 絶縁膜 30 注入された酸素イオン 31 壁状に形成された酸化シリコン層 40 マスクの窓部 Reference Signs List 10 silicon substrate 11 island-shaped semiconductor layer 12 insulating film (thermal oxide film of silicon) 13 glass layer 15 support substrate 21 mask 22 thermal oxide film 23 insulating film 30 injected oxygen ions 31 silicon oxide layer formed in wall shape 40 Mask window
Claims (1)
ンを注入して分離用の酸化シリコン層を形成する工程
と、 このシリコン基板と支持基板とをガラス層によって接合
する工程と、 前記シリコン基板の他方の面を研磨して、前記酸化シリ
コン層によって分離された複数の島状半導体層を形成す
る工程とを有することを特徴とする誘電体分離基板の製
造方法。1. A step of implanting oxygen ions from one surface of a silicon substrate to form a silicon oxide layer for separation, a step of joining the silicon substrate and a supporting substrate with a glass layer, and And a step of polishing the other surface to form a plurality of island-shaped semiconductor layers separated by the silicon oxide layer.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9666595A JPH08293542A (en) | 1995-04-21 | 1995-04-21 | Method for manufacturing dielectric isolation substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9666595A JPH08293542A (en) | 1995-04-21 | 1995-04-21 | Method for manufacturing dielectric isolation substrate |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08293542A true JPH08293542A (en) | 1996-11-05 |
Family
ID=14171117
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9666595A Pending JPH08293542A (en) | 1995-04-21 | 1995-04-21 | Method for manufacturing dielectric isolation substrate |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08293542A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2806528A1 (en) * | 2000-01-07 | 2001-09-21 | Sony Corp | SEMICONDUCTOR SUBSTRATE, SEMICONDUCTOR DEVICE, AND METHODS OF MAKING SAME |
-
1995
- 1995-04-21 JP JP9666595A patent/JPH08293542A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2806528A1 (en) * | 2000-01-07 | 2001-09-21 | Sony Corp | SEMICONDUCTOR SUBSTRATE, SEMICONDUCTOR DEVICE, AND METHODS OF MAKING SAME |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3395661B2 (en) | Method for manufacturing SOI wafer | |
| JP3237888B2 (en) | Semiconductor substrate and method of manufacturing the same | |
| US7101772B2 (en) | Means for forming SOI | |
| KR950014609B1 (en) | Semiconductor device and manufacturing method thereof | |
| US3976511A (en) | Method for fabricating integrated circuit structures with full dielectric isolation by ion bombardment | |
| JP3352340B2 (en) | Semiconductor substrate and method of manufacturing the same | |
| US6054363A (en) | Method of manufacturing semiconductor article | |
| US6600173B2 (en) | Low temperature semiconductor layering and three-dimensional electronic circuits using the layering | |
| US5466631A (en) | Method for producing semiconductor articles | |
| AU744654B2 (en) | Substrate and production method thereof | |
| US4891329A (en) | Method of forming a nonsilicon semiconductor on insulator structure | |
| US6417075B1 (en) | Method for producing thin substrate layers | |
| KR101057140B1 (en) | Silicon-on-Insulator Substrates with Fine Buried Insulation Layers | |
| KR100510112B1 (en) | Multistack 3-dimensional high density semiconductor device and method for fabrication | |
| US5168078A (en) | Method of making high density semiconductor structure | |
| JP3900741B2 (en) | Manufacturing method of SOI wafer | |
| JP2717979B2 (en) | Method of fabricating thin single crystal silicon islands on insulator | |
| WO1995001650A1 (en) | Soi substrate fabrication | |
| JPH05251292A (en) | Manufacture of semiconductor device | |
| US5025304A (en) | High density semiconductor structure and method of making the same | |
| CN101286442A (en) | Manufacturing method of SOI substrate | |
| WO1991011822A1 (en) | Semiconductor device and method for its manufacture | |
| JP3921823B2 (en) | Manufacturing method of SOI wafer and SOI wafer | |
| JPH0964319A (en) | SOI substrate and manufacturing method thereof | |
| JPH08293542A (en) | Method for manufacturing dielectric isolation substrate |