JPH0778481A - ダイレクトカレント和バンドギャップ電圧比較器 - Google Patents
ダイレクトカレント和バンドギャップ電圧比較器Info
- Publication number
- JPH0778481A JPH0778481A JP6092324A JP9232494A JPH0778481A JP H0778481 A JPH0778481 A JP H0778481A JP 6092324 A JP6092324 A JP 6092324A JP 9232494 A JP9232494 A JP 9232494A JP H0778481 A JPH0778481 A JP H0778481A
- Authority
- JP
- Japan
- Prior art keywords
- current
- voltage
- circuit
- power supply
- summing node
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 9
- 230000004044 response Effects 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 230000035945 sensitivity Effects 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is DC
- G05F3/10—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/30—Regulators using the difference between the base-emitter voltages of two bipolar transistors operating at different current densities
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
- G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
- G01R19/16533—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the application
- G01R19/16538—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the application in AC or DC supplies
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is DC
- G05F3/10—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/24—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/141—Battery and back-up supplies
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is DC
- G05F3/10—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
- G05F3/262—Current mirrors using field-effect transistors only
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Measurement Of Current Or Voltage (AREA)
- Control Of Electrical Variables (AREA)
- Static Random-Access Memory (AREA)
Abstract
(57)【要約】
【目的】 ノイズの影響を受けにくく小型で且つ簡単な
直流和バンドギャップ電圧比較器を提供する。 【構成】 電源における電圧変化を検知するための直流
和バンドギャップ電圧比較器が提供される。この比較器
は、加算ノードと、複数個の電流源と、インジケータ回
路とを有している。電流源は加算ノードへ接続され、且
つ各電流源は加算ノードへ電流を供給する。これらの電
流源は、電源電圧へ接続しており、加算ノードにおける
電流は、電源電圧が基準電圧と等しいか又はそれより大
きい場合に、ゼロに等しい。インジケータ回路は、その
入力を加算ノードへ接続しており、且つ加算ノードにお
ける変化に応答する論理信号を出力において発生する。
直流和バンドギャップ電圧比較器を提供する。 【構成】 電源における電圧変化を検知するための直流
和バンドギャップ電圧比較器が提供される。この比較器
は、加算ノードと、複数個の電流源と、インジケータ回
路とを有している。電流源は加算ノードへ接続され、且
つ各電流源は加算ノードへ電流を供給する。これらの電
流源は、電源電圧へ接続しており、加算ノードにおける
電流は、電源電圧が基準電圧と等しいか又はそれより大
きい場合に、ゼロに等しい。インジケータ回路は、その
入力を加算ノードへ接続しており、且つ加算ノードにお
ける変化に応答する論理信号を出力において発生する。
Description
【０００１】
【産業上の利用分野】本発明は集積回路に関するもので
あって、更に詳細には、ＭＯＳ集積回路に関するもので
ある。更に詳細には、本発明は、絶縁ゲートＦＥＴ半導
体集積回路におけるバンドギャップ基準回路に関するも
のである。
あって、更に詳細には、ＭＯＳ集積回路に関するもので
ある。更に詳細には、本発明は、絶縁ゲートＦＥＴ半導
体集積回路におけるバンドギャップ基準回路に関するも
のである。
【０００２】
【従来の技術】ある状況においては、例えばメモリ装置
などの集積回路内にデータを保持することが望ましい。
パワーを取除いた場合にＳＲＡＭ内にデータを維持する
ための多数の回路が市販されている。これらの装置は、
しばしば、「ゼロパワー回路」と呼ばれる。通常、ゼロ
パワー回路においては、その回路への電源電圧がある所
定の即ち予め選択したスレッシュホールド電圧以下に降
下する場合に備えてその回路の内容が保護されている。
この保護は、一次電源の電圧が選択したスレッシュホー
ルド電圧以下に降下する場合に、一次電源から二次電
源、通常はバッテリ回路をスイッチングさせることによ
って達成することが可能である。米国特許第４，３８
１，４５８号及び第４，６４５，９４３号に記載される
如く、二次電源乃至はバックアップ電源は公知である。
などの集積回路内にデータを保持することが望ましい。
パワーを取除いた場合にＳＲＡＭ内にデータを維持する
ための多数の回路が市販されている。これらの装置は、
しばしば、「ゼロパワー回路」と呼ばれる。通常、ゼロ
パワー回路においては、その回路への電源電圧がある所
定の即ち予め選択したスレッシュホールド電圧以下に降
下する場合に備えてその回路の内容が保護されている。
この保護は、一次電源の電圧が選択したスレッシュホー
ルド電圧以下に降下する場合に、一次電源から二次電
源、通常はバッテリ回路をスイッチングさせることによ
って達成することが可能である。米国特許第４，３８
１，４５８号及び第４，６４５，９４３号に記載される
如く、二次電源乃至はバックアップ電源は公知である。
【０００３】一次電源電圧を自動的に検知するパワーコ
ントローラ回路が存在している。これらのパワーコント
ローラ回路は、一次電源電圧が所定のスレッシュホール
ド電圧以下に降下する場合に二次電源へ自動的にスイッ
チングさせる。この様なシステムの一つの例は米国特許
第５，１２１，３５９号に記載されており、その特許に
は、入力ピンにおいてのパワーロスが検知される場合に
自動的に供給されるバックアップ電源を具備するプログ
ラマブル即ち書込み可能の論理装置を開示している。米
国特許第４，６５４，８２９号は、一次電源と例えばバ
ッテリ電源などの二次電源との間でスイッチングさせる
スイッチング回路及び比較器を使用する小型の非揮発性
メモリモジュールを開示している。
ントローラ回路が存在している。これらのパワーコント
ローラ回路は、一次電源電圧が所定のスレッシュホール
ド電圧以下に降下する場合に二次電源へ自動的にスイッ
チングさせる。この様なシステムの一つの例は米国特許
第５，１２１，３５９号に記載されており、その特許に
は、入力ピンにおいてのパワーロスが検知される場合に
自動的に供給されるバックアップ電源を具備するプログ
ラマブル即ち書込み可能の論理装置を開示している。米
国特許第４，６５４，８２９号は、一次電源と例えばバ
ッテリ電源などの二次電源との間でスイッチングさせる
スイッチング回路及び比較器を使用する小型の非揮発性
メモリモジュールを開示している。
【０００４】ゼロパワー回路において電圧レベルを設定
乃至は選択する場合の従来のアプローチでは、多数のバ
イポーラ装置、大型の抵抗、オシレータ、スイッチトキ
ャパシタ、自動ゼロ装置などを使用するものであった。
バンドギャップ基準回路は、その電圧レベルを設定する
ために使用することの可能な回路の一つである。典型的
なバンドギャップ基準回路においての一つの欠点は、そ
れを実現するために多数の装置が必要とされるというこ
とである。その結果、半導体チップ上に大きな面積が必
要とされる。面積に関する問題に加えて、典型的なバン
ドギャップ基準回路は、回路内のノイズに対してかなり
敏感である。例えば、活性メモリ回路は通常ノイズが存
在しており、且つ活性メモリ回路と共に使用される公知
のバンドギャップ回路は、通常、発生されるノイズに対
して敏感である。
乃至は選択する場合の従来のアプローチでは、多数のバ
イポーラ装置、大型の抵抗、オシレータ、スイッチトキ
ャパシタ、自動ゼロ装置などを使用するものであった。
バンドギャップ基準回路は、その電圧レベルを設定する
ために使用することの可能な回路の一つである。典型的
なバンドギャップ基準回路においての一つの欠点は、そ
れを実現するために多数の装置が必要とされるというこ
とである。その結果、半導体チップ上に大きな面積が必
要とされる。面積に関する問題に加えて、典型的なバン
ドギャップ基準回路は、回路内のノイズに対してかなり
敏感である。例えば、活性メモリ回路は通常ノイズが存
在しており、且つ活性メモリ回路と共に使用される公知
のバンドギャップ回路は、通常、発生されるノイズに対
して敏感である。
【０００５】
【発明が解決しようとする課題】従って、本発明は、上
述した如き従来技術の欠点を解消し、より小型であり且
つ簡単でありしかもノイズに対してより影響の受けるこ
とのない回路を提供することを目的とする。
述した如き従来技術の欠点を解消し、より小型であり且
つ簡単でありしかもノイズに対してより影響の受けるこ
とのない回路を提供することを目的とする。
【０００６】
【課題を解決するための手段】本発明は、電源における
電圧変化を検知するためのダイレクトカレント乃至は直
流和バンドギャップ電圧比較器を提供する。この直流和
バンドギャップ電圧比較器は、加算ノードと、複数個の
電流源と、インジケータ回路とを有している。これらの
電流源は該加算ノードへ接続しており、且つ各電流源は
前記加算ノードへ電流を供給する。該電流源は、更に、
電源電圧へ接続しており、前記加算ノードにおける電流
は、前記電源電圧が基準電圧に等しい場合に、ゼロに等
しい。インジケータ回路は前記加算ノードへ接続した入
力を有しており、且つ前記加算ノードにおける変化に応
答する論理信号を出力において発生する。
電圧変化を検知するためのダイレクトカレント乃至は直
流和バンドギャップ電圧比較器を提供する。この直流和
バンドギャップ電圧比較器は、加算ノードと、複数個の
電流源と、インジケータ回路とを有している。これらの
電流源は該加算ノードへ接続しており、且つ各電流源は
前記加算ノードへ電流を供給する。該電流源は、更に、
電源電圧へ接続しており、前記加算ノードにおける電流
は、前記電源電圧が基準電圧に等しい場合に、ゼロに等
しい。インジケータ回路は前記加算ノードへ接続した入
力を有しており、且つ前記加算ノードにおける変化に応
答する論理信号を出力において発生する。
【０００７】この直流和バンドギャップ電圧比較器は、
パワーを維持すべきである第一回路と、該第一回路へパ
ワーを供給するために一次電源から二次電源へスイッチ
ングするスイッチング回路とを有するゼロパワー回路に
おいて使用することも可能である。このスイッチング回
路はインジケータ回路の出力へ接続しており、一次電源
からのパワーは、電源電圧が予め選択した電圧と等しい
か又はそれより大きいことを論理信号が表わす場合に一
次電源からのパワーが第一回路へ供給され、且つ電源電
圧が予め選択した電圧よりも低い場合には二次電源から
のパワーが第一回路へ供給される。
パワーを維持すべきである第一回路と、該第一回路へパ
ワーを供給するために一次電源から二次電源へスイッチ
ングするスイッチング回路とを有するゼロパワー回路に
おいて使用することも可能である。このスイッチング回
路はインジケータ回路の出力へ接続しており、一次電源
からのパワーは、電源電圧が予め選択した電圧と等しい
か又はそれより大きいことを論理信号が表わす場合に一
次電源からのパワーが第一回路へ供給され、且つ電源電
圧が予め選択した電圧よりも低い場合には二次電源から
のパワーが第一回路へ供給される。
【０００８】
【実施例】図１を参照すると、チップ上のゼロパワー回
路２のブロック図が示されている。ゼロパワー回路２は
一次電源４へ接続しており且つ一体的なパッケージ内に
設けられた二次電源６を有している。二次電源６は、通
常、チップを収容するプラスチックパッケージ内に設け
られたバッテリである。例えば、パッケージ外部に設け
られたバッテリなどのその他の二次電源を使用すること
も可能である。
路２のブロック図が示されている。ゼロパワー回路２は
一次電源４へ接続しており且つ一体的なパッケージ内に
設けられた二次電源６を有している。二次電源６は、通
常、チップを収容するプラスチックパッケージ内に設け
られたバッテリである。例えば、パッケージ外部に設け
られたバッテリなどのその他の二次電源を使用すること
も可能である。
【０００９】ゼロパワー回路２は、スイッチング回路８
と、メモリ１０と、本発明に基づいて構成された直流和
（ダイレクトカレントサム）バンドギャップ電圧（ＤＣ
ＳＢＶ）比較器１２とを有している。スイッチング回路
８は一次電源４及び二次電源６へ接続している。この回
路は、メモリ１０へ供給されるパワー即ち電力を制御し
且つ一次電源４と二次電源６との間で交互にスイッチン
グする間メモリ１０へ連続的にパワーを供給するための
論理を有することが可能である。
と、メモリ１０と、本発明に基づいて構成された直流和
（ダイレクトカレントサム）バンドギャップ電圧（ＤＣ
ＳＢＶ）比較器１２とを有している。スイッチング回路
８は一次電源４及び二次電源６へ接続している。この回
路は、メモリ１０へ供給されるパワー即ち電力を制御し
且つ一次電源４と二次電源６との間で交互にスイッチン
グする間メモリ１０へ連続的にパワーを供給するための
論理を有することが可能である。
【００１０】ＤＣＳＢＶ比較器１２は、一次電源４へ接
続した入力を有すると共に、スイッチング回路８へ接続
した出力を有している。ＤＣＳＢＶ比較器１２は、スイ
ッチング回路８へ接続した出力を有しており、一次電源
電圧が予め選択した電圧又はそれより高い電圧にあるか
又はその予め選択した電圧より低い電圧にあるかを表わ
す。
続した入力を有すると共に、スイッチング回路８へ接続
した出力を有している。ＤＣＳＢＶ比較器１２は、スイ
ッチング回路８へ接続した出力を有しており、一次電源
電圧が予め選択した電圧又はそれより高い電圧にあるか
又はその予め選択した電圧より低い電圧にあるかを表わ
す。
【００１１】当業者にとって明らかな如く、ゼロパワー
回路２は、付加的な回路を有することが可能であり、且
つメモリ１０の代わりに種々の回路を使用することが可
能である。スイッチング回路８は、当業者に公知の多数
の構成でもって実現することが可能である。
回路２は、付加的な回路を有することが可能であり、且
つメモリ１０の代わりに種々の回路を使用することが可
能である。スイッチング回路８は、当業者に公知の多数
の構成でもって実現することが可能である。
【００１２】ＤＣＳＢＶ比較器は、バンドギャップ回路
の項を表わす電流を発生する四つの電流源を使用して構
成することが可能である。
の項を表わす電流を発生する四つの電流源を使用して構
成することが可能である。
【００１３】 Ｋ1 （ＶCC−ＶT ）＋Ｋ1 ＶT ＝Ｋ2 ＶBE＋Ｋ3 （ｋＴ／ｑ） （１） 尚、ＶCCは電源電圧であり、ＶT はスレッシュホールド
電圧の絶対値であり、ＶBEはベースエミッタ電圧であ
る。ｋＴ／ｑは熱電圧に等しく、尚ｋはボルツマン定数
であり、Ｔはケルビン温度であり、ｑは電子電荷であ
る。電圧（ＶCC−ＶT）、ＶT 、ＶBE、ｋＴ／ｑは四つ
のカレントミラー回路で電流へ変換させることが可能で
ある。この方程式のその他の等価な形態を、本発明の別
の実施例に基づいて実現することが可能である。
電圧の絶対値であり、ＶBEはベースエミッタ電圧であ
る。ｋＴ／ｑは熱電圧に等しく、尚ｋはボルツマン定数
であり、Ｔはケルビン温度であり、ｑは電子電荷であ
る。電圧（ＶCC−ＶT）、ＶT 、ＶBE、ｋＴ／ｑは四つ
のカレントミラー回路で電流へ変換させることが可能で
ある。この方程式のその他の等価な形態を、本発明の別
の実施例に基づいて実現することが可能である。
【００１４】図２における電流和バンドギャップ電圧
（ＤＣＳＢＶ）比較器の概略図に示した如く、これら四
つの電流源は、カレントミラーＡ−Ｄを使用して構成す
ることが可能である。即ち、カレントミラーＡは以下の
電流を発生する。
（ＤＣＳＢＶ）比較器の概略図に示した如く、これら四
つの電流源は、カレントミラーＡ−Ｄを使用して構成す
ることが可能である。即ち、カレントミラーＡは以下の
電流を発生する。
【００１５】 ＩA ∝（ｋＴ／ｑ）（１／Ｒ1 ） （２） カレントミラーＢは以下の電流を発生する。
【００１６】 ＩB ∝（ＶBE／ｑ）（１／Ｒ2 ） （３） カレントミラーＣは以下の電流を発生する。
【００１７】 ＩC ∝ＶT （１／Ｒ3 ） （４） カレントミラーＤは以下の電流を発生する。
【００１８】 ＩD ∝（ＶCC−ＶT ）（１／Ｒ4 ） （５） 式（１）からの定数Ｋ1 乃至Ｋ3 は、これらのカレント
ミラーにおける抵抗及びスケールしたトランジスタによ
って設定することが可能である。
ミラーにおける抵抗及びスケールしたトランジスタによ
って設定することが可能である。
【００１９】カレントミラーＡ−Ｄの各々によって貢献
される電流は、ノードＶＳＵＭとして示した加算ノード
即ち和ノードにおいて加算される。これらの電流がノー
ドＶＳＵＭにおいて加算されてゼロとならない場合に
は、ノードは、より大きな電流を供給するカレントミラ
ー上の飽和端部へスイングする。ノードＶＳＵＭはトラ
ンジスタＣ１−Ｃ４によって形成されている２個の相補
的金属酸化物半導体（ＣＭＯＳ）インバータ２０及び２
２へ接続しており、尚トランジスタＣ１及びＣ３はＰチ
ャンネル金属酸化物半導体電界効果トランジスタ（ＭＯ
ＳＦＥＴ）であり、且つトランジスタＣ２及びＣ４はＮ
チャンネルＭＯＳＦＥＴである。インバータ２０及び２
２はノードＶＳＵＭに対する検知器として使用されてお
り、且つＤＣＳＢＶ比較器の出力２４におけるレールか
らレール即ち最高レベルから最低レベルへの電圧スイン
グを与える。
される電流は、ノードＶＳＵＭとして示した加算ノード
即ち和ノードにおいて加算される。これらの電流がノー
ドＶＳＵＭにおいて加算されてゼロとならない場合に
は、ノードは、より大きな電流を供給するカレントミラ
ー上の飽和端部へスイングする。ノードＶＳＵＭはトラ
ンジスタＣ１−Ｃ４によって形成されている２個の相補
的金属酸化物半導体（ＣＭＯＳ）インバータ２０及び２
２へ接続しており、尚トランジスタＣ１及びＣ３はＰチ
ャンネル金属酸化物半導体電界効果トランジスタ（ＭＯ
ＳＦＥＴ）であり、且つトランジスタＣ２及びＣ４はＮ
チャンネルＭＯＳＦＥＴである。インバータ２０及び２
２はノードＶＳＵＭに対する検知器として使用されてお
り、且つＤＣＳＢＶ比較器の出力２４におけるレールか
らレール即ち最高レベルから最低レベルへの電圧スイン
グを与える。
【００２０】カレントミラー回路Ａは、所定の寸法とし
たトランジスタＭ１−Ｍ４，Ｔ１，Ｂ１，Ｂ２及び抵抗
Ｒ１から構成されている。トランジスタＭ１−Ｍ４及び
Ｔ１はＭＯＳＦＥＴである。トランジスタＭ１及びＭ２
はＰチャンネルＭＯＳＦＥＴであり、一方トランジスタ
Ｍ３，Ｍ４，Ｔ１はＮチャンネルＭＯＳＦＥＴである。
トランジスタＢ１及びＢ２はバイポーラ接合トランジス
タである。トランジスタＢ１及びＢ２のコレクタ及びベ
ースは電源電圧ＶCCへ接続しており、トランジスタＭ３
及びＭ４のソースは接地へ接続している電源電圧ＧＮＤ
へ接続している。抵抗Ｒ１の一端はトランジスタＢ２の
エミッタへ接続しており且つ他端はトランジスタＭ２の
ソースへ接続している。
たトランジスタＭ１−Ｍ４，Ｔ１，Ｂ１，Ｂ２及び抵抗
Ｒ１から構成されている。トランジスタＭ１−Ｍ４及び
Ｔ１はＭＯＳＦＥＴである。トランジスタＭ１及びＭ２
はＰチャンネルＭＯＳＦＥＴであり、一方トランジスタ
Ｍ３，Ｍ４，Ｔ１はＮチャンネルＭＯＳＦＥＴである。
トランジスタＢ１及びＢ２はバイポーラ接合トランジス
タである。トランジスタＢ１及びＢ２のコレクタ及びベ
ースは電源電圧ＶCCへ接続しており、トランジスタＭ３
及びＭ４のソースは接地へ接続している電源電圧ＧＮＤ
へ接続している。抵抗Ｒ１の一端はトランジスタＢ２の
エミッタへ接続しており且つ他端はトランジスタＭ２の
ソースへ接続している。
【００２１】トランジスタＭ１−Ｍ４，Ｔ１，Ｂ１，Ｂ
２は、所定の寸法としたトランジスタであり、且つカレ
ントミラー回路Ａの異なる部分において異なる電流密度
を得るようにされている。トランジスタＭ１及びＭ３
は、トランジスタＭ２及びＭ４によって発生される電流
の１０倍の電流の流れを与えるように寸法構成されてい
る。トランジスタＢ２のエミッタ面積はトランジスタＢ
１のエミッタ面積の２倍である。抵抗Ｒ1 を横断しての
電圧は電流を与える。これらのトランジスタ及び抵抗Ｒ
1 の寸法は、次式の電流を発生するように選択されてい
る。
２は、所定の寸法としたトランジスタであり、且つカレ
ントミラー回路Ａの異なる部分において異なる電流密度
を得るようにされている。トランジスタＭ１及びＭ３
は、トランジスタＭ２及びＭ４によって発生される電流
の１０倍の電流の流れを与えるように寸法構成されてい
る。トランジスタＢ２のエミッタ面積はトランジスタＢ
１のエミッタ面積の２倍である。抵抗Ｒ1 を横断しての
電圧は電流を与える。これらのトランジスタ及び抵抗Ｒ
1 の寸法は、次式の電流を発生するように選択されてい
る。
【００２２】 Ｉ＝（ｋＴ／ｑＲ1 ）ｌｎ（Ｊ1 ／Ｊ2 ） （６） この電流はトランジスタＭ４を介して供給され、尚Ｊ1
はトランジスタＢ１の電流密度であり且つＪ2 はトラン
ジスタＢ２の電流密度である。
はトランジスタＢ１の電流密度であり且つＪ2 はトラン
ジスタＢ２の電流密度である。
【００２３】トランジスタＴ１は、トランジスタＭ４を
介して流れる電流のＮ倍の電流を発生するように構成さ
れている。その結果、カレントミラーＡによって貢献さ
れる電流は次式の如くである。
介して流れる電流のＮ倍の電流を発生するように構成さ
れている。その結果、カレントミラーＡによって貢献さ
れる電流は次式の如くである。
【００２４】 ＩA ＝（ＮｋＴ／ｑρS ｒ1 ）ｌｎ（Ｊ1 ／Ｊ2 ） （７） 尚、Ｒ1 はシート抵抗ρS 及び正方形の数ｒ1 で置換さ
れている。好適実施例においては、回路内の全ての抵抗
に対するシート抵抗ρS は同一である。従って、式
（１）における定数Ｋ3 は次式で与えられる。
れている。好適実施例においては、回路内の全ての抵抗
に対するシート抵抗ρS は同一である。従って、式
（１）における定数Ｋ3 は次式で与えられる。
【００２５】 Ｋ3 ＝（Ｎ／ｒ1 ）ｌｎ（Ｊ1 ／Ｊ2 ） （８） カレントミラーＡの左側の枝及び右側の枝における電流
をスケールすることによって、多数のバイポーラ構成体
に対する必要性（即ち、３０個以上）が取除かれてい
る。
をスケールすることによって、多数のバイポーラ構成体
に対する必要性（即ち、３０個以上）が取除かれてい
る。
【００２６】カレントミラー回路Ｂは、トランジスタＭ
５−Ｍ８、トランジスタＢ３、抵抗Ｒ2 を有している。
トランジスタＭ５及びＭ６はＰチャンネルＭＯＳＦＥＴ
であり、一方トランジスタＭ７及びＭ８はＮチャンネル
ＭＯＳＦＥＴである。トランジスタＢ３はバイポーラ接
合トランジスタである。
５−Ｍ８、トランジスタＢ３、抵抗Ｒ2 を有している。
トランジスタＭ５及びＭ６はＰチャンネルＭＯＳＦＥＴ
であり、一方トランジスタＭ７及びＭ８はＮチャンネル
ＭＯＳＦＥＴである。トランジスタＢ３はバイポーラ接
合トランジスタである。
【００２７】抵抗Ｒ2 の一端はトランジスタＭ５のドレ
インへ接続しており且つ他端は電源電圧ＶCCへ接続して
いる。トランジスタＢ３のベース及びコレクタは、電源
電圧ＶCCへ接続しており、一方トランジスタＭ７及びＭ
８のソースは電源電圧ＧＮＤへ接続している。
インへ接続しており且つ他端は電源電圧ＶCCへ接続して
いる。トランジスタＢ３のベース及びコレクタは、電源
電圧ＶCCへ接続しており、一方トランジスタＭ７及びＭ
８のソースは電源電圧ＧＮＤへ接続している。
【００２８】トランジスタＭ５−Ｍ８及びＴ２は所定の
寸法としたＭＯＳＦＥＴである。トランジスタＭ６及び
Ｍ８は、トランジスタＭ５及びＭ７を介して流れる電流
の１０分の１の電流の流れを発生するようにスケールさ
れている。トランジスタＭ５及びＭ７を介して流れる電
流はカレントミラーＡにおけるトランジスタＭ２及びＭ
４を介して流れる電流と同じである。トランジスタＴ２
は、トランジスタＭ７を介して流れる電流のＭ倍の電流
の流れを与えるように構成されている。電圧ＶBEは、ト
ランジスタＢ３によって設定され、且つ抵抗Ｒ2 はその
電流を設定し、抵抗Ｒ2 を横断しての電圧降下はＶBEで
ある。その結果、カレントミラーＢは次式の電流を発生
する。
寸法としたＭＯＳＦＥＴである。トランジスタＭ６及び
Ｍ８は、トランジスタＭ５及びＭ７を介して流れる電流
の１０分の１の電流の流れを発生するようにスケールさ
れている。トランジスタＭ５及びＭ７を介して流れる電
流はカレントミラーＡにおけるトランジスタＭ２及びＭ
４を介して流れる電流と同じである。トランジスタＴ２
は、トランジスタＭ７を介して流れる電流のＭ倍の電流
の流れを与えるように構成されている。電圧ＶBEは、ト
ランジスタＢ３によって設定され、且つ抵抗Ｒ2 はその
電流を設定し、抵抗Ｒ2 を横断しての電圧降下はＶBEで
ある。その結果、カレントミラーＢは次式の電流を発生
する。
【００２９】 ＩB ＝ＭＶBE／ρS ｒ2 （９） 尚、ρS は抵抗Ｒ2 のシート抵抗であり且つｒ2 は抵抗
Ｒ2 における正方形の数である。式（１）からの定数Ｋ
2 は次式で定義される。
Ｒ2 における正方形の数である。式（１）からの定数Ｋ
2 は次式で定義される。
【００３０】 Ｋ2 ＝Ｍ／ｒ2 （１０） 次に、カレントミラーＣはトランジスタＭ９−Ｍ１５、
Ｔ３及び抵抗Ｒ3 を有している。抵抗Ｒ3 の一端はトラ
ンジスタＭ１１のソースへ接続しており且つ他端は電源
電圧ＶCCへ接続している。トランジスタＭ９のソースは
電源電圧ＶCCへ接続しており、一方トランジスタＭ１
２，Ｍ１３，Ｍ１４のソースは接地電源電圧ＧＮＤへ接
続している。電圧ＶT はトランジスタＭ９によって設定
され、一方抵抗Ｒ3 はその電流を設定する。抵抗Ｒ3 を
横断しての電圧降下はＶT である。トランジスタＭ９−
Ｍ１１，Ｍ１５，Ｔ３はＰチャンネルＭＯＳＦＥＴであ
り、一方トランジスタＭ１２−Ｍ１４はＮチャンネルＭ
ＯＳＦＥＴである。これらのトランジスタは所定の寸法
に設定されたトランジスタである。トランジスタＭ１１
及びＭ１３を介して流れる電流はトランジスタＭ１４及
びＭ１５を介して流れる電流と同一である。トランジス
タＭ１１及びＭ１３−Ｍ１５を介して流れる電流はカレ
ントミラーＢにおけるトランジスタＭ５及びＭ７を介し
て流れる電流と同一である。トランジスタＭ９，Ｍ１
０，Ｍ１２は、トランジスタＭ１１，Ｍ１３，Ｍ１４，
Ｍ１５を介して流れる電流の１０分の１である電流の流
れを与えるように寸法構成されている。トランジスタＴ
３は、トランジスタＭ１４を介して流れる電流のＬ倍の
電流の流れを与えるように構成されている。従って、カ
レントミラーＣは次式で表わされる電流を発生する。
Ｔ３及び抵抗Ｒ3 を有している。抵抗Ｒ3 の一端はトラ
ンジスタＭ１１のソースへ接続しており且つ他端は電源
電圧ＶCCへ接続している。トランジスタＭ９のソースは
電源電圧ＶCCへ接続しており、一方トランジスタＭ１
２，Ｍ１３，Ｍ１４のソースは接地電源電圧ＧＮＤへ接
続している。電圧ＶT はトランジスタＭ９によって設定
され、一方抵抗Ｒ3 はその電流を設定する。抵抗Ｒ3 を
横断しての電圧降下はＶT である。トランジスタＭ９−
Ｍ１１，Ｍ１５，Ｔ３はＰチャンネルＭＯＳＦＥＴであ
り、一方トランジスタＭ１２−Ｍ１４はＮチャンネルＭ
ＯＳＦＥＴである。これらのトランジスタは所定の寸法
に設定されたトランジスタである。トランジスタＭ１１
及びＭ１３を介して流れる電流はトランジスタＭ１４及
びＭ１５を介して流れる電流と同一である。トランジス
タＭ１１及びＭ１３−Ｍ１５を介して流れる電流はカレ
ントミラーＢにおけるトランジスタＭ５及びＭ７を介し
て流れる電流と同一である。トランジスタＭ９，Ｍ１
０，Ｍ１２は、トランジスタＭ１１，Ｍ１３，Ｍ１４，
Ｍ１５を介して流れる電流の１０分の１である電流の流
れを与えるように寸法構成されている。トランジスタＴ
３は、トランジスタＭ１４を介して流れる電流のＬ倍の
電流の流れを与えるように構成されている。従って、カ
レントミラーＣは次式で表わされる電流を発生する。
【００３１】 ＩC ＝ＬＶT ／ρS ｒ3 （１１） 尚、ρは抵抗Ｒ3 のシート抵抗であり且つｒ3 は抵抗Ｒ
3 における正方形の数である。方程式（１）における係
数Ｋ1 は、カレントミラーＣに対して、次式によって定
義される。
3 における正方形の数である。方程式（１）における係
数Ｋ1 は、カレントミラーＣに対して、次式によって定
義される。
【００３２】 Ｋ1 ＝Ｌ／ｒ3 （１２） カレントミラーＤはトランジスタＭ１６、トランジスタ
Ｔ４、抵抗Ｒ4 を有している。トランジスタＭ１６及び
Ｔ４の両方はＰチャンネルＭＯＳＦＥＴであり、それら
のソースは電源電圧ＶCCへ接続している。抵抗Ｒ4 の一
端はトランジスタＭ１６のドレインへ接続しており、他
端は電源電圧ＧＮＤへ接続している。トランジスタＭ１
６は電圧ＶCC−ＶT を設定し、一方抵抗Ｒ4 はその電流
を設定する。抵抗Ｒ4 を横断しての電圧降下はＶCC−Ｖ
T である。
Ｔ４、抵抗Ｒ4 を有している。トランジスタＭ１６及び
Ｔ４の両方はＰチャンネルＭＯＳＦＥＴであり、それら
のソースは電源電圧ＶCCへ接続している。抵抗Ｒ4 の一
端はトランジスタＭ１６のドレインへ接続しており、他
端は電源電圧ＧＮＤへ接続している。トランジスタＭ１
６は電圧ＶCC−ＶT を設定し、一方抵抗Ｒ4 はその電流
を設定する。抵抗Ｒ4 を横断しての電圧降下はＶCC−Ｖ
T である。
【００３３】トランジスタＭ１６及びＴ４はスケールし
たトランジスタである。トランジスタＭ１６はトランジ
スタＭ１４及びＭ１５を介して流れる電流に等しい電流
の流れを与えるように構成されており、トランジスタＴ
４はトランジスタＭ１６を介して流れる電流のＪ倍の電
流を発生するように構成されている。従って、カレント
ミラーＤによって発生される電流は次式の如くである。
たトランジスタである。トランジスタＭ１６はトランジ
スタＭ１４及びＭ１５を介して流れる電流に等しい電流
の流れを与えるように構成されており、トランジスタＴ
４はトランジスタＭ１６を介して流れる電流のＪ倍の電
流を発生するように構成されている。従って、カレント
ミラーＤによって発生される電流は次式の如くである。
【００３４】 ＩD ＝（ＶCC−ＶT ）Ｊ／ρS ｒ4 （１３） 尚、このカレントミラーにおける係数Ｋ1 は次式のよう
に設定される。
に設定される。
【００３５】 Ｋ1 ＝Ｊ／ｒ4 （１４） カレントミラーＣ及びＤの両方は係数Ｋ1 に関係する電
流の貢献分を発生するので、これらのカレントミラーは
次式の関係に従って寸法構成されねばならない。 Ｊ／ｒ4 ＝Ｌ／ｒ3 （１５） その結果、ノードＶＳＵＭにおける電流の和即ち加算結
果は、係数Ｋ1 −Ｋ3が関与する装置の寸法及び特性を
適宜選択することによってゼロと等しく設定することが
可能である。ノードＶＳＵＭにおける電圧がＶCC／２に
等しく且つ電源電圧ＶCCが選択した即ちスレッシュホー
ルド電圧と等しい場合には、図示した回路においては、
ノードＯＵＴにおける電圧はＶCC／２に設定される。ト
ランジスタＴ１及びＴ２からの電流がトランジスタＴ３
及びＴ４からの電流よりも大きい場合には、ノードＯＵ
Ｔにおける電圧は電源電圧ＶCCの電圧までスイングす
る。この状態は、電源電圧ＶCCが該選択電圧よりも大き
い場合に発生する。一方、トランジスタＴ１及びＴ２か
らの電流がトランジスタＴ３及びＴ４からの電流よりも
低い場合には、ノードＯＵＴにおける電圧は、電源電圧
ＧＮＤの電圧へスイングする。この状態は、電源電圧Ｖ
CCが該選択した即ちスレッシュホールド電圧より低い場
合に発生する。
流の貢献分を発生するので、これらのカレントミラーは
次式の関係に従って寸法構成されねばならない。 Ｊ／ｒ4 ＝Ｌ／ｒ3 （１５） その結果、ノードＶＳＵＭにおける電流の和即ち加算結
果は、係数Ｋ1 −Ｋ3が関与する装置の寸法及び特性を
適宜選択することによってゼロと等しく設定することが
可能である。ノードＶＳＵＭにおける電圧がＶCC／２に
等しく且つ電源電圧ＶCCが選択した即ちスレッシュホー
ルド電圧と等しい場合には、図示した回路においては、
ノードＯＵＴにおける電圧はＶCC／２に設定される。ト
ランジスタＴ１及びＴ２からの電流がトランジスタＴ３
及びＴ４からの電流よりも大きい場合には、ノードＯＵ
Ｔにおける電圧は電源電圧ＶCCの電圧までスイングす
る。この状態は、電源電圧ＶCCが該選択電圧よりも大き
い場合に発生する。一方、トランジスタＴ１及びＴ２か
らの電流がトランジスタＴ３及びＴ４からの電流よりも
低い場合には、ノードＯＵＴにおける電圧は、電源電圧
ＧＮＤの電圧へスイングする。この状態は、電源電圧Ｖ
CCが該選択した即ちスレッシュホールド電圧より低い場
合に発生する。
【００３６】本発明によれば、スレッシュホールド電圧
は、所望の電源電圧よりも多少低い値に設定することが
可能である。例えば、５Ｖ電源システムにおいては、電
源が５Ｖにある場合に、ノードＯＵＴにおける出力が電
源電圧ＶCC即ち５Ｖへスイングアップするように、スレ
ッシュホールド電圧を４．８Ｖへ設定することが可能で
ある。電源電圧が４．８Ｖ以下に降下すると、出力ノー
ドＯＵＴは接地電源電圧へスイングダウンする。従っ
て、定数Ｋ1 −Ｋ3 の選択によって、電圧を選択するこ
とが可能であり、その場合に、電源電圧ＶCCの選択電圧
以下への変動は、二次電源即ちバックアップ電源が比較
器と関連する回路へスイッチされるべきであることを比
較器によって表わす。
は、所望の電源電圧よりも多少低い値に設定することが
可能である。例えば、５Ｖ電源システムにおいては、電
源が５Ｖにある場合に、ノードＯＵＴにおける出力が電
源電圧ＶCC即ち５Ｖへスイングアップするように、スレ
ッシュホールド電圧を４．８Ｖへ設定することが可能で
ある。電源電圧が４．８Ｖ以下に降下すると、出力ノー
ドＯＵＴは接地電源電圧へスイングダウンする。従っ
て、定数Ｋ1 −Ｋ3 の選択によって、電圧を選択するこ
とが可能であり、その場合に、電源電圧ＶCCの選択電圧
以下への変動は、二次電源即ちバックアップ電源が比較
器と関連する回路へスイッチされるべきであることを比
較器によって表わす。
【００３７】図示した回路におけるカレントミラーにお
いて使用されるＭＯＳＦＥＴは、基本技術よりもより長
いチャンネルを有することが可能である。例えば、０．
８ミクロン装置においては、これらのカレントミラーに
おいて使用されるトランジスタは、３乃至６ミクロンの
長さのチャンネルを有することが可能である。これらの
長チャンネルは、これらのカレントミラーによって供給
される電流の精度を改善するために使用することが可能
である。
いて使用されるＭＯＳＦＥＴは、基本技術よりもより長
いチャンネルを有することが可能である。例えば、０．
８ミクロン装置においては、これらのカレントミラーに
おいて使用されるトランジスタは、３乃至６ミクロンの
長さのチャンネルを有することが可能である。これらの
長チャンネルは、これらのカレントミラーによって供給
される電流の精度を改善するために使用することが可能
である。
【００３８】カレントミラーＡ−Ｄにおける電流のスケ
ーリングは、種々の態様で行なうことが可能である。本
発明の好適実施例によれば、これらのトランジスタのう
ちの一つが単位として選択される。単位トランジスタの
電流のＮ倍の電流を供給すべきであるトランジスタは、
並列接続したＮ個の単位トランジスタで置換される。当
業者にとって明らかな如く、その他の電流をスケーリン
グする方法を使用することも可能である。
ーリングは、種々の態様で行なうことが可能である。本
発明の好適実施例によれば、これらのトランジスタのう
ちの一つが単位として選択される。単位トランジスタの
電流のＮ倍の電流を供給すべきであるトランジスタは、
並列接続したＮ個の単位トランジスタで置換される。当
業者にとって明らかな如く、その他の電流をスケーリン
グする方法を使用することも可能である。
【００３９】次に、抵抗の値は、特定される場合に予め
設定した比と一致せねばならないが、抵抗の実際の大き
さは、本回路の電力消費に影響を与えるに過ぎない。
設定した比と一致せねばならないが、抵抗の実際の大き
さは、本回路の電力消費に影響を与えるに過ぎない。
【００４０】図１におけるカレントミラーＡ−Ｄは、本
発明の好適実施例に基づくＤＣＳＢＶ比較器の一つのレ
イアウトの一例である。これらのカレントミラーに対す
るその他の形態は当業者にとって明らかである。式
（１）を満足するようにその他のカレントミラーの数の
レイアウトを使用することが可能である。
発明の好適実施例に基づくＤＣＳＢＶ比較器の一つのレ
イアウトの一例である。これらのカレントミラーに対す
るその他の形態は当業者にとって明らかである。式
（１）を満足するようにその他のカレントミラーの数の
レイアウトを使用することが可能である。
【００４１】次に、図３を参照すると、ＤＣＳＢＶ比較
器の概略図が示されている。この比較器は二三の付加的
な回路が設けられているが、図１に示した比較器と類似
している。電流源のドレインインピーダンスは、電流が
低い即ち小さな変化に制限されている幾つかの場合にお
いては電圧スイングを制限する場合がある。更に、小さ
な電流変化はノードＶＳＵＭにおけるノード容量を駆動
する場合に問題となる場合があり、その場合には応答が
遅くなる。
器の概略図が示されている。この比較器は二三の付加的
な回路が設けられているが、図１に示した比較器と類似
している。電流源のドレインインピーダンスは、電流が
低い即ち小さな変化に制限されている幾つかの場合にお
いては電圧スイングを制限する場合がある。更に、小さ
な電流変化はノードＶＳＵＭにおけるノード容量を駆動
する場合に問題となる場合があり、その場合には応答が
遅くなる。
【００４２】これらの問題を解消するために、当業者に
公知のカスコード段２４を図２に示した如く、電流源と
ノードＶＳＵＭとの間においてＤＣＳＢＶ比較器に付加
することが可能であり、それによって回路のスイッチン
グ速度が改善される。カスコード段２４は、トランジス
タＥ１−Ｅ６と、抵抗ＲX とを有している。トランジス
タＥ１−Ｅ３はＰチャンネルＭＯＳＦＥＴであり、一方
トランジスタＥ４−Ｅ６はＮチャンネルＭＯＳＦＥＴで
ある。トランジスタＥ２のソースは電源電圧ＶCCへ接続
しており、一方トランジスタＥ６のソースは電源電圧Ｇ
ＮＤへ接続している。トランジスタＥ１のソースはトラ
ンジスタＴ３及びＴ４のドレインへ接続しており、トラ
ンジスタＥ４のソースはトランジスタＴ１及びＴ２のド
レインへ接続している。トランジスタＥ１及びＥ４のド
レインはノードＶＳＵＭへ接続している。
公知のカスコード段２４を図２に示した如く、電流源と
ノードＶＳＵＭとの間においてＤＣＳＢＶ比較器に付加
することが可能であり、それによって回路のスイッチン
グ速度が改善される。カスコード段２４は、トランジス
タＥ１−Ｅ６と、抵抗ＲX とを有している。トランジス
タＥ１−Ｅ３はＰチャンネルＭＯＳＦＥＴであり、一方
トランジスタＥ４−Ｅ６はＮチャンネルＭＯＳＦＥＴで
ある。トランジスタＥ２のソースは電源電圧ＶCCへ接続
しており、一方トランジスタＥ６のソースは電源電圧Ｇ
ＮＤへ接続している。トランジスタＥ１のソースはトラ
ンジスタＴ３及びＴ４のドレインへ接続しており、トラ
ンジスタＥ４のソースはトランジスタＴ１及びＴ２のド
レインへ接続している。トランジスタＥ１及びＥ４のド
レインはノードＶＳＵＭへ接続している。
【００４３】ある場合には、電源電圧ＶCCと電源電圧Ｇ
ＮＤとの間の範囲以外の範囲を有する選択した電圧スイ
ングが所望される場合がある。当業者にとって公知のク
ランプ回路２６を、ノードＶＳＵＭにおいて選択した即
ち予め設定した電圧の間の電圧スイングを設定するため
にバイアスを与えるために設けることが可能である。ク
ランプ回路２６は、トランジスタＤ１−Ｄ４とインバー
タ３０とを有している。トランジスタＤ１及びＤ２はＮ
チャンネルＭＯＳＦＥＴであり、一方トランジスタＤ３
及びＤ４はＰチャンネルＭＯＳＦＥＴである。トランジ
スタＤ１及びＤ２のドレインは電源電圧ＶCCへ接続して
おり、トランジスタＤ３及びＤ４のドレインは接地電源
電圧ＧＮＤへ接続している。トランジスタＤ２及びＤ３
のソースはノードＶＳＵＭへ接続している。図示したも
の以外のクランプ回路を本発明の比較器と共に使用する
ことも可能である。
ＮＤとの間の範囲以外の範囲を有する選択した電圧スイ
ングが所望される場合がある。当業者にとって公知のク
ランプ回路２６を、ノードＶＳＵＭにおいて選択した即
ち予め設定した電圧の間の電圧スイングを設定するため
にバイアスを与えるために設けることが可能である。ク
ランプ回路２６は、トランジスタＤ１−Ｄ４とインバー
タ３０とを有している。トランジスタＤ１及びＤ２はＮ
チャンネルＭＯＳＦＥＴであり、一方トランジスタＤ３
及びＤ４はＰチャンネルＭＯＳＦＥＴである。トランジ
スタＤ１及びＤ２のドレインは電源電圧ＶCCへ接続して
おり、トランジスタＤ３及びＤ４のドレインは接地電源
電圧ＧＮＤへ接続している。トランジスタＤ２及びＤ３
のソースはノードＶＳＵＭへ接続している。図示したも
の以外のクランプ回路を本発明の比較器と共に使用する
ことも可能である。
【００４４】更に、当業者にとって公知のヒステリシス
回路２８を、比較器が他の構成要素からのノイズによっ
て影響を受けることを減少させるために使用することが
可能である。ヒステリシス回路２８はトランジスタＨ１
−Ｈ３を有している。トランジスタＨ１及びＨ２はＰチ
ャンネルＭＯＳＦＥＴであり、トランジスタＨ３はＮチ
ャンネルＭＯＳＦＥＴである。トランジスタＨ１のソー
スは電源電圧ＶCCへ接続している。トランジスタＨ１の
ゲートはトランジスタＭ１６のゲート及びソースへ接続
している。トランジスタＨ２のゲートはインバータ３４
の出力によって制御され、トランジスタＨ３のゲートは
インバータ３２の出力によって制御される。インバータ
３２及び３３はインバータ１０及び１２と同一である。
回路２８を、比較器が他の構成要素からのノイズによっ
て影響を受けることを減少させるために使用することが
可能である。ヒステリシス回路２８はトランジスタＨ１
−Ｈ３を有している。トランジスタＨ１及びＨ２はＰチ
ャンネルＭＯＳＦＥＴであり、トランジスタＨ３はＮチ
ャンネルＭＯＳＦＥＴである。トランジスタＨ１のソー
スは電源電圧ＶCCへ接続している。トランジスタＨ１の
ゲートはトランジスタＭ１６のゲート及びソースへ接続
している。トランジスタＨ２のゲートはインバータ３４
の出力によって制御され、トランジスタＨ３のゲートは
インバータ３２の出力によって制御される。インバータ
３２及び３３はインバータ１０及び１２と同一である。
【００４５】その結果、ＤＣＳＢＶ比較器は、典型的な
バンドギャップ基準回路と比較して、実現するために多
数の装置を必要とすることなしに、一次電源と二次電源
との間のスイッチングを行なうためのインジケータを与
えている。本発明は、多数のバイポーラ装置、大型の抵
抗、オシレータ、スイッチトキャパシタ、自動ゼロ装置
などを使用することの必要性を取除いている。カレント
ミラーを使用することによって、必要とされるバイポー
ラ装置の数が減少されている。更に、本発明に基づいて
ＤＣＳＢＶ比較器を使用することによってノイズに対す
る感受性を減少させることが可能である。
バンドギャップ基準回路と比較して、実現するために多
数の装置を必要とすることなしに、一次電源と二次電源
との間のスイッチングを行なうためのインジケータを与
えている。本発明は、多数のバイポーラ装置、大型の抵
抗、オシレータ、スイッチトキャパシタ、自動ゼロ装置
などを使用することの必要性を取除いている。カレント
ミラーを使用することによって、必要とされるバイポー
ラ装置の数が減少されている。更に、本発明に基づいて
ＤＣＳＢＶ比較器を使用することによってノイズに対す
る感受性を減少させることが可能である。
【００４６】図示例においては特定のカレントミラーを
使用しているが、カレントミラーの構成がノードにおけ
る電流の加算機能を実施する限り、その他の数のカレン
トミラー及びその他の構成のカレントミラーを使用する
ことも可能である。更に、電流の加算を行なうために２
個以上のノードを使用することも可能である。
使用しているが、カレントミラーの構成がノードにおけ
る電流の加算機能を実施する限り、その他の数のカレン
トミラー及びその他の構成のカレントミラーを使用する
ことも可能である。更に、電流の加算を行なうために２
個以上のノードを使用することも可能である。
【００４７】動作可能な装置を製造するために使用する
ことの可能な典型的な値の一例は以下の如くである。こ
れらの数は、典型的な処理技術を仮定しており、且つ比
較器に対する所望のトリップ点は約４．４Ｖであると仮
定している。係数Ｋ1 ，Ｋ2，Ｋ3 は、種々の構成要素
及びトランジスタ寸法を適切に選択することによって値
２，７，４６にそれぞれ設定することが可能である。Ｊ
1 ＝１．０Ａ／ｃｍ2及びＪ2 ＝０．０５Ａ／ｃｍ2 の
電流密度を与えるためのトランジスタ構成は上述した如
き動作を与える。
ことの可能な典型的な値の一例は以下の如くである。こ
れらの数は、典型的な処理技術を仮定しており、且つ比
較器に対する所望のトリップ点は約４．４Ｖであると仮
定している。係数Ｋ1 ，Ｋ2，Ｋ3 は、種々の構成要素
及びトランジスタ寸法を適切に選択することによって値
２，７，４６にそれぞれ設定することが可能である。Ｊ
1 ＝１．０Ａ／ｃｍ2及びＪ2 ＝０．０５Ａ／ｃｍ2 の
電流密度を与えるためのトランジスタ構成は上述した如
き動作を与える。
【００４８】以上、本発明の具体的実施の態様について
詳細に説明したが、本発明は、これら具体例にのみ限定
されるべきものではなく、本発明の技術的範囲を逸脱す
ることなしに種々の変形が可能であることは勿論であ
る。
詳細に説明したが、本発明は、これら具体例にのみ限定
されるべきものではなく、本発明の技術的範囲を逸脱す
ることなしに種々の変形が可能であることは勿論であ
る。
【図１】 本発明の一実施例に基づくゼロパワー回路を
示したブロック図。
示したブロック図。
【図２】 本発明の一実施例に基づく直流和バンドギャ
ップ電圧比較器を示した概略図。
ップ電圧比較器を示した概略図。
【図３】 本発明の一実施例に基づく別の直流和バンド
ギャップ電圧比較器を示した概略図。
ギャップ電圧比較器を示した概略図。
２ ゼロパワー回路 ４ 一次電源 ６ 二次電源 ８ スイッチング回路 １０ メモリ １２ 直流和バンドギャップ電圧（ＤＣＳＢＶ）比較器
Claims (26)
- 【請求項１】 ダイレクトカレント和バンドギャップ電
圧比較器において、 加算ノードが設けられており、 前記加算ノードへ接続して複数個の電流源が設けられて
おり、各電流源は前記加算ノードへ電流を供給し且つ電
源電圧へ接続しており、前記加算ノードにおける電流
は、前記電源電圧が予め選択した電圧に等しい場合にゼ
ロに等しく、 前記加算ノードへ接続した入力を有しており且つ前記加
算ノードにおける電圧変化に応答して出力において論理
信号を発生するインジケータ回路が設けられている、こ
とを特徴とするダイレクトカレント和バンドギャップ電
圧比較器。 - 【請求項２】 請求項１において、前記電流源がバンド
ギャップ方程式に従って電流を供給することを特徴とす
るダイレクトカレント和バンドギャップ電圧比較器。 - 【請求項３】 請求項２において、前記バンドギャップ
方程式が、 Ｋ1 （ＶCC−ＶT ）＋Ｋ1 ＶT ＝Ｋ2 ＶBE＋Ｋ3 （ｋＴ
／ｑ） であり、尚ＶCCは電源電圧であり、ＶT はスレッシュホ
ールド電圧であり、ＶBEはベースエミッタ電圧であり、
ｋＴ／ｑはスレッシュホールド電圧ＶT に等しく、尚ｋ
はボルツマン定数であり、Ｔはケルビン温度であり、ｑ
は電子電荷であり、且つＫ1 ，Ｋ2 ，Ｋ3 は定数である
ことを特徴とするダイレクトカレント和バンドギャップ
電圧比較器。 - 【請求項４】 請求項３において、前記複数個のカレン
トミラーが４個のカレントミラーを有していることを特
徴とするダイレクトカレント和バンドギャップ電圧比較
器。 - 【請求項５】 請求項４において、前記第一カレントミ
ラーが複数個のトランジスタを有しており且つＫ1 （Ｖ
CC−ＶT ）で定義される電流を前記加算ノードへ供給
し、尚ＶCCは電源電圧であり且つＶT は前記第一カレン
トミラーにおけるスレッシュホールド電圧であることを
特徴とするダイレクトカレント和バンドギャップ電圧比
較器。 - 【請求項６】 請求項５において、前記第二カレントミ
ラーが複数個のトランジスタを有しており且つＫ1 ＶT
で定義される電流を前記加算ノードへ供給し、尚ＶT は
前記第二カレントミラーにおけるスレッシュホールド電
圧であることを特徴とするダイレクトカレント和バンド
ギャップ電圧比較器。 - 【請求項７】 請求項６において、前記第三カレントミ
ラーが複数個のトランジスタを有しており且つＫ2 ＶBE
によって定義される電流を前記加算ノードへ供給し、尚
ＶBEは前記第三カレントミラーにおける選択したトラン
ジスタによって定義されるベース／エミッタ電圧である
ことを特徴とするダイレクトカレント和バンドギャップ
電圧比較器。 - 【請求項８】 請求項７において、前記第四カレントミ
ラーがＫ3 （ｋＴ／ｑ）で定義される電流を前記加算ノ
ードへ供給することを特徴とするダイレクトカレント和
バンドギャップ電圧比較器。 - 【請求項９】 請求項８において、更に、前記加算ノー
ドへ接続してクランプ回路が設けられており、前記カレ
ントミラーによって供給される電流における変化に応答
して電圧スイングを前記加算ノードに対して選択するこ
とが可能であることを特徴とするダイレクトカレント和
バンドギャップ電圧比較器。 - 【請求項１０】 請求項８において、更に、前記加算ノ
ードと前記カレントミラーとの間に介挿してカスコード
段が設けられていることを特徴とするダイレクトカレン
ト和バンドギャップ電圧比較器。 - 【請求項１１】 請求項８において、更に、ノイズを減
少させるために前記インジケータ回路へ接続してヒステ
リシス回路が設けられていることを特徴とするダイレク
トカレント和バンドギャップ電圧比較器。 - 【請求項１２】 請求項８において、前記インジケータ
回路が一対の直列接続したインバータを有しており、第
一インバータにおける入力は前記加算ノードへ接続した
前記インジケータ回路の入力であり、且つ第二インバー
タの出力は前記インジケータ回路の出力であることを特
徴とするダイレクトカレント和バンドギャップ電圧比較
器。 - 【請求項１３】 請求項１２において、前記電源電圧が
予め選択した電圧と等しいか又はそれより高い場合に
は、前記インジケータ回路が論理１出力を供給すること
を特徴とするダイレクトカレント和バンドギャップ電圧
比較器。 - 【請求項１４】 ゼロパワー回路において、 第一回路が設けられており、 ダイレクトカレント和バンドギャップ電圧比較器であっ
て、 加算ノードと、各々が前記加算ノードへ電流を供給し且
つ電源電圧へ接続されており、前記電源電圧が予め選択
した電圧に等しい場合に前記加算ノードにおける電流が
ゼロに等しいものであるように前記加算ノードへ接続し
た複数個の電流源と、前記加算ノードへ接続した入力を
有しており且つ前記加算ノードにおける変化に応答して
出力において論理信号を発生するインジケータ回路と、
を有するダイレクトカレント和バンドギャップ電圧比較
器が設けられており、 一次電源及び二次電源から前記第一回路へパワーを供給
するスイッチング回路が設けられており、前記スイッチ
ング回路は前記インジケータ回路の出力へ接続してお
り、前記電源電圧が前記予め選択した電圧と等しいか又
はそれより大きいことを前記論理信号が表わす場合には
前記一次電源からのパワーが前記第一回路へ供給され、
且つ前記電源電圧が前記予め選択した電圧よりも低い場
合には前記二次電源からのパワーが前記第一回路へ供給
される、ことを特徴とするゼロパワー回路。 - 【請求項１５】 請求項１４において、前記電源がバン
ドギャップ方程式に従って電流を供給することを特徴と
するゼロパワー回路。 - 【請求項１６】 請求項１５において、前記バンドギャ
ップ方程式が、 Ｋ1 （ＶCC−ＶT ）＋Ｋ1 ＶT ＝Ｋ2 ＶBE＋Ｋ3 （ｋＴ
／ｑ） であり、尚ＶCCが電源電圧であり、ＶT がスレッシュホ
ールド電圧であり、ＶBEがベースエミッタ電圧であり、
ｋＴ／ｑが熱電圧に等しく、尚ｋはボルツマン定数であ
り、Ｔはケルビン温度であり、ｑは電子電荷であり、Ｋ
1 ，Ｋ2 ，Ｋ3 は定数であることを特徴とするゼロパワ
ー回路。 - 【請求項１７】 請求項１６において、前記複数個のカ
レントミラーが４個のカレントミラーを有することを特
徴とするゼロパワー回路。 - 【請求項１８】 請求項１６において、前記二次電源が
バッテリであることを特徴とするゼロパワー回路。 - 【請求項１９】 請求項１７において、前記第一カレン
トミラーが複数個のトランジスタを有しており且つＫ1
（ＶCC−ＶT ）で定義される電流を前記加算ノードへ供
給し、尚ＶCCは電源電圧であり且つＶT は前記第一カレ
ントミラーにおけるスレッシュホールド電圧であること
を特徴とするゼロパワー回路。 - 【請求項２０】 請求項１７において、前記第二カレン
トミラーが複数個のトランジスタを有しており且つＫ1
ＶT によって定義される電流を前記加算ノードへ供給
し、尚ＶT は前記第二カレントミラーにおけるスレッシ
ュホールド電圧であることを特徴とするゼロパワー回
路。 - 【請求項２１】 請求項２０において、前記第三カレン
トミラーが複数個のトランジスタを有しており且つＫ2
ＶBEによって定義される電流を前記加算ノードへ供給
し、尚ＶBEは前記第三カレントミラーにおける選択した
トランジスタによって定義されるベース／エミッタ電圧
であることを特徴とするゼロパワー回路。 - 【請求項２２】 請求項２１において、前記第四カレン
トミラーがＫ3 （ｋＴ／ｑ）によって定義される電流を
前記加算ノードへ供給することを特徴とするゼロパワー
回路。 - 【請求項２３】 請求項２２において、更に、前記加算
ノードへ接続したクランプ回路が設けられており、前記
カレントミラーによって供給される電流における変化に
応答して電圧スイングが前記加算ノードに対して選択す
ることが可能であることを特徴とするゼロパワー回路。 - 【請求項２４】 請求項２２において、更に、前記加算
ノードと前記カレントミラーとの間に介挿してカスコー
ド段が設けられていることを特徴とするゼロパワー回
路。 - 【請求項２５】 請求項２２において、更に、ノイズを
減少させるために前記インジケータ回路に接続してヒス
テリシス回路が設けられていることを特徴とするゼロパ
ワー回路。 - 【請求項２６】 請求項２２において、前記電源電圧が
予め選択した電圧に等しいか又はそれより大きい場合に
は前記インジケータ回路が論理１出力を供給することを
特徴とするゼロパワー回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US5630193A | 1993-04-30 | 1993-04-30 | |
| US56301 | 1993-04-30 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0778481A true JPH0778481A (ja) | 1995-03-20 |
Family
ID=22003501
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6092324A Pending JPH0778481A (ja) | 1993-04-30 | 1994-04-28 | ダイレクトカレント和バンドギャップ電圧比較器 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US5781043A (ja) |
| EP (1) | EP0627817B1 (ja) |
| JP (1) | JPH0778481A (ja) |
| DE (1) | DE69417622T2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20110310661A1 (en) * | 2008-09-12 | 2011-12-22 | Micron Technology, Inc. | Memory sensing devices, methods, and systems |
Families Citing this family (32)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5753841A (en) * | 1995-08-17 | 1998-05-19 | Advanced Micro Devices, Inc. | PC audio system with wavetable cache |
| DE19638087C2 (de) * | 1996-09-18 | 1999-09-02 | Siemens Ag | CMOS-Komparator |
| US5894423A (en) * | 1996-12-26 | 1999-04-13 | Motorola Inc. | Data processing system having an auto-ranging low voltage detection circuit |
| US5936392A (en) * | 1997-05-06 | 1999-08-10 | Vlsi Technology, Inc. | Current source, reference voltage generator, method of defining a PTAT current source, and method of providing a temperature compensated reference voltage |
| US5841724A (en) * | 1997-06-12 | 1998-11-24 | Enable Semiconductor, Inc. | Voltage source and memory-voltage switch in a memory chip |
| US6037833A (en) * | 1997-11-10 | 2000-03-14 | Philips Electronics North America Corporation | Generator for generating voltage proportional to absolute temperature |
| JP3954245B2 (ja) * | 1999-07-22 | 2007-08-08 | 株式会社東芝 | 電圧発生回路 |
| US6281734B1 (en) * | 1999-12-31 | 2001-08-28 | Stmicroelectronics, Inc. | Reference voltage adjustment |
| US6268764B1 (en) * | 2000-02-18 | 2001-07-31 | Microchip Technology Incorporated | Bandgap voltage comparator used as a low voltage detection circuit |
| TW479904U (en) * | 2000-10-09 | 2002-03-11 | Sunplus Technology Co Ltd | Diode circuit to simulate zero cutoff voltage and the rectifying circuit having zero cutoff voltage characteristics |
| US7665063B1 (en) | 2004-05-26 | 2010-02-16 | Pegasystems, Inc. | Integration of declarative rule-based processing with procedural programming |
| DE102004038552B4 (de) * | 2004-08-06 | 2006-05-11 | Atmel Germany Gmbh | Spannungskomparator |
| US7116588B2 (en) * | 2004-09-01 | 2006-10-03 | Micron Technology, Inc. | Low supply voltage temperature compensated reference voltage generator and method |
| US20060164128A1 (en) * | 2005-01-21 | 2006-07-27 | Miller Ira G | Low current power supply monitor circuit |
| US7633334B1 (en) * | 2005-01-28 | 2009-12-15 | Marvell International Ltd. | Bandgap voltage reference circuit working under wide supply range |
| US8335704B2 (en) | 2005-01-28 | 2012-12-18 | Pegasystems Inc. | Methods and apparatus for work management and routing |
| KR100746293B1 (ko) * | 2006-02-01 | 2007-08-03 | 삼성전자주식회사 | 캐스코드형 전류 모드 비교기, 이를 구비하는 수신 회로 및반도체 장치 |
| US8924335B1 (en) | 2006-03-30 | 2014-12-30 | Pegasystems Inc. | Rule-based user interface conformance methods |
| WO2007122551A2 (en) * | 2006-04-25 | 2007-11-01 | Nxp B.V. | Circuit arrangement and corresponding method for voltage reference and/or for current reference |
| US8250525B2 (en) | 2007-03-02 | 2012-08-21 | Pegasystems Inc. | Proactive performance management for multi-user enterprise software systems |
| FI20075322A0 (fi) * | 2007-05-07 | 2007-05-07 | Nokia Corp | Teholähteitä RF-tehovahvistimelle |
| CN101557215B (zh) * | 2008-07-07 | 2012-06-13 | 西安民展微电子有限公司 | 一种电压比较器 |
| US20100026375A1 (en) * | 2008-07-29 | 2010-02-04 | Texas Instruments Incorporated | Circuit to generate cmos level signal to track core supply voltage (vdd) level |
| US8843435B1 (en) | 2009-03-12 | 2014-09-23 | Pegasystems Inc. | Techniques for dynamic data processing |
| US8468492B1 (en) | 2009-03-30 | 2013-06-18 | Pegasystems, Inc. | System and method for creation and modification of software applications |
| US8880487B1 (en) | 2011-02-18 | 2014-11-04 | Pegasystems Inc. | Systems and methods for distributed rules processing |
| US9195936B1 (en) | 2011-12-30 | 2015-11-24 | Pegasystems Inc. | System and method for updating or modifying an application without manual coding |
| US10469396B2 (en) | 2014-10-10 | 2019-11-05 | Pegasystems, Inc. | Event processing with enhanced throughput |
| US10698599B2 (en) | 2016-06-03 | 2020-06-30 | Pegasystems, Inc. | Connecting graphical shapes using gestures |
| US10698647B2 (en) | 2016-07-11 | 2020-06-30 | Pegasystems Inc. | Selective sharing for collaborative application usage |
| US11048488B2 (en) | 2018-08-14 | 2021-06-29 | Pegasystems, Inc. | Software code optimizer and method |
| US11567945B1 (en) | 2020-08-27 | 2023-01-31 | Pegasystems Inc. | Customized digital content generation systems and methods |
Family Cites Families (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3617859A (en) * | 1970-03-23 | 1971-11-02 | Nat Semiconductor Corp | Electrical regulator apparatus including a zero temperature coefficient voltage reference circuit |
| US4110677A (en) * | 1977-02-25 | 1978-08-29 | Beckman Instruments, Inc. | Operational amplifier with positive and negative feedback paths for supplying constant current to a bandgap voltage reference circuit |
| GB2084769B (en) * | 1980-08-06 | 1985-03-13 | Racal Microelect System | Back-up electrical power supply |
| US4350904A (en) * | 1980-09-22 | 1982-09-21 | Bell Telephone Laboratories, Incorporated | Current source with modified temperature coefficient |
| US4473758A (en) * | 1983-02-07 | 1984-09-25 | Motorola Inc. | Substrate bias control circuit and method |
| US4556804A (en) * | 1983-11-17 | 1985-12-03 | Motorola, Inc. | Power multiplexer switch and method |
| US4617473A (en) * | 1984-01-03 | 1986-10-14 | Intersil, Inc. | CMOS backup power switching circuit |
| US4645943A (en) * | 1984-10-15 | 1987-02-24 | Dallas Semiconductor Corporation | Space-saving back-up power supply |
| US4654829A (en) * | 1984-12-17 | 1987-03-31 | Dallas Semiconductor Corporation | Portable, non-volatile read/write memory module |
| JPS63245236A (ja) * | 1987-03-31 | 1988-10-12 | 株式会社東芝 | 電源切替回路 |
| US5272393A (en) * | 1987-11-24 | 1993-12-21 | Hitachi, Ltd. | Voltage converter of semiconductor device |
| US4958123A (en) * | 1987-12-23 | 1990-09-18 | U.S. Philips Corporation | Circuit arrangement for processing sampled analogue electrical signals |
| US4906863A (en) * | 1988-02-29 | 1990-03-06 | Texas Instruments Incorporated | Wide range power supply BiCMOS band-gap reference voltage circuit |
| US4935690A (en) * | 1988-10-31 | 1990-06-19 | Teledyne Industries, Inc. | CMOS compatible bandgap voltage reference |
| US5013941A (en) * | 1989-08-17 | 1991-05-07 | National Semiconductor Corporation | TTL to ECL/CML translator circuit |
| US5121359A (en) | 1989-09-29 | 1992-06-09 | Sgs-Thomson Microelectronics, Inc. | Configuration memory for programmable logic device |
| US5111071A (en) * | 1989-10-19 | 1992-05-05 | Texas Instruments Incorporated | Threshold detection circuit |
| EP0424264B1 (fr) * | 1989-10-20 | 1993-01-20 | STMicroelectronics S.A. | Source de courant à faible coefficient de température |
| US5053640A (en) * | 1989-10-25 | 1991-10-01 | Silicon General, Inc. | Bandgap voltage reference circuit |
| US5087831A (en) * | 1990-03-30 | 1992-02-11 | Texas Instruments Incorporated | Voltage as a function of temperature stabilization circuit and method of operation |
| US5029295A (en) * | 1990-07-02 | 1991-07-02 | Motorola, Inc. | Bandgap voltage reference using a power supply independent current source |
| US5034626A (en) * | 1990-09-17 | 1991-07-23 | Motorola, Inc. | BIMOS current bias with low temperature coefficient |
| US5049807A (en) * | 1991-01-03 | 1991-09-17 | Bell Communications Research, Inc. | All-NPN-transistor voltage regulator |
| US5121539A (en) * | 1991-07-17 | 1992-06-16 | Trumpf Gmbh & Company | Apparatus and method for cutting stacked sheet-like workpieces |
| US5336986A (en) * | 1992-02-07 | 1994-08-09 | Crosspoint Solutions, Inc. | Voltage regulator for field programmable gate arrays |
| JP3322685B2 (ja) * | 1992-03-02 | 2002-09-09 | 日本テキサス・インスツルメンツ株式会社 | 定電圧回路および定電流回路 |
| US5373227A (en) * | 1993-03-26 | 1994-12-13 | Micron Semiconductor, Inc. | Control circuit responsive to its supply voltage level |
| US5774013A (en) * | 1995-11-30 | 1998-06-30 | Rockwell Semiconductor Systems, Inc. | Dual source for constant and PTAT current |
-
1994
- 1994-04-28 DE DE69417622T patent/DE69417622T2/de not_active Expired - Fee Related
- 1994-04-28 JP JP6092324A patent/JPH0778481A/ja active Pending
- 1994-04-28 EP EP94303084A patent/EP0627817B1/en not_active Expired - Lifetime
-
1997
- 1997-09-18 US US08/932,930 patent/US5781043A/en not_active Ceased
-
2000
- 2000-07-14 US US09/616,821 patent/USRE39918E1/en not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20110310661A1 (en) * | 2008-09-12 | 2011-12-22 | Micron Technology, Inc. | Memory sensing devices, methods, and systems |
| US8760939B2 (en) * | 2008-09-12 | 2014-06-24 | Micron Technology, Inc. | Memory sensing using temperature compensated initial currents |
Also Published As
| Publication number | Publication date |
|---|---|
| US5781043A (en) | 1998-07-14 |
| DE69417622T2 (de) | 1999-09-09 |
| DE69417622D1 (de) | 1999-05-12 |
| EP0627817A1 (en) | 1994-12-07 |
| USRE39918E1 (en) | 2007-11-13 |
| EP0627817B1 (en) | 1999-04-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0778481A (ja) | ダイレクトカレント和バンドギャップ電圧比較器 | |
| KR920005257B1 (ko) | 정전류원 회로 | |
| JP3575453B2 (ja) | 基準電圧発生回路 | |
| JP2760594B2 (ja) | 温度閾値検知回路 | |
| CN100423450C (zh) | 欠压检测器 | |
| GB2425419A (en) | An overtemperature detector for integrated circuits, using hysteresis | |
| EP0369530A2 (en) | Temperature sensing circuit | |
| US7208998B2 (en) | Bias circuit for high-swing cascode current mirrors | |
| JPH0793006B2 (ja) | 内部電源電圧発生回路 | |
| JP2540753B2 (ja) | 過熱検出回路 | |
| JP2597941B2 (ja) | 基準回路及び出力電流の制御方法 | |
| JP3287001B2 (ja) | 定電圧発生回路 | |
| JP3465840B2 (ja) | 電圧電流変換回路 | |
| US7642840B2 (en) | Reference voltage generator circuit | |
| US6201436B1 (en) | Bias current generating circuits and methods for integrated circuits including bias current generators that increase and decrease with temperature | |
| US6476669B2 (en) | Reference voltage adjustment | |
| JP3334707B2 (ja) | チャージポンプ回路 | |
| JP3349047B2 (ja) | 定電圧回路 | |
| CN115525090A (zh) | 用于产生补偿电压基准的方法、系统及设备 | |
| JPH02191012A (ja) | 電圧発生回路 | |
| CN115903992A (zh) | 电压生成电路及半导体装置 | |
| JP2605626B2 (ja) | 定電圧回路 | |
| JPH08139531A (ja) | 差動アンプ | |
| Li et al. | A low voltage bandgap reference circuit with current feedback | |
| JP2001174337A (ja) | 温度スイッチ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040608 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040615 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050419 |