JPH0694793A

JPH0694793A - 信号遷移伝搬検出方法

Info

Publication number: JPH0694793A
Application number: JP5098441A
Authority: JP
Inventors: Vishwani D Agrawal; デオアグラワルヴィシュワニ; Tapan J Chakraborty; ジョティチャクラバーティタパン
Original assignee: American Telephone and Telegraph Co Inc
Current assignee: AT&T Corp
Priority date: 1992-04-03
Filing date: 1993-04-02
Publication date: 1994-04-08
Anticipated expiration: 2012-05-07
Also published as: US5365528A; JP2607029B2

Abstract

(57)【要約】【目的】逐次ディジタル回路１０の通信パス１２の遅
延故障を確実に検出する。【構成】このパスの始点と終点に最も近いフリップフ
ロップをソース１４とデスティネーション１６に指定
し、その間の信号遷移の伝搬のためパスを活動化して組
合せエレメント１８₁〜１８_pの各入力に論理値を形成
し、第１と第２のバックワードジャスティフィケーショ
ンの第１のベクトルシーケンスで論理値をプライマリ入
力からソースへ送り、そこで信号遷移を生成してデステ
ィネーションへ送り、第２のジャスティフィケーション
の第２のベクトルシーケンスでデスティネーションにラ
ッチされた値をプライマリ出力へ送る。この出力へ送ら
れた値と予測される正しい論理値を比較し遅延故障を検
出するが、第１と第２のベクトルシーケンスの適用にス
ロークロックの周期間隔を用いて遅延故障の悪影響を受
けぬように行う。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、逐次ディジタル回路に
おける信号パスの遅延故障の存在を検出する方法に関す
る。

【０００２】

【従来の技術】今日の近代的ディジタル電子回路は、種
々の組合せエレメント（すなわち、論理ゲート）または
逐次エレメント（すなわち、フリップフロップ）の間の
ディジタル（“１”と“０”の２値）信号を伝搬して動
作する。ほとんどのディジタル回路が適切な動作をする
には、所定の間隔、通常連続するクロック信号間の周期
でこの回路内の種々の信号パスを信号が伝搬する必要が
ある。１つ以上のこのような信号パスで信号がクロック
周期で伝搬しない場合には一般に遅延故障として知られ
るエラーとなる。

【０００３】現在、ディジタル回路の動作を検査するた
めに非常によく用いられる方法にいわゆる“縮退故障”
試験がある。この縮退故障試験では、試験するディジタ
ル回路で故障がある場合には、その故障は次のような特
徴となると仮定している。すなわちそれは、この回路の
他のすべての信号とかかわりなく、この回路の１つ以上
のエレメントの入力または出力で信号レベルが固定化さ
れる（“１”または“０”に）と仮定している点であ
る。縮退故障試験は通常次のように行われる。それはこ
のディジタル回路の入力に一連の選択された試験ベクト
ルの各々を連続的に加え、この回路に正常（無欠陥）動
作状態下で既知の応答を発生させる。

【０００４】もし、１つ以上の縮退故障がある（すなわ
ち、１つ以上のエレメントの終端の信号が特定レベルに
“固定化される”）場合には、この１つ以上のベクトル
に対する応答はその期待される応答とは必ず異なる。こ
の縮退試験法はたいていの種類の故障を明示するのに有
用ではあるが、存在可能のすべての遅延故障を示すこと
ができるものとは限らない。そのため次の要望がある。

【０００５】

【発明が解決しようとする課題】広く様々のディジタル
回路に好適な遅延故障検出方法が望まれている。

【０００６】

【課題を解決するための手段】簡潔にいえば、本発明
は、逐次ディジタル回路内の信号パスでの遅延故障をそ
のアーキテクチャにかかわりなく検出する方法を提供す
る。この方法は次のように行われる。始めに、注目する
信号パスの始まりのソース・フリップフロップとこの信
号パスの終りのデスティネーション・フリップフロップ
の両者を指定するが、ここで遅延が測定されうる信号パ
スの実質部分はこの２つのフリップフロップの間であ
る。次に注目するこの信号パスを活動化する。換言する
と、このソース・フリップフロップとデスティネーショ
ン・フリップフロップの間の所定の信号遷移を伝搬する
のに要する論理値を決める。

【０００７】信号パスの活動化に続き、２つのベクトル
・シーケンスを合成するために、バックワード・ジャス
ティフィケーション（ｂａｃｋｗａｒｄｊｕｓｔｉｆ
ｉｃａｔｉｏｎ）プロセスを用いる。ソース・フリップ
フロップに所定の信号遷移を生成させ、そしてこのソー
ス・フリップフロップからデスティネーション・フリッ
プフロップへ注目する信号パスづたいに伝搬させるため
に、第１のベクトル・シーケンスを形成してプライマリ
入力からこのソース・フリップフロップへ所定の論理値
を伝搬する。このデスティネーション・フリップフロッ
プにラッチされたその値をプライマリ出力に伝搬するた
めに第２のベクトル・シーケンスを形成する。

【０００８】実際の遅延故障試験は次のように行う。第
１のシーケンスのベクトルをソース・フリップフロップ
に所望の値をラッチするように加え、それによりその所
望の信号遷移をこのソース・フリップフロップからデス
ティネーション・フリップフロップへ伝搬させる。第２
のベクトル・シーケンスは観察のためそのデスティネー
ション・フリップフロップにラッチされた値をプライマ
リ出力に伝搬する役目をする。このデスティネーション
・フリップフロップへラッチされたその実際の値をその
所定の間隔の終りにこのデスティネーション・フリップ
フロップへラッチされたであろう予測値と比較して遅延
故障があるのかどうかを求め得る。

【０００９】実際は、この第１と第２のベクトル・シー
ケンスの伝搬は、この回路のクロック周波数を変えなが
ら行い、そのためこの回路が定格速度で動作するのは、
そのソース・フリップフロップにより生成された信号遷
移が注目する信号パスでそのデスティネーション・フリ
ップフロップへ伝搬される間隔の間のみである。この回
路のクロック速度を、次の伝搬を行う際には減少する。
それはプライマリ入力からそのソース・フリップフロッ
プへ所定の論理値が伝搬される間およびそのデスティネ
ーション・フリップフロップにラッチされたその値がプ
ライマリ出力へ伝搬される間はクロック速度を減少す
る。これらの間隔にこの回路クロックを遅くすることに
より遅延故障（あるとした場合）のこの試験手順の対応
する部分に及ぼす悪影響を非常に小さくする。

【００１０】

【実施例】図１は、従来技術のディジタル逐次回路１０
を示すブロック略図で、これは複数のプライマリ入力Ｉ
₁，Ｉ₂，．．．，Ｉ_jと複数のプライマリ出力Ｏ₁，
Ｏ₂，．．．，Ｏ_k（ただしｊとｋはそれぞれ１以上の整
数）を有する。この回路１０内には注目する信号パス１
２があり、これは第１のフリップフロップ１４の出力と
第２のフリップフロップ１６の入力の間を走っている。
この信号パス１２づたいに１つ以上の組合せエレメント
１８₁，１８₂，１８₃，．．．，１８_p（ただしｐは１以
上の整数）がある。本実施例では、エレメント１８₁を
ＯＲゲートで、エレメント１８₂と１８_pをＮＡＮＤゲー
トで、および１８₃をＮＯＲゲートで図示している。た
だし、この信号パス１２内にある組合せエレメントの数
や種類は後述する本発明の方法にとって決定的なもので
はない。

【００１１】これらのフリップフロップ１４、１６と組
合せエレメント１８₁〜１８_pの他に、このディジタル回
路１０にはまた一般に他の組合せまたは逐次エレメント
があるが、分り易いように１つのブロック２０でまとめ
て示した。１つ以上のこのプライマリ入力Ｉ₁〜Ｉ_jを通
りブロック２０に送られた信号により、このブロックは
第１のフリップフロップ１４を駆動し、また組合せエレ
メント１８₁〜１８_pに信号を送る。この信号パスを活動
化する特定の信号値は、シー・ジェイ・リン（Ｃ．Ｊ．
Ｌｉｎ）ら、題名“論理回路の遅延故障試験につい
て”、ＩＥＥＥＴｒａｎｓａｃｔｉｏｎｓｏｎＣ
ＡＤ、ＣＡＤ−第６巻、６９４〜７０１頁（１９８７年
９月）という論文に記載されている。

【００１２】さらに、このフリップフロップ１６の出力
信号はブロック２０に送られ、それにより生成された１
つ以上の出力信号Ｏ₁〜Ｏ_kを左右する役目をする。この
ブロック２０のエレメントは、それぞれソース・フリッ
プフロップ１４とデスティネーション・フリップフロッ
プ１６とともに、クロック２１からの信号によりクロッ
キングが行われる。この回路１０が適切な動作をするに
は、所定の間隔、すなわち通常クロック２１からの連続
する信号の間の間隔に、その信号パス１２を含めたこの
回路内の種々の信号パスづたいにディジタル信号が伝搬
することが必要である。この間隔内にその信号パス１２
（または別のこのようなパス）づたいに信号が伝搬しな
い場合には遅延故障として知られたエラーとなる。

【００１３】従来、例えばその始点と終点（それぞれフ
リップフロップ１４と１６）がそのプライマリ入力の１
つにより直接制御されないようなこの信号パス１２づた
いの遅延故障の検出は困難であった。またこの回路１０
内の遅延故障を検出する際の他の困難点には“ハザー
ド”の問題があるが、これは、注目する信号パス（すな
わち、このパス１２）づたいのエレメントのアナログ動
作に基因するタイミング異常である。ハザードは回路エ
レメントの遅延により生ずる信号の定常状態間の意図せ
ぬ遷移である。

【００１４】例えば、ハザードがあると所定の値が１つ
以上のプライマリ入力Ｉ₁〜Ｉ_jからブロック２０を通り
エレメント１８₁〜１８_pへおよびフリップフロップ１
４、１６へ伝搬されるときに所定の値は破壊されること
がある。試験の際にハザードがないと、この回路の他の
すべての遅延と無関係に、目標とする遅延故障を有効に
試験することができる。このような試験は“ロバスト
（ｒｏｂｕｓｔ）”と呼ばれる。本発明は、遅延故障を
検出するためのロバスト（ハザードなしの）試験シーケ
ンスの計算を容易にする独特のアルジェブラを提供する
ものである。本発明の独特のアルジェブラを理解し易く
するように以下に“遷移状態（ｔｒａｎｓｉｔｉｏｎ
ｓｔａｔｅ）”なる用語を用いるが、これはクロック周
期の間の論理信号（すなわち、“０”もしくは“１”の
２値または“Ｘ”により表されるドントケア（ｄｏｎ’
ｔ−ｃａｒｅ）値）の遷移を意味する。

【００１５】３つの信号状態が可能であるため、９つの
遷移状態が可能である。ハザードの存在を考慮に入れる
と、この９つの遷移状態は１８の値（各遷移についてハ
ザードありとハザードなしの状態）により表示されねば
ならない。可能なこの１８の値はつぶれて１３の独特の
値となり、それぞれ次の３つ組のトリプレットにより表
される。例えば、トリプレット１｜ｈ｜０はハザードあ
りの１から０への、すなわち１・ツー・０遷移を表し、
またトリプレット０｜ｎｈ｜１はハザードなしの０から
１への、すなわち０・ツー・１遷移を表す。

【００１６】もしその第１のタイム・フレームまたは第
２のタイム・フレーム（すなわち、トリプレット表示の
第１の位置または第３の位置）のいずれかにドントケア
値（Ｘにより示される）がある場合には、フレームの間
に波形記号〜でドントケアまたはハザードの不確定の状
態を示す。下記表１は、２入力ＡＮＤゲート（図示せ
ず）の真理表を示し、また下記表２は、表１の数字コー
ドの定義を含む。ここで注意点はそれぞれその１行目と
１列目に示すＡＮＤゲートの入力のいずれかがハザード
状態ありの場合にはその出力もまたハザード状態を有す
ることである。

【表１】

【表２】

【００１７】本発明の１３値アルジェブラを図２を用い
て説明するが、図２は図１に示す信号パス１２とそれに
沿って配置されたデバイス（すなわち、フリップフロッ
プ１４、１６およびエレメント１８₁〜１８_pである）の
ブロック略図である。説明のため、ハザードなしの０・
ツー・１遷移をフリップフロップ１６の入力に伝搬する
フリップフロップ１４の出力で仮定する。図２において
本発明の１３値アルジェブラのトリプレットの中の適当
な１つを用いてこのような０・ツー・１遷移がこのフリ
ップフロップ１４からエレメント１８₁〜１８_pを通りフ
リップフロップ１６へ伝搬する仕方を示す。ブロック２
０（図１参照）からエレメント１８₁〜１８_pの各々へ送
られた論理値もまた適当なトリプレットにより表示され
る。

【００１８】本発明の１３値アルジェブラを用いると、
この信号パス１２のデスティネーション・フリップフロ
ップ１６への入力のみを各ベクトル・シミュレーション
の終りにその試験がロバストかどうかを決めるために試
験する必要がある。この信号の表現は、さきに述べたリ
ンらの論文に記載のものに比べると本発明のハザードの
表示のほうがより明示的である。図３は、本発明のこの
信号パス１２の遅延故障（ある場合に）を検出するため
のベクトル・シーケンスを生成する方法をフローチャー
トの形で示す。図３に示す故障検出法は次の通りであ
る。

【００１９】開始命令（ステップ２２）を実行して本方
法を開始するが、それには初期化を終了して本方法の先
の実施について先にセットされた値を今所定の初期値に
セットする。この開始命令に続いてステップ２４を実行
し、この回路１０内のソース・フリップフロップとデス
ティネーション・フリップフロップに間にわたる特定の
通信パスを故障検出を行うために選択する。本実施例で
は、この通信パス１２を選択ずみであると仮定し、それ
ぞれフリップフロップ１４をソース・フリップフロップ
とフリップフロップ１６をデスティネーション・フリッ
プフロップと指定する。ステップ２４で選出したこの信
号パスは、最も長い遅延時間であるという選択基準で選
択したりまたなにか別の選択基準を用いて選択してもよ
い。

【００２０】ひとたびこの信号パスを選択すると、図１
と２に示すソース・フリップフロップ１４で生成するよ
うに特定の信号遷移を選択する（ステップ２６）。換言
すると、ステップ２６で次のような所望の種類の信号遷
移を選択する。それは遅延故障測定が始まる間隔（例え
ばＴ_n）にこのフリップフロップ１４の出力に現れるべ
き信号遷移である。次にステップ２８を実行し、図１と
２で示したエレメント１８₁〜１８_pの各々の人力でこの
信号遷移を指定するが、それはこのフリップフロップ１
４で生成した信号遷移が図１と２で示したフリップフロ
ップ１６へ伝搬するのに必要なものであり、ここで表１
と２で先に説明した本発明の１３値アルジェブラを用い
てそれを行う。

【００２１】その後、ステップ３０を実行し、次のよう
にバックワード・ジャスティフィケーションを行うが、
それは数このタイム・フレーム（通常、Ｔ₁，
Ｔ₂，．．．，Ｔ_n-1，Ｔ_n）についてバックワード・ジ
ャスティフィケーションを行い、ベクトル・シーケンス
を生成しそれにより、図１に示す回路１０のプライマリ
入力Ｉ₁〜Ｉ_jに入力された場合に、図３に示すステップ
２６で選択された論理遷移がこのソース・フリップフロ
ップ１４で生成し、そこからデスティネーション・フリ
ップフロップ１６へ伝搬するように行われる。

【００２２】バックワード・ジャスティフィケーション
の一般的プロセスは周知であり、またさらにバックワー
ド・タイム・ジャスティフィケーションの説明について
は、アレキサンダー・ミクゾ（ＡｌｅｘａｎｄｅｒＭ
ｉｃｚｏ）、書名“ディジタル論理と試験シミュレーシ
ョン”、（ハーパー・アンド・ロー（Ｈａｒｐｅｒａｎ
ｄＲｏｗ）、１９８６年）２５〜２８頁、およびウ・
タン・チェン（ＷｕＴｕｎｇＣｈｅｎｇ）、論文題名
“シーケンシャル・テスト・ジェネレーションについて
のバック・アルゴリズム”、ＣｏｎｆｅｒｅｎｃｅＰ
ｒｏｃｅｅｄｉｎｇｓ、Ｉｎｔｅｒｎａｔｉｏｎａｌ
ＣｏｎｆｅｒｅｎｃｅｏｆＣｏｍｐｕｔｅｒＤｅ
ｓｉｇｎ、１９８８年１０月、リエ（Ｒｙｅ）ニューヨ
ーク、６２６〜６２９頁、に記載されている。

【００２３】次にステップ３０に続き、ステップ３２で
今実施したバックワード・ジャスティフィケーション・
プロセスでなにか矛盾が生じなかったかどうかを求める
チェックを行う。このバックワード・ジャスティフィケ
ーション・プロセスで、各タイム・フレームである論理
値を仮定しその次に続くフレームで必要な特定の一連の
論理値を定める。このプロセスで、特定のタイム・フレ
ーム中にあると仮定された論理値とさきのフレームの値
との間に矛盾の生じる可能性がある。もしそのような矛
盾を見出した場合には、ステップ３４を実行し、このバ
ックワード・ジャスティフィケーション・プロセスでと
ることのできる別の可能な選択（すなわち、別の可能な
仮定）があるかどうかを求める。もしある場合には、ス
テップ３６を実行して、新規選択を選出する。

【００２４】もし新規選択が可能でない場合には、所望
の論理値の伝搬可能のバックワード・ジャスティフィケ
ーション・プロセスでのベクトル・シーケンスを合成す
ることはできない。従って、矛盾がありかつ別の選択を
利用できないという決定に続き、ステップ３８でこの選
択された信号パスは遅延故障について試験することがで
きないという表示を生成する。ステップ３２で矛盾を見
出さない場合には、ステップ３０のこのバックワード・
ジャスティフィケーション・プロセスで定められたベク
トル・シーケンスを図１と２に示すプライマリ入力Ｉ₁
〜Ｉ_jからソース・フリップフロップ１４へ伝搬し、さ
らにそこから図１と２に示すデスティネーション・フリ
ップフロップ１６へ伝搬する（ステップ４０）。

【００２５】図１に示すクロック２１の速度を、通常そ
の定格速度の半分に減少し、その間に第１のシーケンス
のベクトルを所望の論理値をラッチするように図１に示
す回路１０のプライマリ入力Ｉ₁〜Ｉ_jからソース・フリ
ップフロップ１４へ伝搬する。このクロック速度を減少
する理由は、図１に示すブロック２０内の遅延故障（あ
る場合）がその１つ以上のプライマリ入力Ｉ₁〜Ｉ_jから
ソース・フリップフロップ１４へ所望の論理値の伝搬す
るのを確実に損なわぬようにするためである。ひとたび
この所望の論理値がそのソース・フリップフロップ１４
にラッチされてしまうと、そのクロック速度を定格速度
に増加し、そのためそのソース・フリップフロップ１４
からデスティネーション・フリップフロップ１６へのこ
の所望の論理遷移の伝搬はこの速度で行われる。

【００２６】ステップ４０に続いて、第２のバックワー
ド・ジャスティフィケーション・プロセスを行い（ステ
ップ４２）第２のベクトル・シーケンスを形成するが、
ここで図１の回路１０のプライマリ入力Ｉ₁〜Ｉ_jに加え
られると、それはデスティネーション・フリップフロッ
プ１６にラッチされた論理値をそのプライマリ出力Ｏ₁
〜Ｏ_kの１つへ伝搬する。このステップ４２で行われた
バックワード・ジャスティフィケーションはステップ３
０で行われたものと全く同じである。ステップ４２の
後、この第２のバックワード・ジャスティフィケーショ
ン・プロセスで何らかの矛盾が生じていないかどうかを
ステップ４４で決める。もしステップ４４で矛盾を見出
した場合には、その代りの選択（すなわち異なる仮定）
をこの第２のバックワード・ジャスティフィケーション
・プロセスですることができるかどうかを決める。

【００２７】その場合には、このような新規選択を行い
（ステップ４８）、そしてステップ４２を繰返す。もし
別の選択が可能でない場合には、ステップ３４を再び実
行してステップ３０で行った第１のバックワード・ジャ
スティフィケーション・プロセスで他の可能な選択をす
ることができるかどうかを決める。ステップ４４で矛盾
が見出されなかった場合には、ステップ４２の第２のバ
ックワード・ジャスティフィケーション・プロセスで定
められた第２のベクトル・シーケンスを生成する（ステ
ップ５０）。このようにして、デスティネーション・フ
リップフロップ１６にさきにラッチされた論理値を観察
のため図１に示す回路１０のプライマリ出力Ｏ₁〜Ｏ_kの
１つに伝搬する。

【００２８】この第２のシーケンスのベクトルを伝搬す
る際に、図１に示すクロック２１の速度を再び減少さ
せ、そのためブロック２０内に生ずる遅延故障（ある場
合に）が回路１０のプライマリ入力Ｏ₁〜Ｏ_kの１つでフ
リップフロップ１６にラッチされた論理遷移の観察に悪
い影響を与えぬようにする。デスティネーション・フリ
ップフロップ１６から適当なプライマリ出力に現れる値
がソース・フリップフロップ１４に元にラッチされて現
れた値に対応するかどうかを観察することにより、遅延
故障があるかどうかを決めることができる。ステップ５
０でその第２のベクトル・シーケンスの伝搬に続き、こ
の試験プロセスは試験終了（ステップ５２）の表示で終
る。

【００２９】以上の説明のように、図１に示すクロック
２１の速度を図３に示すステップ４０とステップ５０で
その第１と第２のベクトル・シーケンスの伝搬で調節す
る。これを分り易いように図４を参照して説明する。図
４では、複数のボックス１０′（ここで各ボックスはそ
のフリップフロップ１４とフリップフロップ１６を除く
図１に示す回路１０の全部を表す）を次のような各時間
間隔で示す。それは複数の別個の時間間隔の各々で示す
が、その時間間隔は、時間Ｔ₁で始まり、あるｎ＋ｍの
クロック周期（ただしｎとｍは整数）の後の時間Ｔ_n+m
で終るものである。図４では、図１に示す回路１０のプ
ライマリ入力Ｉ₁〜Ｉ_jを記号ＰＩで、またプライマリ出
力Ｏ₁〜Ｏ_kを記号ＰＯでそれぞれまとめて示した。

【００３０】図４では、故障測定のために時間間隔Ｔ_n
で０から１への０・ツー・１遷移がフリップフロップ１
４からフリップフロップ１６へ伝搬され得ると仮定す
る。この時間間隔に先立って、この非フリップフロップ
回路部分１０′の組合せエレメント（図示せず）は、フ
リップフロップ１４とフリップフロップ１６とともに次
のようにクロッキングが行われる。それはフリップフロ
ップ１４が時間間隔Ｔ_n- ₁で“０”を生成し時間間隔Ｔ_n
で“１”を生成するようにクロッキングが行われる。時
間間隔Ｔ_n-1でフリップフロップ１４により生成された
この“０”を、仮定としてこの時間間隔の終りまでにフ
リップフロップ１６に伝搬し、そしてリセットする。注
目する実際の時間間隔はＴ_nで、このときにフリップフ
ロップ１４は０から１へ遷移し、フリップフロップ１６
を誘導して０から１へ遷移させる。

【００３１】この時間間隔の間にそのクロック速度を定
格速度に保持する。このようにして、図１に示す信号パ
ス１２に沿う遅延故障を、そのフリップフロップ１６は
この時間間隔Ｔ_n内で実際に遷移が行われたかどうかを
求めることにより、検出することができる。この時間間
隔Ｔ_nまでは、まだそのクロック速度は重要ではない。
しかし実際上、Ｔ₁ないしＴ_n-1の各時間間隔の間では定
格速度にこのクロック速度を保持するとその非フリップ
フロップ回路部分１０′に遅延故障を誘発させ、時間間
隔Ｔ_n-1の間に０から１への０・ツー・１遷移の行われ
るフリップフロップ１４を妨害することがある。この理
由のために、Ｔ₁ないしＴ_n-1の時間間隔の間に図１に示
すクロック２１の速度を、通常その正常速度の半分位に
減少させる。

【００３２】Ｔ_n+1からＴ_n+mまでの間隔で、ここで第２
のシーケンスのベクトルを加えてフリップフロップ１６
に先にラッチされた値がそのプライマリ出力の１つに現
れるようにさせるが、ここでもまた図１に示すクロック
２１の速度を減少させる。この時間の間そのクロック速
度を減少させる理由は、またこの回路の遅延故障がその
試験結果に悪影響を与えぬようにするためである。以上
はディジタル回路１０の信号パス１２内における遅延故
障を検出する方法の説明である。この前記方法により得
られる遅延試験のロバスト性と故障カバー範囲は次の仮
定により左右される。

【００３３】それは図１に示す回路１０にあるフリップ
フロップ１４やフリップフロップ１６やその他のもの
（図示せず）の初期状態に対しその第２のベクトル・シ
ーケンスの開始になされた仮定に左右される。もしデス
ティネーション・フリップフロップ１６以外のすべての
フリップフロップはその回路の信号パス１２または他の
いずれかのパスでの過度の遅延により影響されないと仮
定できる場合には、かなり大きい故障カバー範囲を得る
ことができる。しかし、特定の遅延パターンが試験結果
を無効にしてしまうという観点からはその試験結果はロ
バストではない。もっと慎重な方法としては、そのデス
ティネーション・フリップフロップ１６以外のすべての
フリップフロップの初期状態を時間Ｔ_n+1におけるドン
トケア値（Ｘ）であると仮定することである。

【００３４】定格クロックの適用の際に定常信号値（ハ
ザードなし）を有するフリップフロップは１または０の
状態を保持する。またフリップフロップ１６は遅延故障
の影響を含めＤまたはＤの値をラッチしたと仮定する。
ここで記号Ｄは正しい値が１で誤りの値が０であること
を意味する。Ｄはその逆の状態を表す。図２に示す信号
パス１２によりフリップフロップ１６にＤがラッチされ
る。その理由は、このパス１２の遅延が小さい場合に、
そのフリップフロップ１６の最終状態は０となるためで
ある。しかし、トリプレット１｜ｎｈ｜０の１から０へ
ハザードなしの遷移がそのフリップフロップ１６に到着
するので、この遅延が定格クロック周期より大きい場合
にはそのラッチされた値は１となる。

【００３５】これらの状態の下に得られた故障カバー範
囲は小さいがその試験結果はロバストであり、その間こ
れらの状態の下に生成されたベクトルは、その他のフリ
ップフロップの状態が遅延により影響されたとしても正
しいことが保証される。さらに最も慎重な方法として
は、すべてのフリップフロップにおいてその状態がフリ
ップフロップ１６からプライマリ出力へ故障の影響を伝
搬するのを助けるすべてのフリップフロップはその遷移
伝搬フェーズの間およびそれにベクトル１つだけ先立つ
際ハザードなしで変らぬように保持されると仮定するこ
とである。これらの状態の下では、遅延故障またはハザ
ードはそのデスティネーション・フリップフロップ以外
のいずれのフリップフロップの状態にも影響を与えな
い。この一連の状態の下で、ベクトル・シーケンスの好
都合な生成は可能ではないが、もしそうなればロバスト
試験が実現可能である。

【００３６】以上の説明は、本発明の一実施例に関する
もので、この技術分野の当業者であれば、本発明の種々
の変形例が考え得るが、それらはいずれも本発明の技術
的範囲に包含される。尚、特許請求の範囲に記載した参
照番号は発明の容易なる理解のためで、その技術的範囲
を制限するよう解釈されるべきではない。

【００３７】

【発明の効果】以上述べたごとく、本発明により従来の
試験方法に比べより確実に逐次ディジタル回路の通信パ
スの遅延故障を検出することができる。

【図面の簡単な説明】

【図１】遅延故障の検出を行う信号パスを含む従来技術
のディジタル回路を示すブロック略図である。

【図２】図１に示す注目する信号パスのブロック略図
で、ここで本発明によるその信号パスの活動化の方法を
示す図である。

【図３】図１に示すその信号パスの遅延故障を検出する
ための試験ベクトルを生成する本発明の方法のフローチ
ャートを示す図である。

【図４】図１に示すその信号パスの論理アレイモデルを
示し、ここで遅延故障検出の際の組をなした連続の時間
間隔の各々で種々のエレメントの状態を示す図である。

【符号の説明】

１０ディジタル逐次回路１２信号パス１４ソース・フリップフロップ１６デスティネーション・フリップフロップ１８組合せエレメント（ゲート）２０組合せ・逐次エレメント２１クロック

───────────────────────────────────────────────────── フロントページの続き (72)発明者ヴィシュワニデオアグラワルアメリカ合衆国 07974 ニュージャージーニュープロヴィデンス、コルチェスターロード 40 (72)発明者タパンジョティチャクラバーティアメリカ合衆国 08619 ニュージャージーマーサーヴィル、モンタナアヴェニュー 37

Claims

【特許請求の範囲】

【請求項１】少なくとも１つのプライマリ入力と少な
くとも１つのプライマリ出力を有しおよび複数のフリッ
プフロップを有するディジタル回路において、注目する
信号パスづたいに所定の間隔内に信号遷移が伝搬したか
どうかを検出する方法において、この方法は、このディジタル回路において、注目するその信号パス
（１２）の第１の終端に最も近い第１の（ソース）フリ
ップフロップ（１４）と注目するその信号パス（１２）
の第２の終端に最も近い第２の（デスティネーション）
フリップフロップ（１６）を指定するステップと、選択された信号遷移がそのソース・フリップフロップか
らそのデスティネーション・フリップフロップへ伝搬す
るために、その信号パスの複数の中間部分の各々におい
て必要とする論理値を形成するようにその信号パス（１
２）を活動化するステップと、第１のシーケンスのベクトルを合成するためにその信号
パスの活動化で第１のバックワード・ジャスティフィケ
ーションを行うステップにおいて、この第１のシーケン
スのベクトルはそのプライマリ入力に加えられた場合に
そのプライマリ入力からそのソース・フリップフロップ
（１４）へ選択された論理値を伝搬する役目をし、ここ
でそれによりそのソース・フリップフロップ（１４）が
その選択された論理遷移を生成し、そしてその信号遷移
をそのデスティネーション・フリップフロップ（１６）
へ伝搬し、そのため論理値をそこにラッチするように行
う前記第１のバックワード・ジャスティフィケーション
実行ステップと、第２のシーケンスのベクトルを合成するためにその信号
パスの活動化で第２のバックワード・ジャスティフィケ
ーションを行うステップにおいて、この第２のシーケン
スのベクトルはそのプライマリ入力に加えられた場合に
そのデスティネーション・フリップフロップ（１６）に
ラッチされた論理値をそのプライマリ出力へ伝搬する役
目をする前記第２のバックワード・ジャスティフィケー
ション実行ステップと、その選択された論理値をそのプライマリ入力からそのソ
ース・フリップフロップ（１４）へ伝搬し、およびその
選択された信号遷移をそのソース・フリップフロップ
（１４）で生成し、そしてそこからそのデスティネーシ
ョン・フリップフロップ（１６）へ所定の間隔内に遅延
故障なしに伝搬するように、この第１のシーケンスのベ
クトルの連続する１つをそのプライマリ入力に周期的に
加えるステップと、そのデスティネーション・フリップフロップ（１６）に
そこにラッチされた論理値を第１のシーケンスのベクト
ルの印加に続いてそのプライマリ入力に伝搬させるため
にこの第２のシーケンスのベクトルの連続する１つをそ
のプライマリ入力に周期的に加えるステップと、遅延故障があるかどうかを求めるために事前に選択され
た論理値とそのプライマリ入力に伝搬された論理値を比
較するステップとを有することを特徴とする信号遷移伝
搬検出方法。
【請求項２】選択された論理値がプライマリ入力から
ソース・フリップフロップ（１４）へ伝搬する速度を選
択された信号遷移がそのソース・フリップフロップ（１
４）からデスティネーション・フリップフロップ（１
６）へ伝搬する速度より遅くなるようにこの第１のシー
ケンスのベクトルをそのプライマリ入力に種々の速度で
加えることを特徴とする請求項１の方法。
【請求項３】デスティネーション・フリップフロップ
（１６）にラッチされた論理値のプライマリ出力へ伝搬
する速度をソース・フリップフロップ（１４）からその
デスティネーション・フリップフロップ（１６）へ選択
された信号遷移の伝搬する速度より遅くなるような速度
でこの第２のシーケンスのベクトルをそのプライマリ入
力に加えることを特徴とする請求項２の方法。
【請求項４】この第１のバックワード・ジャスティフ
ィケーション・プロセス中になんらかの矛盾が生じたか
どうかをチェックするステップと、およびもしそれが生
じた場合には、すべての矛盾を可能な場合には除くためにこの第１のバ
ックワード・ジャスティフィケーション・プロセスを再
実行するステップと、もしそうでない場合には、矛盾
除去が可能でなかった場合の試験不可能の故障状態を宣
言するステップとを、さらに有することを特徴とする請
求項１の方法。
【請求項５】この第２のバックワード・ジャスティフ
ィケーション・プロセス中になんらかの矛盾が生じたか
どうかをチェックするステップと、およびもしそれが生
じた場合には、すべての矛盾を可能な場合には除くためにこの第２のバ
ックワード・ジャスティフィケーション・プロセスを再
実行するステップと、もしそうでない場合には、すべ
ての矛盾を可能な場合には除くためにこの第１のバック
ワード・ジャスティフィケーション・プロセスを再実行
するステップと、もしそうでない場合には、矛盾除去
が可能でなかった場合の試験不可能の故障状態を宣言す
るステップとを、さらに有することを特徴とする請求項
４の方法。
【請求項６】そのソース・フリップフロップ（１４）
とデスティネーション・フリップフロップ（１６）のみ
が注目するその通信パスぞいの遅延によって影響を受け
ることを特徴とする請求項１の方法。
【請求項７】この回路における各フリップフロップ
（１４）（ただし、デスティネーション・フリップフロ
ップ（１６）と指定されたフリップフロップと注目する
その通信パスを通る遷移伝搬中のハザードなしの定常状
態の値を保持するフリップフロップを除く）は、そのソ
ース・フリップフロップからデスティネーション・フリ
ップフロップへの選択された信号遷移の伝搬の直後にそ
こにラッチされたドントケア値を有することを特徴とす
る請求項１の方法。
【請求項８】デスティネーション・フリップフロップ
の状態をプライマリ出力に伝搬するためにそのソース・
フリップフロップからデスティネーション・フリップフ
ロップへの選択された信号遷移の伝搬の直後に信号値を
仮定しなければならないこの回路の各フリップフロップ
（１４、１６）は、この第１のシーケンスの最後の２つ
のベクトル中でハザードなしのその信号値を保持しなけ
ればならないことを特徴とする請求項１の方法。