JPH0685291A - 半導体装置およびその製造法 - Google Patents
半導体装置およびその製造法Info
- Publication number
- JPH0685291A JPH0685291A JP4254186A JP25418692A JPH0685291A JP H0685291 A JPH0685291 A JP H0685291A JP 4254186 A JP4254186 A JP 4254186A JP 25418692 A JP25418692 A JP 25418692A JP H0685291 A JPH0685291 A JP H0685291A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor layer
- semiconductor device
- crystal silicon
- light
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 122
- 238000004519 manufacturing process Methods 0.000 title claims description 21
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 14
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 33
- 238000000034 method Methods 0.000 claims description 15
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 7
- 230000008021 deposition Effects 0.000 claims 1
- 238000006243 chemical reaction Methods 0.000 abstract description 12
- 230000006866 deterioration Effects 0.000 abstract description 3
- 239000000758 substrate Substances 0.000 description 6
- 239000007789 gas Substances 0.000 description 5
- 230000000052 comparative effect Effects 0.000 description 4
- 230000003247 decreasing effect Effects 0.000 description 4
- 239000011521 glass Substances 0.000 description 3
- 238000001782 photodegradation Methods 0.000 description 3
- 230000001133 acceleration Effects 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 229910020328 SiSn Inorganic materials 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 229910006404 SnO 2 Inorganic materials 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000013081 microcrystal Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
Landscapes
- Photovoltaic Devices (AREA)
Abstract
(57)【要約】
【目的】 光電変換効率の光劣化が抑制され、高効率で
安定性に優れていることにより太陽電池に好適に用いる
ことができる半導体装置およびそのの製造法を提供す
る。 【構成】 本発明の半導体装置は、ｐｉｎ（またはｎｉ
ｐ）型半導体装置において、ｉ型半導体層５を第１層５
１と第２層５２とから構成し、第１層５１を受光面側に
配設するとともに、その成膜速度を第２層５２のそれよ
りも遅くして成膜されてなるものである。また、本発明
の製造法は、ｐｉｎ（またはｎｉｐ）型半導体装置を製
造する場合に、ｉ型半導体層５を第１層５１と第２層５
２とから構成し、第１層５１を受光面側に形成するとと
もに、その成膜速度を第２層５２のそれよりも遅くして
成膜するものである。第１層５１の成膜速度が、第２層
５２のそれよりも遅いところから、第１層５１の膜厚
は、第２層５２のそれよりも薄くするのが好ましい。
安定性に優れていることにより太陽電池に好適に用いる
ことができる半導体装置およびそのの製造法を提供す
る。 【構成】 本発明の半導体装置は、ｐｉｎ（またはｎｉ
ｐ）型半導体装置において、ｉ型半導体層５を第１層５
１と第２層５２とから構成し、第１層５１を受光面側に
配設するとともに、その成膜速度を第２層５２のそれよ
りも遅くして成膜されてなるものである。また、本発明
の製造法は、ｐｉｎ（またはｎｉｐ）型半導体装置を製
造する場合に、ｉ型半導体層５を第１層５１と第２層５
２とから構成し、第１層５１を受光面側に形成するとと
もに、その成膜速度を第２層５２のそれよりも遅くして
成膜するものである。第１層５１の成膜速度が、第２層
５２のそれよりも遅いところから、第１層５１の膜厚
は、第２層５２のそれよりも薄くするのが好ましい。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造法に関
する。さらに詳しくは、光電変換素子用半導体装置の製
造法に関する。
する。さらに詳しくは、光電変換素子用半導体装置の製
造法に関する。
【０００２】
【従来の技術】非単結晶の光起電力素子が安定性に欠け
ていることは一般によく知られている。特に非晶質シリ
コンの場合、照射光により伝導度が低下し１５０℃程度
の熱処理により再び伝導度が回復するというスティーブ
ラー・ロンスキー（ Staebler-Wronski ）効果と呼ばれ
る現象がある。そのため、かかる素子を用いて太陽電池
を作成した場合、その光電変換効率（以下、変換効率と
いう）が低下する。
ていることは一般によく知られている。特に非晶質シリ
コンの場合、照射光により伝導度が低下し１５０℃程度
の熱処理により再び伝導度が回復するというスティーブ
ラー・ロンスキー（ Staebler-Wronski ）効果と呼ばれ
る現象がある。そのため、かかる素子を用いて太陽電池
を作成した場合、その光電変換効率（以下、変換効率と
いう）が低下する。
【０００３】したがって、比較的安定な光起電力素子を
得るために、ｉ型半導体層を薄膜化し活性層にかかる電
界強度を強め、それにより輸送能を上げるように構成さ
れた光起電力素子が提案されている。
得るために、ｉ型半導体層を薄膜化し活性層にかかる電
界強度を強め、それにより輸送能を上げるように構成さ
れた光起電力素子が提案されている。
【０００４】図２はかかる非晶質シリコンを光起電力素
子として用いた太陽電池の概略図である。図において、
１はガラス基板、２透明電極、３はｐ型半導体層、４は
バッファー層、５はｉ型半導体層、６はｎ型半導体層、
７は裏面電極を示す。図２に示す例においては、受光面
側に水素化アモルファスシリコン（ａ−ＳｉＣ：Ｈ）の
ような広バンドギャップ半導体層が用いられている。こ
のバッファー層４は、図示のごとく、ｐ型半導体層３と
ｉ型半導体層５の界面に設けられており、そしてその不
純物濃度はｉ型半導体層５にむかって減少させられてい
る。また、ここにおけるｉ型半導体層５の成膜は、成膜
速度０．２ｎｍ／秒でなされている。
子として用いた太陽電池の概略図である。図において、
１はガラス基板、２透明電極、３はｐ型半導体層、４は
バッファー層、５はｉ型半導体層、６はｎ型半導体層、
７は裏面電極を示す。図２に示す例においては、受光面
側に水素化アモルファスシリコン（ａ−ＳｉＣ：Ｈ）の
ような広バンドギャップ半導体層が用いられている。こ
のバッファー層４は、図示のごとく、ｐ型半導体層３と
ｉ型半導体層５の界面に設けられており、そしてその不
純物濃度はｉ型半導体層５にむかって減少させられてい
る。また、ここにおけるｉ型半導体層５の成膜は、成膜
速度０．２ｎｍ／秒でなされている。
【０００５】しかして、図２に示す太陽電池を実際に作
製し劣化促進試験を実施したところ、ｉ型半導体層５の
膜厚が５００ｎｍのもので３０％程度の変換効率の低下
が認められ、ｉ型半導体層５の膜厚が１００ｎｍのもの
で２０％程度の変換効率の低下が認められた。
製し劣化促進試験を実施したところ、ｉ型半導体層５の
膜厚が５００ｎｍのもので３０％程度の変換効率の低下
が認められ、ｉ型半導体層５の膜厚が１００ｎｍのもの
で２０％程度の変換効率の低下が認められた。
【０００６】
【発明が解決しようとする課題】本発明は前記問題点に
鑑みなされたものであって、変換効率の光劣化が抑制さ
れ、高効率で安定性に優れていることにより太陽電池に
好適に用いることができる半導体装置およびその製造法
を提供することを目的とする。
鑑みなされたものであって、変換効率の光劣化が抑制さ
れ、高効率で安定性に優れていることにより太陽電池に
好適に用いることができる半導体装置およびその製造法
を提供することを目的とする。
【０００７】
【課題を解決するための手段】本発明の半導体装置は、
光起電力素子用半導体装置であって、前記半導体が、少
なくともｐ型非単結晶シリコン系半導体層、ｉ型非単結
晶シリコン系半導体層およびｎ型非単結晶シリコン系半
導体層を有し、前記ｉ型非単結晶シリコン系半導体層
が、少なくとも受光面側に用いられる半導体層側に形成
されている第１層と、該第１層に隣接して形成されてい
る第２層とからなり、前記第１層が前記第２層の成膜速
度よりも遅い成膜速度により成膜されてなることを特徴
とする。
光起電力素子用半導体装置であって、前記半導体が、少
なくともｐ型非単結晶シリコン系半導体層、ｉ型非単結
晶シリコン系半導体層およびｎ型非単結晶シリコン系半
導体層を有し、前記ｉ型非単結晶シリコン系半導体層
が、少なくとも受光面側に用いられる半導体層側に形成
されている第１層と、該第１層に隣接して形成されてい
る第２層とからなり、前記第１層が前記第２層の成膜速
度よりも遅い成膜速度により成膜されてなることを特徴
とする。
【０００８】本発明の半導体装置においては、前記受光
面側に用いられる半導体層がｐ型非単結晶シリコン系半
導体層またはｎ型非単結晶シリコン系半導体層であるの
が好ましい。
面側に用いられる半導体層がｐ型非単結晶シリコン系半
導体層またはｎ型非単結晶シリコン系半導体層であるの
が好ましい。
【０００９】また、本発明の半導体装置においては、前
記第１層の膜厚が１０ｎｍ以上３０ｎｍ以下であり、前
記第１層の成膜速度が０．０３ｎｍ／秒以上０．１ｎｍ
／秒以下であるのが好ましい。
記第１層の膜厚が１０ｎｍ以上３０ｎｍ以下であり、前
記第１層の成膜速度が０．０３ｎｍ／秒以上０．１ｎｍ
／秒以下であるのが好ましい。
【００１０】さらに、本発明の半導体装置においては、
前記受光面側に用いられる半導体層が水素化アモルファ
スシリコンからなるのが好ましい。
前記受光面側に用いられる半導体層が水素化アモルファ
スシリコンからなるのが好ましい。
【００１１】本発明の製造法は、光起電力素子用半導体
装置の製造法であって、前記半導体が、少なくともｐ型
非単結晶シリコン系半導体層、ｉ型非単結晶シリコン系
半導体層およびｎ型非単結晶シリコン系半導体層を有
し、前記ｉ型非単結晶シリコン系半導体層が、少なくと
も受光面側に用いられる半導体層側に形成されている第
１層と、該第１層に隣接して形成されている第２層とか
らなり、前記第１層の成膜速度が、前記第２層の成膜速
度よりも遅いことを特徴とする。
装置の製造法であって、前記半導体が、少なくともｐ型
非単結晶シリコン系半導体層、ｉ型非単結晶シリコン系
半導体層およびｎ型非単結晶シリコン系半導体層を有
し、前記ｉ型非単結晶シリコン系半導体層が、少なくと
も受光面側に用いられる半導体層側に形成されている第
１層と、該第１層に隣接して形成されている第２層とか
らなり、前記第１層の成膜速度が、前記第２層の成膜速
度よりも遅いことを特徴とする。
【００１２】本発明の製造法においては、前記受光面側
に用いられる半導体層がｐ型またはｎ型非単結晶シリコ
ン系半導体層であるのが好ましい。
に用いられる半導体層がｐ型またはｎ型非単結晶シリコ
ン系半導体層であるのが好ましい。
【００１３】また、本発明の製造法においては、前記第
１層の膜厚が１０ｎｍ以上３０ｎｍ以下であり、前記第
１層の成膜速度が０．０３ｎｍ／秒以上０．１ｎｍ／秒
以下であるのが好ましい。
１層の膜厚が１０ｎｍ以上３０ｎｍ以下であり、前記第
１層の成膜速度が０．０３ｎｍ／秒以上０．１ｎｍ／秒
以下であるのが好ましい。
【００１４】さらに、本発明の製造法においては、前記
受光面側に用いられる半導体層が水素化アモルファスシ
リコンからなるのが好ましい。
受光面側に用いられる半導体層が水素化アモルファスシ
リコンからなるのが好ましい。
【００１５】
【作用】本発明の半導体装置においては、前記のごと
く、ｉ型半導体層が少なくとも受光面側の第１層とこれ
に隣接する第２層とからな、しかも第１層の成膜速度が
第２層のそれよりも遅くされているので、受光面側のｐ
／ｉ（ｎｉｐ型の場合はｎ／ｉ）界面付近の膜質が安定
に保たれる。そのため、本発明の半導体装置は光劣化が
抑制され高効率で安定性に優れている。また、本発明の
製造法によれば、かかる特性を有する半導体装置を作製
することができる。
く、ｉ型半導体層が少なくとも受光面側の第１層とこれ
に隣接する第２層とからな、しかも第１層の成膜速度が
第２層のそれよりも遅くされているので、受光面側のｐ
／ｉ（ｎｉｐ型の場合はｎ／ｉ）界面付近の膜質が安定
に保たれる。そのため、本発明の半導体装置は光劣化が
抑制され高効率で安定性に優れている。また、本発明の
製造法によれば、かかる特性を有する半導体装置を作製
することができる。
【００１６】
【実施例】以下、添付図面を参照しながら本発明を実施
例に基づいて説明するが、本発明はかかる実施例のみに
限定されるものではない。
例に基づいて説明するが、本発明はかかる実施例のみに
限定されるものではない。
【００１７】図１は本発明の半導体装置を用いた太陽電
池の概略図である。図において、１は透光性基板、２は
透明電極、３はｐ型非単結晶シリコン系半導体層、４は
バッファー層、５はｉ型非単結晶シリコン系半導体層、
６は微結晶化ｎ型非単結晶シリコン系半導体層、７は裏
面電極を示す。
池の概略図である。図において、１は透光性基板、２は
透明電極、３はｐ型非単結晶シリコン系半導体層、４は
バッファー層、５はｉ型非単結晶シリコン系半導体層、
６は微結晶化ｎ型非単結晶シリコン系半導体層、７は裏
面電極を示す。
【００１８】本発明における非単結晶シリコン系半導体
としては、例えば、Ｓｉ、ＳｉＣ、ＳｉＮ、ＳｉＧｅ、
ＳｉＳｎ等の水素化合金、フッ素化合金等の一般に光起
電力素子に使用されるアモルファス系、微結晶を含むア
モルファス系または多結晶系の半導体があげられる。
としては、例えば、Ｓｉ、ＳｉＣ、ＳｉＮ、ＳｉＧｅ、
ＳｉＳｎ等の水素化合金、フッ素化合金等の一般に光起
電力素子に使用されるアモルファス系、微結晶を含むア
モルファス系または多結晶系の半導体があげられる。
【００１９】非単結晶シリコン系半導体は、窓層材料と
して広バンドギャップ半導体が用いられ、ｐｉｎ型ある
いはｎｉｐ型の光起電力素子とされる。光起電力素子を
形成する各非単結晶シリコン系半導体の厚さは特に限定
されず、通常光起電力素子に使用される範囲であればよ
い。
して広バンドギャップ半導体が用いられ、ｐｉｎ型ある
いはｎｉｐ型の光起電力素子とされる。光起電力素子を
形成する各非単結晶シリコン系半導体の厚さは特に限定
されず、通常光起電力素子に使用される範囲であればよ
い。
【００２０】本発明においては、受光面側のｐ型半導体
層３（ｎｉｐ型の場合はｎ型半導体層６）側にｉ型半導
体層を成膜する場合の初期膜（第１層）形成時の成膜速
度を遅くし、初期膜（第１層）形成後の第２層の成膜速
度を早くしている。成膜速度の調整方法としては、ＲＦ
パワーを増減させる方法、圧力を増減させる方法、成膜
温度を増減させる方法、希釈水素量を増減させる方法な
どがあげられる。また、これらの方法を組み合わせるこ
とも可能である。
層３（ｎｉｐ型の場合はｎ型半導体層６）側にｉ型半導
体層を成膜する場合の初期膜（第１層）形成時の成膜速
度を遅くし、初期膜（第１層）形成後の第２層の成膜速
度を早くしている。成膜速度の調整方法としては、ＲＦ
パワーを増減させる方法、圧力を増減させる方法、成膜
温度を増減させる方法、希釈水素量を増減させる方法な
どがあげられる。また、これらの方法を組み合わせるこ
とも可能である。
【００２１】初期膜（第１層）の膜厚は、成膜速度が遅
いためできるだけ薄い方がよいが、ｐ／ｉ（ｎｉｐ型の
場合はｎ／ｉ、以下、同様）界面の安定性を保つために
は１０ｎｍ以上の膜厚が好ましい。ただし、３０ｎｍを
超えないのが望ましい。
いためできるだけ薄い方がよいが、ｐ／ｉ（ｎｉｐ型の
場合はｎ／ｉ、以下、同様）界面の安定性を保つために
は１０ｎｍ以上の膜厚が好ましい。ただし、３０ｎｍを
超えないのが望ましい。
【００２２】初期膜（第１層）の成膜速度は、ｐ／ｉ界
面の安定性を考えた場合できるだけ遅い方がよいが、製
造装置の操作性を考慮すれば、成膜速度を最小で０．０
３ｎｍ／秒とするのが好ましい。一方、成膜速度が早す
ぎるとｐ／ｉ界面が荒されるので、最大０．１ｎｍ／秒
におさえる必要がある。
面の安定性を考えた場合できるだけ遅い方がよいが、製
造装置の操作性を考慮すれば、成膜速度を最小で０．０
３ｎｍ／秒とするのが好ましい。一方、成膜速度が早す
ぎるとｐ／ｉ界面が荒されるので、最大０．１ｎｍ／秒
におさえる必要がある。
【００２３】受光面側の窓層（図１に示す実施例におい
ては、ｐ型半導体層３が相当する）としては、広バンド
ギャップのＳｉＣ、ＳｉＮなどが、ドーピング特性から
考えて望ましい。本実施例では透明電極２としてＳｎＯ
2 を使用しているが、ＩＴＯ、ＺｎＯ等あるいはこれら
の複層膜でもよい。
ては、ｐ型半導体層３が相当する）としては、広バンド
ギャップのＳｉＣ、ＳｉＮなどが、ドーピング特性から
考えて望ましい。本実施例では透明電極２としてＳｎＯ
2 を使用しているが、ＩＴＯ、ＺｎＯ等あるいはこれら
の複層膜でもよい。
【００２４】なお、ｐ型半導体層３およびｎ型半導体層
６のその余の構成ならびに透光性基板１、バッファー層
４、裏面電極８の構成は、従来の太陽電池と同様である
ので、その構成の詳細な説明は省略する。
６のその余の構成ならびに透光性基板１、バッファー層
４、裏面電極８の構成は、従来の太陽電池と同様である
ので、その構成の詳細な説明は省略する。
【００２５】以下、本発明の半導体装置の製造法を具体
的な実施例に基づいて説明する。
的な実施例に基づいて説明する。
【００２６】実施例および比較例 平行平板容量結合型グロー放電装置を用いて、半導体各
層を成膜形成し有効面積１．０ｃｍ2 の太陽電池を作製
した。なお、成膜は下記により行った。ＳｎＯ2 透明電
極２が成膜されたガラス基板１上に、膜厚２５ｎｍのｐ
型半導体層３をガス流量ＳｉＨ4 （５０ｓｃｃｍ）、Ｃ
Ｈ4 （３５ｓｃｃｍ）、Ｂ2 Ｈ6 （１０００ｐｐｍＨ2
希釈品）（１００ｓｃｃｍ）、Ｈ2 （５００ｓｃｃｍ）
にて、反応圧力１．０Ｔｏｒｒ、ヒーター温度２００
℃、ＲＦパワー５０ｍＷ／ｃｍ2 で成膜した。つぎに膜
厚１０ｎｍのバッファー層４をガス流量ＳｉＨ4 （５０
ｓｃｃｍ）、ＣＨ4 （３５ｓｃｃｍ）、Ｈ2 （５００ｓ
ｃｃｍ）にて、反応圧力１．０Ｔｏｒｒ、ヒーター温度
２００℃、ＲＦパワー５０ｍＷ／ｃｍ2 で成膜した。し
かるのち、膜厚３０ｎｍのｉ型半導体層（第１層）５１
をガス流量ＳｉＨ4 （５０ｓｃｃｍ）にて、反応圧力
０．３Ｔｏｒｒ、ヒーター温度２００℃、ＲＦパワー３
０ｍＷ／ｃｍ2 で成膜し、引続き膜厚４００ｎｍのｉ型
半導体層（第２層）５２をガス流量ＳｉＨ4 （５０ｓｃ
ｃｍ）にて、反応圧力０．３Ｔｏｒｒ、ヒーター温度２
００℃、ＲＦパワー５０ｍＷ／ｃｍ2 として成膜速度を
上げて成膜し、ｉ型半導体層５形成した。つぎに膜厚３
００Åの微結晶化ｎ型半導体層６をガス流量ＳｉＨ
4 （５ｓｃｃｍ）、ＰＨ3 （１０００ｐｐｍＨ2 希釈
品）（１００ｓｃｃｍ）、Ｈ2 （２００ｓｃｃｍ）に
て、反応圧力１．０Ｔｏｒｒ、ヒーター温度２００℃、
ＲＦパワー５００ｍＷ／ｃｍ2 で成膜した。さらに裏面
電極７を作製し、太陽電池を完成させた（実施例）。
層を成膜形成し有効面積１．０ｃｍ2 の太陽電池を作製
した。なお、成膜は下記により行った。ＳｎＯ2 透明電
極２が成膜されたガラス基板１上に、膜厚２５ｎｍのｐ
型半導体層３をガス流量ＳｉＨ4 （５０ｓｃｃｍ）、Ｃ
Ｈ4 （３５ｓｃｃｍ）、Ｂ2 Ｈ6 （１０００ｐｐｍＨ2
希釈品）（１００ｓｃｃｍ）、Ｈ2 （５００ｓｃｃｍ）
にて、反応圧力１．０Ｔｏｒｒ、ヒーター温度２００
℃、ＲＦパワー５０ｍＷ／ｃｍ2 で成膜した。つぎに膜
厚１０ｎｍのバッファー層４をガス流量ＳｉＨ4 （５０
ｓｃｃｍ）、ＣＨ4 （３５ｓｃｃｍ）、Ｈ2 （５００ｓ
ｃｃｍ）にて、反応圧力１．０Ｔｏｒｒ、ヒーター温度
２００℃、ＲＦパワー５０ｍＷ／ｃｍ2 で成膜した。し
かるのち、膜厚３０ｎｍのｉ型半導体層（第１層）５１
をガス流量ＳｉＨ4 （５０ｓｃｃｍ）にて、反応圧力
０．３Ｔｏｒｒ、ヒーター温度２００℃、ＲＦパワー３
０ｍＷ／ｃｍ2 で成膜し、引続き膜厚４００ｎｍのｉ型
半導体層（第２層）５２をガス流量ＳｉＨ4 （５０ｓｃ
ｃｍ）にて、反応圧力０．３Ｔｏｒｒ、ヒーター温度２
００℃、ＲＦパワー５０ｍＷ／ｃｍ2 として成膜速度を
上げて成膜し、ｉ型半導体層５形成した。つぎに膜厚３
００Åの微結晶化ｎ型半導体層６をガス流量ＳｉＨ
4 （５ｓｃｃｍ）、ＰＨ3 （１０００ｐｐｍＨ2 希釈
品）（１００ｓｃｃｍ）、Ｈ2 （２００ｓｃｃｍ）に
て、反応圧力１．０Ｔｏｒｒ、ヒーター温度２００℃、
ＲＦパワー５００ｍＷ／ｃｍ2 で成膜した。さらに裏面
電極７を作製し、太陽電池を完成させた（実施例）。
【００２７】比較として従来の製法により太陽電池を作
製した（比較例）。
製した（比較例）。
【００２８】得られた実施例および比較例の太陽電池に
ついて、４８℃の温度条件下、ＡＭ１．５ １００ｍＷ
／ｃｍ2の疑似太陽光により５００時間の劣化促進試験
を行った。その結果、比較例の太陽電池においては、１
８〜２０％の効率低下が観測されたのに対し、実施例の
太陽電池においては、１０〜１５％の効率低下しか認め
られなかった。
ついて、４８℃の温度条件下、ＡＭ１．５ １００ｍＷ
／ｃｍ2の疑似太陽光により５００時間の劣化促進試験
を行った。その結果、比較例の太陽電池においては、１
８〜２０％の効率低下が観測されたのに対し、実施例の
太陽電池においては、１０〜１５％の効率低下しか認め
られなかった。
【００２９】
【発明の効果】以上説明したように、本発明の半導体装
置においては、受光面側のｐ型半導体層あるいはｎ型半
導体層側にｉ型半導体層を成膜する場合、第１層の成膜
速度を第２層のそれよりも遅くして、ｐ／ｉまたはｎ／
ｉ界面での安定性を保っているので、光劣化が抑制さ
れ、高効率で安定性に優れている。そのため、太陽電池
に好適に用いることができる。
置においては、受光面側のｐ型半導体層あるいはｎ型半
導体層側にｉ型半導体層を成膜する場合、第１層の成膜
速度を第２層のそれよりも遅くして、ｐ／ｉまたはｎ／
ｉ界面での安定性を保っているので、光劣化が抑制さ
れ、高効率で安定性に優れている。そのため、太陽電池
に好適に用いることができる。
【００３０】また、本発明の製造法によれば、かかる特
性を有する半導体装置を作製することができる。
性を有する半導体装置を作製することができる。
【図１】本発明の製造法により作製した半導体装置を用
いた太陽電池の一実施例の概略図である。
いた太陽電池の一実施例の概略図である。
【図２】従来の太陽電池の概略図である。
１ 透光性基板（ガラス基板） ２ 透明電極 ３ ｐ型非単結晶シリコン半導体層（ｐ型半導体層） ４ バッファー層 ５ ｉ型非単結晶シリコン半導体層（ｉ型半導体層） ５１ 第１層（初期層） ５２ 第２層 ６ 微結晶化ｎ型非単結晶シリコン半導体層（ｎ型半
導体層） ７ 裏面電極
導体層） ７ 裏面電極
【手続補正書】
【提出日】平成５年３月１２日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正内容】
【特許請求の範囲】
Claims (1)
- 【特許請求の範囲】 【請求項１】 光起電力素子用半導体装置であって、 前記半導体が、少なくともｐ型非単結晶シリコン系半導
体層、ｉ型非単結晶シリコン系半導体層およびｎ型非単
結晶シリコン系半導体層を有し、 前記ｉ型非単結晶シリコン系半導体層が、少なくとも受
光面側に用いられる半導体層側に形成されている第１層
と、該第１層に隣接して形成されている第２層とからな
り、 前記第１層が前記第２層の成膜速度よりも遅い成膜速度
により成膜されてなることを特徴とする半導体装置。 【請求２項】 前記受光面側に用いられる半導体層がｐ
型非単結晶シリコン系半導体層であることを特徴とする
請求項１記載の半導体装置。 【請求３項】 前記受光面側に用いられる半導体層がｎ
型非単結晶シリコン系半導体層であることを特徴とする
請求項１記載の半導体装置。 【請求項４】 前記第１層の膜厚が、１０ｎｍ以上３０
ｎｍ以下であることを特徴とする請求項１、２または３
記載の半導体装置。 【請求項５】 前記第１層の成膜速度が、０．０３ｎｍ
／秒以上０．１ｎｍ／秒以下であることを特徴とする請
求項１、２または３記載の半導体装置。 【請求項６】 前記受光面側に用いられる半導体層が水
素化アモルファスシリコンからなることを特徴とする請
求項１、２または３記載の半導体装置。 【請求項７】 光起電力素子用半導体装置の製造法であ
って、 前記半導体が、少なくともｐ型非単結晶シリコン系半導
体層、ｉ型非単結晶シリコン系半導体層およびｎ型非単
結晶シリコン系半導体層を有し、 前記ｉ型非単結晶シリコン系半導体層が、少なくとも受
光面側に用いられる半導体層側に形成されている第１層
と、該第１層に隣接して形成されている第２層とからな
り、 前記第１層の成膜速度が、前記第２層の成膜速度よりも
遅いことを特徴とする半導体装置の製造法。 【請求８項】 前記受光面側に用いられる半導体層がｐ
型非単結晶シリコン系半導体層であることを特徴とする
請求項７記載の半導体装置の製造法。 【請求９項】 前記受光面側に用いられる半導体層がｎ
型非単結晶シリコン系半導体層であることを特徴とする
請求項７記載の半導体装置の製造法。 【請求項１０】 前記第１層の膜厚が、１０ｎｍ以上３
０ｎｍ以下であることを特徴とする請求項７、８または
９記載の半導体装置の製造法。 【請求項１１】 前記第１層の成膜速度が、０．０３ｎ
ｍ／秒以上０．１ｎｍ／秒以下であることを特徴とする
請求項７、８または９記載の半導体装置の製造法。 【請求項１２】 前記受光面側に用いられる半導体層が
水素化アモルファスシリコンからなることを特徴とする
請求項７、８または９記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4254186A JPH0685291A (ja) | 1992-08-28 | 1992-08-28 | 半導体装置およびその製造法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4254186A JPH0685291A (ja) | 1992-08-28 | 1992-08-28 | 半導体装置およびその製造法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0685291A true JPH0685291A (ja) | 1994-03-25 |
Family
ID=17261434
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4254186A Pending JPH0685291A (ja) | 1992-08-28 | 1992-08-28 | 半導体装置およびその製造法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0685291A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6531654B2 (en) | 2000-05-23 | 2003-03-11 | Canon Kabushiki Kaisha | Semiconductor thin-film formation process, and amorphous silicon solar-cell device |
| US7534628B2 (en) | 2006-10-12 | 2009-05-19 | Canon Kabushiki Kaisha | Method for forming semiconductor device and method for forming photovoltaic device |
| KR101528455B1 (ko) * | 2009-01-12 | 2015-06-10 | 주성엔지니어링(주) | 박막형 태양전지 및 그 제조방법 |
| KR20210040677A (ko) * | 2019-10-04 | 2021-04-14 | 한국재료연구원 | 반투명 박막 태양전지 및 이의 제조방법 |
-
1992
- 1992-08-28 JP JP4254186A patent/JPH0685291A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6531654B2 (en) | 2000-05-23 | 2003-03-11 | Canon Kabushiki Kaisha | Semiconductor thin-film formation process, and amorphous silicon solar-cell device |
| US7534628B2 (en) | 2006-10-12 | 2009-05-19 | Canon Kabushiki Kaisha | Method for forming semiconductor device and method for forming photovoltaic device |
| KR101528455B1 (ko) * | 2009-01-12 | 2015-06-10 | 주성엔지니어링(주) | 박막형 태양전지 및 그 제조방법 |
| KR20210040677A (ko) * | 2019-10-04 | 2021-04-14 | 한국재료연구원 | 반투명 박막 태양전지 및 이의 제조방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6368892B1 (en) | Monolithic multi-junction solar cells with amorphous silicon and CIS and their alloys | |
| US7030413B2 (en) | Photovoltaic device with intrinsic amorphous film at junction, having varied optical band gap through thickness thereof | |
| JP2740284B2 (ja) | 光起電力素子 | |
| JP2009503848A (ja) | 組成傾斜光起電力デバイス及び製造方法並びに関連製品 | |
| JPS6249672A (ja) | アモルフアス光起電力素子 | |
| JP2846651B2 (ja) | 光起電力装置 | |
| JP4284582B2 (ja) | 多接合型薄膜太陽電池とその製造方法 | |
| EP0099720B1 (en) | Photovoltaic device | |
| JPH04130671A (ja) | 光起電力装置 | |
| JP2004260014A (ja) | 多層型薄膜光電変換装置 | |
| JPS62234379A (ja) | 半導体装置 | |
| JPH0595126A (ja) | 薄膜太陽電池およびその製造方法 | |
| JPS6334632B2 (ja) | ||
| JPH0685291A (ja) | 半導体装置およびその製造法 | |
| JP4110718B2 (ja) | 多接合型薄膜太陽電池の製造方法 | |
| JPH11274527A (ja) | 光起電力装置 | |
| JP2002016271A (ja) | 薄膜光電変換素子 | |
| JPS62256481A (ja) | 半導体装置 | |
| JP2958491B2 (ja) | 光電変換装置の製造方法 | |
| JP3197674B2 (ja) | 光起電力装置 | |
| JP2744680B2 (ja) | 薄膜太陽電池の製造方法 | |
| JP2001284619A (ja) | 光起電力装置 | |
| JPH0282655A (ja) | 光起電力装置の製造方法 | |
| JPS6152992B2 (ja) | ||
| JPH0282582A (ja) | 積層型アモルファスシリコン太陽電池 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20011009 |