JPH0685796A - 二線式伝送システム - Google Patents

Abstract

(57)【要約】 【目的】 １対の信号線逆接続しても、端末装置に有極
性の伝送信号を双方向に正しく送受信動作を伝達する。 【構成】 端末装置１００、１０１の送受信インタフェ
ース４と演算処理装置７の間に、極性検出回路と極性変
換回路を含む集積化回路部１を設け、これにより制御線
Ｃは極性検出回路の出力によって制御され、信号線３が
逆接続された場合でも正しく送受信部７１の受信部ＲＸ
に伝送する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は複数の端末装置の相互間
を１対の信号線を介して双方向伝送を行なう二線式伝送
システムに係り、特に伝送信号が有極性の場合に前記１
対の信号線を逆接続しても正しく受信するに好適な二線
式伝送システムに関する。

【０００２】

【従来の技術】機器装置間の情報伝送や機器の遠隔監視
・制御技術に関しては、従来、国際電信電話諮問委員会
（ＣＣＩＴＴ）の公表資料やＪＩＳ Ｃ６３６１の「デ
ータ回線終端装置とデータ端末装置とのインタフェー
ス」により公知の、いわゆるＲＳ−２３２Ｃインタフェ
ースが多く用いられているが、伝送距離が短い、配線数
が多い、耐ノイズレベルが低いなどの点で問題があり、
概ねパソコンレベルでの使用に限定されている。上記の
点に鑑み、近年では１対の電線を使用した伝送技術が採
用されるに至っている。産業用としては、例えばアメリ
カ電子工業学会（ＥＩＡ）の規格に定められたＲＳ−４
８５およびＲＳ−４２２Ａの伝送技術があるが、この電
気的規格に沿った専用の伝送用素子、例えば、米国テキ
サスインスツルメント製のＳＮ７５１７６などが実用化
されている。図１０は、このような従来技術の一例を示
す図であって、５００、５０１、５０２は情報伝送装置
あるいは遠隔監視・制御装置（以下端末装置と称す）で
あり、４は送受信インタフェース部で、前記のＲＳ−４
８５用素子である差動型バス・トランシーバで、ドライ
バ（送信器）４２とレシーバ（受信器）４１で構成され
ている。また３は前記１対の信号線（ツイステッドペア
線）を示し、前記端末装置間をバス式（共通母線）で接
続したものである。４３は前記１対の電線の特性インピ
ーダンスを適合させるための終端抵抗と呼ばれる抵抗
で、信号線３の両端の端末装置に設けられるが、いずれ
の端末装置を両端に設けてもよいように切替スイッチ４
４が配設されている。７は演算処理装置であって、送信
部（ＴＸ）、受信部（ＲＸ）、前記ドライバ４２及びレ
シーバ４１を制御する制御部（ＣＯＮＴ）を有する。Ｃ
は制御線を示す。その他の従来技術として株式会社シス
テム総研発行（１９８８年）の「データ伝送Ｑ＆Ａ」１
５９頁〜１６１頁、２４１頁〜２４５頁に記載された伝
送技術、すなわち絶縁トランスを用いた差動型双方向伝
送技術などが知られている。さらに、直流電源と前記差
動型電送技術を組み合せたものとしては、特公平１−１
２９５５５号公報、特公平２−５４６９７号公報に開示
された技術がある。

【０００３】

【発明が解決しようとする課題】上記従来の公知技術の
ＲＳ−４８５（ＲＳ−４２２Ａ）インタフェースでは、
伝送信号が極性を有するため、例えば、図１１に示すよ
うに、端末装置５０１、５０２の送受信端子３４、３５
での接続を誤って逆接続すると正常に伝送が行なえない
という問題がある。前記１対の電線は、色分け識別など
による誤接続防止手段が講じられるが、それでも誤って
逆に接続される危険性もあり、また遠距離の場合には確
認に時間を要し問題であった。さらに、絶縁トランスな
どを用いた技術においては、基板面積が増加し重量も増
大する。また、伝送信号も使用する絶縁トランスに適合
した変調を行なう必要があり、例えば、従来から採用さ
れている“ＮＲＺ方式”、“ＲＺ方式”、“バイポーラ
方式”については、図１２に示すパルス比較図のよう
に、パルス信号“０”と“１”の区ぎりの判定をするの
に、“ＮＲＺ方式”では電圧レベルに対応させたもので
あるから、回路構成は簡単であるが変調ができず、“Ｒ
Ｚ方式”ではパルスとパルスの間に電圧０ボルトを介在
させる必要があり、このパルスの有無により区ぎりの判
定をするため回路が複雑になる。また、“バイポーラ方
式”ではパルスを交互に変調してから伝送し、パルスの
有無により区ぎりの判定をするので信号の極性は問題な
くなるが、回路構成が複雑になり問題があった。

【０００４】本発明の第一の目的は、上記逆接続の問題
点を解決することにあり、また第二の目的としては、従
来は上記ＲＳ−４８５インタフェースを用いて伝送のた
びに逐一制御するか、複雑な回路によって制御を行なっ
ていたバス・トランシーバの制御の問題点を解決し、簡
単な回路構成によって自動化を図る点にある。

【０００５】

【課題を解決するための手段】上記の課題を達成するた
めの手段は特許請求の範囲に記載されている。すなわ
ち、本発明の目的は、複数の端末装置と、これら端末装
置にそれぞれ設けられた送受信部ならびに送受信インタ
フェース部と、前記送受信インタフェース部の相互間を
連結し有極性の信号が伝送される１対の信号線と、前記
送受信インタフェース部で受信した信号の信号方向を検
出すると共に、この検出出力に基づいて前記信号の極性
を送信元の極性に変換して前記送受信部に伝送する極性
検出・変換回路を有することを特徴とする二線式伝送シ
ステムによって達成される。

【０００６】

【作用】上記の構成により、信号線が逆接続された場合
は、送受信インタフェース部で受信した信号を反転して
受信部に伝えるため極性を意識することなく１対の信号
線を端末装置に接続することができ、また前記１対の信
号線が活線状態で接続され信号伝送中でスタートビット
を検出できなかった場合でも、次のスタートビットで検
出できるため、どのような状態時でも接続することがで
きる。送信部からの信号がない時は前記ドライバは高抵
抗状態となり、１対の信号線上に他の端末装置を活線状
態で接続しても、それぞれの端末装置に内臓されるドラ
イバの出力同士が衝突して短絡することはない。

【０００７】

【実施例】図１は本発明に係る二線式伝送システムの構
成図を示す。図１は、前記従来技術の図１０、図１１と
比較すると明らかなように、端末装置１００、１０１の
送受信インタフェース４と演算処理装置７の間に、極性
検出回路と極性変換回路を含む集積化回路部１を設けた
もので、これにより制御線Ｃは極性検出回路の出力によ
って制御されるように構成されている。

【０００８】以下本発明の実施例について説明する。図
２は本発明の第一の実施例を示す図で、図２における出
力Ｑ１、Ｑ２の反転記号をＱ１＊、Ｑ２＊と記す。１０
０は端末装置であり、３は１対の信号線で電線３１と３
２及び雑音防止用のシールド線で構成されてなる、いわ
ゆるツイステッドペア線である。電線３１は、図１０に
示すドライバ４２又はレシーバ４１のＰ点に接続されシ
ンボルから理解できるように、正の信号線であり、電線
３２は、Ｎ点に接続されシンボルから理解できるように
負の信号線であり、端末装置同士の同じシンボル側に接
続されるのが通常である。４は、送受信インタフェース
部で、ＲＳ−４８５用の素子として従来から知られてい
る素子であり前記した通りである。４３は、前記１対の
信号線３の特性インピーダンスを整合させるための終端
抵抗で、信号線３の両端に設けられるが、両端でない場
所に設けられてもよいように切替えスイッチ４４を設け
ている。７は、演算処理装置でありいわゆるマイクロコ
ンピュータや、通信用素子等で構成されたものである。
本実施例では、送信部ＴＸと受信部ＲＸを含む送受信部
７１具備するマイクロコンピュータを用いたものであ
る。送受信部７１は、演算処理装置７の処理部（図示せ
ず）からの並列信号のデータを受けて直列信号に変換
し、送信部ＴＸから送信したり、受信部ＲＸで受信した
直列信号を並列信号のデータとして前記処理部へ伝達す
る機能を有する。

【０００９】次に本実施例の主要部について説明する。
２は極性検出・変換回路で、１対のフリップフロップ２
２と、前記送受信インタフェース部４のレシーバ４１で
受信した信号を反転するためのインバータ２１と、ＮＯ
Ｒゲート２３、２４とさらにＮＯＲゲート２６、２７、
２８と、ＮＡＮＤゲート２９とインバータ２５のゲート
回路で構成したものである。なお、本実施例では前記フ
リップフロップにクロック入力の立上りで変化する素子
を用いたものである。２’は、前記極性検出・変換回路
２と全く同様に構成した第二の極性検出・変換回路であ
るが後述する。５は発振子であり、以下に説明する時限
回路が計数するための基本時間を発生するもので、これ
は前記した演算処理装置７で用いるものと共用してもよ
い。６は、リセット素子で、図示しない電源の立上り時
に前記フリップフロップを初期化するためのものである
が、これは前記した演算処理装置７で用いるものと共用
してもよい。１７はＮＡＮＤゲート、１８はＮＯＲゲー
トである。

【００１０】時限回路は次の素子で構成される。すなわ
ち、１１、１２、１４、１５は、カウンタ素子、１６は
ＮＡＮＤゲートであり、１３は伝送速度（ホンレート）
に一致させるための切替えスイッチである。ところで、
１は集積化回路部で、前記の２組の極性検出・変換回路
２、２’と、時限回路を１つの集積回路素子とした構成
ブロックを示す。以上のように構成した回路の動作につ
いて図３のタイミングチャートを用いて以下に説明す
る。図３（Ａ）は、図１に示す端末装置複数の端末装置
のうち、例えば、端末装置１００が送信元となり、中央
演算処理装置における送受信部７１の送信部（ＴＸ）か
ら出力される直列伝送信号波形を示し、変調符号は非常
によく知られた“ＮＲＺ”のものであり、本説明では
“３１Ｈ”のコードを示している。この符号はスタート
ビット、データビット（８ビット）、ストップビットの
合計１０ビットの例である。

【００１１】電線３１と３２の受信端３４、３５に前記
のような信号が、送受信インタフェース４のドライバ４
２により図３（Ｂ）に示す波形として送出される。この
波形が差動型と呼ばれるものである。このように送出さ
れた信号は、他の端末装置１０１、１０２で受信され
る。すなわち、図２の端末装置１００の受信端３４と３
５から送受信インタフェース部４のレシーバ４１を介し
て受信される。この時ドライバ４２の出力は高抵抗状態
にある。これは送信線Ｃにより制御されているもので後
述する。次に電線３１、３２が正しい極性で接続され、
レシーバ４１で受信された信号は、出力信号線ａに出力
され、波形は図３（Ｂ）のａで示す。ここで図２の信号
線ａに接続されたインバータ２１で反転され、フリップ
フロップ２２のＣＫ１端子に伝えられる。するとフリッ
プフロップ２２は、ＣＫ１端子の立上りを検出すると出
力Ｑ１及びＱ２端子に図３（Ｂ）に示す出力を行なう。
すなわち、図３（Ａ）のスタートビットの立下りを検出
したことになる。次に、フリップフロップ２２の出力Ｑ
１端子はＮＯＲゲート２４の片側に接続されているた
め、ＮＯＲゲートの出力は“ＬＯＷ”レベルとなり、図
２（Ｂ）Ｒ２に示すように、フリップフロップ２２の他
方の側（ＣＫ２、Ｑ２、Ｑ２＊）の動作が禁止される。
ところで、上記した信号線ａには、前記フリップフロッ
プ２２のＣＫ２端子に接続されているが、本フリップフ
ロップ２２は立上りでトリガされるため、上記に説明し
たように図２（Ａ）のスタートビットの立下りでは機能
しない。したがってフリップフロップの他方の側は機能
しないうちに、動作が禁止されるものである。

【００１２】次に、フリップフロップ２２の出力Ｑ１＊
は、ＮＯＲゲート２６及び、ＮＡＮＤゲート２９に接続
されているため、ＮＯＲゲート２６の出力は、前記信号
線ａと接続されたもう一方の入力とのＮＯＲ論理とな
り、この場合スタートビットは“ＬＯＷ”、Ｑ１＊出力
“ＬＯＷ”であるため、出力が“ＨＩ”となり、次段の
ＮＯＲゲート２８に伝えられる。一方、フリップフロッ
プ２２のＱ２＊出力は“ＨＩ”であるため、ＮＯＲゲー
ト２７の出力はＮＯＲ論理により“ＬＯＷ”であるが、
ＮＯＲゲート２８の出力は上記したＮＯＲゲート２６の
出力により“ＬＯＷ”となる。この信号は図１に示すｄ
の信号線であり、図３（Ｂ）のｄで示す波形となる。す
なわち、送受信インタフェース部４１の出力信号線ａの
波形（送信元波形）と同じ波形が演算処理装置部７にあ
る送受信部７１の受信部ＲＸに伝えられる。またＮＡＮ
Ｄゲート２９は、上記したフリップフロップ２２のＱ１
＊信号の“ＬＯＷ”信号を受けて、出力が“ＨＩ”とな
り後段のＮＯＲゲート１８に信号線ｅを介して伝えら
れ、該ＮＯＲゲート１８の出力が“ＬＯＷ”となり、信
号線ｇで接続された時限回路のカウンタ素子１１、１
２、１４、１５のリセットを解除し時限回路が計数を始
める。

【００１３】次に時限回路について説明する。時限回路
は、発振子５に接続された信号線ｉのパルス信号を計数
するが、波形は図３（Ｂ）のｉに示されている。本発明
では発振子に６．１４４ＭＨＺのものを用いて、カウン
タ１１で１６分の１分周（ＱＤ）又は８分の分周（Ｑ
Ｃ）、カウンタ１２で、１６分の１分周（ＱＤ）、８分
の１分周（ＱＣ）、４分の１分周（ＱＢ）。カウンタ１
４で１０分の１分周（ＱＤ）、カウンタ１５で１０分の
１分周（ＱＤ）できるようにしたものである。スイッチ
１３は、前記分周を選択できるようにしたものであり、
ボーレート（伝送信号速度）を７６．８ＫＢＰＳ（キロ
ビット／秒）、９．６ＫＢＰＳ、４．８ＫＢＰＳ、２．
４ＫＢＰＳに一致させることができるようにしたもので
ある。

【００１４】上記のような発振子５の信号ｉを、時限回
路により計数するがカウンタ１５の出力ＱＤとＱＡ及
び、スイッチ１３で選択された信号が“ＨＩ”となった
時、ＮＡＮＤゲート１６の出力が“ＬＯＷ”となり、Ｎ
ＡＮＤゲート１７の出力信号が“ＨＩ”となり信号線ｈ
を介して上記したＮＯＲゲート２３、２４に伝えられ、
さらに該ＮＯＲゲートの出力が“ＬＯＷ”となりフリッ
プフロップ２２のＲ１、Ｒ２端子に伝えられフリップフ
ロップ２２が初期化される。ここで時限回路で計数する
時間は、上記したスタートビットの信号の変化点から、
ストップビットの後縁までの時間であるが、上記したＮ
ＡＮＤゲート１６に接続された３つの入力信号によりＮ
ＡＮＤゲート１６の出力はストップビットの後縁の直前
で“ＨＩ”となり、フリップフロップ２２を初期化し、
フリップフロップの出力Ｑ１＊が“ＨＩ”となりＮＡＮ
Ｄゲート２９の出力が“ＬＯＷ”となり、ＮＯＲゲート
１８の出力が“ＨＩ”となりカウンタ１１、１２、１
４、１５が初期化され、ＮＡＮＤゲート１６の出力が
“ＨＩ”となり、ＮＡＮＤゲート１７の出力が“ＬＯ
Ｗ”となり、ＮＯＲゲート２３、２４の出力が“ＨＩ”
となりフリップフロップ２２が再び動作可能状態とな
る。前記各波形図を図３（Ｂ）に示す。

【００１５】これまで説明した動作は、１対の信号線３
の電線３１、３５が端末装置の受信部３４、３５に正常
に接続された場合のものであり、次に電線３１が受信部
３５に、電線３２が受信部３４に接続された場合（いわ
ゆる逆接続）の動作について図３（ｃ）を用いて説明す
る。まず、端末装置１００の受信端３４、３５の波形
は、図３（ｃ）に示すように上記で説明した波形の逆波
形となる。したがって信号線ａも逆となり、スタートビ
ットの信号も逆になるが、信号線ａに接続されたフリッ
プフロップ２２のＣＫ２により前記スタートビットの立
上りでトリガされ、フリップフロップ２２の出力Ｑ２＊
が“ＨＩ”となりＱ２＊が“ＬＯＷ”となる。これによ
りＱ２＊に接続されたＮＯＲゲート２３を介してフリッ
プフロップ２２のＲ１に伝えられＣＫ１側の動作が禁止
される。

【００１６】続いてＱ２＊に接続されたＮＯＲゲート２
７では、上記した信号線ａがインバータ２５により反転
された出力信号（この場合“ＬＯＷ”）と、Ｑ２＊の
“ＬＯＷ”のＮＯＲ論理が行なわれ、ＮＯＲゲート２７
の出力が“ＨＩ”となる。

【００１７】一方、ＮＯＲゲート２６の出力は“ＬＯ
Ｗ”であるが、ＮＯＲゲート２８でこの２つの信号のＮ
ＯＲ論理が行なわれ出力が“ＬＯＷ”となり信号線ｄを
介して送受信部７１の受信部ＲＸに伝えられる。この信
号線ｄの波形は図３（ｃ）のｄに示すように、信号線ａ
の波形と逆転したものであり、前述の正規の接続を行な
った時と同じ波形であることがわかる。すなわち、送信
元の極性に変換して送受信部７１の受信部ＲＸに伝えら
れるものである。また、フリップフロップ２２の出力Ｑ
２＊と接続されたＮＡＮＤゲート２９の出力は“ＨＩ”
となり、ＮＯＲゲート１８の出力が“ＬＯＷ”となり、
時限回路が動作する。以下は前述した通りであって、こ
れらの波形を図３（ｃ）に示す。以上のように、信号線
３の電線３１、３２に極性があって逆に接続されても、
送受信部７１の受信部ＲＸでは、常に送信元と同じ極性
で受けることができるため、施工時や、メンテナンス時
に信号線３の接続作業を気にすることなく行なうことが
できる。ところで、スタートビット検出後のデータビッ
トを受信している時も、信号の立上り、立下りはある
が、前記説明で理解できるように、フリップフロップ２
２の一方だけが動作するため、フリップフロップ２２の
出力は何ら変化せず、送受信部７１の受信部ＲＸに正常
に伝えられる。

【００１８】次に、信号線３にデータビットが伝送され
ている時に接続されたことを考えてみると、フリップフ
ロップ２２のＣＫ１またはＣＫ２のいずれかが動作し、
送受信部７１の受信部ＲＸには正常な信号が伝わらなく
なるのは明白である。しかしながら、時限回路は、前記
したスタートビットからストップビットまでの一定時間
後（これは伝送速度により決まるもの）に必ずフリップ
フロップを初期化するため、次のスタートビットを検出
し、以後、正常に動作することができる。また、送受信
部７１の受信部ＲＸでは、一時的に正常でない信号を受
けることになるが、これは、一般的に送受信部７１の受
信部ＲＸが保有するエラー検出機能を用いて行なうこと
ができる技術である。

【００１９】上記実施例に示すように、本発明は、前記
極性検出・変換回路が１対のフリップフロップとゲート
回路で構成し送受信インタフェース部で受信したスター
トビットの立上りまたは立下りをフリップフロップで検
出し、先に検出したフリップフロップにより他方のフリ
ップフロップの動作を禁止するため、スタートビット以
降の内容によって変化することがなく、前記フリップフ
ロップの出力信号により、ゲート回路を制御し、信号線
を逆接続された場合は、送受信インタフェース部で受信
した信号を反転して受信部に伝えるため極性を意識する
ことなく信号線を端末装置に接続することができる。ま
た、前記極性検出・変換回路の出力信号で駆動される時
限回路部は、定められた伝送信号のストップビットの後
縁近くまでの時間を計数し、この時間に達すると前記極
性検出回路をリセットする、すなわち、回路を初期化す
るため、前記１対の信号線が活線状態で接続され信号伝
送中でスタートビットを検出できなかった場合でも、次
のスタートビットで検出できるため、どのような状態時
でも接続することができる。

【００２０】次に図２における第二の極性検出・変換回
路２’の動作について説明する。構成内容は上記した第
一の極性検出・変換回路２と全く同じであるが、送信部
７１の送信部ＴＸの伝送信号を信号線ｂにより受信して
動作するもので、図３（Ａ）に示すようにスタートビッ
トから始まるため、前述した動作と全く同じである。た
だし、ＮＡＮＤゲート２９の出力信号（信号線ｅ）に相
当する信号線ｃが、送受信インタフェース部４のドライ
バ４２、レシーバ４１の制御端子に接続されている点が
異なっている。すなわちスタートビットを検出するとド
ライバ４２が動作可能となり、レシーバ４１の動作が禁
止されるものである。したがってドライバ４２は送受信
部７１の送信部ＴＸに接続された信号線ｂを入力として
この信号を信号線３の３１と３２に出力する。一方、レ
シーバ４１は動作が禁止されているため、出力信号ａは
“ＨＩ”となり、信号線ｄも“ＨＩ”すなわち、信号の
受信がない状態となる。そして、前記信号線ＣはＮＯＲ
ゲート１８にも接続されているため、前述した動作とな
り、ストップビットの後縁の直前で信号線Ｃが“ＬＯ
Ｗ”となり、ドライバ４２は動作が禁止され、該出力は
高抵抗状態となり、レシーバ４１が再び動作可能状態と
なる。したがって、信号線３（電線３１、３２）は伝送
を行なっていない状態では何も接続されていないのと同
じ状態であり、他の端末装置を追加接続しても何ら問題
がない。すなわち、端末装置に内臓されているドライバ
４２の出力同士が激突することがなく活線状態で接続を
行なっても影響が全くない。

【００２１】ところで、図２において、第二の極性検出
・変換回路２’の信号線５は、第一の極性検出・変換回
路２の信号線ｄに相当するものであり、この信号線ｆを
ドライバ４２の入力としてもよいことがわかる。すなわ
ち、信号線ｂは逆接続されることはあり得ないため、必
ず信号線ｂの極性とｆの極性は同じとなる。

【００２２】次に本発明を他の装置に適用した実施例を
以下に説明する。図４は、増幅器（リピータとも称す）
に適用した第二の実施例図である。増幅器は、伝送距離
が長くなると信号レベルが低下したり信号波形が乱れた
りするため、これを増幅または波形整形する目的で用い
られる。前述のＲＳ−４８５による伝送距離の公表値
は、１．２ｋｍとされているが、この公表値より距離を
延長する場合などに用いられる。図４の構成について説
明すると、４００は増幅器、９は電源、８は電源９の供
給を受けて内部で必要な電圧としてから、内部部品に供
給する電源部である。その他は図２と同じ番号を付して
あるが、図２と異なる点は、演算処理装置７が送受信イ
ンタフェース部４’に変り、図２における送受信部７１
の受信部ＲＸがドライバ４２’、送受信部７１の送信部
ＴＸがレシーバ４１’に対応する。また、３’は１対の
信号線で、図示しない後段の端末装置に接続される。ま
た、信号線ａは上記したドライバ４２’にも接続され、
信号線ｅがドライバ４２’、レシーバ４１’の制御端子
にも接続されている。

【００２３】上記構成による増幅器の動作は、送受信イ
ンタフェース部４のレシーバ４１で受信した信号が、極
性検出・変換回路２と、ドライバ４２’に伝えられ、ス
タートビットを検出すると信号線ｅが“ＨＩ”となり、
ドライバ４２’を動作可能とし、レシーバ４１’を動作
禁止とする。したがって、レシーバ４１で受信された信
号はドライバ４２’を介して信号線３に伝えられ、伝送
信号がなくなると信号線３’は高抵抗状態となり、レシ
ーバ４１’が動作可能となる。すなわち後段の端末装置
からの受信が可能となる。一方、後段の端末装置から伝
送信号を受信した場合は、レシーバ４１’によりドライ
バ４２に伝えられると共に、第二の逆検出回路２’によ
り信号線ｃが“ＨＩ”となり、ドライバ４２が動作可能
となって信号線３側に伝えられ、レシーバ４１の動作が
禁止される。そして、伝送信号がなくなると信号線３は
高抵抗状態となる。図２においては信号線ｄを受信部Ｒ
Ｘに接続したが、本実施例では、信号線ｄを用いず、信
号線ａをそのままドライバ４２’に接続し、逆接続の検
出を行なっていない。同様に信号線ｆも用いていない。
この理由は、後段の端末装置あるいは前段の端末装置
が、逆接続検出を行なっているためであり、増幅器４０
０で逆に接続されても全く支障がない。ただし、一部に
極性検出回路がないシステムに用いる場合を想定する
と、図３において信号線ａを直接ドライバ４２’の入力
と接続しないで信号線ｄとドライバ４２’を接続し、同
様に信号線ｂもドライバ４２に接続しないで信号線ｆを
ドライバ４２に接続すればよい。

【００２４】次に図５は変換器２００に適用した第三の
実施例図である。変換器は、前述したＲＳ−２３２Ｃ規
格による伝送信号とＲＳ−４８５（ＲＳ−４２２）規格
による伝送信号の変換などに用いられる。すなわち、信
号レベルとか、接続コネクタの違いを変換するものであ
る。図５は、ＲＳ−２３２Ｃの伝送機能を有する、いわ
ゆるパーソナルコンピュータ３００と接続した実施例を
示し、ｉは送受信部７１の送信部ＴＸに接続された送信
信号線、ｊは、送受信部７１の受信部ＲＸに接続された
受信線、ｋとｎは変換器２００に直流の電源を供給する
電源線である。４５は、ＲＳ−２３２Ｃ用インタフェー
ス素子であり、一般的なものである。このように構成し
た変換器２００の動作は、図２、図４で説明した内容と
全く同様に動作し、信号線３が逆接続されても信号線ｆ
に正しい信号が伝えられるため、信号線ｊを介して正し
くパーソナルコンピュータ３００に伝えられる。また、
信号線ｉを介して受信した信号により信号線ｅが制御さ
れるため、伝送信号がない時は、信号線３は高抵抗状態
となり、いつでも端末装置の追加接続などを行なうこと
ができる。図２に示した本実施例の回路は、ＲＳ−４８
５規格のあらゆる二線式の端末装置に応用できるよう明
示したが、図６に示す端末装置、図７に示す変換器のよ
うに、その装置が送受信インタフェース部４の制御端子
を制御するのであれば逆検出回路は１つでよいことが理
解できる。

【００２５】図６は、第一の極性検出・変換回路２のみ
を用いた実施例であり、さらに発振子５とリセット素子
６は演算処理装置７で使用するものと共用したもので、
これにより低原価で構成することが可能である。また、
図７は第二の極性検出・変換回路２’を用いた実施例で
あるが、第二の極性検出・変換回路２’は第一の極性検
出・変換回路２と同じであるため、第一の極性検出・変
換回路２を用いることができるのは明白である。さら
に、上記した第一の検出回路２、第二の極性検出・変換
回路２’、時限回路を集積化し、１つの素子にすれば実
装面積も極めて小さくなり、また部品点数が少なくなり
信頼性も向上するとともに低減価で装置を構成すること
ができる。また、上記集積化部分はデジタル信号のみで
あるため、集積化し易いが、上記リセット素子６や、発
振子５を１つの素子に内蔵し、外部で利用できる端子を
設けておけばさらに実装面積も小さくなり原価も低減す
ることができる。ところで、前述した従来技術のトラン
ス絶縁方式では、耐ノイズ性にすぐれているが、上記実
施例では特に説明しなかったが、送受信インタフェース
部４の直後でフォトカプラによる絶縁を行なえば同様に
耐ノイズ性の向上に有効である。

【００２６】次に図８に示す実施例について説明する。
図８は図５に示した実施例における変換器２００と、パ
ーソナルコンピュータ３００の接続を示す外観斜視図で
あり、変換器２００には、ＲＳ−２３２Ｃ規格によるコ
ネクタ２０１と、端子台２０２を有し、前記した伝送速
度切替用の切替スイッチ１３が、外部から操作できるよ
うに実装したものである。３は１対の信号線で、端子台
２０２に接続される。３０１はパーソナルコンピュータ
３００に設けられたＲＳ−２３２Ｃ規格のコネクタで、
上記したコネクタ２０１と接続される。本実施例のパー
ソナルコンピュータ３００は持ち運びに便利な携帯型を
用いたものである。

【００２７】図９は、本発明に係る極性検出技術を用い
た監視制御装置に適用した一実施例の外観平面図を示
し、１００は端末装置としての監視制御装置、１０５は
複数の監視制御装置にそれぞれ固有の番号を設定するた
めのアドレススイッチ、１０６は複数の監視信号を選択
して表示させるための押しボタンスイッチ、１０３は選
択されていることを示す２値表示盤、１０４はセグメン
トタイプの表示器、１０７は端子台で受信端３４、３５
を含む電源端子により構成されている。また本実施例の
監視制御装置の外形寸法は、分電盤用遮断器などに採用
されているいわゆる協約寸法に準拠している。

【００２８】

【発明の効果】本発明の実施により、以下に記すような
顕著な効果を奏する。 （１）１対の信号線を用いて有極性の伝送信号を扱う二
線式伝送システムにおいて、信号線を逆接続しても、有
極性の伝送信号を送信元の極性に変換して受信部に正し
く伝達することができ、施工時やメンテナンス時の接続
作業にあたって、格別の注意をする必要がなく、作業
性、保全性が向上する。

【００２９】（２）１対のフリップフロップのうち先に
動作した出力で他方の動作を禁止するため誤動作するこ
とがなく、フリップフロップのいずれか一方の信号でゲ
ート回路を制御するため受信した有極性の信号を正しく
復元することができ信頼性が向上する。

【００３０】（３）時限回路により、必ずストップビッ
トの後縁近くでフリップフロップが初期化されるため、
伝送信号を続いて受信しても正しく後段の受信部に伝え
るため、伝送信号を間欠的に送る必要がなく伝送の高速
化が図られる。

【００３１】（４）２組の極性検出・変換回路により送
受信インタフェース部の制御端子を制御することがで
き、また、１対の信号線を高抵抗状態にすることによ
り、活線状態で端末装置を接続できるのでシステムの電
源を遮断する必要がなく作業性が大幅に向上する。

【００３２】（５）集積化により小形化、原価低減化、
信頼性の向上が図られる。

【００３３】（６）伝送速度切替スイッチにより応用
性、汎用性の優れた伝送装置を提供することができる。

【図面の簡単な説明】

【図１】本発明の

【図２】本発明の第一実施例の回路構成を示す図であ
る。

【図３】本発明の動作を説明するタイミングチャートで
ある。

【図４】本発明の第二の実施例を示す図である。

【図５】本発明の第三の実施例図で増幅器、変圧器に適
用したものである。

【図６】本発明の変形として適用した実施例図である。

【図７】本発明の変形として適用した実施例図である。

【図８】本発明の実施例装置の外観を示す図である。

【図９】本発明の実施例装置の外観を示す図である。

【図１０】従来技術の二線式伝送装置の構成図である。

【図１１】従来技術の二線式伝送装置の構成図である。

【図１２】従来の伝送信号のパルスの比較図である。

【符号の説明】

１…集積化回路部 ２…第一の極性
検出・変換回路 ２’…第二の極性検出・変換回路 ３、３’…信号線（ツィステッドペア線） ４、４’…送受信インタフェース部 ５…発振子 ６…リセット素子 ７…演算処理装
置 １１、１２、１４、１５…カウンタ １３…伝送速度切
替スイッチ ２１、２５…インバータゲート ２２…フリップフ
ロップ １８、２３、２４、２６、２７、２８、……ＮＯＲゲー
ト ２９、１６、１７…ＮＡＮＤゲート ３１、３２…信号線 ３４、３５…受信端 ４１、４１’…レシーバ ４２、４２’…ドライバ ４３…終端抵抗 ４４…切替えスイ
ッチ ４５…インタフェース素子 １００、１０１、１０２、５００、５０１、５０２…端
末装置 １０３…２値表示盤 １０４…表示器 １０５…アドレススイッチ １０６…押しボタ
ンスイッチ ２００…変換器 ３００…パーソナルコンピュータ
４００…増幅器

Claims (2)

【特許請求の範囲】
1. 【請求項１】 複数の端末装置と、これら端末装置にそ
   れぞれ設けられた送受信部ならびに送受信インタフェー
   ス部と、 前記送受信インタフェース部の相互間を連結し有極性の
   信号が伝送される１対の信号線と、 前記送受信インタフェース部で受信した信号の信号方向
   を検出すると共に、この検出出力に基づいて前記信号の
   極性を送信元の極性に変換して前記送受信部に伝送する
   極性検出・変換回路を有することを特徴とする二線式伝
   送システム。
2. 【請求項２】 前記極性検出・変換回路は、前記送受信
   インタフェース部で受信した信号により動作する第一の
   極性検出・変換回路と、 前記送受信部からの送信信号を受けて動作する第二の極
   性検出・変換回路と、 前記第一の極性検出・変換回路または前記第二の極性検
   出・変換回路を初期化する時限回路部を備え、 前記第一の極性検出・変換回路により受信信号を変換し
   て前記送受信部に伝達すると共に、前記第二の極性検出
   ・変換回路により前記１対の信号線を高抵抗状態に制御
   することを特徴とする請求項１記載の二線式伝送システ
   ム。