JPH0677767A - ノンリニアキャンセラー - Google Patents
ノンリニアキャンセラーInfo
- Publication number
- JPH0677767A JPH0677767A JP4250801A JP25080192A JPH0677767A JP H0677767 A JPH0677767 A JP H0677767A JP 4250801 A JP4250801 A JP 4250801A JP 25080192 A JP25080192 A JP 25080192A JP H0677767 A JPH0677767 A JP H0677767A
- Authority
- JP
- Japan
- Prior art keywords
- intersymbol interference
- interference data
- value
- storage means
- lookup table
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10009—Improvement or modification of read or write signals
- G11B20/10046—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10009—Improvement or modification of read or write signals
- G11B20/10046—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter
- G11B20/10055—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter using partial response filtering when writing the signal to the medium or reading it therefrom
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10009—Improvement or modification of read or write signals
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Filters That Use Time-Delay Elements (AREA)
- Television Signal Processing For Recording (AREA)
- Digital Magnetic Recording (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
(57)【要約】
【目的】 初期設定も含めて外部からの調整を必要とせ
ず、簡単な回路構成で実現でき、良好なエラーレートが
得られるノンリニアキャンセラーを提供することを目的
とする。 【構成】 線形等化器１１と、その出力信号を仮識別す
る第一の２値識別器１２と、前後数ビットの仮識別の結
果の組み合わせによって生じるＩＳＩのデータを記憶す
るルックアップテーブル１４と、前後数ビットの仮識別
結果の組み合わせをルックアップテーブル１４の記憶手
段のアドレスに変換し、その内容を読み出す手段と、ル
ックアップテーブル１４から得られる符号間干渉（ＩＳ
Ｉ）のデータを線型等化器１１の出力から減算する演算
回路１６と、演算回路１６の出力を識別する第二の２値
識別器１７により再生信号から記録データを識別し、線
型等化器１１の出力信号と第二の２値識別器１７の出力
信号から符号間干渉のデータを計算し、ルックアップテ
ーブル１４のＲＡＭの該当アドレスの内容を逐次更新す
るＩＳＩ計算回路１８により、自動的にＩＳＩのデータ
を生成する。
ず、簡単な回路構成で実現でき、良好なエラーレートが
得られるノンリニアキャンセラーを提供することを目的
とする。 【構成】 線形等化器１１と、その出力信号を仮識別す
る第一の２値識別器１２と、前後数ビットの仮識別の結
果の組み合わせによって生じるＩＳＩのデータを記憶す
るルックアップテーブル１４と、前後数ビットの仮識別
結果の組み合わせをルックアップテーブル１４の記憶手
段のアドレスに変換し、その内容を読み出す手段と、ル
ックアップテーブル１４から得られる符号間干渉（ＩＳ
Ｉ）のデータを線型等化器１１の出力から減算する演算
回路１６と、演算回路１６の出力を識別する第二の２値
識別器１７により再生信号から記録データを識別し、線
型等化器１１の出力信号と第二の２値識別器１７の出力
信号から符号間干渉のデータを計算し、ルックアップテ
ーブル１４のＲＡＭの該当アドレスの内容を逐次更新す
るＩＳＩ計算回路１８により、自動的にＩＳＩのデータ
を生成する。
Description
【０００１】
【産業上の利用分野】本発明は、ノンリニアキャンセラ
ー、特に磁気記憶装置の再生信号波形を等化し、記録デ
ータの識別を行うノンリニアキャンセラーに関する。
ー、特に磁気記憶装置の再生信号波形を等化し、記録デ
ータの識別を行うノンリニアキャンセラーに関する。
【０００２】
【従来の技術】以下、従来の再生等化器について説明す
る。ディジタルＶＴＲ等のディジタル磁気記録再生装置
においては、ディジタル形式の記録データは一度アナロ
グ形式の信号に変換されて磁気記憶媒体上に記憶され
る。よって、上記ディジタル形式の記録データの再生時
には、時記憶媒体に記録される以前のディジタル形式の
情報を磁気記憶媒体から検出されるアナログ形式の再生
信号から得ることになる。このため、再生信号の波形を
できるだけ符号間干渉（ＩＳＩ）が少ないように整形す
る再生等化器と呼ばれるフィルターが用いられる。
る。ディジタルＶＴＲ等のディジタル磁気記録再生装置
においては、ディジタル形式の記録データは一度アナロ
グ形式の信号に変換されて磁気記憶媒体上に記憶され
る。よって、上記ディジタル形式の記録データの再生時
には、時記憶媒体に記録される以前のディジタル形式の
情報を磁気記憶媒体から検出されるアナログ形式の再生
信号から得ることになる。このため、再生信号の波形を
できるだけ符号間干渉（ＩＳＩ）が少ないように整形す
る再生等化器と呼ばれるフィルターが用いられる。
【０００３】この再生等化器には、通常、コイル（Ｌ）
やコンデンサ（Ｃ）によるアナログフィルターやディレ
ーラインを直列に結合して構成されるトランスバーサル
フィルター等の線形等化器（ＬＥ）が用いられる。これ
らの線形等化器を通った後の再生信号を閾値識別器に入
力し、ある閾値との大小から再生信号をディジタル形式
のデータ（再生データ）に戻すことになる。
やコンデンサ（Ｃ）によるアナログフィルターやディレ
ーラインを直列に結合して構成されるトランスバーサル
フィルター等の線形等化器（ＬＥ）が用いられる。これ
らの線形等化器を通った後の再生信号を閾値識別器に入
力し、ある閾値との大小から再生信号をディジタル形式
のデータ（再生データ）に戻すことになる。
【０００４】しかし、再生等化器として線形等化器を使
用した場合、線形等化器が再生信号の信号成分とノイズ
成分を区別せずに所望の周波数特性に合わせようとする
ので、ノイズが強調されてしまうという不具合が生じ
る。このため、再生等化回路の周波数特性とＳ／Ｎの適
切なトレードオフを取って、最終的なディジタル形式の
再生データのエラーレートが最小になるように調整する
必要があるという問題点がある。この問題点を解決する
ためには、以下に述べる二つの方法がある。
用した場合、線形等化器が再生信号の信号成分とノイズ
成分を区別せずに所望の周波数特性に合わせようとする
ので、ノイズが強調されてしまうという不具合が生じ
る。このため、再生等化回路の周波数特性とＳ／Ｎの適
切なトレードオフを取って、最終的なディジタル形式の
再生データのエラーレートが最小になるように調整する
必要があるという問題点がある。この問題点を解決する
ためには、以下に述べる二つの方法がある。
【０００５】以下、再生等化器としてビタビ復号器を用
いる方法を説明する。１つめの方法は、ビタビ復号器を
利用して再生信号の持つＳ／Ｎを最大限に利用して識別
する方法である。ビタビ復号器では、あらかじめ規定さ
れたＩＳＩの値によって区別されるｎ個の状態をそれ以
前のｍビットの識別値の組合せによって定義し、１ビッ
ト分の処理が終わるたびに前記のｎ個の状態は、次のｎ
個の状態に更新される。前記ｎ個の各状態は、これまで
の識別値の履歴および尤度を持っている。
いる方法を説明する。１つめの方法は、ビタビ復号器を
利用して再生信号の持つＳ／Ｎを最大限に利用して識別
する方法である。ビタビ復号器では、あらかじめ規定さ
れたＩＳＩの値によって区別されるｎ個の状態をそれ以
前のｍビットの識別値の組合せによって定義し、１ビッ
ト分の処理が終わるたびに前記のｎ個の状態は、次のｎ
個の状態に更新される。前記ｎ個の各状態は、これまで
の識別値の履歴および尤度を持っている。
【０００６】ノイズがガウス分布すると仮定すると、ｎ
個の各状態の尤度はノイズが存在しないときの再生信号
の値と実際の再生信号の値との差の２乗のこれまでの和
になる。前記ｎ個の各状態は、可能性のあるすべての前
の状態の中で最も尤度が大きくなるものから推移したも
のと判断して、前の状態から次の状態に更新されるとと
もに、識別値の履歴および尤度も更新される。
個の各状態の尤度はノイズが存在しないときの再生信号
の値と実際の再生信号の値との差の２乗のこれまでの和
になる。前記ｎ個の各状態は、可能性のあるすべての前
の状態の中で最も尤度が大きくなるものから推移したも
のと判断して、前の状態から次の状態に更新されるとと
もに、識別値の履歴および尤度も更新される。
【０００７】このように最も尤もらしい状態推移を繰り
返していくと、ある段階で数ビット前までの履歴が一つ
の履歴に統一され、それまでの識別値が確定する。この
方法では再生信号の信号電力を最大限有効に利用して識
別するので、通常の閾値識別に比べて非常に良好なエラ
ーレートが得られる。
返していくと、ある段階で数ビット前までの履歴が一つ
の履歴に統一され、それまでの識別値が確定する。この
方法では再生信号の信号電力を最大限有効に利用して識
別するので、通常の閾値識別に比べて非常に良好なエラ
ーレートが得られる。
【０００８】しかし、２乗和を計算する必要があるため
に回路規模が大きくなり、なおかつ、データレートのク
ロックで動作させることが困難であるという大きな問題
点があるので、多状態のビタビ復号器はディジタルＶＴ
Ｒなどでは実用化されていない。
に回路規模が大きくなり、なおかつ、データレートのク
ロックで動作させることが困難であるという大きな問題
点があるので、多状態のビタビ復号器はディジタルＶＴ
Ｒなどでは実用化されていない。
【０００９】ビタビ復号器の最も簡単な例として、ＮＲ
ＺＩ方式への適用がある。ＮＲＺＩ方式で記録再生し、
単位パルスが（１，−１）の値をとるように等化すると
状態数は２状態になり、２乗和を計算する必要も無くな
るので簡単にビタビ復号器を構成することができる。さ
らに、ＰＲIV方式を用いて、記録データを２ビット遅延
とｍｏｄ２加算によるプリコーディングしてから記録再
生し、単位パルスが（１，０，−１）の値をとるように
等化すると、１ビットおきに見ればＮＲＺＩになる。
ＺＩ方式への適用がある。ＮＲＺＩ方式で記録再生し、
単位パルスが（１，−１）の値をとるように等化すると
状態数は２状態になり、２乗和を計算する必要も無くな
るので簡単にビタビ復号器を構成することができる。さ
らに、ＰＲIV方式を用いて、記録データを２ビット遅延
とｍｏｄ２加算によるプリコーディングしてから記録再
生し、単位パルスが（１，０，−１）の値をとるように
等化すると、１ビットおきに見ればＮＲＺＩになる。
【００１０】したがって、ＮＲＺＩ用の簡単なビタビ復
号器を２個並列に用い、データレートの半分の速さで動
作させればＮＲＺＩ方式への適用が可能となる。このＰ
ＲIV方式とビタビ復号器の組合せは、回路規模および動
作速度ともに実用的なビタビ復号器を構成することがで
きるので、最近のディジタルＶＴＲにおいて一般的にな
りつつある。ここまでの説明した技術の内容については
一般に知られており、例えば日刊工業新聞社刊、「ディ
ジタルビデオ記録技術」等に記載されている。
号器を２個並列に用い、データレートの半分の速さで動
作させればＮＲＺＩ方式への適用が可能となる。このＰ
ＲIV方式とビタビ復号器の組合せは、回路規模および動
作速度ともに実用的なビタビ復号器を構成することがで
きるので、最近のディジタルＶＴＲにおいて一般的にな
りつつある。ここまでの説明した技術の内容については
一般に知られており、例えば日刊工業新聞社刊、「ディ
ジタルビデオ記録技術」等に記載されている。
【００１１】以下、ＰＲIV用のビタビ復号器のことをＶ
Ｄとも記す。以上述べたＶＤでは、ノイズに相関がなく
てガウス分布すると仮定すると、理論的には閾値識別に
比べて３ｄＢのＳ／Ｎ改善効果がある。しかし、線形等
化器を通すことによってノイズは相関を持ち、また、実
際にＰＲIVの基準通りに等化することは困難なので、ビ
タビ復号器で期待されるだけの改善効果を実現できない
という問題点があった。
Ｄとも記す。以上述べたＶＤでは、ノイズに相関がなく
てガウス分布すると仮定すると、理論的には閾値識別に
比べて３ｄＢのＳ／Ｎ改善効果がある。しかし、線形等
化器を通すことによってノイズは相関を持ち、また、実
際にＰＲIVの基準通りに等化することは困難なので、ビ
タビ復号器で期待されるだけの改善効果を実現できない
という問題点があった。
【００１２】以下、再生等化器として非線形等化器を用
いる方法を説明する。もう一つの方法は、リニアキャン
セラー（ＬＣ）やノンリニアキャンセラー（ＮＬＣ）等
の非線形等化器を用いて、ノイズを強調することなく符
号間干渉（ＩＳＩ）を抑圧する方法である。これらは前
後のビットの仮識別値の組合せによって決定するＩＳＩ
のコピーをあらかじめ設定しておいて、これを線形等化
器の出力信号から差し引いてからもう一度識別するもの
である。ＬＣが線形歪みに対してのみ有効であるのに対
し、ＮＬＣは非線形歪みに対しても有効な方式である。
いる方法を説明する。もう一つの方法は、リニアキャン
セラー（ＬＣ）やノンリニアキャンセラー（ＮＬＣ）等
の非線形等化器を用いて、ノイズを強調することなく符
号間干渉（ＩＳＩ）を抑圧する方法である。これらは前
後のビットの仮識別値の組合せによって決定するＩＳＩ
のコピーをあらかじめ設定しておいて、これを線形等化
器の出力信号から差し引いてからもう一度識別するもの
である。ＬＣが線形歪みに対してのみ有効であるのに対
し、ＮＬＣは非線形歪みに対しても有効な方式である。
【００１３】ＮＬＣを使用した再生等化器の構成方法に
ついては種々の方法があるが、等化誤差によって生じる
ＩＳＩの長さを十分に考慮でき、なおかつ回路構成が簡
単になるものとして、テーブルルックアップ型ＮＬＣが
ある。テーブルルックアップ型ＮＬＣは、あらかじめＩ
ＳＩのデータを格納したＲＡＭをルックアップテーブル
とし、線形等化器の出力信号にもとづいて閾値識別器に
よって識別した前後のビットの仮識別値の組合せをアド
レスに変換してＩＳＩの値を読み出し、これを再生信号
から差し引いたのち、もう一度閾値識別器で識別するも
のである。
ついては種々の方法があるが、等化誤差によって生じる
ＩＳＩの長さを十分に考慮でき、なおかつ回路構成が簡
単になるものとして、テーブルルックアップ型ＮＬＣが
ある。テーブルルックアップ型ＮＬＣは、あらかじめＩ
ＳＩのデータを格納したＲＡＭをルックアップテーブル
とし、線形等化器の出力信号にもとづいて閾値識別器に
よって識別した前後のビットの仮識別値の組合せをアド
レスに変換してＩＳＩの値を読み出し、これを再生信号
から差し引いたのち、もう一度閾値識別器で識別するも
のである。
【００１４】図１２は従来の再生等化器７の構成を示す
図である。以下、図１２を参照して従来の再生等化器７
の動作を説明する。線形等化器１１の再生信号Ｘ［ｋ］
にもとづいて第一の２値識別器１２で仮識別された仮識
別値Ａ［ｋ］（Ａ［ｋ］＝１ ｏｒ ０）は、２ｎ段の
ディレーライン１３によりルックアップテーブル１４の
アドレス｛Ａ｝になる。
図である。以下、図１２を参照して従来の再生等化器７
の動作を説明する。線形等化器１１の再生信号Ｘ［ｋ］
にもとづいて第一の２値識別器１２で仮識別された仮識
別値Ａ［ｋ］（Ａ［ｋ］＝１ ｏｒ ０）は、２ｎ段の
ディレーライン１３によりルックアップテーブル１４の
アドレス｛Ａ｝になる。
【００１５】アドレス｛Ａ｝は２ｎビットであり、ＩＳ
Ｉを差し引く前の再生信号Ｘ［ｋ］を識別した結果であ
る（２ｎ＋１）個の仮識別値Ａ［ｉ］（ｉ＝ｋ，ｋ−
１，．．．，ｋ−２ｎ）から仮識別値Ａ［ｋ’］（ただ
し、ｋ’＝ｋ−ｎ）を除いた２ｎ個の仮識別値Ａ［ｉ］
によって決定される。
Ｉを差し引く前の再生信号Ｘ［ｋ］を識別した結果であ
る（２ｎ＋１）個の仮識別値Ａ［ｉ］（ｉ＝ｋ，ｋ−
１，．．．，ｋ−２ｎ）から仮識別値Ａ［ｋ’］（ただ
し、ｋ’＝ｋ−ｎ）を除いた２ｎ個の仮識別値Ａ［ｉ］
によって決定される。
【００１６】前後ｎビットずつの仮識別値の組合せによ
って生じるＩＳＩを除去するために、ルックアップテー
ブル１４に内蔵されるＲＡＭ（図示せず）は２2nのＩＳ
Ｉデータを記憶できる容量を持つ必要がある。ルックア
ップテーブル１４から読みだされたアドレス｛Ａ｝のＩ
ＳＩデータＩＳＩ｛Ａ｝を、演算回路１６においてｎ段
のディレーライン１５の出力Ｘ［ｋ’］から差し引いて
ＩＳＩが除去された再生信号Ｙ［ｋ’］を作り、これを
第二の２値識別器１７で識別した識別値Ａ’［ｋ’］を
最終的な識別値とする。
って生じるＩＳＩを除去するために、ルックアップテー
ブル１４に内蔵されるＲＡＭ（図示せず）は２2nのＩＳ
Ｉデータを記憶できる容量を持つ必要がある。ルックア
ップテーブル１４から読みだされたアドレス｛Ａ｝のＩ
ＳＩデータＩＳＩ｛Ａ｝を、演算回路１６においてｎ段
のディレーライン１５の出力Ｘ［ｋ’］から差し引いて
ＩＳＩが除去された再生信号Ｙ［ｋ’］を作り、これを
第二の２値識別器１７で識別した識別値Ａ’［ｋ’］を
最終的な識別値とする。
【００１７】この従来の再生等化器７では、ルックアッ
プテーブル１４用のＲＡＭを持つだけなので回路構成は
非常に簡単であり、十分に長い前後のビットを考慮して
ＩＳＩを除去するようなＮＬＣを容易に実現することが
できる。
プテーブル１４用のＲＡＭを持つだけなので回路構成は
非常に簡単であり、十分に長い前後のビットを考慮して
ＩＳＩを除去するようなＮＬＣを容易に実現することが
できる。
【００１８】しかし、あらかじめＩＳＩのデータをＲＡ
Ｍに書き込んでおく必要があり、調整すべきＩＳＩのデ
ータは２の２ｎ乗で増えていくので、例えば、前後５ビ
ットずつを考慮すると１０２４通りのＩＳＩデータを設
定する必要がある。
Ｍに書き込んでおく必要があり、調整すべきＩＳＩのデ
ータは２の２ｎ乗で増えていくので、例えば、前後５ビ
ットずつを考慮すると１０２４通りのＩＳＩデータを設
定する必要がある。
【００１９】このＩＳＩデータを一つ一つ調整していく
には大きな労力が生じる。よって、実用上前後２ビット
ずつの１６通り程度が限界であり、従来の再生等化器７
の回路構成上のメリットを十分に活かせない。この問題
点を解決するためには、ＩＳＩのデータを自動的に設定
する方法があればよい。しかし、これまでＩＳＩのデー
タを自動的に設定する方法はなかった。
には大きな労力が生じる。よって、実用上前後２ビット
ずつの１６通り程度が限界であり、従来の再生等化器７
の回路構成上のメリットを十分に活かせない。この問題
点を解決するためには、ＩＳＩのデータを自動的に設定
する方法があればよい。しかし、これまでＩＳＩのデー
タを自動的に設定する方法はなかった。
【００２０】また、非線形等化器に含まれるＬＣおよび
ＮＬＣのいずれにおいても、適切なＩＳＩの値を再生信
号から差し引くためには仮識別値に含まれるエラーが少
ないことが前提条件となる。しかし、仮識別値にエラー
は必然的に含まれているので、実際の条件下においては
ＮＬＣによる改善効果が劣化し、またエラーが伝播する
という問題点があった。
ＮＬＣのいずれにおいても、適切なＩＳＩの値を再生信
号から差し引くためには仮識別値に含まれるエラーが少
ないことが前提条件となる。しかし、仮識別値にエラー
は必然的に含まれているので、実際の条件下においては
ＮＬＣによる改善効果が劣化し、またエラーが伝播する
という問題点があった。
【００２１】
【発明が解決しようとする課題】以上述べたように、従
来の再生等化方法は、再生等化器として線型等化器（Ｌ
Ｃ）、ビタビ復号器（ＶＤ）、あるいは非線型等化器
（ＮＬＣ）を使用している。このため、以上に述べたよ
うに、再生等化回路として線型等化器を使用した場合、
線形等化器が再生信号の信号成分とノイズ成分を区別せ
ずに所望の周波数特性に合わせようとするので、ノイズ
が強調されてしまうという不具合が生じる。このため、
再生等化回路の周波数特性とＳ／Ｎの適切なトレードオ
フを取って、最終的なディジタル形式の再生データのエ
ラーレートが最小になるように調整する必要があるとい
う問題点があった。
来の再生等化方法は、再生等化器として線型等化器（Ｌ
Ｃ）、ビタビ復号器（ＶＤ）、あるいは非線型等化器
（ＮＬＣ）を使用している。このため、以上に述べたよ
うに、再生等化回路として線型等化器を使用した場合、
線形等化器が再生信号の信号成分とノイズ成分を区別せ
ずに所望の周波数特性に合わせようとするので、ノイズ
が強調されてしまうという不具合が生じる。このため、
再生等化回路の周波数特性とＳ／Ｎの適切なトレードオ
フを取って、最終的なディジタル形式の再生データのエ
ラーレートが最小になるように調整する必要があるとい
う問題点があった。
【００２２】また、以上に述べたように、再生等化器と
してＶＤを用いた再生等化方法においては、線形等化器
を通すことによってノイズは相関を持ち、また、実際に
ＰＲIVの基準通りに等化することは困難なので、ＶＤで
期待されるだけの改善効果を実現できないという問題点
があった。
してＶＤを用いた再生等化方法においては、線形等化器
を通すことによってノイズは相関を持ち、また、実際に
ＰＲIVの基準通りに等化することは困難なので、ＶＤで
期待されるだけの改善効果を実現できないという問題点
があった。
【００２３】また、以上述べたように、再生等化器とし
て非線形復号器を用いた再生等化方法においては、あら
かじめＩＳＩのデータをＲＡＭに書き込んでおく必要が
あり、調整すべきＩＳＩのデータが２の２ｎ乗で増えて
いくので、例えば、前後５ビットずつを考慮すると１０
２４通りのＩＳＩデータを設定する必要がある。
て非線形復号器を用いた再生等化方法においては、あら
かじめＩＳＩのデータをＲＡＭに書き込んでおく必要が
あり、調整すべきＩＳＩのデータが２の２ｎ乗で増えて
いくので、例えば、前後５ビットずつを考慮すると１０
２４通りのＩＳＩデータを設定する必要がある。
【００２４】このＩＳＩデータを一つ一つ調整していく
には大きな労力が生じる。よって、実用上前後２ビット
ずつの１６通り程度が限界であり、回路構成上のメリッ
トを十分に生かせないという問題点があった。
には大きな労力が生じる。よって、実用上前後２ビット
ずつの１６通り程度が限界であり、回路構成上のメリッ
トを十分に生かせないという問題点があった。
【００２５】また、ＬＣおよびＮＬＣのいずれにおいて
も、適切なＩＳＩの値を再生信号から差し引くためには
仮識別値に含まれるエラーが少ないことが前提条件とな
る。しかし、仮識別値にエラーは必然的に含まれている
ので、実際の条件下においてはＮＬＣによる改善効果が
劣化し、またエラーが伝播するという問題点があった。
も、適切なＩＳＩの値を再生信号から差し引くためには
仮識別値に含まれるエラーが少ないことが前提条件とな
る。しかし、仮識別値にエラーは必然的に含まれている
ので、実際の条件下においてはＮＬＣによる改善効果が
劣化し、またエラーが伝播するという問題点があった。
【００２６】本発明は、以上述べたような従来の技術の
問題点に鑑みてなされたものであり、テーブルルックア
ップ型のＮＬＣにおいて、初期設定も含めて外部からの
調整を必要とせず、また、十分に長い前後のビットを考
慮でき、また、テープ，ヘッドの特性の変化やばらつき
を補償することができ、また、仮識別値に含まれるエラ
ーを少なくすることができ、また、仮識別値にエラーが
含まれていてもエラーの伝播が少なく、また、符号間干
渉が減少するとともにノイズの相関が減少し、信号電力
有効利用を図ることができ、また、簡単な回路構成で実
現でき、良好なエラーレートが得られるノンリニアキャ
ンセラーを提供することを目的とする。
問題点に鑑みてなされたものであり、テーブルルックア
ップ型のＮＬＣにおいて、初期設定も含めて外部からの
調整を必要とせず、また、十分に長い前後のビットを考
慮でき、また、テープ，ヘッドの特性の変化やばらつき
を補償することができ、また、仮識別値に含まれるエラ
ーを少なくすることができ、また、仮識別値にエラーが
含まれていてもエラーの伝播が少なく、また、符号間干
渉が減少するとともにノイズの相関が減少し、信号電力
有効利用を図ることができ、また、簡単な回路構成で実
現でき、良好なエラーレートが得られるノンリニアキャ
ンセラーを提供することを目的とする。
【００２７】
【課題を解決するための手段】以上に述べた課題を解決
するため、本発明のノンリニアキャンセラーは、線形等
化器と、この線形等化器の出力信号を仮識別する識別手
段と、前後数ビットの前記仮識別の結果の組み合わせに
よって生じる符号間干渉のデータを記憶する、記憶手段
により構成されるルックアップテーブルと、前後数ビッ
トの仮識別結果の組み合わせを前記ルックアップテーブ
ルの記憶手段のアドレスに変換し、前記ルックアップテ
ーブルの内容を読み出す手段と、前記ルックアップテー
ブルから得られる符号間干渉のデータを前記線形等化器
の出力から減算する手段と、この減算する手段の出力を
識別する手段と、前記線形等化器の出力信号と前記識別
する手段の出力信号から符号間干渉のデータを計算し、
ルックアップテーブルの記憶手段の該当アドレスの内容
を逐次更新する符号間干渉のデータの計算手段とを有す
る。
するため、本発明のノンリニアキャンセラーは、線形等
化器と、この線形等化器の出力信号を仮識別する識別手
段と、前後数ビットの前記仮識別の結果の組み合わせに
よって生じる符号間干渉のデータを記憶する、記憶手段
により構成されるルックアップテーブルと、前後数ビッ
トの仮識別結果の組み合わせを前記ルックアップテーブ
ルの記憶手段のアドレスに変換し、前記ルックアップテ
ーブルの内容を読み出す手段と、前記ルックアップテー
ブルから得られる符号間干渉のデータを前記線形等化器
の出力から減算する手段と、この減算する手段の出力を
識別する手段と、前記線形等化器の出力信号と前記識別
する手段の出力信号から符号間干渉のデータを計算し、
ルックアップテーブルの記憶手段の該当アドレスの内容
を逐次更新する符号間干渉のデータの計算手段とを有す
る。
【００２８】また、前記ルックアップテーブルの記憶手
段に記憶される符号間干渉のデータの初期値は０であ
り、前記符号間干渉信号のデータの計算手段は前記線形
等化器の出力信号と前記等化器の出力信号の仮識別の結
果から、ある時点での符号間干渉のデータの値を計算
し、この符号間干渉のデータを前記ルックアップテーブ
ルの記憶手段の該当アドレスの仮の符号間干渉のデータ
の仮の値に順次加算し、この加算の回数が一定回数に達
した場合に該当アドレスの仮の符号間干渉のデータをこ
の加算回数で除算し、この除算結果の値と前記ルックア
ップテーブルの記憶手段に記憶される符号間干渉のデー
タの平均値を新たな符号間干渉のデータとして、前記ル
ックアップテーブルの記憶手段の内容を更新することを
特徴とする。
段に記憶される符号間干渉のデータの初期値は０であ
り、前記符号間干渉信号のデータの計算手段は前記線形
等化器の出力信号と前記等化器の出力信号の仮識別の結
果から、ある時点での符号間干渉のデータの値を計算
し、この符号間干渉のデータを前記ルックアップテーブ
ルの記憶手段の該当アドレスの仮の符号間干渉のデータ
の仮の値に順次加算し、この加算の回数が一定回数に達
した場合に該当アドレスの仮の符号間干渉のデータをこ
の加算回数で除算し、この除算結果の値と前記ルックア
ップテーブルの記憶手段に記憶される符号間干渉のデー
タの平均値を新たな符号間干渉のデータとして、前記ル
ックアップテーブルの記憶手段の内容を更新することを
特徴とする。
【００２９】また、前記ルックアップテーブルの記憶手
段に記憶される符号間干渉のデータの初期値は０であ
り、前記符号間干渉信号のデータの計算手段は前記線形
等化器の出力信号と前記減算する手段の出力を識別する
手段の出力信号から、ある時点での符号間干渉のデータ
の値を計算し、この符号間干渉のデータを前記ルックア
ップテーブルの記憶手段の該当アドレスの仮の符号間干
渉のデータの仮の値に順次加算し、この加算の回数が一
定回数に達した場合に該当アドレスの仮の符号間干渉の
データをこの加算回数で除算し、この除算結果の値と前
記ルックアップテーブルの記憶手段に記憶される符号間
干渉のデータの平均値を新たな符号間干渉のデータとし
て、前記ルックアップテーブルの記憶手段の内容を更新
することを特徴とする。
段に記憶される符号間干渉のデータの初期値は０であ
り、前記符号間干渉信号のデータの計算手段は前記線形
等化器の出力信号と前記減算する手段の出力を識別する
手段の出力信号から、ある時点での符号間干渉のデータ
の値を計算し、この符号間干渉のデータを前記ルックア
ップテーブルの記憶手段の該当アドレスの仮の符号間干
渉のデータの仮の値に順次加算し、この加算の回数が一
定回数に達した場合に該当アドレスの仮の符号間干渉の
データをこの加算回数で除算し、この除算結果の値と前
記ルックアップテーブルの記憶手段に記憶される符号間
干渉のデータの平均値を新たな符号間干渉のデータとし
て、前記ルックアップテーブルの記憶手段の内容を更新
することを特徴とする。
【００３０】また、前記ルックアップテーブルの記憶手
段に記憶される符号間干渉のデータの初期値は０であ
り、前記符号間干渉信号のデータの計算手段は前記線形
等化器の出力信号と前記等化器の出力信号の仮識別の結
果から、ある時点での符号間干渉のデータの値を計算
し、この符号間干渉のデータを前記ルックアップテーブ
ルの記憶手段の該当アドレスの仮の符号間干渉のデータ
の仮の値に順次加算し、加算開始から一定時間経過した
場合に該当アドレスの仮の符号間干渉のデータをこの加
算回数で除算し、この除算結果の値と前記ルックアップ
テーブルの記憶手段に記憶される符号間干渉のデータの
平均値を新たな符号間干渉のデータとして、前記ルック
アップテーブルの記憶手段の内容を更新することを特徴
とする。
段に記憶される符号間干渉のデータの初期値は０であ
り、前記符号間干渉信号のデータの計算手段は前記線形
等化器の出力信号と前記等化器の出力信号の仮識別の結
果から、ある時点での符号間干渉のデータの値を計算
し、この符号間干渉のデータを前記ルックアップテーブ
ルの記憶手段の該当アドレスの仮の符号間干渉のデータ
の仮の値に順次加算し、加算開始から一定時間経過した
場合に該当アドレスの仮の符号間干渉のデータをこの加
算回数で除算し、この除算結果の値と前記ルックアップ
テーブルの記憶手段に記憶される符号間干渉のデータの
平均値を新たな符号間干渉のデータとして、前記ルック
アップテーブルの記憶手段の内容を更新することを特徴
とする。
【００３１】また、前記ルックアップテーブルの記憶手
段に記憶される符号間干渉のデータの初期値は０であ
り、前記符号間干渉信号のデータの計算手段は前記線形
等化器の出力信号と前記減算する手段の出力を識別する
手段の出力信号から、ある時点での符号間干渉のデータ
の値を計算し、この符号間干渉のデータを前記ルックア
ップテーブルの記憶手段の該当アドレスの仮の符号間干
渉のデータの仮の値に順次加算し、加算開始から一定時
間経過した場合に該当アドレスの仮の符号間干渉のデー
タをこの加算回数で除算し、この除算結果の値と前記ル
ックアップテーブルの記憶手段に記憶される符号間干渉
のデータの平均値を新たな符号間干渉のデータとして、
前記ルックアップテーブルの記憶手段の内容を更新する
ことを特徴とする。
段に記憶される符号間干渉のデータの初期値は０であ
り、前記符号間干渉信号のデータの計算手段は前記線形
等化器の出力信号と前記減算する手段の出力を識別する
手段の出力信号から、ある時点での符号間干渉のデータ
の値を計算し、この符号間干渉のデータを前記ルックア
ップテーブルの記憶手段の該当アドレスの仮の符号間干
渉のデータの仮の値に順次加算し、加算開始から一定時
間経過した場合に該当アドレスの仮の符号間干渉のデー
タをこの加算回数で除算し、この除算結果の値と前記ル
ックアップテーブルの記憶手段に記憶される符号間干渉
のデータの平均値を新たな符号間干渉のデータとして、
前記ルックアップテーブルの記憶手段の内容を更新する
ことを特徴とする。
【００３２】また、前記線形等化器の出力信号を仮識別
する識別手段と前記減算する手段の出力を識別する手段
は３値識別器であり、それぞれの前記３値識別器の出力
側にパーシャルレスポンス クラスＩＶデコーダを配設
したことを特徴とする。
する識別手段と前記減算する手段の出力を識別する手段
は３値識別器であり、それぞれの前記３値識別器の出力
側にパーシャルレスポンス クラスＩＶデコーダを配設
したことを特徴とする。
【００３３】また、前記ルックアップテーブルの記憶手
段に記憶される符号間干渉のデータの初期値はルックア
ップテーブルの更新前に記憶された符号間干渉データで
あることを特徴とする。
段に記憶される符号間干渉のデータの初期値はルックア
ップテーブルの更新前に記憶された符号間干渉データで
あることを特徴とする。
【００３４】また、 線形等化器の出力信号を仮識別
し、識別結果とともに状態を出力するパーシャルレスポ
ンス クラスIV用のビタビ復号器と、前記識別結果と前
記状態の組み合わせをルックアップテーブルの記憶手段
のアドレスに変換する手段と、前記識別結果を遅延する
手段と、前記ルックアップテーブルの記憶手段に記憶さ
れた符号間干渉のデータを前記識別結果から減算する手
段と、前記減算する手段の出力信号を識別するパーシャ
ルレスポンス クラスIV用のビタビ復号器とを有するこ
とを特徴とする。
し、識別結果とともに状態を出力するパーシャルレスポ
ンス クラスIV用のビタビ復号器と、前記識別結果と前
記状態の組み合わせをルックアップテーブルの記憶手段
のアドレスに変換する手段と、前記識別結果を遅延する
手段と、前記ルックアップテーブルの記憶手段に記憶さ
れた符号間干渉のデータを前記識別結果から減算する手
段と、前記減算する手段の出力信号を識別するパーシャ
ルレスポンス クラスIV用のビタビ復号器とを有するこ
とを特徴とする。
【００３５】また、前記パーシャルレスポンス クラス
IV用のビタビ復号器は、２並列のＮＲＺＩ用のビタビ復
号器から構成されていることを特徴とする。
IV用のビタビ復号器は、２並列のＮＲＺＩ用のビタビ復
号器から構成されていることを特徴とする。
【００３６】また、識別結果と前記状態の組み合わせを
ルックアップテーブルの記憶手段のアドレスに変換する
手段と、前記識別結果を遅延する手段と、前記ルックア
ップテーブルの記憶手段に記憶された符号間干渉のデー
タを前記識別結果から減算する手段と、前記減算する手
段の出力信号を識別するパーシャルレスポンス クラス
IV用のビタビ復号器とを一構成単位とし、この構成単位
を多段接続し、前記多段接続された構成単位の入力側に
線形等化器の出力信号を仮識別し、識別結果とともに状
態を出力するパーシャルレスポンス クラスIV用のビタ
ビ復号器を有することを特徴とする。
ルックアップテーブルの記憶手段のアドレスに変換する
手段と、前記識別結果を遅延する手段と、前記ルックア
ップテーブルの記憶手段に記憶された符号間干渉のデー
タを前記識別結果から減算する手段と、前記減算する手
段の出力信号を識別するパーシャルレスポンス クラス
IV用のビタビ復号器とを一構成単位とし、この構成単位
を多段接続し、前記多段接続された構成単位の入力側に
線形等化器の出力信号を仮識別し、識別結果とともに状
態を出力するパーシャルレスポンス クラスIV用のビタ
ビ復号器を有することを特徴とする。
【００３７】また、前記パーシャルレスポンス クラス
IV用のビタビ復号器は、２並列のＮＲＺＩ用のビタビ復
号器から構成されていることを特徴とする。
IV用のビタビ復号器は、２並列のＮＲＺＩ用のビタビ復
号器から構成されていることを特徴とする。
【００３８】また、前記線形等化器の出力信号と前記識
別するビタビ復号器の出力信号から符号間干渉のデータ
を計算し、ルックアップテーブルの記憶手段の該当アド
レスの内容を逐次更新する符号間干渉のデータの計算手
段とを有することを特徴とする。
別するビタビ復号器の出力信号から符号間干渉のデータ
を計算し、ルックアップテーブルの記憶手段の該当アド
レスの内容を逐次更新する符号間干渉のデータの計算手
段とを有することを特徴とする。
【００３９】また、前記ルックアップテーブルの記憶手
段に記憶される符号間干渉のデータの初期値は０であ
り、前記符号間干渉信号のデータの計算手段は前記線形
等化器の出力信号と、前記等化器の出力信号の仮識別の
結果から、ある時点での符号間干渉のデータの値を計算
し、この符号間干渉のデータを前記ルックアップテーブ
ルの記憶手段の該当アドレスの仮の符号間干渉のデータ
の仮の値に順次加算し、この加算の回数が一定回数に達
した場合に、該当アドレスの仮の符号間干渉のデータを
この加算回数で除算し、この除算結果の値と前記ルック
アップテーブルの記憶手段に記憶される符号間干渉のデ
ータの平均値を新たな符号間干渉のデータとして、前記
ルックアップテーブルの記憶手段の内容を更新すること
を特徴とする。
段に記憶される符号間干渉のデータの初期値は０であ
り、前記符号間干渉信号のデータの計算手段は前記線形
等化器の出力信号と、前記等化器の出力信号の仮識別の
結果から、ある時点での符号間干渉のデータの値を計算
し、この符号間干渉のデータを前記ルックアップテーブ
ルの記憶手段の該当アドレスの仮の符号間干渉のデータ
の仮の値に順次加算し、この加算の回数が一定回数に達
した場合に、該当アドレスの仮の符号間干渉のデータを
この加算回数で除算し、この除算結果の値と前記ルック
アップテーブルの記憶手段に記憶される符号間干渉のデ
ータの平均値を新たな符号間干渉のデータとして、前記
ルックアップテーブルの記憶手段の内容を更新すること
を特徴とする。
【００４０】また、前記ルックアップテーブルの記憶手
段に記憶される符号間干渉のデータの初期値は０であ
り、前記符号間干渉信号のデータの計算手段は前記線形
等化器の出力信号と、前記減算する手段の出力を識別す
る手段の出力信号から、ある時点での符号間干渉のデー
タの値を計算し、この符号間干渉のデータを前記ルック
アップテーブルの記憶手段の該当アドレスの仮の符号間
干渉のデータの仮の値に順次加算し、この加算の回数が
一定回数に達した場合に、該当アドレスの仮の符号間干
渉のデータをこの加算回数で除算し、この除算結果の値
と前記ルックアップテーブルの記憶手段に記憶される符
号間干渉のデータの平均値を新たな符号間干渉のデータ
として、前記ルックアップテーブルの記憶手段の内容を
更新することを特徴とする。
段に記憶される符号間干渉のデータの初期値は０であ
り、前記符号間干渉信号のデータの計算手段は前記線形
等化器の出力信号と、前記減算する手段の出力を識別す
る手段の出力信号から、ある時点での符号間干渉のデー
タの値を計算し、この符号間干渉のデータを前記ルック
アップテーブルの記憶手段の該当アドレスの仮の符号間
干渉のデータの仮の値に順次加算し、この加算の回数が
一定回数に達した場合に、該当アドレスの仮の符号間干
渉のデータをこの加算回数で除算し、この除算結果の値
と前記ルックアップテーブルの記憶手段に記憶される符
号間干渉のデータの平均値を新たな符号間干渉のデータ
として、前記ルックアップテーブルの記憶手段の内容を
更新することを特徴とする。
【００４１】また、前記ルックアップテーブルの記憶手
段に記憶される符号間干渉のデータの初期値は０であ
り、前記符号間干渉信号のデータの計算手段は前記線形
等化器の出力信号と、前記減算する手段の出力を識別す
る手段の出力信号から、ある時点での符号間干渉のデー
タの値を計算し、この符号間干渉のデータを前記ルック
アップテーブルの記憶手段の該当アドレスの仮の符号間
干渉のデータの仮の値に順次加算し、この加算の回数が
一定回数に達した場合に、該当アドレスの仮の符号間干
渉のデータをこの加算回数で除算し、この除算結果の値
と前記ルックアップテーブルの記憶手段に記憶される符
号間干渉のデータの平均値を新たな符号間干渉のデータ
として、前記ルックアップテーブルの記憶手段の内容を
更新することを特徴とする。
段に記憶される符号間干渉のデータの初期値は０であ
り、前記符号間干渉信号のデータの計算手段は前記線形
等化器の出力信号と、前記減算する手段の出力を識別す
る手段の出力信号から、ある時点での符号間干渉のデー
タの値を計算し、この符号間干渉のデータを前記ルック
アップテーブルの記憶手段の該当アドレスの仮の符号間
干渉のデータの仮の値に順次加算し、この加算の回数が
一定回数に達した場合に、該当アドレスの仮の符号間干
渉のデータをこの加算回数で除算し、この除算結果の値
と前記ルックアップテーブルの記憶手段に記憶される符
号間干渉のデータの平均値を新たな符号間干渉のデータ
として、前記ルックアップテーブルの記憶手段の内容を
更新することを特徴とする。
【００４２】また、前記ルックアップテーブルの記憶手
段に記憶される符号間干渉のデータの初期値は０であ
り、前記符号間干渉信号のデータの計算手段は前記線形
等化器の出力信号と、前記等化器の出力信号の仮識別の
結果から、ある時点での符号間干渉のデータの値を計算
し、この符号間干渉のデータを前記ルックアップテーブ
ルの記憶手段の該当アドレスの仮の符号間干渉のデータ
の仮の値に順次加算し、加算開始から一定時間経過した
場合に、該当アドレスの仮の符号間干渉のデータをこの
加算回数で除算し、この除算結果の値と前記ルックアッ
プテーブルの記憶手段に記憶される符号間干渉のデータ
の平均値を新たな符号間干渉のデータとして、前記ルッ
クアップテーブルの記憶手段の内容を更新することを特
徴とする。
段に記憶される符号間干渉のデータの初期値は０であ
り、前記符号間干渉信号のデータの計算手段は前記線形
等化器の出力信号と、前記等化器の出力信号の仮識別の
結果から、ある時点での符号間干渉のデータの値を計算
し、この符号間干渉のデータを前記ルックアップテーブ
ルの記憶手段の該当アドレスの仮の符号間干渉のデータ
の仮の値に順次加算し、加算開始から一定時間経過した
場合に、該当アドレスの仮の符号間干渉のデータをこの
加算回数で除算し、この除算結果の値と前記ルックアッ
プテーブルの記憶手段に記憶される符号間干渉のデータ
の平均値を新たな符号間干渉のデータとして、前記ルッ
クアップテーブルの記憶手段の内容を更新することを特
徴とする。
【００４３】また、前記ルックアップテーブルの記憶手
段に記憶される符号間干渉のデータの初期値は０であ
り、前記符号間干渉信号のデータの計算手段は前記線形
等化器の出力信号と、前記減算する手段の出力を識別す
る手段の出力信号から、ある時点での符号間干渉のデー
タの値を計算し、この符号間干渉のデータを前記ルック
アップテーブルの記憶手段の該当アドレスの仮の符号間
干渉のデータの仮の値に順次加算し、加算開始から一定
時間経過した場合に、該当アドレスの仮の符号間干渉の
データをこの加算回数で除算し、この除算結果の値と前
記ルックアップテーブルの記憶手段に記憶される符号間
干渉のデータの平均値を新たな符号間干渉のデータとし
て、前記ルックアップテーブルの記憶手段の内容を更新
することを特徴とする。
段に記憶される符号間干渉のデータの初期値は０であ
り、前記符号間干渉信号のデータの計算手段は前記線形
等化器の出力信号と、前記減算する手段の出力を識別す
る手段の出力信号から、ある時点での符号間干渉のデー
タの値を計算し、この符号間干渉のデータを前記ルック
アップテーブルの記憶手段の該当アドレスの仮の符号間
干渉のデータの仮の値に順次加算し、加算開始から一定
時間経過した場合に、該当アドレスの仮の符号間干渉の
データをこの加算回数で除算し、この除算結果の値と前
記ルックアップテーブルの記憶手段に記憶される符号間
干渉のデータの平均値を新たな符号間干渉のデータとし
て、前記ルックアップテーブルの記憶手段の内容を更新
することを特徴とする。
【００４４】また、前記ルックアップテーブルの記憶手
段に記憶される符号間干渉のデータの初期値はルックア
ップテーブルの更新前に記憶された符号間干渉データで
あることを特徴とする。
段に記憶される符号間干渉のデータの初期値はルックア
ップテーブルの更新前に記憶された符号間干渉データで
あることを特徴とする。
【００４５】
【作用】線形等化器の出力信号の値と識別値からＩＳＩ
を計算し、ＲＡＭの該当するアドレスのＩＳＩを逐次更
新するＩＳＩ計算回路により、初期設定も含めて外部か
らの調整を一切必要とせず、必要なＩＳＩの値を自動的
に得ることができる。
を計算し、ＲＡＭの該当するアドレスのＩＳＩを逐次更
新するＩＳＩ計算回路により、初期設定も含めて外部か
らの調整を一切必要とせず、必要なＩＳＩの値を自動的
に得ることができる。
【００４６】また、ＰＲIV用のビタビ復号器（ＶＤ）と
ＮＬＣを組み合わせることにより、再生等化器の回路構
成を簡単にし、良好なエラーレートを得る。また、ＮＬ
Ｃの仮識別器としてＶＤを用い、その識別値をもとにＮ
ＬＣでＩＳＩを除去した後もう一度ＶＤで識別すること
により、さらに良好なエラーレートを得る。
ＮＬＣを組み合わせることにより、再生等化器の回路構
成を簡単にし、良好なエラーレートを得る。また、ＮＬ
Ｃの仮識別器としてＶＤを用い、その識別値をもとにＮ
ＬＣでＩＳＩを除去した後もう一度ＶＤで識別すること
により、さらに良好なエラーレートを得る。
【００４７】
【実施例】以下、本発明の第一の実施例について説明す
る。図１は本発明の第一の再生等化器１の構成を示す図
である。第一の再生等化器１は図１２の従来の再生等化
器７に、ｎ段の第二のディレーライン１５を通った後の
線形等化器１１の出力Ｘ［ｋ’］とＮＬＣの識別値Ａ’
［ｋ’］からＩＳＩデータを計算してルックアップテー
ブルのＲＡＭに書き込む機能を持ったＩＳＩ計算回路１
８を付加した構成になっている。
る。図１は本発明の第一の再生等化器１の構成を示す図
である。第一の再生等化器１は図１２の従来の再生等化
器７に、ｎ段の第二のディレーライン１５を通った後の
線形等化器１１の出力Ｘ［ｋ’］とＮＬＣの識別値Ａ’
［ｋ’］からＩＳＩデータを計算してルックアップテー
ブルのＲＡＭに書き込む機能を持ったＩＳＩ計算回路１
８を付加した構成になっている。
【００４８】図１において、線型等化器１１は、アナロ
グフィルタ等で構成され、再生信号の波形成形を行う線
型等化回路である。第一の２値識別器１２は、線型等化
器１１の出力を仮識別する２値識別器である。２ｎ段の
ディレーライン１３は、第一の２値識別器１２から出力
される仮識別値からルックアップテーブル１４用のアド
レスを生成する遅延回路である。
グフィルタ等で構成され、再生信号の波形成形を行う線
型等化回路である。第一の２値識別器１２は、線型等化
器１１の出力を仮識別する２値識別器である。２ｎ段の
ディレーライン１３は、第一の２値識別器１２から出力
される仮識別値からルックアップテーブル１４用のアド
レスを生成する遅延回路である。
【００４９】ルックアップテーブル１４は、ＲＡＭおよ
びその周辺回路から構成され、ＩＳＩの値を記憶する記
憶回路である。ｎ段のディレーライン１５は、線型等化
器１１の出力を遅延させ、演算回路１６に入力する遅延
回路である。演算回路１６は、ｎ段のディレーライン１
５の出力からルックアップテーブル１４の出力を減算す
る演算回路である。第二の２値識別器１７は、演算回路
１６の出力を識別し、最終的な識別値を出力する２値識
別器である。以上述べた第一の再生等化器１の各部分
は、従来の再生等化器７の同一符号を付した部分と同じ
である。ＩＳＩ計算回路１８は、ＩＳＩデータを計算し
てルックアップテーブルのＲＡＭに書き込む機能を持っ
た計算回路である。
びその周辺回路から構成され、ＩＳＩの値を記憶する記
憶回路である。ｎ段のディレーライン１５は、線型等化
器１１の出力を遅延させ、演算回路１６に入力する遅延
回路である。演算回路１６は、ｎ段のディレーライン１
５の出力からルックアップテーブル１４の出力を減算す
る演算回路である。第二の２値識別器１７は、演算回路
１６の出力を識別し、最終的な識別値を出力する２値識
別器である。以上述べた第一の再生等化器１の各部分
は、従来の再生等化器７の同一符号を付した部分と同じ
である。ＩＳＩ計算回路１８は、ＩＳＩデータを計算し
てルックアップテーブルのＲＡＭに書き込む機能を持っ
た計算回路である。
【００５０】以下、Ｘ［ ］で示される信号は線形等化
後の再生信号、Ａ［ ］で示される信号は仮識別値、Ｉ
ＳＩ［ ］で示される信号は前後のビットの組み合わせ
から生じる符号間干渉（ＩＳＩ）の値、Ｙ［ ］で示さ
れる信号は符号間干渉を除去した再生信号、Ａ’［ ］
で示される信号はノンリニアキャンセラ識別値である。
また、（ｋ’＝ｋ−ｎ）である。
後の再生信号、Ａ［ ］で示される信号は仮識別値、Ｉ
ＳＩ［ ］で示される信号は前後のビットの組み合わせ
から生じる符号間干渉（ＩＳＩ）の値、Ｙ［ ］で示さ
れる信号は符号間干渉を除去した再生信号、Ａ’［ ］
で示される信号はノンリニアキャンセラ識別値である。
また、（ｋ’＝ｋ−ｎ）である。
【００５１】図２は、ＩＳＩ計算回路１８の構成を示す
図である。図２において、ＲＡＭ１８０は、仮ＩＳＩの
値ＬＩＳＩ｛Ａ’｝とアドレス｛Ａ’｝の発生回数Ｎ
｛Ａ’｝を格納するＲＡＭである。ＲＯＭ１８１は、計
算プログラムを記憶するＲＯＭである。ＣＰＵ１８２
は、実際の計算を行なうＣＰＵである。
図である。図２において、ＲＡＭ１８０は、仮ＩＳＩの
値ＬＩＳＩ｛Ａ’｝とアドレス｛Ａ’｝の発生回数Ｎ
｛Ａ’｝を格納するＲＡＭである。ＲＯＭ１８１は、計
算プログラムを記憶するＲＯＭである。ＣＰＵ１８２
は、実際の計算を行なうＣＰＵである。
【００５２】以下、第一の再生等化器１の動作について
説明する。まず、ＩＳＩ計算回路１８における、ＩＳＩ
データの計算方法を説明する。最初に、ＲＡＭ１８０の
すべてのＩＳＩの値ＩＳＩ｛Ａ’｝および、仮ＩＳＩの
値ＬＩＳＩ｛Ａ’｝、アドレス｛Ａ’｝の発生回数Ｎ
｛Ａ’｝を０に（クリア）する。つまり、 ＩＳＩ｛Ａ’｝ ←０ ＬＩＳＩ｛Ａ’｝ ←０ Ｎ｛Ａ’｝ ←０ のように、ずべての ＩＳＩデータＩＳＩ｛Ａ’｝、仮
ＩＳＩデータＬＩＳＩ｛Ａ’｝、およびアドレス
｛Ａ’｝の発生回数Ｎ｛Ａ’｝のＲＡＭ１８０上の記憶
領域を０にする。
説明する。まず、ＩＳＩ計算回路１８における、ＩＳＩ
データの計算方法を説明する。最初に、ＲＡＭ１８０の
すべてのＩＳＩの値ＩＳＩ｛Ａ’｝および、仮ＩＳＩの
値ＬＩＳＩ｛Ａ’｝、アドレス｛Ａ’｝の発生回数Ｎ
｛Ａ’｝を０に（クリア）する。つまり、 ＩＳＩ｛Ａ’｝ ←０ ＬＩＳＩ｛Ａ’｝ ←０ Ｎ｛Ａ’｝ ←０ のように、ずべての ＩＳＩデータＩＳＩ｛Ａ’｝、仮
ＩＳＩデータＬＩＳＩ｛Ａ’｝、およびアドレス
｛Ａ’｝の発生回数Ｎ｛Ａ’｝のＲＡＭ１８０上の記憶
領域を０にする。
【００５３】ここで、識別値Ａ’［ｋ’−ｎ］を除く２
ｎ個の識別値Ａ’［ｊ］｛ｊ＝ｋ’，ｋ’−
１，．．．，ｋ’−２ｎ｝によって決定するアドレスを
アドレス｛Ａ’｝とし、仮識別値Ａ［ｋ’］を除く２ｎ
個の仮識別値Ａ［ｉ］｛ｉ＝ｋ，ｋ−１，．．．，ｋ−
２ｎ｝によって決定するアドレス｛Ａ｝と区別して用い
る。
ｎ個の識別値Ａ’［ｊ］｛ｊ＝ｋ’，ｋ’−
１，．．．，ｋ’−２ｎ｝によって決定するアドレスを
アドレス｛Ａ’｝とし、仮識別値Ａ［ｋ’］を除く２ｎ
個の仮識別値Ａ［ｉ］｛ｉ＝ｋ，ｋ−１，．．．，ｋ−
２ｎ｝によって決定するアドレス｛Ａ｝と区別して用い
る。
【００５４】次に、仮識別信号Ｘ［ｋ’−ｎ］と識別値
Ｂ’［ｋ’−ｎ］の差をある瞬間のＩＳＩの値として、
該当するアドレスのＬＩＳＩ｛Ａ’｝に加え、アドレス
｛Ａ’｝の発生回数Ｎ｛Ａ’｝を１増やす。つまり、 ＬＩＳＩ｛Ａ’｝←ＬＩＳＩ｛Ａ’｝＋Ｘ［ｋ’−ｎ］−Ｂ’［ｋ’− ｎ］ Ｎ｛Ａ’｝←Ｎ｛Ａ’｝＋１ のようにＲＡＭ１８０の記憶内容を変更する。
Ｂ’［ｋ’−ｎ］の差をある瞬間のＩＳＩの値として、
該当するアドレスのＬＩＳＩ｛Ａ’｝に加え、アドレス
｛Ａ’｝の発生回数Ｎ｛Ａ’｝を１増やす。つまり、 ＬＩＳＩ｛Ａ’｝←ＬＩＳＩ｛Ａ’｝＋Ｘ［ｋ’−ｎ］−Ｂ’［ｋ’− ｎ］ Ｎ｛Ａ’｝←Ｎ｛Ａ’｝＋１ のようにＲＡＭ１８０の記憶内容を変更する。
【００５５】ここで、説明の便宜上線型等化器１１の再
生信号Ｘ［ｋ］の振幅は、±１に規格化されており、０
を閾値にして１と０に識別されている。このとき、識別
値Ａ’［ｋ］＝１に識別値Ｂ’［ｋ］＝１を、識別値
Ａ’［ｋ］＝０に仮識別値Ｂ［ｋ］＝−１を対応させる
と、識別値Ｂ’［ｋ］＝±１が線型等化器１１の再生信
号Ｘ［ｋ］の目標値になるので、（Ｘ［ｋ］−Ｂ’
［ｋ］）がある瞬間ｋのＩＳＩの値になる。
生信号Ｘ［ｋ］の振幅は、±１に規格化されており、０
を閾値にして１と０に識別されている。このとき、識別
値Ａ’［ｋ］＝１に識別値Ｂ’［ｋ］＝１を、識別値
Ａ’［ｋ］＝０に仮識別値Ｂ［ｋ］＝−１を対応させる
と、識別値Ｂ’［ｋ］＝±１が線型等化器１１の再生信
号Ｘ［ｋ］の目標値になるので、（Ｘ［ｋ］−Ｂ’
［ｋ］）がある瞬間ｋのＩＳＩの値になる。
【００５６】次に、あるアドレスの仮ＩＳＩがあらかじ
め設定された回数Ｍだけ加えられた場合、仮ＩＳＩを各
アドレスの加算回数で割って仮ＩＳＩの平均値を計算
し、これとＲＡＭのＩＳＩとを加えてその平均を取り、
これを新たにＲＡＭに書き込むとともに、アドレス
｛Ａ’｝の発生回数Ｎ｛Ａ’｝を０にする。つまり、 ＩＳＩ｛Ａ’｝←（ＩＳＩ｛Ａ’｝＋ＬＩＳＩ｛Ａ’｝／Ｍ）／２ Ｎ｛Ａ’｝←０ のようにＲＡＭ１８０の記憶内容を変更する。
め設定された回数Ｍだけ加えられた場合、仮ＩＳＩを各
アドレスの加算回数で割って仮ＩＳＩの平均値を計算
し、これとＲＡＭのＩＳＩとを加えてその平均を取り、
これを新たにＲＡＭに書き込むとともに、アドレス
｛Ａ’｝の発生回数Ｎ｛Ａ’｝を０にする。つまり、 ＩＳＩ｛Ａ’｝←（ＩＳＩ｛Ａ’｝＋ＬＩＳＩ｛Ａ’｝／Ｍ）／２ Ｎ｛Ａ’｝←０ のようにＲＡＭ１８０の記憶内容を変更する。
【００５７】ここでは仮ＩＳＩの平均値とＲＡＭのＩＳ
Ｉの値を同じ比率０．５ :０．５で加えて平均を取って
いるが、この比率は（ｘ :１−ｘ）であれば任意のもの
でよい。また、ＲＡＭの動作速度が遅く１クロックの間
でＩＳＩデータの読み出しと書き込みをできないような
場合には、ヘッド（図示せず）とテープ（図示せず）が
接触している期間は仮ＩＳＩの値ＬＩＳＩ｛Ａ’｝とア
ドレス｛Ａ’｝の発生回数Ｎ｛Ａ’｝を更新するのみと
し、ヘッドとテープが接触していない間にＩＳＩデータ
を更新してＲＡＭに書き込めばよい。
Ｉの値を同じ比率０．５ :０．５で加えて平均を取って
いるが、この比率は（ｘ :１−ｘ）であれば任意のもの
でよい。また、ＲＡＭの動作速度が遅く１クロックの間
でＩＳＩデータの読み出しと書き込みをできないような
場合には、ヘッド（図示せず）とテープ（図示せず）が
接触している期間は仮ＩＳＩの値ＬＩＳＩ｛Ａ’｝とア
ドレス｛Ａ’｝の発生回数Ｎ｛Ａ’｝を更新するのみと
し、ヘッドとテープが接触していない間にＩＳＩデータ
を更新してＲＡＭに書き込めばよい。
【００５８】以上述べたような非常に簡単な計算で、必
要なＩＳＩデータを自動的に生成することができる。な
お、最初はすべてのＩＳＩデータは０になっているの
で、線形等化器１１による仮識別値Ａ［ｋ］と同じもの
が識別値Ａ’［ｋ］に出力される。したがって、何回か
ＩＳＩデータの更新を行なうまでは第一の再生等化器１
の効果を得ることはできない。
要なＩＳＩデータを自動的に生成することができる。な
お、最初はすべてのＩＳＩデータは０になっているの
で、線形等化器１１による仮識別値Ａ［ｋ］と同じもの
が識別値Ａ’［ｋ］に出力される。したがって、何回か
ＩＳＩデータの更新を行なうまでは第一の再生等化器１
の効果を得ることはできない。
【００５９】しかし、線形等化器１１による仮識別値に
多くの誤りが含まれているような場合、適切なＩＳＩを
読み出して除去することはできないので、ある程度良好
な調整がなされた線形等化器１１を用いることは第一の
再生等化器１にとって必要なことである。したがって、
本発明によって新たに発生した欠点にはならない。むし
ろ、初期設定が不要であるメリットのほうが大きい。言
うまでもないが、以前のＩＳＩデータがあるときは、Ｉ
ＳＩ｛Ａ’｝の初期値にはそれを使えばよい。
多くの誤りが含まれているような場合、適切なＩＳＩを
読み出して除去することはできないので、ある程度良好
な調整がなされた線形等化器１１を用いることは第一の
再生等化器１にとって必要なことである。したがって、
本発明によって新たに発生した欠点にはならない。むし
ろ、初期設定が不要であるメリットのほうが大きい。言
うまでもないが、以前のＩＳＩデータがあるときは、Ｉ
ＳＩ｛Ａ’｝の初期値にはそれを使えばよい。
【００６０】ＩＳＩ計算回路１８により以上に述べたよ
うな方法で得られたＩＳＩデータは、第一の再生等化器
１において、従来の再生等化器７で説明したのと同様な
方法で、再生信号の識別に使用される。
うな方法で得られたＩＳＩデータは、第一の再生等化器
１において、従来の再生等化器７で説明したのと同様な
方法で、再生信号の識別に使用される。
【００６１】以下、本発明の第二の実施例について説明
する。第一の実施例において説明したＩＳＩ計算回路１
８によるＩＳＩの生成方法ををＩＳＩ生成の基本方法と
する。基本方法においては、ＩＳＩの値を差し引いた後
の演算回路１６の再生信号Ｙ［ｋ’］を識別した結果で
ある識別値Ａ’［ｋ’］を用いて、ある瞬間ｋ’のＩＳ
Ｉを計算する。
する。第一の実施例において説明したＩＳＩ計算回路１
８によるＩＳＩの生成方法ををＩＳＩ生成の基本方法と
する。基本方法においては、ＩＳＩの値を差し引いた後
の演算回路１６の再生信号Ｙ［ｋ’］を識別した結果で
ある識別値Ａ’［ｋ’］を用いて、ある瞬間ｋ’のＩＳ
Ｉを計算する。
【００６２】さらに、識別値Ａ’［ｋ’−ｎ］を除いた
２ｎ個の識別値Ａ’［ｊ］（ｊ＝ｋ’，ｋ’−
１，．．．，ｋ’−２ｎ）によって２ｎビットのアドレ
ス｛Ａ’｝を決定し、ＩＳＩデータを作成してルックア
ップテーブル１４に書き込む。
２ｎ個の識別値Ａ’［ｊ］（ｊ＝ｋ’，ｋ’−
１，．．．，ｋ’−２ｎ）によって２ｎビットのアドレ
ス｛Ａ’｝を決定し、ＩＳＩデータを作成してルックア
ップテーブル１４に書き込む。
【００６３】仮識別値Ａ［ｋ’］を除いた２ｎ個の仮識
別値Ａ［ｉ］（ｉ＝ｋ，ｋ−１，．．．，ｋ−２ｎ）に
よって指定される２ｎビットのアドレス｛Ａ｝のＩＳＩ
データを読み出して再生信号Ｘ［ｋ’］から差し引いて
いる。以下に説明する第二の実施例におけるＩＳＩデー
タの決定方法は、基本方法の変形例である。
別値Ａ［ｉ］（ｉ＝ｋ，ｋ−１，．．．，ｋ−２ｎ）に
よって指定される２ｎビットのアドレス｛Ａ｝のＩＳＩ
データを読み出して再生信号Ｘ［ｋ’］から差し引いて
いる。以下に説明する第二の実施例におけるＩＳＩデー
タの決定方法は、基本方法の変形例である。
【００６４】識別値Ａ’［ｋ’−ｎ］を含む（２ｎ＋
１）個の識別値Ａ’［ｊ］（ｊ＝ｋ’，ｋ’−
１，．．．，ｋ’−２ｎ）によって（２ｎ＋１）ビット
のアドレス｛Ａ’｝を決定してＩＳＩデータを作成して
ルックアップテーブル１４に書き込む。
１）個の識別値Ａ’［ｊ］（ｊ＝ｋ’，ｋ’−
１，．．．，ｋ’−２ｎ）によって（２ｎ＋１）ビット
のアドレス｛Ａ’｝を決定してＩＳＩデータを作成して
ルックアップテーブル１４に書き込む。
【００６５】これを読み出すときには仮識別値Ａ
［ｋ’］を除く仮識別値Ａ［ｉ］（ｉ＝ｋ，ｋ−
１，．．．，ｋ−２ｎ）で仮識別値Ａ［ｋ’］＝１のと
きのＩＳＩ｛Ａ＋｝と仮識別値Ａ［ｋ’］＝０のときの
ＩＳＩ｛Ａ−｝の二つのデータを同時に読み出し、この
二つを平均してから再生信号Ｘ［ｋ’］から差し引く。
［ｋ’］を除く仮識別値Ａ［ｉ］（ｉ＝ｋ，ｋ−
１，．．．，ｋ−２ｎ）で仮識別値Ａ［ｋ’］＝１のと
きのＩＳＩ｛Ａ＋｝と仮識別値Ａ［ｋ’］＝０のときの
ＩＳＩ｛Ａ−｝の二つのデータを同時に読み出し、この
二つを平均してから再生信号Ｘ［ｋ’］から差し引く。
【００６６】この場合、２2n個のＩＳＩデータを格納す
るＲＡＭを２つ用意して２並列にし、ＩＳＩデータ作成
の際に該当識別値Ａ’［ｋ’］が１か０かに応じて使い
分ける。この方法では回路規模は大きくなるが、ＩＳＩ
データの信頼性が向上する。
るＲＡＭを２つ用意して２並列にし、ＩＳＩデータ作成
の際に該当識別値Ａ’［ｋ’］が１か０かに応じて使い
分ける。この方法では回路規模は大きくなるが、ＩＳＩ
データの信頼性が向上する。
【００６７】以下、本発明の第三の実施例について説明
する。図３は、本発明の第二の再生等化器２の構成を示
す図である。第二の再生等化器２の各部分は、第一の再
生等化器１の同一符号を付した部分に同じである。第一
の再生等化器１の構成ではＩＳＩを差し引いた後の演算
回路１６の再生信号Ｙ［ｋ’］を識別した識別値Ａ’
［ｋ’］を用いてＩＳＩデータを作成してしている。こ
れは線形等化器１１の出力結果よりも第一の再生等化器
１の識別値のほうが信頼性が高いからである。しかし、
テープに欠陥が多い場合、あるいは再生信号のエンベロ
ープ変動が大きい場合には、突発的にＮＬＣの出力結果
のほうが信頼性が低くなることがある。
する。図３は、本発明の第二の再生等化器２の構成を示
す図である。第二の再生等化器２の各部分は、第一の再
生等化器１の同一符号を付した部分に同じである。第一
の再生等化器１の構成ではＩＳＩを差し引いた後の演算
回路１６の再生信号Ｙ［ｋ’］を識別した識別値Ａ’
［ｋ’］を用いてＩＳＩデータを作成してしている。こ
れは線形等化器１１の出力結果よりも第一の再生等化器
１の識別値のほうが信頼性が高いからである。しかし、
テープに欠陥が多い場合、あるいは再生信号のエンベロ
ープ変動が大きい場合には、突発的にＮＬＣの出力結果
のほうが信頼性が低くなることがある。
【００６８】このような場合、演算回路１６の再生信号
Ｙ［ｋ’］を識別した結果からＩＳＩデータを作成する
と、演算回路１６の再生信号Ｙ［ｋ’］が不適切な値を
示し始めた場合にＩＳＩデータが収束しなくなってしま
う危険がある。そこで、第二の再生等化器２において
は、ＩＳＩデータの作成に線形等化器１１の再生信号Ｘ
［ｋ］を識別した結果を用いている。
Ｙ［ｋ’］を識別した結果からＩＳＩデータを作成する
と、演算回路１６の再生信号Ｙ［ｋ’］が不適切な値を
示し始めた場合にＩＳＩデータが収束しなくなってしま
う危険がある。そこで、第二の再生等化器２において
は、ＩＳＩデータの作成に線形等化器１１の再生信号Ｘ
［ｋ］を識別した結果を用いている。
【００６９】以上述べた第二の再生等化器２について
は、ＩＳＩ計算回路１８における計算方法について、基
本方法と第二の実施例におけるＩＳＩデータの決定方法
の両方が適用可能である。同様な考え方から、第二の再
生等化器２の構成は第一の再生等化器１と同様とし、再
生信号のエンベロープを常に監視し、このエンベロープ
が不良になった場合にはＬＩＳＩ｛Ａ’｝の計算をスト
ップしてもよい。
は、ＩＳＩ計算回路１８における計算方法について、基
本方法と第二の実施例におけるＩＳＩデータの決定方法
の両方が適用可能である。同様な考え方から、第二の再
生等化器２の構成は第一の再生等化器１と同様とし、再
生信号のエンベロープを常に監視し、このエンベロープ
が不良になった場合にはＬＩＳＩ｛Ａ’｝の計算をスト
ップしてもよい。
【００７０】また、後段のＥＣＣ回路でエラーレートが
悪くなってことを検知して、その間はＬＩＳＩ｛Ａ’｝
の計算をストップしてもよい。また、ＬＩＳＩ｛Ａ’｝
の計算をストップする代わりに、第一の再生等化器１と
第二の再生等化器２構成を切り替えるように構成しても
よい。また、エラーレートが劣化し続ける場合には、い
ったんルックアップテーブル１４のＩＳＩデータをすべ
てクリアする方法をとるのも有効である。
悪くなってことを検知して、その間はＬＩＳＩ｛Ａ’｝
の計算をストップしてもよい。また、ＬＩＳＩ｛Ａ’｝
の計算をストップする代わりに、第一の再生等化器１と
第二の再生等化器２構成を切り替えるように構成しても
よい。また、エラーレートが劣化し続ける場合には、い
ったんルックアップテーブル１４のＩＳＩデータをすべ
てクリアする方法をとるのも有効である。
【００７１】以下、第四の実施例について説明する。以
上に述べた各実施例においては、２値識別器を用いて再
生信号を（１，０）の値に識別する場合に限って説明し
た。第四の実施例においては、第一の再生等化器１およ
び第二の再生等化器２の応用例として、第一の再生等化
器１および第二の再生等化器２のＰＲIV（パーシャルレ
スポンス クラスIV）への適用を行う。
上に述べた各実施例においては、２値識別器を用いて再
生信号を（１，０）の値に識別する場合に限って説明し
た。第四の実施例においては、第一の再生等化器１およ
び第二の再生等化器２の応用例として、第一の再生等化
器１および第二の再生等化器２のＰＲIV（パーシャルレ
スポンス クラスIV）への適用を行う。
【００７２】図４は、本発明の第三の再生等化器３の構
成を示す図である。図４において、第一の３値識別器２
１は、線型等化器１１の出力を仮識別する３値識別器で
ある。第二の３値識別器２２は、演算回路１６の出力を
識別する３値識別器である。３値識別器２１、２２は±
０．５を閾値として（１，０，−１）の値に識別するも
のである。第一のＰＲIVデコーダー２２は、必要なＩＳ
Ｉデータを読み出すために仮識別値Ａ［ｋ］からアドレ
ス｛Ａ｝を発生させるためのものである。
成を示す図である。図４において、第一の３値識別器２
１は、線型等化器１１の出力を仮識別する３値識別器で
ある。第二の３値識別器２２は、演算回路１６の出力を
識別する３値識別器である。３値識別器２１、２２は±
０．５を閾値として（１，０，−１）の値に識別するも
のである。第一のＰＲIVデコーダー２２は、必要なＩＳ
Ｉデータを読み出すために仮識別値Ａ［ｋ］からアドレ
ス｛Ａ｝を発生させるためのものである。
【００７３】第一のＰＲIVデコーダー２３は、第一の３
値識別器２１の出力をＰＲIVデコードするデコーダであ
る。第二のＰＲIVデコーダー２４は、第一の３値識別器
２２の出力をＰＲIVデコードするデコーダである。これ
によりＩＳＩ計算回路１８で必要になるアドレス
｛Ａ’｝を発生させるとともに、１と０からなる最終的
な識別値Ａ’［ｋ］を得る。上記以外の第三の再生等化
器３の各部分の構成は第一の再生等化器１および第二の
再生等化器２の同一符号を付した各部分に同じである。
値識別器２１の出力をＰＲIVデコードするデコーダであ
る。第二のＰＲIVデコーダー２４は、第一の３値識別器
２２の出力をＰＲIVデコードするデコーダである。これ
によりＩＳＩ計算回路１８で必要になるアドレス
｛Ａ’｝を発生させるとともに、１と０からなる最終的
な識別値Ａ’［ｋ］を得る。上記以外の第三の再生等化
器３の各部分の構成は第一の再生等化器１および第二の
再生等化器２の同一符号を付した各部分に同じである。
【００７４】以下、Ｂ［ ］で示される信号は仮識別
値、Ｂ’［ ］で示される信号はノンリニアキャンセラ
識別値、Ａ’［ ］はＰＲIVデコード後のノンリニアキ
ャンセラ識別値である。
値、Ｂ’［ ］で示される信号はノンリニアキャンセラ
識別値、Ａ’［ ］はＰＲIVデコード後のノンリニアキ
ャンセラ識別値である。
【００７５】第三の再生等化器３は第一の再生等化器１
と類似の構成となっている。第一の再生等化器１をＰＲ
IVに応用するためには、以上に述べたような仮識別値Ｂ
［ｋ］の組合せから２ｎ＋２ビットのアドレス｛Ａ｝を
発生するようなデコーダーを付加する必要がある。つま
り、第三の再生等化器３は２つの３値識別器２１、２２
と２種類のＰＲIVデコーダー２３、２４がある点で、第
一の再生等化器１と異なっている。なお、再生信号Ｘ
［ｋ］の目標値としては識別値Ｂ’［ｋ］がそのまま用
いられる。このＰＲIVへの応用例に関しても、上記基本
方法および第二の実施例および第三の実施例で述べたＩ
ＳＩデータの決定方法の組合せが可能である。また、Ｐ
ＲIV以外に応用する場合も、同様なデコーダーを用いて
識別値を必要最小限なビット数のアドレスに変換すれば
よい。
と類似の構成となっている。第一の再生等化器１をＰＲ
IVに応用するためには、以上に述べたような仮識別値Ｂ
［ｋ］の組合せから２ｎ＋２ビットのアドレス｛Ａ｝を
発生するようなデコーダーを付加する必要がある。つま
り、第三の再生等化器３は２つの３値識別器２１、２２
と２種類のＰＲIVデコーダー２３、２４がある点で、第
一の再生等化器１と異なっている。なお、再生信号Ｘ
［ｋ］の目標値としては識別値Ｂ’［ｋ］がそのまま用
いられる。このＰＲIVへの応用例に関しても、上記基本
方法および第二の実施例および第三の実施例で述べたＩ
ＳＩデータの決定方法の組合せが可能である。また、Ｐ
ＲIV以外に応用する場合も、同様なデコーダーを用いて
識別値を必要最小限なビット数のアドレスに変換すれば
よい。
【００７６】ＰＲIVでは、記録データを２ビット遅延
（ｍｏｄ２）加算によるプリコーディングをしてから記
録する。単位パルスに対する再生信号の応答が（１，
０，−１）になるように線形等化器１１を用いて等化し
た再生信号Ｘ［ｋ］を、±０．５を閾値として１，０，
−１からなる仮識別値Ｂ［ｋ］に識別したのち、１と−
１を１に０を０にデコードして仮識別値Ａ［ｋ］とす
る。
（ｍｏｄ２）加算によるプリコーディングをしてから記
録する。単位パルスに対する再生信号の応答が（１，
０，−１）になるように線形等化器１１を用いて等化し
た再生信号Ｘ［ｋ］を、±０．５を閾値として１，０，
−１からなる仮識別値Ｂ［ｋ］に識別したのち、１と−
１を１に０を０にデコードして仮識別値Ａ［ｋ］とす
る。
【００７７】第一の実施例または第二の実施例にＩＳＩ
データ計算方法に基づいて、２ｎ＋１個の仮識別値Ｂ
［ｋ］をそのまま用いてアドレスを決定すると、これは
３値なので３2n+1の組合せがある。しかしＰＲIVの場
合、奇数系列と偶数系列は独立したＮＲＺＩであると見
なすことが可能である。よって、２値（１と０）にデコ
ードした後の２2n+1の組合せに加えて、奇数系列と偶数
系列それぞれのＮＲＺＩの状態（１または０の２状態ず
つ）を考えればよい。
データ計算方法に基づいて、２ｎ＋１個の仮識別値Ｂ
［ｋ］をそのまま用いてアドレスを決定すると、これは
３値なので３2n+1の組合せがある。しかしＰＲIVの場
合、奇数系列と偶数系列は独立したＮＲＺＩであると見
なすことが可能である。よって、２値（１と０）にデコ
ードした後の２2n+1の組合せに加えて、奇数系列と偶数
系列それぞれのＮＲＺＩの状態（１または０の２状態ず
つ）を考えればよい。
【００７８】着目しているビットに最も近い奇数個前の
ビットの非０が（−１）であれば（Ａｏｄｄ＝０）と
し、１であれば（Ａｏｄｄ＝１）とする。同様に着目し
ているビットに最も近い偶数個前のビットの非０が−１
であれば、（Ａｅｖｅｎ＝０）とし、１であれば（Ａｅ
ｖｅｎ＝１）とする。
ビットの非０が（−１）であれば（Ａｏｄｄ＝０）と
し、１であれば（Ａｏｄｄ＝１）とする。同様に着目し
ているビットに最も近い偶数個前のビットの非０が−１
であれば、（Ａｅｖｅｎ＝０）とし、１であれば（Ａｅ
ｖｅｎ＝１）とする。
【００７９】以上に述べた方法により、（２ｎ＋１）個
の仮識別値によって発生する組合せは２2n+3通りであ
り、仮識別値Ｂ［ｋ’］は改めて識別するから無視する
と、２ｎ＋２ビットのアドレスになる。図５にｎ＝３の
場合を例に、仮識別値Ｂ［ｋ］と仮識別値Ａ［ｋ］およ
び（２ｎ＋２）ビットのアドレス｛Ａ｝の関係の例を示
す。
の仮識別値によって発生する組合せは２2n+3通りであ
り、仮識別値Ｂ［ｋ’］は改めて識別するから無視する
と、２ｎ＋２ビットのアドレスになる。図５にｎ＝３の
場合を例に、仮識別値Ｂ［ｋ］と仮識別値Ａ［ｋ］およ
び（２ｎ＋２）ビットのアドレス｛Ａ｝の関係の例を示
す。
【００８０】実験用ディジタルＶＴＲに５１１周期のＭ
系列を記録し、等化前の再生信号を高速でＡＤ変換して
計算機に取り込んで、３〜１５タップのトランスバーサ
ルフィルターでＰＲIVの基準に等化し、識別値を記録デ
ータと比較したときのエラーレートを図６に示す。
系列を記録し、等化前の再生信号を高速でＡＤ変換して
計算機に取り込んで、３〜１５タップのトランスバーサ
ルフィルターでＰＲIVの基準に等化し、識別値を記録デ
ータと比較したときのエラーレートを図６に示す。
【００８１】図６においてＮＬＣと示したのものが、第
三の再生等化器３をＰＲIVに応用した場合の結果であ
る。連続した再生信号データの数は約２００００個で、
ＩＳＩデータの初期値はすべて０を入れてＭ＝６４で更
新している。この中で最も大きなエラーレートの向上が
得られているのは７タップのトランスバーサルフィルタ
ーにｎ＝３のノンリニアキャンセラーを適用した場合で
あり、エラーレートが２．３８×１０-3から２．４６×
１０-4になり、約（１／１０）にエラーが減少してい
る。トランスバーサルフィルターのタップ数が多くなる
に従い等化誤差が小さくなるので効果も小さくなるが、
ｎ＝３のノンリニアキャンセラーを用いることで約（１
／４）にエラーが減少している。
三の再生等化器３をＰＲIVに応用した場合の結果であ
る。連続した再生信号データの数は約２００００個で、
ＩＳＩデータの初期値はすべて０を入れてＭ＝６４で更
新している。この中で最も大きなエラーレートの向上が
得られているのは７タップのトランスバーサルフィルタ
ーにｎ＝３のノンリニアキャンセラーを適用した場合で
あり、エラーレートが２．３８×１０-3から２．４６×
１０-4になり、約（１／１０）にエラーが減少してい
る。トランスバーサルフィルターのタップ数が多くなる
に従い等化誤差が小さくなるので効果も小さくなるが、
ｎ＝３のノンリニアキャンセラーを用いることで約（１
／４）にエラーが減少している。
【００８２】以下、第五の実施例について説明する。図
７は、本発明の第四の再生等化器４の構成を示す図であ
る。図７において、第一のビタビ復号器（ＶＤ）２５
は、線形等化器１１の出力信号Ｘ［ｋ] に基づいて仮識
別し、１，０の２値の仮識別値Ｂ［ｋ−ｍ］と各瞬間の
該当するＮＲＺＩ系列の状態を状態β［ｋ] として出力
するビタビ復号器である。第二のビタビ復号器（ＶＤ）
２６は、ＩＳＩを差し引かれたあとの再生信号Ｙ
［ｋ’］に基づいて、１または０の２値の識別値Ｂ’
［ｋ’−ｍ］を出力するＰＲIV用ビタビ復号器である。
７は、本発明の第四の再生等化器４の構成を示す図であ
る。図７において、第一のビタビ復号器（ＶＤ）２５
は、線形等化器１１の出力信号Ｘ［ｋ] に基づいて仮識
別し、１，０の２値の仮識別値Ｂ［ｋ−ｍ］と各瞬間の
該当するＮＲＺＩ系列の状態を状態β［ｋ] として出力
するビタビ復号器である。第二のビタビ復号器（ＶＤ）
２６は、ＩＳＩを差し引かれたあとの再生信号Ｙ
［ｋ’］に基づいて、１または０の２値の識別値Ｂ’
［ｋ’−ｍ］を出力するＰＲIV用ビタビ復号器である。
【００８３】以下、β［ ］で示される信号はＰＲIV該
当ａ列の状態、ｍはビタビ復号器（ＶＤ）で識別結果が
確定するまでの時間（動作周期）である。
当ａ列の状態、ｍはビタビ復号器（ＶＤ）で識別結果が
確定するまでの時間（動作周期）である。
【００８４】アドレス発生器２７は、第一のビタビ復号
器２５による仮識別値Ｂ［ｉ］（ｉ＝ｋ−ｍ−２
ｎ，．．．，，ｋ−ｍただし、ｉ≠ｋ−ｎ）の２ｎビッ
ト分の組合せと状態β［ ｋ−ｍ−ｎ−１] ，状態β
［ｋ−ｍ−ｎ−２] を、（２ｎ＋２）ビットのアドレス
｛Ａ｝としてルックアップテーブル１４に与えるアドレ
ス発生回路である。（２ｎ＋ｍ）段のディレーライン２
８は、再生信号Ｘ［ｋ] を（ｍ＋ｎ）動作周期分遅延さ
せて遅延出力Ｘ［ｋ’] を出力する遅延回路である。こ
こで説明しない第四の再生等化器４の各部分は、第一の
再生等化器１の同一符号を付した部分に相当する。ま
た、図７中に点線で囲った部分を単にＮＬＣ１０と呼
ぶ。
器２５による仮識別値Ｂ［ｉ］（ｉ＝ｋ−ｍ−２
ｎ，．．．，，ｋ−ｍただし、ｉ≠ｋ−ｎ）の２ｎビッ
ト分の組合せと状態β［ ｋ−ｍ−ｎ−１] ，状態β
［ｋ−ｍ−ｎ−２] を、（２ｎ＋２）ビットのアドレス
｛Ａ｝としてルックアップテーブル１４に与えるアドレ
ス発生回路である。（２ｎ＋ｍ）段のディレーライン２
８は、再生信号Ｘ［ｋ] を（ｍ＋ｎ）動作周期分遅延さ
せて遅延出力Ｘ［ｋ’] を出力する遅延回路である。こ
こで説明しない第四の再生等化器４の各部分は、第一の
再生等化器１の同一符号を付した部分に相当する。ま
た、図７中に点線で囲った部分を単にＮＬＣ１０と呼
ぶ。
【００８５】以下、第四の再生等化器４の動作について
説明する。第一のビタビ復号器２５は、線型等化器（図
示せず）の出力信号Ｘ［ｋ] を仮識別し、１または０の
２値の仮識別値Ｂ［ｋ−ｍ］と各瞬間の該当するＮＲＺ
Ｉ系列の状態を状態β［ｋ] として出力する。ここでｍ
はＶＤによって識別値が確定するまでのビット数であ
る。
説明する。第一のビタビ復号器２５は、線型等化器（図
示せず）の出力信号Ｘ［ｋ] を仮識別し、１または０の
２値の仮識別値Ｂ［ｋ−ｍ］と各瞬間の該当するＮＲＺ
Ｉ系列の状態を状態β［ｋ] として出力する。ここでｍ
はＶＤによって識別値が確定するまでのビット数であ
る。
【００８６】アドレス発生器２７は、第一のビタビ復号
器２５から出力される仮識別値Ｂ［ｉ］（ｉ＝ｋ−ｍ−
２ｎ，．．．，ｋ−ｍただし、ｉ≠ｋ−ｎ）の２ｎビッ
ト分の組合せと状態β［ ｋ−ｍ−ｎ−１] ，状態β
［ｋ−ｍ−ｎ−２] を、２ｎ＋２ビットのアドレス
｛Ａ｝をルックアップテーブル１４に出力する。
器２５から出力される仮識別値Ｂ［ｉ］（ｉ＝ｋ−ｍ−
２ｎ，．．．，ｋ−ｍただし、ｉ≠ｋ−ｎ）の２ｎビッ
ト分の組合せと状態β［ ｋ−ｍ−ｎ−１] ，状態β
［ｋ−ｍ−ｎ−２] を、２ｎ＋２ビットのアドレス
｛Ａ｝をルックアップテーブル１４に出力する。
【００８７】このアドレス｛Ａ｝を受けたルックアップ
テーブル１４は、対応するＩＳＩデータを演算回路１６
に出力する。（２ｎ＋ｍ）段のディレーライン２８は再
生信号Ｘ［ｋ］を（ｍ＋ｎ）動作周期分遅延させた遅延
信号Ｘ［ｋ’］を演算回路１６に入力する。ここで、
（ｋ’＝ｋ−ｎ−ｍ）である。演算回路１６は、遅延信
号Ｘ［ｋ’］から前記ＩＳＩデータを減算し、第二のビ
タビ復号器２６に入力する。第二のビタビ復号器２６
は、遅延信号Ｘ［ｋ’］から前記ＩＳＩデータを減算し
た再生信号Ｙ［ｋ’］に基づいて１または０の２値の識
別値Ｂ’［ｋ’−ｍ］を出力する。
テーブル１４は、対応するＩＳＩデータを演算回路１６
に出力する。（２ｎ＋ｍ）段のディレーライン２８は再
生信号Ｘ［ｋ］を（ｍ＋ｎ）動作周期分遅延させた遅延
信号Ｘ［ｋ’］を演算回路１６に入力する。ここで、
（ｋ’＝ｋ−ｎ−ｍ）である。演算回路１６は、遅延信
号Ｘ［ｋ’］から前記ＩＳＩデータを減算し、第二のビ
タビ復号器２６に入力する。第二のビタビ復号器２６
は、遅延信号Ｘ［ｋ’］から前記ＩＳＩデータを減算し
た再生信号Ｙ［ｋ’］に基づいて１または０の２値の識
別値Ｂ’［ｋ’−ｍ］を出力する。
【００８８】ここで用いたビタビ復号器２５、２６とア
ドレス発生器２７についてさらに説明する。第一の実施
例〜第四の実施例で述べた各ＮＬＣにおいては、ＰＲIV
に応用するためにはＰＲIVデコーダーが必要であった。
しかし、ビタビ復号器２５、２６の出力はすでにデコー
ドされており、１に識別されたときの符号は偶数系列ま
たは奇数系列のＮＲＺＩの状態としてビタビ復号器２
５、２６の内部で復号に用いられている。
ドレス発生器２７についてさらに説明する。第一の実施
例〜第四の実施例で述べた各ＮＬＣにおいては、ＰＲIV
に応用するためにはＰＲIVデコーダーが必要であった。
しかし、ビタビ復号器２５、２６の出力はすでにデコー
ドされており、１に識別されたときの符号は偶数系列ま
たは奇数系列のＮＲＺＩの状態としてビタビ復号器２
５、２６の内部で復号に用いられている。
【００８９】したがって、これをアドレスの決定に用い
ることで回路を簡略化することができる。ビタビ復号器
２５、２６はＮＲＺＩ符号用ビタビ復号器を偶数系列と
奇数系列用に２並列に使用し、ＰＲIV用のビタビ復号器
としたものである。ここで状態βという値が用いられて
いるが、これが各系列の状態を表している。通常のビタ
ビ復号器では仮識別値Ｂ［ｋ−ｍ］だけを出力し、状態
βは内部で用いるだけであるが、本発明におけるビタビ
復号器２５、２６では、ｋという瞬間の該当するＮＲＺ
Ｉ系列の状態βを状態β［ｋ］として出力している。
ることで回路を簡略化することができる。ビタビ復号器
２５、２６はＮＲＺＩ符号用ビタビ復号器を偶数系列と
奇数系列用に２並列に使用し、ＰＲIV用のビタビ復号器
としたものである。ここで状態βという値が用いられて
いるが、これが各系列の状態を表している。通常のビタ
ビ復号器では仮識別値Ｂ［ｋ−ｍ］だけを出力し、状態
βは内部で用いるだけであるが、本発明におけるビタビ
復号器２５、２６では、ｋという瞬間の該当するＮＲＺ
Ｉ系列の状態βを状態β［ｋ］として出力している。
【００９０】一方、ある瞬間ｋにアドレス｛Ａ｝として
必要なのは、仮識別値Ｂ［ｋ−ｍ−ｎ］が確定する直前
の各系列の状態である。したがって、アドレス発生器２
７は状態β［ｋ］をｍ＋ｎ−１動作周期分遅延させるｍ
＋ｎ−１段のレジスターと、仮識別値Ｂ［ｋ−ｍ］を格
納する２ｎ段のレジスターによって構成され、状態［ｋ
−ｍ−ｎ−１］，状態β［ｋ−ｍ−ｎ−２］と仮識別値
Ｂ［ｉ］（ｉ＝ｋ−ｍ−２ｎ，．．．，ｋ−ｍただし、
ｉ≠ｋ−ｎ）を組合せてアドレス｛Ａ｝とする。
必要なのは、仮識別値Ｂ［ｋ−ｍ−ｎ］が確定する直前
の各系列の状態である。したがって、アドレス発生器２
７は状態β［ｋ］をｍ＋ｎ−１動作周期分遅延させるｍ
＋ｎ−１段のレジスターと、仮識別値Ｂ［ｋ−ｍ］を格
納する２ｎ段のレジスターによって構成され、状態［ｋ
−ｍ−ｎ−１］，状態β［ｋ−ｍ−ｎ−２］と仮識別値
Ｂ［ｉ］（ｉ＝ｋ−ｍ−２ｎ，．．．，ｋ−ｍただし、
ｉ≠ｋ−ｎ）を組合せてアドレス｛Ａ｝とする。
【００９１】以下、第六の実施例について説明する。図
８は、本発明の第五の再生等化器５の構成を示す図であ
る。第五の再生等化器５は、第四の再生等化器４に前記
ＩＳＩ計算回路１８を加えたものである。図８におい
て、ＩＳＩ計算回路１８は（２ｎ＋ｍ）段のディレーラ
イン２８の出力信号Ｘ［ｋ’］と第二のビタビ復号器２
６による識別値Ｂ’［ｋ’−ｍ］および状態β［ｋ’］
から、内部のディレーによってＸ［ｋ’−ｎ−ｍ］，状
態β［ｋ’−ｍ−ｎ−１］，状態β［ｋ’−ｍ−ｎ−
２］，識別値Ｂ’［ｉ］（ｉ＝ｋ−ｍ−２ｎ，．．．，
ｋ−ｍ）を作り、これらを用いてＩＳＩデータを計算し
て、適時、ルックアップテーブルのＩＳＩデータを更新
する計算回路である。その他の第五の再生等化器５の各
部分は、第四の再生等化器４について同一の符号を付し
た各部分に同じである。
８は、本発明の第五の再生等化器５の構成を示す図であ
る。第五の再生等化器５は、第四の再生等化器４に前記
ＩＳＩ計算回路１８を加えたものである。図８におい
て、ＩＳＩ計算回路１８は（２ｎ＋ｍ）段のディレーラ
イン２８の出力信号Ｘ［ｋ’］と第二のビタビ復号器２
６による識別値Ｂ’［ｋ’−ｍ］および状態β［ｋ’］
から、内部のディレーによってＸ［ｋ’−ｎ−ｍ］，状
態β［ｋ’−ｍ−ｎ−１］，状態β［ｋ’−ｍ−ｎ−
２］，識別値Ｂ’［ｉ］（ｉ＝ｋ−ｍ−２ｎ，．．．，
ｋ−ｍ）を作り、これらを用いてＩＳＩデータを計算し
て、適時、ルックアップテーブルのＩＳＩデータを更新
する計算回路である。その他の第五の再生等化器５の各
部分は、第四の再生等化器４について同一の符号を付し
た各部分に同じである。
【００９２】図８に示した第五の再生等化器５のような
構成とすることにより、ＩＳＩデータの設定が不要なビ
ット識別器を実現することができる。なお、この場合は
ＩＳＩ計算回路１８の内部でＲＡＭのアドレスを計算す
る必要があるので、第二のビタビ復号器２６からも状態
β［ｋ’］を出している。ＩＳＩ計算回路１８は、以上
に述べた各実施例で説明したＩＳＩ計算回路１８のいず
れもが適用可能である。
構成とすることにより、ＩＳＩデータの設定が不要なビ
ット識別器を実現することができる。なお、この場合は
ＩＳＩ計算回路１８の内部でＲＡＭのアドレスを計算す
る必要があるので、第二のビタビ復号器２６からも状態
β［ｋ’］を出している。ＩＳＩ計算回路１８は、以上
に述べた各実施例で説明したＩＳＩ計算回路１８のいず
れもが適用可能である。
【００９３】以下、第七の実施例について説明する。図
９は、本発明の第六の再生等化器６の構成を示す図であ
る。第六の再生等化器６は、第二のビタビ復号器２６、
アドレス発生器２７、（ｎ＋ｍ）段のディレーライン２
８、およびルックアップテーブル１４、つまり、ＮＬＣ
と第一のビタビ復号器２６を組み合わせ単位９とし、そ
れを多段接続したものである。以下、Ｘ［ｋ(j) ］で示
される信号は、（ｎ＋ｍ）段のディレーライン２８をｊ
回通った再生信号、Ｂ［ｋ(N) ］で示される信号は、Ｎ
段の組み合わせ単位（ＮＬＣ＋ＶＤ）９による識別結果
を示す。
９は、本発明の第六の再生等化器６の構成を示す図であ
る。第六の再生等化器６は、第二のビタビ復号器２６、
アドレス発生器２７、（ｎ＋ｍ）段のディレーライン２
８、およびルックアップテーブル１４、つまり、ＮＬＣ
と第一のビタビ復号器２６を組み合わせ単位９とし、そ
れを多段接続したものである。以下、Ｘ［ｋ(j) ］で示
される信号は、（ｎ＋ｍ）段のディレーライン２８をｊ
回通った再生信号、Ｂ［ｋ(N) ］で示される信号は、Ｎ
段の組み合わせ単位（ＮＬＣ＋ＶＤ）９による識別結果
を示す。
【００９４】この組み合わせ単位９の構成を図１０に示
す。図１０に示す各部分は、第五の再生等化器５の同一
符号を付した各部分に同じである。
す。図１０に示す各部分は、第五の再生等化器５の同一
符号を付した各部分に同じである。
【００９５】第六の再生等化器６においては、線形等化
後の再生信号を遅延させたＸ［ｋ−ｊ（ｎ＋ｍ）］とｊ
段目の第二のビタビ復号器２６による識別値Ｂ’［ｋ−
ｊ（ｎ＋ｍ）−ｍ］を次の段に渡している。つまり、第
六の再生等化器６は、図９に示すように上記組み合わせ
単位を多段結合して前後に第一のビタビ復号器２５とＩ
ＳＩ計算回路１８を配する構成のＰＲIV用のビット識別
器である。第六の再生等化器６では、より信頼性の高い
仮識別値によってＩＳＩデータを読み出して再生信号か
ら差し引くことで、第四の再生等化器４および第五の再
生等化器５よりさらにエラーレートを向上させることが
できる。
後の再生信号を遅延させたＸ［ｋ−ｊ（ｎ＋ｍ）］とｊ
段目の第二のビタビ復号器２６による識別値Ｂ’［ｋ−
ｊ（ｎ＋ｍ）−ｍ］を次の段に渡している。つまり、第
六の再生等化器６は、図９に示すように上記組み合わせ
単位を多段結合して前後に第一のビタビ復号器２５とＩ
ＳＩ計算回路１８を配する構成のＰＲIV用のビット識別
器である。第六の再生等化器６では、より信頼性の高い
仮識別値によってＩＳＩデータを読み出して再生信号か
ら差し引くことで、第四の再生等化器４および第五の再
生等化器５よりさらにエラーレートを向上させることが
できる。
【００９６】また、ＩＳＩデータは最終段のＶＤの識別
値に基づいて作成されるので、第五の再生等化器５より
もデータ自体の信頼性が高くなる。なお、エラーレート
の上限は等化後の再生信号のＳ／Ｎによって規定される
ので、前記組み合わせ単位の段数を多くとればいくらで
もエラーレートが向上するわけではなく、段数を多くし
ていくと（Ｂ’［ｋ−ｊ（ｎ＋ｍ）−ｍ］＝Ｂ’［ｋ−
（ｊ＋１）（ｎ＋ｍ）−ｍ］）となって飽和する。した
がって、２〜３段の前記組み合わせ単位で十分である。
値に基づいて作成されるので、第五の再生等化器５より
もデータ自体の信頼性が高くなる。なお、エラーレート
の上限は等化後の再生信号のＳ／Ｎによって規定される
ので、前記組み合わせ単位の段数を多くとればいくらで
もエラーレートが向上するわけではなく、段数を多くし
ていくと（Ｂ’［ｋ−ｊ（ｎ＋ｍ）−ｍ］＝Ｂ’［ｋ−
（ｊ＋１）（ｎ＋ｍ）−ｍ］）となって飽和する。した
がって、２〜３段の前記組み合わせ単位で十分である。
【００９７】図１１は、実験用ディジタルＶＴＲに５１
１周期のＭ系列を記録し、等化前の再生信号を高速でＡ
Ｄ変換して計算機に取り込んで、３〜１５タップのトラ
ンスバーサルフィルターでＰＲIVの基準に等化し、識別
値と記録データを比較した場合のエラーレートを示す図
である。
１周期のＭ系列を記録し、等化前の再生信号を高速でＡ
Ｄ変換して計算機に取り込んで、３〜１５タップのトラ
ンスバーサルフィルターでＰＲIVの基準に等化し、識別
値と記録データを比較した場合のエラーレートを示す図
である。
【００９８】連続した再生信号データの数は約２０００
０個であり、この実験用ディジタルＶＴＲの１トラック
分に相当する。ＮＬＣはｎ＝３のものを適用し、ＩＳＩ
データの初期値はすべて０を入れて識別が進むにしたが
って自動的に更新している。図１１でＴＤと書いたのは
閾値検出の結果であり、第五の再生等化器５に相当する
ビット識別器を適用した結果がＶＤ→ＮＬＣ→ＶＤで示
したものである。この中で最も大きなエラーレートの向
上が得られているのは７タップのトランスバーサルフィ
ルターに本発明を適用した場合であり、ＴＤの（１／１
００）、単体のＶＤおよびＮＬＣに比べて、約（１／１
０）にエラーが減少している。
０個であり、この実験用ディジタルＶＴＲの１トラック
分に相当する。ＮＬＣはｎ＝３のものを適用し、ＩＳＩ
データの初期値はすべて０を入れて識別が進むにしたが
って自動的に更新している。図１１でＴＤと書いたのは
閾値検出の結果であり、第五の再生等化器５に相当する
ビット識別器を適用した結果がＶＤ→ＮＬＣ→ＶＤで示
したものである。この中で最も大きなエラーレートの向
上が得られているのは７タップのトランスバーサルフィ
ルターに本発明を適用した場合であり、ＴＤの（１／１
００）、単体のＶＤおよびＮＬＣに比べて、約（１／１
０）にエラーが減少している。
【００９９】
【発明の効果】以上述べたように本発明によれば、テー
ブルルックアップ型のＮＬＣにおいて、初期設定も含め
て外部からの調整を必要とせず、また、十分に長い前後
のビットを考慮でき、また、テープ，ヘッドの特性の変
化やばらつきを補償することができ、また、仮識別値に
含まれるエラーを少なくすることができ、また、仮識別
値にエラーが含まれていてもエラーの伝播が少なく、ま
た、符号間干渉が減少するとともにノイズの相関が減少
し、信号電力有効利用を図ることができ、また、簡単な
回路構成で実現でき、良好なエラーレートが得られるノ
ンリニアキャンセラーを提供することができる。
ブルルックアップ型のＮＬＣにおいて、初期設定も含め
て外部からの調整を必要とせず、また、十分に長い前後
のビットを考慮でき、また、テープ，ヘッドの特性の変
化やばらつきを補償することができ、また、仮識別値に
含まれるエラーを少なくすることができ、また、仮識別
値にエラーが含まれていてもエラーの伝播が少なく、ま
た、符号間干渉が減少するとともにノイズの相関が減少
し、信号電力有効利用を図ることができ、また、簡単な
回路構成で実現でき、良好なエラーレートが得られるノ
ンリニアキャンセラーを提供することができる。
【図１】本発明の第一の再生等化器の構成を示す図であ
る。
る。
【図２】ＩＳＩ計算回路の構成を示す図である。
【図３】本発明の第二の再生等化器の構成を示す図であ
る。
る。
【図４】本発明の第三の再生等化器の構成を示す図であ
る。
る。
【図５】本発明の第三の再生等化器において、ｎ＝３の
場合を例に、仮識別値Ｂ［ｋ］、仮識別値Ａ［ｋ］およ
び（２ｎ＋２）ビットのアドレス｛Ａ｝の関係の例を示
す図である。
場合を例に、仮識別値Ｂ［ｋ］、仮識別値Ａ［ｋ］およ
び（２ｎ＋２）ビットのアドレス｛Ａ｝の関係の例を示
す図である。
【図６】実験用ディジタルＶＴＲに５１１周期のＭ系列
を記録し、等化前の再生信号を高速でＡＤ変換して計算
機に取り込んで、３〜１５タップのトランスバーサルフ
ィルターでＰＲIVの基準に等化し、識別値を記録データ
と比較したときのエラーレートを示す図である。
を記録し、等化前の再生信号を高速でＡＤ変換して計算
機に取り込んで、３〜１５タップのトランスバーサルフ
ィルターでＰＲIVの基準に等化し、識別値を記録データ
と比較したときのエラーレートを示す図である。
【図７】本発明の第四の再生等化器の構成を示す図であ
る。
る。
【図８】本発明の第五の再生等化器の構成を示す図であ
る。
る。
【図９】本発明の第六の再生等化器の構成を示す図であ
る。
る。
【図１０】第六の再生等化器の組み合わせ単位の構成を
示す図である。
示す図である。
【図１１】実験用ディジタルＶＴＲに５１１周期のＭ系
列を記録し、等化前の再生信号を高速でＡＤ変換して計
算機に取り込んで、３〜１５タップのトランスバーサル
フィルターでＰＲIVの基準に等化し、識別値と記録デー
タを比較した場合のエラーレートを示す図である。
列を記録し、等化前の再生信号を高速でＡＤ変換して計
算機に取り込んで、３〜１５タップのトランスバーサル
フィルターでＰＲIVの基準に等化し、識別値と記録デー
タを比較した場合のエラーレートを示す図である。
【図１２】従来の再生等化器の構成を示す図である。
１・・・第一の再生等化器 ２・・・第二の再生等化器 ３・・・第三の再生等化器 ４・・・第四の再生等化器 ５・・・第五の再生等化器 ６・・・第六の再生等化器 ９・・・組み合わせ単位 １０・・・ＮＬＣ １１・・・線型等化器 １２・・・第一の２値識別器 １３・・・２ｎ段のディレーライン １４・・・ルックアップテーブル １５・・・ｎ段のディレーライン １６・・・演算回路 １７・・・第二の２値識別器 １８・・・ＩＳＩ計算回路 ２１、２２・・・３値識別器 ２３、２４・・・ＰＲIVデコーダー ２５、２６・・・ビタビ復号器 ２７・・・アドレス発生器 ２８・・・（２ｎ＋ｍ）段のディレーライン
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０４Ｂ 3/14 8226−5Ｋ Ｈ０４Ｎ 5/92 Ｈ 4227−5Ｃ
Claims (18)
- 【請求項１】線形等化器と、この線形等化器の出力信号
を仮識別する識別手段と、 前後数ビットの前記仮識別の結果の組み合わせによって
生じる符号間干渉のデータを記憶する、記憶手段により
構成されるルックアップテーブルと、 前後数ビットの仮識別結果の組み合わせを前記ルックア
ップテーブルの記憶手段のアドレスに変換し、前記ルッ
クアップテーブルの内容を読み出す手段と、 前記ルックアップテーブルから得られる符号間干渉のデ
ータを前記線形等化器の出力から減算する手段と、この
減算する手段の出力を識別する手段と、 前記線形等化器の出力信号と前記識別する手段の出力信
号から符号間干渉のデータを計算し、ルックアップテー
ブルの記憶手段の該当アドレスの内容を逐次更新する符
号間干渉のデータの計算手段とを有するノンリニアキャ
ンセラー。 - 【請求項２】請求項１記載のノンリニアキャンセラーに
おいて、 前記ルックアップテーブルの記憶手段に記憶される符号
間干渉のデータの初期値は０であり、 前記符号間干渉信号のデータの計算手段は前記線形等化
器の出力信号と前記等化器の出力信号の仮識別の結果か
ら、ある時点での符号間干渉のデータの値を計算し、こ
の符号間干渉のデータを前記ルックアップテーブルの記
憶手段の該当アドレスの仮の符号間干渉のデータの仮の
値に順次加算し、この加算の回数が一定回数に達した場
合に該当アドレスの仮の符号間干渉のデータをこの加算
回数で除算し、 この除算結果の値と前記ルックアップテーブルの記憶手
段に記憶される符号間干渉のデータの平均値を新たな符
号間干渉のデータとして、前記ルックアップテーブルの
記憶手段の内容を更新することを特徴とするノンリニア
キャンセラー。 - 【請求項３】請求項１記載のノンリニアキャンセラーに
おいて、 前記ルックアップテーブルの記憶手段に記憶される符号
間干渉のデータの初期値は０であり、 前記符号間干渉信号のデータの計算手段は前記線形等化
器の出力信号と前記減算する手段の出力を識別する手段
の出力信号から、ある時点での符号間干渉のデータの値
を計算し、この符号間干渉のデータを前記ルックアップ
テーブルの記憶手段の該当アドレスの仮の符号間干渉の
データの仮の値に順次加算し、この加算の回数が一定回
数に達した場合に該当アドレスの仮の符号間干渉のデー
タをこの加算回数で除算し、 この除算結果の値と前記ルックアップテーブルの記憶手
段に記憶される符号間干渉のデータの平均値を新たな符
号間干渉のデータとして、前記ルックアップテーブルの
記憶手段の内容を更新することを特徴とするノンリニア
キャンセラー。 - 【請求項４】請求項１記載のノンリニアキャンセラーに
おいて、 前記ルックアップテーブルの記憶手段に記憶される符号
間干渉のデータの初期値は０であり、 前記符号間干渉信号のデータの計算手段は前記線形等化
器の出力信号と前記等化器の出力信号の仮識別の結果か
ら、ある時点での符号間干渉のデータの値を計算し、こ
の符号間干渉のデータを前記ルックアップテーブルの記
憶手段の該当アドレスの仮の符号間干渉のデータの仮の
値に順次加算し、加算開始から一定時間経過した場合に
該当アドレスの仮の符号間干渉のデータをこの加算回数
で除算し、 この除算結果の値と前記ルックアップテーブルの記憶手
段に記憶される符号間干渉のデータの平均値を新たな符
号間干渉のデータとして、前記ルックアップテーブルの
記憶手段の内容を更新することを特徴とするノンリニア
キャンセラー。 - 【請求項５】請求項１記載のノンリニアキャンセラーに
おいて、 前記ルックアップテーブルの記憶手段に記憶される符号
間干渉のデータの初期値は０であり、 前記符号間干渉信号のデータの計算手段は前記線形等化
器の出力信号と前記減算する手段の出力を識別する手段
の出力信号から、ある時点での符号間干渉のデータの値
を計算し、この符号間干渉のデータを前記ルックアップ
テーブルの記憶手段の該当アドレスの仮の符号間干渉の
データの仮の値に順次加算し、加算開始から一定時間経
過した場合に該当アドレスの仮の符号間干渉のデータを
この加算回数で除算し、 この除算結果の値と前記ルックアップテーブルの記憶手
段に記憶される符号間干渉のデータの平均値を新たな符
号間干渉のデータとして、前記ルックアップテーブルの
記憶手段の内容を更新することを特徴とするノンリニア
キャンセラー。 - 【請求項６】請求項１、請求項２、請求項３、請求項
４、または請求項５記載のノンリニアキャンセラーにお
いて、 前記線形等化器の出力信号を仮識別する識別手段と前記
減算する手段の出力を識別する手段は３値識別器であ
り、 それぞれの前記３値識別器の出力側にパーシャルレスポ
ンス クラスＩＶデコーダを配設したことを特徴とする
ノンリニアキャンセラー。 - 【請求項７】請求項２、請求項３、請求項４、請求項
５、または請求項６記載のノンリニアキャンセラーにお
いて、 前記ルックアップテーブルの記憶手段に記憶される符号
間干渉のデータの初期値はルックアップテーブルの更新
前に記憶された符号間干渉データであることを特徴とす
るノンリニアキャンセラー - 【請求項８】線形等化器の出力信号を仮識別し、識別結
果とともに状態を出力するパーシャルレスポンス クラ
スIV用のビタビ復号器と、 前記識別結果と前記状態の組み合わせをルックアップテ
ーブルの記憶手段のアドレスに変換する手段と、 前記識別結果を遅延する手段と、 前記ルックアップテーブルの記憶手段に記憶された符号
間干渉のデータを前記識別結果から減算する手段と、 前記減算する手段の出力信号を識別するパーシャルレス
ポンス クラスIV用のビタビ復号器とを有することを特
徴とするノンリニアキャンセラー。 - 【請求項９】請求項８記載のノンリニアキャンセラーに
おいて、 前記パーシャルレスポンス クラスIV用のビタビ復号器
は、２並列のＮＲＺＩ用のビタビ復号器から構成されて
いることを特徴とするノンリニアキャンセラー。 - 【請求項１０】識別結果と前記状態の組み合わせをルッ
クアップテーブルの記憶手段のアドレスに変換する手段
と、 前記識別結果を遅延する手段と、 前記ルックアップテーブルの記憶手段に記憶された符号
間干渉のデータを前記識別結果から減算する手段と、 前記減算する手段の出力信号を識別するパーシャルレス
ポンス クラスIV用のビタビ復号器とを一構成単位と
し、この構成単位を多段接続し、 前記多段接続された構成単位の入力側に線形等化器の出
力信号を仮識別し、識別結果とともに状態を出力するパ
ーシャルレスポンス クラスIV用のビタビ復号器を有す
ることを特徴とするノンリニアキャンセラー。 - 【請求項１１】請求項１０記載のノンリニアキャンセラ
ーにおいて、 前記パーシャルレスポンス クラスIV用のビタビ復号器
は、２並列のＮＲＺＩ用のビタビ復号器から構成されて
いることを特徴とするノンリニアキャンセラー。 - 【請求項１２】請求項８、請求項９、請求項１０、また
は請求項１１記載のノンリニアキャンセラーにおいて、 前記線形等化器の出力信号と前記識別するビタビ復号器
の出力信号から符号間干渉のデータを計算し、ルックア
ップテーブルの記憶手段の該当アドレスの内容を逐次更
新する符号間干渉のデータの計算手段とを有することを
特徴とするノンリニアキャンセラー。 - 【請求項１３】請求項１２記載のノンリニアキャンセラ
ーにおいて、 前記ルックアップテーブルの記憶手段に記憶される符号
間干渉のデータの初期値は０であり、 前記符号間干渉信号のデータの計算手段は前記線形等化
器の出力信号と、前記等化器の出力信号の仮識別の結果
から、ある時点での符号間干渉のデータの値を計算し、
この符号間干渉のデータを前記ルックアップテーブルの
記憶手段の該当アドレスの仮の符号間干渉のデータの仮
の値に順次加算し、この加算の回数が一定回数に達した
場合に、該当アドレスの仮の符号間干渉のデータをこの
加算回数で除算し、 この除算結果の値と前記ルックアップテーブルの記憶手
段に記憶される符号間干渉のデータの平均値を新たな符
号間干渉のデータとして、前記ルックアップテーブルの
記憶手段の内容を更新することを特徴とするノンリニア
キャンセラー。 - 【請求項１４】請求項１２記載のノンリニアキャンセラ
ーにおいて、 前記ルックアップテーブルの記憶手段に記憶される符号
間干渉のデータの初期値は０であり、 前記符号間干渉信号のデータの計算手段は前記線形等化
器の出力信号と、前記減算する手段の出力を識別する手
段の出力信号から、ある時点での符号間干渉のデータの
値を計算し、この符号間干渉のデータを前記ルックアッ
プテーブルの記憶手段の該当アドレスの仮の符号間干渉
のデータの仮の値に順次加算し、この加算の回数が一定
回数に達した場合に、該当アドレスの仮の符号間干渉の
データをこの加算回数で除算し、 この除算結果の値と前記ルックアップテーブルの記憶手
段に記憶される符号間干渉のデータの平均値を新たな符
号間干渉のデータとして、前記ルックアップテーブルの
記憶手段の内容を更新することを特徴とするノンリニア
キャンセラー。 - 【請求項１５】請求項１２記載のノンリニアキャンセラ
ーにおいて、 前記ルックアップテーブルの記憶手段に記憶される符号
間干渉のデータの初期値は０であり、 前記符号間干渉信号のデータの計算手段は前記線形等化
器の出力信号と、前記減算する手段の出力を識別する手
段の出力信号から、ある時点での符号間干渉のデータの
値を計算し、この符号間干渉のデータを前記ルックアッ
プテーブルの記憶手段の該当アドレスの仮の符号間干渉
のデータの仮の値に順次加算し、この加算の回数が一定
回数に達した場合に、該当アドレスの仮の符号間干渉の
データをこの加算回数で除算し、 この除算結果の値と前記ルックアップテーブルの記憶手
段に記憶される符号間干渉のデータの平均値を新たな符
号間干渉のデータとして、前記ルックアップテーブルの
記憶手段の内容を更新することを特徴とするノンリニア
キャンセラー。 - 【請求項１６】請求項１２記載のノンリニアキャンセラ
ーにおいて、 前記ルックアップテーブルの記憶手段に記憶される符号
間干渉のデータの初期値は０であり、 前記符号間干渉信号のデータの計算手段は前記線形等化
器の出力信号と、前記等化器の出力信号の仮識別の結果
から、ある時点での符号間干渉のデータの値を計算し、
この符号間干渉のデータを前記ルックアップテーブルの
記憶手段の該当アドレスの仮の符号間干渉のデータの仮
の値に順次加算し、加算開始から一定時間経過した場合
に、該当アドレスの仮の符号間干渉のデータをこの加算
回数で除算し、 この除算結果の値と前記ルックアップテーブルの記憶手
段に記憶される符号間干渉のデータの平均値を新たな符
号間干渉のデータとして、前記ルックアップテーブルの
記憶手段の内容を更新することを特徴とするノンリニア
キャンセラー。 - 【請求項１７】請求項１２記載のノンリニアキャンセラ
ーにおいて、 前記ルックアップテーブルの記憶手段に記憶される符号
間干渉のデータの初期値は０であり、 前記符号間干渉信号のデータの計算手段は前記線形等化
器の出力信号と、前記減算する手段の出力を識別する手
段の出力信号から、ある時点での符号間干渉のデータの
値を計算し、この符号間干渉のデータを前記ルックアッ
プテーブルの記憶手段の該当アドレスの仮の符号間干渉
のデータの仮の値に順次加算し、加算開始から一定時間
経過した場合に、該当アドレスの仮の符号間干渉のデー
タをこの加算回数で除算し、 この除算結果の値と前記ルックアップテーブルの記憶手
段に記憶される符号間干渉のデータの平均値を新たな符
号間干渉のデータとして、前記ルックアップテーブルの
記憶手段の内容を更新することを特徴とするノンリニア
キャンセラー。 - 【請求項１８】請求項１４、請求項１５、請求項１６、
または請求項１７記載のノンリニアキャンセラーにおい
て、 前記ルックアップテーブルの記憶手段に記憶される符号
間干渉のデータの初期値はルックアップテーブルの更新
前に記憶された符号間干渉データであることを特徴とす
るノンリニアキャンセラー
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4250801A JPH0677767A (ja) | 1992-08-26 | 1992-08-26 | ノンリニアキャンセラー |
| US08/103,030 US5343335A (en) | 1992-08-26 | 1993-08-06 | Signal processing system having intersymbol-interference cancelling means and method of same |
| AU44594/93A AU660227B2 (en) | 1992-08-26 | 1993-08-12 | Signal processing system having intersymbol-interference cancelling means and method of same |
| KR1019930016256A KR940004609A (ko) | 1992-08-26 | 1993-08-20 | 신호처리 시스템과 그 방법 |
| EP93306658A EP0585095A3 (en) | 1992-08-26 | 1993-08-23 | Signal processing system having intersymbol-interference cancelling means and method of same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4250801A JPH0677767A (ja) | 1992-08-26 | 1992-08-26 | ノンリニアキャンセラー |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0677767A true JPH0677767A (ja) | 1994-03-18 |
Family
ID=17213256
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4250801A Pending JPH0677767A (ja) | 1992-08-26 | 1992-08-26 | ノンリニアキャンセラー |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5343335A (ja) |
| EP (1) | EP0585095A3 (ja) |
| JP (1) | JPH0677767A (ja) |
| KR (1) | KR940004609A (ja) |
| AU (1) | AU660227B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100474821B1 (ko) * | 1997-08-26 | 2005-06-28 | 삼성전자주식회사 | 비선형특성을갖는재생신호처리장치및방법 |
| JP2006509443A (ja) * | 2002-12-09 | 2006-03-16 | フリースケール セミコンダクター インコーポレイテッド | 判定フィードフォーワード等化器システム及び方法 |
| US7315591B2 (en) | 2003-01-29 | 2008-01-01 | Sony Corporation | Reproduced signal waveform processing apparatus |
| US7418057B2 (en) | 2004-08-04 | 2008-08-26 | Fujitsu Limited | Distortion compensating apparatus, compressed data generating method |
| US7466762B2 (en) | 2004-08-02 | 2008-12-16 | Fujitsu Limited | Distortion compensating apparatus |
Families Citing this family (30)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR0135846B1 (ko) * | 1994-02-02 | 1998-06-15 | 김광호 | 룩-업-테이블장치 |
| KR970002572A (ko) * | 1995-06-17 | 1997-01-28 | 김광호 | 데이타 저장기기의 데이타 검출방법 및 장치 |
| US6487190B1 (en) | 1996-06-27 | 2002-11-26 | Interdigital Technology Corporation | Efficient multichannel filtering for CDMA modems |
| US7123600B2 (en) | 1995-06-30 | 2006-10-17 | Interdigital Technology Corporation | Initial power control for spread-spectrum communications |
| US6940840B2 (en) | 1995-06-30 | 2005-09-06 | Interdigital Technology Corporation | Apparatus for adaptive reverse power control for spread-spectrum communications |
| US6885652B1 (en) | 1995-06-30 | 2005-04-26 | Interdigital Technology Corporation | Code division multiple access (CDMA) communication system |
| US7929498B2 (en) | 1995-06-30 | 2011-04-19 | Interdigital Technology Corporation | Adaptive forward power control and adaptive reverse power control for spread-spectrum communications |
| US6816473B2 (en) | 1995-06-30 | 2004-11-09 | Interdigital Technology Corporation | Method for adaptive forward power control for spread-spectrum communications |
| US7072380B2 (en) | 1995-06-30 | 2006-07-04 | Interdigital Technology Corporation | Apparatus for initial power control for spread-spectrum communications |
| US7020111B2 (en) | 1996-06-27 | 2006-03-28 | Interdigital Technology Corporation | System for using rapid acquisition spreading codes for spread-spectrum communications |
| US6788662B2 (en) | 1995-06-30 | 2004-09-07 | Interdigital Technology Corporation | Method for adaptive reverse power control for spread-spectrum communications |
| US6697350B2 (en) | 1995-06-30 | 2004-02-24 | Interdigital Technology Corporation | Adaptive vector correlator for spread-spectrum communications |
| ZA965340B (en) | 1995-06-30 | 1997-01-27 | Interdigital Tech Corp | Code division multiple access (cdma) communication system |
| KR100213032B1 (ko) * | 1995-10-24 | 1999-08-02 | 윤종용 | 자기기록 재생장치에서 디지탈 신호 검출 장치 |
| JPH10106158A (ja) * | 1996-09-30 | 1998-04-24 | Toshiba Corp | ディスク記憶装置及び同装置に適用する波形等化回路 |
| US6034993A (en) * | 1996-11-15 | 2000-03-07 | 3Com Corporation | Method and apparatus for adaptively equalizing a signal received from a remote transmitter |
| US5931966A (en) * | 1997-05-19 | 1999-08-03 | Carnegie Mellon University | Viterbi detector with a pipelined look-up table of squared errors |
| US20020051434A1 (en) * | 1997-10-23 | 2002-05-02 | Ozluturk Fatih M. | Method for using rapid acquisition spreading codes for spread-spectrum communications |
| EP1056416B1 (en) | 1998-12-29 | 2004-09-29 | Visioncare Ophthalmic Technologies, Inc. | Telescopic intraocular lens |
| JP3881891B2 (ja) | 1999-12-03 | 2007-02-14 | 富士通株式会社 | 位相同期ループ回路ならびに該回路を備える光中継装置、光端局装置および光通信システム |
| US6690739B1 (en) | 2000-01-14 | 2004-02-10 | Shou Yee Mui | Method for intersymbol interference compensation |
| US6771442B2 (en) * | 2001-06-29 | 2004-08-03 | Infineon Technologies Ag | Off-track interference emulator |
| US6731443B2 (en) * | 2001-06-29 | 2004-05-04 | Infineon Technologies Ag | Total error multiplier for optimizing read/write channel |
| US20030063663A1 (en) * | 2001-10-01 | 2003-04-03 | Bryant Paul Henry | Multistage equalizer that corrects for linear and nonlinear distortion in a digitally-modulated signal |
| US20030067990A1 (en) * | 2001-10-01 | 2003-04-10 | Bryant Paul Henry | Peak to average power ratio reduction in a digitally-modulated signal |
| GB2392066B (en) * | 2002-08-16 | 2005-11-09 | Toshiba Res Europ Ltd | Equaliser apparatus and methods |
| JP2007503665A (ja) * | 2003-08-27 | 2007-02-22 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | データ記憶システム用の読取等化器 |
| JP2005166221A (ja) * | 2003-12-05 | 2005-06-23 | Canon Inc | 情報再生方法及び情報再生装置 |
| US20070086550A1 (en) * | 2005-10-18 | 2007-04-19 | Matsushita Electric Industrial Co., Ltd. | Receiving apparatus, mobile communication terminal, and communication system |
| US8291294B2 (en) * | 2009-05-21 | 2012-10-16 | Seagate Technology Llc | Intersymbol interference encoding in a solid state drive |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4220923A (en) * | 1978-03-29 | 1980-09-02 | Harris Corporation | Adaptive interference reduction system for crosstalk cancellation in a dual polarization system |
| US4503545A (en) * | 1980-02-19 | 1985-03-05 | Paradyne Corporation | System for evaluating transmission line impairments |
| US4328585A (en) * | 1980-04-02 | 1982-05-04 | Signatron, Inc. | Fast adapting fading channel equalizer |
| US4376308A (en) * | 1981-04-01 | 1983-03-08 | Bell Telephone Laboratories, Incorporated | Control of coefficient drift for fractionally spaced equalizers |
| US4644562A (en) * | 1985-08-28 | 1987-02-17 | At&T Company | Combined cross polarization interference cancellation and intersymbol interference equalization for terrestrial digital radio systems |
| NL8700125A (nl) * | 1987-01-20 | 1988-08-16 | Philips Nv | Inrichting voor het bestrijden van intersymboolinterferentie en ruis. |
| JPS63185228A (ja) * | 1987-01-28 | 1988-07-30 | Matsushita Electric Ind Co Ltd | ビタビ復号器 |
| JPH02141968A (ja) * | 1988-11-22 | 1990-05-31 | Sony Corp | デイジタル信号の再生回路 |
| DE68918805T2 (de) * | 1988-11-28 | 1995-05-11 | Nippon Electric Co | Demodulator mit Mehrfachinterferenzunterdrückung durch Korrelation zwischen unerwünschten Signalen und Fehlersignalen. |
| US5031195A (en) * | 1989-06-05 | 1991-07-09 | International Business Machines Corporation | Fully adaptive modem receiver using whitening matched filtering |
| JP2960436B2 (ja) * | 1989-06-26 | 1999-10-06 | 株式会社日立製作所 | 非線形データ伝送システム用受信器 |
| US5056117A (en) * | 1989-08-07 | 1991-10-08 | At&T Bell Laboratories | Decision feedback equalization with trellis coding |
| US5132988A (en) * | 1990-12-03 | 1992-07-21 | Board Of Trustees, Leland Stanford Jr. University | Adaptive decision feedback equalizer apparatus for processing information stored on digital storage media |
-
1992
- 1992-08-26 JP JP4250801A patent/JPH0677767A/ja active Pending
-
1993
- 1993-08-06 US US08/103,030 patent/US5343335A/en not_active Expired - Fee Related
- 1993-08-12 AU AU44594/93A patent/AU660227B2/en not_active Ceased
- 1993-08-20 KR KR1019930016256A patent/KR940004609A/ko not_active Withdrawn
- 1993-08-23 EP EP93306658A patent/EP0585095A3/en not_active Withdrawn
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100474821B1 (ko) * | 1997-08-26 | 2005-06-28 | 삼성전자주식회사 | 비선형특성을갖는재생신호처리장치및방법 |
| JP2006509443A (ja) * | 2002-12-09 | 2006-03-16 | フリースケール セミコンダクター インコーポレイテッド | 判定フィードフォーワード等化器システム及び方法 |
| US7315591B2 (en) | 2003-01-29 | 2008-01-01 | Sony Corporation | Reproduced signal waveform processing apparatus |
| US7466762B2 (en) | 2004-08-02 | 2008-12-16 | Fujitsu Limited | Distortion compensating apparatus |
| US7418057B2 (en) | 2004-08-04 | 2008-08-26 | Fujitsu Limited | Distortion compensating apparatus, compressed data generating method |
Also Published As
| Publication number | Publication date |
|---|---|
| US5343335A (en) | 1994-08-30 |
| KR940004609A (ko) | 1994-03-15 |
| EP0585095A3 (en) | 1995-09-13 |
| EP0585095A2 (en) | 1994-03-02 |
| AU660227B2 (en) | 1995-06-15 |
| AU4459493A (en) | 1994-03-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0677767A (ja) | ノンリニアキャンセラー | |
| JP3540329B2 (ja) | ノイズ予測最尤検出の装置および方法 | |
| US6836511B1 (en) | Apparatus for processing a reproduced digital signal | |
| JP3459563B2 (ja) | 波形等化器および記録情報再生装置 | |
| US5774470A (en) | Digital signal processor, error detection method, and recording medium reproducer | |
| JPH06203476A (ja) | 伝送媒体からデジタル信号を入力する可変イコライザ手段を含む入力装置 | |
| WO2005031738A1 (ja) | Itrデータ再生装置、記録再生システムおよび補間フィルタ | |
| JP2001110146A (ja) | 再生装置 | |
| JP3331818B2 (ja) | ディジタル情報再生装置 | |
| US6002730A (en) | Method for detecting data and device therefor of data storing unit | |
| CN101199014A (zh) | 波形均衡控制装置 | |
| JP3671426B2 (ja) | 信号処理システムとその方法 | |
| JPH09330565A (ja) | ディジタル磁気記録再生装置 | |
| JP2006221762A (ja) | 記録情報再生装置 | |
| JP2855717B2 (ja) | 符号間干渉除去装置 | |
| JP3000938B2 (ja) | データ検出再生方法および装置 | |
| JP3395716B2 (ja) | ディジタル信号再生装置 | |
| JP4266536B2 (ja) | 再生装置及び再生方法 | |
| JP2787895B2 (ja) | 情報記録再生装置 | |
| JP3994987B2 (ja) | 再生装置 | |
| JP2000276848A (ja) | 波形等化装置および再生装置 | |
| JP3492512B2 (ja) | ディジタル変調装置 | |
| JPH0745009A (ja) | データ伝送装置 | |
| JP3277451B2 (ja) | ビタビ復号装置 | |
| JPH0629785A (ja) | 波形等化器 |