JPH06250709A - Peripheral equipment of programmable controller - Google Patents
Peripheral equipment of programmable controllerInfo
- Publication number
- JPH06250709A JPH06250709A JP6259193A JP6259193A JPH06250709A JP H06250709 A JPH06250709 A JP H06250709A JP 6259193 A JP6259193 A JP 6259193A JP 6259193 A JP6259193 A JP 6259193A JP H06250709 A JPH06250709 A JP H06250709A
- Authority
- JP
- Japan
- Prior art keywords
- input
- fixed
- state
- output element
- ladder circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000002093 peripheral effect Effects 0.000 title claims description 13
- 238000012544 monitoring process Methods 0.000 abstract 1
- 230000015654 memory Effects 0.000 description 34
- 238000010586 diagram Methods 0.000 description 19
- 238000000034 method Methods 0.000 description 11
- 238000004891 communication Methods 0.000 description 6
- 238000012545 processing Methods 0.000 description 5
- 101100027846 Lactococcus lactis subsp. lactis (strain IL1403) obg gene Proteins 0.000 description 4
- 238000012423 maintenance Methods 0.000 description 3
- 238000012546 transfer Methods 0.000 description 3
- 238000010276 construction Methods 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
Landscapes
- Programmable Controllers (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明は、プログラマブルコント
ローラ(以下、単に「PC」と記す。)の試運転や保
守、又は、実際に運転される複数のPCのリンクシステ
ムよりは少ない数のPCによる仮リンク状態での試運転
などを、順序制御プログラムの変更なしに、容易に実施
できるようにした周辺装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention is based on provisional operation of a programmable controller (hereinafter, simply referred to as "PC"), a temporary operation using a smaller number of PCs than a link system of a plurality of actually operated PCs. The present invention relates to a peripheral device capable of easily performing a trial run in a linked state without changing a sequence control program.
【0002】[0002]
【従来の技術】従来、複数PCをリンクラインに接続し
て、1つのPCから他のPCに属する入出力要素の状態
を参照して、そのPC間でのインターロック制御を行う
ことができるシステムが知られている。このようなシス
テムでは、各PCは、他のPCから参照されている入出
力要素の状態をリンクラインを介して、他のPCに伝送
するようにしている。そして、その入出力要素の状態を
受信するPCは、その状態を自己のPCに属する入出力
要素の状態と同様にアクセスできるリンク要素メモリに
記憶している。この状態において、順序制御プログラム
で、他のPCに属する入出力要素の状態を参照する命令
を実行する場合には、そのリンク要素メモリをアクセス
するようにしている。2. Description of the Related Art Conventionally, a system in which a plurality of PCs are connected to a link line and the state of an input / output element belonging to another PC can be referred to from one PC to perform interlock control between the PCs. It has been known. In such a system, each PC transmits the status of the input / output element referenced by the other PC to the other PC via the link line. Then, the PC that receives the state of the input / output element stores the state in the link element memory that can be accessed similarly to the state of the input / output element belonging to its own PC. In this state, when the order control program executes an instruction that refers to the state of an input / output element belonging to another PC, the link element memory is accessed.
【0003】[0003]
【発明が解決しようとする課題】ところが、必ずしも全
PCをリンクラインに接続した状態でシステムが運行さ
れるとは限らない。例えば、あるPCを接続しないでシ
ステムを運行させたり、保守、システムの試運転又はシ
ステム構築時の部分的運転において、あるPCを接続し
ないでシステムの運行状態を確認したり点検したりする
場合がある。However, the system is not always operated with all the PCs connected to the link line. For example, there is a case where the system is operated without connecting a certain PC, or the operation state of the system is confirmed or checked without connecting a certain PC during maintenance, system trial operation, or partial operation during system construction. .
【0004】このような場合には、リンクラインに接続
されていない、又は、電源の投入されていないPCにお
ける入出力要素の状態は、リンクラインを介して他のP
Cに伝送されないので、各PCのリンク要素メモリにお
いて、接続されていないPCに対応したリンク要素メモ
リのアドレスの内容は不確定となる。ところが、順序制
御プログラムは全PCが接続されているものとしてプロ
グラミングされているので、その接続されていないPC
に対応したリンク要素メモリのアドレスもアクセスする
ことになり、順序制御が当初の設計通りにはならない。In such a case, the state of the input / output element in the PC which is not connected to the link line or which is not powered is changed to another P state via the link line.
Since it is not transmitted to C, the content of the address of the link element memory corresponding to the PC not connected in the link element memory of each PC becomes uncertain. However, since the sequence control program is programmed as if all PCs are connected, the PCs that are not connected are
The address of the link element memory corresponding to is also accessed, and the order control does not follow the original design.
【0005】従って、あるPCを接続しないでシステム
を運転する場合には、そのPCの入出力要素の状態を参
照している全PCの順序制御プログラムを仮に修正する
必要がある。又、当初の設計通りにシステムを本運行す
る場合には、再度、各PCの順序制御プログラムを元通
りに復元する必要があり、これらの、プログラム修正に
多大な労力、時間が必要であった。あるいは、参照され
ているリンクしていない入出力要素の状態を固定するた
めに、その入出力要素に対する配線を変更する必要があ
った。Therefore, when operating the system without connecting a certain PC, it is necessary to tentatively correct the sequence control programs of all the PCs that refer to the states of the input / output elements of the PC. Further, when the system is actually operated as originally designed, it is necessary to restore the sequence control program of each PC to the original state again, and it takes a great deal of labor and time to correct these programs. . Alternatively, in order to fix the state of the referenced non-linked input / output element, it is necessary to change the wiring for the input / output element.
【0006】又、複数のPCがリンクされたシステム以
外、即ち、単独のPCを用いたシステムであっても、保
守、点検等において、ある入出力要素の状態をオン又は
オフに固定したい場合がある。Further, even in a system other than a system in which a plurality of PCs are linked, that is, even in a system using a single PC, there are cases where it is desired to fix the state of a certain input / output element to ON or OFF during maintenance, inspection, etc. is there.
【0007】このような場合に、入出力要素の状態が全
く固定されていない元のラダー回路は、正規の運転用に
保存されなければならい。従って、ある入出力要素を固
定状態に設定した場合に、そのことが、作業者にとって
理解できるように表示されなければ、ラダー回路の動作
解析上問題が発生する場合がある。In such a case, the original ladder circuit in which the states of the input / output elements are not fixed at all must be preserved for normal operation. Therefore, when a certain input / output element is set in a fixed state, if it is not displayed so that the operator can understand it, a problem may occur in the operation analysis of the ladder circuit.
【0008】本発明は、上記の課題を解決するためにな
されたものであり、その目的は、ラダー回路を修正する
ことなく、単一のPC、又は、実際の運行時のシステム
に対してあるPCを接続しないシステムにおいて、シス
テムの試運転、システム構築時の部分的運転、保守等を
容易に行えるようにすることである。The present invention has been made to solve the above problems, and its object is to a single PC or a system at the time of actual operation without modifying the ladder circuit. In a system not connected to a PC, it is possible to easily perform a trial run of the system, a partial operation at the time of constructing the system, maintenance and the like.
【0009】[0009]
【課題を解決するための手段】本発明は、プログラマブ
ルコントローラのための順序制御プログラムに対応した
ラダー回路を作成、表示するための周辺装置において、
ラダー回路において参照されている入出力要素のうち、
その状態を、現実の状態にかかわらず、オン又はオフに
固定させたい固定入出力要素を、オン又はオフの固定状
態と共に指定する指定手段と、ラダー回路における各入
出力要素に対応したシンボルと、その各入出力要素毎
に、オン又はオフの固定状態であることを示す固定状態
シンボルとを対応させて記憶させた固定状態シンボル記
憶手段と、ラダー回路を表示するとき、ラダー回路を解
読して、指定手段により指定された固定入出力要素に関
しては、そのシンボルに代えて、固定状態シンボル記憶
手段を検索して、指定手段により指定された固定状態に
対応した固定状態シンボルで表示する表示手段とを設け
たことを特徴とする。SUMMARY OF THE INVENTION The present invention provides a peripheral device for creating and displaying a ladder circuit corresponding to a sequence control program for a programmable controller,
Of the input / output elements referenced in the ladder circuit,
Regardless of the actual state, a fixed input / output element to be fixed on or off, a designation means for designating with a fixed state of on or off, a symbol corresponding to each input / output element in the ladder circuit, For each input / output element, a fixed state symbol storage means that stores a fixed state symbol indicating an ON or OFF fixed state in association with each other, and a ladder circuit is decoded when the ladder circuit is displayed. A display means for searching the fixed state symbol storage means for the fixed input / output element designated by the designating means, and displaying the fixed state symbol corresponding to the fixed state designated by the designating means. Is provided.
【0010】[0010]
【作用及び発明の効果】指定手段により、ラダー回路に
おいて、オン又はオフ状態に固定したい固定入出力要素
が、オン状態に固定するかオフ状態に固定するかを指定
した固定状態と共に指定される。例えば、表として与え
られる。In the ladder circuit, the fixed input / output element to be fixed in the ON or OFF state is specified together with the fixed state in which it is fixed whether to fix the ON state or the OFF state in the ladder circuit. For example, given as a table.
【0011】固定状態シンボル記憶手段には、ラダー回
路における各入出力要素に対応したシンボルと、その各
入出力要素毎に、オン又はオフの固定状態であることを
示す固定状態シンボルとが対応させて記憶されている。The fixed state symbol storage means associates a symbol corresponding to each input / output element in the ladder circuit with a fixed state symbol indicating an ON or OFF fixed state for each input / output element. Is remembered.
【0012】ラダー回路が表示される場合には、表示手
段により、ラダー回路を解読して、指定手段により指定
された固定入出力要素に関しては、そのシンボルに代え
て、固定状態シンボル記憶手段を検索して、指定手段に
より指定された固定状態に対応した固定状態シンボルで
表示される。When the ladder circuit is displayed, the display circuit decodes the ladder circuit and the fixed state symbol storage means is searched for the fixed input / output element designated by the designating means instead of the symbol. Then, the fixed state symbol corresponding to the fixed state designated by the designating means is displayed.
【0013】この結果、作業者は、ラダー回路における
入出力要素において、固定状態とすることが指定されて
いる場合には、そのことを固定状態シンボルにより容易
に認識することができる。従って、ラダー回路のチェッ
ク及びPCの運転時の監視を容易に実行することができ
る。As a result, when the input / output element in the ladder circuit is designated to be in the fixed state, the worker can easily recognize the fact by the fixed state symbol. Therefore, it is possible to easily check the ladder circuit and monitor the PC during operation.
【0014】[0014]
【実施例】以下、本発明を具体的な実施例に基づいて説
明する。図2は、複数台のPCPC01〜PC32によって制御
されるトランスファ−マシンの構成を示す。トランスフ
ァ−マシンの各ステ−ションST0,ST1L,ST1R,・・・ST3R
は、図示の如く、対応するPCPC01〜PC32によってそれ
ぞれ制御され、各PCPC01〜PC32は、リンクラインL に
よって相互に結合されている。また、各ステ−ションST
0,ST1L,ST1R,・・・ST3Rには、図示の如く、それぞれ装
置M1、11M ・・・32M が、配設されている。EXAMPLES The present invention will be described below based on specific examples. FIG. 2 shows the configuration of a transfer machine controlled by a plurality of PCs PC01 to PC32. Stations of transfer machine ST0, ST1L, ST1R, ... ST3R
Are controlled by corresponding PCPC01 to PC32, respectively, and each PCPC01 to PC32 is coupled to each other by a link line L. In addition, each station ST
0, ST1L, ST1R, ... ST3R are provided with devices M1, 11M, ... 32M, respectively, as shown in the drawing.
【0015】図1は本実施例の周辺装置の具体的な構成
を示したブロック図である。ラダー回路図の作成、修
正、表示、固定入出力要素及び固定状態の指定、プログ
ラムの自動変更を行うためのCPU10、その処理のた
めのプログラムを記憶したROM11、ラダー回路や動
作状態を表示するCRT12、ラダー回路を作成するた
めの入出力要素のシンボルのデータ、固定入出力要素及
び固定状態の指定データ、各種のコマンドを入力するキ
ーボード13、CPU10とCRT12及びキーボード
13の間に介在する入出力インタフェース14、ラダー
回路のソースプログラムやオブジェクトプログラムを記
憶するRAM15、RAM15に記憶されるソースプロ
グラムをフロッピィディスクに記憶させるためのフロッ
ピィディスク装置およびPC01に接続するためのイン
タフェース17とで構成されている。又、RAM15
は、指定された固定入出力要素と固定状態とをテーブル
として記憶する固定入出力要素指定領域151、ラダー
回路図を記号で記憶したラダー回路図領域152、ラダ
ー回路に対応したソースプログラムを記憶するソースプ
ログラム領域153、PCの実行形式のオブジェクトプ
ログラムを記憶するオブジェクトプログラム領域15
4、リンクパラメータを記憶するリンクパラメータ領域
155、各入出力要素のシンボルとその2つの固定状態
とに対応して固定状態シンボルを記憶する固定状態シン
ボル領域156とが形成されている。FIG. 1 is a block diagram showing a specific configuration of the peripheral device of this embodiment. A CPU 10 for creating, modifying, and displaying a ladder circuit diagram, designating fixed input / output elements and a fixed state, and automatically changing a program, a ROM 11 storing a program for the processing, a CRT 12 for displaying a ladder circuit and an operating state. , A symbol input / output element data for creating a ladder circuit, a fixed input / output element and fixed state designation data, a keyboard 13 for inputting various commands, and an input / output interface interposed between the CPU 10 and the CRT 12 and the keyboard 13. 14, a RAM 15 for storing the source program and the object program of the ladder circuit, a floppy disk device for storing the source program stored in the RAM 15 on a floppy disk, and an interface 17 for connecting to the PC 01. In addition, RAM15
Stores a fixed input / output element designation area 151 for storing the designated fixed input / output element and the fixed state as a table, a ladder circuit diagram area 152 for storing a ladder circuit diagram by a symbol, and a source program corresponding to the ladder circuit. A source program area 153, an object program area 15 for storing an object program in a PC execution format
4, a link parameter area 155 for storing link parameters, and a fixed state symbol area 156 for storing fixed state symbols corresponding to symbols of each input / output element and its two fixed states are formed.
【0016】PC01は、図3に示すように、順序制御
及び通信制御用のCPU20と、順序制御プログラム
(オブジェクトプログラム)及びリンクパラメ−タを格
納するとともに、被制御対象の入出力要素の状態及びリ
ンクラインから受信されるリンク要素の状態を格納する
RAM25と、CPU20の処理実行用のプログラムの
格納されたROM21を有している。入出力要素270
1、2702等は駆動回路27、入出力インタフェース
24を介してCPU20により制御される。又、RAM
25には、入出力要素の状態を記憶する入力要素状態メ
モリ251、出力要素状態メモリ252、内部リレーメ
モリ253、リンク要素メモリ254、リンクパラメー
タメモリ255及び順序制御プログラムメモリ256が
形成されている。又、内部リレーメモリ253に連続す
るアドレスX'2000'には常オン状態の「1」を記憶した
常オン内部リレー接点メモリ257が、また、続くアド
レスX'2001'には常オフ状態の「0」を記憶した常オフ
内部リレー接点メモリ258が形成されている。尚、順
序制御プログラムメモリ256には順序制御を規定した
ラダー回路に対応したオプジェクトプログラムが記憶さ
れる。又、内部リレーメモリ253は、各行のラダー回
路を中継するための仮想リレーとして用いられる。As shown in FIG. 3, the PC 01 stores a CPU 20 for sequence control and communication control, a sequence control program (object program) and link parameters, and a state of input / output elements to be controlled and It has a RAM 25 for storing the state of the link element received from the link line, and a ROM 21 in which a program for processing execution of the CPU 20 is stored. Input / output element 270
1, 2702 and the like are controlled by the CPU 20 via the drive circuit 27 and the input / output interface 24. RAM
An input element state memory 251, an output element state memory 252, an internal relay memory 253, a link element memory 254, a link parameter memory 255, and a sequence control program memory 256, which store the states of the input / output elements, are formed at 25. Further, the address X'2000 'consecutive to the internal relay memory 253 is the normally-on internal relay contact memory 257 storing "1" in the normally-on state, and the subsequent address X'2001' is in the normally-off state "1". A normally-off internal relay contact memory 258 storing "0" is formed. The sequence control program memory 256 stores an object program corresponding to a ladder circuit that defines sequence control. Further, the internal relay memory 253 is used as a virtual relay for relaying the ladder circuits of each row.
【0017】RAM25において、0000番地から1FFF番
地は、自己PCに属する入出力要素に割当られたメモリ
であり、それらの入出力要素の状態は、この番地の内容
を参照することによって判別できる。又、3000番地から
3FFF番地は、全てのPCにおいて、他のPCから参照さ
れている全ての入出力要素に対して共通に割当てられた
アドレスである。以下、この共通のアドレスに割当られ
た仮想の入出力要素をリンク要素といい、3000番地から
3FFF番地をリンク要素メモリという。In the RAM 25, addresses 0000 to 1FFF are memories assigned to the input / output elements belonging to the own PC, and the states of these input / output elements can be determined by referring to the contents of this address. Also, from address 3000
The 3FFF address is an address commonly assigned to all input / output elements referenced by other PCs in all PCs. Hereinafter, the virtual input / output element assigned to this common address is called a link element, starting from address 3000.
Address 3FFF is called link element memory.
【0018】リンクラインLに全てのPCが接続され
て、全てのPCが起動されている場合は、微小時間間隔
の通信制御により、リンク要素メモリ254の値は全て
のPCにおいて、常時、共通の値となっている。従っ
て、あるPCにおいて、他のPCの入出力要素の状態を
参照する場合には、リンク要素メモリ254の値を参照
することになる。When all the PCs are connected to the link line L and all the PCs are activated, the value of the link element memory 254 is always common to all the PCs due to the communication control of a minute time interval. It is a value. Therefore, when referring to the input / output element states of another PC in one PC, the value of the link element memory 254 is referred to.
【0019】各PCでは、図4に示すようなラダー回路
図によって順序制御プログラムが作成される。なお、図
4のラダー回路図に於いて、入力要素はリレーやリミッ
トスイッチ等の接点、出力要素はリレーコイル等であ
る。入力要素と出力要素を合わせて、入出力要素とい
う。In each PC, a sequence control program is created according to the ladder circuit diagram shown in FIG. In the ladder circuit diagram of FIG. 4, input elements are contacts such as relays and limit switches, and output elements are relay coils. Input and output elements are collectively called input / output elements.
【0020】図4に示す如く、入出力要素には、各PC
が入出力要素の状態を参照する時に使用するメモリのア
ドレスを付した信号名が付けられている。例えば、「X0
10」は、0010番地に割当られた自己のPCに属する入力
要素のアドレスを示している。又、「L000」は3000番地
に割当られたリンク要素、即ち、他のPCに属する入出
力要素の状態と同じ状態を保持する仮想の入出力要素の
アドレスを示している。As shown in FIG. 4, each input / output element is a PC.
A signal name with an address of a memory used when the state of the input / output element is referred to is attached. For example, "X0
"10" indicates the address of the input element belonging to its own PC assigned to the address 0010. Further, "L000" indicates the address of the link element assigned to the address 3000, that is, the virtual input / output element that holds the same state as the state of the input / output element belonging to another PC.
【0021】例えば、PCPC01に属する入力要素「X04
0」がPCPC11から参照されている場合には、PCPC01
のラダー回路において、入力要素「X040」の状態をリン
ク要素「L000」の状態と等しくするリンク回路が付加さ
れている。このリンク要素「L000」の値は、相互通信に
より、他の全てのPCにおけるリンク要素メモリ254
の3000番地に書き込まれる。従って、PCPC11のプログ
ラムでは、リンク要素メモリ254の3000番地の値を参
照することで、PCPC01に属する入力要素「X040」の状
態を参照することができる。For example, the input element "X04 belonging to PCPC01
If "0" is referenced from PCPC11, PCPC01
In the ladder circuit of, a link circuit that makes the state of the input element “X040” equal to the state of the link element “L000” is added. The value of this link element "L000" is set to the link element memory 254 in all other PCs by mutual communication.
Written at address 3000. Therefore, in the program of PCPC11, the state of the input element "X040" belonging to PCPC01 can be referred to by referring to the value at address 3000 of the link element memory 254.
【0022】又、逆に、PCPC11に属する入力要素「X1
00」がPCPC01から参照されている場合には、PCPC11
のラダー回路において、入力要素「X100」の状態をリン
ク要素「L014」の状態と等しくするリンク回路が付加さ
れている。PCPC11のリンク要素「L014」の状態は、通
信により、PCPC01、その他の全PCのリンク要素メモ
リ254の3014番地に転送され、PCPC11に属する入力
要素「X100」の状態は、全PCにおいて、リンク要素メ
モリ254の3014番地の値を参照することで、PCPC11
に属する入力要素「X100」の状態を参照することができ
る。Conversely, the input element "X1 belonging to PCPC11
If "00" is referenced from PCPC01, PCPC11
In the ladder circuit of, a link circuit that makes the state of the input element “X100” equal to the state of the link element “L014” is added. The state of the link element "L014" of PCPC11 is transferred to the address 3014 of the link element memory 254 of PCPC01 and all other PCs by communication, and the state of the input element "X100" belonging to PCPC11 is the link element of all PCs. By referring to the value of address 3014 of the memory 254, PCPC11
The state of the input element "X100" belonging to can be referred to.
【0023】全PCにおけるリンク要素メモリ254の
値は、全て、同一値をとるように相互通信されている。
リンクラインLに送出されるデータは、例えば、スター
トビットから10ビットまでは、PCPC01から出力され
たリンクデータ( リンク要素の状態を示すデータ) であ
り、続く7ビットはPCPC11から送出されたリンクデー
タであり、続く8ビットはPCPC12から送出されたリン
クデータのように規定される。The values of the link element memory 254 in all PCs are mutually communicated so as to take the same value.
The data sent to the link line L is, for example, from the start bit to 10 bits, the link data output from the PCPC01 (data indicating the status of the link element), and the subsequent 7 bits are the link data sent from the PCPC11. And the following 8 bits are defined like the link data sent from the PCPC12.
【0024】リンクラインLに各PCがどのタイミング
で何ビットのデータを送出し、又、リンクラインLから
どのタイミングで何ビットのデータを受信するかを規定
した図5に示すリンクパラメータがRAM250のリン
クパラメータ記憶領域255に記憶されている。例え
ば、PCPC01のリンクパラメータは、スタートビットか
ら10ビットはデータを送信し、次の20ビットはリン
クラインLからデータを受信し、次の10ビットはデー
タを受信するというように送信か受信かを規定したデー
タである。RAM 250 has link parameters shown in FIG. 5 which define how many bits of data each PC sends to the link line L at which timing and how many bits of data are received from the link line L at each timing. It is stored in the link parameter storage area 255. For example, in the link parameter of PCPC01, 10 bits from the start bit transmit data, the next 20 bits receive data from the link line L, the next 10 bits receive data, and so on. It is the specified data.
【0025】各PCは、各PCで同期して、リンク要素
メモリ254をアクセスするアドレスを3000番地から順
に更新する。そして、現在、アクセスしているアドレス
は、データの送信か受信かをリンクパラメータに従って
決定する。そして、送信と決定されたアドレスに対して
は、そのアドレスに記憶されているリンク要素の状態を
リンクラインLに出力し、受信と決定されたアドレスに
対しては、リンクラインLから受信されたデータをリン
ク要素の状態として、そのアドレスに記憶する。このよ
うな各PCでの通信制御により全PCにおけるリンク要
素メモリ254の各アドレスの値は全て、常時、等しく
なる。Each PC updates the address for accessing the link element memory 254 in order from the address 3000 in synchronization with each PC. Then, the currently accessed address determines whether the data is transmitted or received according to the link parameter. Then, for the address determined to be transmitted, the state of the link element stored at that address is output to the link line L, and for the address determined to be received, it is received from the link line L. The data is stored at that address as the state of the link element. By such communication control in each PC, all the address values of the link element memory 254 in all PCs are always the same.
【0026】上述したようなリンクシステムを前提にし
て作成された順序制御プログラムは、参照しているリン
ク要素の状態を特定するPCがリンクされていなけれ
ば、動作しない。例えば、PCPC11がリンクされていな
い場合には、PCPC01の順序制御プログラムを動作させ
ることはできない。何故ならば、PCPC01の順序制御プ
ログラムは、リンク要素「L014」、「L016」を参照して
いるが、リンク要素「L014」、「L016」の状態はPCPC
11の入力要素「X100」、「X102」の状態データを通信に
より得ることによって初めて決定されるからである。The sequence control program created on the premise of the link system as described above does not operate unless the PC specifying the state of the linked link element is linked. For example, when PCPC11 is not linked, the sequence control program of PCPC01 cannot be operated. Because the sequence control program of PCPC01 refers to the link elements "L014" and "L016", the states of the link elements "L014" and "L016" are PCPC.
This is because it is first determined by obtaining the state data of the 11 input elements “X100” and “X102” by communication.
【0027】本発明は、上記のようにPCPC11がリンク
されていなくても、PCPC01の順序制御プログラムを実
行可能としている。以下、その手法について説明する。
図4に示すラダー回路図は、周辺装置1のラダー回路図
領域152に記憶されている。図6は、周辺装置1のC
PU10によって実行される固定入出力要素及び固定状
態を指定するためのプログラムである。The present invention makes it possible to execute the sequence control program of PCPC01 even if PCPC11 is not linked as described above. The method will be described below.
The ladder circuit diagram shown in FIG. 4 is stored in the ladder circuit diagram area 152 of the peripheral device 1. FIG. 6 shows C of the peripheral device 1.
It is a program executed by the PU 10 for designating fixed input / output elements and fixed states.
【0028】ステップ100において、指定されたラダ
ー回路の先頭からCRT12に回路が表示され、ステッ
プ102において、表示されている入出力要素にカーソ
ル表示が行われる。この時、作業者は各入出力要素に付
加された番号よりその入出力要素が他のPCから参照さ
れる要素、即ちリンク要素であるか否かを知ることが出
来るため、カーソル表示された入出力要素を固定入出力
要素としたい場合には、キーボード13の指定キーを作
業者が押下する。ステップ104において、指定キーが
オンされたか否かが判定され、指定キーがオンされた場
合には、RAM15の固定入出力要素指定領域151に
指定された固定入出力要素名が記憶される。次に、ステ
ップ110において、キーボード13からその固定入出
力要素が常オン状態か常オフ状態かを示す固定状態デー
タが入力され、ステップ112において、固定入出力要
素名と固定状態とが、固定入出力要素指定領域151に
テーブル形式で作成される。1つの固定入出力要素の指
定が完了すると、ステップ100に戻り、次の入出力要
素の位置にカーソルが移動して、そのカーソル表示され
た入出力要素に対する指定又は非指定が行われる。ステ
ップ104で固定入出力要素と指定されなかった場合
に、ステップ106で順序制御プログラムの最終か否か
が判定され、最終でなければ、ステップ100に戻り、
次の入出力要素に対する指定、非指定が実行される。こ
のようにして、図6に示すように、固定入出力要素指定
テーブルが作成される。In step 100, the circuit is displayed on the CRT 12 from the head of the designated ladder circuit, and in step 102, the cursor is displayed on the displayed input / output element. At this time, the operator can know from the number added to each input / output element whether the input / output element is an element referred to by another PC, that is, a link element. When the output element is to be a fixed input / output element, the operator presses a designated key on the keyboard 13. In step 104, it is determined whether or not the designated key is turned on. When the designated key is turned on, the fixed input / output element name designated in the fixed input / output element designation area 151 of the RAM 15 is stored. Next, in step 110, fixed state data indicating whether the fixed input / output element is in the normally-on state or the normally-off state is input from the keyboard 13, and in step 112, the fixed input / output element name and the fixed state are fixedly input. It is created in the output element designation area 151 in a table format. When the designation of one fixed input / output element is completed, the process returns to step 100, the cursor is moved to the position of the next input / output element, and designation or non-designation of the input / output element indicated by the cursor is performed. If it is not designated as a fixed input / output element in step 104, it is determined in step 106 whether or not the sequence control program is the final one. If not, the process returns to step 100,
Specified or unspecified for the next input / output element is executed. In this way, the fixed input / output element designation table is created as shown in FIG.
【0029】次に、本プログラムの変更処理方法につい
て図8を参照して説明する。図8は周辺装置1のCPU
10による処理手順を示したフローチャートである。ス
テップ200において、ラダー回路図領域152に記憶
されている図4に示すようなラダー回路において入出力
要素が、順次、検索される。次に、ステップ202にお
いて、その入出力要素は、固定入出力要素指定領域15
1に記憶された固定入出力要素テーブルに記載されてい
るか否かにより固定入出力要素か否かが判定される。次
に、ステップ204で、同様に、固定入出力要素指定領
域151に記憶された固定入出力要素テーブルを参照し
て、その入出力要素の固定状態が読み取られ、その固定
状態が、常オン状態「1」か、常オフ状態「0」かが判
定される。Next, a method of changing the program will be described with reference to FIG. FIG. 8 shows the CPU of the peripheral device 1.
11 is a flowchart showing a processing procedure by 10. In step 200, input / output elements are sequentially searched in the ladder circuit as shown in FIG. 4 stored in the ladder circuit diagram area 152. Next, at step 202, the input / output element is the fixed input / output element designation area 15
Whether or not it is a fixed input / output element is determined by whether or not it is described in the fixed input / output element table stored in 1. Next, in step 204, similarly, the fixed state of the input / output element is read by referring to the fixed input / output element table stored in the fixed input / output element designation area 151, and the fixed state is the normal ON state. It is determined whether it is "1" or the normally-off state "0".
【0030】固定状態が常オン状態「1」であれば、ス
テップ206において、その固定入出力要素をPCの常
オン内部リレー接点メモリ257のアドレスであるX'2
000'に変更する。同様に、固定状態が常オフ状態「0」
であれば、ステップ208において、その固定入出力要
素をPCの常オフ内部リレー接点メモリ258のアドレ
スであるX'2001'に変更する。If the fixed state is the normally-on state "1", in step 206, the fixed input / output element is the address X'2 of the normally-on internal relay contact memory 257 of the PC.
Change to 000 '. Similarly, the fixed state is always off state "0"
If so, in step 208, the fixed input / output element is changed to X'2001 'which is the address of the normally-off internal relay contact memory 258 of the PC.
【0031】次に、ステップ210において、検索する
入出力要素はラダー回路の最終か否かが判定され、最終
でなければ、ステップ200に戻り、ラダー回路の次の
入出力要素が検索される。このようにして、ステップ2
10でラダー回路の最終と判断されるまで、固定入出力
要素と指定された入出力要素のアドレスがPCの常オン
内部リレー接点メモリ257のアドレス又は常オフ内部
リレー接点メモリ258のアドレスに変更される。この
ようにして、図9に示すように、入出力要素「M123」、
「X150」、及び、リンク要素「L014」が「2000」に、入
出力要素「M200」、及び、リンク要素「L016」が「200
1」に変更されたラダー回路が生成される。Next, in step 210, it is judged whether or not the input / output element to be searched is the last of the ladder circuit. If not, the process returns to step 200 and the next input / output element of the ladder circuit is searched. In this way, step 2
The address of the input / output element designated as the fixed input / output element is changed to the address of the normally-on internal relay contact memory 257 or the normally-off internal relay contact memory 258 of the PC until it is determined at 10 that the last of the ladder circuit is reached. It In this way, as shown in FIG. 9, the input / output element “M123”,
"X150" and link element "L014" are "2000", input / output element "M200" and link element "L016" are "200"
The ladder circuit changed to "1" is generated.
【0032】次に、ステップ212において、変更され
たラダー回路は、オブジェクトプログラムに変換され、
オブジェクトプログラム領域154に記憶される。次
に、ステップ214において、指定されたPCへそのオ
ブジェクトプログラム領域154に記憶されているオブ
ジェクトプログラムがロードされる。そのPCでは、修
正された図9に示すラダー回路を実行することになる。
この時、入出力要素「2000」は、常オン内部リレー接点
メモリ257の値である常オン状態「1」として、入出
力要素「2001」は、常オフ内部リレー接点メモリ258
の値である常オフ状態「0」として実行される。この結
果、入出力要素「L014」、「L016」が参照しているPC
PC11の入出力要素の状態が、PCPC11がリンクされてお
らず特定されなくとも、PCPC01は、順序制御プログラ
ムを実行することが可能となる。又、PCPC01における
入出力要素「M123」、「X150」、「M200」であっても、
状態をオン又はオフに固定させた状態で、順次制御プロ
グラムを実行することが可能となる。Next, in step 212, the modified ladder circuit is converted into an object program,
It is stored in the object program area 154. Next, in step 214, the object program stored in the object program area 154 is loaded into the designated PC. The PC will execute the modified ladder circuit shown in FIG.
At this time, the input / output element “2000” has the normally-on state “1” which is the value of the normally-on internal relay contact memory 257, and the input / output element “2001” has the normally-off internal relay contact memory 258.
Is executed as the normally off state “0” which is the value of. As a result, the PC referred to by the input / output elements "L014" and "L016"
Even if the state of the input / output element of the PC11 is not specified because the PCPC11 is not linked, the PCPC01 can execute the sequence control program. Moreover, even if the input / output elements “M123”, “X150”, and “M200” in PCPC01 are
It is possible to sequentially execute the control program with the state fixed to ON or OFF.
【0033】一方、状態を固定する指定の行われたラダ
ー回路をCRT12に表示する場合には、CPU10
は、図11に示す処理プログラムを実行する。ステップ
300において、ラダー回路図領域152に記憶されて
いる図4に示すようなラダー回路において入出力要素
が、順次、検索される。次に、ステップ302におい
て、その入出力要素は、固定入出力要素指定領域151
に記憶された固定入出力要素テーブルに記載されている
か否かにより固定入出力要素か否かが判定される。次
に、ステップ304で、同様に、固定入出力要素指定領
域151に記憶された固定入出力要素テーブルを参照し
て、その入出力要素の固定状態が読み取られ、その固定
状態が、常オン状態「1」か、常オフ状態「0」かが判
定される。On the other hand, when displaying the ladder circuit designated to fix the state on the CRT 12, the CPU 10
Executes the processing program shown in FIG. In step 300, input / output elements are sequentially searched in the ladder circuit as shown in FIG. 4 stored in the ladder circuit diagram area 152. Next, in step 302, the input / output element is the fixed input / output element designation area 151.
Whether or not it is a fixed input / output element is determined by whether or not it is described in the fixed input / output element table stored in. Next, at step 304, similarly, the fixed state of the input / output element is read by referring to the fixed input / output element table stored in the fixed input / output element designation area 151, and the fixed state is the normally-on state. It is determined whether it is "1" or the normally-off state "0".
【0034】尚、RAM15の固定状態シンボル領域1
56には、図10に示すように、各入出力要素のシンボ
ルを示すデータと、オン固定状態、オフ固定状態におけ
る固定状態シンボルのデータが表にして記憶されてい
る。さらに、固定状態シンボルは、リンク要素とリンク
要素でない要素とを区別するためのシンボルをも有して
いる。The fixed state symbol area 1 of the RAM 15
As shown in FIG. 10, data indicating symbols of each input / output element and data of fixed state symbols in the ON fixed state and the OFF fixed state are stored in a table 56. Further, the fixed state symbol also has a symbol for distinguishing a link element from an element that is not a link element.
【0035】固定状態が常オン状態「1」であれば、ス
テップ306において、固定状態シンボル領域156が
検索されて、オン固定状態シンボルのデータが取り出さ
れる。尚、リンク要素かリンク要素でないかの判断は、
リンクパラメータ領域155に記憶された図5に示すリ
ンクパラメータを参照すれば判別できる。そして、ラダ
ー回路の対応する入出力要素がその取り出されたオン固
定状態シンボルに置換される。同様に、固定状態が常オ
フ状態「0」であれば、ステップ308において、固定
状態シンボル領域156が検索されて、オフ固定状態シ
ンボルのデータが取り出される。そして、ラダー回路の
対応する入出力要素がその取り出されたオフ固定状態シ
ンボルに置換される。If the fixed state is the normally-on state "1", the fixed state symbol area 156 is searched in step 306 and the data of the ON fixed state symbol is extracted. In addition, the judgment whether it is a link element or not a link element,
This can be determined by referring to the link parameters shown in FIG. 5 stored in the link parameter area 155. Then, the corresponding input / output element of the ladder circuit is replaced with the extracted ON fixed state symbol. Similarly, if the fixed state is the normal off state “0”, the fixed state symbol area 156 is searched in step 308 and the data of the off fixed state symbol is extracted. Then, the corresponding input / output element of the ladder circuit is replaced with the extracted off fixed state symbol.
【0036】次に、ステップ310において、検索する
入出力要素はラダー回路の最終か否かが判定され、最終
でなければ、ステップ300に戻り、ラダー回路の次の
入出力要素が検索される。このようにして、ステップ3
10でラダー回路の最終と判断されるまで、固定入出力
要素と指定された入出力要素のシンボルが固定状態を示
すシンボルに置換される。Next, in step 310, it is judged whether or not the input / output element to be searched is the last of the ladder circuit. If not, the process returns to step 300 and the next input / output element of the ladder circuit is searched. In this way, step 3
The symbol of the input / output element designated as the fixed input / output element is replaced with the symbol indicating the fixed state until it is determined at 10 that the final of the ladder circuit.
【0037】次に、ステップ312において、シンボル
の置換されたラダー回路は、CRT12に 図12に示
すように、表示される。よって、作業者は、CRT12
の画面を見て、どの入出力要素が固定状態の指定がされ
ているかが一目で認識でき、動作監視等を容易に行うこ
とが可能となる。尚、状態固定の指定をしていないラダ
ー回路は、そのまま、ソースプログラム領域153に記
憶されているので、状態固定を解除して順序制御プログ
ラムを実行させることができる。よって、作業者は、プ
ログラムの修正、復元等の処理を一切行うことが必要で
ない。Next, in step 312, the symbol-substituted ladder circuit is displayed on the CRT 12, as shown in FIG. Therefore, the worker is
It is possible to recognize at a glance which input / output element is designated as a fixed state by looking at the screen, and it is possible to easily monitor the operation. Since the ladder circuit which is not designated to fix the state is stored in the source program area 153 as it is, the state control can be released and the sequence control program can be executed. Therefore, the operator does not need to perform any processing such as correction and restoration of the program.
【図1】本発明の具体的な実施例に係る周辺装置の構成
を示したブロック図。FIG. 1 is a block diagram showing the configuration of a peripheral device according to a specific embodiment of the invention.
【図2】PCを使用したトランスファマシンの構成を示
したブロック図。FIG. 2 is a block diagram showing a configuration of a transfer machine using a PC.
【図3】本実施例装置の周辺装置が連結されるPCの構
成を示したブロック図。FIG. 3 is a block diagram showing the configuration of a PC to which peripheral devices of the device of this embodiment are connected.
【図4】PCの順序制御プログラムに対応したラダー回
路を示した回路図。FIG. 4 is a circuit diagram showing a ladder circuit corresponding to a PC sequence control program.
【図5】PCのリンク手順を実行するためのリンクパラ
メータを示した説明図。FIG. 5 is an explanatory diagram showing link parameters for executing a PC link procedure.
【図6】本実施例の周辺装置における固定入出力要素の
指定の処理手順を示したフローチャート。FIG. 6 is a flowchart showing a processing procedure for designating a fixed input / output element in the peripheral device of this embodiment.
【図7】指定された固定入出力要素と指定された固定状
態との関係を示す説明図。FIG. 7 is an explanatory diagram showing a relationship between a designated fixed input / output element and a designated fixed state.
【図8】本実施例の周辺装置によるラダー回路の修正手
順を示したフローチャート。FIG. 8 is a flowchart showing a procedure for correcting a ladder circuit by the peripheral device of this embodiment.
【図9】修正されたラダー回路を示した回路図。FIG. 9 is a circuit diagram showing a modified ladder circuit.
【図10】入出力要素のシンボルと固定状態シンボルと
の対応関係を示した説明図。FIG. 10 is an explanatory diagram showing a correspondence relationship between symbols of input / output elements and fixed state symbols.
【図11】本実施例の周辺装置による画面に表示すべき
ラダー回路を生成するための手順を示したフローチャー
ト。FIG. 11 is a flowchart showing a procedure for generating a ladder circuit to be displayed on the screen by the peripheral device of this embodiment.
【図12】画面に表示されるラダー回路を示した説明
図。FIG. 12 is an explanatory diagram showing a ladder circuit displayed on the screen.
1…プログラミング装置 10…CPU(指定手段、表示手段) 13…キーボード(指定手段) 12…CRT 15…RAM(指定手段、固定状態シンボル記憶手段) ステップ100〜112…指定手段 ステップ300〜312…表示手段 DESCRIPTION OF SYMBOLS 1 ... Programming device 10 ... CPU (designating means, display means) 13 ... Keyboard (designating means) 12 ... CRT 15 ... RAM (designating means, fixed state symbol storage means) Steps 100 to 112 ... Designating means Steps 300 to 312 ... Display means
Claims (1)
序制御プログラムに対応したラダー回路を作成、表示す
るための周辺装置において、 前記ラダー回路において参照されている入出力要素のう
ち、その状態を、現実の状態にかかわらず、オン又はオ
フに固定させたい固定入出力要素を、オン又はオフの固
定状態と共に指定する指定手段と、 前記ラダー回路における各入出力要素に対応したシンボ
ルと、その各入出力要素毎に、オン又はオフの固定状態
であることを示す固定状態シンボルとを対応させて記憶
させた固定状態シンボル記憶手段と、 前記ラダー回路を表示するとき、前記ラダー回路を解読
して、前記指定手段により指定された前記固定入出力要
素に関しては、そのシンボルに代えて、前記固定状態シ
ンボル記憶手段を検索して、前記指定手段により指定さ
れた固定状態に対応した固定状態シンボルで表示する表
示手段とを有することを特徴とする周辺装置。1. A peripheral device for creating and displaying a ladder circuit corresponding to a sequence control program for a programmable controller, wherein the state of input / output elements referred to in the ladder circuit is the actual state. Irrespective of whether the fixed input / output element to be fixed on or off is specified together with the fixed state of on or off, a symbol corresponding to each input / output element in the ladder circuit, and each of the input / output elements A fixed state symbol storage means that stores a fixed state symbol indicating an ON or OFF fixed state in association with the fixed state symbol storage means; and, when displaying the ladder circuit, decodes the ladder circuit to specify the designation means. For the fixed input / output element designated by, the fixed state symbol storage means is searched instead of the symbol. And a display unit for displaying a fixed state symbol corresponding to the fixed state designated by the designation unit.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6259193A JPH06250709A (en) | 1993-02-26 | 1993-02-26 | Peripheral equipment of programmable controller |
| KR1019940003266A KR940020218A (en) | 1993-02-26 | 1994-02-24 | Programmable Controller of Programmable Controller |
| US08/201,856 US5497315A (en) | 1993-02-26 | 1994-02-25 | Programming device for programmable sequence controllers |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6259193A JPH06250709A (en) | 1993-02-26 | 1993-02-26 | Peripheral equipment of programmable controller |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06250709A true JPH06250709A (en) | 1994-09-09 |
Family
ID=13204726
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6259193A Pending JPH06250709A (en) | 1993-02-26 | 1993-02-26 | Peripheral equipment of programmable controller |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06250709A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006309360A (en) * | 2005-04-27 | 2006-11-09 | Keyence Corp | Display device and data display system |
| JP2015053022A (en) * | 2013-08-08 | 2015-03-19 | 株式会社ジェイテクト | Programming tool for plc |
| JP2019212048A (en) * | 2018-06-05 | 2019-12-12 | ファナック株式会社 | Control device, control system and ladder program |
-
1993
- 1993-02-26 JP JP6259193A patent/JPH06250709A/en active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006309360A (en) * | 2005-04-27 | 2006-11-09 | Keyence Corp | Display device and data display system |
| JP2015053022A (en) * | 2013-08-08 | 2015-03-19 | 株式会社ジェイテクト | Programming tool for plc |
| JP2019212048A (en) * | 2018-06-05 | 2019-12-12 | ファナック株式会社 | Control device, control system and ladder program |
| CN110568810A (en) * | 2018-06-05 | 2019-12-13 | 发那科株式会社 | control device, control system, and computer-readable medium |
| CN110568810B (en) * | 2018-06-05 | 2021-05-07 | 发那科株式会社 | Control device, control system, and computer-readable medium |
| US11254001B2 (en) | 2018-06-05 | 2022-02-22 | Fanuc Corporation | Controller, control system and ladder program |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5406473A (en) | Programmable controller | |
| US4683549A (en) | Sequence control method and apparatus | |
| US5497315A (en) | Programming device for programmable sequence controllers | |
| US6711448B2 (en) | Setting display apparatus for a programmable controller | |
| JP4379687B2 (en) | Simulation support tool and ladder program verification system and program product | |
| JPH06250709A (en) | Peripheral equipment of programmable controller | |
| JP3269164B2 (en) | Peripheral device of programmable controller | |
| US6145093A (en) | Debugging method and method of displaying information for data processing for use in programmable display device | |
| US5323308A (en) | Programmable control system | |
| JP7044086B2 (en) | Control systems, control methods, and control programs | |
| JPH0577143A (en) | Failure diagnosis device for automated line | |
| US5257181A (en) | Programmable control system | |
| JP2921206B2 (en) | PC with interlock control | |
| JP3309434B2 (en) | PC programming device | |
| JP4409786B2 (en) | Control system | |
| JPH0443281B2 (en) | ||
| GB2175112A (en) | Sequence control method and apparatus | |
| JPH0679245B2 (en) | Programmable controller sequence program execution method | |
| JPH11134008A (en) | Programmable controller | |
| JPH05297840A (en) | Flat display device | |
| JPS6238746B2 (en) | ||
| JPH11110023A (en) | Numerical controller equipped with program variable command function | |
| JPH02253305A (en) | Signal tracing system for programmable controller | |
| JPH06250731A (en) | Programmable controller monitoring device and monitoring method | |
| JPH08286734A (en) | Programmable display device |