[go: up one dir, main page]

JPH0582588A - Connection device of semiconductor chip - Google Patents

Connection device of semiconductor chip

Info

Publication number
JPH0582588A
JPH0582588A JP3238326A JP23832691A JPH0582588A JP H0582588 A JPH0582588 A JP H0582588A JP 3238326 A JP3238326 A JP 3238326A JP 23832691 A JP23832691 A JP 23832691A JP H0582588 A JPH0582588 A JP H0582588A
Authority
JP
Japan
Prior art keywords
semiconductor chip
film substrate
solder bumps
bonding
wiring pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3238326A
Other languages
Japanese (ja)
Other versions
JP2753409B2 (en
Inventor
Eishin Kikuchi
英信 菊池
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alps Alpine Co Ltd
Original Assignee
Alps Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alps Electric Co Ltd filed Critical Alps Electric Co Ltd
Priority to JP3238326A priority Critical patent/JP2753409B2/en
Publication of JPH0582588A publication Critical patent/JPH0582588A/en
Application granted granted Critical
Publication of JP2753409B2 publication Critical patent/JP2753409B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto

Landscapes

  • Wire Bonding (AREA)

Abstract

PURPOSE:To provide a semiconductor chip connecting device where adjacent solder bumps are surely prevented from being crashed down so as not to come into contact with each other when the semiconductor chip and the wiring pattern formed on a film substrate are connected together. CONSTITUTION:A bonding base table 1 where a semiconductor chip 4 on which a solder bump 5 is formed is placed is provided, a bonding tool 2 which pressure-welds and holds the semiconductor chip 4 and the film substrate 6 where a prescribed wiring pattern 7 has been formed between the bonding base table 1 and itself is provided above the bonding base table 1 in a vertically freely movable manner, and a stopper mechanism is provided to keep an optional gap between the bonding base table 1 and the bonding tool 2 when the semiconductor chip 4 and the film substrate 4 are pressure-welded.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は半導体チップの接続装置
に係り、特に半田バンプが形成された半導体チップを所
定の配線パターンが形成されたフィルム基板に自動的に
接続するための半導体チップの接続装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor chip connecting device, and more particularly, to connecting a semiconductor chip having solder bumps to a film substrate having a predetermined wiring pattern. Regarding the device.

【0002】[0002]

【従来の技術】近年、IC、LSI等の半導体チップの
小型化、高集積化および多ピン化に伴い、所定の基板に
これら半導体チップを高密度に接続する技術が不可欠と
なっており、この半導体チップの接続技術として、フィ
ルム状の基板に対して半導体チップを一括して自動的に
実装する半導体チップの接続装置が用いられている。
2. Description of the Related Art In recent years, as semiconductor chips such as ICs and LSIs have been miniaturized, highly integrated, and have a large number of pins, a technique of connecting these semiconductor chips to a predetermined substrate at a high density has become indispensable. As a semiconductor chip connection technique, a semiconductor chip connection device that automatically mounts semiconductor chips collectively on a film-like substrate is used.

【0003】図4はこのような従来の半導体チップの接
続装置を示したもので、上面が平坦なボンディング基台
1が配設されており、このボンディング基台1の上方に
は、ボンディングツール2が図示しないエアシリンダ等
の加圧機構により駆動シャフト3を介して昇降自在に配
設されている。
FIG. 4 shows such a conventional semiconductor chip connecting device, in which a bonding base 1 having a flat upper surface is arranged. Above the bonding base 1, a bonding tool 2 is provided. Is arranged so as to be able to move up and down through the drive shaft 3 by a pressure mechanism such as an air cylinder (not shown).

【0004】一方、ICやLSI等の半導体チップ4に
は、図示しない接続パッドが形成されており、この接続
パッド部分には、あらかじめほぼ球形の半田バンプ5が
形成されている。また、フィルム基板6の表面には、銅
箔等からなり前記半導体チップ4の接続パッド部分に対
応する所望形状の配線パターン7が形成されており、前
記フィルム基板6の前記配線パターン7の端子部分に
は、前記配線パターン7の端子部分を露出させるデバイ
スホール8が形成されている。
On the other hand, a semiconductor chip 4 such as an IC or an LSI has a connection pad (not shown) formed thereon, and a substantially spherical solder bump 5 is previously formed on the connection pad portion. A wiring pattern 7 made of copper foil or the like and having a desired shape corresponding to the connection pad portion of the semiconductor chip 4 is formed on the surface of the film substrate 6, and the terminal portion of the wiring pattern 7 of the film substrate 6 is formed. A device hole 8 for exposing the terminal portion of the wiring pattern 7 is formed in the.

【0005】前記従来の接続装置において、前記半導体
チップ4とフィルム基板6とを接続する場合は、まず、
図5(a)に示すように、前記ボンディング基台1の上
面に、所定の半導体チップ4をその半田バンプ5の形成
側面が上面側に位置するように載置するとともに、この
半導体チップ4の上方に、フィルム基板6をその配線パ
ターン7の端子部分が前記半導体チップ4の半田バンプ
5部分に位置するように配置する。
In the conventional connection device, when connecting the semiconductor chip 4 and the film substrate 6, first,
As shown in FIG. 5A, a predetermined semiconductor chip 4 is mounted on the upper surface of the bonding base 1 such that the side surface on which the solder bumps 5 are formed is located on the upper surface side, and The film substrate 6 is arranged above so that the terminal portion of the wiring pattern 7 is located at the solder bump 5 portion of the semiconductor chip 4.

【0006】そして、図5(b)に示すように、前記駆
動シャフト3を駆動してボンディングツール2を下降さ
せ、前記配線パターン7の端子部分と半導体チップ4の
半田バンプ5とを所定圧力で圧接させる。この状態で、
加熱することにより、図5(c)に示すように、前記半
田バンプ5を溶融させ、前記半導体チップ4をフィルム
基板6に接続させるようになっている。
Then, as shown in FIG. 5B, the drive shaft 3 is driven to lower the bonding tool 2, and the terminal portions of the wiring pattern 7 and the solder bumps 5 of the semiconductor chip 4 are pressed with a predetermined pressure. Press it. In this state,
By heating, the solder bumps 5 are melted and the semiconductor chips 4 are connected to the film substrate 6, as shown in FIG. 5C.

【0007】[0007]

【発明が解決しようとする課題】しかし、前記従来の半
導体チップ4の接続装置においては、ボンディングツー
ル2によりフィルム基板6の配線パターン7と半導体チ
ップ4の半田バンプ5とを加圧した状態で、半田バンプ
5を溶融して半導体チップ4とフィルム基板6とを接続
するようにしており、前記半田バンプ5の溶融時に、前
記ボンディングツール2の加圧力が加わっているので、
図5(c)に示すように、半田バンプ5の溶融による軟
化により、半田バンプ5が必要以上に押しつぶされてし
まい、これにより、半田バンプ5が横方向に広がり、隣
接する半田バンプ5が接触してしまい、回路のショート
等が発生してしまうという問題を有している。
However, in the conventional semiconductor chip 4 connecting device, the bonding tool 2 presses the wiring pattern 7 of the film substrate 6 and the solder bumps 5 of the semiconductor chip 4, The solder bumps 5 are melted to connect the semiconductor chip 4 and the film substrate 6, and when the solder bumps 5 are melted, the pressing force of the bonding tool 2 is applied.
As shown in FIG. 5C, the solder bumps 5 are crushed more than necessary due to the softening of the solder bumps 5 due to melting, whereby the solder bumps 5 spread laterally and the adjacent solder bumps 5 come into contact with each other. Therefore, there is a problem that a circuit short circuit or the like occurs.

【0008】このような隣接する半田バンプ5同士の接
触を防止するためには、半導体チップ4の接続パッドお
よびフィルム基板6の配線パターン7の配設ピッチを広
げる必要があり、基板に対する半導体チップ4の高密度
化を図ることができないという問題を有している。
In order to prevent such contact between the adjacent solder bumps 5, it is necessary to widen the arrangement pitch of the connection pads of the semiconductor chip 4 and the wiring patterns 7 of the film substrate 6, and the semiconductor chip 4 with respect to the substrate. However, there is a problem that it is impossible to achieve high density.

【0009】本発明は前記した点に鑑みてなされたもの
で、半導体チップとフィルム基板の配線パターンとの接
続時に、半田バンプのつぶれを防止して隣接する半田バ
ンプの接触を確実に防止することのできる半導体チップ
の接続装置を提供することを目的とするものである。
The present invention has been made in view of the above points, and prevents the bumps of solder bumps from being crushed at the time of connection between the semiconductor chip and the wiring pattern of the film substrate, thereby reliably preventing contact between adjacent solder bumps. It is an object of the present invention to provide a semiconductor chip connecting device capable of achieving the above.

【0010】[0010]

【課題を解決するための手段】前記目的を達成するため
本発明に係る半導体チップの接続装置は、接続パッド部
分に半田バンプが形成された半導体チップを載置するボ
ンディング基台を配設し、このボンディング基台の上方
に前記半導体チップおよび所定の配線パターンが形成さ
れたフィルム基板を前記ボンディング基台との間で圧接
保持するボンディングツールを昇降動作自在に配設し、
前記ボンディング基台の上面に半導体チップを載置する
とともに、この半導体チップの上方に前記フィルム基板
を配置し、前記ボンディングツールを駆動して前記半導
体チップの半田バンプと前記フィルム基板の配線パター
ンとを圧接させた状態で加熱して前記半田バンプを溶融
させることにより、前記半導体チップとフィルム基板の
配線パターンとを接続する半導体チップの接続装置にお
いて、前記半導体チップおよびフィルム基板の圧接時
に、前記ボンディング基台と前記ボンディングツールと
の間隙寸法を任意の寸法に保持するストッパ機構を設け
たことを特徴とするものである。
In order to achieve the above object, a semiconductor chip connecting device according to the present invention comprises a bonding base on which a semiconductor chip having solder bumps formed on connection pads is mounted. A bonding tool for holding the film substrate on which the semiconductor chip and a predetermined wiring pattern are formed in pressure contact with the bonding base is arranged above the bonding base so as to be vertically movable,
A semiconductor chip is placed on the upper surface of the bonding base, the film substrate is arranged above the semiconductor chip, and the bonding tool is driven to form the solder bumps of the semiconductor chip and the wiring pattern of the film substrate. In a semiconductor chip connecting device for connecting the semiconductor chip and the wiring pattern of the film substrate by heating the solder bumps in a pressed state to melt the solder bumps, the bonding base is bonded when the semiconductor chip and the film substrate are pressed. The present invention is characterized in that a stopper mechanism for holding the gap between the base and the bonding tool at an arbitrary size is provided.

【0011】[0011]

【作用】本発明によれば、ボンディング基台の上面に半
導体チップを載置するとともに、この半導体チップの上
方にフィルム基板を配置し、ボンディングツールを駆動
して前記半導体チップの半田バンプと前記フィルム基板
の配線パターンとを圧接させた状態で加熱することによ
り、前記半導体チップとフィルム基板の配線パターンと
を接続するようにしており、この接続時に、ストッパ機
構により、前記ボンディングツールとボンディング基台
との間隙寸法を一定に保持するようにしているので、ボ
ンディングツールにより半田バンプが必要以上に押しつ
ぶされてしまうことがなく、その結果、隣接する半田バ
ンプ同士が接触して回路がショートしてしまうことを確
実に防止することができ、基板に対する半導体チップの
高密度化を図ることができるものである。
According to the present invention, the semiconductor chip is mounted on the upper surface of the bonding base, the film substrate is arranged above the semiconductor chip, and the bonding tool is driven to drive the solder bumps of the semiconductor chip and the film. By heating the wiring pattern of the substrate in pressure contact, the semiconductor chip and the wiring pattern of the film substrate are connected, and at the time of this connection, the bonding mechanism and the bonding base by the stopper mechanism. Since the gap size is kept constant, the solder bumps will not be crushed more than necessary by the bonding tool, and as a result, adjacent solder bumps will contact each other and the circuit will short-circuit. Can be reliably prevented, and the density of semiconductor chips on the substrate can be increased. It is those that can.

【0012】[0012]

【実施例】以下、本発明の実施例を図1乃至図3を参照
して説明する。
Embodiments of the present invention will be described below with reference to FIGS.

【0013】図1は本発明に係る半導体チップの接続装
置の一実施例を示したもので、上面が平坦なボンディン
グ基台1が配設されており、このボンディング基台1の
上方には、ボンディングツール2が図示しないエアシリ
ンダ等の加圧機構により駆動シャフト3を介して昇降自
在に配設されている。また、本実施例においては、前記
駆動シャフト3の上方には、ストッパ機構としての円板
状のシャフトストッパ9が固着されており、前記駆動シ
ャフト3の外周近傍であって前記シャフトストッパ9の
下方には、前記駆動シャフト3の下降動作時に前記シャ
フトストッパ9に当接して前記ボンディングツール2の
下面と前記ボンディング基台1との間隙を一定に規制す
るストッパ受け10が配設されている。
FIG. 1 shows an embodiment of a semiconductor chip connecting device according to the present invention, in which a bonding base 1 having a flat upper surface is arranged. Above the bonding base 1, The bonding tool 2 is arranged to be movable up and down via a drive shaft 3 by a pressure mechanism such as an air cylinder (not shown). Further, in the present embodiment, a disc-shaped shaft stopper 9 as a stopper mechanism is fixed above the drive shaft 3, and is located near the outer periphery of the drive shaft 3 and below the shaft stopper 9. There is provided a stopper receiver 10 that comes into contact with the shaft stopper 9 when the drive shaft 3 descends and regulates a constant gap between the lower surface of the bonding tool 2 and the bonding base 1.

【0014】一方、ICやLSI等の半導体チップ4の
図示しない接続パッド部分には、あらかじめほぼ球形の
半田バンプ5が形成されており、また、フィルム基板6
の表面には、銅箔等からなる所望形状の配線パターン7
およびこの配線パターン7の端子部分を露出させるデバ
イスホール8がそれぞれ形成されている。
On the other hand, substantially spherical solder bumps 5 are preliminarily formed on the connection pads (not shown) of the semiconductor chip 4 such as IC and LSI, and the film substrate 6 is also provided.
On the surface of the wiring pattern 7 of a desired shape made of copper foil or the like
A device hole 8 is formed to expose the terminal portion of the wiring pattern 7.

【0015】次に、本実施例の作用について説明する。Next, the operation of this embodiment will be described.

【0016】まず、図2(a)に示すように、前記ボン
ディング基台1の上面に、所定の半導体チップ4をその
半田バンプ5の形成側面が上面側に位置するように載置
するとともに、この半導体チップ4の上方に、フィルム
基板6をその配線パターン7の端子部分が前記半導体チ
ップ4の半田バンプ5部分に位置するように配置する。
First, as shown in FIG. 2A, a predetermined semiconductor chip 4 is placed on the upper surface of the bonding base 1 such that the side surface on which the solder bumps 5 are formed is located on the upper surface side. The film substrate 6 is arranged above the semiconductor chip 4 so that the terminal portions of the wiring pattern 7 are located at the solder bumps 5 of the semiconductor chip 4.

【0017】そして、前記駆動シャフト3を駆動してボ
ンディングツール2を下降させ、前記配線パターン7の
端子部分と半導体チップ4の半田バンプ5とを所定圧力
で圧接させる。このとき、図2(b)に示すように、前
記駆動シャフト3のシャフトストッパ9がストッパ受け
10に当接され、これにより、前記ボンディングツール
2の下面とボンディング基台1の上面との間隙寸法は、
一定に保持されている。
Then, the drive shaft 3 is driven to lower the bonding tool 2, and the terminal portion of the wiring pattern 7 and the solder bump 5 of the semiconductor chip 4 are brought into pressure contact with each other with a predetermined pressure. At this time, as shown in FIG. 2 (b), the shaft stopper 9 of the drive shaft 3 is brought into contact with the stopper receiver 10, whereby the gap between the lower surface of the bonding tool 2 and the upper surface of the bonding base 1 is measured. Is
It is held constant.

【0018】この状態で、加熱することにより、前記半
田バンプ5を溶融させ、前記半導体チップ4をフィルム
基板6に接続させるようになっている。
By heating in this state, the solder bumps 5 are melted and the semiconductor chips 4 are connected to the film substrate 6.

【0019】したがって、本実施例においては、駆動シ
ャフト3のシャフトストッパ9をストッパ受け10に当
接させ、前記ボンディングツール2の下面とボンディン
グ基台1の上面との間隙寸法を一定に保持した状態で、
半田バンプ5を溶融して半導体チップ4とフィルム基板
6とを接続するようにしているので、加熱により半田バ
ンプ5が軟化しても、ボンディングツール2により半田
バンプ5が必要以上に押しつぶされてしまうことがな
い。その結果、隣接する半田バンプ5同士が接触して回
路がショートしてしまうことを確実に防止することがで
き、半導体チップ4の接続パッドおよびフィルム基板6
の配線パターン7の配設ピッチを広げる必要がなく、基
板に対する半導体チップ4の高密度化を図ることができ
る。
Therefore, in this embodiment, the shaft stopper 9 of the drive shaft 3 is brought into contact with the stopper receiver 10 and the gap between the lower surface of the bonding tool 2 and the upper surface of the bonding base 1 is kept constant. so,
Since the semiconductor chip 4 and the film substrate 6 are connected by melting the solder bumps 5, even if the solder bumps 5 are softened by heating, the solder bumps 5 are crushed more than necessary by the bonding tool 2. Never. As a result, it is possible to surely prevent adjacent solder bumps 5 from coming into contact with each other and short-circuiting the circuit, and it is possible to prevent the circuit from short-circuiting.
It is not necessary to widen the arrangement pitch of the wiring patterns 7 and it is possible to increase the density of the semiconductor chips 4 on the substrate.

【0020】また、図3は本発明の他の実施例を示した
もので、上面が平坦なボンディング基台1の両側には、
ストッパ機構としてのブロック状の基台ストッパ11が
配設されており、この基台ストッパ11の高さ寸法は、
半導体チップ4に形成される半田バンプ5が押しつぶさ
れない高さに設定されている。また、このボンディング
基台1の上方には、ボンディングツール2が図示しない
エアシリンダ等の加圧機構により駆動シャフト3を介し
て昇降自在に配設されており、本実施例においては、前
記駆動シャフト3には、シャフトストッパは設けられて
いない。
FIG. 3 shows another embodiment of the present invention, in which both sides of the bonding base 1 having a flat upper surface are
A block-shaped base stopper 11 as a stopper mechanism is provided. The height of the base stopper 11 is
The height is set so that the solder bumps 5 formed on the semiconductor chip 4 are not crushed. A bonding tool 2 is disposed above the bonding base 1 so as to be movable up and down via a drive shaft 3 by a pressurizing mechanism such as an air cylinder (not shown). 3 has no shaft stopper.

【0021】その他の部分は前記実施例のものと同様で
あるので、その説明を省略する。
The other parts are the same as those of the above-mentioned embodiment, and the description thereof will be omitted.

【0022】本実施例においては、ボンディング基台1
の上面に半導体チップ4を載置するとともに、この半導
体チップ4の上方に、フィルム基板6を配置した状態
で、前記駆動シャフト3を駆動してボンディングツール
2を下降させ、前記配線パターン7の端子部分と半導体
チップ4の半田バンプ5とを所定圧力で圧接させる。こ
のとき、本実施例においては、前記ボンディングツール
2の下面が前記フィルム基板6および配線パターン7を
それぞれ介して基台ストッパ11に当接され、これによ
り、前記ボンディングツール2の下面とボンディング基
台1の上面との間隙寸法を一定に保持するようになって
いる。
In this embodiment, the bonding base 1
The semiconductor chip 4 is placed on the upper surface of the semiconductor chip 4 and the film substrate 6 is arranged above the semiconductor chip 4, and the drive shaft 3 is driven to lower the bonding tool 2 so that the terminals of the wiring pattern 7 are formed. The portion and the solder bump 5 of the semiconductor chip 4 are brought into pressure contact with each other with a predetermined pressure. At this time, in the present embodiment, the lower surface of the bonding tool 2 is brought into contact with the base stopper 11 via the film substrate 6 and the wiring pattern 7, respectively. The size of the gap with the upper surface of 1 is kept constant.

【0023】その後、加熱して前記半田バンプ5を溶融
させることにより、前記半導体チップ4をフィルム基板
6の配線パターン7に接続するようになっている。
After that, the semiconductor bumps 4 are connected to the wiring patterns 7 of the film substrate 6 by heating to melt the solder bumps 5.

【0024】したがって、本実施例においても前記実施
例と同様に、前記ボンディングツール2の下面を基台ス
トッパ11に当接させ、これにより、前記ボンディング
ツール2の下面とボンディング基台1の上面との間隙寸
法を一定に保持した状態で、半田バンプ5を溶融して半
導体チップ4とフィルム基板6とを接続するようにして
いるので、ボンディングツール2により半田バンプ5が
必要以上に押しつぶされてしまうことがなく、その結
果、隣接する半田バンプ5同士が接触して回路がショー
トしてしまうことを確実に防止することができ、基板に
対する半導体チップの高密度化を図ることができる。
Therefore, also in the present embodiment, the lower surface of the bonding tool 2 is brought into contact with the base stopper 11 in the same manner as in the previous embodiment, whereby the lower surface of the bonding tool 2 and the upper surface of the bonding base 1 are brought into contact with each other. Since the solder bumps 5 are melted and the semiconductor chip 4 and the film substrate 6 are connected to each other with the gap size of the solder bumps 5 kept constant, the solder bumps 5 are crushed more than necessary by the bonding tool 2. As a result, it is possible to reliably prevent adjacent solder bumps 5 from coming into contact with each other and short-circuiting the circuit, and it is possible to increase the density of the semiconductor chips on the substrate.

【0025】なお、本発明は前記実施例に限定されるも
のではなく、例えば、前記駆動シャフトをパルスモータ
により駆動する場合は、駆動パルスのプログラム設定に
より、駆動シャフトの下降停止位置を制御する等、必要
に応じて種々変更することができるものである。
The present invention is not limited to the above-mentioned embodiment. For example, when the driving shaft is driven by a pulse motor, the descent stop position of the driving shaft is controlled by setting the driving pulse program. , Can be variously changed as necessary.

【0026】[0026]

【発明の効果】以上述べたように本発明に係る半導体チ
ップの接続装置は、ストッパ機構により、ボンディング
ツールとボンディング基台との間隙寸法を一定に保持し
た状態で、半田バンプを溶融して半導体チップとフィル
ム基板とを接続するようにしているので、ボンディング
ツールにより半田バンプが必要以上に押しつぶされてし
まうことがなく、その結果、隣接する半田バンプ同士が
接触して回路がショートしてしまうことを確実に防止す
ることができ、基板に対する半導体チップの高密度化を
図ることができる等の効果を奏する。
As described above, in the semiconductor chip connecting apparatus according to the present invention, the solder bumps are melted and the semiconductor is melted by the stopper mechanism while keeping the gap between the bonding tool and the bonding base constant. Since the chip and the film substrate are connected, the solder bumps will not be crushed more than necessary by the bonding tool, and as a result, adjacent solder bumps will contact each other and the circuit will short-circuit. It is possible to surely prevent the above-mentioned problem, and it is possible to achieve high density of the semiconductor chips with respect to the substrate.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明に係る半導体チップの接続装置の一実施
例を示す概略正面図
FIG. 1 is a schematic front view showing an embodiment of a semiconductor chip connecting device according to the present invention.

【図2】図2(a)は半田バンプと配線パターンとの接
続前の状態を示す説明図、図2(b)は半田バンプと配
線パターンとの接続後の状態を示す説明図
FIG. 2 (a) is an explanatory view showing a state before connection between a solder bump and a wiring pattern, and FIG. 2 (b) is an explanatory view showing a state after connection between a solder bump and a wiring pattern.

【図3】本発明の他の実施例を示す概略正面図FIG. 3 is a schematic front view showing another embodiment of the present invention.

【図4】従来の半導体チップの接続装置を示す概略正面
FIG. 4 is a schematic front view showing a conventional semiconductor chip connecting device.

【図5】図5(a)は従来の半田バンプと配線パターン
との接続前の状態を示す説明図、図5(b)は半田バン
プ加熱前の状態を示す説明図、図5(c)は半田バンプ
と配線パターンとの接続後の状態を示す説明図
5A is an explanatory view showing a state before connection between a conventional solder bump and a wiring pattern, FIG. 5B is an explanatory view showing a state before heating the solder bump, and FIG. 5C. Is an explanatory view showing the state after the connection between the solder bump and the wiring pattern

【符号の説明】[Explanation of symbols]

1 ボンディング基台 2 ボンディングツール 3 駆動シャフト 4 半導体チップ 5 半田バンプ 6 フィルム基板 7 配線パターン 8 デバイスホール 9 シャフトストッパ 10 ストッパ受け 11 基台ストッパ 1 Bonding Base 2 Bonding Tool 3 Drive Shaft 4 Semiconductor Chip 5 Solder Bump 6 Film Substrate 7 Wiring Pattern 8 Device Hole 9 Shaft Stopper 10 Stopper Receiver 11 Base Stopper

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 接続パッド部分に半田バンプが形成され
た半導体チップを載置するボンディング基台を配設し、
このボンディング基台の上方に前記半導体チップおよび
所定の配線パターンが形成されたフィルム基板を前記ボ
ンディング基台との間で圧接保持するボンディングツー
ルを昇降動作自在に配設し、前記ボンディング基台の上
面に半導体チップを載置するとともに、この半導体チッ
プの上方に前記フィルム基板を配置し、前記ボンディン
グツールを駆動して前記半導体チップの半田バンプと前
記フィルム基板の配線パターンとを圧接させた状態で加
熱して前記半田バンプを溶融させることにより、前記半
導体チップとフィルム基板の配線パターンとを接続する
半導体チップの接続装置において、前記半導体チップお
よびフィルム基板の圧接時に、前記ボンディング基台と
前記ボンディングツールとの間隙寸法を任意の寸法に保
持するストッパ機構を設けたことを特徴とする半導体チ
ップの接続装置。
1. A bonding base on which a semiconductor chip having solder bumps formed on connection pads is mounted,
A bonding tool for holding the semiconductor substrate and the film substrate on which a predetermined wiring pattern is formed in pressure contact with the bonding base is arranged above the bonding base so as to be vertically movable, and the upper surface of the bonding base is provided. The semiconductor chip is placed on the semiconductor chip, the film substrate is arranged above the semiconductor chip, and the bonding tool is driven to heat the solder bumps of the semiconductor chip and the wiring pattern of the film substrate under pressure. Then, by melting the solder bumps, in a semiconductor chip connection device for connecting the semiconductor chip and the wiring pattern of the film substrate, at the time of pressure contact between the semiconductor chip and the film substrate, the bonding base and the bonding tool. Stopper machine that holds the gap size of the The semiconductor chip of the connecting device, characterized in that the provided.
JP3238326A 1991-09-18 1991-09-18 Device for connecting semiconductor chips Expired - Fee Related JP2753409B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3238326A JP2753409B2 (en) 1991-09-18 1991-09-18 Device for connecting semiconductor chips

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3238326A JP2753409B2 (en) 1991-09-18 1991-09-18 Device for connecting semiconductor chips

Publications (2)

Publication Number Publication Date
JPH0582588A true JPH0582588A (en) 1993-04-02
JP2753409B2 JP2753409B2 (en) 1998-05-20

Family

ID=17028549

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3238326A Expired - Fee Related JP2753409B2 (en) 1991-09-18 1991-09-18 Device for connecting semiconductor chips

Country Status (1)

Country Link
JP (1) JP2753409B2 (en)

Also Published As

Publication number Publication date
JP2753409B2 (en) 1998-05-20

Similar Documents

Publication Publication Date Title
US6001493A (en) Substrate for transferring bumps and method of use
US9545014B2 (en) Flip chip interconnect solder mask
US7015070B2 (en) Electronic device and a method of manufacturing the same
US6204163B1 (en) Integrated circuit package for flip chip with alignment preform feature and method of forming same
US6420681B1 (en) Method and process of contact to a heat softened solder ball array
EP1126517B1 (en) Method for flip-chip assembly of semiconductor devices using adhesives
US20090045507A1 (en) Flip chip interconnection
US6821813B2 (en) Process for bonding solder bumps to a substrate
US6012626A (en) Method of forming ball grid array contacts
EP0463788B1 (en) Method for tape automated bonding
JP2753409B2 (en) Device for connecting semiconductor chips
JPS5835935A (en) Semiconductor device and its manufacturing method
JPH0964244A (en) Semiconductor device and manufacturing method thereof
JP2001257229A (en) Electronic part with bump and method of mounting the same
JP3235192B2 (en) Wiring board connection method
KR100369392B1 (en) Wafer and Circuit Tape Pressurization Unit for Semiconductor Package Manufacturing
JPH1074803A (en) Electronic component and method of mounting the same
KR100709129B1 (en) How to manufacture flip chip package
JP3163707B2 (en) Wiring board
KR100362502B1 (en) Singulation method of ball grid array semiconductor package which is manufactured by flexible circuit board strip and apparatus thereof
JP2504466B2 (en) Thermocompression head
JP2000332052A (en) Semiconductor device manufacturing method and semiconductor device
JPH1126502A (en) Bump leveling method
JPH10126047A (en) Method for forming solder bumps on ball grid array printed wiring board
JPH08274425A (en) Printed wiring board

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19980217

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080227

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090227

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090227

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100227

Year of fee payment: 12

LAPS Cancellation because of no payment of annual fees