JPH0574784A - シリコン基板の製造方法 - Google Patents
シリコン基板の製造方法Info
- Publication number
- JPH0574784A JPH0574784A JP26536691A JP26536691A JPH0574784A JP H0574784 A JPH0574784 A JP H0574784A JP 26536691 A JP26536691 A JP 26536691A JP 26536691 A JP26536691 A JP 26536691A JP H0574784 A JPH0574784 A JP H0574784A
- Authority
- JP
- Japan
- Prior art keywords
- silicon substrate
- single crystal
- oxygen concentration
- oxygen
- heat treatment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
- H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
- H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
- H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
Abstract
(57)【要約】
【目的】 低酸素濃度のシリコン基板においても十分な
ＩＧ効果を得ることのできるシリコン基板の製造方法を
提供する。 【構成】 ７.５×１０17ａｔｏｍｓ／ｃｍ3以下の格子
間酸素を含有している低酸素濃度の単結晶シリコン基板
１の裏面に、ＣＶＤ法（化学気相成長法）により、多結
晶シリコン膜２を形成する。次に、１２００℃以上で３
０分間以上熱処理する。さらに、１０００℃以下で２時
間以上熱処理する。この結果、低酸素濃度の単結晶シリ
コン基板１にあってもその単結晶シリコン基板１の内部
に形成される酸素析出物の核の成長が助長される。すな
わち、十分な量のゲッタリング源をシリコン基板３の内
部に確保することができるものである。
ＩＧ効果を得ることのできるシリコン基板の製造方法を
提供する。 【構成】 ７.５×１０17ａｔｏｍｓ／ｃｍ3以下の格子
間酸素を含有している低酸素濃度の単結晶シリコン基板
１の裏面に、ＣＶＤ法（化学気相成長法）により、多結
晶シリコン膜２を形成する。次に、１２００℃以上で３
０分間以上熱処理する。さらに、１０００℃以下で２時
間以上熱処理する。この結果、低酸素濃度の単結晶シリ
コン基板１にあってもその単結晶シリコン基板１の内部
に形成される酸素析出物の核の成長が助長される。すな
わち、十分な量のゲッタリング源をシリコン基板３の内
部に確保することができるものである。
Description
【０００１】
【産業上の利用分野】本発明は、シリコン基板の製造方
法に関し、詳しくはデバイス工程中に誘起される欠陥、
不純物等を、デバイスが構成される活性領域から除去す
ることができるようにしたシリコン基板の製造方法に関
する。
法に関し、詳しくはデバイス工程中に誘起される欠陥、
不純物等を、デバイスが構成される活性領域から除去す
ることができるようにしたシリコン基板の製造方法に関
する。
【０００２】
【従来の技術】近年、メガビットメモリの量産化に基づ
いてＤＲＡＭ等の半導体素子の高集積化が要求され、シ
リコン基板についてもより一層の高品質化が要望されて
いる。
いてＤＲＡＭ等の半導体素子の高集積化が要求され、シ
リコン基板についてもより一層の高品質化が要望されて
いる。
【０００３】従来、ＣＺ単結晶から切り出された単結晶
シリコン基板では、特定の加熱処理が施されている。こ
の加熱処理により、基板表面に無欠陥層（ＤＺ）を、基
板内部に内部領域微小欠陥（Bulk Micro Defect:BMD）
を、それぞれ形成している。この内部領域微小欠陥によ
り、半導体集積回路の製造過程中に侵入する微量の重金
属、例えば鉄、ニッケル、銅等を析出させている。イン
トリンシック・ゲッタリング（ＩＧ）効果を積極的に利
用しているものである。そして、その結果として、半導
体装置の歩留まりの向上、例えばｐｎ接合のリーク電流
の減少、キャリアのライフタイムの向上等を図ってい
る。
シリコン基板では、特定の加熱処理が施されている。こ
の加熱処理により、基板表面に無欠陥層（ＤＺ）を、基
板内部に内部領域微小欠陥（Bulk Micro Defect:BMD）
を、それぞれ形成している。この内部領域微小欠陥によ
り、半導体集積回路の製造過程中に侵入する微量の重金
属、例えば鉄、ニッケル、銅等を析出させている。イン
トリンシック・ゲッタリング（ＩＧ）効果を積極的に利
用しているものである。そして、その結果として、半導
体装置の歩留まりの向上、例えばｐｎ接合のリーク電流
の減少、キャリアのライフタイムの向上等を図ってい
る。
【０００４】この場合、ＩＧ効果には、単結晶シリコン
基板中に含有されている酸素（［Ｏi］：格子間に存在
する酸素）濃度が関連する。すなわち、結晶成長時、坩
堝や雰囲気から混入し、単結晶シリコン中に溶解してい
る過剰の酸素（高酸素）は、高温処理、例えば１１００
〜１１５０℃程度の熱処理を行い、基板中の酸素を外方
拡散させている。このことにより、酸素濃度が低下した
領域内の一部を最終的にＤＺに形成するものである。次
に、低温処理、例えば９００℃以下の熱処理を行い、基
板内部に酸素が析出し、その析出箇所の周囲に結晶欠陥
を形成する。この形成により、結晶格子に歪が生じ、ゲ
ッタリング源として作用し、重金属等が析出するもので
ある。
基板中に含有されている酸素（［Ｏi］：格子間に存在
する酸素）濃度が関連する。すなわち、結晶成長時、坩
堝や雰囲気から混入し、単結晶シリコン中に溶解してい
る過剰の酸素（高酸素）は、高温処理、例えば１１００
〜１１５０℃程度の熱処理を行い、基板中の酸素を外方
拡散させている。このことにより、酸素濃度が低下した
領域内の一部を最終的にＤＺに形成するものである。次
に、低温処理、例えば９００℃以下の熱処理を行い、基
板内部に酸素が析出し、その析出箇所の周囲に結晶欠陥
を形成する。この形成により、結晶格子に歪が生じ、ゲ
ッタリング源として作用し、重金属等が析出するもので
ある。
【０００５】
【発明が解決しようとする課題】しかしながら、このよ
うな従来のＩＧ処理では、シリコン結晶中に固溶する酸
素の濃度が低いシリコン基板では、酸素析出物が発生し
難いものであった。また、ＤＺ（デバイス形成領域）を
形成するための上記高温処理により、酸素析出物の核も
縮小してしまう。このため、低酸素濃度のシリコン基板
については十分な量のゲッタリング源の確保が難しかっ
た。すなわち、従来のＩＧ処理は、主に高酸素濃度のシ
リコン基板にのみ用いられ、低酸素濃度のシリコン基板
には用いられていなかった。換言すると、低酸素濃度の
シリコン基板については十分なＩＧ効果を備えることは
できなかった。
うな従来のＩＧ処理では、シリコン結晶中に固溶する酸
素の濃度が低いシリコン基板では、酸素析出物が発生し
難いものであった。また、ＤＺ（デバイス形成領域）を
形成するための上記高温処理により、酸素析出物の核も
縮小してしまう。このため、低酸素濃度のシリコン基板
については十分な量のゲッタリング源の確保が難しかっ
た。すなわち、従来のＩＧ処理は、主に高酸素濃度のシ
リコン基板にのみ用いられ、低酸素濃度のシリコン基板
には用いられていなかった。換言すると、低酸素濃度の
シリコン基板については十分なＩＧ効果を備えることは
できなかった。
【０００６】
【発明の目的】本発明の目的は、低酸素濃度のシリコン
基板においても十分なＩＧ効果を得ることのできるシリ
コン基板の製造方法を提供することである。
基板においても十分なＩＧ効果を得ることのできるシリ
コン基板の製造方法を提供することである。
【０００７】
【課題を解決するための手段】上記目的を達成するため
になされた本発明のシリコン基板の製造方法において
は、７.５×１０17ａｔｏｍｓ／ｃｍ3以下の格子間酸素
を含有している単結晶シリコン基板を準備する工程と、
この単結晶シリコン基板の裏面に多結晶シリコン膜を形
成する工程と、このシリコン基板を１２００℃以上で３
０分間以上熱処理する工程と、このシリコン基板を１０
００℃以下で２時間以上熱処理する工程と、を有してい
る。
になされた本発明のシリコン基板の製造方法において
は、７.５×１０17ａｔｏｍｓ／ｃｍ3以下の格子間酸素
を含有している単結晶シリコン基板を準備する工程と、
この単結晶シリコン基板の裏面に多結晶シリコン膜を形
成する工程と、このシリコン基板を１２００℃以上で３
０分間以上熱処理する工程と、このシリコン基板を１０
００℃以下で２時間以上熱処理する工程と、を有してい
る。
【０００８】
【作用】上記のように構成されたシリコン基板の製造方
法では、７.５×１０17ａｔｏｍｓ／ｃｍ3以下の格子間
酸素を含有している低酸素濃度の単結晶シリコン基板の
裏面に、例えばＣＶＤ法（化学気相成長法）により、多
結晶シリコン膜を形成する。そして、このシリコン基板
に上記２段階の熱処理を施す。この１２００℃以上の熱
処理と１０００℃以下の熱処理とにより、低酸素濃度の
シリコン基板にあってもそのシリコン基板の内部に形成
される酸素析出物の核の成長が助長される。すなわち、
十分な量のゲッタリング源をシリコン基板の内部に確保
することができるものである。
法では、７.５×１０17ａｔｏｍｓ／ｃｍ3以下の格子間
酸素を含有している低酸素濃度の単結晶シリコン基板の
裏面に、例えばＣＶＤ法（化学気相成長法）により、多
結晶シリコン膜を形成する。そして、このシリコン基板
に上記２段階の熱処理を施す。この１２００℃以上の熱
処理と１０００℃以下の熱処理とにより、低酸素濃度の
シリコン基板にあってもそのシリコン基板の内部に形成
される酸素析出物の核の成長が助長される。すなわち、
十分な量のゲッタリング源をシリコン基板の内部に確保
することができるものである。
【０００９】
【実施例】以下、本発明に係るシリコン基板の製造方法
の実施例について、図面を参照して説明する。図１は本
発明の一実施例に係るシリコン基板の製造方法の工程を
示す断面図である。
の実施例について、図面を参照して説明する。図１は本
発明の一実施例に係るシリコン基板の製造方法の工程を
示す断面図である。
【００１０】図１（ａ）、（ｂ）に示すように、まず、
７.５×１０17ａｔｏｍｓ／ｃｍ3（ＪＥＩＤＡ）の格子
間酸素を含んだ単結晶シリコン基板１を準備し、この単
結晶シリコン基板１の裏面（図中の上面）に、例えばＳ
ｉＨ4ガスを用い６２０℃の温度にて通常のＣＶＤ法に
よって、多結晶シリコン膜２を１.５μｍの厚さに被着
し、シリコン基板３を得る。
７.５×１０17ａｔｏｍｓ／ｃｍ3（ＪＥＩＤＡ）の格子
間酸素を含んだ単結晶シリコン基板１を準備し、この単
結晶シリコン基板１の裏面（図中の上面）に、例えばＳ
ｉＨ4ガスを用い６２０℃の温度にて通常のＣＶＤ法に
よって、多結晶シリコン膜２を１.５μｍの厚さに被着
し、シリコン基板３を得る。
【００１１】このようにして準備したシリコン基板３
に、例えば１２００℃、１時間の高温熱処理を施す（図
１（ｃ））。次に、このシリコン基板３に例えば５５０
℃、４８時間の低温熱処理を加える（図１（ｄ））。こ
の結果、単結晶シリコン基板１内部に、酸素析出物の核
４（図１（ｄ）中×印）が成長する。そして、多結晶シ
リコン膜２と単結晶シリコン基板１との界面近傍におい
ては、酸素析出物の発生量が多くなる。次に、析出物を
顕在化させるために、１０００℃、２４時間の熱処理を
施す。そして、表１は、光顕微鏡の観察により求めた酸
素析出物の密度を示している。酸素濃度の同じ単結晶シ
リコン基板に、多結晶シリコン膜２を被着した場合と、
被着しない場合とを比較して示している。
に、例えば１２００℃、１時間の高温熱処理を施す（図
１（ｃ））。次に、このシリコン基板３に例えば５５０
℃、４８時間の低温熱処理を加える（図１（ｄ））。こ
の結果、単結晶シリコン基板１内部に、酸素析出物の核
４（図１（ｄ）中×印）が成長する。そして、多結晶シ
リコン膜２と単結晶シリコン基板１との界面近傍におい
ては、酸素析出物の発生量が多くなる。次に、析出物を
顕在化させるために、１０００℃、２４時間の熱処理を
施す。そして、表１は、光顕微鏡の観察により求めた酸
素析出物の密度を示している。酸素濃度の同じ単結晶シ
リコン基板に、多結晶シリコン膜２を被着した場合と、
被着しない場合とを比較して示している。
【００１２】
【表１】
【００１３】この表より、低酸素濃度のシリコン基板に
あっても、多結晶シリコン膜をその裏面に形成すること
により、そのシリコン基板の内部に形成される酸素析出
物の核の成長が助長されることがわかる。すなわち、十
分な量のゲッタリング源をシリコン基板の内部に確保す
ることができる。この場合、この酸素析出物の周囲に形
成される歪はゲッタリング源として機能することとな
る。すなわち、このシリコン基板３は十分なＩＧ効果を
有することとなる。例えば、その後のデバイス形成工程
において、これらの歪に重金属等が析出される結果とな
る。
あっても、多結晶シリコン膜をその裏面に形成すること
により、そのシリコン基板の内部に形成される酸素析出
物の核の成長が助長されることがわかる。すなわち、十
分な量のゲッタリング源をシリコン基板の内部に確保す
ることができる。この場合、この酸素析出物の周囲に形
成される歪はゲッタリング源として機能することとな
る。すなわち、このシリコン基板３は十分なＩＧ効果を
有することとなる。例えば、その後のデバイス形成工程
において、これらの歪に重金属等が析出される結果とな
る。
【００１４】また、このシリコン基板３にあっては、多
結晶シリコン膜２の結晶粒界はＥＧ（エクストリンシッ
ク・ゲッタリング）源として作用する。なお、この多結
晶シリコン膜２は、デバイス形成工程にあって酸化工程
等を繰り返すと、それの一部が酸化により消費された
り、多結晶シリコンの再結晶化が起こる。しかし、多結
晶シリコン膜２のこの様な変化が起きても、上記酸素析
出物の成長に起因して、積層欠陥などの二次欠陥がこの
酸素析出物の近傍に高密度に発生し、これが強力なゲッ
ター源として作用し、不純物等を析出させる。つまり、
ゲッター効果が強力で長持ちし、クリーンである。
結晶シリコン膜２の結晶粒界はＥＧ（エクストリンシッ
ク・ゲッタリング）源として作用する。なお、この多結
晶シリコン膜２は、デバイス形成工程にあって酸化工程
等を繰り返すと、それの一部が酸化により消費された
り、多結晶シリコンの再結晶化が起こる。しかし、多結
晶シリコン膜２のこの様な変化が起きても、上記酸素析
出物の成長に起因して、積層欠陥などの二次欠陥がこの
酸素析出物の近傍に高密度に発生し、これが強力なゲッ
ター源として作用し、不純物等を析出させる。つまり、
ゲッター効果が強力で長持ちし、クリーンである。
【００１５】さらに、出発原料の単結晶シリコン基板１
の酸素濃度が、従来のＩＧ効果を有する高酸素シリコン
基板より低いので、より完全なＤＺ（無欠陥層）５をシ
リコン基板３の表面（デバイス活性領域）に実現でき
る。また、不純物等のゲッタリング源も、酸素析出物の
周囲の歪、多結晶シリコン膜の結晶粒界、積層欠陥等
で、ＩＧ効果に加え、強力で長持ちするＥＧ効果を得る
ことができる。以上の結果、デバイス特性の劣化、製品
の歩留りの低下をなくすことができる。
の酸素濃度が、従来のＩＧ効果を有する高酸素シリコン
基板より低いので、より完全なＤＺ（無欠陥層）５をシ
リコン基板３の表面（デバイス活性領域）に実現でき
る。また、不純物等のゲッタリング源も、酸素析出物の
周囲の歪、多結晶シリコン膜の結晶粒界、積層欠陥等
で、ＩＧ効果に加え、強力で長持ちするＥＧ効果を得る
ことができる。以上の結果、デバイス特性の劣化、製品
の歩留りの低下をなくすことができる。
【００１６】
【発明の効果】本発明は、以上説明してきたように構成
されているので、格子間酸素濃度の低いシリコン基板に
おいて、十分なＩＧ効果を持つことができる。また、多
結晶シリコン膜によるＥＧ効果を合わせて持つことがで
きる。また、完全なＤＺを得ることができる。そして、
これらの結果として、不純物、重金属等の汚染物質を、
ゲッタリング源に取り込み、基板表面でのデバイス特性
の劣化や、製品歩留りの低下をなくすことができる。
されているので、格子間酸素濃度の低いシリコン基板に
おいて、十分なＩＧ効果を持つことができる。また、多
結晶シリコン膜によるＥＧ効果を合わせて持つことがで
きる。また、完全なＤＺを得ることができる。そして、
これらの結果として、不純物、重金属等の汚染物質を、
ゲッタリング源に取り込み、基板表面でのデバイス特性
の劣化や、製品歩留りの低下をなくすことができる。
【図１】 本発明の一実施例に係るシリコン基板の製造
方法の工程を示す断面図である。
方法の工程を示す断面図である。
１ 単結晶シリコン基板 ２ 多結晶シリコン膜 ３ シリコン基板 ４ 酸素析出物の核 ５ ＤＺ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 堀口 清一 埼玉県大宮市北袋町一丁目297番地 三菱 マテリアル株式会社中央研究所内 (72)発明者 降屋 久 埼玉県大宮市北袋町一丁目297番地 三菱 マテリアル株式会社中央研究所内 (72)発明者 島貫 康 埼玉県大宮市北袋町一丁目297番地 三菱 マテリアル株式会社中央研究所内
Claims (1)
- 【請求項１】 ７.５×１０17ａｔｏｍｓ／ｃｍ3以下の
格子間酸素を含有している単結晶シリコン基板を準備す
る工程と、 この単結晶シリコン基板の裏面に多結晶シリコン膜を形
成する工程と、 このシリコン基板を１２００℃以上で３０分間以上熱処
理する工程と、 このシリコン基板を１０００℃以下で２時間以上熱処理
する工程と、を有したことを特徴とするシリコン基板の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3265366A JP2762183B2 (ja) | 1991-09-17 | 1991-09-17 | シリコン基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3265366A JP2762183B2 (ja) | 1991-09-17 | 1991-09-17 | シリコン基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0574784A true JPH0574784A (ja) | 1993-03-26 |
| JP2762183B2 JP2762183B2 (ja) | 1998-06-04 |
Family
ID=17416183
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3265366A Expired - Fee Related JP2762183B2 (ja) | 1991-09-17 | 1991-09-17 | シリコン基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2762183B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05275436A (ja) * | 1992-03-24 | 1993-10-22 | Shin Etsu Handotai Co Ltd | シリコンウエーハの熱処理方法 |
| EP0635879A3 (en) * | 1993-07-22 | 1996-10-23 | Toshiba Kk | Silicon semiconductor wafers and process for their manufacture. |
| EP1732114A3 (en) * | 2005-06-09 | 2009-09-23 | Sumco Corporation | Silicon wafer for IGBT and method for producing same |
| WO2010131412A1 (ja) * | 2009-05-15 | 2010-11-18 | 株式会社Sumco | シリコンウェーハおよびその製造方法 |
| US8617311B2 (en) | 2006-02-21 | 2013-12-31 | Sumco Corporation | Silicon single crystal wafer for IGBT and method for manufacturing silicon single crystal wafer for IGBT |
-
1991
- 1991-09-17 JP JP3265366A patent/JP2762183B2/ja not_active Expired - Fee Related
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05275436A (ja) * | 1992-03-24 | 1993-10-22 | Shin Etsu Handotai Co Ltd | シリコンウエーハの熱処理方法 |
| EP0635879A3 (en) * | 1993-07-22 | 1996-10-23 | Toshiba Kk | Silicon semiconductor wafers and process for their manufacture. |
| US5738942A (en) * | 1993-07-22 | 1998-04-14 | Kabushiki Kaisha Toshiba | Semiconductor silicon wafer and process for producing it |
| EP1732114A3 (en) * | 2005-06-09 | 2009-09-23 | Sumco Corporation | Silicon wafer for IGBT and method for producing same |
| US7846252B2 (en) | 2005-06-09 | 2010-12-07 | Sumco Corporation | Silicon wafer for IGBT and method for producing same |
| US8617311B2 (en) | 2006-02-21 | 2013-12-31 | Sumco Corporation | Silicon single crystal wafer for IGBT and method for manufacturing silicon single crystal wafer for IGBT |
| WO2010131412A1 (ja) * | 2009-05-15 | 2010-11-18 | 株式会社Sumco | シリコンウェーハおよびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2762183B2 (ja) | 1998-06-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2004304095A (ja) | シリコンウェーハおよびその製造方法 | |
| TW201001554A (en) | Silicon substrate and manufacturing method of the same | |
| JP2009212354A (ja) | シリコン基板の製造方法 | |
| KR970000708B1 (ko) | 실리콘체(silicon body)의 제조방법 | |
| JPH09199416A (ja) | 半導体基板とその製造方法 | |
| JPH10303208A (ja) | 半導体基板およびその製造方法 | |
| JPH1050715A (ja) | シリコンウェーハとその製造方法 | |
| JP2762183B2 (ja) | シリコン基板の製造方法 | |
| KR100625822B1 (ko) | 실리콘 웨이퍼 및 그의 제조 방법 | |
| JPH11204534A (ja) | シリコンエピタキシャルウェーハの製造方法 | |
| US20020157597A1 (en) | Method for producing silicon epitaxial wafer | |
| JPH0518254B2 (ja) | ||
| JP4035886B2 (ja) | シリコンエピタキシャルウェーハとその製造方法 | |
| JPS6142855B2 (ja) | ||
| JP2725460B2 (ja) | エピタキシャルウェハーの製造方法 | |
| JP5401808B2 (ja) | シリコン基板とその製造方法 | |
| JPS5818929A (ja) | 半導体装置の製造方法 | |
| JP2002231651A (ja) | Ｓｉｍｏｘ基板およびその製造方法 | |
| JP2762190B2 (ja) | シリコンウェーハの製造方法 | |
| JPH0574782A (ja) | シリコン基板の製造方法 | |
| JPS60148127A (ja) | 半導体基板の製造方法 | |
| JPH0897221A (ja) | シリコンウェーハの製造方法及びシリコンウェーハ | |
| JP2588632B2 (ja) | シリコン単結晶の酸素析出方法 | |
| JPS60176241A (ja) | 半導体基板の製造方法 | |
| JPS594128A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980224 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080327 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090327 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100327 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100327 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110327 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |