JP7711340B1 - 酸化物半導体膜並びにその製造方法、トランジスタ、半導体デバイス、電子回路、電気機器、電子機器、車両、及び動力機関 - Google Patents

Abstract

移動度が高い酸化物半導体膜を提供すること。インジウムを主成分として含む酸化物半導体膜であって、前記酸化物半導体膜の下層面のラフネス１と、前記下層面とは反対側の上層面のラフネス２との差が、０．０６ｎｍ以下である、酸化物半導体膜。

Description

本開示は、酸化物半導体膜並びにその製造方法、トランジスタ、半導体デバイス、電子回路、電気機器、電子機器、車両、及び動力機関に関する。

近年、酸化物半導体膜を用いたトランジスタは、ディスプレイ用途のほかに、メモリ用途（例えば、ＤＲＡＭ、ＮＡＮＤ、ＲｅＲＡＭ、ＦｅＲＡＭ、及びＦｅＦＥＴ）、ロジックＩＣ用途（例えば、ＣＰＵ、ＭＰＵ、ＢＥＯＬ、３Ｄ－ＬＳＩ、ＣＭＯＳ）、センサ用途（例えば、ＣＭＯＳイメージセンサ）等への適用が試みられている。ディスプレイ用途を含めて、酸化物半導体膜のさらなる性能向上のための研究がなされている。

例えば、特許文献１は、絶縁膜層、前記絶縁膜層上に積層されたチャネル層、及び電極としてゲート電極、ソース電極及びドレイン電極の３つを有する電界効果素子であって、前記チャネル層は表面粗さ０．２ｎｍ以上１．３ｎｍ以下であり、前記チャネル層はＩｎ，Ｇａ，Ｓｎ及びＺｎから選択される１以上の元素を含有する非晶質酸化物半導体からなる電界効果素子を開示している。特許文献１によれば、表面粗さを０．２ｎｍ以上１．３ｎｍ以下とすることにより、良好な移動度及び大きなオン・オフ比が達成されるとされている。

ところで、現在、酸化物半導体膜の成膜方法として、スパッタ法が広く利用されている。近年、スパッタ法に代わり原子層堆積法（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ；以下、「ＡＬＤ」ということがある。）により酸化物半導体膜を成膜する方法が注目されている（例えば、特許文献２）。

特開２０１３－５１３９０号公報 国際公開第２０２１／１０６６５２号

現在、より高性能のトランジスタが求められており、そのために高移動度の酸化物半導体膜が望まれている。よって、本開示の一側面における課題は、電界効果移動度が高い酸化物半導体膜を提供することである。

本発明者らは、鋭意研究を行い、基板と酸化物半導体膜との界面のラフネスと、酸化物半導体膜の表面（あるいは酸化物半導体膜上に形成された保護膜との界面）のラフネスとの差が所定の範囲である場合に、酸化物半導体膜の電界効果移動度が高くなることを見出し、本発明を完成させるに至った。

本発明は下記のとおりである。
［１］
インジウムを主成分として含む酸化物半導体膜であって、
前記酸化物半導体膜の下層面のラフネス１と、前記下層面とは反対側の上層面のラフネス２との差が、０．０６ｎｍ以下である、
酸化物半導体膜。
［２］
前記酸化物半導体膜の膜厚が、２０．０ｍｍ以下である、
［１］に記載の酸化物半導体膜。
［３］
前記酸化物半導体膜の膜厚が、１０．０ｍｍ未満である、
［１］又は［２］に記載の酸化物半導体膜。
［４］
下層面のラフネス１が０．２ｎｍ未満である、
［１］～［３］のいずれかに記載の酸化物半導体膜。
［５］
前記酸化物半導体膜に含まれる全金属元素に対するインジウムの原子比率が、６２．０ａｔ％以上である、
［１］～［４］のいずれかに記載の酸化物半導体膜。
［６］
前記酸化物半導体膜に含まれる全金属元素に対するインジウムの原子比率が、１００．０ａｔ％以下である、
［１］～［５］のいずれかに記載の酸化物半導体膜。
［７］
さらにガリウムを含む、
［１］～［６］のいずれかに記載の酸化物半導体膜。
［８］
前記酸化物半導体膜に含まれる全金属元素に対するガリウムの原子比率が２０．０ａｔ％以下である、
［１］～［７］のいずれかに記載の酸化物半導体膜。
［９］
前記酸化物半導体膜に含まれる全金属元素に対するガリウムの原子比率が、０．１ａｔ％以上である、
［１］～［８］のいずれかに記載の酸化物半導体膜。
［１０］
電子線回折における電子線回折スポットもしくは断面が、ビックスバイト構造を示す、
［１］～［９］のいずれかに記載の酸化物半導体膜。
［１１］
移動度が、７０．０ｃｍ２／Ｖｓ以上である、
［１］～［１０］のいずれかに記載の酸化物半導体膜。
［１２］
原子層堆積法で成膜された、
［１］～［１１］のいずれかに記載の酸化物半導体膜。
［１３］
インジウムを主成分として含む酸化物半導体膜であって、
前記酸化物半導体膜の下層面のラフネス１と、前記下層面とは反対側の上層面のラフネス２との差が、０．０６ｎｍ以下であり、
前記酸化物半導体膜の膜厚が、１０．０ｍｍ未満であり、
下層面のラフネス１が０．２ｎｍ未満である、
酸化物半導体膜。
［１４］
前記酸化物半導体膜に含まれる全金属元素に対するガリウムの原子比率が、０．１ａｔ％以上である、
［１３］に記載の酸化物半導体膜。
［１５］
移動度が、５０．０ｃｍ２／Ｖｓ以上である、
［１４］に記載の酸化物半導体膜。
［１６］
原子層堆積法で成膜された、
［１５］に記載の酸化物半導体膜。
［１７］
基板上に、［１］～［１６］のいずれかに記載の酸化物半導体膜からなる層と、絶縁層と、電極と、を備えた、
トランジスタ。
［１８］
ボトムゲート・トップコンタクト型、又はトップゲート・トップコンタクト型である、
［１７］に記載のトランジスタ。
［１９］
三次元垂直チャネル型である、
［１７］に記載のトランジスタ。
［２０］
前記絶縁層が、酸化ガリウム、酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウム、及び酸化タンタルからなる群より選択される少なくとも１種を含む、［１７］～［１９］のいずれかに記載のトランジスタ。
［２１］
第１絶縁膜と、第２絶縁膜とを更に備え、
前記電極がゲート電極であり、
前記第１絶縁膜が、前記ゲート電極と前記酸化物半導体膜からなる層との間に位置し、
前記第２絶縁膜が、前記第１絶縁膜に対して前記酸化物半導体膜からなる層の反対側に位置して、前記酸化物半導体膜からなる層と接し、
前記第２絶縁膜が、酸化ガリウムを含む、
［１７］～［２０］のいずれかに記載のトランジスタ。
［２２］
前記電極が、酸化インジウムスズ（ＩＴＯ）、インジウム・亜鉛酸化物（ＩＺＯ）、アルミニウム・亜鉛酸化物（ＡＺＯ）、ガリウム・亜鉛酸化物（ＧＺＯ）、アルミニウム（Ａｌ）、鉄（Ｆｅ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、銅（Ｃｕ）、）、モリブデン（Ｍｏ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、銀（Ａｇ）、タンタル（Ｔａ）、イリジウム（Ｉｒ）、白金（Ｐｔ）、タングステン（Ｗ）、チタン（Ｔｉ）、クロム（Ｃｒ）、金（Ａｕ）、亜鉛（Ｚｎ）、ニオブ（Ｎｂ）、マンガン（Ｍｎ）、及び窒化チタン（ＴｉＮ）からなる群より選択される少なくとも１種を含む、
［１７］～［２１］のいずれかに記載のトランジスタ。
［２３］
［１７］～［２２］のいずれかに記載のトランジスタを含む、半導体デバイス。
［２４］
半導体記憶装置である、［２３］に記載の半導体デバイス。
［２５］
［２３］又は［２４］に記載の半導体デバイスを含む、電子回路。
［２６］
［２５］に記載の電子回路を含む、電気機器、電子機器、車両、又は動力機関。
［２７］
［１］～［１６］のいずれかに記載の酸化物半導体膜の製造方法であって、インジウム含有前駆体を使用して原子層堆積法により成膜する成膜工程を含む、製造方法。
［２８］
前記インジウム含有前駆体としてトリエチルインジウムを用いる、
［２７］に記載の酸化物半導体膜の製造方法。
［２９］
前記成膜工程において更にガリウム含有前駆体を用いる、
［２７］又は［２８］に記載の酸化物半導体膜の製造方法。
［３０］
インジウムを主成分として含む酸化物半導体膜の品質の分析方法であって、
前記酸化物半導体膜の下層面のラフネス１と、前記下層面とは反対側の上層面のラフネス２との差が、０．０６ｎｍ以下であるかを判断することを含む、
方法。
［３１］
前記酸化物半導体膜の下層面のラフネス１と、前記下層面とは反対側の上層面のラフネス２との差が、０．０６ｎｍ以下であると判断した場合に、前記酸化物半導体膜の品質が良いと評価することをさらに含む、
［３０］に記載の方法。

本発明の一側面における効果は、電界効果移動度が高い酸化物半導体膜を提供することである。

ＡＬＤ法において、それぞれＨ_２Ｏプラズマ又はＯ_２プラズマを用い、基板温度を変化させたときの酸化物半導体膜の成長量を示すグラフである。 ボトムゲート・ボトムコンタクト（ＢＧＢＣ）型のトランジスタの概略断面図である。 ボトムゲート・トップコンタクト（ＢＧＴＣ）型のトランジスタの概略断面図である。 トップゲート・ボトムコンタクト（ＴＧＢＣ）型のトランジスタの概略断面図である。 トップゲート・トップコンタクト（ＴＧＴＣ）型のトランジスタの概略断面図である。 三次元垂直チャネルオールアラウンド型のトランジスタの断面を示す概略斜視図である。 三次元垂直チャネルオールアラウンド型のトランジスタの概略断面図である。 三次元垂直チャネルオールアラウンド型のトランジスタにおけるチャネル層をスパッタ法で形成しようとした場合の酸化物半導体層の成膜結果を示す概略図である。 三次元垂直チャネルオールアラウンド型のトランジスタにおけるチャネル層をＡＬＤ法で形成した場合の酸化物半導体層の成膜結果を示す概略図である。 三次元垂直チャネルオールアラウンド型のトランジスタにおけるチャネル層である酸化物半導体膜をＡＬＤ法で成膜した場合の成膜結果を示す概略図である。 三次元垂直ゲートオールアラウンド型のトランジスタの断面を示す概略斜視図である。 三次元ゲートオールアラウンド型のトランジスタの概略断面図である。 三次元ゲートオールアラウンド型のトランジスタの製造方法の一例について説明する図である。 ＴＥＭ画像解析によるラフネス算出結果である。

以下、必要に応じて図面を参照しつつ、本発明を実施するための形態（以下、単に「本実施形態」という。）について詳細に説明するが、本発明は下記本実施形態に限定されるものではない。本発明は、その要旨を逸脱しない範囲で様々な変形が可能である。なお、図面中、同一要素には同一符号を付すこととし、重複する説明は省略する。また、上下左右等の位置関係は、特に断らない限り、図面に示す位置関係に基づくものとする。更に、図面の寸法比率は図示の比率に限られるものではない。

１．酸化物半導体膜
本実施形態の酸化物半導体膜は、インジウムを主成分として含む酸化物半導体膜であって、前記酸化物半導体膜の下層面のラフネス１と、前記下層面とは反対側の上層面のラフネス２との差が、０．０６ｎｍ以下である。

ここで、酸化物半導体膜における下層面とは、酸化物半導体膜よりも先に成膜される面、即ち、酸化物半導体膜を成膜する対象となる面との界面を意味し、その逆側の界面を上層面という。具体的には、例えば、後述する実施例の酸化物半導体膜においては、ゲート絶縁膜と酸化物半導体膜との界面は下層面、保護膜と酸化物半導体膜との界面は上層面となる。下層面及び上層面は連続した面であればよく、平面であってもよく、多段的な面であってもよく、曲面であってもよい。下層面及び上層面が巨視的には曲面であっても、後述のＴＥＭ観察を行う場合のような微視的観察においては平面とみなすことができる。

ラフネス解析については、特に限定されないが、例えば、ＴＥＭ画像を所定の閾値で二値化し、当該二値化した画像から、ラフネス解析を実施する界面を得る。具体的には、実施例に記載の方法を用いることができ、それにより算術平均粗さ（Ｒａ）を算出することができる。

酸化物半導体膜の下層面のラフネス１と、前記下層面とは反対側の上層面のラフネス２との差（以下、単に「ラフネス差」ともいう。）が、０．０６ｎｍ以下であることにより、酸化物半導体膜の電界効果移動度（以下、単に「移動度」ともいう。）が高くなるメカニズムについては、特に限定されないが、以下のように考えられる。酸化物半導体膜の下層面のラフネス１と、前記下層面とは反対側の上層面のラフネス２との差が、０．０６ｎｍ以下であることは、下層面から上層面に向かって成膜された膜が層状成長したことを意味し、層状成長によって、各層が均一に成長するため、成膜プロセス中に生じるストレスや不規則性が最小限に抑えられると考えられる。このため、結晶内の欠陥や不純物の混入が少なくなり、結晶欠陥が少ない高品質な膜が得られるため酸化物半導体膜の移動度が向上する。また、酸化物半導体膜の下層面のラフネス１と、前記下層面とは反対側の上層面のラフネス２との差が、０．０６ｎｍ以下であれば良く、０．０６ｎｍ以下の範囲におけるラフネス差の違いに基づく効果に関する議論は、測定装置の分解能およびサンプル加工による影響を受けるため困難である。また、酸化物半導体膜の下層面のラフネス１と、前記下層面とは反対側の上層面のラフネス２との差については、従来の検討では着目されてこなかったが、鋭意検討の結果、下地層のラフネス影響を受けずに、酸化物半導体膜の移動度を向上可能な酸化物半導体薄膜の膜質を表すパラメータであることを見出した。

下層面のラフネス１が１．０ｎｍ未満であることが好ましく、０．５ｎｍ以下であることがより好ましく、０．２ｎｍ以下であることがさらに好ましく、０．１５ｎｍ以下であることがさらに好ましい。また、下層面のラフネスは、特に限定されないが、例えば、０．１ｎｍ以上であってもよい。移動度は、下層面のラフネス１の値のみによって変化するものではないが、１．０ｎｍ以下であると層状成長が妨げられる要因が少なくなり、結果として移動度が向上しやすい傾向にある。

移動度をより向上させる観点からは、上層面のラフネス２が１．０ｎｍ未満であることが好ましく、０．５ｎｍ以下であることがより好ましく、０．２ｎｍ以下であることがさらに好ましい。また、上層面のラフネスは、特に限定されないが、例えば、０．１ｎｍ以上であってもよい。

ラフネス１及び２（以下、単に「ラフネス」とも称する。）は、断面ＴＥＭ観察画像を取得した上、その画像に基づき算出する。断面ＴＥＭ観察画像を取得する方法は、具体的には、実施例に記載の方法で行う。
取得した画像に基づきラフネスを算出する方法は、以下の方法により得られる。
まず、上層面と下層面の界面の輪郭線（界面プロファイル）を、それぞれデジタル画像処理ソフトを用いてｘ－ｚ座標データとして数値化した上、平均高さである基準線に対する高さの絶対値の平均としてラフネスＲａを求めることができる。具体的には以下の式（１）により算出できる。

式１

式（１）中、ｘは基準線上の位置であり、ｚ（ｘ）は位置ｘにおける基準線に対する垂直高さ、Ｌは界面の基準線の全長を意味する。尚、基準線の高さはｚ（ｘ）の平均高さとする。

本実施形態の酸化物半導体膜を、例えば、細密化する各種のメモリ用途に用いる場合、その膜厚は小さい方が好ましい。そのような観点から、膜厚は、好ましくは２０．０ｎｍ以下であり、より好ましくは１５．０ｎｍ以下であり、更に好ましくは１０．０ｎｍ以下であり、更により好ましくは１０．０ｎｍ未満であり、一層好ましくは６．０ｎｍ以下であり、より一層好ましくは５．０ｎｍ以下である。なお、膜厚の下限は、通常、１．０ｎｍ以上であってよく、２．０ｎｍ以上であってよく、３．０ｎｍ以上であってよい。

本実施形態の酸化物半導体膜の膜厚は、断面ＴＥＭにより測定することができる。具体的には、実施例に記載の方法で測定する。断面ＴＥＭによる膜厚の測定は、断面ＴＥＭ観察画像に基づき実施する。

断面ＴＥＭ観察を用いた膜厚の測定において、膜厚算出の基礎となる界面線は、測定対象とする面（例えば、結晶酸化物半導体膜の表面）に対して必ずしも平行である必要はなく、結晶酸化物半導体膜の下地層に対して平行であればよい。結晶酸化物半導体膜は金属インジウム組成が全金属組成のうち５０ａｔ％以上となる領域として、その上下の２つの界面の距離とする。また、結晶酸化物半導体膜の上層面で接するのが大気の場合、上層面を表面と定義してもよいし、上層面と下地層が平行でない場合、下層面からの垂線が上層面と交わる点までの距離を膜厚としてもよい。膜厚は３つ以上の薄片化した断面ＴＥＭサンプルから取得した平均値を用いることがよい。また、薄片化した断面ＴＥＭサンプルからの膜厚を取得する際は、２次元ＴＥＭ画像の縦方向および横方向の画像スケールが膜厚に対して１０倍以上１００倍以下となっていることが好ましい。

本実施態様の酸化物半導体膜を構成する酸化物半導体としては、インジウムを主成分として含む限り特に限定されず、半導体として機能し得る酸化物であればよい。具体的には、その酸化物半導体として、金属酸化物が挙げられる。

本明細書において、「インジウムを主成分として含む」とは、酸化物半導体膜に含まれる全金属元素に対するインジウム（以下、単に「Ｉｎ」とも称する）の原子比率（［Ｉｎ］／（［Ｉｎ］＋［Ｉｎ以外の全金属元素］）×１００）が、５０ａｔ％以上であることを意味する。酸化物半導体膜に含まれる全金属元素に対するインジウムの原子比率は、酸化物半導体膜をより好適に結晶化できる点から、５５．０ａｔ％以上、６０．０ａｔ％以上、６２．０ａｔ％以上、６５．０ａｔ％以上、７０．０ａｔ％以上、７５．０ａｔ％以上、８０．０ａｔ％以上、８５．０ａｔ％以上、９０．０ａｔ％以上、９５．０ａｔ％以上、９７．０ａｔ％以上、又は９８．０ａｔ％以上であってもよい。原子比率の上限としては、１００．０ａｔ％以下であり、９９．９ａｔ％以下であってもよく、９９．５ａｔ％以下であってもよく、９９．０ａｔ％以下であってもよく、９８．５ａｔ％以下であってもよい。

なお、本実施態様の結晶酸化物半導体膜中の各金属元素の含有量（原子比）は、特に限定されないが、例えば電子顕微鏡を用いたＴＥＭ－ＥＤＳ（Ｅｎｅｒｇｙ Ｄｉｓｐｅｒｓｉｖｅ Ｘ－ｒａｙ Ｓｐｅｃｔｒｏｓｃｏｐｙ）測定により、分析し得る。

本実施形態の酸化物半導体膜において、Ｉｎと、後述するＩｎ以外の金属元素が含まれる場合、酸化物半導体膜に含まれる全金属元素に対するインジウムの原子比率は、酸化物半導体膜をより好適に結晶化できる点から、好ましくは８０．０ａｔ％以上９９．９ａｔ％以下であり、より好ましくは８５．０ａｔ％以上９９．５ａｔ％以下であり、更に好ましくは９０．０ａｔ％以上９９．０ａｔ％以下である。

本実施形態の酸化物半導体膜では、Ｉｎ以外の金属元素が含まれていてもよい。そのような金属元素としては、特に限定されないが、例えば、Ｍｇ、Ａｌ、Ｓｉ、Ｃａ、Ｓｃ、Ｔｉ、Ｖ、Ｃｒ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｃｕ、Ｚｎ、Ｃｅ、Ｇａ、Ｇｅ、Ｙ、Ｚｒ、Ｎｂ、Ｍｏ、Ｔｃ、Ｒｕ、Ｒｈ、Ｐｄ、Ａｇ、Ｃｄ、Ｓｎ、Ｓｂ、Ｃｓ、Ｂａ、Ｌｎ（ランタノイド元素）、Ｈｆ、Ｔａ、Ｗ、Ｒｅ、Ｏｓ、Ｉｒ、Ｐｔ、Ａｕ、Ｐｂ、Ｙｂ、及びＢｉが挙げられる。金属元素は、好ましくはＧa、Ａｌ、Ｓｎ、及びＺｎから選択され、より好ましくはＧa、Ａｌ、及びＳｎから選択される。その他含まれ得る元素としては、例えば、Ｈ、Ｂ、Ｃ、Ｎ、Ｏ、Ｆ、Ｓ、Ｃｌ、Ａｒが挙げられる。本実施形態の酸化物半導体膜が含んでいてもよい金属酸化物としては、特に限定されないが、例えば、酸化インジウム（ＩＯ）、酸化インジウムガリウム（ＩＧＯ）、酸化インジウムガリウム亜鉛（ＩＧＺＯ）、酸化インジウムガリウムアルミニウム（ＩＧＡＯ）、酸化インジウムガリウムスズ亜鉛（ＩＧＴＺＯ）、及び酸化インジウムスズ亜鉛（ＩＴＺＯ）が挙げられる。

本実施態様の酸化物半導体膜は、正三価金属を含むことが好ましい。正三価金属としては、ガリウム（単に「Ｇａ」とも称する）、及びアルミニウム（単に「Ａｌ」とも称する）が好ましく、Ｇａがより好ましい。
本実施形態の酸化物半導体膜がガリウムを含む場合、酸化物半導体膜中に含まれる全金属元素に対するガリウムの原子比率（［Ｇａ］／（［Ｇａ］＋［Ｇａ以外の全金属元素］）×１００）は、酸化物半導体膜をより好適に結晶化できる点から、好ましくは０．１ａｔ％以上２０．０ａｔ％以下であり、０．５ａｔ％以上１５．０ａｔ％以下であり１．０ａｔ％以上１０．０ａｔ％以下である。
本実施形態の酸化物半導体膜がアルミニウムを含む場合、酸化物半導体膜中に含まれる全金属元素に対するアルミニウムの原子比率（［Ａｌ］／（［Ａｌ］＋［Ａｌ以外の全金属元素］）×１００）は、酸化物半導体膜をより好適に結晶化できる点から、好ましくは０．１ａｔ％以上２０．０ａｔ％以下であり、０．５ａｔ％以上１５．０ａｔ％以下であり１．０ａｔ％以上１０．０ａｔ％以下である。

本実施形態において、酸化物半導体膜がＩｎとＧａを含み、それらの原子比率が下記式（１１）を満たすことが好ましい。なお、原子比率に関する式において、「［ ］」は、各元素の濃度（例えば、ａｔｏｍ／ｃｍ^３）を示す。
０．１ａｔ％≦［Ｇａ］／（［Ｉｎ］＋［Ｇａ］）≦２０ａｔ％ …（１１）
ここで、不可避不純物、及びＯ（酸素原子）以外に、Ｃ（炭素原子）、Ｎ（窒素原子）、Ｆ（フッ素原子）、又はＨ（水素原子）を含んでもよい。上記組成範囲にすることで、Ｉｎの比率が大きくなり、３００℃程度のアニール温度でＩｎサイトへＧａが置換しビックスバイト構造へと結晶化することができる傾向にある。更に酸素との結合力の強いＧａを添加することによって、アニール後の酸素欠損を抑制し、半導体として安定な膜が形成できる傾向にある。

本実施形態において、酸化物半導体膜は、Ｂ、Ａｌ、Ｓｃ、Ｍｇ、Ｚｎ、Ｔｉ、Ｙ、Ｚｒ、Ｍｏ、Ｓｎ、Ｈｆ、Ｗ、Ｎｂ、Ｔａ、Ｇｅ、Ｓｉ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｓｍ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、及びＬｕからなる群より選ばれる少なくとも１種の元素Ｘを含み、それら元素の合計の原子比率が下記式（１２）を満たすことが好ましい。
［Ｘ］／（［Ｉｎ］＋［Ｘ］）＜１５ａｔ％ …（１２）
ここで、不可避不純物、及びＯ以外に、Ｃ、Ｎ、Ｆ、又はＨを含んでもよい。上記組成範囲にすることで、Ｉｎの比率が大きくなり、３００℃程度のアニール温度でＩｎサイトへＸが置換したビックスバイト構造へと結晶化することができる。更に酸素との結合力の強い元素Ｘを添加することによって、アニール後の酸素欠損を抑制し、半導体として安定な膜が形成できる。

本実施形態において、酸化物半導体膜は、Ｉｎと、Ｇａと、Ｂ、Ａｌ、Ｓｃ、Ｍｇ、Ｚｎ、Ｔｉ、Ｙ、Ｚｒ、Ｍｏ、Ｓｎ、Ｈｆ、Ｗ、Ｎｂ、Ｔａ、Ｇｅ、Ｓｉ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｓｍ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ及びＬｕからなる群より選ばれる少なくとも１種の元素Ｘと、からなり、Ｉｎ、Ｇａ以外の金属元素を添加元素Ｘとしたときに、原子比率が下記式（１３）及び（１４）を満たしてよい。
［Ｇａ］／（［Ｉｎ］＋［Ｇａ］＋［Ｘ］）＜２２．５ａｔ％ …（１３）
［Ｘ］／（［Ｉｎ］＋［Ｇａ］＋［Ｘ］）＜８．０ａｔ％ …（１４）
ここで、不可避不純物、及びＯ以外に、Ｃ、Ｎ、Ｆ、又はＨを含んでもよい。上記組成範囲にすることで、Ｉｎの比率が大きくなり、３００℃程度のアニール温度でＩｎサイトへＧａが置換したビックスバイト構造へと結晶化することができる。また、酸素との結合力の強い添加元素Ｘを添加することによって、更にアニール後の酸素欠損を抑制し、半導体として安定な膜が形成できる。

本実施形態において、酸化物半導体膜は、金属元素としてＩｎと、Ｓｎと、Ｂ、Ａｌ、Ｓｃ、Ｍｇ、Ｚｎ、Ｔｉ、Ｙ、Ｚｒ、Ｍｏ、Ｈｆ、Ｗ、Ｎｂ、Ｔａ、Ｇｅ、Ｓｉ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｓｍ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ及びＬｕからなる群より選ばれる少なくとも１種の元素Ｘと、からなり、Ｉｎ、及びＳｎ以外の金属元素を元素Ｘとしたときに、原子比率が下記式（１５）及び（１６）を満たしてよい。
［Ｓｎ］／（［Ｉｎ］＋［Ｓｎ］＋［Ｘ］）＜２０ａｔ％ …（１５）
［Ｘ］／（［Ｉｎ］＋［Ｓｎ］＋［Ｘ］）＜８．０ａｔ％ …（１６）
ここで、不可避不純物、及びＯ以外に、Ｃ、Ｎ、Ｆ、又はＨを含んでもよい。このような組成範囲にすることで、Ｉｎの比率が大きくなり、３００℃の様な低温のアニールでもＩｎサイトへＳｎが置換したビックスバイト構造へと結晶化することができる。Ｓｎはイオン半径が大きく、Ｉｎとの軌道の重なりが大きいため、高移動度を保つことができる。また酸素との結合力の強い元素Ｘを添加することによって、更にアニール後の酸素欠損を抑制し、半導体として安定な膜が形成できる。

本実施態様において、酸化物半導体膜は、金属元素としてＩｎと、Ｚｎと、Ｂ、Ａｌ、Ｓｃ、Ｍｇ、Ｔｉ、Ｙ、Ｚｒ、Ｍｏ、Ｈｆ、Ｗ、Ｎｂ、Ｔａ、Ｇｅ、Ｓｉ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｓｍ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ及びＬｕからなる群より選ばれる少なくとも１種の元素Ｘと、からなり、Ｉｎ及びＺｎ以外の金属元素を元素Ｘとしたときに、原子比率が下記式（１７）及び（１８）を満たしてよい。
［Ｚｎ］／（［Ｉｎ］＋［Ｚｎ］＋［Ｘ］）＜１２ａｔ％ …（１７）
［Ｘ］／（［Ｉｎ］＋［Ｚｎ］＋［Ｘ］）＜８．０ａｔ％ …（１８）
ここで、不可避不純物、及びＯ以外に、Ｃ、Ｎ、Ｆ、又はＨを含んでもよい。上記組成範囲にすることで、Ｉｎの比率が大きくなり、３００℃程度のアニール温度でＩｎサイトへＺｎが置換したビックスバイト構造へと結晶化することができる。Ｚｎを添加することで成膜直後の膜をアモルファス状態にすることができ、トランジスタ等の半導体デバイス作製時の酸による半導体パターニング時に、残渣なく加工することができる。更に酸素との結合力の強い元素Ｘを添加することによって、アニール後の酸素欠損を抑制し、半導体として安定な膜が形成できる。

本実施形態において、酸化物半導体膜において、電子線回折における電子線回折スポットもしくは断面が、ビックスバイト構造を示すことが好ましい。電子線回折における電子線回折スポットについては、実施例に記載の方法、及び条件で取得し、ビックスバイト構造の有無を判定する。

また、本実施形態において、ビックスバイト構造の有無の判定は、Ｘ線回折法（ＸＲＤ）におけるＸ線回折パターンを用いてもよいが、その場合、Ｘ線回折パターンがビックスバイト構造を示さなくても、電子線回折スポットがビックスバイト構造を示せば、ビックスバイト構造を有していると判定できる。

本実施態様の酸化物半導体膜が、ビックスバイト構造を示すことにより、キャリア濃度がより低減されており、移動度がより高いという効果が得られる傾向にある。

本実施形態の酸化物半導体膜は、トランジスタとして良好に動作する観点から、移動度が、好ましくは７０．０ｃｍ^２／Ｖｓ以上であり、より好ましくは８０ｃｍ^２／Ｖｓ以上であり、更に好ましくは１００ｃｍ^２／Ｖｓ以上であり、特に好ましくは１２０ｃｍ^２／Ｖｓ以上である。酸化物半導体膜の移動度の測定は、実施例に記載の方法で行う。移動度の上限は、特に限定されないが、例えば、３００ｃｍ^２／Ｖｓ以下であってもよい。

２．酸化物半導体膜の製造方法
本実施形態の酸化物半導体膜の製造方法は、特に限定されないが、従来公知の方法を用いることができる。そのような方法としては、例えば、ＤＣスパッタリング、ＡＣスパッタリング、ＲＦスパッタリング、ＩＣＰスパッタリング、反応性スパッタリング、イオンプレーティング、ＡＬＤ（原子層堆積法）、ＰＬＤ、ＭＯ－ＣＶＤ、ＩＣＰ－ＣＶＤ、ゾルゲル法、塗布法、及びミストＣＶＤが挙げられる。それらの中でも、酸化物半導体膜を、スパッタリング法、又は原子層堆積法（ＡＬＤ）により成膜する工程を用いることが好ましく、原子層堆積法（ＡＬＤ）により成膜する工程を用いることがより好ましい。即ち、本実施形態においては、原子層堆積法（ＡＬＤ）で成膜された酸化物半導体膜であることがより好ましい。また、本実施形態の酸化物半導体膜の製造方法は、インジウム含有前駆体を使用して原子層堆積法により酸化物半導体膜を成膜する成膜工程を含むことが好ましい。
まず、ＡＬＤによる酸化物半導体膜の製造方法について説明し、スパッタリング法については、後述する。

２．１．原子層堆積法
原子層堆積法（ＡＬＤ）とは、酸化物半導体膜を構成する金属元素を含む原料（前駆体、又はプリカーサということがある）と酸化剤とを交互に基板表面に暴露させる工程を１サイクルとし、１サイクルで１層の原子層を形成し、所望の膜厚になるまでこのサイクルを繰り返すことで酸化物半導体膜を成膜する薄膜形成方法である。ＡＬＤの具体的な工程については後述する。

ＡＬＤによれば、数ｎｍの超薄膜を正確に制御された手法により堆積させることが可能である。それゆえ、ＡＬＤは、近年開発された三次元垂直チャネル型トランジスタメモリ等の製造にも適した酸化物半導体膜の成膜方法である。

一般に、ＡＬＤの１回の原子層堆積サイクルは、次の４つのステップ（１）～（４）を含む。
（１）原料である前駆体（プリカーサ）を収容した容器で前駆体を気化させてチャンバーに導入し、所定の系圧をかけて所定時間、基板表面又は膜表面のＯＨ基と反応させ、単分子を吸着させる。前駆体の蒸気圧が低い場合には、前駆体を収容した容器を加熱して気化を促進してもよく、前駆体の蒸気圧が高い場合には、前駆体を収容した容器を冷却して気化を抑制して調整してもよい。
（２）不活性ガスによるパージにより、未反応原料や副生したガスをチャンバーから除去させ、１層の原子層を堆積させる。
（３）反応性ガスを、チャンバーに導入し、熱やプラズマ等を用いて前駆体の金属を酸化する。
（４）不活性ガスによるパージにより、未反応の酸化剤や副生したガスを除去する。
ステップ（４）の後、ステップ（１）に戻り、ステップ（１）～（４）を所望の膜厚となるまで繰り返す。

本実施形態においては、周知のＡＬＤ装置を用いることができる。具体的には、例えば、プリカーサをバブリング供給することのできる装置や、気化室を有する装置が挙げられる。また、反応性ガス（酸化剤）に対してプラズマ処理等を行うことのできる装置が挙げられる。なお、成膜チャンバーを備えた枚葉式装置に限らず、バッチ炉を用いた多数枚同時処理可能な装置を用いることもできる。

ＡＬＤプリカーサの種類としては、例えば、有機金属（例えば、ＡｌＭｅ_３）、金属水素化物（例えば、ＡｓＨ_３）、金属アルコキシド（例えば、Ｔｉ（ＯＣＨＭｅ_２）_４）、金属アミド（例えば、Ｔｉ（ＮＭｅ_２）_４）、β－ジケトネート（例えば、Ｃｏ（ａｃａｃ）_２、コバルト(II)アセチルアセトナート）、メタロセン（例えば、ＭｇＣｐ_２）、及び金属アミジネートが挙げられる。
ＡＬＤプリカーサとして用いられる金属化合物は、各種のものが市販されており、目的とする酸化物半導体膜を形成できるプリカーサ及び酸化剤を選択すればよい。目的の酸化物半導体膜を形成可能なプリカーサが市販されていない場合、新規合成してもよい。

インジウムを含む層（例えば、酸化インジウム（Ｉｎ_２Ｏ_３）の層）をＡＬＤによって堆積させるために用いるインジウム含有前駆体（プリカーサ）としては、例えば、インジウムトリクロリド（ＩｎＣｌ_３）、トリメチルインジウム（ＴＭＩ）、トリエチルインジウム（ＴＥＩｎ）、シクロペンタジエニルインジウム（Ｉ）（ＩｎＣｐ）、エチルシクロペンタジエニルインジウム（Ｉ）（ＩｎＥｔＣｐ）、インジウムアセチルアセトナート（Ｉｎ（ａｃａｃ）_３）、インジウム２，２，６，６－テトラメチル－３，５－ヘプタネジオナート（Ｉｎ（ｔｍｈｄ）_３）、インジウム－トリス－グアニジネート（例えば、トリス－Ｎ，Ｎ－ジメチル－Ｎ’，Ｎ’’－ジイソプロピルグアニジネートインジウム（Ｉｎ［（ｉ－ＰｒＮ）_２ＣＮＲ_２］_３、Ｒ＝Ｍｅ）、ジエチル［ビス－（トリメチルシリル）アミド］インジウム（Ｅｔ_２ＩｎＮ（ＴＭＳ）_２）、ジエチル［１，１，１－トリメチル－Ｎ－（トリメチルシリル）シラナミナート］インジウム（ＩＮＣＡ）、［３－（ジメチルアミノ）プロピル］ジメチルインジウム（ＤＡＤＩ）、Ｎ，Ｎ－ジメチルブチルアミントリメチルインジウム（ＤＡＴＩ）、（１－ジメチルアミノ－２－メチル－２－プロポキシ）インジウム（Ｉｎ（ｄｍａｍｐ）_３）、ジメチル（Ｎ－エトキシ－２，２－ジメチルプロパナミド）インジウム（Ｍｅ_２Ｉｎ（ＥＤＰＡ））、及びトリス（Ｎ，Ｎ’－ジイソプロピルアセトアミジネート）インジウム（ＩＩＩ）が挙げられる。
これらのＡＬＤプリカーサは、単独で用いてもよいし、２種以上を組み合わせて用いてもよい。

ガリウムを含む層（例えば、酸化ガリウムの層）をＡＬＤによって堆積させるために用いるガリウム含有前駆体（プリカーサ）としては、例えば、トリメチルガリウム（ＴＭＧ）、トリエチルガリウム（ＴＥＧ）、ガリウムトリイソプロポキシド（Ｇａ（ＯＣＨ（ＣＨ_３）_２）_３）、ガリウムトリメトキシド（Ｇａ（ＯＣＨ_３）_３）、ガリウムトリクロリド（ＧａＣｌ_３）、ガリウムジクロリドジメチルアミド（ＧａＣｌ_２（Ｎ（ＣＨ_３）_２））、ガリウムアセチルアセトナート（Ｇａ（ａｃａｃ）_３）、ガリウムトリイミド（Ｇａ（ＮＲ）_３、ここでＲは有機基）、ガリウムトリス（２，２，６，６－テトラメチル－３，５－ヘプタネジオナート）（Ｇａ（ｔｍｈｄ）_３）、シクロペンタジエニルガリウムエチルシクロペンタジエニル（ＧａＥｃＣｐ）、シクロペンタジエニルガリウム（Ｉ）（ＧａＣｐ）、及びエチルシクロペンタジエニルガリウム（Ｉ）（ＧａＥｔＣｐ）が挙げられる。
これらのＡＬＤプリカーサは、単独で用いてもよいし、２種以上を組み合わせて用いてもよい。

前駆体の蒸気圧及び分解温度（ＡＬＤウインド）の点から、インジウム含有前駆体（プリカーサ）としては、トリエチルインジウム（ｔｒｉｅｔｈｙｌ ｉｎｄｉｕｍ）を用いることが好ましい。

更に酸化物半導体膜を構成する金属カチオンについて、Ｉｎを主成分とする場合、添加物としてその他の金属カチオンを含むプリカーサを用いて薄膜を形成してもよい。

プリカーサとしては、例えば、アルキル化合物、アルコール化合物、グリコール化合物、β－ジケトン化合物、シクロペンタジエン化合物、及び有機アミン化合物等の有機配位子として用いられる化合物からなる群より選ばれる少なくとも１種とインジウム又は金属カチオンとの化合物が挙げられる。

金属カチオンとしては、例えば、リチウム、ナトリウム、カリウム、マグネシウム、カルシウム、ストロンチウム、バリウム、チタニウム、ジルコニウム、ハフニウム、バナジウム、ニオブ、タンタル、クロム、モリブデン、タングステン、マンガン、鉄、ルテニウム、コバルト、ロジウム、イリジウム、ニッケル、パラジウム、白金、銅、銀、金、亜鉛、ホウ素、アルミニウム、ケイ素、インジウム、ガリウム、ゲルマニウム、スズ、鉛、アンチモン、ビスマス、スカンジウム、ルテニウム、イットリウム、ランタン、セリウム、プラセオジム、ネオジム、プロメチウム、サマリウム、ユウロピウム、ガドリニウム、テルビウム、ジスプロシウム、ホルミウム、エルビウム、ツリウム、イッテルビウム、及びルテチウムが挙げられる。

更に、インジウムを含む金属カチオンに対して配位する化合物としては、以下が挙げられる。中心金属の価数に応じて、以下の配位種の中から複数が配位するが、複数の配位種は同一化合物であってもよく、複数の互いに異なる配位種が組み合わさってもよい。

アルキル化合物としては、例えば、メチル、エチル、プロピル、イソプロピル、ブチル、第２ブチル、イソブチル、第３ブチル、ペンチル、イソペンチル、及び第３ペンチルが挙げられる。

アルコール化合物としては、例えば、メタノール、エタノール、プロパノール、イソプロピルアルコール、ブタノール、第２ブチルアルコール、イソブチルアルコール、第３ブチルアルコール、ペンチルアルコール、イソペンチルアルコール、及び第３ペンチルアルコール等のアルキルアルコール類；２－メトキシエタノール、２－エトキシエタノール、２－ブトキシエタノール、２－（２－メトキシエトキシ）エタノール、２－メトキシ－１－メチルエタノール、２－メトキシ－１，１－ジメチルエタノール、２－エトキシ－１，１－ジメチルエタノール、２－イソプロポキシ－１，１－ジメチルエタノール、２－ブトキシ－１，１－ジメチルエタノール、２－（２－メトキシエトキシ）－１，１－ジメチルエタノール、２－プロポキシ－１，１－ジエチルエタノール、２－ｓ－ブトキシ－１，１－ジエチルエタノール、及び３－メトキシ－１，１－ジメチルプロパノール等のエーテルアルコール類；ジメチルアミノエタノール、エチルメチルアミノエタノール、ジエチルアミノエタノール、ジメチルアミノ－２－ペンタノール、エチルメチルアミノ－２－ペンタノール、ジメチルアミノ－２－メチル－２－ペンタノール、エチルメチルアミノ－２－メチル－２－ペンタノール、及びジエチルアミノ－２－メチル－２－ペンタノール等のジアルキルアミノアルコール類が挙げられる。

グリコール化合物としては、例えば、１，２－エタンジオール、１，２－プロパンジオール、１，３－プロパンジオール、２，４－ヘキサンジオール、２，２－ジメチル－１，３－プロパンジオール、２，２－ジエチル－１，３－プロパンジオール、１，３－ブタンジオール、２，４－ブタンジオール、２，２－ジエチル－１，３－ブタンジオール、２－エチル－２－ブチル－１，３－プロパンジオール、２，４－ペンタンジオール、２－メチル－１，３－プロパンジオール、２－メチル－２，４－ペンタンジオール、２，４－ヘキサンジオール、及び２，４－ジメチル－２，４－ペンタンジオールが挙げられる。

β－ジケトン化合物としては、例えば、アセチルアセトン、ヘキサン－２，４－ジオン、５－メチルヘキサン－２，４－ジオン、ヘプタン－２，４－ジオン、２－メチルヘプタン－３，５－ジオン、５－メチルヘプタン－２，４－ジオン、６－メチルヘプタン－２，４－ジオン、２，２－ジメチルヘプタン－３，５－ジオン、２，６－ジメチルヘプタン－３，５－ジオン、２，２，６－トリメチルヘプタン－３，５－ジオン、２，２，６，６－テトラメチルヘプタン－３，５－ジオン、オクタン－２，４－ジオン、２，２，６－トリメチルオクタン－３，５－ジオン、２，６－ジメチルオクタン－３，５－ジオン、２，９－ジメチルノナン－４，６－ジオン、２－メチル－６－エチルデカン－３，５－ジオン、及び２，２－ジメチル－６－エチルデカン－３，５－ジオン等のアルキル置換β－ジケトン類；１，１，１－トリフルオロペンタン－２，４－ジオン、１，１，１－トリフルオロ－５，５－ジメチルヘキサン－２，４－ジオン、１，１，１，５，５，５－ヘキサフルオロペンタン－２，４－ジオン、及び１，３－ジパーフルオロヘキシルプロパン－１，３－ジオン等のフッ素置換アルキルβ－ジケトン類；１，１，５，５－テトラメチル－１－メトキシヘキサン－２，４－ジオン、２，２，６，６－テトラメチル－１－メトキシヘプタン－３，５－ジオン、及び２，２，６，６－テトラメチル－１－（２－メトキシエトキシ）ヘプタン－３，５－ジオン等のエーテル置換β－ジケトン類が挙げられる。

シクロペンタジエン化合物としては、例えば、シクロペンタジエン、メチルシクロペンタジエン、エチルシクロペンタジエン、プロピルシクロペンタジエン、イソプロピルシクロペンタジエン、ブチルシクロペンタジエン、第２ブチルシクロペンタジエン、イソブチルシクロペンタジエン、第３ブチルシクロペンタジエン、ジメチルシクロペンタジエン、及びテトラメチルシクロペンタジエンが挙げられる。

有機アミン化合物としては、例えば、メチルアミン、エチルアミン、プロピルアミン、イソプロピルアミン、ブチルアミン、第２ブチルアミン、第３ブチルアミン、イソブチルアミン、ジメチルアミン、ジエチルアミン、ジプロピルアミン、ジイソプロピルアミン、エチルメチルアミン、プロピルメチルアミン、及びイソプロピルメチルアミンが挙げられる。

その他、金属カチオンに対して、塩化物又はフッ化物が配位してもよいし、塩化物又はフッ化物と上記金属カチオンに配位する化合物との組み合わせであってもよい。また、上記金属カチオンに配位する化合物の水素の一部又は全部が塩素又はフッ素で置き換わってもよい。

これらのプリカーサのうち、トリメチルアルミニウム、トリメチルガリウム、トリエチルガリウム、ジメチル亜鉛、及びジエチル亜鉛は、インジウム系のプリカーサと組み合わることでより優れた酸化物半導体膜が成膜できる。

上記した化合物が配位したプリカーサは、当該技術分野において公知のものであり、その製造方法も公知である。製造方法の一例を挙げれば、例えば、有機配位子としてアルコール化合物を用いた場合、先に述べた金属の無機塩又はその水和物と、該アルコール化合物のアルカリ金属アルコキシドとを反応させることによって、プリカーサを製造することができる。ここで、金属の無機塩又はその水和物としては、例えば、金属のハロゲン化物、及び硝酸塩が挙げられる。アルカリ金属アルコキシドとしては、例えば、ナトリウムアルコキシド、リチウムアルコキシド、及びカリウムアルコキシドが挙げられる。

ＡＬＤで用いる酸化剤としては、例えば、Ｈ_２Ｏ、Ｏ_２、Ｏ_３、Ｏ_２プラズマ、Ｈ_２Ｏプラズマ、及び過酸化水素（Ｈ_２Ｏ_２）が挙げられる。これらの酸化剤は単独で用いてもよいし、２種以上を組み合わせて用いてもよい。

２種以上の酸化剤を用いる場合、２種以上の酸化剤を同時に用いてもよいし、２種以上の酸化剤を変更しながら個別に用いてもよい。例えば、酸化剤としてＯ_２プラズマとＨ_２Ｏプラズマの２種類を用いることにより、Ｏ_２プラズマを用いた場合に得られる高移動度と、Ｈ_２Ｏプラズマを用いた場合に得られる炭素濃度低下や熱処理に対する移動度の安定性向上効果という両方の利点を活かすことができる。２種以上の酸化剤を用いることにより、高移動度と低炭素濃度を調整できる。目的とする効果に応じて、Ｏ_２プラズマとＨ_２Ｏプラズマの使用割合や、使用順序、サイクル数等を適宜選択すればよい。

前駆体（プリカーサ）及び酸化剤の種類については上述したとおりである。
酸化物半導体薄膜の電気特性及び機能性の観点から、本実施形態においては、インジウム含有前駆体に加え、ガリウム含有前駆体を用いることが好ましく、トリエチルインジウムに加え、ガリウム含有前駆体を用いることがより好ましい。

ステップ（１）における系（成膜チャンバー内）の圧力は、前駆体の種類や基板温度等に応じて適宜設定すればよく、通常１Ｐａ以上１０，０００Ｐａ以下であり、好ましく１０Ｐａ以上１，０００Ｐａ以下であり、より好ましくは５０Ｐａ以上５００Ｐａ以下であり、更に好ましくは８０Ｐａ以上１２０Ｐａ以下である。

前駆体を気化させるには、前駆体を収容した容器を、必要に応じて当該前駆体が充分に気化する温度で加熱すればよい。蒸気圧が高い前駆体を用いる場合には、必要に応じて前駆体を収容した容器を冷却すればよい。一実施形態においては、前記インジウム含有前駆体（例えば、トリエチルインジウム）を収容した容器を、通常２５℃以上１５０℃以下の範囲で加熱する。上記温度は、好ましくは５０℃以上１５０℃以下であり、より好ましくは７５℃以上１２５℃以下である。

本実施形態において、成膜時の基板温度は、通常５０℃以上６００℃以下の範囲内であり、好ましくは８５℃以上５００℃以下であり、より好ましくは８０℃以上３５０℃以下であり、更に好ましくは１００℃以上２５０℃以下である。

なお、ＡＬＤプロセス１サイクル当たりの酸化物半導体膜の成長量は、成膜時に用いる前駆体、及び反応性ガスの種類、並びに成膜時の基板温度により異なる。Ｈ_２Ｏプラズマ及びＯ_２プラズマを用い、基板温度を変化させたときの酸化物半導体膜の成長量を図１に示す。成膜時の基板温度は膜の成長量が安定している範囲であることが好ましい。図１のグラフから、Ｈ_２Ｏプラズマ及びＯ_２プラズマを用いる場合には、成膜時の基板温度は１００℃以上１５０℃以下の範囲において、成長量が安定しており、好適であることがわかる。また、この成長量が安定している温度範囲をＡＬＤウインドと呼ぶ。

ＡＬＤプロセス１サイクルあたりの成長量は、Ｇｒｏｗｔｈ ｐｅｒ ｃｙｃｌｅ（ＧＰＣ）と呼ばれ、例えば、３０サイクル分のＡＬＤサイクルを繰り返した際の酸化物半導体の膜厚を測定することで算出することができる。ここで、ＧＰＣはプリカーサと酸化剤及び基板温度の組み合わせによって変化するし、基板種あるいは下地層の状況が異なっても変化する。
それ故、上記サイクル回数は、用いる前駆体及び酸化剤の種類並びにその組合せ、基板の種類、成膜時の基板温度、所望の膜厚等の多数の因子に依存して変化するため、これらの因子を勘案して適宜設定することができる。

また、酸化剤としてＯ_３を用いる場合には、成膜時の基板温度は、好ましくは１００℃超であり、より好ましくは１１０℃以上２５０℃以下であり、更に好ましくは１２０℃以上２３０℃以下であり、更により好ましくは１３０℃以上２２０℃以下である。

未反応原料及び未反応の酸化剤をパージする不活性ガスとしては、例えば、アルゴン、及び窒素が挙げられ、本実施形態においてはアルゴン又は窒素が好ましい。

上記ステップ（３）において、本実施形態では、反応性ガス（酸化剤）のプラズマを発生させることが好ましい。

２．２．スパッタリング法
本実施形態に係る酸化物半導体膜の製造方法の一例としては、スパッタリングターゲットを用い、スパッタリングにより酸化物半導体膜を成膜する工程を有する製造方法が挙げられる。スパッタリングによる成膜工程では、不純物ガスを実質的に含まないアルゴン、酸素、水素、水蒸気、及び窒素からなる群より選ばれる少なくとも１種のガスをスパッタガスとして用いる。スパッタガス中に含まれる「不純物」は、意図的に添加しない元素であって、スパッタ性能に実質的な影響を与えない微量元素を意味する。

スパッタリング法によって得られる酸化物膜の原子組成比は、スパッタリングターゲットにおける酸化物焼結体の原子組成比を反映する。そのため、所望の酸化物膜の原子組成比と同様の原子組成比を有する酸化物焼結体を含むスパッタリングターゲットを用いて成膜することが好ましい。したがって、本実施形態に係る酸化物半導体膜における各原子の含有量の記載は、スパッタリングターゲットにおける酸化物焼結体における各原子の含有量の記載として援用できる。

スパッタリング法に用いられるターゲットは、不純物金属が５００ｐｐｍ以下であることが好ましく、１００ｐｐｍ以下であることがより好ましい。特に４価のＳｎは、ターゲット中の含有量を５００ｐｐｍ以下、より好ましくは１００ｐｐｍ以下とすることで、ターゲット中に含まれるＳｎが酸化物膜中に不純物として残留しても、本実施形態の酸化物半導体膜においては電子散乱源とならず、良好なＴＦＴ特性が得られる。ターゲット中の不純物金属の含有量は、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）－ＭＳ（Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）により測定できる。ターゲット中に含まれる「不純物」は、原料や製造工程で混入する、意図的に添加しない元素であって、ターゲット及び半導体の性能に実質的な影響を与えない微量元素を意味し、「不純物金属」は、「不純物」としての元素のうち金属元素であるものを意味する。

スパッタリング法による成膜工程では、例えば、基板、バッファ層、絶縁層等、ＴＦＴを構成する下部層等に、Ｉｎを主成分とする酸化物半導体膜を成膜することで製造できる。成膜方法は、特に限定されないが、例えば、ＤＣスパッタリング、ＡＣスパッタリング、ＲＦスパッタリング、ＩＣＰスパッタリング、及び反応性スパッタリングが挙げられる。スパッタリングによって成膜を行う場合、本実施形態に係るスパッタリングターゲットを用いたプレーナー式のスパッタリングカソードの装置、もしくはロータリー式スパッタリングカソードの装置によって、不純物ガスを実質的に含まないアルゴン、酸素、水素、水蒸気、及び窒素からなる群より選ばれる少なくとも１種のガスをスパッタガスとして用いて、スパッタリングにより酸化物半導体膜を成膜することが好ましい。

スパッタガスが「不純物ガスを実質的に含まない」とは、ガスの挿入に伴う吸着水の持ち込み、及びチャンバーのリークや吸着ガス等の排除できないガス（不可避不純物ガス）を除き、使用するガス以外の不純物ガスを積極的に投入しないことを意味する。本実施形態において、スパッタガスとしては、例えば、市販の高純度アルゴン及び高純度酸素の混合ガスを用いることができる。不純物は、可能であれば、スパッタガスから排除することが好ましい。

スパッタガス中の不純物ガスの割合は、０．１０体積％以下であることが好ましく、０．０５体積％以下であることがより好ましい。不純物ガスの割合が０．１０体積％以下であれば、酸化物膜の結晶化が問題なく進行する。
高純度アルゴン及び高純度酸素の純度は、９９．００体積％以上が好ましく、９９．９０体積％以上がより好ましく、９９．９９体積％以上であることが更に好ましい。

一例として、アルゴン及び酸素を使用する場合の混合ガス中の酸素分圧は、０．００体積％超、３０．００体積％以下であることが好ましく、０．００体積％超、１０．００体積％以下であることがより好ましい。酸素分圧が０．００体積％超、３０．００体積％以下であれば、加熱時に容易に結晶化して半導体化する。酸素分圧を変えることによって、酸化物膜の酸化度合い、即ち、結晶化度合いを調節できる。酸素分圧は、必要に応じて適宜選択すればよい。

一例としてアルゴン及び水蒸気を使用する場合の混合ガス中の水分圧は、０．０３体積％超、１０．００体積％以下であることが好ましく、０．０３体積％超、５．００体積％以下であることがより好ましい。水分圧が０．０３体積％超、５．００体積％以下であれば、加熱時に容易に結晶化して半導体化する。また、水の代わりに水素と酸素の混合ガスを用いてもよい。

スパッタ中の磁束密度は、３００Ｇ以上であることが好ましく、７００Ｇ以上であることがより好ましい。スパッタ中の磁束密度が７００Ｇ以上であれば、スパッタ成膜時のプラズマの密度をより高めることができ、酸化物膜の密度がより高まり、パターニング後の加熱処理によってより良好な酸化物半導体膜が得られる。
スパッタ中の磁束密度が７００Ｇ以未満あってもスパッタ時の出力密度を２．５ｋＷ／ｃｍ^２以上にすることでスパッタ成膜時のプラズマの密度を高めることができ、結果として良好な酸化物半導体膜が得られる。

スパッタリングによる成膜工程では、スパッタリングターゲットをＲＦマグネトロンスパッタリング装置又はＤＣマグネトロンスパッタリング装置に装着してスパッタリングすることが好ましい。

本実施形態の結晶酸化物半導体膜の製造方法において、上記の原子層堆積法、又はスパッタリング法等により酸化物半導体膜を成膜した後に、酸化物半導体膜を加熱するポストアニールを実施してもよい。本実施形態の結晶酸化物半導体膜の製造方法は、成膜工程により非晶質の酸化物半導体膜を成膜した後にポストアニールを実施して、酸化物半導体膜を結晶化させてもよい。あるいは、ポストアニールなしで結晶酸化物半導体を形成してもよく、結晶酸化物半導体を形成した後にポストアニールを行い結晶酸化物半導体の結晶性を調整してもよい。

ポストアニールは、酸化物半導体膜の成膜後に実施すればよく、酸化物半導体膜上に他の層（例えば後述の絶縁膜）を成膜した後に実施してもよい。ポストアニール前の酸化物半導体の状態は、非晶質でも結晶性でもよい。ポストアニール雰囲気は、窒素又は酸素を含んでいてよく、真空下又は大気下であってよい。ポストアニール温度は、好ましくは２５０℃以上６００℃以下、より好ましくは３００℃以上５００℃以下、さらに好ましくは３５０℃以上４５０℃以下である。ポストアニール時間は５分以上３時間以内、好ましくは３０分以上２時間以内である。

３．トランジスタ
本実施形態のトランジスタは、基板上に、本実施形態の酸化物半導体膜からなる層（以下、単に「酸化物半導体層」とも称する）と、絶縁膜と、電極とを、備える。本実施形態の酸化物半導体層は、トランジスタにおけるチャネル層として機能する。

トランジスタは、酸化物半導体層を有していれば、いかなる構造のトランジスタであってもよい。トランジスタとしては、例えば、図２Ａ～２Ｄ、図３Ａ及び３Ｂ、並びに図４Ａ及び４Ｂに示す構造が挙げられる。

一実施形態においては、トランジスタは、ボトムゲート・トップコンタクト型である。一実施形態においては、トランジスタは、トップゲート・トップコンタクト型である。一実施形態においては、トランジスタは、三次元垂直チャネル型である。

ボトムゲート・トップコンタクト型としては、例えば、図２Ａの概略断面図に示すボトムゲート・ボトムコンタクト（ＢＧＢＣ）型のトランジスタ、及び図２Ｂの概略断面図に示すボトムゲート・トップコンタクト（ＢＧＴＣ）型のトランジスタが挙げられる。トップゲート・トップコンタクト型としては、例えば、図２Ｃの概略断面図に示すトップゲート・ボトムコンタクト（ＴＧＢＣ）型のトランジスタ、及び図２Ｄの概略断面図に示すトップゲート・トップコンタクト（ＴＧＴＣ）型のトランジスタが挙げられる。また、ゲート電極を複数持つデュアル（ダブル）ゲート型やマルチゲート型のトランジスタが挙げられ、本明細書中において説明するトランジスタと同様の効果を奏し得る。

図２Ａ～２Ｄの概略断面図に示すとおり、これらのトランジスタでは、通常、基板１と、ゲート電極２と、第１絶縁膜３と、ソース電極４と、ドレイン電極５と、酸化物半導体層６とを備えている。また、これらのトランジスタでは、第２絶縁層膜７を備えていてもよい（図２Ｃ及び２Ｄでは、第２絶縁層膜７を図示していない）。これらのトランジスタでは、ソース電極４をドレイン電極５として、ドレイン電極５をソース電極４としてもよい。

第１絶縁膜３は、ゲート電極２と、酸化物半導体層６との間に位置する。第１絶縁膜３は、ゲート絶縁膜として機能する。ソース電極４及びドレイン電極５は、少なくとも酸化物半導体層６と接している。酸化物半導体層６はチャネルとして機能する。第２絶縁層膜７を備える場合、その第２絶縁層７は、第１絶縁膜３に対して結晶酸化酸化物半導体層６の反対側に位置して、結晶酸化酸化物半導体層７と接する。第２絶縁層膜７は酸化物半導体層６の保護膜として機能し得る。第２絶縁層７は、酸化ガリウムを含むことが好ましい。

トランジスタは、酸化物半導体層６と、第１絶縁膜３と、第２絶縁膜７と、ゲート電極２とを備え、第１絶縁膜３が、ゲート電極２と酸化物半導体層６との間に位置し、第２絶縁膜７が、第１絶縁膜３に対して酸化物半導体層６の反対側に位置して、酸化物半導体層６と接し、第２絶縁膜７が、酸化ガリウムを含むことが好ましい。

三次元垂直チャネル型としては、例えば、図３Ａ及び３Ｂの概略断面図に示す三次元垂直チャネルオールアラウンド型のトランジスタ、並びに図４Ａ及び４Ｂの概略断面図に示す三次元垂直ゲートオールアラウンド型のトランジスタが挙げられる。図３Ａ及び３Ｂ、並びに図４Ａ及び４Ｂにおいて、図２Ａ～２Ｄと同符号は同構成を示しており、特に断りのない限りは、図２Ａ～２Ｄについてした説明が援用される。また、図３Ａ及び３Ｂ、並びに図４Ａ及び４Ｂについてした説明は、特に断りのない限りは、図２Ａ～２Ｄにも援用される。また、その他の三次元垂直チャネル型としては、例えば、ＦｉｎＦＥＴ型、トレンチゲート型、又はＣＦＥＴ型のトランジスタが挙げられ、本明細書中において説明するトランジスタと同様の効果を奏し得る。

図３Ａ及び図３Ｂに示すように、三次元垂直チャネルオールアラウンド型のトランジスタは、通常、ゲート電極２と、ソース電極４と、ドレイン電極５と、酸化物半導体層６と、第１絶縁膜３と、第２絶縁膜７とを備えている。これらのトランジスタでは、ソース電極４をドレイン電極５として、ドレイン電極５をソース電極４としてもよい。

ゲート電極２の少なくとも一部は、ソース電極４とドレイン電極５との間に位置する。ゲート電極２の少なくとも一部は、ソース電極４のドレイン電極５とは反対側、又はドレイン電極５のソース電極４とは反対側に位置してよい。
第２絶縁膜７は、ソース電極４とドレイン電極５との間に位置する。ここでは、ソース電極４及びドレイン電極５は、第２絶縁膜７を介して積層されている。これにより、ソース電極４とドレイン電極５とが、第２絶縁膜７によって電気的に絶縁される。ここで、第２絶縁膜７は層間絶縁膜として機能する。
ゲート電極２は、酸化物半導体層６と接触せずに隣り合うように設けられている。具体的には、ゲート電極２は、第１絶縁膜３を介して、酸化物半導体層６と隣り合う。第１絶縁膜３は、ゲート電極２と酸化物半導体層６との間に設けられることで、ゲート電極２と酸化物半導体層６とを絶縁してよい。

酸化物半導体層６は、少なくとも第２絶縁膜７を貫通し、ソース電極４とドレイン電極５とを接続するように設けられる。
ここでは、酸化物半導体層６は、ソース電極４、第２絶縁膜７をこの順で貫通して柱状に設けられている。柱状の酸化物半導体層６には、その一端側（図３Ａ及び３Ｂにおける上側）から他端側（図３Ａ及び３Ｂにおける下側）に向けて凹部が形成されており、該凹部の内周面及び底面に第１絶縁膜３が形成されている。ゲート電極２は、第１絶縁膜３が形成された該凹部を充填するように設けられている。

図４Ａ及び図４Ｂに示すように、三次元垂直ゲートオールアラウンド型のトランジスタは、通常、ゲート電極２と、ソース電極４と、ドレイン電極５と、酸化物半導体層６と、第１絶縁膜３と、第２絶縁膜７ａと、第３絶縁膜７ｂとを備えている。
ソース電極４及びドレイン電極５は、少なくとも第２絶縁膜７ａ（ここでは、第２絶縁膜７ａ及び第３絶縁膜７ｂ）を介して積層されている。ゲート電極２は、ソース電極４とドレイン電極５との間に位置する。これらのトランジスタでは、ソース電極４をドレイン電極５として、ドレイン電極５をソース電極４としてもよい。

第２絶縁膜７ａ及び第３絶縁膜７ｂのうち、第２絶縁膜７ａは、ソース電極４とゲート電極２との間に位置する。これにより、ソース電極４とゲート電極２とが、第２絶縁膜７ａによって電気的に絶縁される。
また、第３絶縁膜７ｂは、ドレイン電極５とゲート電極２との間に位置する。これにより、ドレイン電極５とゲート電極２とが、第３絶縁膜７ｂによって電気的に絶縁される。
すなわち、第２絶縁膜７ａ及び第３絶縁膜７ｂは層間絶縁膜として機能する。

なお、図４Ｂにおいて示した領域において、第２絶縁膜７ａと第３絶縁膜７ｂとの間にゲート電極２が配置されているが、図４Ｂにおいて示した領域外においては、第２絶縁膜７ａと第３絶縁膜７ｂとが互いに接触し、１つの層を形成していてもよい。この場合、当該領域において、第２絶縁膜７ａと第３絶縁膜７ｂとの間にゲート電極２が配置されていなくてよい。

酸化物半導体層６は、少なくとも第２絶縁膜７ａを貫通し、ソース電極４とドレイン電極５とを接続するように設けられる。酸化物半導体層６は、第２絶縁膜７ａ及び第３絶縁膜７ｂに加えて、ゲート電極２を貫通していてもよい。
ここでは、酸化物半導体層６は、第２絶縁膜７ａ、ゲート電極２及び第３絶縁膜７ｂをこの順で貫通して柱状に設けられている。この場合、ゲート電極２は、後述の第１絶縁膜３を介して、酸化物半導体層６の長さ方向の一部分（図４Ｂの例では中央部分）において、該酸化物半導体層６の側方（長さ方向に垂直な方向の周囲）をその全周にわたって取り囲んでいることが好ましい。これにより、酸化物半導体層６の後述のチャネル長が短くなってもリーク電流を防止しやすくなる。同時に微細化の点でも有利である。

第１絶縁膜３は、ゲート電極２と酸化物半導体層６との間に設けられる。酸化物半導体層６、第１絶縁膜３、及びゲート電極２は、この順で配置されている。第１絶縁膜３は、ゲート電極２と酸化物半導体層６との間に設けられることで、ゲート電極２と酸化物半導体層６とを絶縁してよい。第１絶縁膜３は、ゲート電極２と酸化物半導体層６との間以外に、第２絶縁膜７ａ及び／又は第３絶縁膜７ｂと酸化物半導体層６との間にも設けられている。
第１絶縁膜３は、柱状の酸化物半導体層６の側面を全周にわたって取り囲むように設けられている。

酸化物半導体層６は、トランジスタのチャネル（電流経路）として機能し得る。例えば、ゲート電極であるゲート電極２にゲート電圧が印加されているときは、酸化物半導体層６によってソース電極４とドレイン電極５とが電気的に接続されており、トランジスタ１０はＯＮの状態である。また、ゲート電圧が印加されていないときは、酸化物半導体層６によるソース電極４とドレイン電極５との電気的な接続が解除されており、トランジスタ１０はＯＦＦの状態である。

トランジスタにおいて、酸化物半導体層６は、ソース電極４とドレイン電極５とを接続するように設けられる。「ソース電極４とドレイン電極５とを接続するように設けられる」とは、ソース電極４とドレイン電極５とが電気的に接続された状態となり得る状態で設けられることを意味する。したがって、酸化物半導体層６は、ソース電極４及びドレイン電極５と物理的に接触している必要はなく、例えば、酸化物半導体層６と、ソース電極４及び／又はドレイン電極５との間に、導電材料が設けられてもよい。

以上説明したトランジスタ構造において、酸化物半導体層６として本実施形態の酸化物半導体膜を用いること以外は、各層の材料は適宜選択してよい。
基材１としては、例えば、ガラス基板、及びシリコン基板が挙げられる。

ゲート電極２、ソース電極４及びドレイン電極５のそれぞれは、導電体であれば特に限定されない。電極は、酸化インジウムスズ（ＩＴＯ）、インジウム・亜鉛酸化物（ＩＺＯ）、アルミニウム・亜鉛酸化物（ＡＺＯ）、ガリウム・亜鉛酸化物（ＧＺＯ）、アルミニウム（Ａｌ）、鉄（Ｆｅ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、銅（Ｃｕ）、モリブデン（Ｍｏ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、銀（Ａｇ）、タンタル（Ｔａ）、イリジウム（Ｉｒ）、白金（Ｐｔ）、タングステン（Ｗ）、チタン（Ｔｉ）、クロム（Ｃｒ）、金（Ａｕ）、亜鉛（Ｚｎ）、ニオブ（Ｎｂ）、マンガン（Ｍｎ）、及び窒化チタン（ＴｉＮ）からなる群より選択される少なくとも１種を含む。ゲート電極２、ソース電極４、及びドレイン電極５は、各々同一であっても、異なっていてもよい。

電極が、主成分として、ニッケル、チタンナイトライド、及びタングステンからなる群より選択される少なくとも１種を含むことにより、結晶酸化物半導体膜に対して、寄生抵抗であるコンタクト抵抗の低減効果が得られる。また、電極の材料として、ニッケル、チタンナイトライド、及びタングステンからなる群より選択される少なくとも１種を選択することで、ＡＬＤにおける成膜も可能となる。

第１絶縁膜３、第２絶縁膜７、第２絶縁膜７ａ、及び第３絶縁膜７ｂのそれぞれは、絶縁体を含む又は絶縁体からなる膜であれば特に限定されない。絶縁膜としては、酸化ガリウム、酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウム、及び酸化タンタルからなる群より選択される少なくとも１種を含む。第２絶縁膜７、第２絶縁膜７ａ、及び／又は第３絶縁膜７ｂは、酸化ガリウムを含むことが好ましい。また、第１絶縁膜３、第２絶縁膜７、第２絶縁膜７ａ、及び第３絶縁膜７ｂのそれぞれは、上記材料の積層膜であってもよい。なお、絶縁膜に、Ｌａ、Ｎ、Ｚｒ等を含んでいてもよい。第１絶縁膜３、第２絶縁膜７、第２絶縁膜７ａ、及び第３絶縁膜７ｂが含む絶縁体は、互いに同じであってよく、異なっていてもよい。

第１絶縁膜３が、ゲート絶縁膜として機能する場合、そのゲート絶縁膜には、酸化ガリウム、酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウム、及び酸化タンタルからなる群より選ばれる少なくとも１種を含む絶縁膜を用い得る。絶縁膜は、主成分として、酸化ガリウム、酸化ハフニウム、酸化シリコン、及び酸化アルミニウムからなる群より選ばれる少なくとも１種を 含むことが好ましい。また、絶縁膜は上記材料の積層であってもよい。なお、絶縁膜に、Ｌａ、Ｎ、Ｚｒ等を、不純物として含んでいてもよい。

酸化ハフニウム及び酸化アルミニウムは、酸化シリコンや酸化窒化シリコンと比べて比誘電率が高い。したがって、酸化ハフニウム及び酸化アルミニウムは、酸化シリコンを用いた場合と比べて、同一の絶縁膜容量とする場合、絶縁膜の膜厚を大きくできるため、トンネル電流によるリーク電流を小さくすることができる。即ち、オフ電流の小さいトランジスタを実現することができる。更に、結晶構造を有する酸化ハフニウムは、非晶質構造を有する酸化ハフニウムと比べて高い比誘電率を備える。したがって、オフ電流の小さいトランジスタとするためには、結晶構造を有する酸化ハフニウムを用いることが好ましい。結晶構造の例としては、単斜晶系や立方晶系等が挙げられる。ただし、これらに限定されない。

一実施形態においては、前記絶縁膜が、主成分として酸化ハフニウムを含む。本明細書において、「主成分として酸化ハフニウムを含む」とは、絶膜層を構成する材料の５０質量％超が酸化ハフニウムであることを意味する。絶縁層は、酸化ハフニウムを、５５質量％以上、６０質量％以上、７０質量％以上、８０質量％以上、９０質量％以上、９５質量％以上、９７質量％以上、９８質量％以上、又は９９質量％以上含んでもよく、１００質量％含んでもよい。
絶縁膜の主成分が酸化ハフニウムであることにより、絶縁膜の誘電率を高くできるという利点がある。

第２絶縁膜７は、保護膜や層間絶縁膜として機能してよい。第２絶縁膜７として機能する絶縁膜には、酸化ガリウム、酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウム及び酸化タンタルからなる群より選ばれる少なくとも１種を含む絶縁膜を用いることができる。特に、第２絶縁膜７が保護膜として機能する場合は、酸化ガリウムを含むことが好ましく、主成分として酸化ガリウムを含むことがより好ましい。ここで、「主成分として含む」の意味は上記の酸化ハフニウムと同様である。第２絶縁膜７は上記材料の積層であってもよい。なお、絶縁膜に、Ｌａ、Ｎ、Ｚｒ等を、不純物として含んでいてもよい。第２絶縁膜７に酸化ガリウムを用いた場合、トランジスタを形成した際に酸化物半導体チャネルの移動度が向上しやすい。

（トランジスタの製造方法）
本実施形態のトランジスタは、酸化物半導体層を構成する酸化物半導体膜をＡＬＤ法又はスパッタリング法で成膜すること以外は、通常のトランジスタと同様にして製造することができる。
トランジスタ製造における酸化物半導体層、即ち、酸化物半導体膜の形成は、実施例に記載の方法で行うことができる。トランジスタにおけるチャネル層以外の構成要素及びそれらの作製方法については特に限定されず、公知の材料、構成、作製方法を用いることができる。

図２Ａ～２Ｄに示すような各種構造を有するトランジスタは、例えば、次のようにして製造することができる。
例えば、まず、熱酸化膜付きシリコン基板を準備する。シリコン基板はゲート電極として機能し、熱酸化膜はゲート絶縁層として機能する。その上にＡＬＤ法により酸化物半導体層を形成し、パターニングする。酸化物半導体層はチャネル層として機能する。次に、酸化物半導体層の上にソース・ドレイン電極を形成するための金属膜を形成する。その後、リフトオフプロセス等を用い、ソース電極及びドレイン電極を形成して、トランジスタを得る。必要に応じて、更に保護膜を形成してもよい。

＜ボトムゲート型トランジスタの作製工程＞
酸化物半導体層を有するトランジスタ基板の製造方法として、ボトムゲート型のトランジスタを例に挙げて説明する。図２Ｂに示すボトムゲート－トップコンタクト型トランジスタは、例えば、次のようにして製造することができる。まず、ガラス等からなる基板１上にゲート電極２をパターン形成する。次に、ゲート電極２上にゲート絶縁層３を形成する。ゲート絶縁層３は、例えば、ＰＥ－ＣＶＤ法により形成される。ゲート絶縁層３の厚さは、通常１０ｎｍ以上３００ｎｍ以下である。熱酸化膜付きシリコン基板（基板抵抗０．１Ωｃｍ以下）をゲート電極付ゲート絶縁層３基板とみなしてもよい。次いで、ゲート絶縁層３上に酸化物半導体層６を形成する。酸化物半導体層６の形成方法としては、例えば、酸化物半導体膜と同じ組成のスパッタリングターゲットをＤＣスパッタリング又はＲＦスパッタリングで成膜するスパッタリング法、有機金属等を前駆体として膜を形成するＡＬＤ法、金属アルコキシド、金属有機酸塩及び塩化物等のプレカーサー溶液や酸化物半導体ナノ粒子の分散液を塗布して焼成することよって酸化物半導体層を形成する液相法が挙げられる。図２Ｂに示すボトムゲート－トップコンタクト型トランジスタ結晶では、酸化物半導体層６を形成した後、ソース電極４及びドレイン電極５のパターンを形成する。ソース電極及びドレイン電極を形成後、それらを覆うようにして保護膜又は第２絶縁膜を形成してもよい。保護膜には、例えば、ＡＬＤ法やＣＶＤ法で形成したＳｉＯ_２や酸化アルミニウムを用いてもよいし、ＲＦスパッタリング法で成膜した酸化アルミニウムを用いてもよいし、ＤＣスパッタ中に酸素導入して形成した酸化アルミニウムを用いてもよい。

なお、図２Ａに示すボトムゲート－ボトムコンタクト型トランジスタ結晶では、図２Ｂに示すボトムゲート－トップコンタクト型トランジスタにおいて、ソース電極４及びドレイン電極５のパターンを形成した後、酸化物半導体層６を形成する。

＜トップゲート型トランジスタの作製工程＞
図２Ｄに示すトップゲート－トップコンタクト型トランジスタは、例えば、次のようにして製造することができる。
まず、ガラス又はシリコン等からなる基板１上に第２絶縁膜を成膜する。基板１は、予め洗浄してもよい。濃硫酸の１体積に対して、過酸化水素水０．２５体積以上１．００体積以下を混合した液（Ｓｕｌｆｕｒｉｃ ａｃｉｄ－Ｈｙｄｒｏｇｅｎ Ｐｅｒｏｘｉｄｅ Ｍｉｘｔｕｒｅ、略してＳＰＭ液）を用い、１３０℃前後に加熱した状態で基板とＳＰＭ液を接触して基板から有機物等を除去した後、続けて１％濃度のフッ酸水溶液にて基板を洗浄して、基板表面の酸化膜の除去することができる。その後、例えば、基板を２５０℃に加熱した後、ＡＬＤにて第２絶縁膜を成膜できる。例えば、ＡＬＤ装置により第２絶縁膜として酸化ハフニウム膜を形成する場合、溶媒とハフニウム前駆体化合物（ハフニウムアルコキシドや、テトラキスジメチルアミドハフニウム（ＴＤＭＡＨｆ）等のハフニウムアミド）とを含む液体を気化させた第１の原料ガスと、酸化剤としてオゾン（Ｏ_３）及び酸素（Ｏ_２）のような第２の原料ガスとを用いる。第１の原料ガスにおけるハフニウム前駆体化合物としてＴＤＭＡＨｆを使用する場合、原料供給部から第１の原料ガスを供給し、更に第２の原料ガスとして酸化剤である酸素を原料供給部から供給してもよい。酸素を酸化剤として用いる場合、プラズマ励起した酸素によって第１の原料ガスを酸化してもよい。ＴＤＭＡＨｆを用いて酸化ハフニウムを成膜する場合の基板温度は、好ましくは１００℃以上６００℃以下であり、より好ましくは１５０℃以上５００℃以下であり、デバイスへのダメージの観点から、更に好ましくは２００℃以上４００℃以下であり、更により好ましくは２５０℃付近（例えば、２５０℃±５℃）である。

処理容器内の基板に対してＡＬＤによって第２絶縁膜を成膜する場合、詳細には、処理容器内に、第２絶縁膜を構成する材料の前駆体（例えば、上記材料が金属酸化物である場合、その金属の有機錯体）を含む第１の原料ガスを供給するステップと、第１の原料ガスを供給するステップの後に処理容器内に残留する残留ガスを除去するステップと、引き続き行われる、処理容器内に第１の原料ガスを酸化する酸化剤である第２の原料ガスを供給するステップと、第２の原料ガスを供給するステップの後に処理容器内に残留する残留ガスを除去するステップと、をシーケンシャルに実施してよい。

一実施形態において、ＴＤＭＡＨｆを用いて５ｎｍの酸化ハフニウムを成膜するためには、基板温度を２５０℃とし、かつプラズマ励起した酸素を酸化剤として用いる場合、プラズマ酸化時間を２０秒間とし、上記各ステップをシーケンシャルに５４サイクル繰り返してもよい。

図２Ｄに示すトップゲート－トップコンタクト型トランジスタでは、任意に第２絶縁膜を成膜した後に、酸化物半導体層６を形成する。酸化物半導体層６は、上述したように形成すればよい。

酸化物半導体層６は、好ましくは１Å以上１００ｎｍ以下の膜厚の範囲で成膜するのがよく、より好ましくは１ｎｍ以上５０ｎｍ以下の膜厚の範囲で成膜するのがよい。また、微細素子においては、酸化物半導体層６がもつ寄生容量が問題になるため、酸化物半導体層６の膜厚は、好ましくは１ｎｍ以上３０ｎｍ以下であり、より好ましくは１ｎｍ以上１０ｎｍ以下であり、更に好ましくは１ｎｍ以上５ｎｍ以下である。

成膜した酸化物半導体層６がアモルファスであればウェトエッチングでパターニングしやすい。上記ボトムゲートの記載を参考にしてフォトレジストを用いてパターニングできる。エッチング剤としては、酸化物半導体層６を溶解することができ第２絶縁層には不溶となるものが望ましい。エッチング剤としては、例えば、塩酸溶液及びシュウ酸溶液が挙げられる。成膜直後の酸化物半導体層６において結晶性成分が主となる場合、塩酸溶液が好ましく、アモルファス成分が主となる場合、残渣が生じにくいシュウ酸溶液が望ましい。

パターニングにより所望の形状とした酸化物半導体層６は、その後アニールによる熱工程にて結晶性を向上させることができる。アニール雰囲気は、真空中、窒素中又は大気中が一般的であるが、大気雰囲気の場合、アニール温度は、好ましくは２５０℃以上６００℃以下であり、より好ましくは３００℃以上５００℃以下であり、更に好ましくは３５０℃以上４５０℃以下である。アニール時間は、通常５分間以上３時間以内であり、好ましくは３０分間以上２時間以内である。

続いて、酸化物半導体層６の上層に第１絶縁膜３を形成する。第１絶縁膜３は第２絶縁膜と同様の材料、手法にて形成できる。第１絶縁膜３を微細素子のゲート絶縁膜とする場合、ゲート絶縁膜の容量が寄生成分とならないようできるだけ薄くすることが望ましい。素子サイズが５０ｎｍ以下の素子の場合、第１絶縁膜３の膜厚は、好ましくは１Å以上１０ｎｍ以下であり、より好ましくは５Å以上５ｎｍ以下であり、更に好ましくは１０Å以上２ｎｍ以下である。

一実施形態においては、第２絶縁膜と同様に、ＴＤＭＡＨｆを用いて酸化ハフニウムを第１絶縁膜３として成膜できる。
続いて、第１絶縁膜３に対してコンタクトホールをドライエッチングにて形成できる。第１絶縁膜３が酸化ハフニウムである場合、塩素ガスとアルゴンガスとの混合ガスにてドライエッチングが可能である。

続いてゲート電極２並びにソース電極４及びドレイン電極５を形成できる。具体的には、ソース電極４及びドレイン電極５を上述のコンタクトホールを有する第１絶縁膜３上にパターン形成し、続けてそれらの上に第１絶縁膜３を形成し、該第１絶縁膜３上にゲート電極２をパターン形成する。

一実施形態においては、ゲート電極２並びにソース電極４及びドレイン電極５は、スパッタリングにて成膜したチタンナイトライドをリフトオフレジスト上に形成し、更にパターニングして電極とする。

最後に、作製したトップゲート型トランジスタをアニールすることで素子特性を安定化させることができる。アニール雰囲気は、真空中、窒素中又は大気中が一般的であるが、大気雰囲気の場合、アニール温度は、好ましくは２５０℃以上６００℃以下であり、より好ましくは３００℃以上５００℃以下であり、更に好ましくは３５０℃以上４５０℃以下である。アニール時間は、通常５分間以上２時間以内であり、好ましくは３０分間以上１時間以内である。

一実施形態においては、アルゴン雰囲気下３００℃又は大気雰囲気下３５０℃でアニール処理を実施できる。

なお、図２Ｃに示すトップゲート－ボトムコンタクト型トランジスタでは、図２Ｄに示すトップゲート－トップコンタクト型トランジスタの製造工程において、基板１上に第１絶縁膜を成膜した後に酸化物半導体層６を形成する代わりに、基板１上に第１絶縁膜３を成膜した後にソース電極４及びドレイン電極５をパターン形成する。その後、コンタクトホールを有する第２絶縁膜を任意に形成し、続いて、酸化物半導体層６を形成し、その後、ゲート絶縁層３及びゲート電極２を形成する。図２Ｃに示すトップゲート－ボトムコンタクト型トランジスタにおいて、第１絶縁膜３、ソース電極４及びドレイン電極５、第２絶縁膜、酸化物半導体層６並びにゲート電極２の形成方法や材料については、図２Ｄに示すトップゲート－トップコンタクト型トランジスタの製造を参照すればよい。

＜三次元垂直チャネル型トランジスタの作製工程＞
図３Ａ及び３Ｂに示す三次元垂直チャネルオールアラウンド型のトランジスタの製造方法は、後述の図４Ａ及び４Ｂに示す三次元垂直ゲートオールアラウンド型のトランジスタの製造方法を参照しながら、既知の方法により製造できる。
例えば、以下のようにして三次元垂直チャネルオールアラウンド型のトランジスタを製造してよい。ゲート電極２、第２絶縁膜７、及びソース電極４の積層体を形成した後、ソース電極４及び第２絶縁膜７を貫通するようスルーホールを形成する。酸化物半導体層６を形成した後、第１絶縁膜３とゲート電極２を形成する。

三次元垂直チャネルオールアラウンド型のトランジスタ、又は三次元垂直ゲートオールアラウンド型のトランジスタを製造する場合、特に、原子層堆積法（ＡＬＤ）で成膜された酸化物半導体層であることがより好ましい。例えば、三次元垂直チャネルオールアラウンド型のトランジスタを製造する場合、スパッタリング法で、第１絶縁膜、ソース電極、及びドレイン電極で区画された下地層に対して、チャネル層である酸化物半導体層を形成しようとすると、酸化物半導体層で被覆しようとする下地層の開口部が狭く、垂直方向に長い円筒形になる傾向にある。そのため、図３Ｃに示すように、円筒形の下地層の開口部付近のみに酸化物半導体層が形成される傾向にある。
これに対して、ＡＬＤ法により成膜した酸化物半導体層を用いたトランジスタの製造方法によれば、酸化物半導体層（チャネル層）をＡＬＤ法で成膜するため、下地層の開口部が狭く、垂直方向に長い円筒形であっても、図３Ｄに示すように、下地層の内面全体を酸化物半導体層で均一に被覆することができる。そのため、図３Ｄに示すように、その上にゲート絶縁層及びゲート電極を容易に形成することができ、信頼性の高いトランジスタメモリが得やすい傾向にある。

図４Ａ及び４Ｂに示す三次元垂直ゲートオールアラウンド型のトランジスタは、例えば、図４Ｃに示すようにして製造することができる。なお、図４Ｃは、トランジスタの製造方法の一例について説明する図である。

図４Ｃ（ａ）は、ドレイン電極５と、該ドレイン電極５を支持する絶縁膜８とを形成した状態を示す。尚、図４Ｃ（ａ）には示していないが、ドレイン電極５と絶縁膜８とは更に別の基材上に形成されていてよい。また、ドレイン電極５は、トランジスタ外の素子に接続されていてよい。
絶縁膜８及びドレイン電極５は、既知の方法により形成できる。

次いで、図４Ｃ（ｂ）に示すように、第３絶縁膜７ｂ、ゲート電極２及び第２絶縁膜７ａをこの順で形成する。この際、後述するように、ゲート電極２はワード線に接続するように形成してよい。あるいは、ゲート電極２自体をワード線としてよい。

第３絶縁膜７ｂは、例えば、化学気相成膜（ＣＶＤ）法、プラズマＣＶＤ（ＰＥＣＶＤ）法、物理気相成膜（ＰＶＤ）法、原子層堆積（ＡＬＤ）法、パルスレーザ成膜（ＰＬＤ）法、ゾルゲル法、塗布法等の種々の方法により上述したような絶縁体を含む膜を成膜すること、プラズマＣＶＤ（ＰＥＣＶＤ）法、物理気相成膜（ＰＶＤ）法、原子層堆積（ＡＬＤ）法、パルスレーザ成膜（ＰＬＤ）法、ゾルゲル法、塗布法等の種々の方法により上述したような絶縁体を含む膜を成膜することにより形成される。

ゲート電極２は、例えば、ニッケル、チタンナイトライド、及びタングステン等の上述したような導電体を成膜することにより形成される。ゲート電極２は任意の形状にパターニングしてよい。ゲート電極２は成膜時にパターンを形成してもよく、成膜後にエッチングすることによりパターンを形成してもよい。

第２絶縁膜７ａは、例えば、化学気相成膜（ＣＶＤ）法、プラズマＣＶＤ（ＰＥＣＶＤ）法、物理気相成膜（ＰＶＤ）法、原子層堆積（ＡＬＤ）法、パルスレーザ成膜（ＰＬＤ）法、ゾルゲル法、塗布法等の種々の方法により上述したような絶縁体を含む膜を成膜することにより形成される。

次いで、図４Ｃ（ｃ）に示すように、エッチングにより、第２絶縁膜７ａ、ゲート電極２及び第３絶縁膜７ｂを貫通するようスルーホールＨを形成する。スルーホールＨを形成するためのエッチングは、ドライエッチング及びウエットエッチング等の種々の方法を用いてよい。また、エッチング前に、スルーホールＨを形成する領域を画定するためのレジストを第２絶縁膜７ａ上に成膜してよい。

次いで、図４Ｃ（ｄ）に示すように、化学気相成膜（ＣＶＤ）法、プラズマＣＶＤ（ＰＥＣＶＤ）法、物理気相成膜（ＰＶＤ）法、原子層堆積（ＡＬＤ）法、パルスレーザ成膜（ＰＬＤ）法、ゾルゲル法、塗布法等の種々の方法により、上述したような絶縁体を含む第１絶縁膜３を形成する。

次いで、図４Ｃ（ｅ）に示すように、第１絶縁膜３が形成されたスルーホールＨに酸化物半導体層６を形成する。酸化物半導体層６の形成方法としては、化学気相成膜（ＣＶＤ）法、プラズマＣＶＤ（ＰＥＣＶＤ）法、物理気相成膜（ＰＶＤ）法、原子層堆積（ＡＬＤ）法、パルスレーザ成膜（ＰＬＤ）法、ゾルゲル法、塗布法等が挙げられる。尚、ＣＶＤ法には、有機金属ＣＶＤ（ＭＯ－ＣＶＤ）、誘導結合プラズマＣＶＤ（ＩＣＰ－ＣＶＤ）、ミストＣＶＤ等が含まれる。ＰＶＤ法には、ＤＣスパッタリング、ＡＣスパッタリング、ＲＦスパッタリング、ＩＣＰスパッタリング、反応性スパッタリング、イオンプレーティング等が含まれる。
酸化物半導体層６は、非晶質の酸化物半導体を形成した後に、後述のポストアニールを実施することにより、酸化物半導体として形成してもよい。非晶質の酸化物半導体の形成後にポストアニールを実施することにより酸化物半導体が形成されてもよく、酸化物半導体が結晶化し酸化物半導体が形成された後に更にポストアニールを実施してもよい。あるいは、ポストアニールなしで酸化物半導体を形成してもよく、酸化物半導体を形成した後にポストアニールを行い酸化物半導体の結晶性を調整してもよい。

図４Ｃ（ｅ）に示す工程において形成した酸化物半導体層６には、ポストアニールを施すことが好ましい。ポストアニールは、酸化物半導体の成膜後、例えば、後段のソース電極４の形成後又はソース電極４の形成前に施すことができる。ポストアニール前の酸化物半導体の状態は、非晶質でも結晶性でもよい。
アニール雰囲気は、窒素又は酸素を含んでいてよく、真空下又は大気下であってよい。アニール温度は、好ましくは２５０℃以上６００℃以下、より好ましくは３００℃以上５００℃以下、更に好ましくは３５０℃以上４５０℃以下である。アニール時間は５分以上２時間以内、好ましくは３０分以上１時間以内である。
酸化物半導体層６は、原子層堆積法（ＡＬＤ）により形成することにより結晶粒界を少なくすることができる。また、ポストアニールを実施することにより多結晶又は単結晶の酸化物半導体を形成することができる。

次いで、図４Ｃ（ｆ）に示すように、酸化物半導体層６の上層にソース電極４を形成する。ソース電極４は任意の形状にパターニングしてよい。ソース電極４は成膜時にパターンを形成してもよく、成膜後にエッチングすることによりパターンを形成してもよい。

以上のようにして、図４Ａ及び４Ｂに示すようなトランジスタが得られる。

本実施形態では、第１絶縁膜３が、柱状に設けられた酸化物半導体層６の側周面を全体的に取り囲む場合について示したが、必ずしもこれに限定されず、例えば、第１絶縁膜３が、柱状に設けられた酸化物半導体層６の少なくとも一部を取り囲むものであってもよい。

＜アニール工程＞
上記したアニール処理に関し、酸化物半導体層を形成した直後に対してアニールをしてもよいし、形成した酸化物半導体層のアニールをおこない結晶酸化物半導体層としてもよいし、トランジスタに対してアニール処理を行ってもよい。アニールの回数は単数であってもよいし、複数であってもよい。複数回実施する場合、温度やアニール雰囲気が異なってもよい。結晶酸化物半導体層６を具備した素子において、保護膜を形成する場合、その形成は、例えば、ＰＶＤやＣＶＤによる膜形成、ドライエッチングやウエットエッチングによるパターン加工、レジストの剥離工程を含む。この際、トランジスタ性能の劣化が発生することがあるため、アニール処理によって性能を回復し、キャリア濃度を調節することが望ましい。本実施形態において、例えば、２５０℃以上でアニール処理を行うことにより、パターニングの際にトランジスタの性能が一旦低下した場合でも、その性能を回復させることができる。特に、本実施形態においては、トランジスタの特性が著しく低下した場合であっても、酸素含有存在下でのアニールによって大幅な性能回復が起こり得る。また、結晶酸化物半導体層６の劣化の度合いによっては、アニール温度を高くしたり、アニール時間を長くすることによりトランジスタの性能回復と素子の信頼性を向上させることができる。アニール温度は、好ましくは２５０℃以上５００℃以下、より好ましくは３００℃以上４５０℃以下である。アニール時間は、通常３０分以上であり、好ましくは６０分以上である。アニールは、酸素の存在下で行うことが好ましい。ただし、酸素存在下でのアニールは、電極の酸化や本実施形態の保護膜の酸化による着色等の影響を考慮して、４００℃以下で行うことが好ましい。窒素中雰囲気でアニール処理をしてもよい。

＜パターニング＞
上述の酸化物半導体層、電極及び保護膜をパターニングする際は、フォトレジストを塗布し、その表面に光照射を行ってよい。光照射に用いる光源は、パターン形成方法に従来使用されている任意のものを用いることができる。このような光源としては、例えば、高圧水銀灯、低圧水銀灯、メタルハライド、キセノン等のランプやレーザーダイオード、ＬＥＤ等が挙げられる。照射光としては、ｇ線、ｈ線、及びｉ線等の紫外線を用いてもよい。

光をパターン状に照射するためには一般的なフォトマスクを使用することができる。そのようなフォトマスクとしては周知のものから任意に選択することができる。照射の際の環境は、特に限定されないが、一般に周囲雰囲気（大気中）や窒素雰囲気とすればよい。また、基板表面全面に膜を形成する場合には、基板表面全面に光照射すればよい。

露光後、露光箇所に発生した反応開始剤により膜内のポリマー間反応を促進させるため、必要に応じて露光後加熱（Ｐｏｓｔ Ｅｘｐｏｓｕｒｅ Ｂａｋｉｎｇ）を行ってよい。この加熱処理は、フォトレジストを完全に硬化させるために行うものではなく、現像後に所望のパターンだけが基板上に残り、それ以外の部分が現像により除去されることが可能となるように行うものである。

露光後、必要に応じて露光後加熱を行った後、フォトレジストを現像処理してよい。現像の際に用いられる現像液としては、従来公知の感光性ポリマー材料や感光性シロキサン組成物の現像に用いられている任意の現像液を用いることができる。現像によって、パターンを得ることができる。現像液により現像が行われた後には、水洗がなされることが好ましい。なお、このような製造方法においては、現像によって形成したコンタクトホールを介して、ドレイン電極と保護膜の上に形成した透明電極（画素電極）とを導通させることもできる。

ポジ型の組成物を使用し、形成される保護膜を透明膜として使用する場合、ブリーチング露光と呼ばれる光照射を行ってよい。ブリーチング露光を行うことによって、膜中に残存する未反応のジアゾナフトキノン誘導体が光分解して、膜の光透明性が更に向上する。ブリーチング露光の方法としては、高圧水銀灯、低圧水銀灯等を用い、膜厚によって１００ｍＪ／ｃｍ^２以上２，０００ｍＪ／ｃｍ^２以下程度（波長３６５ｎｍ露光量換算）の照射エネルギーで全面に露光する。また、ネガ型の組成物を用いる場合、光照射によって、現像後の残膜中の硬化助剤を活性化させることにより、後の加熱硬化をより容易に行うことができる。この場合、膜厚によって１００ｍＪ／ｃｍ^２以上２，０００ｍＪ／ｃｍ^２以下程度（波長３６５ｎｍ露光量換算）の照射エネルギーで全面に露光する。

４．半導体デバイス
一態様に係る半導体デバイスは、本実施態様のトランジスタを含む。一態様に係る半導体デバイスは、本実施態様の半導体記憶装置であることが好ましい。本実施形態の半導体デバイス及び半導体記憶装置は、本実施形態のトランジスタを含むことで、電気特性に優れ、信頼性が高いものとなる。

半導体デバイスの種類は特に限定されないが、上記のような効果が顕著に発揮される観点で、ＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、及びＳＲＡＭ（Ｓｔａｔｉｃ ＲＡＭ）等のような揮発性メモリ；マスクＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）、ＥＰＲＯＭ（Ｅｒａｓａｂｌｅ Ｐｒｏｇｒａｍｍａｂｌｅ ＲＯＭ）、ＥＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｅｒａｓａｂｌｅ Ｐｒｏｇｒａｍｍａｂｌｅ ＲＯＭ）、フラッシュメモリ（ＮＯＲ型フラッシュメモリ ＮＡＮＤ型フラッシュメモリ）、ＭＲＡＭ（Ｍａｇｎｅｔｏｒｅｓｉｓｔｉｖｅ ＲＡＭ）、ＦｅＲＡＭ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ ＲＡＭ）、ＲｅＲＡＭ（Ｒｅｓｉｓｔｉｖｅ ＲＡＭ）等のような不揮発性メモリ等のような半導体記憶装置であることが好ましい。あるいは、半導体デバイスは、ＴＴＬ（Ｔｒａｎｓｉｓｔｏｒ－Ｔｒａｎｓｉｓｔｏｒ Ｌｏｇｉｃ）、ＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ－Ｏｘｉｄｅ－Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、ＢｉＣＭＯＳ、ＰＬＤ（Ｐｒｏｇｒａｍｍａｂｌｅ Ｌｏｇｉｃ Ｄｅｖｉｃｅ）、ＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）、ＭＰＵ（Ｍｉｃｒｏｐｒｏｃｅｓｓｏｒ Ｕｎｉｔ）等のロジックデバイスであってよい。

また、一態様に係るトランジスタは、各実施形態に示したような縦型構造を適用できるため、半導体記憶装置中に複数のトランジスタを高密度に配列することに適しており、半導体記憶装置の小型化にも寄与する。
また、一態様に係るトランジスタは、チャネルとして酸化物半導体膜を用いるため、リーク電流が小さい傾向にある。したがって、半導体記憶装置に用いることで、キャパシタの容量を小さくしたり、キャパシタを省略したりすることができる。その結果、本発明の一態様に係るトランジスタを用いることにより、半導体記憶装置を微細化することができる。

５．電子回路
本実施形態の電子回路は、本実施形態の半導体デバイスを含む。本実施形態の電子回路は、本実施形態の半導体デバイスを含むことで、電気特性に記載の優れ、信頼性が高いものとなる。本実施形態の電子回路は、本実施形態の半導体デバイスを含む他は、公知の電子回路と同様の構成であってもよい。

６．電気機器、電子機器、車両、又は動力機関
本実施形態の電気機器、電子機器、車両、又は動力機関は、本実施形態の電子回路を含む。本実施形態の電気機器、電子機器、車両、又は動力機関は、本実施形態の電子回路を含むことで、電気特性に記載の優れ、信頼性が高いものとなる。本実施形態の電気機器、電子機器、車両、又は動力機関は、本実施形態の電子回路を含む他は、公知の電気機器、電子機器、車両、又は動力機関と同様の構成であってもよい。

７．酸化物半導体膜の品質の分析方法
本実施形態の酸化物半導体膜の品質の分析方法は、インジウムを主成分として含む、酸化物半導体膜の品質の分析方法であって、酸化物半導体膜の下層面のラフネス１と、下層面とは反対側の上層面のラフネス２との差が、０．０６ｎｍ以下であるかを判断することと、を含み、本発明の効果を阻害しない範囲でその他の工程を含んでいてもよい。

本実施形態の酸化物半導体膜の品質の分析方法は、酸化物半導体膜の下層面のラフネス１と、下層面とは反対側の上層面のラフネス２との差が、０．０６ｎｍ以下であると判断した場合に、上記酸化物半導体膜の品質が良いと評価することをさらに含むことが好ましい。酸化物半導体膜の品質が良いとは、特に限定されないが、例えば、酸化物半導体膜をデバイスに搭載した際に、そのデバイスの性能が高いことを意味してよい。あるいは、酸化物半導体膜の移動度が高いことを意味してよい。

酸化物半導体膜の下層面のラフネス１と、下層面とは反対側の上層面のラフネス２との差の測定方法については、特に限定されないが、例えば、実施例に記載の方法を用いることができる。

以下、実施例及び比較例を用いて本発明をより具体的に説明するが、本発明はこれらによって何ら限定されるものではない。

＜結晶酸化物半導体膜の製造＞
以下のようにして、スパッタリング法又はＡＬＤ法により、酸化物半導体膜を成膜した。成膜した酸化物半導体膜を大気中で４５０℃、２時間でアニール処理を実施し、結晶酸化物半導体膜を得た。アニール後にすべての薄膜が結晶化していることを確認した。なお、エリプソメトリによる膜厚の測定を除き、実施例及び比較例における各評価は、上記のようにして得られた結晶酸化物半導体膜を用いて実施した。

＜スパッタリングによる成膜（比較例１及び２）＞
ＩｎＧａＯ（Ｇａ：７．２ａｔ％）をスパッタリングターゲットとして用いたスパッタリング法により、酸化物半導体膜（酸化物半導体層）を形成した。具体的には、スパッタリングターゲットを用いて、厚さ１００ｎｍの熱酸化膜（ゲート絶縁膜）付きのシリコンウエハ（ゲート電極）上に、下記の成膜条件に従って、スパッタリングによって比較例１の酸化物半導体膜（酸化物半導体層）を形成した。
また、比較例２では、スパッタリングターゲットとして酸化インジウムを用いた以外は、上記と同様の方法により、酸化物半導体膜（酸化物半導体層）を形成した。
尚、成膜装置としては、ターゲットサイズが直径１００ｍｍの公転式スパッタリング装置を用いた。
（成膜条件）
・雰囲気ガス：アルゴン雰囲気に２％の水蒸気を添加
・成膜前の背圧（Ｐａ）：３×１０^－４Ｐａ以下となったところで成膜開始
・成膜時の圧力（Ｐａ）：０．５Ｐａ
・成膜時の酸素流量比（％）：０％
・成膜時の水分圧（％）：２％
・出力（Ｗ）：ＤＣ４００Ｗ

＜ＡＬＤによる酸化インジウムガリウムの成膜（Ｏ_２プラズマ）＞
ＡＬＤ装置（装置名：ＦｉｊｉＦ２００；Ｖｅｅｃｏ社製）を用いて、以下の工程によるＡＬＤ法により厚さ８０～８５ｎｍの熱酸化膜（ゲート絶縁膜）付きのシリコンウエハ（ゲート電極）上に対して実施例１の酸化物半導体膜（酸化物半導体層）を製造した。
具体的には、プリカーサとしてトリエチルインジウム（ＴＥＩ）を用いて、以下の（インジウム成膜工程）に記載の工程（１）～（４）を５回繰り返し、膜１を得た。その膜１上に、プリカーサとしてトリメチルガリウム（ＴＭＧ）を用い、以下の（ガリウム成膜工程）に記載の工程（１）～（４）を１回行って、膜２を得た。その膜２上に、プリカーサとしてトリエチルインジウム（ＴＥＩ）を用い、以下の（インジウム成膜工程）に記載の工程（１）～（４）を５回行って、膜３を得た。さらに、その膜１～膜３の成膜に関する各工程をサブサイクルとし、膜１～膜３を一連で成膜する操作を１サイクルとするスーパーサイクルを計８回繰り返すことで、酸化物半導体膜を得た。この成膜は、インジウム含有前駆体を原料として用いた原子層堆積法によりインジウムを含む層を成膜する第１工程と、ガリウム含有前駆体を原料として用いた原子層堆積法によりガリウムを含む層を成膜する第２工程について、サブサイクル回数１が５回となる第１工程とサブサイクル回数２が１回となる第２工程とからなる一連のサイクルを１回実施し、その後サブサイクル回数１が１０（５×２）回となる第１工程とサブサイクル回数２が１回となる第２工程とからなる一連のサイクルを７回実施し、最後にサブサイクル回数１が５回となる追加の第１工程実施したことに対応したといえる。なお、製造条件として表１に示す条件を採用した。

（インジウム成膜工程）
下記（１）～（４）からなる一連の工程を１サイクルとして、所定のサイクル数になるように繰り返した。
（１）原料容器加熱温度８５℃の条件で気化させたプリカーサの蒸気を、０．０６秒間バルブを開いてチャンバーに導入し、系圧１００Ｐａで基板表面又は膜表面に暴露し、反応及び吸着させた。
（２）１５秒間のアルゴンパージにより、未反応原料を除去した。
（３）酸素（Ｏ_２）ガスを、バルブを開き流量５０ｓｃｃｍでチャンバーに導入しこれを酸化剤として用いた。成膜室導入口部より酸素ガスは成膜室に送り込まれるが、リモートプラズマ放電可能な石英管を通過し成膜室に導入されるようにした。その後、成膜室に導入した酸素ガスを１０秒間待ち安定化させた後、上記リモートプラズマ放電可能な石英管部のコイルに対してＲＦ電源を用い３００Ｗの出力を印加し２０秒間プラズマを発生させた。発生したプラズマは成膜室に広がった。その後、ＲＦ電源をオフにし、ガス供給バルブを閉めた。
（４）３０秒間のアルゴンパージにより、未反応原料を除去した。
尚、（１）～（４）成膜期間中は、アルゴンガス１００ｓｃｃｍを成膜室導入口部よりプラズマ室を経由して成膜室へフローさせつつ、さらにキャリアーガスとしてアルゴンガス３０ｓｃｃｍを成膜室の側面から成膜室に常に供給した。加えて、成膜室のガス排気のＡＰＣバルブの開度を１１％とした。

（ガリウム成膜工程）
下記（１）～（４）からなる一連の工程を１サイクルとして、所定のサイクル数になるように繰り返した。
（１）原料容器を室温２５℃として、気化させたプリカーサの蒸気を、０．０２秒間バルブを開いてチャンバーに導入し、系圧１００Ｐａで基板表面又は膜表面に暴露し、反応及び吸着させた。
（２）１５秒間のアルゴンパージにより、未反応原料を除去した。
（３）酸素（Ｏ_２）ガスを、バルブを開き流量５０ｓｃｃｍでチャンバーに導入しこれを酸化剤として用いた。成膜室導入口部より酸素ガスは成膜室に送り込まれるが、リモートプラズマ放電可能な石英管を通過し成膜室に導入されるようにした。その後、成膜室に導入した酸素ガスを１０秒間待ち安定化させた後、上記リモートプラズマ放電可能な石英管部のコイルに対してＲＦ電源を用い３００Ｗの出力を印加し２０秒間プラズマを発生させた。発生したプラズマは成膜室に広がった。その後、ＲＦ電源をオフにし、ガス供給バルブを閉めた。
（４）３０秒間のアルゴンパージにより、未反応原料を除去した。
尚、（１）～（４）成膜期間中は、アルゴンガス１００ｓｃｃｍを成膜室導入口部よりプラズマ室を経由して成膜室へフローさせつつ、さらにキャリアーガスとしてアルゴンガス３０ｓｃｃｍを成膜室の側面から成膜室に常に供給した。加えて、成膜室のガス排気のＡＰＣバルブの開度を１１％とした。

＜ＡＬＤによる酸化インジウム膜の成膜（Ｏ_２プラズマ）＞
ＡＬＤ装置（装置名：ＦｉｊｉＦ２００；Ｖｅｅｃｏ社製）を用いて、以下の工程によるＡＬＤ法により厚さ８０～８５ｎｍの熱酸化膜（ゲート絶縁膜）付きのシリコンウエハ（ゲート電極）上に対して実施例２及び３の酸化物半導体膜（酸化物半導体層）を製造した。プリカーサとして表１に示すトリエチルインジウム（ＴＥＩ）を用い、製造条件として表１に示す条件を採用した。

（工程）
下記（１）～（４）からなる一連の工程を１サイクルとして、所定のサイクル数になるように繰り返した。
（１）原料容器加熱温度８５℃の条件で気化させたプリカーサの蒸気を、０．０６秒間バルブを開いてチャンバーに導入し、系圧１００Ｐａで基板表面又は膜表面に暴露し、反応及び吸着させた。
（２）１５秒間のアルゴンパージにより、未反応原料を除去した。
（３）酸素（Ｏ_２）ガスを、バルブを開き流量５０ｓｃｃｍでチャンバーに導入しこれを酸化剤として用いた。成膜室導入口部より酸素ガスは成膜室に送り込まれるが、リモートプラズマ放電可能な石英管を通過し成膜室に導入されるようにした。その後、成膜室に導入した酸素ガスを１０秒間待ち安定化させた後、上記リモートプラズマ放電可能な石英管部のコイルに対してＲＦ電源を用い３００Ｗの出力を印加し２０秒間プラズマを発生させた。発生したプラズマは成膜室に広がった。その後、ＲＦ電源をオフにし、ガス供給バルブを閉めた。
（４）３０秒間のアルゴンパージにより、未反応原料を除去した。
尚、（１）～（４）成膜期間中は、アルゴンガス１００ｓｃｃｍを成膜室導入口部よりプラズマ室を経由して成膜室へフローさせつつ、さらにキャリアーガスとしてアルゴンガス３０ｓｃｃｍを成膜室の側面から成膜室に常に供給した。加えて、成膜室のガス排気のＡＰＣバルブの開度を１１％とした。

表１中、「成膜温度」とは、上記の成膜時の基板温度を意味する。

＜物性評価＞
以下のようにして、実施例及び比較例における結晶酸化物半導体膜を評価した。結果を表１に示す。表１中、「－」は測定を行わなかったことを意味する。
（ガリウム濃度の測定）
得られた薄膜をＲＢＳ（Ｒｕｔｈｅｒｆｏｒｄ Ｂａｃｋ－Ｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｓｃｏｐｙ）にて測定し、Ｇａ濃度を求めた。
なお、ＲＢＳの測定条件は、下記のとおりである。
＜ＲＢＳの測定条件＞
（使用装置）
Ｎａｔｉｏｎａｌ Ｅｌｅｃｔｒｏｓｔａｔｉｃｓ Ｃｏｒｐｏｒａｔｉｏｎ製 Ｐｅｌｌｅｔｒｏｎ。
（分析条件）
入射イオン：４Ｈｅ^＋＋、入射エネルギー：２３００ｋｅＶ、入射角：１０２ｄｅｇ、散乱角：０ｄｅｇ、試料電流：１２ｎＡ、ビーム径：２ｍｍφ、面内回転：無、照射量：１４０μＣ。

（ＴＥＭによる膜厚の測定）
電子顕微鏡（日本電子製「ＪＥＭ－２８００型」）を用いて、実施例及び比較例の酸化物半導体膜における、それぞれの断面ＴＥＭ像を観察した。それらのＴＥＭ像により、それぞれの酸化物半導体層の膜厚（ｎｍ）を測定した。

（ＴＥＭ画像解析によるラフネスの算出）
算術平均粗さ（Ｒａ）については、以下のＴＥＭ画像解析に基づき算出した。

まず、実施例及び比較例の酸化物半導体膜から得られた各トランジスタに対して、マイクロサンプリング法に従い、株式会社日立製作所製「ＦＢ－２１００」を用いて加速電圧４０ｋＶにて集束イオンビーム（ＦＩＢ）による薄片化を行い、日本電子株式会社製「ＪＩＢ－４７００Ｆ」を用いて加速電圧：１０ｋＶ～３０ｋＶの条件下で薄膜加工を行い、ＴＥＭ観察用サンプルを作製した。当該サンプルを電子顕微鏡（日本電子株式会社製「ＪＥＭ－Ｆ２００」）を用いて加速電圧２００ｋＶの下、上層面と下層面の断面画像を取得した上、ＴＥＭ観察、ＦＦＴ像取得、及び電子回折像を取得した。

ここで、表１中、「保護膜／酸化物半導体膜界面」は酸化物半導体膜の保護膜側の界面であり上層面に相当する。「酸化物半導体膜／ＳｉＯ_２界面」は、酸化物半導体膜の基板側の界面であり下層面に相当する。

（ラフネス解析）
本実施例におけるラフネス解析は以下の方法により行った。
１．画像の二値化と界面情報の抽出
１．１．画像の二値化
得られたＴＥＭ画像を以下の閾値で二値化した。この際、画像のコントラストによる影響が見受けられる場合は、コントラストによって閾値を適宜調整した。
・保護膜／酸化物半導体界面：４０
・酸化物半導体／ＳｉＯ_２界面：１３０
・ＳｉＯ_２／Ｓｉ基板界面：１３０
１．２．界面情報の抽出
上記にて二値化した画像から、横方向の１ピクセルに対して縦方向のピクセル情報を各界面で抽出した。横方向については、ＴＥＭ画像の左端を基準にして左端から右端まで１ピクセルずつ抽出した。縦方向については、ＴＥＭ画像の上端を基準にして上端から各界面までのピクセル数を抽出した。

２． ラフネス値の計算
（１）ラフネス値の計算に用いる界面位置は、上記で求めた縦方向のピクセル情報から横方向の界面毎に下記の規格化界面位置として算出した。ただし、規格化界面位置は単位をピクセル数からｎｍオーダーに変換した値として算出した。
保護膜／酸化物半導体界面の場合、当該界面のピクセル数から、ＳｉＯ_２／Ｓｉ基板界面のピクセル数を差し引いた規格化界面位置を計算した。
同様に、酸化物半導体／ＳｉＯ_２界面の場合、当該界面のピクセル数から、ＳｉＯ_２／Ｓｉ基板界面のピクセル数を差し引いた規格化界面位置を計算した。
（２）上記（１）で導いた縦方向規格化膜厚の横方向に対する平均値を算出した。
（３）式（１）を用い、保護膜／酸化物半導体界面および酸化物半導体／ＳｉＯ_２界面の
算術平均粗さ（Ｒａ）を算出した。
実施例３及び比較例２についてのＴＥＭ画像解析によるラフネスの算出結果を図５に示す。

＜結晶酸化物半導体膜を備えるトランジスタの製造及び評価＞
（ボトムゲート・トップコンタクト型トランジスタの製造）
基板として熱酸化膜付きの導電性ｎ型シリコン基板を使用した。なお、熱酸化膜の膜厚は上記の実施例の記載に対応する膜厚（８０～１００ｎｍ）であり、この熱酸化膜はゲート絶縁膜として機能し、導電性シリコン部がゲート電極として機能する。
まず、ゲート絶縁膜（熱酸化膜）の表面をＳＰＭ液処理及びＵＶ／Ｏ_３処理することで、清浄化表面を得た。ゲート絶縁膜上に、上記の＜結晶酸化物半導体膜の製造＞に記載した成膜方法により各実施例及び各比較例における結晶酸化物半導体層をそれぞれ成膜した。なお、結晶酸化物半導体層とポジ型フォトレジストと間の密着性を高めるために、結晶酸化物半導体層表面にヘキサメチルジシラザン（ＨＭＤＳ）を塗布した。結晶酸化物半導体層のパターニングを行うために、ポジ型フォトレジストを使用し、塗布、プレベーク（９０℃、１分３０秒間）して、露光した。露光後、加熱を１１０℃で１分３０秒間行った。現像後、ポストベーク（１１０℃、１分３０秒間）し、５００ｍＭのシュウ酸水溶液にてエッチングし、所望の形状にパターニングした。なお、シュウ酸水溶液を用いた際にエッチングが進行しない場合や残渣が発生する場合は、５０℃に加熱した希塩酸をエッチャントとして用いた。その後、フォトレジストを剥離し、結晶酸化物半導体層の表面を清浄化するため、１１５℃かつ１０分のＵＶ／Ｏ_３処理を実施した。パターニングした酸化物半導体膜を熱風加熱炉内にて４５０℃で１２０分間加熱処理（アニール処理）した。

その後、リフトオフレジストを形成し、タングステン（８０ｎｍ）及びプラチナ（２０ｎｍ）を順にＲＦスパッタ成膜により成膜し、リフトオフ法によりソース／ドレイン電極として所望の形状にパターニングした。その後、再度、１１５℃かつ１０分のＵＶ／Ｏ_３処理にて結晶酸化物半導体層の表面を清浄化した。その後、コンタクトホール部の開口のためにリフトオフレジストを形成し、ＲＦスパッタにて酸化ガリウムを２００ｎｍ成膜し、リフトオフ後に保護膜とした。最後に窒素雰囲気下３５０℃にてアニールし、トランジスタを得た。

（トランジスタの特性）
上記で得られたトランジスタについて、閾値電圧、Ｓ値、及び信頼性を評価した。それらの結果を表１に示す。
具体的には、上記の実施例１～３、並びに比較例１及び２で得られたトランジスタについて半導体デバイスアナライザー（アジレント株式会社製「Ｂ１５００Ａ」）を用い、室温、遮光環境下（シールドボックス内）で測定した。なお、ドレイン電圧（Ｖｄ）は、０．１Ｖとした。各Ｖｄ印加に対して、一定Ｖｄ印加に対して、ゲート電圧（Ｖｇ）を－２０Ｖから２０Ｖもしくは－０．５Ｖ／ｎｍから０．５Ｖ／ｎｍまで０．０５Ｖもしくは０．００２Ｖ／ｎｍステップで電流値Ｉｄを測定することでＩｄ－Ｖｇ特性を得た。ここで、印加電圧の単位Ｖ／ｎｍは印加電圧をゲート絶縁膜のＥＯＴ（等価酸化膜厚）で割った値とした。なお、ＥＯＴは高誘電率膜厚をＳｉＯ_２膜と等価な電気的膜厚に換算した値のことで、ＥＯＴ＝［対象絶縁膜の膜厚］×［ＳｉＯ_２膜の比誘電率］／［対象絶縁膜の膜厚］で表される。すなわち、物理的な高誘電率膜厚でなく、容量値が等しくなるＳｉＯ_２膜厚に換算した場合の等価な膜厚表示である。例えば、酸化ハフニウム膜は比誘電率が２０であるので、ＳｉＯ_２膜（比誘電率３．９）の５．１倍の厚さで等価膜厚となる。
Ｉｄ－Ｖｇ特性から算出した各種パラメータを表１に示す。なお、各パラメータの算出方法は、次に記載のとおりである。

（ａ）線形移動度の最大値（μｌｉｎ－Ｍａｘ）
Ｖｄ＝０．１Ｖ印加時の線形移動度の最大値は、Ｉｄ－Ｖｇ特性のグラフを作成し、各Ｖｇのトランスコンダクタンス（Ｇｍ）を算出し、線形領域の式を用いて線形移動度（μｌｉｎ）を導いた。
具体的には、Ｇｍは、∂（Ｉｄ）／∂（Ｖｇ）によって算出した。
更に線形領域の下記式（ａ）によってμｌｉｎを算出した。
μｌｉｎ＝（Ｇｍ・Ｌ）／（Ｗ・Ｃｉ・Ｖｄ）…（ａ）
式（ａ）のＣｉは、ゲート絶縁膜のキャパシタンスであり、ゲート絶縁膜膜厚、ＳｉＯ_２の比誘電率３．９、真空の誘電率８．８５×１０^－１４［Ｆ／ｃｍ］に基づいて算出したＣｉ［Ｆ／ｃｍ^２］の値を用いた。
式（ａ）中のＬは、チャネル長（Ｌ長）であり、Ｗは、チャネル幅（Ｗ長）である。
更に各Ｖｇ－μｌｉｎのグラフから、Ｖｇ＝－２０Ｖから２０Ｖもしくは－０．５Ｖ／ｎｍから０．５Ｖ／ｎｍにおけるμｌｉｎ（線形移動度）の最大値を算出し、「μｌｉｎ－Ｍａｘ［ｃｍ^２／Ｖｓ］（Ａｖ．／Ｄｅｖ）」とした。また、表１では、Ｖｇ－Ｖｔｈ＝１８Ｖとなるゲート電圧における移動度を「μｌｉｎ－Ｍａｘ［ｃｍ^２／Ｖｓ］ ａｔ Ｖｇ－Ｖｔｈ＝１８Ｖ（Ａｖ．／Ｄｅｖ）」と定義した。ここで、「Ａｖ．」は平均値を意味し、「Ｄｅｖ」は標準偏差を意味する。なお、閾値電圧Ｖｔｈは以下にて定義した。ここで、「Ａｖ．」は平均値を意味し、「Ｄｅｖ」は標準偏差を意味する。

（ｂ）Ｓ値及び閾値電圧Ｖｔｈ
各々のＩｄ－Ｖｇ特性のグラフから、Ｓ値（ＳＳ［ｍＶ／ｄｅｃａｄｅ］（Ａｖ．／Ｄｅｖ）及び閾値電圧（Ｎｏｍａｒｉｚｅｄ Ｖｔｈ［Ｖ］（Ａｖ．／Ｄｅｖ））を評価した。
具体的には、電流値Ｉｄ＝１００ｐＡ～１０ｎＡもしくは５×１０^－７～５×１０^－６［ｍＡ／ｍｍ］領域において、下記式（ｂ）によって求められる値をＳ値として算出した。更に、電流値Ｉｄ＝１ｎＡもしくは５×１０^－６［ｍＡ／ｍｍ］におけるＶｇの値を閾値電圧（Ｖｔｈ）として算出した。ここで、電流値Ｉｄの単位は、測定された電流値をチャネル幅Ｗにて割って規格化した値である。

（ｃ）信頼性
トランジスタの信頼性をストレス試験により評価した。正バイアスストレス試験（ＰＢＳ）と、負バイアスストレス試験（ＮＢＳ）を実施した。
ＰＢＳは２５℃でＶｇ＝＋２０Ｖ印加し、１万秒経過後の閾値電圧（Ｖｔｈ）を試験前と比較してその差分をΔＶｔｈとした。
ＮＢＳは２５℃でＶｇ＝－２０Ｖ印加し、１万秒経過後の閾値電圧（Ｖｔｈ）を試験前と比較してその差分をΔＶｔｈとした。
なお、閾値電圧（Ｖｔｈ）は電流値Ｉｄ＝１ｎＡとなるゲート電圧値とした。
上記について表１では、それぞれ「ＰＢＳ ｓｈｉｆｔ ΔＶｔｈ［Ｖ］ Ｖｇ ａｔ Ｉｄ＝１ｎＡ」、及び「ＮＢＳ ｓｈｉｆｔ ΔＶｔｈ［Ｖ］ Ｖｇ ａｔ Ｉｄ＝１ｎＡ」と記載した。

＜真性移動度及び寄生抵抗の測定方法＞
次いで、＜結晶酸化物半導体膜を備えるトランジスタの製造及び評価＞と同様にして、複数のチャネル長を設けたボトムゲート・トップコンタクト型トランジスタを作製した。このトランジスタを用いて、ＴＬＭ（ｔｒａｎｓｆｅｒ ｌｅｎｇｔｈ ｍｅｔｈｏｄ）法より算出した電極の接触抵抗等を除外した半導体チャネル起因の移動度である真性移動度[ｃｍ²／Ｖｓ]を測定した。
ＴＬＭ法を行うために、複数のチャネル長を設けた上記実施例及び比較例に記載のボトムゲート・トップコンタクト型トランジスタを用意した。各ＦＥＴ素子におけるドレイン電圧Ｖｄは、０．１Ｖとした。各Ｖｄ印加に対して一定の電圧を印加し、ゲート電圧Ｖｇを－２０Ｖから４０Ｖまで０．１Ｖステップで掃引しながら電流値Ｉｄを測定することでＩｄ－Ｖｇ特性を得た。次に得られた各素子のＩｄ－Ｖｇ特性のＶｇを各素子の閾値電圧Ｖｔｈによって規格化し、Ｉｄ－（Ｖｇ－Ｖｔｈ）特性のグラフを作成した。その後、各Ｖｇ－Ｖｔｈ印加時に得られた電流値ＩｄとＶｄの値からソース・ドレイン端の全抵抗Ｒｔｏｔａｌを算出した。次に複数のチャネル長を設けたボトムゲート・トップコンタクト型トランジスタのチャネル長を横軸、各Ｖｇ－Ｖｔｈ印加時の全抵抗Ｒｔｏｔａｌを縦軸としたグラフ（ＴＬＭプロット）を作成した。このＴＬＭプロットは以下の式（ｃ）で線形近似できる。
Ｒｔｏｔａｌ＝ｒｃｈ・Ｌ＋Ｒｓ／ｄ・・・（ｃ）
式（ｃ）のｒｃｈはチャネル抵抗率、Ｒｓ／ｄはソース・ドレイン領域における寄生抵抗／接触抵抗である。式（ｃ）に基づきＴＬＭプロットの傾きからチャネル抵抗率ｒｃｈが得られる。ｒｃｈは以下の式（ｄ）で与えられる。
ｒｃｈ＝１／(μＦＥｉ・Ｃｉ・Ｗ・（Ｖｇ－Ｖｔｈ）) ・・・（ｄ）
ここでμＦＥｉは真性移動度であり、チャネル長Ｌの偏差とトランジスタにおける寄生抵抗によるドレイン電圧Ｖｄの電圧降下成分を補正した値が得られる。次にｒｃｈの逆数をとり、縦軸１／ｒｃｈ、横軸をＶｇ－Ｖｔｈとしたグラフを作成した。式（ｄ）に基づき、高Ｖｇ－Ｖｔｈを印加した際の（１／ｒｃｈ）－（Ｖｇ－Ｖｔｈ）特性は線形近似することができ、その傾きはμＦＥｉ・Ｃｉ・Ｗに対応する。従って、算出した傾きをＣｉとＷで除することでμＦＥｉを導出した。なお、移動度の絶対値の大きな結晶性酸化物半導体の場合、寄生抵抗やチャネル長の偏差によって電界効果線形移動度μｌｉｎが大きく過小／過大評価される可能性があるため、本手法において導出した真性移動度μＦＥｉを用いた評価が好ましい。
また、各Ｖｇ－Ｖｔｈ印加時寄生抵抗はＴＬＭプロット及び式（ｃ）から導出することができる。本実施例ではチャネル幅Ｗによって規格化した値であるＲｓ／ｄ・Ｗを寄生抵抗と定義し、Ｖｇ－Ｖｔｈ＝＋４０Ｖ印加時の値を用いて算出した。

表１の結果から、本実施形態に係る酸化物半導体膜は、電界効果移動度に優れることが分かる。

本実施形態の酸化物半導体膜は、トランジスタのチャネル層として好適であり、各種の半導体デバイスに用いることができる。特に、ディスプレイ用トランジスタ、メモリ用ＦＥＴ（ＤＲＡＭ、ＮＡＮＤ、ＲｅＲＡＭ、ＦｅＲＡＭ、及びＦｅＦＥＴ）、ロジックＩＣ用ＦＥＴ（ＣＰＵ、ＭＰＵ、ＢＥＯＬ、３Ｄ－ＬＳＩ、ＣＭＯＳ）、センサ用ＦＥＴ（ＣＭＯＳイメージセンサ）、及びトランジスタ（ＭＯＳＦＥＴ、パワートランジスタ、ＭＥＳＦＥＴ）等に好適に用いることができる。

１…基板、２…ゲート電極、３…第１絶縁膜、４…ソース電極、５…ドレイン電極、６…酸化物半導体層、７、７ａ…第２絶縁膜、７ｂ…第３絶縁膜、８…絶縁膜、Ｈ…スルーホール。

Claims (31)

1. インジウムを主成分として含む酸化物半導体膜であって、
   前記酸化物半導体膜の下層面のラフネス１と、前記下層面とは反対側の上層面のラフネス２との差が、０．０６ｎｍ以下である、
   酸化物半導体膜。
2. 前記酸化物半導体膜の膜厚が、２０．０ｍｍ以下である、
   請求項１に記載の酸化物半導体膜。
3. 前記酸化物半導体膜の膜厚が、１０．０ｍｍ未満である、
   請求項１に記載の酸化物半導体膜。
4. 下層面のラフネス１が０．２ｎｍ未満である、
   請求項１に記載の酸化物半導体膜。
5. 前記酸化物半導体膜に含まれる全金属元素に対するインジウムの原子比率が、６２．０ａｔ％以上である、
   請求項１に記載の酸化物半導体膜。
6. 前記酸化物半導体膜に含まれる全金属元素に対するインジウムの原子比率が、１００．０ａｔ％以下である、
   請求項１に記載の酸化物半導体膜。
7. さらにガリウムを含む、
   請求項１に記載の酸化物半導体膜。
8. 前記酸化物半導体膜に含まれる全金属元素に対するガリウムの原子比率が２０．０ａｔ％以下である、
   請求項１に記載の酸化物半導体膜。
9. 前記酸化物半導体膜に含まれる全金属元素に対するガリウムの原子比率が、０．１ａｔ％以上である、
   請求項１に記載の酸化物半導体膜。
10. 電子線回折における電子線回折スポットもしくは断面が、ビックスバイト構造を示す、
    請求項１に記載の酸化物半導体膜。
11. 移動度が、７０．０ｃｍ^２／Ｖｓ以上である、
    請求項１に記載の酸化物半導体膜。
12. 原子層堆積法で成膜された、
    請求項１に記載の酸化物半導体膜。
13. インジウムを主成分として含む酸化物半導体膜であって、
    前記酸化物半導体膜の下層面のラフネス１と、前記下層面とは反対側の上層面のラフネス２との差が、０．０６ｎｍ以下であり、
    前記酸化物半導体膜の膜厚が、１０．０ｍｍ未満であり、
    下層面のラフネス１が０．２ｎｍ未満である、
    酸化物半導体膜。
14. 前記酸化物半導体膜に含まれる全金属元素に対するガリウムの原子比率が、０．１ａｔ％以上である、
    請求項１３に記載の酸化物半導体膜。
15. 移動度が、５０．０ｃｍ^２／Ｖｓ以上である、
    請求項１４に記載の酸化物半導体膜。
16. 原子層堆積法で成膜された、
    請求項１５に記載の酸化物半導体膜。
17. 基板上に、請求項１～１６のいずれか一項に記載の酸化物半導体膜からなる層と、絶縁層と、電極と、を備えた、
    トランジスタ。
18. ボトムゲート・トップコンタクト型、又はトップゲート・トップコンタクト型である、
    請求項１７に記載のトランジスタ。
19. 三次元垂直チャネル型である、
    請求項１７に記載のトランジスタ。
20. 前記絶縁層が、酸化ガリウム、酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウム、及び酸化タンタルからなる群より選択される少なくとも１種を含む、請求項１７に記載のトランジスタ。
21. 第１絶縁膜と、第２絶縁膜とを更に備え、
    前記電極がゲート電極であり、
    前記第１絶縁膜が、前記ゲート電極と前記酸化物半導体膜からなる層との間に位置し、
    前記第２絶縁膜が、前記第１絶縁膜に対して前記酸化物半導体膜からなる層の反対側に位置して、前記酸化物半導体膜からなる層と接し、
    前記第２絶縁膜が、酸化ガリウムを含む、
    請求項１７に記載のトランジスタ。
22. 前記電極が、酸化インジウムスズ（ＩＴＯ）、インジウム・亜鉛酸化物（ＩＺＯ）、アルミニウム・亜鉛酸化物（ＡＺＯ）、ガリウム・亜鉛酸化物（ＧＺＯ）、アルミニウム（Ａｌ）、鉄（Ｆｅ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、銅（Ｃｕ）、モリブデン（Ｍｏ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、銀（Ａｇ）、タンタル（Ｔａ）、イリジウム（Ｉｒ）、白金（Ｐｔ）、タングステン（Ｗ）、チタン（Ｔｉ）、クロム（Ｃｒ）、金（Ａｕ）、亜鉛（Ｚｎ）、ニオブ（Ｎｂ）、マンガン（Ｍｎ）、及び窒化チタン（ＴｉＮ）からなる群より選択される少なくとも１種を含む、
    請求項１７に記載のトランジスタ。
23. 請求項１７に記載のトランジスタを含む、半導体デバイス。
24. 半導体記憶装置である、請求項２３に記載の半導体デバイス。
25. 請求項２３に記載の半導体デバイスを含む、電子回路。
26. 請求項２５に記載の電子回路を含む、電気機器、電子機器、車両、又は動力機関。
27. 請求項１～１６のいずれか一項に記載の酸化物半導体膜の製造方法であって、インジウム含有前駆体を使用して原子層堆積法により成膜する成膜工程を含む、製造方法。
28. 前記インジウム含有前駆体としてトリエチルインジウムを用いる、
    請求項２７に記載の酸化物半導体膜の製造方法。
29. 前記成膜工程において更にガリウム含有前駆体を用いる、
    請求項２７に記載の酸化物半導体膜の製造方法。
30. インジウムを主成分として含む酸化物半導体膜の品質の分析方法であって、
    前記酸化物半導体膜の下層面のラフネス１と、前記下層面とは反対側の上層面のラフネス２との差が、０．０６ｎｍ以下であるかを判断することを含む、
    方法。
31. 前記酸化物半導体膜の下層面のラフネス１と、前記下層面とは反対側の上層面のラフネス２との差が、０．０６ｎｍ以下であると判断した場合に、前記酸化物半導体膜の品質が良いと評価することをさらに含む、
    請求項３０に記載の方法。