[go: up one dir, main page]

JP7705818B2 - Manufacturing method of processed product, manufacturing method of semiconductor device, and manufacturing device of processed product - Google Patents

Manufacturing method of processed product, manufacturing method of semiconductor device, and manufacturing device of processed product Download PDF

Info

Publication number
JP7705818B2
JP7705818B2 JP2022051327A JP2022051327A JP7705818B2 JP 7705818 B2 JP7705818 B2 JP 7705818B2 JP 2022051327 A JP2022051327 A JP 2022051327A JP 2022051327 A JP2022051327 A JP 2022051327A JP 7705818 B2 JP7705818 B2 JP 7705818B2
Authority
JP
Japan
Prior art keywords
surface layer
cut
groove
cut region
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022051327A
Other languages
Japanese (ja)
Other versions
JP2023144386A (en
Inventor
周邦 花坂
直己 藤原
雄大 高森
圭一 中村
幹司 石橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Towa Corp
Original Assignee
Towa Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Towa Corp filed Critical Towa Corp
Priority to JP2022051327A priority Critical patent/JP7705818B2/en
Priority to PCT/JP2022/046171 priority patent/WO2023188587A1/en
Priority to CN202280091674.XA priority patent/CN118696413A/en
Priority to KR1020247026492A priority patent/KR102883592B1/en
Priority to TW112104895A priority patent/TWI842386B/en
Publication of JP2023144386A publication Critical patent/JP2023144386A/en
Application granted granted Critical
Publication of JP7705818B2 publication Critical patent/JP7705818B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

本明細書は、加工品の製造方法、半導体装置の製造方法、および加工品の製造装置に関する。 This specification relates to a method for manufacturing a processed product, a method for manufacturing a semiconductor device, and an apparatus for manufacturing a processed product.

特開２０１１－７７２７８号公報（特許文献１）に開示されているように、リードフレームといった加工対象物においては、加工対象物のそれ単独に対して、または、加工対象物と樹脂などの他の部材とが互いに一体化されたものに対して、様々な加工処理が施され、これにより加工品（たとえば完成品）が得られる。特許文献１に開示された加工対象物（リードフレーム）は、所定の工程を経た後に加工対象物の表面にメッキ処理が施され、個片化され、基板などに実装される。 As disclosed in JP 2011-77278 A (Patent Document 1), various processing steps are performed on a workpiece such as a lead frame, either on the workpiece itself or on the workpiece integrated with other members such as resin, to obtain a processed product (for example, a finished product). After undergoing a specified process, the workpiece (lead frame) disclosed in Patent Document 1 has its surface plated, is divided into individual pieces, and is mounted on a substrate or the like.

特開２０１１－７７２７８号公報JP 2011-77278 A

特許文献１に開示されているように、加工対象物を準備する際に、最終的に切断されるべき位置に沿って予め溝部（凹状部）が形成された加工対象物を準備する場合がある。溝部の存在によって、たとえば、溝部の内表面上に設けられたメッキ膜は、リードフレームの切断後（特許文献１においては個片化の後）に、内側に窪む凹状空間を呈する。はんだ等の接合材は、この凹状空間内に誘導され入り込む。たとえば、半導体装置を基板等に実装する際に、リードの下面および側面の両方に良好にはんだを接合させることが可能となり、接続信頼性が向上する。 As disclosed in Patent Document 1, when preparing an object to be processed, the object may be prepared with a groove (concave portion) formed in advance along the position where it is to be finally cut. Due to the presence of the groove, for example, a plating film provided on the inner surface of the groove presents a concave space that is recessed inward after the lead frame is cut (after individualization in Patent Document 1). A bonding material such as solder is guided and enters this concave space. For example, when mounting a semiconductor device on a substrate, it becomes possible to bond solder well to both the bottom and side surfaces of the lead, improving connection reliability.

ここで、加工対象物が準備段階で準備された状態においては、溝部の内表面がたとえば凹面状に湾曲した表面形状を呈している場合がある。加工対象物が準備段階で準備されたそのままの状態においては、溝部の内表面が、はんだ等の誘導や接合等の後工程における処理に適した表面形状を有していない場合がある。はんだ等を利用する際の接続信頼性の向上のためには、たとえば上記凹状空間は広く設けられ、溝部の内表面はより広い接合面積を有していることが好ましい。 Here, when the workpiece is prepared in the preparation stage, the inner surface of the groove may have a curved, concave surface shape, for example. When the workpiece is in the state in which it is prepared in the preparation stage, the inner surface of the groove may not have a surface shape suitable for subsequent processing steps, such as induction or joining of solder, etc. In order to improve the connection reliability when using solder, etc., it is preferable that the above-mentioned concave space is provided widely, and the inner surface of the groove has a larger joining area.

本明細書は、上記の実情に鑑みて開示されるものであって、切断されるべき位置に沿って予め溝部が形成された加工対象物を用いて加工品を製造する場合に、従来手法に比べてより高い接続信頼性を得ることが可能な加工品の製造方法、半導体装置の製造方法、および加工品の製造装置を開示することを目的とする。 This specification is disclosed in consideration of the above-mentioned circumstances, and aims to disclose a method for manufacturing a processed product, a method for manufacturing a semiconductor device, and an apparatus for manufacturing a processed product that can obtain higher connection reliability than conventional methods when manufacturing a processed product using a workpiece in which a groove has been formed in advance along the position to be cut.

本開示に基づく加工品の製造方法は、切断されるべき位置に沿って予め溝部が形成されたリードフレームを少なくとも含む加工対象物を準備する準備工程と、前記加工対象物を切断する前に、前記加工対象物のうちの前記溝部を形成している表層部分を部分的に除去する表層除去工程と、前記加工対象物を切断する前に、前記表層部分が部分的に除去された前記加工対象物にメッキ処理を施すメッキ工程と、を含み、前記表層除去工程が実施される前の状態において、前記表層部分は、前記加工対象物が切断されることにより除去されることとなる切断領域と、前記切断領域と前記溝部の開口端との間に位置する非切断領域と、を含んでおり、前記表層除去工程においては、前記非切断領域の少なくとも一部を除去する。 The method for manufacturing a processed product based on the present disclosure includes a preparation step of preparing a workpiece including at least a lead frame in which a groove is formed in advance along a position to be cut, a surface layer removal step of partially removing a surface layer portion of the workpiece that forms the groove before cutting the workpiece, and a plating step of plating the workpiece from which the surface layer portion has been partially removed before cutting the workpiece. In a state before the surface layer removal step is performed, the surface layer portion includes a cutting region that will be removed by cutting the workpiece and a non-cut region located between the cutting region and the opening end of the groove, and in the surface layer removal step, at least a portion of the non-cut region is removed.

本開示に基づく半導体装置の製造方法は、上記の加工品の製造方法を使用するものであって、前記リードフレームに半導体チップがボンディングされた状態で、前記リードフレームおよび前記半導体チップを樹脂材により封止する樹脂封止工程と、前記溝部内の前記樹脂材を除去する樹脂除去工程と、前記リードフレームを、前記溝部に沿って切断する切断工程と、を含み、前記加工品の製造方法としては、前記表層除去工程および前記メッキ工程が、前記樹脂除去工程と前記切断工程との間に行われるか、前記表層除去工程および前記メッキ工程が、前記樹脂封止工程よりも前の段階で行われるか、または、前記表層除去工程が前記樹脂封止工程よりも前の段階で行われ、前記メッキ工程が前記樹脂除去工程と前記切断工程との間に行われる。 The manufacturing method of a semiconductor device according to the present disclosure uses the manufacturing method of the processed product described above, and includes a resin sealing process in which the lead frame and the semiconductor chip are sealed with a resin material while the semiconductor chip is bonded to the lead frame, a resin removal process in which the resin material in the groove is removed, and a cutting process in which the lead frame is cut along the groove. As a manufacturing method of the processed product, the surface layer removal process and the plating process are performed between the resin removal process and the cutting process, or the surface layer removal process and the plating process are performed at a stage prior to the resin sealing process, or the surface layer removal process is performed at a stage prior to the resin sealing process, and the plating process is performed between the resin removal process and the cutting process.

本開示に基づく加工品の製造装置は、切断されるべき位置に沿って予め溝部が形成されたリードフレームを少なくとも含む加工対象物に対して加工を実施する、加工品の製造装置であって、前記加工対象物が切断されていない状態で、前記加工対象物のうちの前記溝部を形成している表層部分を部分的に除去する表層除去部と、前記加工対象物が切断されていない状態で、前記表層部分が部分的に除去された前記加工対象物にメッキ処理を施すメッキ処理部と、を備え、前記表層除去部が前記表層部分を部分的に除去する前の状態において、前記表層部分は、前記加工対象物が切断されることにより除去されることとなる切断領域と、前記切断領域と前記溝部の開口端との間に位置する非切断領域と、を含んでおり、前記表層除去部は、前記非切断領域の少なくとも一部を除去する。 The manufacturing device for processed products according to the present disclosure is a manufacturing device for processed products that performs processing on a workpiece that includes at least a lead frame in which a groove is formed in advance along a position to be cut, and includes a surface layer removal unit that partially removes the surface layer portion of the workpiece that forms the groove while the workpiece is not cut, and a plating processing unit that performs plating processing on the workpiece from which the surface layer portion has been partially removed while the workpiece is not cut. In a state before the surface layer removal unit partially removes the surface layer portion, the surface layer portion includes a cutting region that will be removed by cutting the workpiece and a non-cut region located between the cutting region and the opening end of the groove, and the surface layer removal unit removes at least a portion of the non-cut region.

上記開示によれば、切断されるべき位置に沿って予め溝部が形成された加工対象物を用いて加工品を製造する場合に、従来手法に比べてより高い接続信頼性を得ることが可能な加工品の製造方法、半導体装置の製造方法、および加工品の製造装置を得ることができる。 According to the above disclosure, when manufacturing a processed product using a workpiece in which a groove has been formed in advance along the position to be cut, it is possible to obtain a method for manufacturing a processed product, a method for manufacturing a semiconductor device, and an apparatus for manufacturing a processed product that can obtain higher connection reliability than conventional methods.

加工品の製造装置２０を示す図である。FIG. 2 is a diagram showing a manufacturing apparatus 20 for a processed product. 加工品の製造方法、およびそれを使用する半導体装置の製造方法を示す図である。1A to 1C are diagrams showing a method for manufacturing a processed product and a method for manufacturing a semiconductor device using the processed product; 準備工程において準備されたリードフレーム１の裏面１ｂ側から見た構成を示す平面図である。1 is a plan view showing a configuration of a lead frame 1 prepared in a preparation step, as viewed from a rear surface 1b side. 図３中のＩＶ－ＩＶ線に沿った矢視断面図である。4 is a cross-sectional view taken along line IV-IV in FIG. 3. 準備工程において準備されたリードフレーム１の一部（リード部３、タイバー４および溝部５）の裏面１ｂ側から見た構成を示す斜視図である。1 is a perspective view showing a configuration of a part of a lead frame 1 (lead portion 3, tie bar 4 and groove portion 5) prepared in a preparation process, as viewed from the rear surface 1b side. 準備工程において準備されたリードフレーム１（ダイパッド２）上に、半導体チップ６がボンディングされた状態を示す断面図である。1 is a cross-sectional view showing a state in which a semiconductor chip 6 is bonded onto a lead frame 1 (die pad 2) prepared in a preparation step. 樹脂封止工程が行なわれた状態を示す断面図である。FIG. 11 is a cross-sectional view showing a state after a resin sealing step has been performed. 樹脂除去工程を行なう前に保護フィルムが除去された状態を示す断面図である。FIG. 11 is a cross-sectional view showing a state in which a protective film has been removed before a resin removing step is performed. 樹脂除去工程を行なっている様子を示す断面図である。FIG. 11 is a cross-sectional view showing a resin removing step being performed. 表層除去工程を行なっている様子を示す断面図である。FIG. 11 is a cross-sectional view showing a state in which a surface layer removing step is being performed. 表層除去工程を行なう範囲を説明するための平面図である。FIG. 13 is a plan view for explaining the range in which the surface layer removing step is performed. 図１０の一部を拡大して示す断面図であり、表層除去工程が行なわれた後の様子を示している。FIG. 11 is an enlarged cross-sectional view of a portion of FIG. 10, showing the state after the surface layer removing step has been performed. メッキ工程が行なわれた後の様子を示す断面図である。FIG. 2 is a cross-sectional view showing the state after a plating process is performed. 切断工程を行なっている様子を示す断面図である。FIG. 11 is a cross-sectional view showing a state in which a cutting step is being performed. 実施の形態の製造方法によって得られた半導体装置を示す斜視図である。1 is a perspective view showing a semiconductor device obtained by a manufacturing method according to an embodiment; 実施の形態の製造方法によって得られた半導体装置が実装されている様子を示す断面図である。1 is a cross-sectional view showing a state in which a semiconductor device obtained by a manufacturing method according to an embodiment is mounted; 比較例の製造方法によって得られた半導体装置が実装されている様子を示す断面図である。11 is a cross-sectional view showing a state in which a semiconductor device obtained by a manufacturing method of the comparative example is mounted. 図１２に対応し、実施の形態に関する作用及び効果を説明するための断面図である。FIG. 13 is a cross-sectional view corresponding to FIG. 12 and illustrating the operation and effects of the embodiment. 図１２に対応し、実施の形態の第１変形例に関する表層除去工程を説明するための断面図である。FIG. 13 is a cross-sectional view corresponding to FIG. 12 and illustrating a surface layer removing step according to a first modified example of the embodiment. 図１２に対応し、実施の形態の第２変形例に関する表層除去工程を説明するための断面図である。FIG. 13 is a cross-sectional view corresponding to FIG. 12 and illustrating a surface layer removing step according to a second modified example of the embodiment. 図１２に対応し、実施の形態の第３変形例に関する表層除去工程を説明するための断面図である。FIG. 13 is a cross-sectional view illustrating a surface layer removing step according to a third modified example of the embodiment, corresponding to FIG. 12 . 実施の形態の第４変形例に関する、加工品の製造方法、およびそれを使用する半導体装置の製造方法を示す図である。13A to 13C are diagrams showing a method for manufacturing a processed product and a method for manufacturing a semiconductor device using the same, according to a fourth modified example of the embodiment; 実施の形態の第５変形例に関する、加工品の製造方法、およびそれを使用する半導体装置の製造方法を示す図である。13A to 13C are diagrams showing a method for manufacturing a processed product and a method for manufacturing a semiconductor device using the same, relating to a fifth modified example of the embodiment;

実施の形態について、以下、図面を参照しながら説明する。以下の説明において同一の部品および相当部品には同一の参照番号を付し、重複する説明は繰り返さない場合がある。以下、加工品の製造方法（または半導体装置の製造方法）で使用される加工品の製造装置２０およびリードフレーム１の構成についてまず説明し、その後、加工品の製造方法（または半導体装置の製造方法）について説明する。 Embodiments will be described below with reference to the drawings. In the following description, identical and corresponding parts will be given the same reference numbers, and duplicate descriptions may not be repeated. Below, the configuration of the processed product manufacturing device 20 and lead frame 1 used in the processed product manufacturing method (or semiconductor device manufacturing method) will first be described, and then the processed product manufacturing method (or semiconductor device manufacturing method) will be described.

［加工品の製造装置２０］
図１は、加工品の製造装置２０を示す図である。加工品の製造装置２０はステージ２１上に保持された加工対象物２２に対して加工を実施する。加工対象物２２には、切断されるべき位置に沿って予め溝部が形成されている。ここで、溝部は、底がある溝部分であり、有底溝ということがある。加工対象物２２が後述するリードフレーム１である場合、リードフレーム１には溝部５（図５等参照）が形成され、加工品の製造装置２０は、半導体装置の製造装置として機能することができる。以下の説明では、加工品の製造装置２０が半導体装置の製造装置である場合の例に基づいて説明を行なう。 [Processed product manufacturing device 20]
FIG. 1 is a diagram showing a machined product manufacturing apparatus 20. The machined product manufacturing apparatus 20 processes a workpiece 22 held on a stage 21. A groove is formed in advance in the workpiece 22 along a position to be cut. Here, the groove is a groove portion with a bottom, and may be called a bottomed groove. When the workpiece 22 is a lead frame 1 described later, a groove 5 (see FIG. 5, etc.) is formed in the lead frame 1, and the machined product manufacturing apparatus 20 can function as a semiconductor device manufacturing apparatus. In the following description, an example will be given in which the machined product manufacturing apparatus 20 is a semiconductor device manufacturing apparatus.

加工品の製造装置２０は、出射部２３、走査部２４、制御部２５、およびメッキ処理部２６を備える。制御部２５は、所定の加工条件に従って、出射部２３および走査部２４を制御する。出射部２３はレーザ光を生成して出射する。出射部２３から出射されたレーザ光は走査部２４へ伝送され、走査部２４は、たとえばレンズおよびスキャナミラーなどを利用してレーザ光Ｌを加工対象物２２に向けて照射する。走査部２４は、加工対象物２２とレーザ光Ｌのビームスポットとの相対位置を変化させることにより、加工対象物２２上でレーザ光Ｌを所定の走査方向に沿って走査する。これにより、加工対象物２２の一部が除去される。 The machine 20 for manufacturing a processed product includes an emission unit 23, a scanning unit 24, a control unit 25, and a plating unit 26. The control unit 25 controls the emission unit 23 and the scanning unit 24 according to predetermined processing conditions. The emission unit 23 generates and emits a laser beam. The laser beam emitted from the emission unit 23 is transmitted to the scanning unit 24, which irradiates the laser beam L toward the workpiece 22 using, for example, a lens and a scanner mirror. The scanning unit 24 scans the laser beam L on the workpiece 22 along a predetermined scanning direction by changing the relative position between the workpiece 22 and the beam spot of the laser beam L. This removes a part of the workpiece 22.

詳細は後述するが、出射部２３、走査部２４および制御部２５は、「表層除去部」として機能することができる。表層除去部は、加工対象物２２が切断されていない状態で、加工対象物２２のうちの溝部（リードフレーム１における溝部５（図４参照））を形成している表層部分（リードフレーム１における表層部分３ｃ）を部分的に除去する。 Although details will be described later, the emission unit 23, the scanning unit 24, and the control unit 25 can function as a "surface layer removal unit." The surface layer removal unit partially removes the surface portion (surface portion 3c of the lead frame 1) that forms the groove portion (groove portion 5 in the lead frame 1 (see FIG. 4)) of the workpiece 22 while the workpiece 22 is not cut.

図４を参照して後述するが、リードフレーム１における表層部分３ｃが、表層除去部からのレーザ照射によって部分的に除去される。メッキ処理部２６は、加工対象物２２（リードフレーム１）が切断されていない状態で、表層部分３ｃが部分的に除去された加工対象物２２（リードフレーム１）にメッキ処理を施す。 As will be described later with reference to FIG. 4, the surface layer 3c of the lead frame 1 is partially removed by laser irradiation from the surface layer removal unit. The plating unit 26 performs plating on the workpiece 22 (lead frame 1) from which the surface layer 3c has been partially removed while the workpiece 22 (lead frame 1) is not cut.

［半導体装置の製造方法］
図２は、加工品の製造方法、およびそれを使用する半導体装置の製造方法を示す図である。図１に示す加工品の製造装置２０を使用して、半導体装置の製造方法を実施することができる。半導体装置の製造方法は、準備工程ＳＴ１０、樹脂封止工程ＳＴ１２、樹脂除去工程ＳＴ１３、表層除去工程ＳＴ１４、メッキ工程ＳＴ１５、および切断工程ＳＴ１６を備える。準備工程ＳＴ１０は溝部形成工程ＳＴ１１を有する。 [Method of Manufacturing Semiconductor Device]
Fig. 2 is a diagram showing a method for manufacturing a processed product and a method for manufacturing a semiconductor device using the processed product. The method for manufacturing a semiconductor device can be carried out using the processed product manufacturing apparatus 20 shown in Fig. 1. The method for manufacturing a semiconductor device includes a preparation step ST10, a resin sealing step ST12, a resin removal step ST13, a surface layer removal step ST14, a plating step ST15, and a cutting step ST16. The preparation step ST10 includes a groove forming step ST11.

（加工品の製造方法）
準備工程ＳＴ１０、表層除去工程ＳＴ１４、およびメッキ工程ＳＴ１５は、加工品の製造方法を構成することができる。すなわち、半導体装置の製造方法は加工品の製造方法を含み得る。以下、各工程について順に説明する。 (Method of manufacturing processed products)
The preparation step ST10, the surface layer removal step ST14, and the plating step ST15 may constitute a method for manufacturing a processed product. That is, the method for manufacturing a semiconductor device may include the method for manufacturing a processed product. Each step will be described in order below.

［リードフレーム１（準備工程ＳＴ１０）］
図３は、準備工程において準備されたリードフレーム１の裏面１ｂ側から見た構成を示す平面図である。図４は、図３中のＩＶ－ＩＶ線に沿った矢視断面図である。図５は、準備工程において準備されたリードフレーム１の一部（リード部３、タイバー４および溝部５）の裏面１ｂ側から見た構成を示す斜視図である。 [Lead frame 1 (preparation process ST10)]
Fig. 3 is a plan view showing the configuration of the lead frame 1 prepared in the preparation step, as viewed from the rear surface 1b side. Fig. 4 is a cross-sectional view taken along line IV-IV in Fig. 3. Fig. 5 is a perspective view showing the configuration of a part of the lead frame 1 (leads 3, tie bars 4, and grooves 5) prepared in the preparation step, as viewed from the rear surface 1b side.

図３は、リードフレーム１の断面構成を表しているものではないが、図示上の便宜のため、リードフレーム１を構成している部分に、斜め方向に延びるハッチング線を付与している。ここでは２種類のハッチング線を使用しており、その違いについては後述する。図３～図５には、説明上の便宜のため、長さ方向Ｓ、幅方向Ｗ、および高さ方向Ｈを図示しており、以下の説明では、これらの方向を適宜参照する。これらの方向は、図６以降の図面にも同様に適宜図示している。 Figure 3 does not show the cross-sectional structure of lead frame 1, but for ease of illustration, the parts that make up lead frame 1 are given diagonally extending hatched lines. Two types of hatched lines are used here, the differences between which will be explained later. For ease of explanation, Figures 3 to 5 show the length direction S, width direction W, and height direction H, and these directions will be referred to as appropriate in the following explanation. These directions are also shown as appropriate in Figure 6 and subsequent drawings.

図３に示すように、リードフレーム１は、長さ方向Ｓおよび幅方向Ｗの双方に沿って延びる、略板状の形状を有する。リードフレーム１は、半導体チップ６（図６）が搭載される側に位置する表面１ａと、表面１ａの反対側に位置する裏面１ｂとを有し、銅などの金属から構成される。リードフレーム１は、複数のダイパッド２、複数のリード部３、および、複数のタイバー４を含む。 As shown in FIG. 3, the lead frame 1 has a generally plate-like shape extending along both the length direction S and the width direction W. The lead frame 1 has a front surface 1a located on the side on which the semiconductor chip 6 (FIG. 6) is mounted, and a back surface 1b located on the opposite side to the front surface 1a, and is made of a metal such as copper. The lead frame 1 includes a plurality of die pads 2, a plurality of lead portions 3, and a plurality of tie bars 4.

（ダイパッド２、リード部３、タイバー４）
複数のダイパッド２は、長さ方向Ｓおよび幅方向Ｗの双方に間隔を空けて配列されている。リードフレーム１の表面１ａ上に、半導体チップ６が搭載される（図６参照）。複数のダイパッド２の各々の周囲（四方）に、複数のリード部３が矩形状に並んで配置されている。複数のダイパッド２の各々を取り囲むように、複数のタイバー４が格子状に配置されている。１つのタイバー４の両側に、複数のリード部３が設けられており、複数のリード部３は、タイバー４の延在方向に沿って間隔をあけて並んでいる。複数のリード部３の各々は、厚肉部３ａと薄肉部３ｂとを有する（図３，図５）。リード部３においては、厚肉部３ａが薄肉部３ｂを介してタイバー４に連結している。高さ方向Ｈにおいて、ダイパッド２および厚肉部３ａは、薄肉部３ｂよりも大きな高さ寸法（すなわち厚み）を有する。 (Die pad 2, lead portion 3, tie bar 4)
The die pads 2 are arranged at intervals in both the length direction S and the width direction W. A semiconductor chip 6 is mounted on the front surface 1a of the lead frame 1 (see FIG. 6). A plurality of lead portions 3 are arranged in a rectangular shape around each of the die pads 2 (four sides). A plurality of tie bars 4 are arranged in a lattice shape so as to surround each of the die pads 2. A plurality of lead portions 3 are provided on both sides of one tie bar 4, and the plurality of lead portions 3 are arranged at intervals along the extension direction of the tie bar 4. Each of the plurality of lead portions 3 has a thick portion 3a and a thin portion 3b (FIGS. 3 and 5). In the lead portion 3, the thick portion 3a is connected to the tie bar 4 via the thin portion 3b. In the height direction H, the die pad 2 and the thick portion 3a have a height dimension (i.e., thickness) larger than the thin portion 3b.

ダイパッド２および厚肉部３ａには、図３の紙面右上側から左下側に向かって延びるハッチング線を付与している。リード部３の薄肉部３ｂおよびタイバー４に、図３の紙面左上側から右下側に向かって延びるハッチング線を付与している。 The die pad 2 and the thick portion 3a are indicated by hatching lines extending from the upper right to the lower left of the paper in FIG. 3. The thin portion 3b of the lead portion 3 and the tie bar 4 are indicated by hatching lines extending from the upper left to the lower right of the paper in FIG. 3.

（溝部５）
図５を参照して、ここで、タイバー４、リード部３の厚肉部３ａおよび薄肉部３ｂについて、図５に示す「高さ方向Ｈの負側」に位置する表面に着目すると、これらの表面の高さ位置は同じである。一方で、図５に示す「高さ方向Ｈの正側」に位置する表面に着目すると、タイバー４の表面の高さ位置およびリード部３の薄肉部３ｂの表面の高さ位置よりも、リード部３の厚肉部３ａの表面の高さ位置は、高い。 (Groove portion 5)
5, when one focuses on the surfaces of the tie bar 4 and the thick portion 3a and the thin portion 3b of the lead portion 3 located on the "negative side of the height direction H" shown in Fig. 5, the height positions of these surfaces are the same. On the other hand, when one focuses on the surfaces located on the "positive side of the height direction H" shown in Fig. 5, the height position of the surface of the thick portion 3a of the lead portion 3 is higher than the height position of the surface of the tie bar 4 and the height position of the surface of the thin portion 3b of the lead portion 3.

つまり、タイバー４の上記正側の表面およびリード部３の薄肉部３ｂの上記正側の表面は、リード部３の厚肉部３ａの上記正側の表面に対して凹んだ形状を呈しており、この構造により、リードフレーム１においては、タイバー４の裏面１ｂ（図３）側に、高さ方向Ｈおよび幅方向Ｗに沿って延在する、および、高さ方向Ｈおよび長さ方向Ｓに沿って延在する、格子状の溝部５が形成されている。 In other words, the positive surface of the tie bar 4 and the positive surface of the thin portion 3b of the lead portion 3 are recessed relative to the positive surface of the thick portion 3a of the lead portion 3, and this structure forms a lattice-shaped groove portion 5 on the back surface 1b (Figure 3) side of the tie bar 4, extending along the height direction H and width direction W, and extending along the height direction H and length direction S, in the lead frame 1.

溝部５は、リードフレーム１を高さ方向Ｈ方向に貫通するものではなく、例えば、リードフレーム１（厚肉部３ａ）の半分の溝深さを有し、リードフレーム１をエッチング（ウェットエッチング）することにより形成可能である。溝幅は例えば０．３０ｍｍ～０．５０ｍｍである。溝幅及び溝深さは、後工程で変形等の不具合が生じない程度の強度を確保すること、後工程で良好な外観検査が行えること、完成品である半導体装置の良好な実装強度などを考慮して、設定すればよい。 The groove portion 5 does not penetrate the lead frame 1 in the height direction H, but has a groove depth of, for example, half the lead frame 1 (thick portion 3a), and can be formed by etching (wet etching) the lead frame 1. The groove width is, for example, 0.30 mm to 0.50 mm. The groove width and groove depth can be set taking into consideration factors such as ensuring a strength that does not cause defects such as deformation in later processes, being able to perform good appearance inspections in later processes, and providing good mounting strength for the finished semiconductor device.

図４に示すように、溝部５は、空間であり、溝部５の底部５ａと、溝部５の側部５ｂと、溝部５の開口端５ｃとによって規定される。溝部５の開口端５ｃとは、リードフレーム１の裏面１ｂのうち、溝部５を形成している内縁部分であり、直線状に延びている（図５）。溝部５の底部５ａは、おおむね平坦面の形状を有している。溝部５の側部５ｂは、溝部５の底部５ａに近づくほど溝部５の開口端５ｃよりも幅方向の中央寄りに位置するように湾曲している。 As shown in FIG. 4, the groove portion 5 is a space defined by the bottom 5a of the groove portion 5, the side portion 5b of the groove portion 5, and the opening end 5c of the groove portion 5. The opening end 5c of the groove portion 5 is the inner edge portion that forms the groove portion 5 on the back surface 1b of the lead frame 1, and extends in a straight line (FIG. 5). The bottom 5a of the groove portion 5 has a generally flat surface shape. The side portion 5b of the groove portion 5 is curved so that the closer it gets to the bottom 5a of the groove portion 5, the closer it is to the center in the width direction than the opening end 5c of the groove portion 5.

図４～図５（特に図４）に示すように、リードフレーム１は、溝部５を形成している表層部分３ｃを有する。図４では、表層部分３ｃは破線を用いて表現されている。リードフレーム１の表層部分３ｃとは、リードフレーム１のうち、リードフレーム１の外表面から所定深さまでの範囲に規定される部分であって、溝部５を形成する部分である。表層部分３ｃの表面形状が、空間としての溝部５を形成（区画）している。図４の断面形状に示すように、表層部分３ｃは所定厚みを有し、ここではＵ字状またはＣ字状の形状を呈して延在している。なおここで言う「所定深さまでの範囲」および「所定厚み」とは、表層部分３ｃが、幅方向Ｗにおいて一定の（均一な）厚みを有しているという構成に限定しているものではない。溝部５を形成するものでさえあれば、表層部分３ｃは、幅方向Ｗにおいて任意の厚さを有し得るものであり、幅方向Ｗにおいて異なる厚みを有していてもよい。 As shown in Figures 4 and 5 (particularly Figure 4), the lead frame 1 has a surface layer portion 3c that forms the groove portion 5. In Figure 4, the surface layer portion 3c is represented by a dashed line. The surface layer portion 3c of the lead frame 1 is a portion of the lead frame 1 that is defined in a range from the outer surface of the lead frame 1 to a predetermined depth, and is a portion that forms the groove portion 5. The surface shape of the surface layer portion 3c forms (partitions) the groove portion 5 as a space. As shown in the cross-sectional shape of Figure 4, the surface layer portion 3c has a predetermined thickness, and here extends in a U-shape or C-shape. Note that the "range up to a predetermined depth" and "predetermined thickness" mentioned here are not limited to a configuration in which the surface layer portion 3c has a constant (uniform) thickness in the width direction W. As long as the surface layer portion 3c forms the groove portion 5, it can have any thickness in the width direction W, and may have different thicknesses in the width direction W.

詳細は後述するが、リードフレーム１は切断工程ＳＴ１６を実施することによって個片化される（図１４参照）。表層部分３ｃは、リードフレーム１が切断されることにより除去されることとなる切断領域３ｍと、切断領域３ｍと溝部５の開口端５ｃとの間に位置する非切断領域３ｎと、を含んでいる。図４には、切断工程ＳＴ１６によって用いられるブレード１２が二点鎖線を用いて仮想的に図示されている。 As will be described in detail later, the lead frame 1 is divided into individual pieces by performing a cutting process ST16 (see FIG. 14). The surface portion 3c includes a cutting region 3m that is removed by cutting the lead frame 1, and a non-cut region 3n that is located between the cutting region 3m and the opening end 5c of the groove portion 5. In FIG. 4, the blade 12 used in the cutting process ST16 is virtually illustrated using a two-dot chain line.

切断領域３ｍは、ブレード１２を示す二点鎖線の枠の内側に位置し、非切断領域３ｎは、ブレード１２を示す二点鎖線の枠の外側に位置する。表層部分３ｃは、切断領域３ｍと非切断領域３ｎとの間に境界部分３ｔを含んでいる。境界部分３ｔの表面３ｑは、ブレード１２を示す二点鎖線上に位置している。なお、二点鎖線の枠の幅および位置は、いずれも模式的に記載しており、切断によって実際に除去される範囲はブレード１２の幅よりも幅広となる。 The cut area 3m is located inside the two-dot chain line frame representing the blade 12, and the non-cut area 3n is located outside the two-dot chain line frame representing the blade 12. The surface portion 3c includes a boundary portion 3t between the cut area 3m and the non-cut area 3n. The surface 3q of the boundary portion 3t is located on the two-dot chain line representing the blade 12. Note that the width and position of the two-dot chain line frame are both shown diagrammatically, and the area actually removed by cutting is wider than the width of the blade 12.

切断領域３ｍの表面形状３ｐが、溝部５の底部５ａに対応している。非切断領域３ｎの表面形状３ｒは、溝部５の側部５ｂに対応している。非切断領域３ｎの表面形状３ｒの上端部分３ｓが、溝部５の開口端５ｃに対応している。図４に示す例では、溝部５の側部５ｂのすべてが非切断領域３ｎの表面形状３ｒに含まれている。非切断領域３ｎの表面形状３ｒの下端部分に、溝部５の底部５ａ（平坦面）が含まれていてもよい（換言すると、溝部５の底部５ａの一部が、非切断領域３ｎに含まれていてもよい）。 The surface shape 3p of the cut region 3m corresponds to the bottom 5a of the groove 5. The surface shape 3r of the non-cut region 3n corresponds to the side 5b of the groove 5. The upper end portion 3s of the surface shape 3r of the non-cut region 3n corresponds to the opening end 5c of the groove 5. In the example shown in FIG. 4, the entire side 5b of the groove 5 is included in the surface shape 3r of the non-cut region 3n. The bottom 5a (flat surface) of the groove 5 may be included in the lower end portion of the surface shape 3r of the non-cut region 3n (in other words, a part of the bottom 5a of the groove 5 may be included in the non-cut region 3n).

（樹脂封止工程）
図６は、準備工程において準備されたリードフレーム１（ダイパッド２）上に、半導体チップ６がボンディングされた状態を示す断面図である。図６に示すように、各半導体チップ６に設けられた複数の電極が、ボンディングワイヤ７を介してリード部３（厚肉部３ａ）に電気的に接続される。 (Resin sealing process)
6 is a cross-sectional view showing a state in which a semiconductor chip 6 is bonded onto a lead frame 1 (die pad 2) prepared in a preparation step. As shown in Fig. 6, a plurality of electrodes provided on each semiconductor chip 6 are electrically connected to a lead portion 3 (thick portion 3a) via bonding wires 7.

図７は、樹脂封止工程が行なわれた状態を示す断面図である。樹脂封止工程においては、半導体チップ６がボンディングされた状態で、リードフレーム１及び半導体チップ６を樹脂材９により封止する。樹脂封止工程の前に、リードフレーム１の溝部５の側に、保護フィルム８（例えばポリイミド樹脂テープ）を貼り付けて、保護フィルム８を貼り付けた上で樹脂封止を行なうとよい。 Figure 7 is a cross-sectional view showing the state after the resin sealing process. In the resin sealing process, the lead frame 1 and the semiconductor chip 6 are sealed with a resin material 9 while the semiconductor chip 6 is bonded. Before the resin sealing process, a protective film 8 (e.g., a polyimide resin tape) is attached to the groove portion 5 side of the lead frame 1, and resin sealing is performed after the protective film 8 is attached.

半導体装置の製造方法は、樹脂封止工程から、後述する切断工程までの間のどこかに、リードフレーム１の溝部５とは反対側の表面９ａ（図７）に、レーザ光Ｌ１を照射することによるレーザマーキングを行なう工程をさらに含んでいてもよい。パルスレーザを用いて走査光学系により走査することにより、型番やシリアルＮｏなどの任意の情報を印字可能である。 The manufacturing method of the semiconductor device may further include a step of performing laser marking by irradiating the surface 9a (FIG. 7) of the lead frame 1 opposite the groove portion 5 with laser light L1 somewhere between the resin sealing step and the cutting step described below. By scanning with a scanning optical system using a pulsed laser, it is possible to print any information such as a model number or serial number.

図８に示すように、次述する樹脂除去工程を行なう前に、保護フィルム８がリードフレーム１から剥がされる。保護フィルム８の除去により、リードフレーム１の溝部５内に形成されている樹脂材９（９ｂ）が露出する。なお、保護フィルム８は、図７を参照しながら説明したレーザマーキングを行なう工程の前にリードフレーム１から剥がしてもよい。 As shown in FIG. 8, the protective film 8 is peeled off from the lead frame 1 before the resin removal process described below. By removing the protective film 8, the resin material 9 (9b) formed in the groove portion 5 of the lead frame 1 is exposed. The protective film 8 may be peeled off from the lead frame 1 before the laser marking process described with reference to FIG. 7.

（樹脂除去工程）
図９は、樹脂除去工程を行なっている様子を示す断面図である。樹脂除去工程においては、溝部５内の樹脂材９（９ｂ）にレーザ光Ｌ２を照射し、レーザ光Ｌ２が長さ方向Ｓに沿って走査される。これにより、溝部５内の樹脂材が除去される。レーザ光Ｌ２としては、パルスレーザとして、たとえば、赤外レーザグリーンレーザ、もしくは、紫外レーザなどを利用可能である。 (Resin removal process)
9 is a cross-sectional view showing a state in which the resin removal step is being performed. In the resin removal step, the resin material 9 (9b) in the groove portion 5 is irradiated with laser light L2, and the laser light L2 is scanned along the length direction S. This removes the resin material in the groove portion 5. As the laser light L2, a pulsed laser such as an infrared laser, a green laser, or an ultraviolet laser can be used.

パルス幅に関しては、ナノ秒やピコ秒などのパルス幅を発生するレーザを利用可能である。また、制御部２５（図１）によって出射部２３および走査部２４を制御することにより、レーザ光Ｌ２による加工条件を変化させることができる。樹脂材９（９ｂ）の材質や樹脂材９（９ｂ）のサイズ（溝部５の溝幅等）に応じて、樹脂材９（９ｂ）を効率よく除去できるように、レーザ光Ｌ２の波長、出力、レーザ集光径、照射時間などが最適化される。 Regarding the pulse width, a laser that generates a pulse width of nanoseconds or picoseconds can be used. In addition, the processing conditions using the laser light L2 can be changed by controlling the emission unit 23 and the scanning unit 24 with the control unit 25 (Figure 1). The wavelength, output, laser focusing diameter, irradiation time, etc. of the laser light L2 are optimized according to the material of the resin material 9 (9b) and the size of the resin material 9 (9b) (such as the groove width of the groove portion 5) so that the resin material 9 (9b) can be removed efficiently.

（表層除去工程）
図１０は、表層除去工程を行なっている様子を示す断面図である。図１１は、表層除去工程を行なう範囲を説明するための平面図である。表層除去工程においては、リードフレーム１を切断する前に（換言すると、切断工程が行われる前に）、リードフレーム１のうちの溝部５を形成している表層部分３ｃを部分的に除去する。表層除去工程は、たとえばレーザを用いて行われる。リードフレーム１の材料（銅など）への高効率加工および熱影響抑制のため、短パルス（ピコ秒未満）の発振器を用いるとよい。表層除去工程は、他の研削手段または他の研磨手段などによって行われてもよい。 (Surface layer removal process)
FIG. 10 is a cross-sectional view showing the state in which the surface layer removing step is performed. FIG. 11 is a plan view for explaining the range in which the surface layer removing step is performed. In the surface layer removing step, before cutting the lead frame 1 (in other words, before the cutting step is performed), the surface layer portion 3c of the lead frame 1 forming the groove portion 5 is partially removed. The surface layer removing step is performed, for example, by using a laser. In order to perform high-efficiency processing on the material (copper, etc.) of the lead frame 1 and to suppress the thermal effect, it is preferable to use a short-pulse (less than picosecond) oscillator. The surface layer removing step may be performed by other grinding means, other polishing means, etc.

図１０を参照して、表層除去工程が実施される前の状態において、リードフレーム１の表層部分３ｃは、リードフレーム１が切断されることにより除去されることとなる切断領域３ｍと、切断領域３ｍと溝部５の開口端５ｃとの間に位置する非切断領域３ｎと、を含んでいる。表層除去工程が実施される前の状態において、非切断領域３ｎの表面形状３ｒは、溝部５の底部５ａに近づくほど溝部５の開口端５ｃよりも溝幅方向の中央寄りに位置するように湾曲している。なお、図１０には、切断工程ＳＴ１６によって用いられるブレード１２の側壁部分のみが二点鎖線を用いて仮想的に図示されている。 Referring to FIG. 10, before the surface layer removal step is performed, the surface portion 3c of the lead frame 1 includes a cutting region 3m that will be removed by cutting the lead frame 1, and a non-cut region 3n located between the cutting region 3m and the opening end 5c of the groove portion 5. Before the surface layer removal step is performed, the surface shape 3r of the non-cut region 3n is curved so that it is located closer to the center in the groove width direction than the opening end 5c of the groove portion 5 as it approaches the bottom 5a of the groove portion 5. Note that in FIG. 10, only the side wall portion of the blade 12 used in the cutting step ST16 is virtually illustrated using a two-dot chain line.

表層除去工程においては、少なくとも非切断領域３ｎに向けてレーザ光Ｌ３を照射し、レーザ光Ｌ３が長さ方向Ｓに沿って走査される（図１１参照）。これにより、非切断領域３ｎの少なくとも一部が除去される。たとえば、表層部分３ｃから３０μｍ～４０μｍの深さ分を除去するとよい。レーザ光Ｌ３として、たとえばピコ秒パルスのレーザなどの短パルスレーザを用いるとよい。 In the surface layer removal process, the laser light L3 is irradiated toward at least the non-cut region 3n, and the laser light L3 is scanned along the length direction S (see FIG. 11). This removes at least a portion of the non-cut region 3n. For example, it is preferable to remove a portion from the surface portion 3c to a depth of 30 μm to 40 μm. For example, a short-pulse laser such as a picosecond pulse laser may be used as the laser light L3.

図１２は、図１０の一部を拡大して示す断面図であり、表層除去工程が行なわれた後の様子を示している。図１０、図１２に示す例では、非切断領域３ｎにおける高さ方向の中央部分よりもやや下方側（溝部５の底部５ａ寄り）の部分が除去されている。さらに、切断領域３ｍの幅方向における両側部分も、わずかに除去されている。すなわち、ここでの表層除去工程においては、非切断領域３ｎの少なくとも一部に加え、切断領域３ｍのうちの非切断領域３ｎ寄りの部分も除去している。 Figure 12 is an enlarged cross-sectional view of a portion of Figure 10, showing the state after the surface layer removal process has been carried out. In the example shown in Figures 10 and 12, a portion of the non-cut region 3n slightly below the center in the height direction (near the bottom 5a of the groove 5) has been removed. Furthermore, both sides of the cut region 3m in the width direction have also been slightly removed. In other words, in this surface layer removal process, in addition to at least a portion of the non-cut region 3n, the portions of the cut region 3m near the non-cut region 3n are also removed.

表層除去工程が実施された後であって、且つ、リードフレーム１が切断される前の状態においては、リードフレーム１の表層部分３ｃは、切断領域３ｍと非切断領域３ｎとの間に境界部分３ｔを含んでいる。溝部５の深さ方向における表層部分３ｃの表面の位置を「高さ」と定義した場合、表層除去工程が実施された後であって、且つ、リードフレーム１が切断される前の状態において、切断領域３ｍの表面の高さＨ１は、境界部分３ｔの表面３ｑの高さＨ２と等しい、又は、切断領域３ｍのうちの少なくとも一部の表面の高さＨ１は、境界部分３ｔの表面３ｑの高さＨ２よりも高い（境界部分３ｔの表面３ｑの高さ位置は、切断領域３ｍのうちの少なくとも一部の表面よりも低い高さ位置にある）。 After the surface layer removal process is performed and before the lead frame 1 is cut, the surface portion 3c of the lead frame 1 includes a boundary portion 3t between the cut region 3m and the non-cut region 3n. If the surface position of the surface portion 3c in the depth direction of the groove portion 5 is defined as "height", after the surface layer removal process is performed and before the lead frame 1 is cut, the surface height H1 of the cut region 3m is equal to the height H2 of the surface 3q of the boundary portion 3t, or the surface height H1 of at least a part of the cut region 3m is higher than the height H2 of the surface 3q of the boundary portion 3t (the height position of the surface 3q of the boundary portion 3t is at a lower height position than the surface of at least a part of the cut region 3m).

（メッキ工程）
図１３は、メッキ工程が行なわれた後の様子を示す断面図である。表層除去工程の実施後、リードフレーム１を切断する前に、表層部分３ｃが部分的に除去されたリードフレーム１にメッキ処理を行なう。リードフレーム１のダイパッド２の表面、リードフレーム１のタイバー４の表面、リード部３の薄肉部３ｂの表面、および表層部分３ｃのうちの表層除去工程が実施された表面に、メッキ層１０が形成される。メッキ層１０の形成によって、加工品の製造方法としては完了し、この時点のメッキ層１０が形成されたリードフレーム１が「加工品」を構成することになる。 (Plating process)
13 is a cross-sectional view showing the state after the plating step has been performed. After the surface layer removing step, and before cutting the lead frame 1, a plating process is performed on the lead frame 1 from which the surface layer portion 3c has been partially removed. A plating layer 10 is formed on the surface of the die pad 2 of the lead frame 1, the surface of the tie bar 4 of the lead frame 1, the surface of the thin portion 3b of the lead portion 3, and the surface of the surface layer portion 3c that has been subjected to the surface layer removing step. The formation of the plating layer 10 completes the manufacturing method of the processed product, and the lead frame 1 with the plating layer 10 formed at this point constitutes the "processed product."

メッキ層１０の材料としては、実装に用いられるはんだ材料に応じて、はんだ濡れ性が良好な材料を選定することができる。例えば、Ｓｎ（錫）系のはんだを用いる場合には、錫（Ｓｎ）、錫－銅合金（Ｓｎ－Ｃｕ）、錫－銀合金（Ｓｎ－Ａｇ）、錫－ビスマス（Ｓｎ－Ｂｉ）などを用いることができる。 The material of the plating layer 10 can be selected from materials with good solder wettability depending on the solder material used for mounting. For example, when using Sn (tin)-based solder, tin (Sn), tin-copper alloy (Sn-Cu), tin-silver alloy (Sn-Ag), tin-bismuth (Sn-Bi), etc. can be used.

メッキ工程においては、リードフレーム１に所定の洗浄処理を行なってからメッキ処理を行なうとよい。メッキ工程の前処理のリードフレーム１の表面処理として、洗浄処理に加え、酸化膜の除去、表面活性化などのための処理を行なってもよい。溝部５内の樹脂材９はレーザ光の照射を受けて改質（例えば炭化）していることがあり、多少の樹脂材９が残存した場合であっても、改質した樹脂材９はメッキ処理を行なう前の洗浄処理等の表面処理によって溝部５内から除去できる。 In the plating process, it is advisable to perform a prescribed cleaning process on the lead frame 1 before plating. In addition to cleaning, surface treatment of the lead frame 1 prior to the plating process may include treatment for removing oxide films and activating the surface. The resin material 9 in the groove 5 may be modified (e.g., carbonized) by irradiation with laser light, and even if some resin material 9 remains, the modified resin material 9 can be removed from the groove 5 by surface treatment such as cleaning before plating.

（切断工程）
図１４に示すように、メッキ処理が行なわれたリードフレーム１を溝部５に沿って切断する。この切断工程では、ブレード１２を用いてリードフレーム１および樹脂材９の全厚さ部分を切断する。切断工程の実施により、複数の単位樹脂成形品としての半導体装置１１が得られる。図１５に示すように、半導体装置１１は、平面視した場合に製品の外方に向けて電気的接続用のリードが突出していないＱＦＮ（Quad Flat Non-leaded Package）タイプのノンリード型の製品である。 (Cutting process)
As shown in Fig. 14, the plated lead frame 1 is cut along the grooves 5. In this cutting process, the lead frame 1 and the resin material 9 are cut through their entire thickness using a blade 12. By carrying out the cutting process, semiconductor devices 11 are obtained as a plurality of unit resin molded products. As shown in Fig. 15, the semiconductor device 11 is a non-leaded product of the QFN (Quad Flat Non-leaded Package) type in which no leads for electrical connection protrude outward from the product when viewed in a plan view.

図１６は、半導体装置１１が実施されている様子を示す断面図である。図１６に示すように、半導体装置１１においては、各リード部３の側部（片部）に段差が形成されており、リード部３の側面３ｄにおいては、メッキ層１０が形成されておらず元の金属が露出している。半導体装置１１は例えば、樹脂材９の側を上にしてリード部３の側を下にして、プリント基板に実装される。プリント基板には、リード部３に対応する位置にランド１３が形成されており、はんだ１４を介してリード部３とランド１３とが接続される。 Figure 16 is a cross-sectional view showing the state in which the semiconductor device 11 is implemented. As shown in Figure 16, in the semiconductor device 11, a step is formed on the side (one part) of each lead portion 3, and on the side surface 3d of the lead portion 3, the plating layer 10 is not formed and the original metal is exposed. The semiconductor device 11 is mounted on a printed circuit board, for example, with the resin material 9 side up and the lead portion 3 side down. Lands 13 are formed on the printed circuit board at positions corresponding to the lead portions 3, and the lead portions 3 and the lands 13 are connected via solder 14.

この際、リードフレーム１の表層部分３ｃ（図１２）のうちの表層除去工程が実施された部分の内側（凹所）に、はんだ１４が溜まることで、はんだ１４の濡れ性が向上し、より良好なはんだ接合構造を得ることが可能になる。表層除去工程の実施によって、上記の凹所部分の接合面積（表面積）が大きくなっており、さらに、はんだ１４を誘導可能な凹所部分の体積も大きくなっている。 At this time, the solder 14 accumulates inside (in the recess) of the portion of the surface layer 3c (FIG. 12) of the lead frame 1 where the surface layer removal process has been carried out, improving the wettability of the solder 14 and making it possible to obtain a better solder joint structure. By carrying out the surface layer removal process, the joint area (surface area) of the recessed portion is increased, and furthermore, the volume of the recessed portion to which the solder 14 can be guided is also increased.

図１７は、比較例の製造方法によって得られた半導体装置が実装されている様子を示す断面図である。比較例の場合には、表層除去工程が実施されていないため、上記凹所に対応する部分の接合面積（表面積）および体積がともに小さい。これに対して上記の実施の形態（図１６）によれば、切断されるべき位置に沿って予め溝部が形成された加工対象物を用いて加工品を製造する場合に、従来手法に比べてより高い接続信頼性を得ることが可能となっている。また、表層除去工程の実施によって、上記の凹所部分の高さＨＳもより高くすることができ、はんだ１４を検査するための自動検査機を用いた検査もより容易となり、より高い精度の結果を得ることも可能となる。 Figure 17 is a cross-sectional view showing the state in which a semiconductor device obtained by the manufacturing method of the comparative example is mounted. In the comparative example, since the surface layer removal process is not performed, both the bonding area (surface area) and the volume of the portion corresponding to the recess are small. In contrast, according to the above embodiment (Figure 16), when manufacturing a processed product using a workpiece in which a groove portion is formed in advance along the position to be cut, it is possible to obtain higher connection reliability than with conventional methods. In addition, by performing the surface layer removal process, the height HS of the recess portion can also be made higher, making it easier to inspect the solder 14 using an automatic inspection machine, and making it possible to obtain results with higher accuracy.

リードフレーム１の溝部５がウェットエッチングによって形成されている場合には、非切断領域３ｎの表面形状３ｒは、溝部５の底部５ａに近づくほど溝部５の開口端５ｃよりも溝幅方向の中央寄りに位置するように湾曲しやすくなる。ウェットエッチングを行った場合に、上記のような非切断領域３ｎの表面形状３ｒに表層除去工程を実施することにより、上記効果を得ることが可能である。 When the groove 5 of the lead frame 1 is formed by wet etching, the surface shape 3r of the non-cut region 3n tends to curve toward the center in the groove width direction rather than the opening end 5c of the groove 5 as it approaches the bottom 5a of the groove 5. When wet etching is performed, the above effect can be obtained by carrying out a surface layer removal process on the surface shape 3r of the non-cut region 3n as described above.

図１８に示すように、上述の実施の形態においては、溝部５の深さ方向における表層部分３ｃの表面の位置を「高さ」と定義した場合、表層除去工程が実施された後であって、且つ、リードフレーム１が切断される前の状態において、切断領域３ｍの表面の高さＨ１は、境界部分３ｔの表面３ｑの高さＨ２と等しい、又は、切断領域３ｍのうちの少なくとも一部の表面の高さＨ１は、境界部分３ｔの表面３ｑの高さＨ２よりも高い。後者の場合、境界部分３ｔの表面３ｑの高さ位置は、切断領域３ｍのうちの少なくとも一部の表面よりも低い高さ位置にある。当該構成によれば、ブレード１２を用いて切断を行う際に、切断領域３ｍにおける高さＨ１の部分に先にブレード１２が接触する。この時点で、ブレード１２の幅方向における両側の下方には隙間３ｗ（図１８）が形成されている。その後、境界部分３ｔにおける高さＨ２の部分（境界部分３ｔの表面３ｑ）にブレード１２が接触することとなる。このように、ブレード１２の両端部でリードフレーム１の厚みが薄くなるため、境界部分３ｔにおいてバリが発生することを小さくすることができる。 As shown in FIG. 18, in the above embodiment, if the surface position of the surface layer portion 3c in the depth direction of the groove portion 5 is defined as "height", after the surface layer removal process is performed and before the lead frame 1 is cut, the surface height H1 of the cutting region 3m is equal to the height H2 of the surface 3q of the boundary portion 3t, or the surface height H1 of at least a part of the cutting region 3m is higher than the height H2 of the surface 3q of the boundary portion 3t. In the latter case, the height position of the surface 3q of the boundary portion 3t is lower than the surface of at least a part of the cutting region 3m. According to this configuration, when cutting is performed using the blade 12, the blade 12 first contacts the part at height H1 in the cutting region 3m. At this point, a gap 3w (FIG. 18) is formed below both sides of the blade 12 in the width direction. After that, the blade 12 contacts the part at height H2 in the boundary portion 3t (the surface 3q of the boundary portion 3t). In this way, the thickness of the lead frame 1 is thinner at both ends of the blade 12, which reduces the occurrence of burrs at the boundary portion 3t.

［第１変形例］
図１９は、図１２に対応し、実施の形態の第１変形例に関する表層除去工程を説明するための断面図である。上述の例（図１８等）では、非切断領域３ｎの少なくとも一部に加えて、切断領域３ｍの端部（図１８に示す隙間３ｗに相当する部分）も除去される。このような構成は必須ではなく、図１９に示すように、切断領域３ｍが平らになっていて溝部５の側部５ｂが切断領域３ｍに含まれない場合には、切断領域３ｍについては表層除去工程で除去しないようにしてもよい。はんだの誘導や接合に寄与する上記の凹所を形成するという目的は、非切断領域３ｎのみに表層除去工程を実施し、切断領域３ｍに表層除去工程を実施しないことによっても達成し得るものであり、切断領域３ｍに表層除去工程を実施しない分、製造時間の短縮化が図れる。 [First Modification]
19 corresponds to FIG. 12 and is a cross-sectional view for explaining the surface layer removal step for the first modified example of the embodiment. In the above example (FIG. 18, etc.), in addition to at least a part of the non-cut region 3n, the end of the cut region 3m (the part corresponding to the gap 3w shown in FIG. 18) is also removed. Such a configuration is not essential, and as shown in FIG. 19, when the cut region 3m is flat and the side 5b of the groove 5 is not included in the cut region 3m, the cut region 3m may not be removed in the surface layer removal step. The purpose of forming the above-mentioned recess that contributes to the induction and bonding of solder can also be achieved by performing the surface layer removal step only on the non-cut region 3n and not performing the surface layer removal step on the cut region 3m, and the manufacturing time can be shortened by the amount of the surface layer removal step not being performed on the cut region 3m.

［第２変形例］
図２０は、図１２に対応し、実施の形態の第２変形例に関する表層除去工程を説明するための断面図である。表層除去工程が実施された後であって且つリードフレーム１が切断される前の状態において、切断領域３ｍの表面と非切断領域３ｎの表面とが相互に接続している部分（すなわち、境界部分３ｔの表面）は、平坦面の形状を呈しており、かつ、平坦面は、溝部５の深さ方向（裏面１ｂに対して直交する方向）に対して、略直交していてもよい。当該構成によっても、境界部分３ｔにおいてバリが発生することを小さくすることができる。 [Second Modification]
20 corresponds to FIG. 12 and is a cross-sectional view for explaining the surface layer removing step related to the second modified example of the embodiment. After the surface layer removing step is performed and before the lead frame 1 is cut, the portion where the surface of the cutting region 3m and the surface of the non-cutting region 3n are connected to each other (i.e., the surface of the boundary portion 3t) has a flat surface shape, and the flat surface may be approximately perpendicular to the depth direction of the groove portion 5 (the direction perpendicular to the back surface 1b). This configuration can also reduce the occurrence of burrs at the boundary portion 3t.

図２１は、図１２に対応し、実施の形態の第３変形例に関する表層除去工程を説明するための断面図である。図２１に示すように、表層除去工程が実施された後であって且つリードフレーム１が切断される前の状態において、非切断領域３ｎの表面形状３ｒ（すなわち、溝部５の側部５ｂ）が、溝部５の深さ方向（裏面１ｂに対して直交する方向）に対して、略平行になるように延びていてもよい。図２１に示す程度にまで表層除去工程を実施することによって、はんだの誘導や接合に寄与する凹所を十分に形成することが可能となる。また、凹所が深くなることによって、半導体装置の実装時に、実装側面のはんだ濡れ高さが確保され、自動検査機を用いた検査がより容易となる。 21 corresponds to FIG. 12 and is a cross-sectional view for explaining the surface layer removal process for the third modified example of the embodiment. As shown in FIG. 21, after the surface layer removal process is performed and before the lead frame 1 is cut, the surface shape 3r of the non-cut region 3n (i.e., the side portion 5b of the groove portion 5) may extend so as to be approximately parallel to the depth direction of the groove portion 5 (the direction perpendicular to the back surface 1b). By performing the surface layer removal process to the extent shown in FIG. 21, it is possible to sufficiently form a recess that contributes to solder induction and bonding. In addition, by making the recess deeper, the solder wetting height on the mounting side is ensured when mounting the semiconductor device, making it easier to inspect using an automatic inspection machine.

また、図２０を参照して述べた場合と同様に、図２１に示すように、切断領域３ｍの表面と非切断領域３ｎの表面とが相互に接続している部分（すなわち、境界部分３ｔの表面）は、平坦面の形状を呈しており、かつ、平坦面は、溝部５の深さ方向（裏面１ｂに対して直交する方向）に対して、略直交していてもよい。図２１に示す構成においては、非切断領域３ｎの表面形状３ｒ（すなわち、溝部５の側部５ｂ）と、切断領域３ｍの表面形状３ｐ（すなわち、溝部５の底部５ａ）とが、たがいに直交している。このような構成であっても、境界部分３ｔにおいてバリが発生することを小さくすることができる。 20, as shown in FIG. 21, the portion where the surface of the cut region 3m and the surface of the non-cut region 3n are connected to each other (i.e., the surface of the boundary portion 3t) has a flat surface shape, and the flat surface may be approximately perpendicular to the depth direction of the groove portion 5 (the direction perpendicular to the back surface 1b). In the configuration shown in FIG. 21, the surface shape 3r of the non-cut region 3n (i.e., the side portion 5b of the groove portion 5) and the surface shape 3p of the cut region 3m (i.e., the bottom portion 5a of the groove portion 5) are perpendicular to each other. Even with this configuration, it is possible to reduce the occurrence of burrs at the boundary portion 3t.

［第４変形例］
上述の通り、加工品の製造方法は、準備工程ＳＴ１０、表層除去工程ＳＴ１４、およびメッキ工程ＳＴ１５は、加工品の製造方法を構成することができる。上述の実施の形態の場合（図２）には、表層除去工程ＳＴ１４およびメッキ工程ＳＴ１５が、樹脂除去工程ＳＴ１３と切断工程ＳＴ１６との間に行われる。 [Fourth Modification]
As described above, the manufacturing method of the processed product can include the preparation step ST10, the surface layer removal step ST14, and the plating step ST15. In the case of the embodiment described above (FIG. 2), the surface layer removal step ST14 and the plating step ST15 are performed between the resin removal step ST13 and the cutting step ST16.

図２２は、実施の形態の第４変形例に関する、加工品の製造方法、およびそれを使用する半導体装置の製造方法を示す図である。図２２に示すように、加工品の製造方法に関するこれらの各工程（準備工程ＳＴ１０、表層除去工程ＳＴ１４、およびメッキ工程ＳＴ１５）を実施した後に、樹脂封止工程ＳＴ１２、樹脂除去工程ＳＴ１３、および切断工程ＳＴ１６を実施してもよい。図２２に示す例では、表層除去工程ＳＴ１４、およびメッキ工程ＳＴ１５が、樹脂封止工程ＳＴ１２よりも前の段階で行われる。この場合のメッキ工程では、たとえば、Ｐａｌｌａｄｉｕｍ Ｐｒｅ Ｐｌａｔｅｄメッキ（例えば、Ｎｉ／Ｐｄ／Ａｕメッキ）や全面Ｐｄメッキなどを用いることが可能である。 Figure 22 is a diagram showing a method for manufacturing a processed product and a method for manufacturing a semiconductor device using the processed product, relating to the fourth modified example of the embodiment. As shown in Figure 22, after performing each of the steps (preparation step ST10, surface layer removal step ST14, and plating step ST15) related to the manufacturing method of the processed product, the resin sealing step ST12, the resin removal step ST13, and the cutting step ST16 may be performed. In the example shown in Figure 22, the surface layer removal step ST14 and the plating step ST15 are performed at a stage before the resin sealing step ST12. In this case, for example, Palladium Pre Plated plating (e.g., Ni/Pd/Au plating) or full surface Pd plating can be used in the plating step.

実施主体としては、たとえばリードフレームメーカがメッキ工程ＳＴ１５までを行い、半導体装置メーカーが樹脂封止工程ＳＴ１２以降のすべてを行うことが可能である。あるいは、リードフレームメーカが表層除去工程ＳＴ１４までを行い、メッキ工程ＳＴ１５以降を半導体装置メーカーが行ってもよい。 As an implementation entity, for example, the lead frame manufacturer may perform up to the plating process ST15, and the semiconductor device manufacturer may perform all of the resin sealing process ST12 and onwards. Alternatively, the lead frame manufacturer may perform up to the surface layer removal process ST14, and the semiconductor device manufacturer may perform the plating process ST15 and onwards.

［第５変形例］
図２３は、実施の形態の第５変形例に関する、加工品の製造方法、およびそれを使用する半導体装置の製造方法を示す図である。図２３に示すように、加工品の製造方法に関するこれらの各工程は、連続して行われなくてもよい。準備工程ＳＴ１０を実施した後に、表層除去工程ＳＴ１４、樹脂封止工程ＳＴ１２、樹脂除去工程ＳＴ１３、メッキ工程ＳＴ１５および切断工程ＳＴ１６を順に実施してもよい。図２３に示す例では、表層除去工程ＳＴ１４が樹脂封止工程ＳＴ１２よりも前の段階で行われ、メッキ工程ＳＴ１５が樹脂除去工程ＳＴ１３と切断工程ＳＴ１６との間に行われる。 [Fifth Modification]
23 is a diagram showing a method for manufacturing a processed product and a method for manufacturing a semiconductor device using the processed product according to the fifth modified example of the embodiment. As shown in FIG. 23, the steps in the method for manufacturing a processed product do not have to be performed consecutively. After performing the preparation step ST10, the surface layer removal step ST14, the resin sealing step ST12, the resin removal step ST13, the plating step ST15, and the cutting step ST16 may be performed in this order. In the example shown in FIG. 23, the surface layer removal step ST14 is performed at a stage before the resin sealing step ST12, and the plating step ST15 is performed between the resin removal step ST13 and the cutting step ST16.

実施主体としては、たとえばリードフレームメーカが準備工程ＳＴ１０までを行い、半導体装置メーカーが表層除去工程ＳＴ１４以降のすべてを行うことが可能である。あるいは、リードフレームメーカが表層除去工程ＳＴ１４までを行い、それ以降を半導体装置メーカーが行ってもよい。 As an implementing body, for example, the lead frame manufacturer may perform up to the preparation process ST10, and the semiconductor device manufacturer may perform everything from the surface layer removal process ST14 onwards. Alternatively, the lead frame manufacturer may perform up to the surface layer removal process ST14, and the semiconductor device manufacturer may perform the rest of the process.

以上、実施の形態について説明したが、上記の開示内容はすべての点で例示であって制限的なものではない。本発明の技術的範囲は特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。 Although the embodiments have been described above, the above disclosure is illustrative in all respects and is not restrictive. The technical scope of the present invention is defined by the claims, and it is intended to include all modifications within the meaning and scope of the claims.

１ リードフレーム（加工対象物）、１ａ，３ｑ，９ａ 表面、１ｂ 裏面、２ ダイパッド、３ リード部、３ａ 厚肉部、３ｂ 薄肉部、３ｃ 表層部分、３ｄ 側面、３ｍ 切断領域、３ｎ 非切断領域、３ｐ，３ｒ 表面形状、３ｓ 上端部分、３ｔ 境界部分、３ｗ 隙間、４ タイバー、５ 溝部、５ａ 底部、５ｂ 側部、５ｃ 開口端、６ 半導体チップ、７ ボンディングワイヤ、８ 保護フィルム、９ 樹脂材、１０ メッキ層、１１ 半導体装置、１２ ブレード、１３ ランド、１４ はんだ、２０ 加工品の製造装置、２１ ステージ、２２ 加工対象物、２３ 出射部、２４ 走査部、２５ 制御部、２６ メッキ処理部、Ｈ１，Ｈ２，ＨＳ 高さ、Ｌ，Ｌ１，Ｌ２，Ｌ３ レーザ光、ＳＴ１０ 準備工程、ＳＴ１１ 溝部形成工程、ＳＴ１２ 樹脂封止工程、ＳＴ１３ 樹脂除去工程、ＳＴ１４ 表層除去工程、ＳＴ１５ メッキ工程、ＳＴ１６ 切断工程。 1 Lead frame (workpiece), 1a, 3q, 9a surface, 1b back surface, 2 Die pad, 3 Lead portion, 3a thick portion, 3b thin portion, 3c surface portion, 3d side, 3m cut area, 3n non-cut area, 3p, 3r surface shape, 3s top end portion, 3t boundary portion, 3w gap, 4 Tie bar, 5 Groove portion, 5a bottom portion, 5b side portion, 5c opening end, 6 Semiconductor chip, 7 Bonding wire, 8 Protective film, 9 Resin material, 10 Plating layer, 11 Semiconductor device, 12 Blade, 13 Land, 14 Solder, 20 Manufacturing device for processed product, 21 Stage, 22 Workpiece, 23 Emission portion, 24 Scanning portion, 25 Control portion, 26 Plating processing portion, H1, H2, HS Height, L, L1, L2, L3 Laser light, ST10 preparation process, ST11 groove formation process, ST12 resin sealing process, ST13 resin removal process, ST14 surface layer removal process, ST15 plating process, ST16 cutting process.

Claims (7)

加工品の製造方法であって、
切断されるべき位置に沿って予め溝部が形成されたリードフレームを少なくとも含む加工対象物を準備する準備工程と、
前記加工対象物を切断する前に、前記加工対象物のうちの前記溝部を形成している表層部分を部分的に除去する表層除去工程と、
前記加工対象物を切断する前に、前記表層部分が部分的に除去された前記加工対象物にメッキ処理を施すメッキ工程と、を含み、
前記表層除去工程が実施される前の状態において、前記表層部分は、前記加工対象物が切断されることにより除去されることとなる切断領域と、前記切断領域と前記溝部の開口端との間に位置する非切断領域と、を含んでおり、
前記表層除去工程においては、前記非切断領域の少なくとも一部を除去し、
前記表層除去工程が実施された後であって且つ前記加工対象物が切断される前の状態において、前記表層部分は、前記切断領域と前記非切断領域との間に境界部分を含んでおり、
前記溝部の深さ方向における前記表層部分の表面の位置を高さと定義した場合、
前記表層除去工程が実施された後であって且つ前記加工対象物が切断される前の状態において、前記非切断領域のうちの少なくとも一部の表面の高さは、前記境界部分の表面の高さよりも低く、
前記表層除去工程が実施された後であって且つ前記加工対象物が切断される前の状態において、前記切断領域のうちの少なくとも一部の表面の高さは、前記境界部分の表面の高さよりも高い、
加工品の製造方法。 A method for producing a processed product, comprising the steps of:
A preparation step of preparing an object to be processed including at least a lead frame having a groove formed in advance along a position to be cut;
a surface layer removing step of partially removing a surface layer portion of the object forming the groove portion before cutting the object;
a plating step of performing a plating process on the object from which the surface layer portion has been partially removed before cutting the object,
before the surface layer removing step is performed, the surface layer portion includes a cutting region to be removed by cutting the object to be processed, and a non-cut region located between the cutting region and an opening end of the groove portion,
In the surface layer removing step, at least a part of the non-cut region is removed,
after the surface layer removing step is performed and before the object is cut, the surface layer portion includes a boundary portion between the cut region and the non-cut region,
When the position of the surface of the surface layer portion in the depth direction of the groove portion is defined as the height,
after the surface layer removing step is performed and before the object to be processed is cut, a height of a surface of at least a part of the non-cut region is lower than a height of a surface of the boundary portion,
After the surface layer removing step is performed and before the object to be processed is cut, a surface height of at least a part of the cut region is higher than a surface height of the boundary portion.
Manufacturing method for processed products. 前記表層除去工程においては、前記非切断領域の前記少なくとも一部に加え、前記切断領域のうちの前記非切断領域寄りの部分も除去する、
請求項１に記載の加工品の製造方法。 In the surface layer removing step, in addition to the at least a portion of the non-cut region, a portion of the cut region close to the non-cut region is also removed.
A method for producing the processed product according to claim 1. 前記表層除去工程が実施される前の状態において、前記非切断領域の表面形状は、前記溝部の底部に近づくほど前記溝部の前記開口端よりも溝幅方向の中央寄りに位置するように湾曲している、
請求項１または２に記載の加工品の製造方法。 In a state before the surface layer removing step is performed, the surface shape of the non-cut region is curved so that the closer to the bottom of the groove, the closer to the center in the groove width direction than the opening end of the groove.
A method for producing the processed product according to claim 1 or 2. 前記表層除去工程は、レーザを用いて行われる、
請求項１から３のいずれか１項に記載の加工品の製造方法。 The surface layer removal step is performed using a laser.
A method for producing the processed product according to any one of claims 1 to 3 . 前記準備工程において準備された前記加工対象物は、ウェットエッチングによって形成された前記溝部を有している、
請求項１から４のいずれか１項に記載の加工品の製造方法。 The object to be processed prepared in the preparation step has the groove portion formed by wet etching.
A method for producing a processed product according to any one of claims 1 to 4 . 請求項１から５のいずれか１項に記載の加工品の製造方法を使用する、半導体装置の製造方法であって、
前記リードフレームに半導体チップがボンディングされた状態で、前記リードフレームおよび前記半導体チップを樹脂材により封止する樹脂封止工程と、
前記溝部内の前記樹脂材を除去する樹脂除去工程と、
前記リードフレームを、前記溝部に沿って切断する切断工程と、を含み、
前記加工品の製造方法としては、
前記表層除去工程および前記メッキ工程が、前記樹脂除去工程と前記切断工程との間に行われるか、
前記表層除去工程および前記メッキ工程が、前記樹脂封止工程よりも前の段階で行われるか、または、
前記表層除去工程が前記樹脂封止工程よりも前の段階で行われ、前記メッキ工程が前記樹脂除去工程と前記切断工程との間に行われる、
半導体装置の製造方法。 A method for manufacturing a semiconductor device using the method for manufacturing a processed product according to any one of claims 1 to 5 , comprising the steps of:
a resin sealing step of sealing the lead frame and the semiconductor chip with a resin material in a state where the semiconductor chip is bonded to the lead frame;
a resin removing step of removing the resin material in the groove portion;
a cutting step of cutting the lead frame along the groove portion,
The method for producing the processed product includes the following steps:
the surface layer removing step and the plating step are performed between the resin removing step and the cutting step;
The surface layer removing step and the plating step are performed at a stage prior to the resin sealing step, or
the surface layer removing step is performed at a stage prior to the resin sealing step, and the plating step is performed between the resin removing step and the cutting step.
A method for manufacturing a semiconductor device. 切断されるべき位置に沿って予め溝部が形成されたリードフレームを少なくとも含む加工対象物に対して加工を実施する、加工品の製造装置であって、
前記加工対象物が切断されていない状態で、前記加工対象物のうちの前記溝部を形成している表層部分を部分的に除去する表層除去部と、
前記加工対象物が切断されていない状態で、前記表層部分が部分的に除去された前記加工対象物にメッキ処理を施すメッキ処理部と、を備え、
前記表層除去部が前記表層部分を部分的に除去する前の状態において、前記表層部分は、前記加工対象物が切断されることにより除去されることとなる切断領域と、前記切断領域と前記溝部の開口端との間に位置する非切断領域と、を含んでおり、
前記表層除去部は、前記非切断領域の少なくとも一部を除去し、
前記表層除去部が前記表層部分を部分的に除去する前の状態において、前記表層部分は、前記切断領域と前記非切断領域との間に境界部分を含んでおり、
前記溝部の深さ方向における前記表層部分の表面の位置を高さと定義した場合、
前記表層除去部が前記表層部分を部分的に除去する前の状態において、前記非切断領域のうちの少なくとも一部の表面の高さは、前記境界部分の表面の高さよりも低く、
前記表層除去部が前記表層部分を部分的に除去する前の状態において、前記切断領域のうちの少なくとも一部の表面の高さは、前記境界部分の表面の高さよりも高い、
加工品の製造装置。 A machined product manufacturing apparatus that performs processing on a workpiece including at least a lead frame having a groove formed in advance along a position to be cut, comprising:
a surface layer removing unit that partially removes a surface layer portion that forms the groove portion of the object to be processed while the object is not cut;
a plating processing section that performs a plating process on the object from which the surface layer portion has been partially removed while the object is not cut,
before the surface layer removal unit partially removes the surface layer portion, the surface layer portion includes a cut region that is to be removed by cutting the object to be processed, and a non-cut region that is located between the cut region and an opening end of the groove portion,
The surface layer removing unit removes at least a portion of the non-cut region,
the surface layer portion includes a boundary portion between the cut region and the non-cut region in a state before the surface layer removal unit partially removes the surface layer portion,
When the position of the surface of the surface layer portion in the depth direction of the groove portion is defined as the height,
a surface height of at least a part of the non-cut region is lower than a surface height of the boundary portion before the surface layer removal unit partially removes the surface portion;
a surface height of at least a part of the cut region is higher than a surface height of the boundary portion before the surface layer removal unit partially removes the surface portion;
Manufacturing equipment for processed products.
JP2022051327A 2022-03-28 2022-03-28 Manufacturing method of processed product, manufacturing method of semiconductor device, and manufacturing device of processed product Active JP7705818B2 (en)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2022051327A JP7705818B2 (en) 2022-03-28 2022-03-28 Manufacturing method of processed product, manufacturing method of semiconductor device, and manufacturing device of processed product
PCT/JP2022/046171 WO2023188587A1 (en) 2022-03-28 2022-12-15 Method for manufacturing processed article, method for manufacturing semiconductor device, and device for manufacturing processed article
CN202280091674.XA CN118696413A (en) 2022-03-28 2022-12-15 Processed product manufacturing method, semiconductor device manufacturing method, and processed product manufacturing device
KR1020247026492A KR102883592B1 (en) 2022-03-28 2022-12-15 Method for manufacturing a processed product, method for manufacturing a semiconductor device, and device for manufacturing a processed product
TW112104895A TWI842386B (en) 2022-03-28 2023-02-13 Processed product manufacturing method, semiconductor device manufacturing method, and processed product manufacturing device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2022051327A JP7705818B2 (en) 2022-03-28 2022-03-28 Manufacturing method of processed product, manufacturing method of semiconductor device, and manufacturing device of processed product

Publications (2)

Publication Number Publication Date
JP2023144386A JP2023144386A (en) 2023-10-11
JP7705818B2 true JP7705818B2 (en) 2025-07-10

Family

ID=88200034

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022051327A Active JP7705818B2 (en) 2022-03-28 2022-03-28 Manufacturing method of processed product, manufacturing method of semiconductor device, and manufacturing device of processed product

Country Status (5)

Country Link
JP (1) JP7705818B2 (en)
KR (1) KR102883592B1 (en)
CN (1) CN118696413A (en)
TW (1) TWI842386B (en)
WO (1) WO2023188587A1 (en)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008186891A (en) 2007-01-29 2008-08-14 Denso Corp Mold package, manufacturing method thereof, and mounting structure of mold package
WO2015145651A1 (en) 2014-03-27 2015-10-01 ルネサスエレクトロニクス株式会社 Semiconductor device manufacturing method and semiconductor device
JP2021061266A (en) 2019-10-02 2021-04-15 大口マテリアル株式会社 Lead frame
JP2021125611A (en) 2020-02-06 2021-08-30 新光電気工業株式会社 Lead frame, semiconductor device and method for manufacturing lead frame
US20210299791A1 (en) 2020-03-27 2021-09-30 Integrated Silicon Solution Inc. Method of forming package structure

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011077278A (en) 2009-09-30 2011-04-14 Sanyo Electric Co Ltd Semiconductor device, and method of manufacturing the same
JP6827495B2 (en) * 2019-05-16 2021-02-10 Ｔｏｗａ株式会社 Manufacturing method of semiconductor devices

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008186891A (en) 2007-01-29 2008-08-14 Denso Corp Mold package, manufacturing method thereof, and mounting structure of mold package
WO2015145651A1 (en) 2014-03-27 2015-10-01 ルネサスエレクトロニクス株式会社 Semiconductor device manufacturing method and semiconductor device
JP2021061266A (en) 2019-10-02 2021-04-15 大口マテリアル株式会社 Lead frame
JP2021125611A (en) 2020-02-06 2021-08-30 新光電気工業株式会社 Lead frame, semiconductor device and method for manufacturing lead frame
US20210299791A1 (en) 2020-03-27 2021-09-30 Integrated Silicon Solution Inc. Method of forming package structure

Also Published As

Publication number Publication date
CN118696413A (en) 2024-09-24
TWI842386B (en) 2024-05-11
KR102883592B1 (en) 2025-11-07
JP2023144386A (en) 2023-10-11
TW202339132A (en) 2023-10-01
KR20240132490A (en) 2024-09-03
WO2023188587A1 (en) 2023-10-05

Similar Documents

Publication Publication Date Title
JP6827495B2 (en) Manufacturing method of semiconductor devices
JP7705818B2 (en) Manufacturing method of processed product, manufacturing method of semiconductor device, and manufacturing device of processed product
TWI802479B (en) Manufacturing method of semiconductor device and lead frame
TWI829258B (en) Semiconductor device and manufacturing method thereof
JP7595558B2 (en) Laser processing device and semiconductor device manufacturing method
JP3459154B2 (en) Semiconductor device and laser scribing method
JP2969054B2 (en) Semiconductor device manufacturing method and semiconductor device
JPH04157761A (en) Cutting method for tie bar
JPH08236574A (en) Method for assembling semiconductor device
JPH077113A (en) Lead frame manufacturing method and lead frame
JP2001093921A (en) Method for manufacturing semiconductor device
JPH06295966A (en) Processing method of metallic plate and lead frame and lead frame
JPH06302738A (en) Working of metal plate, working of lead frame, metal plate and lead frame
JPH08204087A (en) Method of manufacturing semiconductor device and semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20240328

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20250114

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20250313

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20250408

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20250520

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20250617

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20250630

R150 Certificate of patent or registration of utility model

Ref document number: 7705818

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150