JP7631645B2 - データ中心コンピューティングおよび通信インフラストラクチャのためのメカニズム - Google Patents
データ中心コンピューティングおよび通信インフラストラクチャのためのメカニズム Download PDFInfo
- Publication number
- JP7631645B2 JP7631645B2 JP2023551741A JP2023551741A JP7631645B2 JP 7631645 B2 JP7631645 B2 JP 7631645B2 JP 2023551741 A JP2023551741 A JP 2023551741A JP 2023551741 A JP2023551741 A JP 2023551741A JP 7631645 B2 JP7631645 B2 JP 7631645B2
- Authority
- JP
- Japan
- Prior art keywords
- function
- fdc
- fdn
- infrastructure
- request
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04W—WIRELESS COMMUNICATION NETWORKS
- H04W8/00—Network data management
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04W—WIRELESS COMMUNICATION NETWORKS
- H04W8/00—Network data management
- H04W8/22—Processing or transfer of terminal data, e.g. status or physical capabilities
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L41/00—Arrangements for maintenance, administration or management of data switching networks, e.g. of packet switching networks
- H04L41/34—Signalling channels for network management communication
- H04L41/342—Signalling channels for network management communication between virtual entities, e.g. orchestrators, SDN or NFV entities
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04W—WIRELESS COMMUNICATION NETWORKS
- H04W72/00—Local resource management
- H04W72/20—Control channels or signalling for resource management
- H04W72/23—Control channels or signalling for resource management in the downlink direction of a wireless link, i.e. towards a terminal
- H04W72/232—Control channels or signalling for resource management in the downlink direction of a wireless link, i.e. towards a terminal the control data signalling from the physical layer, e.g. DCI signalling
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04W—WIRELESS COMMUNICATION NETWORKS
- H04W8/00—Network data management
- H04W8/18—Processing of user or subscriber data, e.g. subscribed services, user preferences or user profiles; Transfer of user or subscriber data
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L41/00—Arrangements for maintenance, administration or management of data switching networks, e.g. of packet switching networks
- H04L41/08—Configuration management of networks or network elements
- H04L41/0896—Bandwidth or capacity management, i.e. automatically increasing or decreasing capacities
- H04L41/0897—Bandwidth or capacity management, i.e. automatically increasing or decreasing capacities by horizontal or vertical scaling of resources, or by migrating entities, e.g. virtual resources or entities
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Databases & Information Systems (AREA)
- Mobile Radio Communication Systems (AREA)
Description
(他の考えられる項目)
(項目1)
インフラストラクチャオーケストレーション機能から機能要求をデコードし、
データ中心インフラストラクチャ(DCI)において、前記機能要求に基づいて、機能専用コンピューティング(FDC)機能、データプレーン(DP)機能、または機能専用ネットワーク(FDN)機能のうちの少なくとも1つを構成し、
前記FDC機能、DP機能、またはFDN機能のうちの前記少なくとも1つの構成の後、前記インフラストラクチャオーケストレーション機能に送信するように、前記機能要求の完了を示す応答をエンコードする
ように構成された処理回路、および、
前記機能要求を格納するように構成されたメモリ
を備える、論理コンピューティングアーキテクチャにおけるコントローラの装置。
(項目2)
前記FDC機能は、物理コンピューティングユニットを表し、
前記DP機能は、物理データストレージおよび共有ユニットを表し、
前記FDN機能は、光ネットワークのトップで実行される相互接続ネットワーク機能を表す、
項目1に記載のコントローラの装置。
(項目3)
前記処理回路はさらに、テレメトリデータを収集するように構成された、項目1に記載のコントローラの装置。
(項目4)
前記処理回路はさらに、前記FDC機能、DP機能、またはFDN機能のうちの前記少なくとも1つの構成を通じてサービス要件を満たすように、論理コンピューティングノードを確立、維持および更新するように構成された、項目1に記載のコントローラの装置。
(項目5)
前記DCIにおいて論理コンピューティングノードを形成するように、前記処理回路はさらに、前記インフラストラクチャオーケストレーション機能から、コンピューティングおよびデータリソースディスカバリーおよびステータス問い合わせメッセージをデコードするように構成され、前記メッセージは、
FDC機能タイプ、量、および継続期間、または、
前記FDC機能タイプ、量、および継続期間に変換されるワークロード、およびサービス要件
についての情報を含む前記インフラストラクチャオーケストレーション機能によって受信される要求に依存する、項目1に記載のコントローラの装置。
(項目6)
前記処理回路はさらに、前記メッセージの受信に応答して前記インフラストラクチャオーケストレーション機能に、応答をエンコードするように構成され、前記応答は、前記論理コンピューティングノードの生成のために前記FDC機能タイプ、量、および継続期間を履行するように、ディスカバリーリソース可用性、および、前記DCIにおけるFDC、DP、およびFDN機能のステータスを示す、項目5に記載のコントローラの装置。
(項目7)
前記処理回路がさらに、前記インフラストラクチャオーケストレーション機能からコンピューティングおよびデータリソース要求をデコードして、前記FDC、DPおよびFDN機能を実装し、
前記コンピューティングおよびデータリソース要求に応答して、前記インフラストラクチャオーケストレーション機能への送信のために、前記FDC、DPおよびFDN機能のそれぞれのインデックスを含むコンピューティングおよびデータリソース応答をエンコードするように構成された、項目6に記載のコントローラの装置。
(項目8)
前記処理回路はさらに、前記コンピューティングおよびデータリソース応答に応答して前記インフラストラクチャオーケストレーション機能から、前記FDC、DP、およびFDN機能の使用の確認をデコードするように構成され、前記確認は、複数のインフラストラクチャオーケストレーション機能インスタンスの間でコンクリフトするリソース要求に応答して受信される、項目7に記載のコントローラの装置。
(項目9)
前記コンピューティングおよびデータリソース要求に応答して、前記処理回路はさらに:
前記FDC、DPおよびFDN機能を構成し;および、
前記FDC、DPおよびFDN機能の構成の完了の後の前記インフラストラクチャオーケストレーション機能への送信のために、前記論理コンピューティングノードの構造、アドレス、構成、およびノードアイデンティティの、前記インフラストラクチャオーケストレーション機能による送信のための、前記FDC、DP、およびFDN機能の構成の前記完了を示すコンピューティングおよびデータリソース完了メッセージをエンコードするように構成された、
項目7に記載のコントローラの装置。
(項目10)
前記処理回路はさらに:
前記インフラストラクチャオーケストレーション機能から、前記DCIにおけるFDC、DPおよびFDN機能の可用性およびステータスのサブスクリプションをデコードし;および、
前記インフラストラクチャオーケストレーション機能への送信のために、前記DCIにおけるFDC、DPおよびFDN機能の前記可用性およびステータスを定期的にエンコードするように構成された、項目1に記載のコントローラの装置。
(項目11)
前記DCIにおいて論理コンピューティングノードを再構成するように、前記処理回路はさらに:
インフラストラクチャサービス消費者または前記インフラストラクチャオーケストレーション機能のうちの1つから、前記論理コンピューティングノードのための再構成パラメータを含む再構成要求をデコードし;
前記再構成パラメータに基づいてFDC、DP、およびFDN機能を再構成し;および、
前記インフラストラクチャサービス消費者または前記インフラストラクチャオーケストレーション機能のうちの前記1つへの送信のために、前記論理コンピューティングノードの再構成が完了したことを示す再構成応答をエンコードするように構成された、項目1に記載のコントローラの装置。
(項目12)
前記FDC機能、DP機能、またはFDN機能のうちの前記少なくとも1つに、前記DCIにおける論理コンピューティングノードを追加するように、前記処理回路はさらに:
インフラストラクチャサービス消費者からの新たなワークロードまたはサービス要求、または前記コントローラからのテレメトリおよび性能ステータス報告のうちの少なくとも1つに基づいて、前記インフラストラクチャオーケストレーション機能から、前記FDC機能、DP機能、またはFDN機能のうちの前記少なくとも1つを追加する追加要求をデコードし;
前記FDC機能、DP機能、またはFDN機能のうちの前記少なくとも1つを、前記追加要求に基づいて追加し;および
前記FDC機能、DP機能、またはFDN機能のうちの前記少なくとも1つの追加の後の前記インフラストラクチャオーケストレーション機能への送信のために、前記FDC機能、DP機能、またはFDN機能のうちの前記少なくとも1つの前記追加が完了したことを示す完了メッセージをエンコードするように構成される、項目1に記載のコントローラの装置。
(項目13)
前記DCIにおける論理コンピューティングノードから、前記FDC機能、DP機能、またはFDN機能のうちの前記少なくとも1つを除去するように、前記処理回路はさらに:
前記インフラストラクチャオーケストレーション機能から、インフラストラクチャサービス消費者からの新たなワークロードまたはサービス要求、または前記コントローラからのテレメトリおよび性能ステータス報告のうちの少なくとも1つに基づいて、前記FDC機能、DP機能、またはFDN機能のうちの前記少なくとも1つを除去するための除去要求をデコードし;
前記除去要求に基づいて、前記FDC機能、DP機能、またはFDN機能のうちの前記少なくとも1つを除去し;および、
前記FDC機能、DP機能、またはFDN機能のうちの前記少なくとも1つの除去の後の前記インフラストラクチャオーケストレーション機能の送信のために、前記FDC機能、DP機能、またはFDN機能のうちの前記少なくとも1つの前記除去が完了したことを示す完了メッセージをエンコードするように構成される、項目1に記載のコントローラの装置。
(項目14)
前記除去要求は、除去に関する目標とされるFDCまたはDP機能のうちの少なくとも1つの識別情報、または、前記FDC機能、DP機能、またはFDN機能のうちの前記少なくとも1つの除去の完了後に更新された論理ノード構造、のうちの少なくとも1つを備える、項目13に記載のコントローラの装置。
(項目15)
前記除去要求は、前記論理コンピューティングノード上のサービスゴールを備え、
前記処理回路はさらに、前記FDC機能、DP機能、またはFDN機能のうちの前記少なくとも1つのうちどれを除去すべきか、および、前記FDC機能、DP機能、またはFDN機能のうちの前記少なくとも1つの除去の完了後の前記論理コンピューティングノードの組織を決定するように構成される、項目13に記載のコントローラの装置。
(項目16)
前記DCIから論理コンピューティングノードを解放するように、前記処理回路はさらに:
インフラストラクチャサービス消費者からのワークロード遂行完了通知に基づいて、前記FDC機能、DP機能、またはFDN機能のうちの前記少なくとも1つを解放するための解放要求を、前記インフラストラクチャオーケストレーション機能からデコードし;
前記解放要求に基づいて、FDC、DP、およびFDN機能を再構成して、前記FDC機能、DP機能、またはFDN機能のうちの前記少なくとも1つ、および前記論理コンピューティングノードを解放し;および、
前記FDC機能、DP機能、またはFDN機能のうちの前記少なくとも1つの解放後の前記インフラストラクチャオーケストレーション機能への送信のために、前記FDC機能、DP機能、またはFDN機能のうちの前記少なくとも1つの前記解放が完了し、前記論理コンピューティングノードが解放されたことを示す完了メッセージをエンコードするように構成された、項目1に記載のコントローラの装置。
(項目17)
コントローラへの送信のために、データ中心インフラストラクチャ(DCI)における論理コンピューティングノードの形成または解放のうちの少なくとも1つのための、または、機能専用コンピューティング(FDC)機能、データプレーン(DP)機能、または機能専用ネットワーク(FDN)機能のうちの少なくとも1つの前記論理コンピューティングノードへの追加または除去のうちの少なくとも1つによって、前記論理コンピューティングノードを修正するための機能要求をエンコードし;
前記機能要求の送信に応答して、前記コントローラから、前記機能要求に関して前記コントローラによって実行される動作の完了を示す機能応答をデコードする、ように構成された処理回路;および
前記機能要求を格納するように構成されたメモリを備える、
インフラストラクチャオーケストレーション機能の装置。
(項目18)
前記処理回路は:
インフラストラクチャサービス消費者から、前記DCIにおいて論理コンピューティングノードを形成するためのインフラストラクチャサービス要求をデコードするように構成され、
前記インフラストラクチャサービス要求は、
FDC機能タイプ、量、および継続期間、または、
ワークロードおよびサービス要件を備え;
前記処理回路は、前記インフラストラクチャサービス要求が、前記ワークロードおよびサービス要件を備えることの決定に応答して、前記ワークロードおよびサービス要件を、前記FDC機能タイプ、量、および継続期間に変換し;および
前記FDC機能タイプ、量、および継続期間を提供するために、前記論理コンピューティングノードにおいて前記コントローラが前記FDC、DPまたはFDN機能のうちの前記少なくとも1つを構成するように、前記コントローラと通信するように構成された、項目17の記載のインフラストラクチャオーケストレーション機能の装置。
(項目19)
データ中心インフラストラクチャ(DCI)においてコントローラの1つまたは複数のプロセッサによって遂行するための命令を格納し、前記1つまたは複数のプロセッサは、前記命令が遂行されるとき:
インフラストラクチャオーケストレーション機能から論理コンピューティングノードに関する機能要求をデコードし;
前記機能要求に基づいて、前記論理コンピューティングノードにおいて、機能専用コンピューティング(FDC)機能、データプレーン(DP)機能、または機能専用ネットワーク(FDN)機能のうちの少なくとも1つを構成し;および
前記FDC機能、DP機能、またはFDN機能のうちの前記少なくとも1つの構成の後に、前記インフラストラクチャオーケストレーション機能への送信のために、前記機能要求の完了を示す応答をエンコードするように、前記コントローラを構成する、
非一時的コンピュータ可読記憶媒体。
(項目20)
前記FDC機能は、物理コンピューティングユニットを表し、
前記DP機能は、物理データストレージおよび共有ユニットを表し、
前記FDN機能は、光ネットワークのトップで実行する相互接続ネットワーク機能を表す、
項目19に記載の非一時的コンピュータ可読記憶媒体。
Claims (23)
- 論理コンピューティングアーキテクチャにおけるコントローラの装置であって、
インフラストラクチャオーケストレーション機能から機能要求を受信し、
前記機能要求に基づき、データ中心インフラストラクチャ(DCI)において、機能専用コンピューティング(FDC)機能、データプレーン(DP)機能、または機能専用ネットワーク(FDN)機能のうちの少なくとも1つを構成し、
前記FDC機能、前記DP機能、または前記FDN機能のうちの前記少なくとも1つの構成の後、前記インフラストラクチャオーケストレーション機能へ、前記機能要求の完了を示す応答を送信する
ように前記装置を構成する処理回路、および、
前記機能要求を格納するように構成されたメモリ
を備え、
前記DCIにおいて論理コンピューティングノードを形成するにおいて、前記処理回路はさらに、前記インフラストラクチャオーケストレーション機能から、コンピューティングおよびデータリソースのディスカバリーとステータスの問い合わせメッセージを受信するように前記装置を構成し、前記メッセージは前記インフラストラクチャオーケストレーション機能によって受信される要求に応じて変わり、前記要求は、
前記FDC機能のタイプ、量、および継続期間、または、
前記FDC機能のタイプ、量、および継続期間に変換されるべきワークロード、およびサービス要件
についての情報を含む、装置。 - 前記FDC機能は、物理コンピューティングユニットを表し、
前記DP機能は、物理データストレージおよび共有ユニットを表し、
前記FDN機能は、光ネットワークのトップで実行される相互接続ネットワーク機能を表す、
請求項1に記載の装置。 - 前記処理回路はさらに、テレメトリデータを収集するように構成される、請求項1に記載の装置。
- 前記処理回路はさらに、前記FDC機能、前記DP機能、または前記FDN機能のうちの前記少なくとも1つの構成を通して、サービス要件を満たすように、前記論理コンピューティングノードを確立、維持および更新するように構成される、請求項1に記載の装置。
- 前記処理回路はさらに、前記メッセージの受信に応答して前記インフラストラクチャオーケストレーション機能に、応答を送信するように前記装置を構成し、前記応答は、前記論理コンピューティングノードの生成のための、前記FDC機能のタイプ、量、および継続期間を履行する、前記DCIにおける前記FDC機能、前記DP機能、および前記FDN機能のリソースの可用性およびステータスを示す、請求項1に記載の装置。
- 前記処理回路がさらに、前記インフラストラクチャオーケストレーション機能から、前記FDC機能、前記DP機能および前記FDN機能を実装するためのコンピューティングおよびデータリソース要求を受信し、
前記コンピューティングおよびデータリソース要求に応答して、前記FDC機能、前記DP機能および前記FDN機能のそれぞれのインデックスを含むコンピューティングおよびデータリソース応答を前記インフラストラクチャオーケストレーション機能へ送信するように前記装置を構成する、請求項5に記載の装置。 - 前記処理回路はさらに、前記コンピューティングおよびデータリソース応答に応答して、前記FDC機能、前記DP機能および前記FDN機能の利用状況の確認を前記インフラストラクチャオーケストレーション機能から受信するように前記装置を構成し、前記確認は、複数のインフラストラクチャオーケストレーション機能インスタンスの間でコンクリフトするリソース要求に応答して受信される、請求項6に記載の装置。
- 前記コンピューティングおよびデータリソース要求に応答して、前記処理回路はさらに:
前記FDC機能、前記DP機能および前記FDN機能を構成し;および、
前記FDC機能、前記DP機能および前記FDN機能の構成の完了の後に、前記インフラストラクチャオーケストレーション機能が、前記論理コンピューティングノードの構造、アドレス、構成、およびノードアイデンティティを送信するために、前記FDC機能、前記DP機能、および前記FDN機能の構成の前記完了を示すコンピューティングおよびデータリソース完了メッセージを前記インフラストラクチャオーケストレーション機能へ送信するように前記装置を構成する、
請求項6に記載の装置。 - 前記処理回路はさらに:
前記インフラストラクチャオーケストレーション機能から、前記DCIにおける前記FDC機能、前記DP機能および前記FDN機能の可用性およびステータスのサブスクリプションを受信し;および、
前記インフラストラクチャオーケストレーション機能へ、前記DCIにおける前記FDC機能、前記DP機能および前記FDN機能の前記可用性およびステータスを定期的に送信するように前記装置を構成する、請求項1から8のいずれか1項に記載の装置。 - 論理コンピューティングアーキテクチャにおけるコントローラの装置であって、
インフラストラクチャオーケストレーション機能から機能要求を受信し、
前記機能要求に基づき、データ中心インフラストラクチャ(DCI)において、機能専用コンピューティング(FDC)機能、データプレーン(DP)機能、または機能専用ネットワーク(FDN)機能のうちの少なくとも1つを構成し、
前記FDC機能、前記DP機能、または前記FDN機能のうちの前記少なくとも1つの構成の後、前記インフラストラクチャオーケストレーション機能へ、前記機能要求の完了を示す応答を送信する
ように前記装置を構成する処理回路、および、
前記機能要求を格納するように構成されたメモリ
を備え、
前記処理回路はさらに:
前記インフラストラクチャオーケストレーション機能から、前記DCIにおける前記FDC機能、前記DP機能および前記FDN機能の可用性およびステータスのサブスクリプションを受信し;および、
前記インフラストラクチャオーケストレーション機能へ、前記DCIにおける前記FDC機能、前記DP機能および前記FDN機能の前記可用性およびステータスを定期的に送信するように前記装置を構成する、装置。 - 前記DCIにおける前記論理コンピューティングノードの再構成において、前記処理回路はさらに:
インフラストラクチャサービス消費者または前記インフラストラクチャオーケストレーション機能のうちの1つから、前記論理コンピューティングノードのための再構成パラメータを含む再構成要求を受信し;
前記再構成パラメータに基づいて前記FDC機能、前記DP機能、および前記FDN機能を再構成し;および、
前記インフラストラクチャサービス消費者または前記インフラストラクチャオーケストレーション機能のうちの前記1つへ、前記論理コンピューティングノードの再構成が完了したことを示す再構成応答を送信するように前記装置を構成する、請求項1から8のいずれか1項に記載の装置。 - 論理コンピューティングアーキテクチャにおけるコントローラの装置であって、
インフラストラクチャオーケストレーション機能から機能要求を受信し、
前記機能要求に基づき、データ中心インフラストラクチャ(DCI)において、機能専用コンピューティング(FDC)機能、データプレーン(DP)機能、または機能専用ネットワーク(FDN)機能のうちの少なくとも1つを構成し、
前記FDC機能、前記DP機能、または前記FDN機能のうちの前記少なくとも1つの構成の後、前記インフラストラクチャオーケストレーション機能へ、前記機能要求の完了を示す応答を送信する
ように前記装置を構成する処理回路、および、
前記機能要求を格納するように構成されたメモリ
を備え、
前記DCIにおける論理コンピューティングノードの再構成において、前記処理回路はさらに:
インフラストラクチャサービス消費者または前記インフラストラクチャオーケストレーション機能のうちの1つから、前記論理コンピューティングノードのための再構成パラメータを含む再構成要求を受信し;
前記再構成パラメータに基づいて前記FDC機能、前記DP機能、および前記FDN機能を再構成し;および、
前記インフラストラクチャサービス消費者または前記インフラストラクチャオーケストレーション機能のうちの前記1つへ、前記論理コンピューティングノードの再構成が完了したことを示す再構成応答を送信するように前記装置を構成する、装置。 - 前記FDC機能、前記DP機能、または前記FDN機能のうちの前記少なくとも1つを、前記DCIにおける前記論理コンピューティングノードに追加するにおいて、前記処理回路はさらに:
インフラストラクチャサービス消費者からの新たなワークロード若しくはサービス要求、または、前記コントローラからのテレメトリおよび性能ステータス報告のうちの少なくとも1つに基づく、前記FDC機能、前記DP機能、または前記FDN機能のうちの前記少なくとも1つを追加するための追加要求を前記インフラストラクチャオーケストレーション機能から受信し;
前記追加要求に基づき、前記FDC機能、前記DP機能、または前記FDN機能のうちの前記少なくとも1つを追加し;および
前記FDC機能、前記DP機能、または前記FDN機能のうちの前記少なくとも1つの追加の後、前記FDC機能、前記DP機能、または前記FDN機能のうちの前記少なくとも1つの前記追加が完了したことを示す完了メッセージを前記インフラストラクチャオーケストレーション機能へ送信するように前記装置を構成する、請求項1から8のいずれか1項に記載の装置。 - 前記DCIにおける前記論理コンピューティングノードから、前記FDC機能、前記DP機能、または前記FDN機能のうちの前記少なくとも1つを除去するにおいて、前記処理回路はさらに:
前記インフラストラクチャオーケストレーション機能から、インフラストラクチャサービス消費者からの新たなワークロード若しくはサービス要求、または、前記コントローラからのテレメトリおよび性能ステータス報告のうちの少なくとも1つに基づく、前記FDC機能、前記DP機能、または前記FDN機能のうちの前記少なくとも1つを除去するための除去要求を受信し;
前記除去要求に基づいて、前記FDC機能、前記DP機能、または前記FDN機能のうちの前記少なくとも1つを除去し;および、
前記FDC機能、前記DP機能、または前記FDN機能のうちの前記少なくとも1つの除去の後に、前記FDC機能、前記DP機能、または前記FDN機能のうちの前記少なくとも1つの前記除去が完了したことを示す完了メッセージを前記インフラストラクチャオーケストレーション機能へ送信するように前記装置を構成する、請求項1から8のいずれか1項に記載の装置。 - 前記除去要求は、除去のターゲットとされるFDC機能、DP機能またはFDN機能のうちの少なくとも1つの識別情報、または、前記FDC機能、前記DP機能、または前記FDN機能のうちの前記少なくとも1つの除去の完了後の更新される論理コンピューティングノードの構造、のうちの少なくとも1つを含む、請求項14に記載の装置。
- 論理コンピューティングアーキテクチャにおけるコントローラの装置であって、
インフラストラクチャオーケストレーション機能から機能要求を受信し、
前記機能要求に基づき、データ中心インフラストラクチャ(DCI)において、機能専用コンピューティング(FDC)機能、データプレーン(DP)機能、または機能専用ネットワーク(FDN)機能のうちの少なくとも1つを構成し、
前記FDC機能、前記DP機能、または前記FDN機能のうちの前記少なくとも1つの構成の後、前記インフラストラクチャオーケストレーション機能へ、前記機能要求の完了を示す応答を送信する
ように前記装置を構成する処理回路、および、
前記機能要求を格納するように構成されたメモリ
を備え、
前記DCIにおける論理コンピューティングノードから、前記FDC機能、前記DP機能、または前記FDN機能のうちの前記少なくとも1つを除去するにおいて、前記処理回路はさらに:
前記インフラストラクチャオーケストレーション機能から、インフラストラクチャサービス消費者からの新たなワークロード若しくはサービス要求、または、前記コントローラからのテレメトリおよび性能ステータス報告のうちの少なくとも1つに基づく、前記FDC機能、前記DP機能、または前記FDN機能のうちの前記少なくとも1つを除去するための除去要求を受信し;
前記除去要求に基づいて、前記FDC機能、前記DP機能、または前記FDN機能のうちの前記少なくとも1つを除去し;および、
前記FDC機能、前記DP機能、または前記FDN機能のうちの前記少なくとも1つの除去の後に、前記FDC機能、前記DP機能、または前記FDN機能のうちの前記少なくとも1つの前記除去が完了したことを示す完了メッセージを前記インフラストラクチャオーケストレーション機能へ送信するように前記装置を構成し、
前記除去要求は、除去のターゲットとされるFDC機能、DP機能またはFDN機能のうちの少なくとも1つの識別情報、または、前記FDC機能、前記DP機能、または前記FDN機能のうちの前記少なくとも1つの除去の完了後の更新される論理コンピューティングノードの構造、のうちの少なくとも1つを含む、装置。 - 前記除去要求は、前記論理コンピューティングノードに関するサービス目標を含み、
前記処理回路はさらに、前記FDC機能、前記DP機能、または前記FDN機能のうちの前記少なくとも1つのうちどれを除去すべきか、および、前記FDC機能、前記DP機能、または前記FDN機能のうちの前記少なくとも1つの除去の完了後の前記論理コンピューティングノードの編成を決定するように前記装置を構成する、請求項14に記載の装置。 - 論理コンピューティングアーキテクチャにおけるコントローラの装置であって、
インフラストラクチャオーケストレーション機能から機能要求を受信し、
前記機能要求に基づき、データ中心インフラストラクチャ(DCI)において、機能専用コンピューティング(FDC)機能、データプレーン(DP)機能、または機能専用ネットワーク(FDN)機能のうちの少なくとも1つを構成し、
前記FDC機能、前記DP機能、または前記FDN機能のうちの前記少なくとも1つの構成の後、前記インフラストラクチャオーケストレーション機能へ、前記機能要求の完了を示す応答を送信する
ように前記装置を構成する処理回路、および、
前記機能要求を格納するように構成されたメモリ
を備え、
前記DCIにおける論理コンピューティングノードから、前記FDC機能、前記DP機能、または前記FDN機能のうちの前記少なくとも1つを除去するにおいて、前記処理回路はさらに:
前記インフラストラクチャオーケストレーション機能から、インフラストラクチャサービス消費者からの新たなワークロード若しくはサービス要求、または、前記コントローラからのテレメトリおよび性能ステータス報告のうちの少なくとも1つに基づく、前記FDC機能、前記DP機能、または前記FDN機能のうちの前記少なくとも1つを除去するための除去要求を受信し;
前記除去要求に基づいて、前記FDC機能、前記DP機能、または前記FDN機能のうちの前記少なくとも1つを除去し;および、
前記FDC機能、前記DP機能、または前記FDN機能のうちの前記少なくとも1つの除去の後に、前記FDC機能、前記DP機能、または前記FDN機能のうちの前記少なくとも1つの前記除去が完了したことを示す完了メッセージを前記インフラストラクチャオーケストレーション機能へ送信するように前記装置を構成し、
前記除去要求は、前記論理コンピューティングノードに関するサービス目標を含み、
前記処理回路はさらに、前記FDC機能、前記DP機能、または前記FDN機能のうちの前記少なくとも1つのうちどれを除去すべきか、および、前記FDC機能、前記DP機能、または前記FDN機能のうちの前記少なくとも1つの除去の完了後の前記論理コンピューティングノードの編成を決定するように前記装置を構成する、装置。 - 前記DCIから論理コンピューティングノードを解放するにおいて、前記処理回路はさらに:
インフラストラクチャサービス消費者からのワークロード実行完了通知に基づく、前記FDC機能、前記DP機能、または前記FDN機能のうちの前記少なくとも1つを解放するための解放要求を前記インフラストラクチャオーケストレーション機能から受信し;
前記解放要求に基づいて、前記FDC機能、前記DP機能、および前記FDN機能を再構成し、および、前記FDC機能、前記DP機能、または前記FDN機能のうちの前記少なくとも1つおよび前記論理コンピューティングノードを解放し;および、
前記FDC機能、前記DP機能、または前記FDN機能のうちの前記少なくとも1つの解放後に、前記FDC機能、前記DP機能、または前記FDN機能のうちの前記少なくとも1つの前記解放が完了し、且つ前記論理コンピューティングノードが解放されたことを示す完了メッセージを前記インフラストラクチャオーケストレーション機能へ送信するように前記装置を構成する、請求項1に記載の装置。 - インフラストラクチャオーケストレーション機能の装置であって、
データ中心インフラストラクチャ(DCI)における論理コンピューティングノードの形成若しくは解放、または、機能専用コンピューティング(FDC)機能、データプレーン(DP)機能、または機能専用ネットワーク(FDN)機能のうちの少なくとも1つの前記論理コンピューティングノードへの追加または前記論理コンピューティングノードからの除去のうちの少なくとも1つによる前記論理コンピューティングノードの修正のうちの少なくとも1つのための機能要求をコントローラへ送信し;
前記機能要求の送信に応答して、前記コントローラから、前記コントローラによって実行される前記機能要求に関連付けられる動作の完了を示す機能応答を受信する、ように前記装置をさらに構成する処理回路;および
前記機能要求を格納するように構成されたメモリを備え、
前記処理回路はさらに:
インフラストラクチャサービス消費者から、前記DCIにおいて前記論理コンピューティングノードを形成するためのインフラストラクチャサービス要求を受信するように構成され、
前記インフラストラクチャサービス要求は、
前記FDC機能のタイプ、量、および継続期間、または、
ワークロードおよびサービス要件を含み、
前記処理回路は、前記インフラストラクチャサービス要求が前記ワークロードおよびサービス要件を含むとの決定に応答して、前記ワークロードおよびサービス要件を、前記FDC機能のタイプ、量、および継続期間に変換し;および
前記コントローラが、前記論理コンピューティングノードにおける前記FDC機能、前記DP機能または前記FDN機能のうちの前記少なくとも1つを構成して、前記FDC機能のタイプ、量および継続期間を提供するために、前記コントローラと通信するように前記装置を構成する、
装置。 - データ中心インフラストラクチャ(DCI)において、コントローラの1つまたは複数のプロセッサに
インフラストラクチャオーケストレーション機能から、論理コンピューティングノードのための機能要求を受信する手順と、
前記機能要求に基づいて、前記論理コンピューティングノードにおける、機能専用コンピューティング(FDC)機能、データプレーン(DP)機能、または機能専用ネットワーク(FDN)機能のうちの少なくとも1つを構成する手順と、
前記FDC機能、前記DP機能、または前記FDN機能のうちの前記少なくとも1つの構成の後に、前記機能要求の完了を示す応答を前記インフラストラクチャオーケストレーション機能へ送信する手順とを実行させるための、
コンピュータプログラムであって、
前記コンピュータプログラムは、前記DCIにおいて前記論理コンピューティングノードを形成するにおいて、前記1つまたは複数のプロセッサにさらに、前記インフラストラクチャオーケストレーション機能から、コンピューティングおよびデータリソースのディスカバリーとステータスの問い合わせメッセージを受信する手順を実行させ、前記メッセージは前記インフラストラクチャオーケストレーション機能によって受信される要求に応じて変わり、前記要求は、
前記FDC機能のタイプ、量、および継続期間、または、
前記FDC機能のタイプ、量、および継続期間に変換されるべきワークロードおよびサービス要件
についての情報を含む、コンピュータプログラム。 - 前記FDC機能は、物理コンピューティングユニットを表し、
前記DP機能は、物理データストレージおよび共有ユニットを表し、
前記FDN機能は、光ネットワークのトップで実行する相互接続ネットワーク機能を表す、
請求項21に記載のコンピュータプログラム。 - 請求項21または22に記載のコンピュータプログラムを格納する非一時的コンピュータ可読記憶媒体。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US202163183442P | 2021-05-03 | 2021-05-03 | |
| US63/183,442 | 2021-05-03 | ||
| PCT/US2022/027270 WO2022235560A1 (en) | 2021-05-03 | 2022-05-02 | Data-centric computing and communication infrastructure |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2024515006A JP2024515006A (ja) | 2024-04-04 |
| JPWO2022235560A5 JPWO2022235560A5 (ja) | 2024-12-27 |
| JP7631645B2 true JP7631645B2 (ja) | 2025-02-19 |
Family
ID=83932795
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2023551741A Active JP7631645B2 (ja) | 2021-05-03 | 2022-05-02 | データ中心コンピューティングおよび通信インフラストラクチャのためのメカニズム |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20240236649A9 (ja) |
| JP (1) | JP7631645B2 (ja) |
| WO (1) | WO2022235560A1 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA3155256A1 (en) * | 2019-09-23 | 2021-04-01 | Armory, Inc. | Methods and systems for continuous asynchronous code deployment |
| WO2025222451A1 (zh) * | 2024-04-25 | 2025-10-30 | Oppo广东移动通信有限公司 | 无线通信方法以及通信设备 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20190260690A1 (en) | 2016-11-03 | 2019-08-22 | Huawei Technologies Co., Ltd. | Method, apparatus, and system for managing network slice instance |
| CN111722906A (zh) | 2019-03-22 | 2020-09-29 | 华为技术有限公司 | 一种部署虚拟机和容器的方法及装置 |
| WO2020214949A1 (en) | 2019-04-19 | 2020-10-22 | Apple Inc. | Lightweight support of information centric network services in cellular network |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP3439251A4 (en) * | 2016-04-01 | 2019-08-28 | Ntt Docomo, Inc. | SLICE SWITCHING PROCEDURE AND SLICE SWITCHING DEVICE |
| US10449670B2 (en) * | 2017-07-17 | 2019-10-22 | Bank Of America Corporation | Event processing using robotic entities |
| US11711268B2 (en) * | 2019-04-30 | 2023-07-25 | Intel Corporation | Methods and apparatus to execute a workload in an edge environment |
-
2022
- 2022-05-02 US US18/278,801 patent/US20240236649A9/en active Pending
- 2022-05-02 WO PCT/US2022/027270 patent/WO2022235560A1/en not_active Ceased
- 2022-05-02 JP JP2023551741A patent/JP7631645B2/ja active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20190260690A1 (en) | 2016-11-03 | 2019-08-22 | Huawei Technologies Co., Ltd. | Method, apparatus, and system for managing network slice instance |
| CN111722906A (zh) | 2019-03-22 | 2020-09-29 | 华为技术有限公司 | 一种部署虚拟机和容器的方法及装置 |
| WO2020214949A1 (en) | 2019-04-19 | 2020-10-22 | Apple Inc. | Lightweight support of information centric network services in cellular network |
Non-Patent Citations (1)
| Title |
|---|
| 川添雄彦,Into the IOWN 限界打破のイノベーション(特集 NTT R&D フォーラム2020 Connect 基調講演),NTT技術ジャーナル[online],Vol33, 2021年1月号,日本,2021年01月01日,pp.16-28,[2024年09月30日検索],インターネット<URL:https://journal.ntt.co.jp/wp-content/uploads/2021/01/JN20210116.pdf>,ISSN 2758-7266 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20240137751A1 (en) | 2024-04-25 |
| WO2022235560A1 (en) | 2022-11-10 |
| JP2024515006A (ja) | 2024-04-04 |
| US20240236649A9 (en) | 2024-07-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US12081412B2 (en) | Federated learning across UE and RAN | |
| US12369062B2 (en) | Network slice subnet instance resource optimization for 5G systems | |
| US12273856B2 (en) | Musim UE connection release, paging restriction and rejection | |
| WO2022182396A1 (en) | Ric subscription removal over e2 interface | |
| WO2022046756A1 (en) | Computing workload transport over control plane in next generation cellular networks | |
| WO2022232098A1 (en) | Ran service-based interfaces | |
| US20240195549A1 (en) | Scell dormancy switching with scell-pcell cross-carrier scheduling | |
| WO2023023034A1 (en) | E2 node initiated radio access network (ran) intelligent controller (ric) subscription removal in near-real time (rt) ric | |
| US20210368556A1 (en) | Snpn behavior for ue onboarding and provisioning | |
| WO2022146767A1 (en) | Gap instance behavior within concurrent gap patterns | |
| US20230023383A1 (en) | Edge application servers and 5gc network function measurements | |
| WO2022081303A1 (en) | Application inference for 5gs network slicing policies | |
| JP7631645B2 (ja) | データ中心コンピューティングおよび通信インフラストラクチャのためのメカニズム | |
| JP2024533927A (ja) | 事前構成された測定ギャップをアクティブにするueの能力 | |
| WO2022150154A1 (en) | Qos flow remapping support at handover | |
| US11963036B2 (en) | Computing workload transport over control plane in next generation cellular networks | |
| WO2022155200A1 (en) | Edge computing to 5gc function connections | |
| US20240121745A1 (en) | Data plane for ng cellular networks | |
| US20250220088A1 (en) | Service registry function for discovering service instances | |
| US20240292371A1 (en) | User equipment paging monitoring | |
| EP4331183A1 (en) | Charging for obtaining ue location, acr management event and ac information notification | |
| WO2022197335A1 (en) | E2 service model ran control message format | |
| US20250337815A1 (en) | Enhanced service discovery of edge application server | |
| JPWO2022235560A5 (ja) | ||
| EP4218275A1 (en) | Efficient access for single operator network slices |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20231018 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20231018 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20240925 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20241008 |
|
| A524 | Written submission of copy of amendment under article 19 pct |
Free format text: JAPANESE INTERMEDIATE CODE: A524 Effective date: 20241219 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20250107 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20250114 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7631645 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |