JP7622015B2 - スイッチ装置 - Google Patents

Description

本開示は、スイッチ装置、より詳細には、過電圧保護を提供することが可能なスイッチ装置に関する。

一般に、スイッチ装置を設計する場合に、インピーダンス不整合の影響を低減するために、送信端部と受信端部との間のインピーダンス整合を考慮する必要がある。例えば、信号送信中に反射が起こる可能性がある。この現象は、過電圧のために、スイッチ装置、及び／又はスイッチ装置に結合されたバックエンド回路を損傷するリスクがある。

一実施形態は、スイッチ装置を提供し、これは、第１ノードと、第１スイッチユニットと、調整スイッチと、インピーダンス素子と、第２ノードと、検出ユニットとを備えている。第１ノードは、第１信号送受信端子と第２信号送受信端子との間に形成された第１経路に位置する。第１スイッチユニットは、第１ノードに結合された第１端子と、制御端子と、第２端子とを含む。調整スイッチは、第１スイッチユニットの第２端子に結合された第１端子と、制御端子と、基準電圧端子に結合された第２端子とを含む。インピーダンス素子は、調整スイッチの第１端子に結合された第１端子と、調整スイッチの第２端子に結合された第２端子とを含む。第２ノードは、第１ノードと基準電圧端子との間に形成された第２経路に位置する。検出ユニットは、第２ノードでノード信号を検出し、ノード信号に応じて第１スイッチユニットと調整スイッチとを制御するように構成されているものであり、第２ノードに結合された第１入力端子と、第１スイッチユニットの制御端子に結合された第１出力端子と、調整スイッチの制御端子に結合された第２出力端子とを含む。

実施形態によるスイッチ装置を示す。 別の実施形態によるスイッチ装置を示す。 実施形態に係り、図１又は図２に示すスイッチ装置のスイッチユニットを示す。 別の実施形態に係り、図１又は図２に示すスイッチ装置のスイッチユニットを示す。 実施形態に係り、図１又は図２に示すスイッチ装置の検出ユニットを示す。 別の実施形態に係り、図１又は図２に示すスイッチ装置の検出ユニットを示す。 実施形態に係り、図５又は図６に示す検出ユニットの整流器を示す図である。 実施形態に係り、図５又は図６に示す検出ユニットのローパスフィルタを示す。 別の実施形態によるスイッチ装置を示す。 実施形態に係り、図１、図２又は図９に示すスイッチ装置の応用を示す。

添付図面を参照して、以下では、技術的に通常の知識を有する人が容易に理解できるように、例示的な実施形態を詳細に説明する。発明の概念は、ここに記載した例示的な実施形態に限定されることなく、種々の形態で具体化されてよい。周知の部分の説明は、明確にするために省略され、同じ参照番号は、全体を通して同じ要素を指す。

図１は、一実施形態によるスイッチ装置１００を示す。スイッチ装置１００は、ノードＮ１と、スイッチユニットＳＵ１と、調整スイッチＳＷＡと、インピーダンス素子Ｒ１と、ノードＮ２と、検出ユニットＤＵとを含んでよい。図１に示すように、信号送受信端子１１０，１３０の間に経路ＰＴＨ１を形成してよい。一実施形態によれば、経路ＰＴＨ１は、信号送信経路であってよい。信号送受信端子１１０及び１３０は、外部信号を送受信するために使用してよい。ノードＮ１は、経路ＰＴＨ１に位置してよい。スイッチユニットＳＵ１は、ノードＮ１に結合された第１端子と、制御端子と、第２端子とを含んでよい。調整スイッチＳＷＡは、スイッチユニットＳＵ１の第２端子に結合された第１端子と、制御端子と、基準電圧端子１５０に結合された第２端子とを含んでよい。基準電圧端子１５０は、基準電圧ＶＦを供給することができる。基準電圧ＶＦは、０ボルト又は別の固定電圧であってよい。インピーダンス素子Ｒ１は、調整スイッチＳＷＡの第１端子に結合された第１端子と、調整スイッチＳＷＡの第２端子に結合された第２端子とを含んでよい。インピーダンス素子Ｒ１は、抵抗器、キャパシタ、インダクタ、又は以上３つの構成要素のうちの少なくとも１つで形成された任意の組み合せを含んでよい。図１で、インピーダンス素子Ｒ１は、一例として抵抗器を含む。実施形態はこれに限定されない。経路ＰＴＨ２は、ノードＮ１と基準電圧端子１５０との間に形成してよい。一実施形態によれば、経路ＰＴＨ２は、シャント経路であってよい。ノードＮ２は、経路ＰＴＨ２上に位置してよい。図１で、ノードＮ２は、一例としてスイッチユニットＳＵ１と調整スイッチＳＷＡとの間に位置するが、実施形態はこれに限定されない。検出ユニットＤＵは、ノードＮ２に結合された第１入力端子と、スイッチユニットＳＵ１の制御端子に結合された第１出力端子と、調整スイッチＳＷＡの制御端子に結合された第２出力端子とを含んでよい。検出ユニットＤＵは、ノードＮ２におけるノード信号ＳＮを検出し、ノード信号ＳＮに応じてスイッチユニットＳＵ１と調整スイッチＳＷＡとを制御することに使用されてよい。また、検出ユニットＤＵは、調整スイッチＳＷＡを制御して、インピーダンス素子Ｒ１の使用を停止し、又は使用を開始することを行ってよい。一実施形態によれば、ノード信号ＳＮは、外部信号に関連付けられてよい。一実施形態によれば、外部信号及びノード信号ＳＮは、無線周波数（ＲＦ）信号などの交流（ＡＣ）電圧信号であってよい。

一実施形態によれば、信号送受信端子１１０及び１３０に対応するインピーダンスが互いに整合する場合に、外部信号を信号送受信端子１１０及び１３０の間で送受信することができる。その際、検出ユニットＤＵで検出されたノード信号ＳＮが所定値よりも弱くなることができ、スイッチユニットＳＵ１をオフにして、外部信号が未使用の経路（例えば経路ＰＴＨ２）に漏れることを防止してよい。従って、エネルギー損失を低減することができる。調整スイッチＳＷＡは、インピーダンス素子Ｒ１の使用を停止するためにオンにしてよい。一実施形態によれば、所定値は、実際の用途及び設計要件に応じて選択されてよい。なお、信号送受信端子１１０に対応するインピーダンスは、ノードＮ１から方向ｄ１に沿って信号送受信端子１１０に向かって見ることで取得される、等価インピーダンスＺＳであってよい。信号送受信端子１３０に対応するインピーダンスは、ノードＮ１から方向ｄ２に沿って信号送受信端子１３０に向かって見ることで取得される、等価インピーダンスＺＬ１であってよい。インピーダンス整合は、等価インピーダンスＺＳ及びＺＬ１が互いに共役複素数であることを意味してよい。さらに、経路ＰＴＨ２のインピーダンスは、ノードＮ１から方向ｄ３に沿って基準電圧端子１５０に向かって見ることで取得される、等価インピーダンスＺＴであってよい。インピーダンス素子Ｒ１は使用されないが、オフになったスイッチユニットＳＵ１は開回路と同等である可能性があるので、等価インピーダンスＺＴは高インピーダンスである。

一実施形態によれば、外部信号を送受信する動作中に、信号送受信端子１３０がインピーダンスを増加させるために外部から影響を受ける（すなわち、等価インピーダンスＺＬ１が増加される）場合に、信号送受信端子１１０及び１３０の間のインピーダンス不整合を引き起こす可能性があり、また、信号反射を引き起こす可能性がある。例えば、信号送受信端子１１０から信号送受信端子１３０へ外部信号を送信するプロセスの間に、外部信号の一部が信号送受信端子１３０から信号送受信端子１１０へ反射される可能性がある。反射された外部信号は、送信された外部信号に追加される可能性がある。オフになったスイッチユニットＳＵ１は、その電気的特性に応じてキャパシタとみなしてよいため、外部からの反射信号を加えた外部送信信号がオフになったスイッチユニットＳＵ１を通って経路ＰＴＨ２にさらに漏洩する可能性があり、検出ユニットＤＵが検出したノード信号ＳＮが所定値よりも強くなる結果となる。その結果、スイッチ装置１００及び／又はスイッチ装置１００に結合されたバックエンド回路は、過電圧によって損傷する可能性がある。損傷を避けるために、検出ユニットＤＵを使用してスイッチユニットＳＵ１をオンにし、調整スイッチＳＷＡをオフにして、インピーダンス素子Ｒ１を使用し始めてよい。インピーダンス素子Ｒ１は、インピーダンス（ＺＲ１と表される）を与えることができる。一実施形態によれば、インピーダンスＺＲ１が５Ω及び２００Ωの間であるインピーダンス素子Ｒ１を選択してよい。また、オンになったスイッチユニットＳＵ１は、その電気的特性に応じて抵抗器とみなしてよいため、オンになったスイッチユニットＳＵ１は、インピーダンス（ＺＳＵ１と表される）を与えることができる。換言すれば、等価インピーダンスＺＴは、インピーダンス素子Ｒ１（インピーダンスＺＲ１を有する）とスイッチユニットＳＵ１（インピーダンスＺＳＵ１を有する）とを直列に結合することで生成されるインピーダンスとみなしてよい。オンになったスイッチユニットＳＵ１は短絡と同等である可能性があり、インピーダンス素子Ｒ１は低インピーダンスを有するため、等価インピーダンスＺＴは低インピーダンスであってよい。なお、信号送受信端子１３０に対応するインピーダンスは、信号送受信端子１１０から方向ｄ４に沿って信号送受信端子１３０に向かって見ることで取得される等価インピーダンスＺＬ２であってよいので、等価インピーダンスＺＬ１及びＺＴを並列に結合することで生成されるインピーダンスとみなしてよい。従って、等価インピーダンスＺＬ２は、等価インピーダンスＺＬ１よりも低くなることができる。このようにして、外部要因によって増加した信号送受信端子１３０に対応するインピーダンスは、等価インピーダンスＺＴを並列に結合することで低減することができる。信号送受信端子１３０に対応するインピーダンスは、結果として、インピーダンス整合のために調整することができる。インピーダンス整合は、等価インピーダンスＺＳ及びＺＬ２が互いに共役複素数であることを意味してよい。また、インピーダンス不整合によって生じる信号反射も低減することができる。従って、送受信された信号の完全性を向上させることは有用であり、スイッチ装置１００及び／又はスイッチ装置１００に結合されたバックエンド回路に過電圧保護を提供することができる。これに応じて、検出ユニットＤＵが検出したノード信号ＳＮは、所定値よりも弱くなることができる。ノード信号ＳＮにより、検出ユニットＤＵはスイッチユニットＳＵ１をオフし、再び調整スイッチＳＷＡをオンにする。

一実施形態によれば、信号送受信端子１１０及び１３０が外部信号の送受信を停止すると、検出ユニットＤＵを使用してスイッチユニットＳＵ１と調整スイッチＳＷＡとをオンにすることができ、信号送受信端子１１０及び１３０上の外部信号を基準電圧端子１５０にシャントすることができる。このようにして、送受信信号の望ましくない動作は、信号送受信端子１１０及び１３０の間で行われることを防止することができ、信号送受信端子１１０及び１３０の間の分離を大きくすることができる。

実施形態によれば、図１に示すように、検出ユニットＤＵは、ベース電圧ＶＴＨを受信する第２入力端子をさらに含んでよい。ベース電圧ＶＴＨは、固定電圧であってよく、上記の所定値と等しくてよい。検出ユニットＤＵは、ノード信号ＳＮとベース電圧ＶＴＨとに応じて、第１制御信号Ｓ１と第２制御信号Ｓ２とを生成してよい。第１制御信号Ｓ１は、検出ユニットＤＵの第１出力端子を介して出力され、スイッチユニットＳＵ１を制御してよい。第２制御信号Ｓ２は、検出ユニットＤＵの第２出力端子を介して出力され、調整スイッチＳＷＡを制御してよい。

一実施形態によれば、第１制御信号Ｓ１は、スイッチユニットＳＵ１の閾値電圧よりも高いイネーブルレベルと、スイッチユニットＳＵ１のスイッチをオン・オフにするためにスイッチユニットＳＵ１の閾値電圧よりも低いディセーブルレベルとを有してよい。第２制御信号Ｓ２は、調節スイッチＳＷＡの閾値電圧よりも高いイネーブルレベルと、調節スイッチＳＷＡをオン及びオフにするために調節スイッチＳＷＡの閾値電圧よりも低いディセーブルレベルとを有してよい。しかし、外部信号を送受信する動作中に、基準電圧ＶＦが第１制御信号Ｓ１のディセーブルレベルに過度に近づくと、スイッチユニットＳＵ１が効果的にオフにならない可能性がある。

図２は、別の実施形態によるスイッチ装置２００を示す。図２は、図１と同様であってよい。しかし、図２に示すスイッチ装置２００は、ＤＣ（直流）ブロッキングキャパシタＣＢをさらに含んでよい。ＤＣブロッキングキャパシタＣＢは、基準電圧ＶＦをブロックするために、スイッチユニットＳＵ１の第２端子と調整スイッチＳＷＡの第１端子との間に結合され、スイッチユニットＳＵ１に対する基準電圧ＶＦの影響を低減することができる。一実施形態によれば、スイッチユニットＳＵ１の第２端子に印加されるバイアス電圧をさらに増加させて、スイッチユニットＳＵ１を効果的にオフにしてよい。さらに、ＤＣブロッキングキャパシタＣＢは、インピーダンス（ＺＣＢと表される）を与えることができる。換言すれば、検出ユニットＤＵを使用してスイッチユニットＳＵ１をオンにし、調整スイッチＳＷＡをオフにする場合に、等価インピーダンスＺＴは、スイッチユニットＳＵ１（インピーダンスＺＳＵ１を有する）と、ＤＣブロッキングキャパシタＣＢ（インピーダンスＺＣＢを有する）と、インピーダンス素子Ｒ１（インピーダンスＺＲ１を有する）とを直列に結合することで発生するインピーダンスと、みなしてよい。このように、外部要因（即ち、増加した等価インピーダンスＺＬ１）によって増加した信号送受信端子１３０に対応するインピーダンスは、等価インピーダンスＺＴを並列に結合すること（即ち、並列に結合された等価インピーダンスＺＴ及びＺＬ１）によって低減することができる。従って、スイッチ装置２００の回路構造は、図１に示すスイッチ装置１００の効果と同様の効果を提供することができる。更に別の実施形態によれば、第１制御信号Ｓ１のディセーブルレベルが負の電圧レベルである場合に、ＤＣブロッキングキャパシタＣＢは省略してよい。

図３は、一実施形態に係り、図１のスイッチ装置１００、又は図２のスイッチ装置２００のスイッチユニットＳＵ１を示す。図３に示すように、スイッチユニットＳＵ１は、スイッチＳＷ１を含んでよい。スイッチＳＷ１は、スイッチユニットＳＵ１の第１端子に結合された第１端子と、スイッチユニットＳＵ１の制御端子に結合された制御端子と、スイッチユニットＳＵ１の第２端子に結合された第２端子とを含んでよい。

図４は、別の実施形態に係り、図１のスイッチ装置１００、又は図２のスイッチ装置２００のスイッチユニットＳＵ１を示す。図４に示すように、スイッチユニットＳＵ１は、ｎ個のスイッチＳＷ１１ないしＳＷ１ｎを含んでよく、スイッチＳＷ１１ないしＳＷ１ｎのそれぞれは、第１端子と、制御端子と、第２端子とを含んでよい。スイッチＳＷ１１ないしＳＷ１ｎの各スイッチの制御端子は、スイッチユニットＳＵ１の制御端子に接続されている。第ｉスイッチＳＷ１ｉの第１端子は、第（ｉ－１）スイッチＳＷ１（ｉ－１）の第２端子に結合され、第ｉスイッチＳＷ１ｉの第２端子は、第（ｉ＋１）スイッチＳＷ１（ｉ＋１）の第１端子に結合されている。第１スイッチＳＷ１１の第１端子は、スイッチユニットＳＵ１の第１端子に結合されている。第ｎスイッチＳＷ１ｎの第２端子は、スイッチユニットＳＵ１の第２端子に結合されている。換言すれば、ｎ個のスイッチＳＷ１１ないしＳＷ１ｎは、スタック構造を形成してよい。ここで、ｎ及びｉは正の整数で、１＜ｉ＜ｎである。別の実施形態によれば、スイッチユニットＳＵ１は、複数の制御端子を含んでよく、検出ユニットＤＵの第１出力端子の数は、スイッチユニットＳＵ１の制御端子の数に対応してよい。この状態では、スイッチＳＷ１１ないしＳＷ１ｎの制御端子は、それぞれ、スイッチユニットＳＵ１の複数の制御端子の対応する制御端子に結合されてよい。

一実施形態によれば、上述した調整スイッチＳＷＡと、スイッチＳＷ１と、スイッチＳＷ１１ないしＳＷ１ｎとのそれぞれは、電界効果トランジスタ（ＦＥＴ）であってよい。従って、調整スイッチＳＷＡと、スイッチＳＷ１と、スイッチＳＷ１１ないしＳＷ１ｎとのそれぞれについて、第１端子はドレイン端子、第２端子はソース端子、制御端子はゲート端子であってよい。

図５は、一実施形態に係り、図１のスイッチ装置１００又は図２のスイッチ装置２００に示される検出ユニットＤＵを示す。図５に示すように、検出ユニットＤＵは、コンパレータ５１０を含んでよい。コンパレータ５１０は、検出ユニットＤＵの第１入力端子に結合され検出電圧Ｖｄｅｔを受信する第１端子と、検出ユニットＤＵの第２入力端子に結合されベース電圧ＶＴＨを受信する第２端子と、比較信号Ｓｃを出力する出力端子とを含んでよい。一実施形態によれば、検出電圧Ｖｄｅｔは、ノード信号ＳＮと正に相関するものであってよい。比較信号Ｓｃは、検出電圧Ｖｄｅｔがベース電圧ＶＴＨよりも高い場合に（即ち、ノード信号ＳＮが所定値よりも大きい場合に）、高レベルであってよい。比較信号Ｓｃは、検出電圧Ｖｄｅｔがベース電圧ＶＴＨよりも低い場合に（即ち、ノード信号ＳＮが所定値よりも小さい場合に）、低レベルであってよい。

図５に示すように、検出ユニットＤＵは、整流器５２０をさらに含んでよい。整流器５２０は、検出ユニットＤＵの第１入力端子に結合され、ノード信号ＳＮを受信する第１端子と、整流信号ＳＲを出力する第２端子とを含んでよい。整流器５２０は、ノード信号ＳＮを整流して整流信号ＳＲを生成することができる。

図５に示すように、検出ユニットＤＵはさらに、ローパスフィルタ５３０を含んでよい。ローパスフィルタ５３０は、整流器５２０の第２端子に結合され、整流信号ＳＲを受信する第１端子と、検出電圧Ｖｄｅｔを出力する第２端子とを含んでよい。ローパスフィルタ５３０は、検出電圧Ｖｄｅｔを生成するために、整流信号ＳＲに対してローパスフィルタリングを実行することができる。

図５に示すように、検出ユニットＤＵは、論理素子５４０をさらに含んでよい。論理素子５４０は、コンパレータ５１０の出力端子に結合され比較信号Ｓｃを受信する入力端子と、検出ユニットＤＵの第１出力端子に結合され第１制御信号Ｓ１を出力する第１出力端子と、検出ユニットＤＵの第２出力端子に結合され第２制御信号Ｓ２を出力する第２出力端子とを含んでよい。一実施形態によれば、論理素子５４０は、デコーダであってよい。論理素子５４０は、比較信号Ｓｃに応じて、第１制御信号Ｓ１と第２制御信号Ｓ２とを生成することができる。さらに、比較信号Ｓｃが高レベルである場合に、第１制御信号Ｓ１はイネーブルレベルにあり、第２制御信号Ｓ２はディセーブルレベルにある。比較信号Ｓｃが低レベルである場合に、第１制御信号Ｓ１はディセーブルレベルにあり、第２制御信号Ｓ２はイネーブルレベルにある。

図６は、別の実施形態に係り、図１のスイッチ装置１００又は図２のスイッチ装置２００の検出ユニットＤＵを示す。図６は、図５と同様であってよいが、さらに検出ユニットＤＵは、図６に示すように、ホールドユニット６５０を含んでよい。ホールドユニット６５０は、コンパレータ５１０の出力端子に結合され、比較信号Ｓｃを受信する入力端子と、ホールド信号Ｓｄを出力する出力端子とを含んでよい。論理素子５４０は、ホールドユニット６５０の出力端子に結合され、ホールド信号Ｓｄを受信する入力端子と、検出ユニットＤＵの第１出力端子に結合され、第１制御信号Ｓ１を出力する第１出力端子と、検出ユニットＤＵの第２出力端子に結合され、第２制御信号Ｓ２を出力する第２出力端子とを含んでよい。論理素子５４０は、ホールド信号Ｓｄに応じて、第１制御信号Ｓ１と第２制御信号Ｓ２とを生成してよい。さらに、比較信号Ｓｃが高レベルである場合に、ホールドユニット６５０は、比較信号Ｓｃを所定の時間間隔（例えば、２００マイクロ秒）にわたって高レベルでホールドし、これにより、ホールド信号Ｓｄを生成してよい。このように、論理素子５４０は、ホールド信号Ｓｄが高レベルにある持続時間に応じて、スイッチユニットＳＵ１をオンにし、調整スイッチＳＷＡをオフにする時間を長くすることができ、従って、過電圧保護の時間が延長される。

図７は、一実施形態に係り、図５又は図６の検出ユニットＤＵの整流器５２０を示す。整流器５２０は、インピーダンス素子Ｒ２とダイオード５２７とを含んでよい。インピーダンス素子Ｒ２は、整流器５２０の第１端子に結合された第１端子と、整流器５２０の第２端子に結合された第２端子とを含んでよい。インピーダンス素子Ｒ２は、分圧信号ＳＤＶを生成するために、ノード信号ＳＮを分割することに使用してよい。一実施形態によれば、インピーダンス素子Ｒ２は、経路ＰＴＨ２上の動作に影響を及ぼすことを避けるために、５０ないし２０００Ωのインピーダンスを有してよい。インピーダンス素子Ｒ２は、抵抗器、キャパシタ、インダクタ、又は以上３つの構成要素のうちの少なくとも１つで形成された任意の組み合せを含んでよい。図７において、抵抗器を含むインピーダンス素子Ｒ２は、単なる一例に過ぎないものであり、実施形態の範囲を制限しない。ダイオード５２７は、インピーダンス素子Ｒ２の第２端子に結合された第１端子と、基準電圧端子１５０に結合された第２端子とを含んでよい。ダイオード５２７は、整流信号ＳＲを生成するために分圧信号ＳＤＶを整流することができる。一実施形態によれば、ダイオード５２７の第１端子はアノードであり、ダイオード５２７の第２端子はカソードであってよい。図７は一例であり、整流器５２０の構造はこれに限定されない。

図８は、一実施形態に係り、図５又は図６の検出ユニットＤＵのローパスフィルタ５３０を示す。ローパスフィルタ５３０は、インピーダンス素子Ｒ３とキャパシタ５３８とを含んでよい。インピーダンス素子Ｒ３は、ローパスフィルタ５３０の第１端子に結合された第１端子と、ローパスフィルタ５３０の第２端子に結合された第２端子とを含んでよい。実施形態によれば、インピーダンス素子Ｒ３は、抵抗器、キャパシタ、インダクタ、又は以上３つの構成要素のうちの少なくとも１つで形成された任意の組み合せを含んでよい。図８において、抵抗器を含むインピーダンス素子Ｒ３は、単なる一例に過ぎないものであり、実施形態の範囲を制限しない。キャパシタ５３８は、インピーダンス素子Ｒ３の第２端子に結合された第１端子と、基準電圧端子１５０に結合された第２端子とを含んでよい。

図９は、別の実施形態によるスイッチ装置９００を示す。図９は、図２と同様であってよいが、図９に示すように、スイッチ装置９００は、スイッチユニットＳＵ２をさらに含んでよい。スイッチユニットＳＵ２は、経路ＰＴＨ１に配置してよい。スイッチユニットＳＵ２は、信号送受信端子１１０に結合された第１端子と、第３制御信号Ｓ３を受信する制御端子と、信号送受信端子１３０に結合された第２端子とを含んでよい。図９において、スイッチユニットＳＵ２は一例として、ノードＮ１と信号送受信端子１３０との間に配置されている。実施形態はこれに限定されない。さらに別の実施形態によれば、スイッチユニットＳＵ２の第２端子は、ノードＮ１に結合してよい。換言すれば、スイッチユニットＳＵ２は、信号送受信端子１１０とノードＮ１との間に結合してよい。スイッチユニットＳＵ２の回路構造は、前述のスイッチユニットＳＵ１の回路構造と同様であってよく、繰り返し説明しない。なお、スイッチユニットＳＵ２のスイッチ（複数可）の数とサイズ（複数可）とは、スイッチユニットＳＵ１の場合とは異なってよい。

一実施形態によれば、検出ユニットＤＵは、信号送受信端子１１０及び１３０が外部信号を送受信するか否かに応じて、スイッチユニットＳＵ２を制御することができる。図９に示すように、検出ユニットＤＵは、さらに、第３制御信号Ｓ３を生成することができる。検出ユニットＤＵは第３出力端子を含み、第３出力端子は、スイッチユニットＳＵ２の制御端子に接続され、スイッチユニットＳＵ２を制御する第３制御信号Ｓ３を出力する。別の実施形態によれば、スイッチユニットＳＵ２は、複数の制御端子を含んでよく、検出ユニットＤＵの第３出力端子の数は、スイッチユニットＳＵ２の制御端子の数に対応してよい。一実施形態によれば、第３制御信号Ｓ３は、スイッチユニットＳＵ２の閾値電圧よりも高いイネーブルレベルと、スイッチユニットＳＵ２のオン・オフを行うためのスイッチユニットＳＵ２の閾値電圧よりも低いディセーブルレベルとを有してよい。さらに別の実施形態によれば、第３制御信号Ｓ３は、検出ユニットＤＵの代わりに別の回路によって供給されてよい。

一実施形態によれば、信号送受信端子１１０及び１３０に対応するインピーダンスが整合する場合に、第３制御信号Ｓ３は、スイッチユニットＳＵ２をオンにするためのイネーブルレベルにしてよく、外部信号は、信号送受信端子１１０及び１３０の間で送受信してよい。外部信号を送受信する動作中に、信号送受信端子１１０及び１３０に対応するインピーダンスが互いに不整合である場合に、スイッチユニットＳＵ２をオンにし続けるために、第３制御信号Ｓ３をイネーブルレベルに維持することができる。信号送受信端子１１０及び１３０の間の外部信号を送受信する動作が停止されると、第３制御信号Ｓ３は、スイッチユニットＳＵ２をオフにするディセーブルレベルにすることができる。スイッチユニットＳＵ１と調整スイッチＳＷＡとの動作は、前述したようになることができるので、繰り返し説明しない。一実施形態によれば、スイッチユニットＳＵ２に含まれるスイッチ（複数可）のサイズ（複数可）が、スイッチユニットＳＵ１に含まれるスイッチ（複数可）のサイズ（複数可）よりも大きい場合に、オンになったスイッチユニットＳＵ２のインピーダンスは、オンになったスイッチユニットＳＵ１のインピーダンスよりも小さくなることができる。ここで、オンになったスイッチユニットＳＵ１，ＳＵ２は、その電気的特性に応じて、抵抗器とみなしてよい。この状態では、信号送受信端子１１０から方向ｄ４に沿って信号送受信端子１３０に向かって見ることで取得される等価インピーダンスＺＬ２に関して、検出ユニットＤＵがスイッチユニットＳＵ１及びＳＵ２をオンにし、調整スイッチＳＷＡをオフにした場合に、オンになったスイッチユニットＳＵ２のインピーダンスを任意に省略してよい。

図１０は、一実施形態に係り、図１、図２又は図９に示すスイッチ装置１００、２００又は９００の応用を示す。一実施形態によれば、信号送受信端子１１０は増幅器１０６０に結合されてよい。信号送受信端子１３０はアンテナ１０７０に結合されてよい。増幅器１０６０は、電力増幅器、又は低雑音増幅器であってよい。例えば、信号送受信端子１１０及び１３０のインピーダンスが互いに整合する場合に、（ｉ）増幅器１０６０が電力増幅器であるならば、外部信号は増幅器１０６０によって増幅された信号であってよく、外部信号は、スイッチ装置１００、２００又は９００を介してアンテナ１０７０へ伝送できる。（ｉｉ）増幅器１０６０が低雑音増幅器であるならば、外部信号は、アンテナ１０７０によって受信された信号であってよく、外部信号は、スイッチ装置１００、２００又は９００を介して増幅器１０６０へ伝送できる。

要約すると、スイッチ装置、及び／又はスイッチ装置に結合されたバックエンド回路のための過電圧保護を提供するために、スイッチ装置１００、２００及び９００のそれぞれが、スイッチユニットＳＵ１と調整スイッチＳＷＡとを動的に制御することができる。従って、スイッチ装置１００、２００及び９００、及び／又はスイッチ装置に結合されたバックエンド回路のそれぞれで、過電圧で損傷されることが防止される。

当業者は、本発明の教示を保持しつつ、装置及び方法の多くの修正及び変更を行ってよいことを容易に理解することである。従って、上記の開示は、ここに添付される請求項の範囲によってのみ限定されると解釈されるものとする。

Claims (17)

1. 外部信号を送受信するように構成されている第１信号送受信端子と第２信号送受信端子との間に形成された第１経路に位置する第１ノードと、
   前記第１ノードに結合された第１端子と、制御端子と、第２端子とを含む第１スイッチユニットと、
   前記第１スイッチユニットの前記第２端子に結合された第１端子と、制御端子と、基準電圧端子に結合された第２端子とを含む調整スイッチと、
   前記調整スイッチの前記第１端子に結合された第１端子と、前記調整スイッチの前記第２端子に結合された第２端子とを含むインピーダンス素子と、
   前記第１ノードと前記基準電圧端子との間に形成された第２経路に位置する第２ノードと、
   前記第２ノードで、前記外部信号に関連付けられていて交流（ＡＣ）電圧信号であるノード信号を検出し、前記ノード信号に応じて前記第１スイッチユニットと前記調整スイッチとを制御するように構成されている検出ユニットであり、前記第２ノードに結合された第１入力端子と、前記第１スイッチユニットの前記制御端子に結合された第１出力端子と、前記調整スイッチの前記制御端子に結合された第２出力端子とを含む検出ユニットとを備え、
   前記検出ユニットはさらに、
   整流信号を生成するために前記ノード信号を整流するように構成されている整流器であり、前記検出ユニットの前記第１入力端子に結合され前記ノード信号を受信するように構成された第１端子と、前記整流信号を出力するように構成された第２端子とを有する、整流器を含む、スイッチ装置。
2. 前記第２ノードは、前記第１スイッチユニットと前記調整スイッチとの間に位置する、請求項１記載のスイッチ装置。
3. 前記検出ユニットは、前記第１スイッチユニットをオフにし、前記調整スイッチをオンにするように構成されている、請求項１記載のスイッチ装置。
4. 前記ノード信号は、所定値よりも弱い、請求項３記載のスイッチ装置。
5. 前記検出ユニットは、前記第１スイッチユニットをオンにし、前記調整スイッチをオフにするように構成されている、請求項１記載のスイッチ装置。
6. 前記ノード信号は、所定値よりも強い、請求項５記載のスイッチ装置。
7. 前記検出ユニットは、前記第１スイッチユニットと前記調整スイッチとをオンにするように構成されている、請求項１記載のスイッチ装置。
8. 前記検出ユニットは、前記インピーダンス素子の使用を停止し、又は使用を開始するように前記調整スイッチを制御し、前記第２経路の等価インピーダンスは、前記インピーダンス素子が使用されていない場合に、第１の値であり、前記第２経路の前記等価インピーダンスは、前記インピーダンス素子が使用されている場合に、前記第１の値よりも低い第２の値である、請求項１記載のスイッチ装置。
9. 前記検出ユニットはさらに、ベース電圧を受信するように構成されている第２入力端子を含み、
   前記検出ユニットは、前記ノード信号と前記ベース電圧とに応じて第１制御信号及び第２制御信号を生成し、前記第１制御信号は、前記検出ユニットの前記第１出力端子を介して出力され、前記第１スイッチユニットを制御し、前記第２制御信号は、前記検出ユニットの前記第２出力端子を介して出力され、前記調整スイッチを制御する、請求項１記載のスイッチ装置。
10. 前記検出ユニットはさらに、
    前記検出ユニットの前記第１入力端子に結合され、前記ノード信号に正に相関する検出電圧を受信するように構成された第１端子と、前記検出ユニットの前記第２入力端子に結合され前記ベース電圧を受信するように構成された第２端子と、比較信号を出力するように構成された出力端子とを有する、コンパレータを含み、
    前記比較信号は、前記検出電圧が前記ベース電圧よりも高い場合に、高レベルである、請求項９記載のスイッチ装置。
11. 前記検出ユニットはさらに、
    前記整流信号に対してローパスフィルタリングを行って前記検出電圧を生成するように構成されたローパスフィルタであり、前記整流器の前記第２端子に結合され前記整流信号を受信するように構成された第１端子と、前記検出電圧を出力するように構成された第２端子とを有する、ローパスフィルタを含む、請求項１０記載のスイッチ装置。
12. 前記検出ユニットはさらに、
    前記比較信号に応じて前記第１制御信号と前記第２制御信号とを生成するように構成されている論理素子であり、前記コンパレータの前記出力端子に結合され前記比較信号を受信するように構成された入力端子と、前記検出ユニットの前記第１出力端子に結合され前記第１制御信号を出力するように構成された第１出力端子と、前記検出ユニットの前記第２出力端子に結合され前記第２制御信号を出力するように構成された第２出力端子とを有する、論理素子を含む、請求項１１記載のスイッチ装置。
13. 前記検出ユニットはさらに、
    前記比較信号が前記高レベルである場合に、所定の時間間隔の間に前記比較信号を前記高レベルでホールドすることによってホールド信号を生成するように構成されているホールドユニットであり、前記コンパレータの前記出力端子に結合され前記比較信号を受信するように構成された入力端子と、前記ホールド信号を出力するように構成された出力端子とを有するホールドユニットと、
    前記ホールド信号に応じて前記第１制御信号と前記第２制御信号とを生成するように構成されている論理素子であり、前記ホールドユニットの前記出力端子に結合され前記ホールド信号を受信するように構成された入力端子と、前記検出ユニットの前記第１出力端子に結合され前記第１制御信号を出力するように構成された第１出力端子と、前記検出ユニットの前記第２出力端子に結合され前記第２制御信号を出力するように構成された第２出力端子とを有する、論理素子とを含む、請求項１１記載のスイッチ装置。
14. さらに、前記第１信号送受信端子に結合された第１端子と、第３制御信号を受信するように構成された制御端子と、前記第２信号送受信端子に結合された第２端子とを含む第２スイッチユニットを備えている、請求項１記載のスイッチ装置。
15. 前記第１信号送受信端子と前記第２信号送受信端子とに対応するインピーダンスが互いに整合する場合に、前記第３制御信号はイネーブルレベルにあり、これにより、前記第２スイッチユニットをオンにして、前記第１信号送受信端子と前記第２信号送受信端子との間で外部信号を送受信し、
    前記外部信号を送受信する動作中に、前記第１信号送受信端子と前記第２信号送受信端子とに対応する前記インピーダンスが互いに不整合になった場合に、前記第３制御信号は、前記第２スイッチユニットをオンにし続ける前記イネーブルレベルに維持される、請求項１４記載のスイッチ装置。
16. 前記第１信号送受信端子と前記第２信号送受信端子との間の前記外部信号の送受信動作が停止された場合に、前記第２スイッチユニットをオフにするように、前記第３制御信号はディセーブルレベルにある、請求項１５記載のスイッチ装置。
17. 前記インピーダンス素子は、５Ω及び２００Ωの間のインピーダンスを有する、請求項１記載のスイッチ装置。