JP7650745B2 - Apparatus, method, and program for verifying mountability of electronic components, and recording medium - Google Patents
Apparatus, method, and program for verifying mountability of electronic components, and recording medium Download PDFInfo
- Publication number
- JP7650745B2 JP7650745B2 JP2021118537A JP2021118537A JP7650745B2 JP 7650745 B2 JP7650745 B2 JP 7650745B2 JP 2021118537 A JP2021118537 A JP 2021118537A JP 2021118537 A JP2021118537 A JP 2021118537A JP 7650745 B2 JP7650745 B2 JP 7650745B2
- Authority
- JP
- Japan
- Prior art keywords
- electronic component
- solder paste
- dimensional
- bottom electrode
- information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 18
- 229910000679 solder Inorganic materials 0.000 claims description 265
- 239000000758 substrate Substances 0.000 claims description 34
- 239000002184 metal Substances 0.000 claims description 22
- 229910052751 metal Inorganic materials 0.000 claims description 22
- 230000009466 transformation Effects 0.000 claims description 18
- 238000012790 confirmation Methods 0.000 claims description 14
- 238000012795 verification Methods 0.000 description 14
- 230000008569 process Effects 0.000 description 11
- 239000004065 semiconductor Substances 0.000 description 9
- 238000011960 computer-aided design Methods 0.000 description 7
- 230000008859 change Effects 0.000 description 4
- 238000012942 design verification Methods 0.000 description 4
- 230000004907 flux Effects 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 239000000843 powder Substances 0.000 description 3
- 230000002159 abnormal effect Effects 0.000 description 2
- 238000012937 correction Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000017525 heat dissipation Effects 0.000 description 2
- 239000000155 melt Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000011889 copper foil Substances 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 230000001131 transforming effect Effects 0.000 description 1
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Description
本開示は、表面実装型の電子部品をプリント基板(以下、基板という)に実際に実装する前に、電子部品が正しく基板に実装できるか否かを予測、判定するための電子部品の実装性確認装置、実装性確認方法、実装性確認プログラム、及び記録媒体に関する。 The present disclosure relates to an electronic component mountability confirmation device, a mountability confirmation method, a mountability confirmation program, and a recording medium for predicting and determining whether a surface-mount electronic component can be correctly mounted on a printed circuit board (hereinafter referred to as a board) before the electronic component is actually mounted on the board.
一般にCAD(computer-aided design)システムは、表面実装型の電子部品を本体と電極と定義し、電子部品の形状を決定する寸法情報からなる電子部品の三次元データを有するもの、電子部品が実装される基板に対しては三次元データはなく、二次元データを有する。 Generally, CAD (computer-aided design) systems define surface-mount electronic components as a body and electrodes, and have three-dimensional data for the electronic components consisting of dimensional information that determines the shape of the electronic components, but do not have three-dimensional data for the board on which the electronic components are mounted, and only have two-dimensional data.
特許文献1に、電子部品の電極とパッドを接合するはんだの形状に関するデータが二次元データに保持されていないため、電子部品の電極の底面とパッドの上面を抽出し、底面と上面との輪郭線間を結ぶ面を側面として生成し、該側面と底面と上面とで構成するはんだの接合モデルを生成する接合モデル生成装置が示されている。 Patent Document 1 shows a joint model generation device that extracts the bottom surface of the electrode of an electronic component and the top surface of the pad, generates a surface connecting the contour lines of the bottom surface and top surface as a side surface, and generates a solder joint model consisting of the side surface, bottom surface, and top surface, because data regarding the shape of the solder that joins the electrodes and pads of an electronic component is not stored in two-dimensional data.
近年、基板に実装される表面実装型の電子部品は小型化が進んでおり、電子部品の電極と基板の表面に形成された電極用パッドを接続するはんだペーストの影響が、電子部品を基板に実装する際に無視できなくなっている。
特許文献1に示されたように、単に、はんだの接合モデルを生成しても電子部品を基板に正しく実装できるかを検証できない。
In recent years, surface-mount electronic components mounted on substrates have become increasingly smaller, and the influence of the solder paste that connects the electrodes of the electronic components to the electrode pads formed on the surface of the substrate can no longer be ignored when mounting electronic components on a substrate.
As disclosed in Patent Document 1, simply generating a solder joint model does not allow verification of whether an electronic component can be correctly mounted on a board.
本開示は、上記した点に鑑みてなされたものであり、表面実装型の電子部品を基板に実際に実装する前に、電子部品が正しく基板に実装できるか否かを予測、判定できる電子部品の実装性確認装置を得ることを目的とする。 The present disclosure has been made in consideration of the above points, and aims to provide an electronic component mountability confirmation device that can predict and determine whether a surface-mount electronic component can be correctly mounted on a board before the electronic component is actually mounted on the board.
本開示に係る電子部品の実装性確認装置は、表面実装型の電子部品が実装される基板上に配置され、はんだペーストを印刷するために用いられる二次元のメタルマスクの開口形状から得られた電極用パッドの平面形状とはんだペーストの厚み情報から電子部品の電極と基板における電極用パッドを接続するはんだペーストの三次元はんだペーストモデルを示す三次元情報を生成するモデル生成部と、三次元はんだペーストモデルを示す三次元情報からはんだペーストの体積を一定にしてはんだペーストの三次元形状を変化させた変形はんだペーストモデルを示す変形三次元情報として変更するモデル変形部と、電子部品の電極とモデル変形部により生成された変形三次元情報によるはんだペーストとの関係が指定範囲を満足しているか否かを判定し、指定範囲を満足していないとエラーとする演算部とを備える。 The electronic component mountability confirmation device according to the present disclosure is disposed on a substrate on which a surface-mount electronic component is mounted, and includes a model generation unit that generates three-dimensional information representing a three-dimensional solder paste model of the solder paste connecting the electrodes of the electronic component and the electrode pads on the substrate from the planar shape of the electrode pads and solder paste thickness information obtained from the opening shape of a two-dimensional metal mask used to print the solder paste, a model transformation unit that converts the three-dimensional information representing the three-dimensional solder paste model into deformed three-dimensional information representing a deformed solder paste model in which the volume of the solder paste is kept constant and the three-dimensional shape of the solder paste is changed, and a calculation unit that determines whether the relationship between the electrodes of the electronic component and the solder paste based on the deformed three-dimensional information generated by the model transformation unit satisfies a specified range, and issues an error if the specified range is not satisfied.
本開示によれば、電子部品の電極とモデル変形部により生成された変形三次元情報によるはんだペーストとの関係が指定範囲を満足しているか否かを判定するので、電子部品が基板に正しく実装されるかを判定できる。 According to the present disclosure, it is possible to determine whether the relationship between the electrodes of an electronic component and the solder paste based on the three-dimensional deformation information generated by the model deformation unit satisfies a specified range, thereby making it possible to determine whether the electronic component is correctly mounted on the board.
実施の形態1.
実施の形態1に係る電子部品の実装性確認装置を図1から図9に基づいて説明する。
実施の形態1に係る電子部品の実装性確認装置は、電子部品をプリント基板に実装するための設計をCADを用いて行うシステムに用いられる実装性確認装置である。
まず、最初に実施の形態1に係る電子部品の実装性確認装置を説明するのに使用する用語について説明する。
Embodiment 1.
First Embodiment An electronic component mountability checking apparatus according to a first embodiment will be described with reference to FIGS.
The electronic component mountability checking device according to the first embodiment is a mountability checking device used in a system that uses CAD to perform a design for mounting electronic components on a printed circuit board.
First, the terms used to describe the electronic component mountability checking device according to the first embodiment will be described.
電子部品は、SOP(Small Outline Package)、QFP(Quad Flat Package)、SOJ(Small Outline J-leaded)、PLCC(Plastic leaded chip carrier)、BGA(Ball Grid Array)タイプの半導体素子などの表面実装型の半導体素子、抵抗、コンデンサ、コイル、及びダイオードなどの2端子電極のチップ部品、コネクタ、スペーサー、及び放熱フィンなどを対象とした表面実装型の電子部品である。 The electronic components are surface-mount electronic components such as surface-mount semiconductor elements such as SOP (Small Outline Package), QFP (Quad Flat Package), SOJ (Small Outline J-leaded), PLCC (Plastic leaded chip carrier), and BGA (Ball Grid Array) type semiconductor elements, two-terminal electrode chip components such as resistors, capacitors, coils, and diodes, connectors, spacers, and heat dissipation fins.
表面実装型の電子部品の内、底面電極を有しない電子部品、例えば、2端子電極のチップ部品に代表される表面実装型の電子部品を、以下、第1の電子部品という。
第1の電子部品の端子電極(以下、単に電極という場合がある)が基板の表面に形成された電極用パッドにはんだペーストにより接続される。
Among surface mount electronic components, electronic components that do not have bottom electrodes, for example, surface mount electronic components typified by chip components with two terminal electrodes, are hereinafter referred to as first electronic components.
Terminal electrodes (hereinafter sometimes simply referred to as electrodes) of the first electronic component are connected by solder paste to electrode pads formed on the surface of the substrate.
表面実装型の電子部品の内、底面電極を有する電子部品、例えば、QFPなどの表面実装型の半導体素子に代表される表面実装型の電子部品を、以下、第2の電子部品という。
第2の電子部品の端子電極(以下、単に電極という場合がある)がプリント基板における基板の表面に形成された電極用パッドにはんだペーストにより接続される。
Among surface mount electronic components, electronic components having bottom electrodes, for example, surface mount electronic components typified by surface mount semiconductor elements such as QFP, are hereinafter referred to as second electronic components.
Terminal electrodes (hereinafter sometimes simply referred to as electrodes) of the second electronic component are connected by solder paste to electrode pads formed on the surface of the printed circuit board.
第2の電子部品の底面電極は、第2の電子部品の本体の裏面に本体と一体化された金属で形成された接地又は放熱用の電極であり、基板の表面に形成された底面電極用パッドにはんだペーストにより接続される。
第2の電子部品の底面電極も電子部品の電極である。
以下、単に、電子部品という場合は、第1の電子部品及び第2の電子部品の両者を含む。
The bottom electrode of the second electronic component is a grounding or heat dissipation electrode formed of a metal integrated with the body on the back surface of the body of the second electronic component, and is connected by solder paste to a bottom electrode pad formed on the surface of the substrate.
The bottom electrode of the second electronic component is also an electrode of the electronic component.
Hereinafter, when the term "electronic component" is used simply, it includes both the first electronic component and the second electronic component.
はんだペーストは、基板の表面上に形成されたメタルマスクを用いて電極用パッド及び底面電極用パッド上に印刷され、印刷後、リフローされることにより溶融し、電子部品の電極と対向する電極用パッド、及び第2の電子部品の底面電極と対向する底面電極用パッドを接続、固着する。 The solder paste is printed onto the electrode pads and bottom electrode pads using a metal mask formed on the surface of the substrate, and after printing, it is melted by reflow, connecting and bonding the electrode pads facing the electrodes of the electronic component and the bottom electrode pads facing the bottom electrodes of the second electronic component.
はんだペーストは、はんだ粉末とフラックスが所定の割合で混じり合って構成され、リフローされることにより溶融し、フラックスが蒸発する。その結果、はんだペーストの体積は減り、はんだペーストが塗布された時の厚さに対してリフロー後の厚さは小さくなる。すなわち、電極用パッドの表面からリフロー後のはんだペーストにおける表面までの高さが、電極用パッドの表面から塗布された時のはんだペーストにおける表面までの高さより低くなる。 Solder paste is composed of a mixture of solder powder and flux in a specified ratio, and when reflowed, it melts and the flux evaporates. As a result, the volume of the solder paste decreases, and the thickness after reflow is smaller than the thickness of the solder paste when it is applied. In other words, the height from the surface of the electrode pad to the surface of the solder paste after reflow is lower than the height from the surface of the electrode pad to the surface of the solder paste when it is applied.
また、はんだペーストの溶融する時間(タイミング)及びリフロー時に溶融するはんだペーストの濡れ広がり方(接触する面積)が、塗布された電極用パッド及び底面電極用パッドに対して異なる場合があり、先に溶融したはんだペーストが塗布された電極用パッド、又は接触する面積が広い電極用パッドの方に電子部品が引き寄せられる場合がある。 In addition, the time (timing) for the solder paste to melt and the way the molten solder paste spreads during reflow (contact area) may differ for the applied electrode pad and the bottom electrode pad, and electronic components may be attracted to the electrode pad to which the molten solder paste was applied first, or to the electrode pad with a larger contact area.
シンボルプリントは、電子部品の直下における基板の表面上に形成されたソルダーレジストの表面に、一般に知られているプリント方法によりプリントされた電子部品の外形又は位置を示す。 The symbol print indicates the outline or position of the electronic component printed by a commonly known printing method on the surface of the solder resist formed on the surface of the board directly below the electronic component.
具体的には、シンボルプリントは、基板の表面にプリントされた、文字列又は任意の記号及び図柄、もしくは、電子部品の回路記号、形状、実装方向などの一部又は全部を表す表示である。
シンボルプリントは、基板の表面上に形成されたソルダーレジストの表面から厚みを有する。
Specifically, a symbol print is a character string or any symbol or design printed on the surface of a board, or a display that represents part or all of the circuit symbol, shape, mounting direction, etc. of an electronic component.
The symbol print has a thickness from the surface of the solder resist formed on the surface of the board.
基板データは、基板の表面上に形成される、回路パターンを形成する配線層(銅箔)、電子部品の電極に接続される電極用パッド及び底面電極用パッド、回路パターンを保護する絶縁膜からなるソルダーレジストを示す三次元のデータと、シンボルプリント及びメタルマスクの平面形状を示す二次元のデータである。 The board data is three-dimensional data showing the wiring layer (copper foil) that forms the circuit pattern formed on the surface of the board, the electrode pads and bottom electrode pads that are connected to the electrodes of the electronic components, and the solder resist consisting of an insulating film that protects the circuit pattern, as well as two-dimensional data showing the planar shape of the symbol print and metal mask.
シンボルプリント及びメタルマスクに関する基板データは平面形状を示す二次元のデータであるため、シンボルプリント及びメタルマスクの厚み情報を持たない。
メタルマスクは、はんだペーストを配線層、電極用パッド及び底面電極用パッドの表面に印刷、塗布するために用いられる。
従って、はんだペーストの塗布された厚み及びシンボルプリントのプリントされた厚みは、基板データに直接及び間接的に含まれていない。
The board data regarding the symbol print and metal mask is two-dimensional data indicating a planar shape, and does not include thickness information of the symbol print and metal mask.
The metal mask is used to print and apply the solder paste onto the surfaces of the wiring layer, the electrode pads and the bottom electrode pads.
Therefore, the applied thickness of the solder paste and the printed thickness of the symbol print are not directly or indirectly included in the board data.
三次元電子部品データは、電子部品の形状を決定するデータであり、電子部品を本体と電極とに定義し、本体と電極の三次元の寸法情報である。 Three-dimensional electronic component data is data that determines the shape of an electronic component, defines the electronic component as a body and electrodes, and is three-dimensional dimensional information for the body and electrodes.
実施の形態1に係る電子部品の実装性確認装置1は、図1に示すように、形状算出装置10と設計検証装置20とを備える。
形状算出装置10は、入力部11と、電子部品選択部12と、モデル生成部13と、モデル変形部14とを有する。
設計検証装置20は、演算部21と検証結果出力ファイル22とを有する。
The electronic component mountability checking apparatus 1 according to the first embodiment includes a shape calculation apparatus 10 and a
The shape calculation device 10 includes an
The
入力部11は、基板データ2と三次元電子部品データ3が入力されるとともに、外部入力装置(UI:User Interface)からはんだペーストの厚さ情報及びシンボルプリントの厚さ情報が入力される。
入力部11は、入力された情報を一時記憶するキャッシュメモリとしての役割も持つ。
The
The
基板データ2及び三次元電子部品データ3は記憶媒体に格納されており、プリント基板の型名、電子部品の型名などと紐づけされて入力部11に取り込まれる。
はんだペーストの厚さ情報及びシンボルプリントの厚さ情報は、利用者が外部入力装置4により設定する情報であり、外部入力装置4のキーボードから直接入力する、もしくは、外部入力装置4の記憶媒体に格納されている情報から読み出される。
The
The solder paste thickness information and the symbol print thickness information are information that the user sets using the external input device 4, and are either entered directly from the keyboard of the external input device 4 or read from information stored in the storage medium of the external input device 4.
電子部品選択部12は、入力部11に入力された基板データ2と三次元電子部品データ3を基に、プリント基板の表面上に実装される複数の電子部品から、検証する電子部品を選択する。電子部品の選択は、紐づけされた型名などによって特定される。
電子部品選択部12によって選択された電子部品は、モデル生成部13以降によって、電子部品の電極と電極用パッドとのはんだペーストによる接続状態が検証される。
プリント基板の表面上に実装される複数の電子部品すべてにおいて、順次、モデル生成部13以降によって検証される。
The electronic
For the electronic components selected by the electronic
All of the electronic components mounted on the surface of the printed circuit board are verified in sequence by the
モデル生成部13は、電子部品選択部12によって選択された電子部品について、電子部品の電極が接続される電極用パッドの平面形状とはんだペーストの厚み情報から電子部品の電極と電極用パッドを接続するはんだペーストの三次元はんだペーストモデルを示す第1の三次元情報を生成する。
なお、電子部品の電極は、煩雑さを避けるため、入力部11に入力された三次元電子部品データ3における電極の三次元の寸法情報による電極を意味しており、単に、電子部品の電極と記載している。
The
In addition, to avoid complexity, the electrodes of the electronic components refer to the electrodes based on the three-dimensional dimensional information of the electrodes in the three-dimensional
電極用パッドの平面形状は、入力部11に入力された基板データ2におけるメタルマスクの開口形状を示す情報からモデル生成部13が得る。
すなわち、メタルマスクの開口から、はんだペーストの基板に対する投影面を抽出し、抽出した投影面を電極用パッドの平面形状とする。
従って、ここでいう電極用パッドの平面形状は、基板データ2における電極用パッドの平面形状より若干小さい。
The planar shape of the electrode pads is obtained by the
That is, a projection surface of the solder paste onto the substrate is extracted from the opening of the metal mask, and the extracted projection surface is made into the planar shape of the electrode pad.
Therefore, the planar shape of the electrode pad here is slightly smaller than the planar shape of the electrode pad in
はんだペーストの厚み情報は、外部入力装置4によって設定され、入力部11に入力されたはんだペーストの厚み情報である。
三次元はんだペーストモデルは、はんだペーストが電極用パッドに塗布された時の三次元モデルである。
The solder paste thickness information is set by the external input device 4 and input to the
The three-dimensional solder paste model is a three-dimensional model of the solder paste when applied to the electrode pads.
モデル生成部13は、電子部品選択部12によって選択された電子部品に対して基板の表面上に印刷されるシンボルプリントの平面形状とシンボルプリントの厚み情報からシンボルプリントの三次元シンボルプリントモデルを示す第2の三次元情報を生成する。
The
シンボルプリントの平面形状は、入力部11に入力された基板データ2におけるシンボルプリントの平面形状を示す情報からモデル生成部13が得る。
シンボルプリントの厚み情報は、外部入力装置4によって設定され、入力部11に入力されたシンボルプリントの厚み情報である。
The planar shape of the symbol print is obtained by the
The thickness information of the symbol print is set by the external input device 4 and input to the
モデル変形部14は、モデル生成部13が生成した三次元はんだペーストモデルを示す第1の三次元情報からはんだペーストの体積を一定にしてはんだペーストの三次元形状を変化させた変形三次元はんだペーストモデルを示す変形三次元情報として変更する。
三次元はんだペーストモデルと変形三次元はんだペーストモデルとの関係は、体積が一定であり、高さがはんだペーストのリフローによる体積の減少による低下率を勘案して決定される。
The
The relationship between the three-dimensional solder paste model and the deformed three-dimensional solder paste model is such that the volume is constant and the height is determined taking into consideration the rate of decrease due to the decrease in volume caused by reflow of the solder paste.
なお、三次元はんだペーストモデルにおけるはんだペーストの体積は、メタルマスクの開口形状を示す情報から得られた電極用パッドの平面形状の面積の値とはんだペーストの厚み情報から得られた厚みの値を乗算した値である。 The volume of the solder paste in the three-dimensional solder paste model is the product of the area of the planar shape of the electrode pad obtained from the information indicating the opening shape of the metal mask and the thickness value obtained from the thickness information of the solder paste.
例えば、はんだペーストにおけるはんだ粉末とフラックスの混合比が1:0.25であると、三次元はんだペーストモデルと変形三次元はんだペーストモデルは体積一定にして、変形三次元はんだペーストモデルの高さが三次元はんだペーストモデルの高さの0.8倍になる。
また、はんだペーストにおけるはんだ粉末とフラックスの混合比が1:1であると、三次元はんだペーストモデルと変形三次元はんだペーストモデルは体積一定にして、変形三次元はんだペーストモデルの高さが三次元はんだペーストモデルの高さの0.5倍になる。
For example, when the mixing ratio of solder powder to flux in the solder paste is 1:0.25, the volumes of the three-dimensional solder paste model and the deformed three-dimensional solder paste model are kept constant, and the height of the deformed three-dimensional solder paste model is 0.8 times the height of the three-dimensional solder paste model.
Furthermore, when the mixing ratio of solder powder to flux in the solder paste is 1:1, the volumes of the three-dimensional solder paste model and the deformed three-dimensional solder paste model are kept constant, and the height of the deformed three-dimensional solder paste model is 0.5 times the height of the three-dimensional solder paste model.
モデル変形部14は、電子部品選択部12によって選択された電子部品の電極が、モデル生成部13により生成された第2の三次元情報による三次元シンボルプリントモデルと干渉、例えば接触するか否かを判定し、干渉すると干渉しない位置に電子部品の位置を移動させる補正を行う。
The
設計検証装置20における演算部21は、電子部品の電極とモデル変形部14により生成された変形三次元情報によるはんだペーストとの関係が指定範囲を満足するか否か、要するに指定範囲の内であるか外であるかを判定し、指定範囲を満足していないと、電子部品の電極と電極用パッドとのはんだペーストによる接続状態が良好でないとしてエラーとする。
The
演算部21は、電子部品が底面電極を有しているか否か、つまり、電子部品選択部12によって選択された電子部品が第1の電子部品(底面電極無)か第2の電子部品(底面電極有)かを判定する。
The
演算部21は、第1の電子部品と判定すると、第1の電子部品の電極とモデル変形部14により生成された変形三次元情報によるはんだペーストとの関係を、電極用パッドの平面形状の面積に対する変形三次元情報によるはんだペーストが第1の電子部品の電極に接触する接触面積の面積比とし、当該面積比と第1の指定範囲とを比較する。
When the
すなわち、第1の電子部品の電極が変形三次元情報によるはんだペーストにより基板上に形成された電極用パッドに接続される時の、第1の三次元情報によるはんだペーストの電極用パッドへの塗布面の面積、いわゆる塗布されたはんだペーストの平面積に対するはんだペーストが第1の電子部品の電極に接触する接触面積の面積比が第1の指定範囲の内であるか外であるかを判定する。 In other words, when the electrode of the first electronic component is connected to the electrode pad formed on the substrate by the solder paste based on the deformed three-dimensional information, the area of the surface onto which the solder paste is applied to the electrode pad based on the first three-dimensional information, i.e., the area ratio of the contact area where the solder paste comes into contact with the electrode of the first electronic component to the planar area of the applied solder paste, is determined to be within or outside the first specified range.
はんだペーストが第1の電子部品の電極に接触する接触面積は、演算部21が、変形三次元情報によるはんだペーストの高さ、第1の三次元情報によるはんだペーストの平面形状、三次元電子部品データ3における選択された第1の電子部品の外形形状、及び基板データ2におけるシンボルプリントの平面形状、並びに外部入力装置4により設定されたシンボルプリントの高さにより、第1の電子部品の電極がはんだペーストに接触する接触角を求め、求めた接触角により算出する。
The contact area where the solder paste comes into contact with the electrodes of the first electronic component is calculated by the
面積比が第1の指定範囲の外であると、面積比が第1の指定範囲を満足していないとして第1の電子部品が基板の表面に対してはんだペーストにより傾いて接続されるとしてエラーとする。
第1の電子部品が基板の表面に対して傾く理由は、次のような理由である。
以下、第1の電子部品が2端子電極のチップ部品であるとして説明する。
If the area ratio is outside the first specified range, it is determined that the area ratio does not satisfy the first specified range, and it is determined that the first electronic component is connected at an angle to the surface of the board by the solder paste, resulting in an error.
The reason why the first electronic component is inclined with respect to the surface of the substrate is as follows.
In the following description, the first electronic component is a chip component with two terminal electrodes.
すなわち、電子部品の小型化が進んだことにより、シンボルプリントの厚さを考慮する必要があり、リフロー後のはんだペーストの基板表面からの高さが、シンボルプリントの基板表面からの高さより低くなり、シンボルプリントが第1の電子部品に干渉して第1の電子部品の基板への実装に影響を及ぼし、第1の電子部品における両方の電極において、はんだペーストの溶融する時間(タイミング)又は溶融するはんだペーストの濡れ広がり方の違いにより、一方の電極側に電子部品が引き寄せられ、シンボルプリントの高さの影響もあって、第1の電子部品が一方の電極側に傾くことになる。 In other words, as electronic components become smaller, it becomes necessary to take into consideration the thickness of the symbol print, and the height of the solder paste from the board surface after reflow becomes lower than the height of the symbol print from the board surface, causing the symbol print to interfere with the first electronic component and affect the mounting of the first electronic component on the board, and due to differences in the time (timing) at which the solder paste melts or the way the molten solder paste spreads on both electrodes of the first electronic component, the electronic component is attracted to one of the electrodes, and due to the influence of the height of the symbol print, the first electronic component is tilted to one of the electrodes.
その結果、第1の電子部品の他方の電極が電極用パッドに対して浮いた状態になり、第1の電子部品の他方の電極が電極用パッドに正しくはんだ付けされない、最悪、全くはんだ付けされなくなる。 As a result, the other electrode of the first electronic component is left floating relative to the electrode pad, and the other electrode of the first electronic component is not soldered properly to the electrode pad, or in the worst case, is not soldered at all.
演算部21は、リフロー後のはんだペーストの基板の表面からの高さが、シンボルプリントの基板の表面からの高さより低いと、第1の電子部品が一方の電極側に引き寄せられ、両電極がはんだペーストに対し非対称に接触することを想定して、第1の電子部品の電極がはんだペーストに接触する接触面積を求め、第1の電子部品の電極と電極用パッドとはんだペーストとの関係を演算する。
この時の状態の一例を図3に示す。
The
An example of this state is shown in FIG.
また、リフロー後のはんだペーストの基板の表面からの高さが、シンボルプリントの基板の表面からの高さより高くなるようにはんだペーストの塗布量が設定されると、演算部21が、第1の電子部品の電極と電極用パッドとはんだペーストとの関係を演算すると、接触面積の面積比が第1の指定範囲の内に入る結果が得られ、第1の電子部品が基板の表面に対してはんだペーストにより良好に接続される状態であるとする。この状態の一例を図2に示す。
Furthermore, when the amount of solder paste applied is set so that the height of the solder paste from the surface of the board after reflow is higher than the height of the symbol print from the surface of the board, the
図2及び図3において、Subが内部に多層の配線層が形成された基板、D1が第1の電子部品、e1及びe2が第1の電子部品D1の端子電極、EP1及びEP2が第1の電子部品D1の端子電極e1、e2が接続される電極用パッド、H1及びH2が電極用パッドEP1、EP2に塗布され、リフロー後のはんだペースト、Sはプリントされたシンボルプリント、Rはソルダーレジストである。 In Figures 2 and 3, Sub is a substrate with multiple wiring layers formed therein, D1 is a first electronic component, e1 and e2 are terminal electrodes of the first electronic component D1, EP1 and EP2 are electrode pads to which the terminal electrodes e1 and e2 of the first electronic component D1 are connected, H1 and H2 are solder paste applied to the electrode pads EP1 and EP2 after reflow, S is a printed symbol print, and R is a solder resist.
なお、第1の電子部品として底面電極がない表面実装型の半導体素子においても、2端子電極のチップ部品と同様に、電極用パッドの平面形状の面積に対するはんだペーストが半導体素子の端子電極(リード)に接触する接触面積の比が第1の指定範囲の内であるか外であるかを判定することにより、半導体素子が基板の表面に対してはんだペーストにより傾いて接続される状態か、良好に接続される状態かを知ることができる。 In addition, even in the case of a surface-mount type semiconductor element that does not have a bottom electrode as the first electronic component, similarly to a chip component with two terminal electrodes, by determining whether the ratio of the contact area where the solder paste comes into contact with the terminal electrode (lead) of the semiconductor element to the area of the planar shape of the electrode pad is within or outside the first specified range, it is possible to know whether the semiconductor element is connected at an angle to the surface of the board by the solder paste or is connected well.
第1の電子部品の電極すべてに対して、はんだペーストの接触面積の面積比が、計算上、第1の指定範囲の内であっても、特に、表面実装型の半導体素子のように多くの端子電極を有しているものにおいては、実際に実装した時に、はんだペーストと接触しない電極も生じるので、演算部21が、第1の半導体素子の電極すべてについて変形三次元情報によるはんだペーストとの接触状態を確認する。
Even if the area ratio of the contact area of the solder paste to all the electrodes of the first electronic component is calculated to be within the first specified range, some electrodes will not come into contact with the solder paste when actually mounted, particularly in surface-mount semiconductor elements that have many terminal electrodes. Therefore, the
演算部21は、第2の電子部品(底面電極有)と判定すると、第2の電子部品の電極(リード)とモデル変形部14により生成された変形三次元情報によるはんだペーストとの関係に関する判定に加えて、第2の電子部品の底面電極の表面から底面電極が対向する底面電極用パッドの表面までの距離(以下、底面電極距離という)に対する変形三次元情報によるはんだペーストの厚さについても判定する。
When the
演算部21は、はんだペーストの厚さが底面電極距離より短いと、底面電極距離に対するはんだペーストの厚さが第2の指定範囲を満足しておらず、第2の電子部品の底面電極が変形三次元情報によるはんだペーストに接触しないとしてエラーとする。
If the thickness of the solder paste is shorter than the bottom electrode distance, the
また、計算上、はんだペーストの厚さが底面電極距離より長い場合であっても、実際に実装した時に、底面電極が底面電極用パットにはんだペーストにより正しくはんだ付けされずに接合強度不足が生じる場合があり、演算部21は次の演算も行う。
In addition, even if the thickness of the solder paste is calculated to be longer than the bottom electrode distance, when actually mounted, the bottom electrode may not be properly soldered to the bottom electrode pad with the solder paste, resulting in insufficient joint strength, and the
すなわち、演算部21は、第2の電子部品の底面電極の表面から底面電極が対向する底面電極用パッドの表面までの距離(底面電極距離)と底面電極の平面積とを乗算した値である最小空間体積と、変形三次元情報によるはんだペーストの厚さと第1の三次元情報によるはんだペーストの平面形状と乗算した値であるリフロー後のはんだペーストの体積とを算出し、最小空間体積に対するリフロー後のはんだペーストの体積の体積比が第3の指定範囲を満足するか否か、要するに第3の指定範囲の内であるか外であるかを判定することにより、はんだペーストが底面電極の表面と底面電極用パッドとの間に過不足なく塗布されるかを判定する。
That is, the
リフロー後のはんだペーストの体積及び最小空間体積は、演算部21が、第1の三次元情報によるはんだペーストの平面形状、変形三次元情報によるはんだペーストの高さ、三次元電子部品データ3における選択された第2の電子部品の外形形状、及び基板データ2におけるメタルマスクの平面形状により算出する。
The volume of the solder paste after reflow and the minimum space volume are calculated by the
第2の電子部品の底面電極の平面積に対して、底面電極に対向する底面電極用パッドに塗布するはんだペーストの塗布量が少ないと、第2の電子部品の端子電極の電極用パッドへのはんだ付けが正しく行われていても、第2の電子部品の底面電極を底面電極用パッドにはんだペーストにより正しくはんだ付けされずに接合強度不足が生じ、最悪、底面電極と底面電極用パッドが全くはんだ付けされず、第2の電子部品の基板への実装不具合が起こる。 If the amount of solder paste applied to the bottom electrode pad facing the bottom electrode of the second electronic component is small relative to the plane area of the bottom electrode, even if the terminal electrode of the second electronic component is soldered correctly to the electrode pad, the bottom electrode of the second electronic component will not be soldered correctly to the bottom electrode pad with the solder paste, resulting in insufficient joint strength, and in the worst case, the bottom electrode and bottom electrode pad will not be soldered at all, causing problems with mounting the second electronic component to the board.
第2の電子部品として底面電極がある表面実装型の半導体素子を用いたものにおいて、第2の電子部品の底面電極が底面電極用パッドにはんだペーストにより正しくはんだ付けされた状態の一例を図4に、変形三次元情報によるはんだペーストの厚さが底面電極の表面と底面電極用パッドの表面との距離より短く、底面電極がはんだペーストに接触せず、はんだペーストにより底面電極用パッドに電気的に接続されない状態の一例を図5に示す。 In a surface-mount semiconductor element having a bottom electrode as the second electronic component, FIG. 4 shows an example of a state in which the bottom electrode of the second electronic component is correctly soldered to the bottom electrode pad with solder paste, and FIG. 5 shows an example of a state in which the thickness of the solder paste based on the deformed three-dimensional information is shorter than the distance between the surface of the bottom electrode and the surface of the bottom electrode pad, the bottom electrode does not come into contact with the solder paste, and is not electrically connected to the bottom electrode pad by the solder paste.
図4及び図5において、Subが内部に多層の配線層が形成された基板、D2が第2の電子部品、e1及びe2が第2の電子部品D2の端子電極、e3が第2の電子部品D2の底面電極、EP1及びEP2が第2の電子部品D2の端子電極e1、e2が接続される電極用パッド、EP3が第2の電子部品D2の底面電極e3が接続される底面電極用パッド、H1及びH2が電極用パッドEP1、EP2に塗布され、リフロー後のはんだペースト、H3が底面電極用パッドEP3に塗布され、リフロー後のはんだペースト、Sはプリントされたシンボルプリント、Rはソルダーレジストである。 In Figures 4 and 5, Sub is a substrate with multiple wiring layers formed therein, D2 is a second electronic component, e1 and e2 are terminal electrodes of the second electronic component D2, e3 is a bottom electrode of the second electronic component D2, EP1 and EP2 are electrode pads to which the terminal electrodes e1 and e2 of the second electronic component D2 are connected, EP3 is a bottom electrode pad to which the bottom electrode e3 of the second electronic component D2 is connected, H1 and H2 are solder paste applied to the electrode pads EP1 and EP2 after reflow, H3 is solder paste applied to the bottom electrode pad EP3 after reflow, S is a printed symbol print, and R is a solder resist.
検証結果出力ファイル22は、プリント基板の表面上に実装される複数の電子部品全てに対し、各電子部品についての演算部21からの判定結果、エラー情報を、外部入力装置4からのはんだペーストの厚み情報及びシンボルプリントの厚み情報とモデル変形部14により変形された条件とともに、電子部品の名称及び型名と紐づけして出力フアイルとして一時記憶するキャッシュメモリとしての役割を持ち、記憶した出力フアイルを表示装置5に出力する。
表示装置5は、CADシステムに用いられるディスプレイである。
The verification
The
検証結果出力ファイル22は、外部入力装置4からのはんだペーストの厚み情報を変更して実装性検証を行うと、変更履歴とともに、変更毎にはんだペーストの厚みに対する、各電子部品についての演算部21からの判定結果、エラー情報を、外部入力装置4からのはんだペーストの厚み情報及びシンボルプリントの厚み情報とモデル変形部14により変化させた条件とともに、電子部品の名称及び型名と紐づけして出力フアイルとして一時格納する。
When the solder paste thickness information from the external input device 4 is changed and mounting verification is performed, the verification
実施の形態1に係る電子部品の実装性確認装置1は、CADを用いて行うシステムに用いられ、図6に示すように、CADとして用いられるコンピュータのCPU(Central Processing Unit)、ROM(Read Only Memory)、RAM(Random Access Memory)、入力インタフェース部、及び出力インタフェース部により構成され、ROMに格納されたプログラムをRAMにロードし、CPUがRAMにロードされたプログラムに基づき各種処理を実行する。実装性確認装置1は汎用的なOS(Operating System)により駆動される。
CPUは、入力インタフェース部と、RAMと、ROMと、出力インタフェース部を制御、管理する。
CPUは、ROMに記憶してあるプログラムに従って実装性確認の処理を実行する。
The electronic component mountability checking device 1 according to the first embodiment is used in a system using CAD, and is configured with a CPU (Central Processing Unit), a ROM (Read Only Memory), a RAM (Random Access Memory), an input interface section, and an output interface section of a computer used as the CAD, as shown in Fig. 6, and loads a program stored in the ROM into the RAM, and the CPU executes various processes based on the program loaded into the RAM. The mountability checking device 1 is driven by a general-purpose OS (Operating System).
The CPU controls and manages the input interface unit, RAM, ROM, and output interface unit.
The CPU executes the process of verifying the mountability according to the program stored in the ROM.
入力部11は、CPUに制御、管理され、入力インタフェース部とRAMにより構成される。
電子部品選択部12は、CPUに制御、管理される機能である。
モデル生成部13、モデル変形部14、及び演算部21は、CPU、ROM、及びRAMにより構成される。
検証結果出力ファイル22は、CPUに制御、管理され、出力インタフェース部とRAMにより構成される。
The
The electronic
The
The verification
ROMに記憶された、CPUに実行させるプログラムは、表面実装型の電子部品が実装される基板上に配置され、はんだペーストを印刷するために用いられる二次元のメタルマスクの開口形状を示す情報から得られた電極用パッドの平面形状とはんだペーストの厚み情報から電子部品の電極と基板における電極用パッドを接続するはんだペーストの三次元はんだペーストモデルを示す第1の三次元情報を生成する手順と、基板の表面上に印刷される電子部品を表す表示である二次元のシンボルプリントを示す情報と当該シンボルプリントの厚み情報から三次元シンボルプリントモデルを示す第2の三次元情報を生成する手順と、第1の三次元情報からはんだペーストの体積を一定にしてはんだペーストの三次元形状を変化させた変形三次元シンボルプリントモデルを示す変形三次元情報を生成する手順と、電子部品が底面電極を有しているか否かを判定する手順と、電子部品が底面電極を有していない第1の電子部品であると判定すると、第1の電子部品の電極を変形三次元情報によるはんだペーストにより基板における電極用パッドに接続した時の、電極用パッドの平面形状の面積に対する変形三次元情報によるはんだペーストが第1の電子部品の電極に接触する接触面積の面積比が第1の指定範囲の内であるか外であるかを判定し、第1の指定範囲の外であると、第1の電子部品が基板の表面に対して変形三次元情報によるはんだペーストにより傾いて接続されるとしてエラーとする手順と、電子部品が底面電極を有している第2の電子部品であると判定すると、第2の電子部品の底面電極を変形三次元情報によるはんだペーストにより第2の電子部品の底面電極に対向する底面電極用パッドに接続する時の、第2の電子部品の底面電極の表面と当該底面電極が対向する電極用パッドの表面との距離に対する変形三次元情報によるはんだペーストの厚さとを比較し、変形三次元情報によるはんだペーストの厚さが第2の電子部品の底面電極の表面と当該底面電極が対向する底面電極用パッドの表面との距離より短いと、第2の電子部品の底面電極が変形三次元情報によるはんだペーストに接触しないとしてエラーとする手順とを備える。 The program stored in the ROM and executed by the CPU includes the steps of: generating first three-dimensional information indicating a three-dimensional solder paste model of the solder paste connecting the electrodes of the electronic component and the electrode pads on the substrate from the planar shape of the electrode pads and thickness information of the solder paste obtained from information indicating the opening shape of a two-dimensional metal mask used to print solder paste, which is placed on a substrate on which surface-mount electronic components are mounted; generating second three-dimensional information indicating a three-dimensional symbol print model from information indicating a two-dimensional symbol print, which is a display representing the electronic component to be printed on the surface of the substrate, and thickness information of the symbol print; generating deformed three-dimensional information indicating a deformed three-dimensional symbol print model in which the volume of the solder paste is kept constant and the three-dimensional shape of the solder paste is changed from the first three-dimensional information; determining whether the electronic component has a bottom electrode; and, if it is determined that the electronic component is a first electronic component that does not have a bottom electrode, forming an electrode of the first electronic component on the substrate with solder paste according to the deformed three-dimensional information. a step of judging whether the ratio of the area of the contact area of the solder paste based on the deformed three-dimensional information to the area of the planar shape of the electrode pad when connected to the electrode pad is within or outside a first specified range, and if it is outside the first specified range, deciding that the first electronic component is connected at an angle to the surface of the board by the solder paste based on the deformed three-dimensional information, and deciding that it is an error; and a step of deciding that the electronic component is a second electronic component having bottom electrodes, The method includes a procedure for comparing the thickness of the solder paste based on the deformed three-dimensional information with the distance between the surface of the bottom electrode of the second electronic component and the surface of the electrode pad that the bottom electrode faces when connecting the bottom electrode of the second electronic component to the bottom electrode pad that faces the bottom electrode by the test, and if the thickness of the solder paste based on the deformed three-dimensional information is shorter than the distance between the surface of the bottom electrode of the second electronic component and the surface of the bottom electrode pad that the bottom electrode faces, an error is generated because the bottom electrode of the second electronic component does not come into contact with the solder paste based on the deformed three-dimensional information.
次に、電子部品の実装性確認装置による実装性確認方法を、図7から図9に示したフローチャートに基づいて説明する。
図7に示すように、ステップST1において、入力部11が、基板データ2における、回路パターンを形成する配線層、電極用パッド及び底面電極用パッド、ソルダーレジストを示す三次元のデータと、シンボルプリント及びメタルマスクの平面形状を示す二次元のデータである情報を取得する。
Next, a method for checking mountability using the electronic component mountability checking device will be described with reference to the flow charts shown in FIGS.
As shown in FIG. 7, in step ST1, the
ステップST2において、入力部11が、三次元電子部品データ3における電子部品の外形情報、つまり、電子部品における本体と電極の三次元の寸法情報を取得する。
ステップST3において、入力部11が、外部入力装置4からはんだペーストの厚さ情報及びシンボルプリントの厚さ情報を取得する。
In step ST2, the
In step ST3, the
ステップST4は、電子部品選択部12が基板に実装される複数の表面実装型の電子部品から電子部品を選択し、選択した電子部品について、モデル生成部13が、電子部品の電極と当該電極に対向する電極用パッドを接続するはんだペーストの三次元はんだペーストモデルを示す第1の三次元情報を生成するステップである。
以降のステップにおいて、電子部品選択部12によって選択された表面実装型の電子部品を単に電子部品として説明する。
Step ST4 is a step in which the electronic
In the following steps, the surface mount electronic components selected by the electronic
ステップST4において、第1の三次元情報の生成は、モデル生成部13が、まず、基板上に配置され、はんだペーストを印刷するために用いられる、入力部11を介して入力された基板データ2における二次元のメタルマスクの開口形状を示す情報から電極用パッドの平面形状を算出する。
次に、算出された電極用パッドの平面形状と入力部11を介して入力された外部入力装置4からのはんだペーストの厚み情報とから三次元はんだペーストモデルを示す第1の三次元情報を生成する。
In step ST4, the first three-dimensional information is generated by the
Next, first three-dimensional information representing a three-dimensional solder paste model is generated from the calculated planar shape of the electrode pad and solder paste thickness information input from external input device 4 via
電子部品が第1の電子部品(底面電極無)であると、第1の三次元情報は端子電極と電極用パッドを接続するためのはんだペーストに対する情報である。
電子部品が第2の電子部品(底面電極有)であると、第1の三次元情報は端子電極と電極用パッドを接続するためのはんだペースト、及び底面電極と底面電極用パッドを接続するためのはんだペーストに対する情報である。
When the electronic component is a first electronic component (without bottom electrodes), the first three-dimensional information is information for a solder paste for connecting the terminal electrodes and the electrode pads.
When the electronic component is a second electronic component (with bottom electrodes), the first three-dimensional information is information for a solder paste for connecting the terminal electrodes and electrode pads, and a solder paste for connecting the bottom electrodes and bottom electrode pads.
ステップST5は、電子部品の直下における基板の表面上であるソルダーレジストの表面に印刷される電子部品を表す表示であるシンボルプリントの三次元シンボルプリントモデルを示す第2の三次元情報を生成するステップである。 Step ST5 is a step of generating second three-dimensional information showing a three-dimensional symbol print model of the symbol print, which is a representation of the electronic components printed on the surface of the solder resist on the surface of the substrate directly below the electronic components.
ステップST5において、モデル生成部13が、入力部11を介して入力された基板データ2におけるシンボルプリントの平面形状を示す情報と入力部11を介して入力された外部入力装置4からのシンボルプリントの厚み情報から三次元シンボルプリントモデルを示す第2の三次元情報を生成する。
In step ST5, the
ステップST6において、モデル変形部14が、ステップST4により生成された第1の三次元情報からはんだペーストの体積を一定にしてはんだペーストの三次元形状を変化させた変形三次元はんだペーストモデルを示す変形三次元情報を生成する。
In step ST6, the
ステップST7において、モデル変形部14が、入力部11を介して入力された三次元電子部品データ3における電子部品の外形形状を示す情報における電極と、ステップST5により生成された第2の三次元情報におけるシンボルプリントとが干渉するか否か、つまり、接触するか否かの位置関係により干渉する場合は、電子部品の位置を電極がシンボルプリントに干渉しない位置に補正する。
In step ST7, if the electrodes in the information indicating the external shape of the electronic component in the three-dimensional
ステップST8は、演算部21が、電子部品選択部12によって選択された電子部品が底面電極を有しているか否かを判定し、底面電極が無い第1の電子部品であると図8に示すステップST21に進み、底面電極が有る第2の電子部品であると図9に示すステップST31に進む。
In step ST8, the
図8に示すように、ステップST21は、演算部21が、はんだペーストにおける塗布面積に対する接触面積の面積比又は電極における接触面の面積又は表面積に対するはんだペーストにおける接触面積の面積比と第1の指定範囲とを比較し、比較結果を得るステップである。
As shown in FIG. 8, step ST21 is a step in which the
すなわち、ステップST21において、演算部21が、第1の電子部品の電極をステップST4により生成された変形三次元情報によるはんだペーストを用いて第1の電子部品の電極に対向する電極用パッドに接続する時の、はんだペーストの接触面積の面積比、つまり、電極用パッドの平面形状の面積又は電極における接触面の面積又は表面積に対する変形三次元情報によるはんだペーストが第1の電子部品の電極に接触する接触面積の面積比と第1の指定範囲とを比較する。
That is, in step ST21, the
第1の指定範囲は、第1の電子部品の電極における接触面の面積又は表面積に対する変形三次元情報によるはんだペーストが接触する面積の割合に基づいて設定される範囲である。例えば、第1の指定範囲は、設定%以上100%以下のように設定される。
以下、電子部品の端子電極に対する接触面積の面積比をはんだペーストの接触面積比という。
The first specified range is a range that is set based on the ratio of the area of the contact surface of the electrode of the first electronic component that is in contact with the solder paste based on the deformation three-dimensional information to the surface area of the contact surface or the surface area of the electrode of the first electronic component. For example, the first specified range is set to a range from a set percentage to 100% or less.
Hereinafter, the area ratio of the contact area to the terminal electrode of the electronic component is referred to as the contact area ratio of the solder paste.
演算部21が、はんだペーストの接触面積比が第1の指定範囲を満足、つまり第1の指定範囲の内であると判定するとステップST22に進み、接触面積比が満足していない、つまり、第1の指定範囲の外である判定すると、ステップST23に進む。ステップST23において、第1の電子部品が基板の表面に対して変形三次元情報によるはんだペーストにより傾いて接続されるとしてエラーとし、ステップST41に進む。
If the
ステップST23では、演算部21は、第1の電子部品に紐づけして、エラーが生じた接触面積比が第1の指定範囲の外である電極名の情報と理由などを示すエラー情報とを検証結果出力ファイル22の記憶部に一時記憶させる。
第1の電子部品が基板の表面に対して傾いて接続される状態を、図3に一例として示す。
In step ST23, the
FIG. 3 shows an example of a state in which the first electronic component is connected at an angle to the surface of the substrate.
演算部21が、ステップST22において、第1の電子部品の電極すべてについて、変形三次元情報によるはんだペーストとの接触状態を確認し、全ての電極がはんだペーストに良好に接触していると判定するとステップST41に進む。全ての電極のうち一つでも電極のはんだペーストへの接触状態が良好でないと判定するとステップST23に進む。
In step ST22, the
ステップST23において、第1の電子部品の電極が電極用パッドに良好に接続されていないとしてエラーとし、ステップST41に進む。
ステップST23では、演算部21は、第1の電子部品に紐づけして、エラーが生じたはんだペーストとの接触状態が良好でない電極名の情報と理由などを示すエラー情報とを検証結果出力ファイル22の記憶部に一時記憶させる。
In step ST23, it is determined that an error has occurred since the electrodes of the first electronic component are not properly connected to the electrode pads, and the process proceeds to step ST41.
In step ST23, the
ステップST41において、演算部21が基板に実装される電子部品全てについて、検証が完了しているか否かを判定し、完了していないと、ステップST4に戻り、検証していない電子部品に対してステップST41以降の動作を繰り返し、全ての電子部品の検証が完了するとステップST42に進む。
In step ST41, the
ステップST42において、検証結果出力ファイル22が、演算部21からの全ての電子部品の検証が完了しているとの指示の下、一時記憶した出力ファイル、つまり、変更履歴があれば変更毎に、全ての電子部品に対して、各電子部品についての演算部21からの判定結果、エラー情報を、外部入力装置4からのはんだペーストの厚み情報及びシンボルプリントの厚み情報とモデル変形部14により変化させた条件とともに、電子部品の名称及び型名と紐づけして出力フアイルを表示装置5に出力する。
In step ST42, under the instruction from the
一方、図7に示すステップST8において、演算部21が、底面電極が有る第2の電子部品であると判定すると、図9に示すステップST31以降のステップに進む。
第2の電子部品においては、端子電極に対するはんだペーストとの接触状態を判定するステップST31及びステップST32と、底面電極に対するはんだペーストとの接触状態を判定するステップST33及びステップST34を有する。
On the other hand, if the
The second electronic component includes steps ST31 and ST32 for determining the contact state between the terminal electrodes and the solder paste, and steps ST33 and ST34 for determining the contact state between the bottom electrodes and the solder paste.
ステップST31は、第1の電子部品におけるステップST21と同様のステップである。
すなわち、ステップST31は、第2の電子部品における端子電極(リード)の表面積に対するはんだペーストにおける接触面積の面積比と第1の指定範囲とを比較し、比較結果を得るステップである。
Step ST31 is the same as step ST21 for the first electronic component.
That is, step ST31 is a step of comparing the area ratio of the contact area in the solder paste to the surface area of the terminal electrode (lead) of the second electronic component with the first specified range to obtain a comparison result.
演算部21が、はんだペーストの接触面積比が第1の指定範囲の内であると判定するとステップST32に進み、第1の指定範囲の外である判定すると、ステップST23に進む。
ステップST32において、演算部21が、第2の電子部品の端子電極すべてについて、変形三次元情報によるはんだペーストとの接触状態を確認し、全ての端子電極がはんだペーストに良好に接触していると判定するとステップST41に進む。全ての端子電極のうち一つでも端子電極のはんだペーストへの接触状態が良好でないと判定するとステップST23に進む。
If the
In step ST32, the
一方、底面電極に対するはんだペーストとの接触状態を判定するステップST33は、底面電極にはんだペーストが届くかどうかを検証するステップである。
単純には、演算部21が、はんだペーストの厚みと第2の電子部品の底面電極の表面から底面電極用パッドの表面までの距離を比較する。
On the other hand, step ST33 for determining the contact state between the bottom electrodes and the solder paste is a step for verifying whether the solder paste reaches the bottom electrodes.
Simply put,
すなわち、ステップST33において、演算部21が、第2の電子部品の底面電極をステップST4により生成された変形三次元情報によるはんだペーストを用いて第2の電子部品の底面電極に対向する底面電極用パッドに接続する時の、第2の電子部品の底面電極の表面から底面電極用パッドの表面までの距離と変形三次元情報によるはんだペーストの厚さとを比較する。
That is, in step ST33, the
演算部21が、変形三次元情報によるはんだペーストの厚さが第2の電子部品の底面電極の表面から底面電極用パッドの表面までの距離に対して第2の指定範囲を満足、要するに第2の指定範囲の外、つまり、長いと判定すると底面電極がはんだペーストに接触するとしてステップST32に進み、第2の指定範囲を満足していない、要するに第2の指定範囲の内、つまり、短いと判定すると底面電極がはんだペーストに接触しないとしてステップST23に進み、ステップST23において、第2の電子部品の底面電極が変形三次元情報によるはんだペーストに接触しないとしてエラーとし、ステップST41に進む。
If the
第2の電子部品としての表面実装型の電子部品は、端子電極としてリード端子が一般的であり、図4に示すように、リード端子がはんだペーストに沈み込むため、はんだペーストに対するリード端子の沈み込む量を考慮すると良い。
すなわち、リード端子の先端から電極用パッドの表面までの距離を変形三次元情報によるはんだペーストの厚さと底面電極の表面から底面電極用パッドの表面までの距離に対して補正値として減算すればよい。
Surface mount electronic components as the second electronic component generally have lead terminals as terminal electrodes, and as shown in FIG. 4, the lead terminals sink into the solder paste, so it is advisable to take into consideration the amount by which the lead terminals sink into the solder paste.
That is, the distance from the tip of the lead terminal to the surface of the electrode pad may be subtracted as a correction value from the thickness of the solder paste based on the three-dimensional deformation information and the distance from the surface of the bottom electrode to the surface of the bottom electrode pad.
この場合、(変形三次元情報によるはんだペーストの厚さ)-(リード端子の先端から電極用パッドの表面までの距離)>(底面電極の表面から底面電極用パッドの表面までの距離)-(リード端子の先端から電極用パッドの表面までの距離)を満足すればよい。
言い換えれば、変形三次元情報によるはんだペーストの厚さが第2の電子部品の底面電極の表面から底面電極用パッドの表面までの距離に対して長いと第2の指定範囲を満足し、短いと第2の指定範囲を満足していないといえる。
In this case, it is sufficient to satisfy (thickness of solder paste based on deformed three-dimensional information) - (distance from the tip of the lead terminal to the surface of the electrode pad) > (distance from the surface of the bottom electrode to the surface of the bottom electrode pad) - (distance from the tip of the lead terminal to the surface of the electrode pad).
In other words, if the thickness of the solder paste based on the deformed three-dimensional information is longer than the distance from the surface of the bottom electrode of the second electronic component to the surface of the bottom electrode pad, it satisfies the second specified range, and if it is shorter, it does not satisfy the second specified range.
上記した式を満足することにより、第2の電子部品の直下にプリントされたシンボルプリントにより、第2の電子部品における本体の実装位置が基板の表面の上方に若干浮き上がったとしても、底面電極にはんだペーストが届くか否かを判定できる。 By satisfying the above formula, it is possible to determine whether the solder paste reaches the bottom electrode even if the mounting position of the main body of the second electronic component is slightly raised above the surface of the board, using the symbol print printed directly below the second electronic component.
ステップST34は、第2の電子部品の底面電極とリフロー後のはんだペーストとの接触する面積が設定値を超えているか否かを検証するステップである。
ステップST34において、演算部21が、変形三次元情報によるはんだペーストの厚さと三次元情報によるはんだペーストの平面形状と乗算した値であるリフロー後のはんだペーストの体積と、第2の電子部品の底面電極の表面と底面電極が対向する底面電極用パッドの表面との距離と底面電極の平面積とを乗算した値である最小空間体積とを算出する。
Step ST34 is a step for verifying whether or not the contact area between the bottom electrodes of the second electronic component and the solder paste after reflow exceeds a set value.
In step ST34, the
次いで、演算部21が、最小空間体積に対するリフロー後のはんだペーストの体積の体積比と第3の指定範囲を比較する。
演算部21が、体積比が第3の指定範囲を満足、要するに、第3の指定範囲の外、つまり、リフロー後のはんだペーストの体積が最小空間体積より大きいとリフロー後のはんだペーストは充足するとしてステップST41に進む。
Next, the
If the
また、体積比が第3の指定範囲を満足していない、要するに、第3の指定範囲の内、つまり、リフロー後のはんだペーストの体積が最小空間体積より小さいと、ステップST23に進む。ステップST23において、リフロー後のはんだペーストは不足するとしてエラーとし、ステップST41に進む。
ステップ23及びステップST41において、電子部品が第1の電子部品であった場合と同様に動作する、
If the volume ratio does not satisfy the third specified range, that is, if it is within the third specified range, that is, if the volume of the solder paste after reflow is smaller than the minimum space volume, the process proceeds to step ST23. In step ST23, it is determined that there is an error in that there is a shortage of solder paste after reflow, and the process proceeds to step ST41.
In step ST23 and step ST41, the operation is performed in the same manner as when the electronic component is the first electronic component.
第3の指定範囲は、最小空間体積に対するリフロー後のはんだペーストの体積の割合に基づいて設定される範囲であり、底面電極にリフロー後のはんだペーストが接触する面積の割合を間接的に示している割合である。例えば、第3の指定範囲は設定%以下とされ、体積比が第3の指定範囲の外であると第3の指定範囲を満足している、第3の指定範囲の内であると第3の指定範囲を満足していないと判定される。 The third specified range is a range that is set based on the ratio of the volume of the solder paste after reflow to the minimum spatial volume, and is a ratio that indirectly indicates the ratio of the area of the bottom electrode that the solder paste after reflow contacts. For example, the third specified range is set to a set percentage or less, and if the volume ratio is outside the third specified range, it is determined that the third specified range is satisfied, and if it is within the third specified range, it is determined that the third specified range is not satisfied.
以上のように、実施の形態1に係る電子部品の実装性確認装置は、二次元のメタルマスクの開口形状から得られた電極用パッドの平面形状とはんだペーストの厚み情報からはんだペーストの三次元はんだペーストモデルを示す三次元情報を生成するモデル生成部と、三次元はんだペーストモデルを示す三次元情報からはんだペーストの体積を一定にしてはんだペーストの三次元形状を変化させた変形はんだペーストモデルを示す変形三次元情報として変更するモデル変形部と、電子部品の電極とモデル変形部により生成された変形三次元情報によるはんだペーストとの関係が指定範囲を満足しているか否かを判定し、指定範囲を満足していないとエラーとする演算部を備えたものとしたので、電子部品の電極とモデル変形部により生成された変形三次元情報によるはんだペーストとの関係が指定範囲を満足しているか否かを判定し、表面実装型の電子部品を基板に実際に実装する前に、はんだペーストによる電子部品の電極と電極用パッドとの接続が良好か否かを判定でき、電子部品が正しく基板に実装できるか否かを予測、判定できる。 As described above, the electronic component mountability confirmation device according to the first embodiment includes a model generation unit that generates three-dimensional information representing a three-dimensional solder paste model of the solder paste from the planar shape of the electrode pad obtained from the opening shape of the two-dimensional metal mask and the thickness information of the solder paste, a model transformation unit that changes the three-dimensional information representing the three-dimensional solder paste model into deformed three-dimensional information representing a deformed solder paste model in which the volume of the solder paste is constant and the three-dimensional shape of the solder paste is changed, and a calculation unit that determines whether the relationship between the electrodes of the electronic component and the solder paste based on the deformed three-dimensional information generated by the model transformation unit satisfies a specified range and issues an error if the specified range is not satisfied. Therefore, it is possible to determine whether the relationship between the electrodes of the electronic component and the solder paste based on the deformed three-dimensional information generated by the model transformation unit satisfies a specified range, and to determine whether the connection between the electrodes of the electronic component and the electrode pads by the solder paste is good or not before actually mounting the surface-mount electronic component on the board, and to predict and determine whether the electronic component can be correctly mounted on the board.
直下の基板表面上にシンボルプリントが印刷される電子部品に対して、演算部が電極用パッドの平面形状の面積に対する変形三次元情報によるはんだペーストが電子部品の電極に接触する接触面積の面積比と指定範囲とを比較し、面積比が指定範囲の内であるか外であるかを判定し、指定範囲の外であるとエラーとするため、電子部品の端子電極と電極用パッドとの接続状態を容易に知ることができる。 For electronic components that have a symbol print on the surface of the board directly underneath, the calculation unit compares the area ratio of the contact area where the solder paste comes into contact with the electrodes of the electronic component, based on the three-dimensional deformation information relative to the area of the planar shape of the electrode pad, with the specified range, and determines whether the area ratio is inside or outside the specified range. If it is outside the specified range, an error is generated, so that the connection status between the terminal electrodes of the electronic component and the electrode pads can be easily known.
底面電極を有する電子部品に対して、演算部が変形三次元情報によるはんだペーストの厚さと電子部品の底面電極の表面から底面電極が対向する底面電極用パッドの表面までの距離とを比較し、厚さが距離より短いとエラーとするため、電子部品の底面電極と底面電極用パッドとの接続状態を容易に知ることができる。 For electronic components with bottom electrodes, the calculation unit compares the thickness of the solder paste based on the three-dimensional deformation information with the distance from the surface of the bottom electrode of the electronic component to the surface of the bottom electrode pad that the bottom electrode faces, and if the thickness is shorter than the distance, an error is generated, making it easy to know the connection state between the bottom electrode of the electronic component and the bottom electrode pad.
なお、実施の形態における構成要素の自由な組み合わせ、任意の構成要素の変形、又は省略が可能である。 The components in the embodiments can be freely combined, and any components can be modified or omitted.
本開示に係る電子部品の実装性確認装置は、表面実装型の電子部品をプリント基板に実装するための設計を行うCADシステムに用いられ、電子部品を基板に実際に実装する前に、電子部品が正しく基板に実装できるか否かを予測、判定するための電子部品の実装性確認装置に好適である。 The electronic component mountability confirmation device according to the present disclosure is used in a CAD system that designs the mounting of surface-mount electronic components on a printed circuit board, and is suitable as an electronic component mountability confirmation device for predicting and determining whether an electronic component can be correctly mounted on a board before the electronic component is actually mounted on the board.
1 電子部品の実装性確認装置、10 形状算出装置、11 入力部、12 電子部品選択部、13 モデル生成部、14 モデル変形部、20 設計検証装置、21 演算部、22 検証結果出力ファイル。 1 Electronic component mountability confirmation device, 10 Shape calculation device, 11 Input unit, 12 Electronic component selection unit, 13 Model generation unit, 14 Model transformation unit, 20 Design verification device, 21 Calculation unit, 22 Verification result output file.
Claims (6)
前記モデル生成部により生成された三次元はんだペーストモデルを示す三次元情報からはんだペーストの体積を一定にして前記はんだペーストの三次元形状を変化させた変形はんだペーストモデルを示す変形三次元情報として変更するモデル変形部と、
前記電子部品の電極と前記モデル変形部により生成された変形三次元情報によるはんだペーストとの関係が指定範囲を満足しているか否かを判定し、前記指定範囲を満足していないとエラーとする演算部と、
を備えた電子部品の実装性確認装置。 a model generating unit that generates three-dimensional information representing a three-dimensional solder paste model of the solder paste that connects the electrodes of the electronic components and the electrode pads on the substrate from information on the planar shape of the electrode pads and thickness of the solder paste obtained from the opening shape of a two-dimensional metal mask that is placed on a substrate on which a surface mount electronic component is mounted and is used to print the solder paste;
a model transformation unit that changes three-dimensional information representing the three-dimensional solder paste model generated by the model generation unit into transformed three-dimensional information representing a transformed solder paste model in which a volume of the solder paste is kept constant and a three-dimensional shape of the solder paste is changed;
a calculation unit that determines whether or not a relationship between the electrodes of the electronic component and the solder paste based on the three-dimensional deformation information generated by the model deformation unit satisfies a designated range, and issues an error when the designated range is not satisfied;
An electronic component mountability confirmation device comprising:
前記電子部品の電極と前記モデル変形部により生成された変形三次元情報によるはんだペーストとの関係は、前記電極用パッドの平面形状の面積に対する前記変形三次元情報によるはんだペーストが前記電子部品の電極に接触する接触面積の面積比である、
請求項1に記載の電子部品の実装性確認装置。 The substrate has a symbol print, which is an indication of the electronic component, printed on a surface of the substrate directly below the electronic component;
a relationship between the electrodes of the electronic component and the solder paste based on the three-dimensional deformation information generated by the model deformation unit is an area ratio of a contact area where the solder paste based on the three-dimensional deformation information contacts the electrodes of the electronic component to an area of a planar shape of the electrode pad;
The electronic component mountability checking device according to claim 1 .
前記電子部品の電極と前記モデル変形部により生成された変形三次元情報によるはんだペーストとの関係は、前記電子部品の底面電極の表面から当該底面電極が対向する底面電極用パッドの表面までの距離に対する前記変形三次元情報によるはんだペーストの厚さである、
請求項1に記載の電子部品の実装性確認装置。 the electronic component has a bottom electrode on a bottom surface of a body;
The relationship between the electrodes of the electronic component and the solder paste based on the three-dimensional deformation information generated by the model deformation unit is a thickness of the solder paste based on the three-dimensional deformation information relative to a distance from a surface of the bottom electrode of the electronic component to a surface of a bottom electrode pad facing the bottom electrode.
The electronic component mountability checking device according to claim 1 .
前記モデル生成部が、前記基板の表面上に印刷される前記電子部品を表す表示である二次元のシンボルプリントを示す情報と当該シンボルプリントの厚み情報から三次元シンボルプリントモデルを示す第2の三次元情報を生成するステップと、
モデル変形部が、前記第1の三次元情報からはんだペーストの体積を一定にして前記はんだペーストの三次元形状を変化させた変形三次元はんだペーストモデルを示す変形三次元情報を生成するステップと、
演算部が、前記電子部品が底面電極を有しているか否かを判定するステップと、
前記演算部が、前記電子部品が底面電極を有していない第1の電子部品であると判定すると、前記第1の電子部品の電極を前記変形三次元情報によるはんだペーストにより前記第1の電子部品の電極に対向する電極用パッドに接続する時の、前記電極用パッドの平面形状の面積に対する前記変形三次元情報によるはんだペーストが前記第1の電子部品の電極に接触する接触面積の面積比が第1の指定範囲の内であるか外であるかを判定し、前記第1の指定範囲の外であると、前記第1の電子部品が前記基板の表面に対して前記変形三次元情報によるはんだペーストにより傾いて接続されるとしてエラーとするステップと、
前記演算部が、前記電子部品が底面電極を有している第2の電子部品であると判定すると、前記第2の電子部品の底面電極を前記変形三次元情報によるはんだペーストにより前記第2の電子部品の底面電極に対向する底面電極用パッドに接続する時の、前記第2の電子部品の底面電極の表面から当該底面電極が対向する前記底面電極用パッドの表面までの距離と前記変形三次元情報によるはんだペーストの厚さとを比較し、前記変形三次元情報によるはんだペーストの厚さが前記第2の電子部品の底面電極の表面から当該底面電極が対向する前記底面電極用パッドの表面までの距離より短いと、前記第2の電子部品の底面電極が前記変形三次元情報によるはんだペーストに接触しないとしてエラーとするステップと、
を備えた電子部品の実装性確認方法。 a model generating unit generating first three-dimensional information representing a three-dimensional solder paste model of the solder paste connecting the electrodes of the electronic components and the electrode pads on the substrate from planar shapes of electrode pads and thickness information of the solder paste obtained from information representing opening shapes of a two-dimensional metal mask used for printing solder paste, the metal mask being disposed on a substrate on which a surface mount electronic component is mounted;
a step of generating second three-dimensional information representing a three-dimensional symbol print model from information representing a two-dimensional symbol print, which is a representation representing the electronic component printed on the surface of the substrate, and thickness information of the symbol print by the model generating unit;
a model transformation unit generating, from the first three-dimensional information, transformed three-dimensional information indicating a transformed three-dimensional solder paste model in which a volume of the solder paste is kept constant and a three-dimensional shape of the solder paste is changed;
A calculation unit determines whether the electronic component has a bottom electrode;
a step of determining, when the calculation unit determines that the electronic component is a first electronic component having no bottom surface electrode, whether an area ratio of a contact area where the solder paste based on the deformed three-dimensional information contacts the electrode of the first electronic component to an area of a planar shape of the electrode pad when the electrode of the first electronic component is connected to the electrode pad facing the electrode of the first electronic component by the solder paste based on the deformed three-dimensional information is within or outside a first specified range, and if it is outside the first specified range, determining that the first electronic component is connected at an angle with respect to the surface of the board by the solder paste based on the deformed three-dimensional information, and determining an error;
when the calculation unit determines that the electronic component is a second electronic component having a bottom electrode, the calculation unit compares a distance from a surface of the bottom electrode of the second electronic component to a surface of the bottom electrode pad facing the bottom electrode of the second electronic component with a thickness of the solder paste based on the deformation three-dimensional information when connecting the bottom electrode of the second electronic component to a bottom electrode pad facing the bottom electrode of the second electronic component with a solder paste based on the deformation three-dimensional information, and if the thickness of the solder paste based on the deformation three-dimensional information is shorter than the distance from the surface of the bottom electrode of the second electronic component to the surface of the bottom electrode pad facing the bottom electrode, the calculation unit determines that the bottom electrode of the second electronic component is not in contact with the solder paste based on the deformation three-dimensional information and determines an error;
The method for verifying mountability of an electronic component is provided.
前記基板の表面上に印刷される前記電子部品を表す表示である二次元のシンボルプリントを示す情報と当該シンボルプリントの厚み情報から三次元シンボルプリントモデルを示す第2の三次元情報を生成する手順と、
前記第1の三次元情報からはんだペーストの体積を一定にして前記はんだペーストの三次元形状を変化させた変形三次元シンボルプリントモデルを示す変形三次元情報を生成する手順と、
前記電子部品が底面電極を有しているか否かを判定する手順と、
前記電子部品が底面電極を有していない第1の電子部品であると判定すると、前記第1の電子部品の電極を前記変形三次元情報によるはんだペーストにより前記基板における電極用パッドに接続した時の、前記電極用パッドの平面形状の面積に対する前記変形三次元情報によるはんだペーストが前記第1の電子部品の電極に接触する接触面積の面積比が第1の指定範囲の内であるか外であるかを判定し、前記第1の指定範囲の外であると、前記第1の電子部品が前記基板の表面に対して前記変形三次元情報によるはんだペーストにより傾いて接続されるとしてエラーとする手順と、
前記電子部品が底面電極を有している第2の電子部品であると判定すると、前記第2の電子部品の底面電極を前記変形三次元情報によるはんだペーストにより前記第2の電子部品の底面電極に対向する底面電極用パッドに接続する時の、前記第2の電子部品の底面電極の表面から当該底面電極が対向する前記底面電極用パッドの表面までの距離と前記変形三次元情報によるはんだペーストの厚さとを比較し、前記変形三次元情報によるはんだペーストの厚さが前記第2の電子部品の底面電極の表面から当該底面電極が対向する前記底面電極用パッドの表面までの距離より短いと、前記第2の電子部品の底面電極が前記変形三次元情報によるはんだペーストに接触しないとしてエラーとする手順と、
をコンピュータに実行させる電子部品の実装性確認プログラム。 a step of generating first three-dimensional information representing a three-dimensional solder paste model of the solder paste connecting the electrodes of the electronic component and the electrode pads on the substrate from planar shapes of electrode pads and thickness information of the solder paste obtained from information representing opening shapes of a two-dimensional metal mask used for printing solder paste, the metal mask being disposed on a substrate on which a surface mount electronic component is mounted;
generating second three-dimensional information representing a three-dimensional symbol print model from information representing a two-dimensional symbol print, which is a representation representing the electronic component printed on the surface of the substrate, and thickness information of the symbol print;
generating, from the first three-dimensional information, modified three-dimensional information indicating a modified three-dimensional symbol print model in which the volume of the solder paste is kept constant and the three-dimensional shape of the solder paste is changed;
determining whether the electronic component has a bottom electrode;
a step of determining whether an area ratio of a contact area of the solder paste based on the deformed three-dimensional information contacting an electrode of the first electronic component to an area of a planar shape of the electrode pad when the electrode of the first electronic component is connected to an electrode pad on the board by the solder paste based on the deformed three-dimensional information is within or outside a first specified range, and determining that the area ratio is outside the first specified range because the first electronic component is connected at an angle with respect to the surface of the board by the solder paste based on the deformed three-dimensional information, resulting in an error;
a step of comparing a distance from a surface of the bottom electrode of the second electronic component to a surface of the bottom electrode pad facing the bottom electrode of the second electronic component with a thickness of the solder paste based on the deformed three-dimensional information when connecting the bottom electrode of the second electronic component to a bottom electrode pad facing the bottom electrode of the second electronic component with a solder paste based on the deformed three-dimensional information, and determining that the bottom electrode of the second electronic component is not in contact with the solder paste based on the deformed three-dimensional information and an error when the thickness of the solder paste based on the deformed three-dimensional information is shorter than the distance from the surface of the bottom electrode of the second electronic component to the surface of the bottom electrode pad facing the bottom electrode of the second electronic component;
The electronic component mounting confirmation program executes the above on a computer.
前記基板の表面上に印刷される前記電子部品を表す表示である二次元のシンボルプリントを示す情報と当該シンボルプリントの厚み情報から三次元シンボルプリントモデルを示す第2の三次元情報を生成する手順と、
前記第1の三次元情報からはんだペーストの体積を一定にして前記はんだペーストの三次元形状を変化させた変形三次元シンボルプリントモデルを示す変形三次元情報を生成する手順と、
前記電子部品が底面電極を有しているか否かを判定する手順と、
前記電子部品が底面電極を有していない第1の電子部品であると判定すると、前記第1の電子部品の電極を前記変形三次元情報によるはんだペーストにより前記基板における電極用パッドに接続した時の、前記電極用パッドの平面形状の面積に対する前記変形三次元情報によるはんだペーストが前記第1の電子部品の電極に接触する接触面積の面積比が第1の指定範囲の内であるか外であるかを判定し、前記第1の指定範囲の外であると、前記第1の電子部品が前記基板の表面に対して前記変形三次元情報によるはんだペーストにより傾いて接続されるとしてエラーとする手順と、
前記電子部品が底面電極を有している第2の電子部品であると判定すると、前記第2の電子部品の底面電極を前記変形三次元情報によるはんだペーストにより前記第2の電子部品の底面電極に対向する底面電極用パッドに接続する時の、前記第2の電子部品の底面電極の表面から当該底面電極が対向する前記底面電極用パッドの表面までの距離と前記変形三次元情報によるはんだペーストの厚さとを比較し、前記変形三次元情報によるはんだペーストの厚さが前記第2の電子部品の底面電極の表面から当該底面電極が対向する前記底面電極用パッドの表面までの距離より短いと、前記第2の電子部品の底面電極が前記変形三次元情報によるはんだペーストに接触しないとしてエラーとする手順と、
をコンピュータに実行させるプログラムを記憶してある記録媒体。 a step of generating first three-dimensional information representing a three-dimensional solder paste model of the solder paste connecting the electrodes of the electronic component and the electrode pads on the substrate from planar shapes of electrode pads and thickness information of the solder paste obtained from information representing opening shapes of a two-dimensional metal mask used for printing solder paste, the metal mask being disposed on a substrate on which a surface mount electronic component is mounted;
generating second three-dimensional information representing a three-dimensional symbol print model from information representing a two-dimensional symbol print, which is a representation representing the electronic component printed on the surface of the substrate, and thickness information of the symbol print;
generating, from the first three-dimensional information, modified three-dimensional information indicating a modified three-dimensional symbol print model in which the volume of the solder paste is kept constant and the three-dimensional shape of the solder paste is changed;
determining whether the electronic component has a bottom electrode;
a step of determining whether an area ratio of a contact area of the solder paste based on the deformed three-dimensional information contacting an electrode of the first electronic component to an area of a planar shape of the electrode pad when the electrode of the first electronic component is connected to an electrode pad on the board by the solder paste based on the deformed three-dimensional information is within or outside a first specified range, and determining that the area ratio is outside the first specified range because the first electronic component is connected at an angle with respect to the surface of the board by the solder paste based on the deformed three-dimensional information, resulting in an error;
a step of comparing a distance from a surface of the bottom electrode of the second electronic component to a surface of the bottom electrode pad facing the bottom electrode of the second electronic component with a thickness of the solder paste based on the deformed three-dimensional information when connecting the bottom electrode of the second electronic component to a bottom electrode pad facing the bottom electrode of the second electronic component with a solder paste based on the deformed three-dimensional information, and determining that the bottom electrode of the second electronic component is not in contact with the solder paste based on the deformed three-dimensional information and an error when the thickness of the solder paste based on the deformed three-dimensional information is shorter than the distance from the surface of the bottom electrode of the second electronic component to the surface of the bottom electrode pad facing the bottom electrode of the second electronic component;
A recording medium storing a program for causing a computer to execute the above.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2021118537A JP7650745B2 (en) | 2021-07-19 | 2021-07-19 | Apparatus, method, and program for verifying mountability of electronic components, and recording medium |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2021118537A JP7650745B2 (en) | 2021-07-19 | 2021-07-19 | Apparatus, method, and program for verifying mountability of electronic components, and recording medium |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2023014534A JP2023014534A (en) | 2023-01-31 |
| JP7650745B2 true JP7650745B2 (en) | 2025-03-25 |
Family
ID=85130756
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2021118537A Active JP7650745B2 (en) | 2021-07-19 | 2021-07-19 | Apparatus, method, and program for verifying mountability of electronic components, and recording medium |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP7650745B2 (en) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001230535A (en) | 2000-02-17 | 2001-08-24 | Matsushita Electric Ind Co Ltd | Substrate design method |
| JP2003249747A (en) | 2002-02-25 | 2003-09-05 | Toshiba Corp | Printed circuit board design method, printed circuit board CAD device, printed circuit board |
| JP2004133613A (en) | 2002-10-09 | 2004-04-30 | Toshiba Corp | Printed wiring board design support system, CAD system and program |
| JP2012103785A (en) | 2010-11-08 | 2012-05-31 | Fujitsu Ltd | Mounting substrate analysis device, mounting substrate analysis method and mounting substrate analysis program |
| JP2012122738A (en) | 2010-12-06 | 2012-06-28 | Nec Corp | Connection analysis system of electronic component, connection analysis method, and program |
| CN108021733A (en) | 2017-10-27 | 2018-05-11 | 努比亚技术有限公司 | A kind of integration module and its design method, mobile terminal |
| JP2020126869A (en) | 2019-02-01 | 2020-08-20 | パナソニックIpマネジメント株式会社 | Mask designing apparatus and mask opening dimension determining method |
-
2021
- 2021-07-19 JP JP2021118537A patent/JP7650745B2/en active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001230535A (en) | 2000-02-17 | 2001-08-24 | Matsushita Electric Ind Co Ltd | Substrate design method |
| JP2003249747A (en) | 2002-02-25 | 2003-09-05 | Toshiba Corp | Printed circuit board design method, printed circuit board CAD device, printed circuit board |
| JP2004133613A (en) | 2002-10-09 | 2004-04-30 | Toshiba Corp | Printed wiring board design support system, CAD system and program |
| JP2012103785A (en) | 2010-11-08 | 2012-05-31 | Fujitsu Ltd | Mounting substrate analysis device, mounting substrate analysis method and mounting substrate analysis program |
| JP2012122738A (en) | 2010-12-06 | 2012-06-28 | Nec Corp | Connection analysis system of electronic component, connection analysis method, and program |
| CN108021733A (en) | 2017-10-27 | 2018-05-11 | 努比亚技术有限公司 | A kind of integration module and its design method, mobile terminal |
| JP2020126869A (en) | 2019-02-01 | 2020-08-20 | パナソニックIpマネジメント株式会社 | Mask designing apparatus and mask opening dimension determining method |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2023014534A (en) | 2023-01-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8604614B2 (en) | Semiconductor packages having warpage compensation | |
| JP3851797B2 (en) | Ball grid array package and circuit board used therefor | |
| US20110133332A1 (en) | Package substrate and method of fabricating the same | |
| EP1460888A1 (en) | Low-profile electronic circuit module and method for manufacturing the same | |
| JP7650745B2 (en) | Apparatus, method, and program for verifying mountability of electronic components, and recording medium | |
| JP2005311289A (en) | Circuit connection structure and manufacturing method thereof | |
| US20020084308A1 (en) | Method, apparatus and computer readable medium for evaluating configuration of solder external terminals of a semiconductor device | |
| CN1326432C (en) | High-density circuit board without pad design and manufacturing method thereof | |
| CN111274697A (en) | Simulation method and device for welding tension, electronic equipment and storage medium | |
| US7546682B2 (en) | Methods for repairing circuit board having defective pre-soldering bump | |
| CN100531514C (en) | Short-proof printed circuit board structure | |
| JP3044905B2 (en) | Design method of opening of metal mask | |
| Seo et al. | Study of the Optimal Cu Core Size Based on Surface Evolver for Solder Bridge and HiP Free of Large PBGA Package | |
| Huang | Applying Monte Carlo simulation to analyze the open scenario in the assembly of electronic components | |
| TWI244360B (en) | Printed circuit board | |
| Yang et al. | Reliability characterization in ultra CSP/sup TM/package development | |
| CN222690678U (en) | A semiconductor power device packaging structure | |
| JP7648247B1 (en) | DESIGN APPARATUS, DESIGN METHOD, AND DESIGN PROGRAM | |
| JP4961572B2 (en) | Semiconductor mounting substrate | |
| CN113692115B (en) | Packaging structure and electronic device | |
| JP2006100710A (en) | Electronic component mounting structure and recording apparatus including the mounting structure | |
| WO2023196323A1 (en) | Micro solder joint and stencil aperture design | |
| JP3813747B2 (en) | Bump formation method | |
| JPH08335781A (en) | Multilayer printed wiring board | |
| JP2009170821A (en) | Shield cap and semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20240425 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20250131 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20250212 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20250312 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7650745 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |