[go: up one dir, main page]

JP7506467B2 - セラミック電子部品の製造方法 - Google Patents

セラミック電子部品の製造方法 Download PDF

Info

Publication number
JP7506467B2
JP7506467B2 JP2019208174A JP2019208174A JP7506467B2 JP 7506467 B2 JP7506467 B2 JP 7506467B2 JP 2019208174 A JP2019208174 A JP 2019208174A JP 2019208174 A JP2019208174 A JP 2019208174A JP 7506467 B2 JP7506467 B2 JP 7506467B2
Authority
JP
Japan
Prior art keywords
internal electrode
electrode layer
layer
conductive paste
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019208174A
Other languages
English (en)
Other versions
JP2021082686A (ja
Inventor
智彰 中村
幹夫 田原
貞紀 下田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Priority to JP2019208174A priority Critical patent/JP7506467B2/ja
Priority to US17/038,805 priority patent/US11581140B2/en
Priority to KR1020200147316A priority patent/KR102878632B1/ko
Priority to CN202011286394.3A priority patent/CN112820543B/zh
Publication of JP2021082686A publication Critical patent/JP2021082686A/ja
Priority to JP2024068077A priority patent/JP2024086962A/ja
Application granted granted Critical
Publication of JP7506467B2 publication Critical patent/JP7506467B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/008—Selection of materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H10D1/692—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/201—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits
    • H10D84/204—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits of combinations of diodes or capacitors or resistors
    • H10D84/212—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits of combinations of diodes or capacitors or resistors of only capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Description

本発明は、セラミック電子部品の製造方法に関する。
積層セラミックコンデンサの小型化、大容量化を実現するために、内部電極層及び誘電体層を薄くし積層数を増加させること、並びに、上部カバー層及び下部カバー層を薄くすることが進められている。
内部電極層及び誘電体層の積層数を増加させ、カバー層の厚みを薄くしていくと、外部電極を焼付けたときに、カバー層と、サイドマージンと、エンドマージンとが重なる部分にクラックが生じる場合がある。なお、サイドマージンとは、積層チップの２側面から内部電極層に至るまでの領域であり、エンドマージンとは、同一の外部電極に接続された内部電極層同士が他の外部電極に接続された内部電極層を介さずに対向する領域である。
このようなクラックの発生を抑制するために、内部電極層において外部電極の金属成分が拡散している領域の長さ（拡散長さ）を制御することが行われている（例えば、特許文献１）。
特開２０１１－１３５０７９号公報
外部電極の焼付け温度を下げると、外部電極の金属成分の拡散長さを抑制することができる。しかしながら、焼付け温度を下げると、内部電極層及び外部電極の反応が十分進行せず、さらに、積層数を増加させることに伴う内部電極層の薄層化（０．５μｍ以下）と相まって、内部電極層と外部電極とのコンタクト性が悪化する場合がある。
本発明は、上記課題に鑑みなされたものであり、クラックの発生を抑制するとともに、内部電極層と外部電極とのコンタクト性を向上させることができるセラミック電子部品の製造方法を提供することを目的とする。
本発明に係るセラミック電子部品の製造方法は、セラミック誘電体層グリーンシートと、Ｎｉを主成分とする内部電極層形成用導電ペーストと、を交互に積層し、積層された複数の前記内部電極層形成用導電ペーストを交互に対向する２端面に露出させることによって、略直方体形状のセラミック積層体を形成し、前記セラミック積層体を焼成することで積層チップを形成し、前記積層チップの前記２端面に、２０～３０重量％のＺｎＯを含むガラス成分を含有するガラスペーストを塗布し、前記ガラスペーストを焼付けることによって、内部電極層と外部電極との接続部近傍において、前記内部電極層の周囲に、ＺｎとＮｉとを含む酸化物を形成し、前記積層チップの前記２端面に接するように、金属粉末と、ガラス成分と、を含有する導電ペーストを配置し、前記導電ペーストを焼付ける、ことを特徴とする。
本発明によれば、クラックの発生を抑制するとともに、内部電極層と外部電極とのコンタクト性を向上させることができる。
図１は、実施形態に係る積層セラミックコンデンサの部分断面斜視図である。 図２（Ａ）は、図１のＡ－Ａ線の部分断面図であり、図２（Ｂ）は、図１のＢ－Ｂ線の部分断面図であり、図２（Ｃ）は、図２（Ａ）において点線で囲まれた部分の拡大図である。 図３は、図１のＡ－Ａ線の部分断面図である。 図４（Ａ）及び図４（Ｂ）は、クラックの発生について説明するための図である。 図５は、積層セラミックコンデンサの製造方法のフローを例示する図である。 図６（Ａ）は、焼付け温度とＣｕの拡散長さとの関係を示す図であり、図６（Ｂ）は、Ｃｕの拡散長さとクラックの発生率との関係を示す図である。 図７は、変形例１に係る積層セラミックコンデンサの製造方法のフローを例示する図である。 図８は、変形例２に係る積層セラミックコンデンサの製造方法のフローを例示する図である。
以下、図面を参照しつつ、実施形態について説明する。
（実施形態）
まず、積層セラミックコンデンサについて説明する。図１は、実施形態に係る積層セラミックコンデンサ１００の部分断面斜視図である。図１で例示するように、積層セラミックコンデンサ１００は、直方体形状を有する積層チップ１０と、積層チップ１０のいずれかの対向する２端面に設けられた外部電極２０ａ，２０ｂとを備える。なお、積層チップ１０の当該２端面以外の４面を側面と称する。外部電極２０ａ，２０ｂは、４つの側面に延在している。ただし、外部電極２０ａ，２０ｂは、４つの側面において互いに離間している。
積層チップ１０は、誘電体として機能するセラミック材料を含む誘電体層１１と、内部電極層１２とが、交互に積層された構成を有する。各内部電極層１２の端縁は、積層チップ１０の外部電極２０ａが設けられた端面と、外部電極２０ｂが設けられた端面とに、交互に露出している。それにより、各内部電極層１２は、外部電極２０ａと外部電極２０ｂとに、交互に導通している。また、積層チップ１０において、４つの側面のうち、誘電体層１１と内部電極層１２との積層方向（以下、積層方向と称する。）の上面と下面とに対応する２側面は、カバー層１３によって形成されている。カバー層１３は、セラミック材料を主成分とする。例えば、カバー層１３の主成分材料は、誘電体層１１の主成分材料と同じである。
積層セラミックコンデンサ１００のサイズは、例えば、長さ０．２５ｍｍ、幅０．１２５ｍｍ、高さ０．１２５ｍｍであり、または長さ０．４ｍｍ、幅０．２ｍｍ、高さ０．２ｍｍ、または長さ０．６ｍｍ、幅０．３ｍｍ、高さ０．３ｍｍであり、または長さ１．０ｍｍ、幅０．５ｍｍ、高さ０．５ｍｍであり、または長さ３．２ｍｍ、幅１．６ｍｍ、高さ１．６ｍｍであり、または長さ４．５ｍｍ、幅３．２ｍｍ、高さ２．５ｍｍであるが、これらのサイズに限定されるものではない。
誘電体層１１は、例えば、一般式ＡＢＯ３で表されるペロブスカイト構造を有するセラミック材料を主成分とする。なお、当該ペロブスカイト構造は、化学量論組成から外れたＡＢＯ３－αを含む。例えば、当該セラミック材料として、ＢａＴｉＯ３（チタン酸バリウム），ＣａＺｒＯ３（ジルコン酸カルシウム），ＣａＴｉＯ３（チタン酸カルシウム），ＳｒＴｉＯ３（チタン酸ストロンチウム），ペロブスカイト構造を形成するＢａ１-ｘ－ｙＣａｘＳｒｙＴｉ１－ｚＺｒｚＯ３(０≦ｘ≦１，０≦ｙ≦１，０≦ｚ≦１)等を用いることができる。誘電体層１１の平均厚みは、例えば、１μｍ以下である。
内部電極層１２は、Ｎｉ（ニッケル）を主成分とする。内部電極層１２の平均厚みは、例えば、１μｍ以下である。
図２（Ａ）は、図１のＡ－Ａ線の部分断面図であり、図２（Ｂ）は、図１のＢ－Ｂ線の部分断面図であり、図２（Ｃ）は、図２（Ａ）において点線で囲まれた部分の拡大図である。図２（Ａ）に示すように、同一の外部電極に接続された内部電極層１２同士が、他の外部電極に接続された内部電極層１２を介さずに対向する領域の少なくとも一部において、内部電極層１２の上面及び下面近傍に、ＺｎとＮｉとを含む酸化物４０が存在する。また、図２（Ｂ）に示すように、同一の外部電極に接続された内部電極層１２同士が、他の外部電極に接続された内部電極層１２を介さずに対向する領域の少なくとも一部において、内部電極層１２の側面近傍に、酸化物４０が存在する。すなわち、外部電極２０ａ，２０ｂと内部電極層１２との接続部近傍において、内部電極層１２の周囲に、Ｚｎ（亜鉛）とＮｉとを含む酸化物４０が存在する。酸化物４０が存在することにより、内部電極層１２と誘電体層１１との密着性が向上し、水分等の滲入を抑制することができるので、積層セラミックコンデンサ１００の耐湿信頼性を向上させることができる。なお、外部電極２０ａ，２０ｂと内部電極層１２との接続部近傍において内部電極層１２の周囲にＺｎ及びＮｉが存在することは、ＥＤＸ（Energy dispersive X-ray spectrometry：エネルギー分散型Ｘ線分析）の元素マッピングによって確認することができる。また、Ｚｎ及びＮｉが酸化物であることは、ＳＥＭ（Scanning Electron Microscope）又は金属顕微鏡によって確認することができる。
また、内部電極層１２には、外部電極２０ａ，２０ｂとの接続部から内部電極層１２側に向かって、外部電極２０ａ，２０ｂの下地導体層２１の主成分（本実施形態では、Ｃｕ（銅）とする）が拡散した領域（以後、Ｃｕの拡散領域と称する）１２ａが存在する。積層チップ１０の２端面が対向する方向における拡散領域１２ａの長さＬは、５μｍ以下となっている。なお、Ｃｕの拡散領域１２ａの長さＬは、ＥＤＸのＣｕマッピング写真から計測することができる。
図３は、外部電極２０ｂの断面図であり、図１のＡ－Ａ線の部分断面図である。なお、図３では断面を表すハッチを省略している。積層チップ１０の表面においては、主としてセラミック材料が露出している。したがって、積層チップ１０の表面に下地層無しでめっき層を形成することは困難である。そこで、図３で例示するように、外部電極２０ｂは、積層チップ１０の表面に形成された下地導体層２１上に、めっき層が形成された構造を有する。めっき層は、下地導体層２１に接して覆う第１めっき層２２と、第１めっき層２２に接して覆う第２めっき層２３とを備える。下地導体層２１と第１めっき層２２との間に、下地めっき層を備えていてもよい。下地導体層２１は、Ｃｕ，Ｎｉ，Ａｌ（アルミニウム），Ｚｎ，Ａｇ（銀），Ａｕ（金），Ｐｄ（パラジウム），Ｐｔ（白金）などの金属、またはこれらの２以上の合金（例えば、ＣｕとＮｉとの合金）を主成分とし、下地導体層２１の緻密化のためのガラス成分、下地導体層２１の焼結性を制御するための共材、などのセラミックを含んでいる。ガラス成分は、Ｂａ（バリウム），Ｓｒ（ストロンチウム），Ｃａ（カルシウム），Ｚｎ，Ａｌ，Ｓｉ（ケイ素），Ｂ（ホウ素）等の酸化物である。共材は、例えば、誘電体層１１の主成分と同じ材料を主成分とするセラミック成分である。めっき層は、Ｃｕ，Ｎｉ，Ａｌ，Ｚｎ，Ｓｎ（スズ）などの金属またはこれらの２以上の合金を主成分とする。第１めっき層２２は、例えば、Ｎｉめっき層であり、第２めっき層２３は、例えば、Ｓｎめっき層である。
本実施形態に係る積層セラミックコンデンサ１００によれば、セラミックを主成分とする誘電体層１１と、Ｎｉを主成分とする内部電極層１２と、が交互に積層され、積層された複数の内部電極層１２が交互に対向する２端面に露出するように形成され、略直方体形状を有する積層チップ１０と、対向する２端面から積層チップ１０の少なくともいずれかの側面にかけて形成された１対の外部電極２０ａ，２０ｂと、を備え、内部電極層１２と外部電極２０ａ，２０ｂとの接続部近傍において、内部電極層１２の周囲に、ＺｎとＮｉとを含む酸化物４０が存在する。内部電極層１２の周囲にＺｎとＮｉとを含む酸化物４０が形成されているため、内部電極層１２と誘電体層１１との密着性が向上し、水分等の滲入を抑制でき、積層セラミックコンデンサ１００の耐湿信頼性を向上させることができる。
なお、内部電極層１２において、下地導体層２１の主成分であるＣｕが拡散した拡散領域１２ａの、２端面の対向方向における長さが大きくなるほど、内部電極層１２の主成分であるＮｉが連続しない部分（不連続な部分）が、拡散したＣｕの影響で埋められるため、内部電極層１２の連続率が向上する。しかしながら、拡散領域１２ａの２端面の対向方向における長さが大きくなるほど、内部電極層１２の体積膨張が大きくなるため、クラックが生じやすくなる。したがって、内部電極層１２において、下地導体層２１の主成分であるＣｕが拡散した拡散領域１２ａの、２端面の対向方向における長さは５μｍ以下であることが好ましく、３μｍ以下であることがより好ましい。
なお、内部電極層１２の平均厚みを小さくして、内部電極層１２の積層数を多くすることで、積層セラミックコンデンサ１００の電気容量を大きくすることができる。また、積層数は変えずに内部電極層１２の平均厚みを小さくすることで、積層セラミックコンデンサ１００を小型化することができる。そこで、内部電極層１２の平均厚みは、０．５μｍ以下であることが好ましく、０．３μｍ以下であることがより好ましい。
積層セラミックコンデンサ１００の製造工程において、外部電極２０ａ，２０ｂを焼付ける際に、図４（Ａ）及び図４（Ｂ）に示すように、カバー層１３と、サイドマージン１６と、エンドマージン１５とが重なる部分にクラック３０が生じる場合がある。これは、内部電極層１２と外部電極２０ａ，２０ｂとが焼付け時に反応し、このとき、外部電極２０ａ，２０ｂの金属成分であるＣｕが内部電極層１２へ拡散し、内部電極層１２が膨張するために、図４（Ａ）及び図４（Ｂ）において矢印で示すように、サイドマージン１６及びエンドマージン１５に外側に向かう応力が生じるからであると考えられる。なお、図４（Ａ）は、図１のＡ－Ａ線断面に相当し、図４（Ｂ）は、図１のＢ－Ｂ線断面に相当する。エンドマージン１５は、図４（Ａ）に示すように、外部電極２０ａに接続された内部電極層１２同士が、外部電極２０ｂに接続された内部電極層１２を介さずに対向する領域、及び、外部電極２０ｂに接続された内部電極層１２同士が、外部電極２０ａに接続された内部電極層１２を介さずに対向する領域である。サイドマージン１６は、図４（Ｂ）に示すように、積層チップ１０の２側面から内部電極層１２に至るまでの領域である。
そこで、外部電極２０ａ，２０ｂの焼付け時における外部電極２０ａ，２０ｂの金属成分の拡散によるクラックの発生を抑制するとともに、内部電極層１２と外部電極２０ａ，２０ｂとのコンタクト性を向上させることができる積層セラミックコンデンサ１００の製造方法について説明する。図５は、積層セラミックコンデンサ１００の製造方法のフローを例示する図である。
（原料粉末作製工程）
まず、誘電体層１１の主成分であるセラミック材料の粉末に、目的に応じて所定の添加化合物を添加する。添加化合物としては、Ｍｇ（マグネシウム），Ｍｎ（マンガン），Ｖ（バナジウム），Ｃｒ（クロム），希土類元素(Ｙ（イットリウム）,Ｓｍ（サマリウム），Ｅｕ（ユウロピウム），Ｇｄ（ガドリニウム），Ｔｂ（テルビウム），Ｄｙ（ジスプロシウム）,Ｈｏ（ホルミウム）,Ｅｒ(エルビウム)，Ｔｍ（ツリウム）およびＹｂ（イッテルビウム）)の酸化物、並びに、Ｃｏ（コバルト），Ｎｉ，Ｌｉ（リチウム），Ｂ，Ｎａ（ナトリウム），Ｋ（カリウム）およびＳｉの酸化物もしくはガラスが挙げられる。例えば、まず、セラミック材料の粉末に添加化合物を含む化合物を混合して仮焼を行う。続いて、得られたセラミック材料の粒子を添加化合物とともに湿式混合し、乾燥および粉砕してセラミック材料の粉末を調製する。
（積層工程）
次に、得られたセラミック材料の粉末に、ポリビニルブチラール（ＰＶＢ）樹脂等のバインダと、エタノール、トルエン等の有機溶剤と、可塑剤とを加えて湿式混合する。得られたスラリーを使用して、例えばダイコータ法やドクターブレード法により、基材上に例えば厚み１．０μｍ以下の帯状の誘電体グリーンシートを塗工して乾燥させる。
次に、誘電体グリーンシートの表面に、内部電極層形成用導電ペーストをスクリーン印刷、グラビア印刷等により印刷することで、内部電極層１２のパターンを配置する。内部電極層形成用導電ペーストは、内部電極層１２の主成分金属であるＮｉの粉末と、バインダと、溶剤と、必要に応じてその他助剤とを含んでいる。バインダおよび溶剤は、上記したセラミックスラリーと異なるものを使用することが好ましい。また、内部電極層形成用導電ペーストには、共材として、誘電体層１１の主成分であるセラミック材料を分散させてもよい。
次に、内部電極層パターンが印刷された誘電体グリーンシートを所定の大きさに打ち抜いて、打ち抜かれた誘電体グリーンシートを、基材を剥離した状態で、内部電極層１２と誘電体層１１とが互い違いになるように、かつ内部電極層１２が誘電体層１１の長さ方向両端面に端縁が交互に露出して極性の異なる一対の外部電極に交互に引き出されるように、所定層数（例えば２００～５００層）だけ積層する。積層したパターン形成シートの上下にカバー層１３となるカバーシートを圧着させ、所定チップ寸法（例えば１．０ｍｍ×０．５ｍｍ）にカットする。これにより、略直方体形状のセラミック積層体が得られる。
（焼成工程）
このようにして得られたセラミック積層体を、例えば、Ｈ２が１．０体積％程度の還元雰囲気中において、１１００℃～１４００℃程度の焼成温度で２時間程度焼成する。このようにして、内部に焼結体からなる誘電体層１１と内部電極層１２とが交互に積層され、最外層にカバー層１３が形成された積層チップ１０が得られる。なお、過焼結による温度特性の悪化を抑制するために、焼成温度を１１００℃～１２００℃とすることが好ましい。
（再酸化処理工程）
その後、Ｎ２ガス雰囲気中で６００℃～１０００℃で再酸化処理を行ってもよい。
（熱処理工程）
次に、積層チップ１０を、大気雰囲気中で、６００℃～７００℃で熱処理する。これにより、積層チップ１０の２端面に露出する内部電極層１２の端面を一部酸化させる。すなわち、内部電極層１２の端面に、内部電極層１２の主成分であるＮｉの酸化物を形成する。
（外部電極形成工程）
次に、熱処理工程後の積層チップ１０の内部電極層パターンが露出する２端面に、下地導体層形成用導電ペーストを塗布する。下地導体層形成用導電ペーストは、下地導体層２１の主成分金属（本実施形態では、Ｃｕ）の粉末と、ガラス成分と、バインダと、溶剤と、必要に応じてその他助剤とを含んでいる。バインダおよび溶剤は、上記したセラミックペーストと同様のものを使用できる。ガラス成分は、ガラス成分の総重量を１００重量％としたときに、２０～３０重量％のＺｎＯを含む。また、ガラス成分は、Ｂ２Ｏ３およびＳｉＯ２から選択される１種以上の網目形成酸化物を含む。ガラス成分は、ＺｎＯに加えて、Ａｌ２Ｏ３，ＣｕＯ，Ｌｉ２Ｏ，Ｎａ２Ｏ，Ｋ２Ｏ，ＭｇＯ，ＣａＯ，ＢａＯ，ＺｒＯ２およびＴｉＯ２から選択される１種以上の網目修飾酸化物を含んでもよい。
ガラス成分に含まれるＺｎＯの割合を、２０～３０重量％とする理由は、Ｚｎが、熱処理によって内部電極層１２の端面に形成されたＮｉの酸化物と反応しやすく、後述する下地導体層２１の焼付け時に、内部電極層１２の周囲に、ＺｎとＮｉとを含む酸化物を形成するからである。ＺｎとＮｉとを含む酸化物が内部電極層１２の周囲に形成されることで、下地導体層形成用導電ペーストのガラス成分が内部電極層１２となじみやすくなり、内部電極層１２のＮｉ粒子と下地導体層２１のＣｕ粒子とが濡れて、内部電極層１２と下地導体層２１とが反応しやすくなる。これにより、内部電極層１２と外部電極２０ａ，２０ｂとのコンタクト性を向上させることができる。
次に、窒素雰囲気中で、下地導体層形成用導電ペーストを塗布した積層チップ１０を約７７０℃以下の温度で焼付ける。これにより、下地導体層２１が焼付けられ、積層セラミックコンデンサ１００の半製品を得ることができる。ここで、下地導体層２１の焼付け温度を約７７０℃以下とすることが好ましい理由について説明する。
図６（Ａ）は、下地導体層２１の焼付け温度と、内部電極層１２に形成されるＣｕの拡散領域１２ａの長さＬ（拡散長さ）との関係を示す図である。なお、焼付け温度とは、焼付け時の最高温度である。図６（Ａ）に示すように、焼付け温度が高くなるほど、Ｃｕの拡散長さが長くなる。図６（Ｂ）は、サイズが異なる積層セラミックコンデンサの製品１～３における、Ｃｕの拡散領域１２ａの長さＬ（拡散長さ）と、クラック発生率との関係を示す図である。図６（Ｂ）に示すように、拡散長さが５μｍ以下になると、いずれの製品においてもクラック発生率が０％となることがわかる。したがって、拡散長さが５μｍ以下となる温度（約７７０℃以下）を、下地導体層２１の焼付け温度とすることが好ましい。
次に、半製品の下地導体層２１上に、電解めっきにより第１めっき層２２を形成する。さらに、第１めっき層２２上に、電解めっきにより第２めっき層２３を形成する。
本実施形態に係る製造方法によれば、積層チップ１０を、大気雰囲気中で、６００℃～７００℃で熱処理することで、積層チップ１０の２端面に露出する内部電極層１２の端面を一部酸化させる。また、下地導体層形成用導電ペーストは、Ｃｕを主成分とし、ガラス成分を含み、ガラス成分は、ガラス成分の総重量を１００重量％としたときに、２０～３０重量％のＺｎＯを含む。これにより、外部電極２０ａ，２０ｂ（より詳細には下地導体層２１）の焼付け時に、内部電極層１２と外部電極２０ａ，２０ｂとの接続部近傍の内部電極層１２の周囲に、ＺｎとＮｉとを含む酸化物４０が形成される。これにより、下地導体層形成用導電ペーストのガラス成分が内部電極層１２となじみやすくなり、内部電極層１２のＮｉ粒子と外部電極２０ａ，２０ｂ（下地導体層２１）のＣｕ粒子とが濡れて、内部電極層１２と外部電極２０ａ，２０ｂとが反応しやすくなる。このため、Ｃｕの拡散領域１２ａの長さを抑制した場合でも、すなわち、外部電極２０ａ，２０ｂの焼付け温度を下げた場合でも、内部電極層１２と外部電極２０ａ，２０ｂとのコンタクト性を向上させることができる。また、内部電極層１２の周囲にＺｎとＮｉとを含む酸化物４０が形成されることで、内部電極層１２と誘電体層１１との密着性が向上するため、水分等の滲入を抑制でき、積層セラミックコンデンサ１００の耐湿信頼性を向上させることができる。
（変形例１）
次に、変形例１に係る積層セラミックコンデンサ１００の製造方法について説明する。図７は、変形例１に係る積層セラミックコンデンサ１００の製造方法を示すフローである。なお、図５に示した積層セラミックコンデンサ１００の製造方法と異なる点についてのみ説明し、その他については詳細な説明を省略する。
（外部電極形成工程）
変形例１では、外部電極形成工程前に大気雰囲気中での熱処理を行わず、焼成後または再酸化処理後の積層チップ１０の内部電極層パターンが露出する２端面に、下地導体層形成用導電ペーストを塗布する。下地導体層形成用導電ペーストは、下地導体層２１の主成分金属であるＣｕの粉末と、ガラス成分と、バインダと、溶剤と、必要に応じてその他助剤とを含んでいる。バインダおよび溶剤は、上記したセラミックペーストと同様のものを使用できる。ガラス成分は、ガラス成分の総重量を１００重量％としたときに、２０～３０重量％のＺｎＯを含む。
次に、窒素雰囲気中で、下地導体層形成用導電ペーストを塗布した積層チップ１０を約７７０℃以下の温度で焼付ける。このとき、昇温域における酸素濃度を１０ｐｐｍ以上とする。これにより、内部電極層１２と外部電極２０ａ，２０ｂとの接続部近傍の内部電極層１２の周囲に、ＺｎとＮｉとを含む酸化物４０が形成される。
変形例１に係る製造方法によれば、Ｃｕを主成分とし、２０～３０重量％のＺｎＯを含むガラス成分を含有する下地導体層形成用導電ペーストを積層チップ１０の内部電極層パターンが露出する２端面に塗布する。そして、窒素雰囲気中で、下地導体層形成用導電ペーストを塗布した積層チップ１０を約７７０℃以下の温度で焼成する。このとき、昇温域における酸素濃度を１０ｐｐｍ以上とする。これにより、内部電極層１２と外部電極２０ａ，２０ｂとの接続部近傍の内部電極層１２の周囲に、ＺｎとＮｉとを含む酸化物４０が形成されるため、下地導体層形成用導電ペーストのガラス成分が内部電極層１２となじみやすくなり、内部電極層１２のＮｉ粒子と外部電極２０ａ，２０ｂ（下地導体層２１）のＣｕ粒子とが濡れて、内部電極層１２と外部電極２０ａ，２０ｂとが反応しやすくなる。これにより、Ｃｕの拡散領域１２ａの長さを抑制した場合でも、すなわち、外部電極２０ａ，２０ｂの焼付け温度を下げた場合でも、内部電極層１２と外部電極２０ａ，２０ｂとのコンタクト性を向上させることができる。また、内部電極層１２の周囲にＺｎとＮｉとを含む酸化物４０が形成されることで、内部電極層１２と誘電体層１１との密着性が向上するため、水分等の滲入を抑制でき、積層セラミックコンデンサ１００の耐湿信頼性を向上させることができる。
（変形例２）
次に、変形例２に係る積層セラミックコンデンサ１００の製造方法について説明する。図８は、変形例２に係る積層セラミックコンデンサ１００の製造方法を示すフローである。なお、図５に示した積層セラミックコンデンサ１００の製造方法と異なる点についてのみ説明し、その他については詳細な説明を省略する。
（ガラスペースト塗布工程）
図８に示すように、外部電極形成工程前に、ガラス成分を含むガラスペーストを、積層チップ１０の２端面（外部電極２０ａ，２０ｂが形成される端面）に薄く塗布する。これにより、内部電極層１２の端面にガラスペーストが塗布される。ここで、ガラス成分は、ガラス成分の総重量を１００重量％とした場合に、２０～３０重量％のＺｎＯを含む。
（焼付け工程）
次に、ガラスペーストを６００℃～７００℃で焼付ける。これにより、内部電極層１２と外部電極２０ａ，２０ｂとの接続部近傍において、内部電極層１２の周囲にＺｎとＮｉとを含む酸化物４０が形成される。
（外部電極形成工程）
ガラスペーストを焼付けた積層チップ１０の２端面に、下地導体層形成用導電ペーストを塗布する。下地導体層形成用導電ペーストは、下地導体層２１の主成分金属であるＣｕの粉末と、ガラス成分と、バインダと、溶剤と、必要に応じてその他助剤とを含んでいる。バインダおよび溶剤は、上記したセラミックペーストと同様のものを使用できる。本変形例２では、下地導体層形成用導電ペーストのガラス成分に含まれるＺｎＯの割合は特に限定されない。次に、下地導体層形成用導電ペーストを塗布した積層チップ１０を、窒素雰囲気中で、約７７０℃以下の温度で焼成する。これにより、下地導体層２１が焼付けられ、積層セラミックコンデンサ１００の半製品を得ることができる。次に、半製品の下地導体層２１上に、電解めっきにより第１めっき層２２を形成する。さらに、第１めっき層２２上に、電解めっきにより第２めっき層２３を形成する。
変形例２に係る製造方法によれば、２０～３０重量％のＺｎＯを含むガラス成分を含有するガラスペーストを、外部電極２０ａ，２０ｂの形成前に内部電極層１２の端面に塗布し、焼付けるため、図５に示す製造方法と比較して、内部電極層１２の周囲に、均一にＮｉとＺｎとからなる酸化物を形成できる。このため、内部電極層１２と外部電極２０ａ，２０ｂとのコンタクト性をより向上させることができる。
なお、上記実施形態及び変形例においては、セラミック電子部品の一例として積層セラミックコンデンサについて説明したいが、それに限られない。例えば、バリスタやサーミスタなどの、他の電子部品を用いてもよい。
以下、実施形態に係る積層セラミックコンデンサを作製し、特性について調べた。
（実施例１）
実施例１では、誘電体層１１の主成分セラミックとして、チタン酸バリウムを用いた。チタン酸バリウム粉末に必要な添加物を添加し、ボールミルで十分に湿式混合粉砕して誘電体材料を得た。誘電体材料に有機バインダおよび溶剤を加えてドクターブレード法にて誘電体グリーンシートを作製した。有機バインダとしてポリビニルブチラール（ＰＶＢ）等を用い、溶剤としてエタノール、トルエン等を加えた。その他、可塑剤などを加えた。次に、内部電極層１２の主成分金属Ｎｉの粉末と、バインダと、溶剤と、必要に応じてその他助剤とを含んでいる内部電極形成用導電ペーストを作製した。誘電体シートに内部電極形成用導電ペーストをスクリーン印刷した。内部電極形成用導電ペーストを印刷したシートを５００枚重ね、その上下にカバーシートをそれぞれ積層した。その後、熱圧着によりセラミック積層体を得て、所定の形状に切断した。得られたセラミック積層体をＮ２雰囲気中で脱バインダした後に焼成して積層チップ１０を得た。積層チップ１０は、長さ１．６ｍｍ、幅０．８ｍｍ、高さ０．８ｍｍであった。
得られた積層チップ１０を、大気雰囲気中で、６００℃～７００℃で熱処理した。
Ｃｕフィラー、ガラス成分、バインダ、および溶剤を含む下地導体層形成用導電ペーストを熱処理後の積層チップ１０に塗布し、乾燥させた。ガラス成分の総重量に占めるＺｎＯの割合を、２３重量％とした。その後、下地導体層形成用導電ペーストを、窒素雰囲気中で、７６０℃で、１０分間焼付けた。下地導体層形成用導電ペーストの焼付け時の昇温域における酸素濃度を１ｐｐｍ未満とした。
その後、下地導体層２１上に、電解めっきにより第１めっき層２２としてＮｉめっき層を形成し、さらに、第１めっき層２２上に、電解めっきにより第２めっき層２３としてＳｎめっき層を形成した。実施例１に係るサンプルを４００個作製した。
（実施例２）
実施例２では、焼成後の積層チップ１０に対し、大気雰囲気中での熱処理を行わなかった。したがって、実施例２では、焼成後の積層チップ１０に下地導体層形成用導電ペーストを塗布し、乾燥させた。実施例２では、下地導体層形成用導電ペーストの焼付け時の昇温域における酸素濃度を１０ｐｐｍとした。その他の条件は、実施例１と同一である。実施例２に係るサンプルを４００個作製した。
ガラス成分の組成、及び、下地導体層形成用導電ペーストの焼成時の昇温域における酸素濃度を表１に示す。
Figure 0007506467000001
比較例１では、下地導体層形成用導電ペーストに含まれるガラス成分において、ガラス成分の総重量に対するＺｎＯの割合を１１重量％とし、焼成後の積層チップ１０の大気雰囲気での熱処理を行わなかった。その他の条件は、実施例１と同一である。比較例２では、下地導体層形成用導電ペーストに含まれるガラス成分において、ガラス成分の総重量に対するＺｎＯの割合を１１重量％とし、その他の条件は、実施例１と同一とした。比較例３では、下地導体層形成用導電ペーストに含まれるガラス成分において、ガラス成分の総重量に対するＺｎＯの割合を１１重量％とし、その他の条件は、実施例２と同一とした。比較例１～３に係るサンプルを４００個作製した。
実施例１及び２並びに比較例１～３のそれぞれについて、Ｃｕの拡散領域１２ａの長さを測定した。また、ＺｎとＮｉとからなる酸化物の形成、及び容量抜け発生率を調査した。さらに、耐湿信頼性試験を実施した。なお、容量抜けは、容量が設計容量の８０％未満となったサンプル数を調べた。耐湿信頼性試験は、温度＝８５℃、相対湿度＝８５％、１０Ｖの耐圧試験を４００時間行い、絶縁抵抗値が１ＭΩ以下となった異常サンプルの発生数を調べた。調査結果を表２に示す。
実施例１及び２並びに比較例１～３のいずれにおいても、Ｃｕの拡散領域１２ａの長さは、５μｍ以下であった。実施例１及び２ではＺｎとＮｉとを含む酸化物の形成が確認されたが、比較例１～３においては、ＺｎとＮｉとを含む酸化物の形成が確認されなかった。
比較例１～３では、容量抜けが発生した。これは、比較例１～３では、ＺｎとＮｉとを含む酸化物が形成されなかったため、内部電極層１２と外部電極２０ａ，２０ｂとの反応が十分に進行せず、内部電極層１２と外部電極２０ａ，２０ｂとのコンタクト性が悪化したためと考えられる。一方、実施例１及び２では、容量抜けの発生を、０／４００に抑制することができた。これは、ＺｎとＮｉとを含む酸化物が形成されたため、内部電極層１２と外部電極２０ａ，２０ｂとが反応しやすくなり、低い焼付け温度でも、内部電極層１２と外部電極２０ａ，２０ｂとのコンタクト性が向上したためだと考えられる。
また、比較例１及び２では、耐湿信頼性試験において異常サンプル数がそれぞれ２個となった。これに対して、実施例１及び２では、異常サンプル数がゼロとなった。これは、実施例１及び２では、内部電極層１２の周囲にＺｎとＮｉとを含む酸化物が形成されたため、内部電極層１２と誘電体層１１との密着性が向上し、水分等の滲入を抑制できたためだと考えられる。
Figure 0007506467000002
（実施例３）
外部電極を形成せずに焼成した積層チップ１０を用意した。積層チップ１０は、長さ１．６ｍｍ、幅０．８ｍｍ、高さ０．８ｍｍである。
積層チップ１０の端面に、２３重量％のＺｎＯを含むガラス成分を含有するガラスペーストを薄く塗布し、６００℃～７００℃で焼付けた。
Ｃｕフィラー、ガラス成分、バインダ、および溶剤を含む下地導体層形成用導電ペーストを積層チップ１０の端面に塗布し、乾燥させた。下地導体層形成用導電ペースト中のガラス成分の総重量に対するＺｎＯの割合を、１１重量％とした。
その後、下地導体層形成用導電ペーストを、窒素雰囲気中で、７６０℃で、１０分間焼成した。ガラス成分の組成、及び、下地導体層形成用導電ペーストの焼成時の昇温域における酸素濃度を表３に示す。
Figure 0007506467000003
その後、下地導体層２１上に、電解めっきにより第１めっき層２２を形成し、さらに、第１めっき層２２上に、電解めっきにより第２めっき層２３を形成した。実施例３に係るサンプルを４００個作製した。
比較例４では、ガラスペーストの塗布を行わなかった。その他の条件は、実施例３と同一である。比較例４に係るサンプルを４００個作製した。
実施例３及比較例４のそれぞれについて、ＺｎとＮｉとからなる酸化物の形成、及び容量抜け発生率を調査した。さらに、耐湿信頼性試験を実施した。
調査結果を表４に示す。実施例３ではＺｎとＮｉとを含む酸化物の形成が確認されたが、比較例４においては、ＺｎとＮｉとを含む酸化物の形成が確認されなかった。比較例４では、容量抜けが発生した。これは、比較例４では、ＺｎとＮｉとを含む酸化物が形成されなかったため、内部電極層１２と外部電極２０ａ，２０ｂとの反応が十分に進行せず、内部電極層１２と外部電極２０ａ，２０ｂとのコンタクト性が悪化したためと考えられる。一方、実施例３では、容量抜けの発生を、０／４００に抑制することができた。これは、ＺｎとＮｉとを含む酸化物が形成されたため、内部電極層１２と外部電極２０ａ，２０ｂとが反応しやすくなり、低い焼付け温度でも、内部電極層１２と外部電極２０ａ，２０ｂとのコンタクト性が向上したためだと考えられる。
また、比較例４では、耐湿信頼性試験において異常サンプル数が２個となった。これに対して、実施例３では、異常サンプル数がゼロとなった。これは、実施例３では、内部電極層１２の周囲にＺｎとＮｉとを含む酸化物が形成されたため、内部電極層１２と誘電体層１１との密着性が向上し、水分等の滲入を抑制できたためだと考えられる。
Figure 0007506467000004
以上、本発明の実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
１０ 積層チップ
１１ 誘電体層
１２ 内部電極層
１３ カバー層
１５ エンドマージン
１６ サイドマージン
２０ａ，２０ｂ 外部電極
２１ 下地導体層
１００ 積層セラミックコンデンサ

Claims (1)

  1. セラミック誘電体層グリーンシートと、Ｎｉを主成分とする内部電極層形成用導電ペーストと、を交互に積層し、積層された複数の前記内部電極層形成用導電ペーストを交互に対向する２端面に露出させることによって、略直方体形状のセラミック積層体を形成し、
    前記セラミック積層体を焼成することで積層チップを形成し、
    前記積層チップの前記２端面に、２０～３０重量％のＺｎＯを含むガラス成分を含有するガラスペーストを塗布し、
    前記ガラスペーストを焼付けることによって、内部電極層と外部電極との接続部近傍において、前記内部電極層の周囲に、ＺｎとＮｉとを含む酸化物を形成し、
    前記積層チップの前記２端面に接するように、金属粉末と、ガラス成分と、を含有する導電ペーストを配置し、
    前記導電ペーストを焼付ける、
    ことを特徴とするセラミック電子部品の製造方法。
JP2019208174A 2019-11-18 2019-11-18 セラミック電子部品の製造方法 Active JP7506467B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2019208174A JP7506467B2 (ja) 2019-11-18 2019-11-18 セラミック電子部品の製造方法
US17/038,805 US11581140B2 (en) 2019-11-18 2020-09-30 Ceramic electronic component and method of manufacturing the same
KR1020200147316A KR102878632B1 (ko) 2019-11-18 2020-11-06 세라믹 전자 부품 및 그 제조 방법
CN202011286394.3A CN112820543B (zh) 2019-11-18 2020-11-17 陶瓷电子部件及其制造方法
JP2024068077A JP2024086962A (ja) 2019-11-18 2024-04-19 セラミック電子部品

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019208174A JP7506467B2 (ja) 2019-11-18 2019-11-18 セラミック電子部品の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2024068077A Division JP2024086962A (ja) 2019-11-18 2024-04-19 セラミック電子部品

Publications (2)

Publication Number Publication Date
JP2021082686A JP2021082686A (ja) 2021-05-27
JP7506467B2 true JP7506467B2 (ja) 2024-06-26

Family

ID=75853263

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2019208174A Active JP7506467B2 (ja) 2019-11-18 2019-11-18 セラミック電子部品の製造方法
JP2024068077A Pending JP2024086962A (ja) 2019-11-18 2024-04-19 セラミック電子部品

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2024068077A Pending JP2024086962A (ja) 2019-11-18 2024-04-19 セラミック電子部品

Country Status (4)

Country Link
US (1) US11581140B2 (ja)
JP (2) JP7506467B2 (ja)
KR (1) KR102878632B1 (ja)
CN (1) CN112820543B (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102762881B1 (ko) * 2019-09-02 2025-02-07 삼성전기주식회사 적층 세라믹 전자부품
JP2021190484A (ja) * 2020-05-26 2021-12-13 株式会社村田製作所 積層セラミック電子部品及びその製造方法
JP2023018852A (ja) * 2021-07-28 2023-02-09 太陽誘電株式会社 セラミック電子部品およびセラミック電子部品の製造方法
KR102894868B1 (ko) 2021-10-01 2025-12-04 삼성전기주식회사 적층형 커패시터
KR20230086074A (ko) * 2021-12-08 2023-06-15 삼성전기주식회사 적층형 커패시터
JP2024055118A (ja) * 2022-10-06 2024-04-18 太陽誘電株式会社 セラミック電子部品およびその製造方法
KR20240166701A (ko) * 2023-05-18 2024-11-26 삼성전기주식회사 전자 부품 및 전자 부품 내장기판
WO2025134454A1 (ja) * 2023-12-21 2025-06-26 株式会社村田製作所 積層セラミックコンデンサ

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002217055A (ja) 2001-01-19 2002-08-02 Murata Mfg Co Ltd 積層セラミック電子部品及びその製造方法
JP2011238834A (ja) 2010-05-12 2011-11-24 Murata Mfg Co Ltd 電子部品の製造方法
WO2014175034A1 (ja) 2013-04-25 2014-10-30 株式会社村田製作所 積層セラミックコンデンサおよびその製造方法
JP2015053502A (ja) 2014-10-23 2015-03-19 株式会社村田製作所 積層セラミックコンデンサ

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4701827A (en) * 1986-02-10 1987-10-20 Kyocera Corporation Multilayer ceramic capacitor
JPH07201636A (ja) * 1993-12-30 1995-08-04 Taiyo Yuden Co Ltd 積層電子部品及びその製造方法
JPH11232927A (ja) * 1998-02-13 1999-08-27 Murata Mfg Co Ltd 導電ペースト
JP3477089B2 (ja) * 1998-10-30 2003-12-10 京セラ株式会社 積層セラミックコンデンサおよびその製造方法
KR101079382B1 (ko) 2009-12-22 2011-11-02 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조방법
JP2015035581A (ja) * 2013-07-10 2015-02-19 株式会社村田製作所 セラミック電子部品およびその製造方法
JP2015109410A (ja) * 2013-10-25 2015-06-11 株式会社村田製作所 セラミック電子部品及びセラミック電子部品の製造方法
WO2016035482A1 (ja) * 2014-09-03 2016-03-10 株式会社村田製作所 セラミック電子部品およびその製造方法
US9892854B2 (en) * 2015-03-12 2018-02-13 Murata Manufacturing Co., Ltd. Multilayer ceramic capacitor and method for manufacturing the same
JP6597008B2 (ja) * 2015-07-16 2019-10-30 株式会社村田製作所 積層セラミックコンデンサ及び積層セラミックコンデンサの製造方法
JP6714840B2 (ja) * 2015-07-17 2020-07-01 株式会社村田製作所 積層セラミック電子部品およびその製造方法
JP2017204560A (ja) * 2016-05-11 2017-11-16 株式会社村田製作所 積層セラミックコンデンサ及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002217055A (ja) 2001-01-19 2002-08-02 Murata Mfg Co Ltd 積層セラミック電子部品及びその製造方法
JP2011238834A (ja) 2010-05-12 2011-11-24 Murata Mfg Co Ltd 電子部品の製造方法
WO2014175034A1 (ja) 2013-04-25 2014-10-30 株式会社村田製作所 積層セラミックコンデンサおよびその製造方法
JP2015053502A (ja) 2014-10-23 2015-03-19 株式会社村田製作所 積層セラミックコンデンサ

Also Published As

Publication number Publication date
JP2024086962A (ja) 2024-06-28
KR102878632B1 (ko) 2025-10-30
JP2021082686A (ja) 2021-05-27
CN112820543B (zh) 2024-08-20
CN112820543A (zh) 2021-05-18
US11581140B2 (en) 2023-02-14
KR20210060319A (ko) 2021-05-26
US20210151252A1 (en) 2021-05-20

Similar Documents

Publication Publication Date Title
JP7506467B2 (ja) セラミック電子部品の製造方法
KR102716139B1 (ko) 적층 세라믹 콘덴서 및 그 제조 방법
JP7131897B2 (ja) セラミック電子部品およびその製造方法
US11705281B2 (en) Multilayer ceramic capacitor and method of manufacturing the same
KR102388227B1 (ko) 적층 세라믹 콘덴서 및 그 제조 방법
JP7290914B2 (ja) 積層セラミックコンデンサの製造方法
JP6996945B2 (ja) 積層セラミックコンデンサ
JP2024050136A (ja) セラミック電子部品およびその製造方法
JP2019140199A (ja) 積層セラミックコンデンサおよびその製造方法
JP7437866B2 (ja) セラミック電子部品およびその製造方法
JP7122085B2 (ja) 積層セラミックコンデンサおよびその製造方法
JP7312525B2 (ja) 積層セラミックコンデンサおよびその製造方法
JP2023102509A (ja) 積層セラミック電子部品およびその製造方法
JP7480459B2 (ja) セラミック電子部品およびその製造方法
JP2022151231A (ja) セラミック電子部品およびその製造方法
JP7498912B2 (ja) セラミック電子部品、実装基板およびセラミック電子部品の製造方法
WO2024162392A1 (ja) セラミック電子部品およびその製造方法
WO2024204572A1 (ja) セラミック電子部品およびその製造方法
WO2024070485A1 (ja) セラミック電子部品およびその製造方法
WO2024172089A1 (ja) セラミック電子部品、セラミック電子部品の製造方法、及び実装基板
JP2025028625A (ja) 積層セラミック電子部品およびその製造方法
WO2024070416A1 (ja) セラミック電子部品、およびセラミック電子部品の製造方法
WO2024166468A1 (ja) 積層セラミック電子部品およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221102

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230927

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231017

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231218

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20240130

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240419

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20240430

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240528

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240614

R150 Certificate of patent or registration of utility model

Ref document number: 7506467

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150