[go: up one dir, main page]

JP7587025B2 - 基板、パッケージ、電子部品および発光装置。 - Google Patents

基板、パッケージ、電子部品および発光装置。 Download PDF

Info

Publication number
JP7587025B2
JP7587025B2 JP2023517466A JP2023517466A JP7587025B2 JP 7587025 B2 JP7587025 B2 JP 7587025B2 JP 2023517466 A JP2023517466 A JP 2023517466A JP 2023517466 A JP2023517466 A JP 2023517466A JP 7587025 B2 JP7587025 B2 JP 7587025B2
Authority
JP
Japan
Prior art keywords
substrate
via conductor
view
conductor
located opposite
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2023517466A
Other languages
English (en)
Other versions
JPWO2022230731A1 (ja
Inventor
善友 鬼塚
祐二 山中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Publication of JPWO2022230731A1 publication Critical patent/JPWO2022230731A1/ja
Application granted granted Critical
Publication of JP7587025B2 publication Critical patent/JP7587025B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/858—Means for heat extraction or cooling
    • H10H20/8585—Means for heat extraction or cooling being an interconnection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10H20/00
    • H01L25/0753—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10H20/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/403—Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/819—Bodies characterised by their shape, e.g. curved or truncated substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/857—Interconnections, e.g. lead-frames, bond wires or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/02218—Material of the housings; Filling of the housings
    • H01S5/0222—Gas-filled housings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0225—Out-coupling of light
    • H01S5/02257—Out-coupling of light using windows, e.g. specially adapted for back-reflecting light to a detector inside the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/023—Mount members, e.g. sub-mount members
    • H01S5/02315—Support members, e.g. bases or carriers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09145—Edge details
    • H05K2201/09181—Notches in edge pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09845—Stepped hole, via, edge, bump or conductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10106—Light emitting diode [LED]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/8506—Containers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Device Packages (AREA)
  • Structure Of Printed Boards (AREA)
  • Semiconductor Lasers (AREA)

Description

本開示は、基板、パッケージ、電子部品および発光装置に関する。
従来、素子の種類または用途により、当該素子の搭載位置を高くするために、凸部を有する基板の凸部表面に素子が搭載される場合がある。例えば、特許文献１に記載の発光モジュールは、サブマウント（凸部）に搭載された半導体レーザと、レンズ部品とを実装したキャリア（基板）を備えている。
日本国公開特許公報「特開２０１３－８０９００号」
本開示の一態様に係る基板は、素子が搭載される第１面、前記第１面の反対側に位置する第２面および前記第１面と前記第２面とを接続する第１側面を有する第１基板と、前記第１基板を支持する第３面および前記第３面の反対側に位置する第４面を有し、前記第１基板よりも大きい第２基板と、前記第１面と、前記第２面とを導通し、かつ前記第１基板の前記第１側面において前記第１面から前記第２面にかけて露出している、第１ビア導体と、を有する。
本開示の一態様に係るパッケージは、上記基板と、蓋体とを備える。
本開示の一態様に係る電子部品は、上記基板または上記パッケージと、上記基板または上記パッケージに搭載された素子とを備える。
本開示の一態様に係る発光装置は、上記基板または上記パッケージと、上記基板または上記パッケージに搭載された素子とを備え、前記素子が発光素子である。
本開示の実施形態に係る基板の斜視図である。 上記基板の上面図、断面図、側面図および下面図である。 上記基板の分解斜視図である。 上記基板が備える第１基板の上面図である。 図４に示す角度θを変化させたときの、第１ビア導体の外縁および第１面が有する辺を模式的に示す平面概略図である。 変形例としての基板の上面図、断面図、側面図および下面図である。 変形例としての基板の上面図、断面図、側面図および下面図である。 変形例としての基板の上面図、断面図、側面図および下面図である。 上記変形例の第１基板の上面拡大図である。 変形例としての第１基板の上面図である。 本開示の実施形態に係る基板を備える電子部品の分解斜視図である。 上記電子部品の上面図、断面図および側面図である。 蓋体の内側面と第１ビア導体とを接合材によって接合した例示的な発光装置の断面図である。 他の例示的なパッケージの分解斜視図である。 他の例示的なパッケージの分解斜視図である。
〔実施形態１〕
以下、本開示の例示的な実施形態について、添付の図面を参照しつつ詳細に説明する。
図１は、本実施形態の基板１の斜視図である。図２は、基板１の上面図、断面図、側面図および下面図である。図２において、符号２０１に示される図は、基板１の上面図であり、符号２０２に示される図は、符号２０１に示される図におけるＩ－Ｉ線矢視断面図である。また、図２において、符号２０３に示される図は、基板１をＸ軸負方向から見たときの側面図であり、符号２０４に示される図は、基板１をＹ軸正方向から見たときの側面図である。また、図２における符号２０５に示される図は、基板１の下面図である。図３は、基板１の分解斜視図である。図４は基板１が備える第１基板１１の上面図である。
添付の図面において、基板１は、仮想のＸＹＺ空間におけるＸ－Ｙ平面上に位置しているものとする。本明細書において、上方向とは、仮想のＺ軸の正方向のことをいう。以下の説明における上下の区別は便宜的なものであり、実際に基板１等が使用される際の上下を限定するものではない。また、基板１の厚み方向とは、Ｚ軸の方向のことをいう。
基板１は、素子を搭載するための基板であり、当該素子を支持するための支持体として機能する。基板１は、放熱性が要求される素子および／または導体抵抗の低減が要求される素子を搭載するために用いられ得る。より具体的には、基板１は、例えば、ＬＥＤ（light emitting diode）、ＬＤ（Laser diode）等の発光素子、ＰＤ（photo diode）などの受光素子、ＣＣＤ（charge coupled device）型もしくはＣＭＯＳ（complementary metal oxide semiconductor）型などの撮像素子、または加速度センサなどのセンサ素子などの素子を搭載するために用いられ得る。
（基板１の構成）
図１～図３に示すように、基板１は、第１基板１１と、第１基板１１を支持し、第１基板１１よりも大きい第２基板１２とを備える。具体的には、Ｚ軸方向からの平面視において、第２基板１２は第１基板１１よりも大きさが大きい。そのため、第２基板１２の第３面１２Ａ（上面）は、一部が第１基板１１によって覆われており、その周囲の部分の少なくとも一部が露出している。第１基板１１は、例えば、矩形形状を有しており、素子が搭載される領域（以下、素子搭載領域１３という）を有する第１面１１Ａと、第１面１１Ａの反対側に位置する第２面１１Ｂとを有する。第２基板１２は、第１基板１１を支持する第３面１２Ａおよび第３面１２Ａの反対側に位置する第４面１２Ｂを有する。第１基板１１および第２基板１２は、例えば、矩形形状を有している。第１基板１１および第２基板１２の形状は、矩形形状に限定されず、円形状、多角形形状であってもよい。
素子搭載領域１３は、第１面１１Ａにおいて、素子が搭載される領域であって、添付の各図面において破線で示した領域である。図面では素子搭載領域１３の形状は方形であるがこれに限られるものではなく、搭載される素子の形状に対応する形状であってよい。
第１基板１１および第２基板１２は、例えば、酸化アルミニウム質焼結体（アルミナセラミックス）、窒化アルミニウム質焼結体、窒化珪素質焼結体、ムライト質焼結体またはガラスセラミックス焼結体等のセラミックスを用いることができる。第１基板１１および第２基板１２は、例えば酸化アルミニウム質焼結体である場合であれば、酸化アルミニウム（Ａｌ２Ｏ３）、酸化珪素（ＳｉＯ２）、酸化マグネシウム（ＭｇＯ）、酸化カルシウム（ＣａＯ）等の原料粉末に適当な有機バインダおよび溶剤等を添加混合して泥漿物を作製する。この泥漿物を、従来周知のドクターブレード法またはカレンダーロール法等を採用してシート状に成形することによってセラミックグリーンシートを作製する。次に、このセラミックグリーンシートに適当な打ち抜き加工を施すとともに、セラミックグリーンシートを必要に応じて複数枚積層して生成形体を形成し、この生成形体を高温（約１６００℃）で焼成することによって第１基板１１および第２基板１２が作製され得る。
基板１の表面および内部には、配線導体１４が設けられている。例えば、図１～図３に示す例において、基板１は、配線導体１４として、接続パッド１４１、第１ビア導体１４２、配線層１４３、第２ビア導体１４４および端子電極１４５を含む。
基板１の上面（第１面１１Ａ）には素子と接続するための接続パッド１４１が設けられている。また、基板１の下面（第４面１２Ｂ）には、外部電気回路と接続するための端子電極１４５が設けられている。端子電極１４５は、基板１の下面に限定されず、下面から側面にかけて、あるいは側面に設けられていてもよい。これら接続パッド１４１と端子電極１４５とは、基板１の表面および内部に設けられた、第１ビア導体１４２、配線層１４３および第２ビア導体１４４によって電気的に接続されている。
接続パッド１４１および端子電極１４５は、例えば、タングステン、モリブデン、マンガン、銅、銀、パラジウム、金、白金、ニッケルもしくはコバルト等の金属、またはこれらの金属を含む合金を導体材料として主に含むものである。接続パッド１４１および端子電極１４５は、導体材料のメタライズ層またはめっき層等の金属層として基板１の表面に形成される。また、配線層１４３は、導体材料のメタライズによって基板１の内部に形成される。第１基板１１と第２基板１２とは大きさが異なるため、第１基板１１と、第２基板１２との間に配置される配線層１４３は、第２基板１２の表面に露出していてもよい。
接続パッド１４１、配線層１４３および端子電極１４５は、例えば、タングステンのメタライズ層である場合には、タングステンの粉末を有機溶剤および有機バインダと混合して作製した金属ペーストを、基板１となるセラミックグリーンシートの所定位置にスクリーン印刷法等の方法で印刷して焼成する方法で形成することができる。また、このうち、接続パッド１４１、配線層１４３および端子電極１４５となるメタライズ層の露出表面には、電解めっき法または無電解めっき法等を用いてニッケルまたは金等のめっき層がさらに被着されていてもよい。
第１ビア導体１４２は、第１面１１Ａ側と第２面１１Ｂ側とを導通し、かつ第１基板１１の側面において第１面１１Ａから第２面１１Ｂにかけて露出しているビア導体である。第１ビア導体１４２は、第１面１１Ａ上の導体と第２面１１Ｂ上の導体とを導通する。具体的には、第１面１１Ａ上の接続パッド１４１と第２面上の配線導体（配線層１４３）とを導通する。第２ビア導体１４４は、第３面１２Ａ側と第４面１２Ｂ側とを導通するビア導体である。第２ビア導体１４４は、第３面１２Ａ上の導体と第４面１２Ｂ上の導体とを導通する。具体的には、第３面１２Ａ上の配線層１４３と第４面１２Ｂ上の端子電極１４５とを導通する。
ビア導体という用語は、第１ビア導体１４２および第２ビア導体１４４の総称として用いられ得る。すなわち、ビア導体は、第１基板１１または第２基板１２を貫通する導体である。ビア導体は、接続パッド１４１、配線層１４３および端子電極１４５となる金属ペーストの印刷に先駆けて、セラミックグリーンシートの所定の位置に形成されてもよい。例えば、まず、第１基板１１または第２基板１２用のセラミックグリーンシートに金型またはパンチングによる打ち抜き加工またはレーザ加工等の加工方法によってビア導体用の貫通孔を形成する。その後、この貫通孔に、ビア導体用のメタライズペーストを上記印刷手段によって充填しておき、第１基板１１または第２基板１２用のセラミックグリーンシートとともに焼成することによって形成される。メタライズペーストは、上述の金属粉末に適当な溶剤およびバインダを加えて混練することによって、適度な粘度に調整して作製される。第１基板１１または第２基板１２用との接合強度を高めるために、ガラス粉末、セラミック粉末を含んでいても構わない。第１ビア導体１４２の態様を除いたビア導体は、Ｚ軸方向からの平面視において、例えば円形状を有している。すなわち、例えば、本実施形態の第２基板１２では、第２ビア導体１４４は、円柱状である。しかしながら、ビア導体の形状は円柱状に限定されず、例えば楕円形状、多角形状、または角柱状であってもよい。
図１～図３に示す例では、第１基板１１が有するビア導体が全て第１ビア導体１４２であるが、第１基板１１は、第１基板１１の側面に露出していないビア導体を有していてもよい。
第１ビア導体１４２は、Ｚ軸方向からの平面視において、例えば半円形状を有している。すなわち、第１ビア導体１４２は、例えば、半円柱状であり得る。第１ビア導体１４２の平面視における形状は半円形状に限定されず、半楕円形状または矩形形状を有していてもよい。第１ビア導体１４２の平面視における形状が半円形状または半楕円形状のような角を有さない形状である場合、第１基板１１に当該角を起点とするクラックが発生する可能性を低減できる。また、第１基板１１が有する複数の第１ビア導体１４２の大きさは、それぞれ異なっていてもよい。
第１ビア導体１４２は、例えば、以下のように形成することができる。すなわち、（ｉ）第１基板１１となるセラミックグリーンシートにおいて、第１基板１１における第１ビア導体１４２の配置に基づいてビア導体を形成する。（ｉｉ）第１基板１１の形状と対応する金型を用いて、ビア導体の少なくとも一部が第１基板１１の側面に露出するよう打ち抜き加工する。例えば、上記（ｉ）において円柱状のビア導体を形成し、上記（ｉｉ）において打ち抜き加工することにより半円柱状の第１ビア導体１４２を形成することができる。第１ビア導体１４２の露出表面には、電解めっき法または無電解めっき法等を用いてニッケルまたは金等のめっき層がさらに被着されていてもよい。
上記（ｉｉ）の工程は、第１基板１１となるセラミックグリーンシートの下方に、第２基板１２となるセラミックグリーンシートを、第１基板１１と第２基板１２とが所定の位置関係となるよう位置合わせして配置した後で行われてもよい。この場合、第１基板１１の第２面１１Ｂとなる部分に、樹脂および溶媒等を添加混合して得られる適切なバインダを塗布しておき、第１基板１１となる部分を打ち抜きつつ第２基板１２の第３面１２Ａとなる部分へ押し付けて接着してもよい。これにより、第１基板１１となるセラミックグリーンシートを上方から金型を用いて打ち抜き加工することで、第１基板１１となる部分の打ち抜き加工と、第１基板１１となる部分と第２基板１２となる部分の積層工程とを同時に行うことができる。打ち抜き加工と積層工程とを同時に行うことにより、第１基板１１を第２基板１２に搭載する際の位置の精度を高めることができる。
基板１が、上述のような素子を搭載する場合、基板１は、基板１が有する配線における導体抵抗が小さいことおよび放熱性が高いことが求められる。本実施形態に係る基板１は、素子に接続される接続パッド１４１と、端子電極１４５とが、接続ワイヤなどと比較して広い断面積を有するビア導体によって接続されているため、低い導体抵抗を実現することができる。また、素子に近い第１基板１１が有するビア導体が、第１基板１１の側面に露出しているため、放熱性に優れる。
また、第１基板１１は、第２基板１２よりも小さいため、平面視において、第１基板１１の水平方向の断面において、第１基板１１の面積に対して配線導体１４が占める面積が相対的に大きくなる。そのため、ビア導体が第１基板の内部に形成されている場合、ビア導体の位置によっては当該ビア導体と、第１基板１１の側面との距離が十分に確保できない場合がある。ビア導体の外縁と、第１基板１１の側面との距離が十分に確保できていない箇所では、第１基板１１にクラックが発生する可能性がある。しかしながら、本実施形態の第１ビア導体１４２は、第１面１１Ａから第２面１１Ｂにかけて露出しているため、このようなクラックが発生する可能性を低減することができる。また、第１基板に上記素子以外の半導体素子またはコンデンサなどを搭載するために他の貫通導体を設ける必要がある場合であっても、クラックが発生する可能性を低減しつつ、配線レイアウトの自由度を向上させることができる。
さらに、図２に示されるように、第１ビア導体１４２は、平面視において第２ビア導体１４４と重なる部分を有している。当該構成を有することにより、素子の搭載される第１面１１Ａから実装基板に接続される第４面１２Ｂにかけて、直線的で断面積の大きい、熱および電流の伝導経路が形成されるため、放熱性および導体抵抗の低減の効果をさらに向上させることができる。図２に示されるように、基板１は、第２ビア導体１４４の横断面積が第１ビア導体１４２の横断面積よりも大きい。このような構成を有することにより、第１面１１Ａから第４面１２Ｂへの伝熱経路がＸ－Ｙ平面方向へも拡がるため、熱がＸ－Ｙ平面方向へ拡散しながら第４面１２Ｂへ伝熱する。よって、放熱性をより向上させることができる。
（第１ビア導体１４２の配置）
ここで、第１ビア導体１４２の第１基板１１における配置について説明する。図４は、第１基板１１の上面図である。図５は、図４に示す角度θを変化させたときの、第１ビア導体１４２の外縁および第１面１１Ａが有する辺を模式的に示す平面概略図である。
図４に示すように、第１基板１１は、第１面１１Ａの対向する辺のそれぞれの中央に第１ビア導体１４２を有していてもよい。当該構成により、第１ビア導体１４２と、第１ビア導体１４２が位置しない辺との距離Ｌが大きくなるため、使用時に発生する熱に起因する熱応力などの応力によって第１基板１１にクラックが発生する可能性が低減される。距離Ｌは、第１ビア導体１４２の外縁と、第１ビア導体１４２が位置しない辺に直交する延長線とが交わる最短距離として規定され得る。また、基板１の製造において、第１基板１１となるセラミックグリーンシートを打ち抜く際においても、第１基板１１の外縁と、第１ビア導体１４２の外縁との距離が大きくなるため、第１基板１１にクラックが発生し難い。
ここで、第１基板１１の平面視において、第１ビア導体１４２の平面視における形状が半円形状または半楕円形状の場合の、第１ビア導体１４２の外縁と第１面１１Ａが有する辺との交点に注目する。当該交点において、第１ビア導体１４２の外縁の接線と、第１面１１Ａが有する辺と、がなす角度を、角度θとする。第１基板１１において、角度θは、７０°以上１１０°以下（９０°±２０°）であってよい。角度θが７０°以上１１０°以下であることにより、第１ビア導体１４２の導体断面が小さくならず、第１ビア導体１４２と第１基板１１の側面とに挟まれた薄い部分（薄肉部）が第１基板１１に形成され難くなる。そのため、低い導体抵抗を有するとともに、薄肉部での第１基板１１の欠けなどが発生する可能性が低減され、接続信頼性の高い基板を実現できる。 （変形例１）
図６は、基板１の変形例である基板１Ｐの上面図、断面図、側面図および下面図である。図６において、符号６０１に示される図は、基板１Ｐの上面図であり、符号６０２に示される図は、符号６０１に示される図におけるＩＩ－ＩＩ線矢視断面図である。また、図６において、符号６０３に示される図は、基板１ＰをＸ軸負方向から見たときの側面図であり、符号６０４に示される図は、基板１ＰをＹ軸正方向から見たときの側面図である。また、図６における符号６０５に示される図は、基板１Ｐの下面図である。
変形例１に係る第１基板１１Ｐは、第１ビア導体１４２Ｐを有している。第１ビア導体１４２Ｐの第１面１１Ａと平行な断面の断面積は、第１面１１Ａから第２面１１Ｂに向かうにつれて大きくなっている。当該断面積は、第１面１１Ａから第２面１１Ｂに向かうにつれて段階的に大きくなっていてもよいし、第１面１１Ａから第２面１１Ｂに向かうにつれて漸増していてもよい。当該断面積が第１面１１Ａから第２面１１Ｂに向かうにつれて漸増している場合、第１基板１１Ｐと第１ビア導体１４２Ｐとの間に応力の集中しやすい角がないため、接続信頼性が向上する。
第１ビア導体１４２Ｐが上記構成を有することにより、素子からの熱が平面方向にも拡散しながら第２基板側に伝熱するため、放熱性が向上する。また、第２基板１２Ｐ上の配線層１４３との接続面積が増え、接続信頼性が向上する。さらに、導通断面積が大きくなることで、第１ビア導体１４２と比較して、導体抵抗をさらに低減することができる。
また、基板１Ｐの第２基板１２Ｐは、第２ビア導体１４４Ｐを有している。第２ビア導体１４４Ｐの第３面１２Ａと平行な断面の断面積は、第３面から第４面に向かうにつれて大きくなっている。当該構成により、第２基板１２における放熱性の効果および導体抵抗の低減効果がさらに向上する。
（変形例２）
図７は、基板１の変形例である基板１Ｑの上面図、断面図、側面図および下面図である。図７において、符号７０１に示される図は、基板１Ｑの上面図であり、符号７０２に示される図は、符号７０１に示される図におけるＩＩＩ－ＩＩＩ線矢視断面図である。また、図７において、符号７０３に示される図は、基板１ＱをＸ軸正方向から見たときの側面図であり、符号７０４に示される図は、基板１ＱをＹ軸正方向から見たときの側面図である。また、図７における符号７０５に示される図は、基板１Ｑの下面図である。
変形例２に係る第１基板１１Ｑの側面は傾斜しており、当該側面と、第３面１２Ａとがなす角θＰは鈍角である。第１ビア導体１４２Ｑの第１基板１１Ｑの側面に露出する面は、第１基板１１Ｑの側面と面一であり、第１ビア導体１４２Ｑの露出面も傾斜していてよい。露出面と第３面１２Ａとがなす角度は、側面と第３面１２Ａとがなす角θＰと同じであってよい。角θＰは、特に限定されないが、例えば９５°～１１０°であってよい。角θＰが９５°～１１０°の範囲内であると、第１ビア導体１４２Ｑの長さ方向の全体が、第１基板１１Ｑの側面に露出しやすい構成となり、放熱性が向上しやすい。第１基板１１Ｑの傾斜面は、例えば、第１基板１１Ｑとなるセラミックグリーンシートを打ち抜き加工する工程において、金型にクリアランスを設けることにより形成することができる。より具体的には、第１基板１１Ｑの打ち抜き開始面側に設置される打ち抜き用金型（雄型）と、打ち抜き終了面側に設置される支持用金型（雌型）の径（一辺の長さ）を、支持用金型の方が大きくなるように設定することにより、傾斜面を形成することができる。第１基板１１Ｑの傾斜角度（角θＰ）は、雄型と雌型とのクリアランスの大きさを変更することにより、調節することができる。
基板１Ｑは、第１基板１１Ｑの側面と、第３面１２Ａとがなす角θＰが鈍角であるため、当該角を起点としたクラックが発生する可能性を低減することができる。これにより配線が断線される可能性が低減され、信頼性が向上する。角θＰが鈍角である基板１Ｑは、角θＰが直角である基板と比較して、第１ビア導体１４２Ｑの第１基板１１Ｑの側面に露出する面積が大きいため、優れた放熱性を有する。また、第１ビア導体１４２Ｑは、導体断面積がさらに増加し、横方向への熱の拡散も増加するため、導体抵抗の低減効果および放熱効果がさらに向上する。
（変形例３）
図８は、基板１の変形例である基板１Ｒの上面図、断面図、側面図および下面図である。図８において、符号８０１に示される図は、基板１Ｒの上面図であり、符号８０２に示される図は、符号８０１に示される図におけるＩＶ－ＩＶ線矢視断面図である。また、図８において、符号８０３に示される図は、基板１ＲをＸ軸負方向から見たときの側面図であり、符号８０４に示される図は、基板１ＲをＹ軸正方向から見たときの側面図である。また、図８における符号８０５に示される図は、基板１Ｒの下面図である。図９は、第１基板１１Ｒの上面拡大図である。
変形例３に係る基板１Ｒは矩形形状を有しており、第１面１１Ａの対向する隅部のそれぞれに、第１ビア導体１４２Ｒを有している。当該構成により、第１ビア導体１４２Ｒの外縁間の間隔を大きくすることができるため、第１基板１１Ｒの第１ビア導体１４２Ｒ間の部分にクラックが発生する可能性を低減することができる。当該間隔を確保し得ることで、導体間が短絡する可能性を低減することができる。また、第１ビア導体１４２Ｒの径を大きくすることができるため、導体抵抗の低減効果および放熱効果をさらに向上させることができる。
ここで、第１ビア導体１４２Ｒの外縁と第１面１１Ａが有する辺との交点に注目する。当該交点における第１ビア導体１４２Ｒの外縁の接線と、第１面１１Ａが有する辺と、がなす２つの角度（角度θ１およびθ２）は、互いに異なっていてもよい。また、角度θ１およびθ２は、それぞれ、７０°以上１１０°以下（９０°±２０°）であり得る。
（変形例４）
図１０は、第１基板１１の変形例である第１基板１１Ｓの上面図である。図１０に示されるように、第１基板１１Ｓは、大きさの異なる２つの第１ビア導体１４２Ｓ１および第１ビア導体１４２Ｓ２を備えている。また、第１ビア導体１４２Ｓ１は、半楕円形状を有しており、平面視において当該第１ビア導体１４２Ｓ１の一部が素子搭載領域１３と重なっている。
上記構成により、上述の実施形態および変形例と比較して、平面視における素子搭載領域１３との重複領域が大きくなる。これにより、放熱性をさらに向上させることができる。この場合、断面積が大きい第１ビア導体１４２Ｓ１側を接地電位とし、断面積の小さい第１ビア導体１４２Ｓ２側を電源取出し用の電位としてもよい。第１ビア導体１４２Ｓ１側は、例えば、第１基板１１Ｓの下面側に配される導電性接合材（はんだ、ろう材、導電性接着剤など）を介して配線導体に接続されてもよい。一方、第１ビア導体１４２Ｓ２側は、ボンディングワイヤを介して配線導体に接続されてもよい。また、他の形態として、放熱専用として、断面積が大きい第１ビア導体１４２Ｓ１を１つ備え、電気接続用として、断面積の小さい第１ビア導体１４２Ｓ２を２つ備えてもよい。
（その他）
上述の実施形態では、第１基板１１および第２基板１２がそれぞれ１層である例について述べたが、第１基板１１および第２基板１２は、それぞれ２層以上の絶縁層を積層することによって構成される積層体であってもよい。複数の絶縁層を積層することにより、複雑な配線構造を備えることが容易となる。
第１基板１１および第２基板１２が複数の絶縁層が積層された積層体である場合、ビア導体は、各絶縁層を貫通する導体として定義され得る。また、各絶縁層間には、例えば、内部配線層が設けられていてもよい。この場合、接続パッド１４１と端子電極１４５とは、第１ビア導体１４２、配線層１４３、内部配線層および第２ビア導体１４４によって電気的に接続され得る。
＜電子部品＞
本開示に係る電子部品は、本開示に係る基板１と、素子とを備える。以下では、例として、素子が、発光素子２である場合、すなわち電子部品が発光装置５である場合について説明する。
図１１は、発光装置５の分解斜視図である。図１２は、発光装置５の上面図、断面図および側面図である。図１２において、符号１２０１に示される図は、発光装置５の上面図である。図１２において符号１２０２に示される図は、符号１２０１に示される図におけるＶ－Ｖ線矢視断面図である。また、図１２において符号１２０３に示される図は、発光装置５をＸ軸負方向から見たときの側面図である。
発光装置５は、基板１と、発光素子２とを備える。また、図１１に示されるように、発光素子２が気密封止を必要とする場合、発光装置５は、蓋体３を備えていてもよい。また、基板１と、蓋体３とを含む構成を、パッケージ４と称する。すなわち、発光装置５は、パッケージ４と、発光素子２とを備える構成であるとも言える。
発光装置５は、基板１の下面等に設けられた端子電極１４５と、外部電気回路とが電気的に接続されることにより、基板１に搭載された発光素子２と外部電気回路とが電気的に接続される。すなわち、発光素子２と、外部電気回路とが、配線導体１４を介して互いに電気的に接続される。
発光素子２と、接続パッド１４１とは、ボンディングワイヤなどの接続部材を用いて接続されていてもよいし、発光素子２の下面に設けられる端子を介してはんだ等によりフリップチップ接続されていてもよい。あるいは、これらの接続方法を併用してもよい。
発光装置５は、図示していないが、発光素子２以外に、必要に応じて他の半導体素子および／またはコンデンサなどの受動素子を搭載していてもよい。これらは、第１基板１１の第１面１１Ａまたは第２基板１２の第３面１２Ａに搭載され得る。他の半導体素子としては、例えば、ＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ Ｓｐｅｃｉｆｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）などの集積回路が挙げられ得る。半導体素子および／またはコンデンサは、例えば、ボンディングワイヤなどの接続部材によって発光素子２および基板１と電気的に接続されていてもよいし、半田付けによって基板１の配線導体１４に接続されていてもよい。
図１１に示す例において、発光素子２は、蓋体３によって封止されるとともに保護されている。図１１に示す例では、発光装置５は、発光素子２、第１基板１１、および第２基板１２の上面の配線層１４３をまとめて覆う箱状（キャップ状）の蓋体３を備えている。
蓋体３は、例えば金属、または樹脂等の材質から構成されており、基板１に接合されている。蓋体３は封止接合材を介して接合されてもよい。前記封止接合材としては、例えば樹脂接着剤、ガラス、はんだを含むろう材等が挙げられる。ろう材で蓋体３と基板１とを接合する場合、第１基板１１および第２基板１２の上面の配線層１４３を囲むように、第２基板１２の上面に接合用金属層６を設けていてもよい。また、蓋体３は、蓋体３が金属である場合には、シーム溶接、レーザ溶接等の溶接で、第２基板１２上の接合用金属層６に接合されてもよい。ろう材等を用いた接合の場合はリフロー加熱による全体加熱であるのに対し、シーム溶接またはレーザ溶接による接合の場合には接合部だけの局所加熱とすることができる。また、発光素子２は第１基板１１上に搭載されているため、第１基板１１の厚み分、および第１基板１１の外縁から接合用金属層６の内縁までの距離分の隙間が確保される。これにより、接合時の加熱を受ける接合用金属層６と発光素子２とを大きく離間させることができる。そのため、発光素子２に対する熱の影響を小さくすることができる。接合用金属層６は、例えばめっき膜やメタライズ層などの金属膜で形成されていてもよい。蓋体３が樹脂のような、ろう材の濡れ性（接合性）が低い材料から構成されている場合、蓋体３にも接合用金属層が形成されていてもよい。
蓋体３は、上面に光を出射するための窓部３１を備える。窓部３１は、例えば、蓋体３の所定の位置に形成される開口部３１０を、光を透過するガラス板３１１で塞ぐことにより構成されていてもよい。蓋体３は、面発光のＬＥＤまたはＶＣＳＥＬ（Vertical Cavity Surface Emitting Laser：垂直共振器面発光レーザ）のような面発光のＬＤを搭載するのに用いられ得る。図１１では窓部３１は円形状を有しているが、窓部３１の形状は円形状に限定されず、矩形または多角形などの形状を有していてもよい。また窓部３１の大きさについても適宜変更され得る。開口部３１０は、発光素子２が光を出射する方向に応じて、蓋体３の上面または側面に設けられ得る。
発光装置５において、接合用金属層６を接地電位に接続し、接合用金属層６と金属製等の導電性の蓋体３とを、導電性の接合材によって接合、あるいは溶接してもよい。当該構成により、蓋体３が接地電位となるため、蓋体３の内側に搭載された各素子の磁気シールド効果を得ることができる。
また、上記シールド効果は、蓋体３の内側面と第１ビア導体１４２とを導電性の接合材で接続することによっても得られる。この場合、蓋体３の内側面と第１ビア導体１４２とを接続する接合材として、はんだ等の金属の接合材を用いてもよい。はんだ等の金属の接合材は、熱伝導性に優れるため、蓋体３が放熱体としての役割を果たすことが可能となり、放熱性も向上する。
図１３は、蓋体３の内側面と第１ビア導体１４２とを接合材４０によって接合した、発光装置５Ａおよび発光装置５Ｂの断面図である。図１３の符号１３０１に示す発光装置５Ａが備える蓋体３Ｘは、４つの側壁のうちの１つが、接地電位の第１ビア導体１４２の近くに位置している。また、図１３の符号１３０２に示す発光装置５Ｂが備える蓋体３Ｙは、側壁の一部が内側に突出している凹部３２Ｙを有している。図１３に示す発光装置５Ａおよび５Ｂのように、蓋体３の、第１ビア導体１４２と対向する内側面を、第１ビア導体１４２に近づける構成とすることにより、蓋体３と第１ビア導体１４２との接続が容易となる。
図１１に示す例では、基板１および蓋体３が平面視において矩形を有しているが、基板１および蓋体３は、平面視において円形、多角形など他の形状を有していてもよい。また、基板１が複数の素子搭載領域１３を有し、蓋体３が複数の窓部３１を備える態様であってもよい。
発光装置５は、導体抵抗の低減効果および放熱効果を有する基板１または基板１を含むパッケージ４を備えるため、電子部品としての省エネ効果または信頼性を向上させることができる。
（変形例５）
図１４は、パッケージ４Ａの分解斜視図である。パッケージ４Ａは、基板１の変形例である基板１Ｔと、蓋体３の変形例である蓋体３Ａとを備える。
基板１Ｔは、第１基板１１Ｔ上に３つの素子搭載領域１３を有しており、例えば、素子として、赤色（Ｒ）、緑色（Ｇ）および青色（Ｂ）の光をそれぞれ発する３種類の端面発光ＬＤを搭載する基板として用いられ得る。蓋体３Ａは、複数の素子に対応する３つの窓部３１を有している。
図１４では、基板１Ｔが３つの素子搭載領域１３を有している例を示しているが、素子搭載領域１３の数はこの例に限定されない。基板１Ｔが有する素子搭載領域１３の数および蓋体３Ａが有する窓部３１の数は任意に設定され得る。
（変形例６）
図１５は、パッケージ４Ｂの分解斜視図である。パッケージ４Ｂは、基板１の変形例である基板１Ｕと、蓋体３の変形例である蓋体３Ｂとを備える。
基板１Ｕは、第１基板１１Ｕ上に複数の素子搭載領域１３を有しており、素子の配列方向に長い矩形形状を有している。基板１Ｕは、例えば端面発光ＬＤを搭載する基板として用いられ得る。蓋体３Ｂは、基板１Ｕの第１基板１１Ｕが備える複数の素子に対して、１つの窓部３１を有している。蓋体３Ｂが有する窓部３１は、素子の配列方向に長い矩形を有している。蓋体３Ｂのように、基板１Ｕに搭載される素子同士の間隔が小さい場合、蓋体３Ｂが有する窓部３１は、複数の素子に対して１つであってもよい。素子から照射される光の直線性が高く、各素子間に適切なクリアランスが確保されていれば、窓部３１が複数の素子に対して１つの矩形形状であっても、隣り合う光同士は干渉しない。
〔付記事項〕
以上、本開示に係る発明について、諸図面および実施例に基づいて説明してきた。しかし、本開示に係る発明は上述した各実施形態に限定されるものではない。すなわち、本開示に係る発明は本開示で示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本開示に係る発明の技術的範囲に含まれる。つまり、当業者であれば本開示に基づき種々の変形または修正を行うことが容易であることに注意されたい。また、これらの変形または修正は本開示の範囲に含まれることに留意されたい。
１、１Ｐ、１Ｑ、１Ｒ、１Ｔ・・・基板
１１、１１Ｐ、１１Ｑ、１１Ｒ、１１Ｓ、１１Ｔ、１１Ｕ・・・第１基板
１１Ａ・・・第１面
１１Ｂ・・・第２面
１２、１２Ｐ、１２Ｑ、１２Ｒ、１２Ｔ、１２Ｕ・・・第２基板
１２Ａ・・・第３面
１２Ｂ・・・第４面
１３・・・素子搭載領域
１４・・・配線導体
１４１・・・接続パッド
１４２、１４２Ｐ、１４２Ｑ、１４２Ｒ、１４２Ｓ１、１４２Ｓ２・・・第１ビア導体
１４３・・・配線層
１４４、１４４Ｐ・・・第２ビア導体
１４５・・・端子電極
２・・・発光素子（素子）
３、３Ａ、３Ｂ・・・蓋体
４、４Ａ、４Ｂ・・・パッケージ
５、５Ａ、５Ｂ・・・発光装置（電子部品）

Claims (12)

  1. 素子が搭載される第１面、前記第１面の反対側に位置する第２面および前記第１面と前記第２面とを接続する第１側面を有する第１基板と、
    前記第１基板を支持する第３面および前記第３面の反対側に位置する第４面を有し、前記第１基板よりも大きい第２基板と、
    前記第１面と、前記第２面とを導通し、かつ前記第１基板の前記第１側面において前記第１面から前記第２面にかけて露出している、第１ビア導体と、を有し、
    前記第１ビア導体の、前記第１面と平行な断面の断面積は、前記第１面から前記第２面に向かうにつれて大きくなっている、基板。
  2. 素子が搭載される第１面、前記第１面の反対側に位置する第２面および前記第１面と前記第２面とを接続する第１側面を有する第１基板と、
    前記第１基板を支持する第３面および前記第３面の反対側に位置する第４面を有し、前記第１基板よりも大きい第２基板と、
    前記第１面と、前記第２面とを導通し、かつ前記第１基板の前記第１側面において前記第１面から前記第２面にかけて露出している、第１ビア導体と、を有し、
    前記第１ビア導体の、前記第１面と平行な断面の断面積は、前記第１面から前記第２面に向かうにつれて大きくなっており、
    前記第１基板の前記第１側面は傾斜しており、当該第１側面と、前記第３面とがなす角は鈍角である、基板。
  3. 素子が搭載される第１面、前記第１面の反対側に位置する第２面および前記第１面と前記第２面とを接続する第１側面を有する第１基板と、
    前記第１基板を支持する第３面および前記第３面の反対側に位置する第４面を有し、前記第１基板よりも大きい第２基板と、
    前記第１面と、前記第２面とを導通し、かつ前記第１基板の前記第１側面において前記第１面から前記第２面にかけて露出している、第１ビア導体と、を有し、
    前記第１基板は矩形形状を有しており、
    前記第１面の対向する辺のそれぞれの中央に、前記第１ビア導体が位置する、基板。
  4. 素子が搭載される第１面、前記第１面の反対側に位置する第２面および前記第１面と前記第２面とを接続する第１側面を有する第１基板と、
    前記第１基板を支持する第３面および前記第３面の反対側に位置する第４面を有し、前記第１基板よりも大きい第２基板と、
    前記第１面と、前記第２面とを導通し、かつ前記第１基板の前記第１側面において前記第１面から前記第２面にかけて露出している、第１ビア導体と、を有し、
    前記第１基板は矩形形状を有しており、
    前記第１面の対向する隅部のそれぞれに、前記第１ビア導体が位置する、基板。
  5. 素子が搭載される第１面、前記第１面の反対側に位置する第２面および前記第１面と前記第２面とを接続する第１側面を有する第１基板と、
    前記第１基板を支持する第３面および前記第３面の反対側に位置する第４面を有し、前記第１基板よりも大きい第２基板と、
    前記第１面と、前記第２面とを導通し、かつ前記第１基板の前記第１側面において前記第１面から前記第２面にかけて露出している、第１ビア導体と、を有し、
    平面視において、前記第１ビア導体の外縁と前記第１面が有する辺との交点における前記第１ビア導体の外縁の接線と、前記第１面が有する辺と、がなす角度は、９０°±２０°である、基板。
  6. 素子が搭載される第１面、前記第１面の反対側に位置する第２面および前記第１面と前記第２面とを接続する第１側面を有する第１基板と、
    前記第１基板を支持する第３面および前記第３面の反対側に位置する第４面を有し、前記第１基板よりも大きい第２基板と、
    前記第１面と、前記第２面とを導通し、かつ前記第１基板の前記第１側面において前記第１面から前記第２面にかけて露出している、第１ビア導体と、を有し、
    少なくとも１つの前記第１ビア導体は、平面視において前記素子が搭載される領域と重なる部分を有している、基板。
  7. 前記第２基板は、前記第３面と、前記第４面とを導通する第２ビア導体を有しており、
    少なくとも１つの前記第１ビア導体は、平面視において前記第２ビア導体と重なる部分を有している、請求項１から６のいずれか１項に記載の基板。
  8. 請求項１から６のいずれか１項に記載の基板と、蓋体とを備える、パッケージ。
  9. 請求項１から６のいずれか１項に記載の基板と、
    前記基板に搭載された素子とを備える、電子部品。
  10. 請求項８に記載のパッケージと、
    前記パッケージに搭載された素子とを備える、電子部品。
  11. 請求項１から６のいずれか１項に記載の基板と、
    前記基板に搭載された素子とを備え、前記素子が発光素子である、発光装置。
  12. 請求項８に記載のパッケージと、
    前記パッケージに搭載された素子とを備え、前記素子が発光素子である、発光装置。
JP2023517466A 2021-04-26 2022-04-20 基板、パッケージ、電子部品および発光装置。 Active JP7587025B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2021074366 2021-04-26
JP2021074366 2021-04-26
PCT/JP2022/018247 WO2022230731A1 (ja) 2021-04-26 2022-04-20 基板、パッケージ、電子部品および発光装置。

Publications (2)

Publication Number Publication Date
JPWO2022230731A1 JPWO2022230731A1 (ja) 2022-11-03
JP7587025B2 true JP7587025B2 (ja) 2024-11-19

Family

ID=83847042

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2023517466A Active JP7587025B2 (ja) 2021-04-26 2022-04-20 基板、パッケージ、電子部品および発光装置。

Country Status (5)

Country Link
US (1) US20240213433A1 (ja)
EP (1) EP4333044A4 (ja)
JP (1) JP7587025B2 (ja)
CN (1) CN117178353A (ja)
WO (1) WO2022230731A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2025023251A1 (ja) * 2023-07-24 2025-01-30 京セラ株式会社 放熱部材

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005035864A (ja) 2002-10-15 2005-02-10 Kenichiro Miyahara 発光素子搭載用基板
JP2005191135A (ja) 2003-12-24 2005-07-14 Kawaguchiko Seimitsu Co Ltd 半導体パッケージ
JP2012080085A (ja) 2010-09-10 2012-04-19 Nichia Chem Ind Ltd 支持体及びそれを用いた発光装置
WO2018030486A1 (ja) 2016-08-10 2018-02-15 京セラ株式会社 電気素子搭載用パッケージ、アレイ型パッケージおよび電気装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003298204A (ja) * 2002-03-29 2003-10-17 Fujitsu Ltd 部品の実装構造
WO2008112265A1 (en) * 2007-03-13 2008-09-18 Cts Corporation Apparatus and method for temperature compensating an ovenized oscillator
US20090073713A1 (en) * 2007-09-07 2009-03-19 Glovatsky Andrew Z LED Multidimensional Printed Wiring Board Using Standoff Boards
US8355766B2 (en) * 2007-10-12 2013-01-15 Masimo Corporation Ceramic emitter substrate
US8821042B2 (en) 2011-07-04 2014-09-02 Sumitomo Electic Industries, Ltd. Optical module with lens assembly directly mounted on carrier by soldering and laser diode indirectly mounted on carrier through sub-mount

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005035864A (ja) 2002-10-15 2005-02-10 Kenichiro Miyahara 発光素子搭載用基板
JP2005191135A (ja) 2003-12-24 2005-07-14 Kawaguchiko Seimitsu Co Ltd 半導体パッケージ
JP2012080085A (ja) 2010-09-10 2012-04-19 Nichia Chem Ind Ltd 支持体及びそれを用いた発光装置
WO2018030486A1 (ja) 2016-08-10 2018-02-15 京セラ株式会社 電気素子搭載用パッケージ、アレイ型パッケージおよび電気装置

Also Published As

Publication number Publication date
CN117178353A (zh) 2023-12-05
EP4333044A1 (en) 2024-03-06
JPWO2022230731A1 (ja) 2022-11-03
EP4333044A4 (en) 2025-07-02
US20240213433A1 (en) 2024-06-27
WO2022230731A1 (ja) 2022-11-03

Similar Documents

Publication Publication Date Title
CN109564900B (zh) 电气元件搭载用封装体和阵列型封装体以及电气装置
JP4166611B2 (ja) 発光装置用パッケージ、発光装置
US11315844B2 (en) Electronic device mounting board, electronic package, and electronic module
CN106062946B (zh) 电子部件收纳用封装件以及电子装置
JP2008252129A (ja) 発光装置
JP4072084B2 (ja) 発光素子収納用パッケージおよび発光装置
JPWO2018216801A1 (ja) 電子部品搭載用基板、電子装置および電子モジュール
JP2012094679A (ja) 基板の製造方法
WO2020045480A1 (ja) 配線基板、電子装置および電子モジュール
JP7569885B2 (ja) 電子素子実装用基板、電子装置および電子モジュール
JP7587025B2 (ja) 基板、パッケージ、電子部品および発光装置。
JP4650436B2 (ja) 発光装置およびその製造方法
JP2014157949A (ja) 配線基板および電子装置
JP6626735B2 (ja) 電子部品搭載用基板、電子装置および電子モジュール
JP2012084786A (ja) Ｌｅｄパッケージ
JP4164006B2 (ja) 発光素子収納用パッケージおよび発光装置
JP7425037B2 (ja) 配線基板、電子装置および電子モジュール
JP4336136B2 (ja) 発光素子収納用パッケージおよび発光装置
JP4132039B2 (ja) 発光素子収納用パッケージおよび発光装置
JP4070195B2 (ja) 発光素子収納用パッケージ
JP6166194B2 (ja) 配線基板、電子装置および電子モジュール
JP2007227739A (ja) 電子部品収納用パッケージ及び電子部品装置
JP6258768B2 (ja) 配線基板および電子装置
JP7679479B2 (ja) 配線基板および電子装置
JP7652908B2 (ja) 電子素子実装用基板、電子装置および電子モジュール

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20231018

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240827

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20241004

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20241022

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20241107

R150 Certificate of patent or registration of utility model

Ref document number: 7587025

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150