[go: up one dir, main page]

JP7582161B2 - シリコンウェーハの評価方法及びシリコンウェーハの加工変質層除去方法 - Google Patents

シリコンウェーハの評価方法及びシリコンウェーハの加工変質層除去方法 Download PDF

Info

Publication number
JP7582161B2
JP7582161B2 JP2021185360A JP2021185360A JP7582161B2 JP 7582161 B2 JP7582161 B2 JP 7582161B2 JP 2021185360 A JP2021185360 A JP 2021185360A JP 2021185360 A JP2021185360 A JP 2021185360A JP 7582161 B2 JP7582161 B2 JP 7582161B2
Authority
JP
Japan
Prior art keywords
silicon
silicon wafer
processing
maximum depth
evaluating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021185360A
Other languages
English (en)
Other versions
JP2023072744A (ja
Inventor
佑宜 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to JP2021185360A priority Critical patent/JP7582161B2/ja
Priority to KR1020247015320A priority patent/KR20240101802A/ko
Priority to CN202280072025.5A priority patent/CN118176571A/zh
Priority to PCT/JP2022/037864 priority patent/WO2023084978A1/ja
Priority to TW111138936A priority patent/TW202336847A/zh
Publication of JP2023072744A publication Critical patent/JP2023072744A/ja
Application granted granted Critical
Publication of JP7582161B2 publication Critical patent/JP7582161B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01BMEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B11/00Measuring arrangements characterised by the use of optical techniques
    • G01B11/22Measuring arrangements characterised by the use of optical techniques for measuring depth
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01NINVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/62Systems in which the material investigated is excited whereby it emits light or causes a change in wavelength of the incident light
    • G01N21/63Systems in which the material investigated is excited whereby it emits light or causes a change in wavelength of the incident light optically excited
    • G01N21/65Raman scattering
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01NINVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84Systems specially adapted for particular applications
    • G01N21/88Investigating the presence of flaws or contamination
    • G01N21/95Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/9501Semiconductor wafers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002Preparing wafers
    • H01L21/02005Preparing bulk and homogeneous wafers
    • H01L21/02008Multistep processes
    • H01L21/0201Specific process step
    • H01L21/02013Grinding, lapping
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002Preparing wafers
    • H01L21/02005Preparing bulk and homogeneous wafers
    • H01L21/02008Multistep processes
    • H01L21/0201Specific process step
    • H01L21/02019Chemical etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304Mechanical treatment, e.g. grinding, polishing, cutting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10Measuring as part of the manufacturing process
    • H01L22/12Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01BMEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B2210/00Aspects not specifically covered by any group under G01B, e.g. of wheel alignment, caliper-like sensors
    • G01B2210/56Measuring geometric parameters of semiconductor structures, e.g. profile, critical dimensions or trench depth

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Health & Medical Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Biochemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Nuclear Medicine, Radiotherapy & Molecular Imaging (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Investigating, Analyzing Materials By Fluorescence Or Luminescence (AREA)

Description

本発明は、シリコンウェーハの評価方法及びシリコンウェーハの加工変質層除去方法に関する。
シリコンウェーハの製造において、スライシングやラッピングなどの研削機構で加工する工程は、反りや厚みなどのウェーハの形状を作り込むことを主な役割とする一方で、クラックや条痕などを生じて、加工による応力が残存した層である加工変質層(ダメージ)をベアのシリコンウェーハに残してしまう。これらの加工変質層は後工程であるエッチングや研磨によって除去を行うが、必要とされる取り代を実際にエッチングや研磨して品質を評価する以外に確認することが難しかった。例えば、特許文献1に記載されているようにアングルポリッシュからのSEM観察などが従来方法として挙げられるが、試料をウェーハのどの位置から切り出すかによったり、試料の前処理によって変化が生じてしまったり、また観察視野が狭いためにダメージが深い箇所を見逃してしまったりと正確に見積もることができなかった。よって特許文献1に記載された方法のように、単一的かつ局所的な採取方法は望ましくなかった。
一方で、ラマン分光法を用いて対象試料を非破壊で分析する手法が提案されている。
例えば、特許文献2には、顕微ラマン分光法においてウェーハの表面に付着した異物を分析する際に、対物レンズの焦点位置を分析対象試料の上方又は下方にずらすことにより高感度化する方法が記載されている。
特許文献3には、石英ルツボの表面及び結晶層、非結晶層のラマンスペクトルを測定し比較することにより継続使用の合否レベルを判断する方法が記載されている。
特許文献4には、ラマン散乱光のピークシフトにより、平坦面におけるテラスの幅を測定する方法が記載されている。
特許文献5には、SOS(シリコン・オン・サファイヤ)基板上のシリコン薄膜において、剥離、研磨後にラマン散乱光のピークシフト法を用いて、シリコン薄膜中の歪(ダメージ)を測定する方法や歪(ダメージ)とピークシフトの相関性が記載されている。
特許文献6には、SSOI(ストレイン・シリコン・オン・インシュレータ)基板上のシリコン薄膜において、ラマン分光法によるピークシフトを用いて、歪シリコン薄膜中の歪レベルを測定する方法が記載されている。
特開2003-062740号公報 特開2017-083369号公報 特開2019-119618号公報 特開2008-109012号公報 特開2011-138932号公報 特表2009-503907号公報
しかしながら、上記手法は、ベアのシリコンウェーハに残存する加工変質層の最大深さを正確に見積もることができる方法ではなかった。
そこで、ベアのシリコンウェーハに残存する加工変質層の最大深さを正確に見積もることができる評価方法の開発が望まれていた。
本発明は、上記問題を解決するためになされたものであり、ベアのシリコンウェーハに残存する加工変質層の最大深さを正確に見積もることができるシリコンウェーハの評価方法、及び加工変質層が残存するベアのシリコンウェーハから加工変質層を確実に除去できるシリコンウェーハの加工変質層除去方法を提供することを目的とする。
上記課題を解決するために、本発明では、シリコンウェーハの評価方法であって、
加工変質層が残存したベアのシリコンウェーハ面内の複数箇所で、ラマン分光顕微鏡を用いてシリコンの1次ラマンピーク位置を得ることと、
前記複数箇所で得た前記シリコンの1次ラマンピーク位置から、ピークシフトのヒストグラムを生成することと、
前記ヒストグラムから平均値Aと標準偏差Sとを算出することと、
前記平均値A及び前記標準偏差Sから、前記シリコンウェーハに残存する加工変質層の最大深さDを見積もること
を含むことを特徴とするシリコンウェーハの評価方法を提供する。
このような本発明のシリコンウェーハの評価方法であれば、ベアのシリコンウェーハ(特にラッピングや研削後のウェーハ)に残存する加工変質層の最大深さを正確に非破壊で見積もることができる。また、この見積もりに基づいて、過不足ないエッチング取り代及び/又は研磨取り代を決定することができる。
前記加工変質層の最大深さDを、A+3Sを指標として見積もることが好ましい。
上記指標を用いることにより、加工変質層の最大深さをより正確に見積もることができる。
例えば、表面粗さが100μm×100μm視野で1nm以上である前記シリコンウェーハを評価することができる。
評価対象は、加工変質層が残存したベアのシリコンウェーハであれば特に限定されないが、例えば、表面粗さが100μm×100μm視野で1nm以上であるシリコンウェーハを評価することができる。
前記ラマン分光顕微鏡で用いる光源波長を532nmとすることが好ましい。
光源波長を532nmとしてラマン分光顕微鏡を用いて得たシリコンの1次ラマンピーク位置に基づくヒストグラムに基づくことにより、加工変質層の最大深さDをより正確に見積もることができる。
前記平均値A及び前記標準偏差Sを算出するために前記シリコンの1次ラマンピーク位置を得る箇所を200箇所以上とすることが好ましい。
シリコンの一次ラマンピーク位置を得る箇所を200箇所以上とすることにより、加工変質層の最大深さDをより正確に見積もることができる。
また、本発明では、シリコンウェーハの加工変質層除去方法であって、
本発明のシリコンウェーハの評価方法によって見積もった最大深さDを超える取り代で、前記シリコンウェーハをエッチング及び/又は研磨に供することを特徴とするシリコンウェーハの加工変質層除去方法を提供する。
本発明のシリコンウェーハの評価方法によって見積もった最大深さDを超える取り代で、シリコンウェーハをエッチング及び/又は研磨に供することにより、ベアのシリコンウェーハに残存する加工変質層を確実に除去することができる。加工変質層を確実に除去することにより、例えばエッチング及び/又は研磨後の局所的光散乱(localize light scatter:LLS)欠陥の個数の規格を満たすシリコンウェーハを得ることができる。
以上のように、本発明のシリコンウェーハの評価方法であれば、ベアのシリコンウェーハに残存する加工変質層の最大深さを正確に見積もることができる。
また、本発明のシリコンウェーハの加工変質層除去方法であれば、加工変質層が残存するベアのシリコンウェーハから加工変質層を確実に除去することができる。また、必要以上の取り代とすることがなくなるので、生産性及び歩留まりの向上に寄与する。
本発明のシリコンウェーハの評価方法で用いるヒストグラムの一例である。 実施例1及び2、並びに比較例1及び2における研磨取り代と平均欠陥個数との関係を示すグラフである。
上述のように、ベアのシリコンウェーハに残存する加工変質層の最大深さを正確に見積もることができるシリコンウェーハの評価方法、及び加工変質層が残存するベアのシリコンウェーハから加工変質層を確実に除去できるシリコンウェーハの加工変質層除去方法の開発が求められていた。
本発明者らは、上記課題について鋭意検討を重ねた結果、加工変質層が残存したベアのシリコンウェーハ面内の複数箇所で、ラマン分光顕微鏡を用いてシリコンの1次ラマンピーク位置を得、複数箇所で得たシリコンの1次ラマンピーク位置からピークシフトのヒストグラムを生成し、生成したピークシフトのヒストグラムを正規分布であるとみなして平均値及び標準偏差を算出し、算出される平均値と標準偏差とに基いて加工変質層の最大深さDの見積もりを行うことにより、評価対象のベアのシリコンウェーハに残存する加工変質層の最大深さDを正確に見積もることができることを見出し、本発明を完成させた。
即ち、本発明は、シリコンウェーハの評価方法であって、
加工変質層が残存したベアのシリコンウェーハ面内の複数箇所で、ラマン分光顕微鏡を用いてシリコンの1次ラマンピーク位置を得ることと、
前記複数箇所で得た前記シリコンの1次ラマンピーク位置から、ピークシフトのヒストグラムを生成することと、
前記ヒストグラムから平均値Aと標準偏差Sとを算出することと、
前記平均値A及び前記標準偏差Sから、前記シリコンウェーハに残存する加工変質層の最大深さDを見積もること
を含むことを特徴とするシリコンウェーハの評価方法である。
また、本発明は、シリコンウェーハの加工変質層除去方法であって、
本発明のシリコンウェーハの評価方法によって見積もった最大深さDを超える取り代で、前記シリコンウェーハをエッチング及び/又は研磨に供することを特徴とするシリコンウェーハの加工変質層除去方法である。
以下、本発明について図面を参照しながら詳細に説明するが、本発明はこれらに限定されるものではない。
<シリコンウェーハの評価方法>
[評価対象のウェーハについて]
本発明のシリコンウェーハの評価方法で評価するシリコンウェーハは、加工変質層が残存したベアのシリコンウェーハである。より具体的には、エッチング以前の工程のベアシリコンウェーハであり、例えば、スライス後・ラッピング後・研削後などのベアのシリコンウェーハである。加工変質層とは、これらの加工による応力がシリコンウェーハに残存した層である。これを定量的に表現すると、例えば、表面粗さが100μm×100μm視野で1nm以上であるシリコンウェーハと表現することができる。なお、エッチングを行ってしまうと、ダメージ深さを見積もるのに必要な加工変質層が除去されてしまうことから、エッチング後のウェーハは望ましくない。
[測定について]
本発明では、加工変質層が残存したベアのシリコンウェーハ面内の複数箇所で、ラマン分光顕微鏡を用いてシリコンの1次ラマンピーク位置を得る。
例えば、光源波長532nmのレーザーラマン分光顕微鏡を用いて得たスペクトルから、シリコンの1次ラマンピーク位置(520cm-1付近)をローレンツ関数によってフィッティングすることで求め、そのピークシフト値を1箇所のデータとすることができる。
本発明の研究において、遊離砥粒スライス・固定砥粒スライス・ラッピング・砥石による研削など種々の加工を行った後のベアのシリコンウェーハを1000箇所についてピークシフト値を測定したところ、標準偏差Sが小さいもので0.031cm-1であった。180箇所以上の測定点であれば、この数値を信頼度99%で区間±0.005cm-1で得ることができる。測定点を200箇所以上とすることにより、この数値をより高い信頼度で得ることができる。
[ヒストグラムの生成、並びに平均値A及び標準偏差Sの算出について]
本発明のシリコンウェーハの評価方法では、評価対象のベアのシリコンウェーハの複数箇所で得たシリコンの1次ラマンピーク位置から、ピークシフトのヒストグラムを生成し、生成したヒストグラムから平均値Aと標準偏差Sとを算出する。
図1に、本発明のシリコンウェーハの評価方法において得ることができるピークシフトのヒストグラムの一例を実線で示す。また、このヒストグラムを正規分布に近似したものを破線で示す。
例えば実線のピークシフトのヒストグラムを破線で示す正規分布とみなして、この正規分布から平均値Aと標準偏差Sとを算出することができる。図1のピークシフトのヒストグラムでは、平均値Aが0.989cm-1であり、標準偏差Sが0.030cm-1である。
[加工変質層の最大深さDの見積もりについて]
本発明のシリコンウェーハの評価方法では、以上のようにして算出した平均値A及び標準偏差Sから、シリコンウェーハに残存する加工変質層の最大深さDを見積もる。
例えば、加工変質層の最大深さDをA+3Sを指標として見積もることが好ましい。
より具体的には、加工変質層の最大深さDを、指標A+3S及び係数Kを用いて、式:D=K×(A+3S)で見積もることが好ましい。
ここで、係数Kは、使用する測定器の機差や求められるウェーハ表面の局所的光散乱(LLS)欠陥数などによって異なる係数であり、例えば経験及び/又は実験で定めることができる。
以上に説明したピークシフトのヒストグラムから算出した平均値A及び標準偏差Sから、評価対象であるベアのシリコンウェーハに残存する加工変質層の最大深さDを見積もることにより、残存する加工変質層を確実に除去することができる適切な取り代を決定することができる。
一方、アングルポリッシュやTEMなどの局所観察、及び特許文献5の実施例などは、ピークシフトのヒストグラムを生成できるだけの箇所での測定を行うものではなく、このヒストグラムから数点測定を行うことに等しい。このような測定では、加工変質層の最大深さDを見積もることは確率的に難しい。
<シリコンウェーハの加工変質層除去方法>
本発明のシリコンウェーハの加工変質層除去方法では、本発明のシリコンウェーハの評価方法によって見積もった最大深さDを超える取り代で、シリコンウェーハをエッチング及び/又は研磨に供する。
これにより、ベアのシリコンウェーハに残存する加工変質層を確実に除去することができる。そして、加工変質層を確実に除去することにより、例えばエッチング及び/又は研磨後の局所的光散乱(LLS)欠陥の個数の規格を満たすシリコンウェーハを得ることができる。
本発明のシリコンウェーハの評価方法によって見積もった最大深さDを超える取り代を達成できれば、複数の加工を併用しても構わない。
一方、見積った最大深さDを超えれば、必要以上の取り代で加工を施すことがないので、ウェーハの生産性や歩留まりを向上することができる。
以下、実施例及び比較例を用いて本発明を具体的に説明するが、本発明はこれらに限定されるものではない。
<実施例1及び2並びに比較例1及び2>
[ウェーハについて]
評価対象のウェーハとして、直径300mmのP型シリコン単結晶から、1000番手での遊離砥粒方式で切断したサンプルウェーハAと、1500番手でのラッピングを行ったサンプルウェーハBとをそれぞれ10枚用意した。
サンプルウェーハAの表面粗さの平均は、100μm×100μm視野で351nmであった。サンプルウェーハBの表面粗さの平均は、100μm×100μm視野で226nmであった。
[測定及びヒストグラムの生成]
上記のサンプルウェーハAから3枚を抜き出し、ウェーハ面内の合計で200箇所で、ラマン分光顕微鏡を用いてシリコンの1次ラマンピーク位置を得た。用いた光源波長は、532nmとした。同様の手順で、サンプルウェーハBについても、合計で200箇所でのシリコンの一次ラマンピーク位置を得た。
合計200箇所で得たシリコンの1次ラマンピーク位置から、サンプルウェーハA及びBのそれぞれのピークシフトのヒストグラムを生成した。
次いで、生成したヒストグラムから、平均値Aと標準偏差Sとを算出した。結果、遊離砥粒スライスを行ったサンプルウェーハAでは、平均値A=1.021cm-1であり、標準偏差S=0.052cm-1であった。また、ラッピングを行ったサンプルウェーハBでは、平均値A=0.784cm-1であり、標準偏差S=0.042cm-1であった。
[加工変質層の最大深さDの見積もり]
2000番手の研削砥石にて平面研削を行った参考ウェーハを準備した。準備した参考ウェーハについて、サンプルウェーハA及びBに対して行ったのと同様の手順で、面内の合計200箇所でシリコンの1次ラマンピーク位置を得、合計200箇所で得たシリコンの1次ラマンピーク位置からピークシフトのヒストグラムを生成した。生成したヒストグラムから平均値A0と標準偏差S0とを算出した。平均値A0は0.381cm-1であり、標準偏差S0は0.065cm-1であった。
次に、参考ウェーハの研削した面を、厚さ0.5μmづつ研磨した。
研磨機は不二越機械工業のDSP-20Bに発泡ポリウレタンパッドを貼り、キャリアはチタン基板にインサートとしてガラス繊維にエポキシ樹脂を含浸したFRPを用いたもの、スラリーは平均粒径35nmのシリカ砥粒含有したKOHベースのものを用いた。
0.5μm研磨した毎に、研磨面の局所的光散乱(LLS)欠陥個数を、KLA製パーティクル測定器SP1で測定した。その都度測定した粒径サイズ500nm以上の局所的光散乱(LLS)欠陥個数が10個を下回ったときの合計取り代をD0とした。合計取り代D0は8.6μmであった。
以上で求めたA0、S0及びD0を用い、式:K=D0/(A0+3S0)から、係数Kを算出した。係数Kは14.9μm/cm-1であった。
サンプルウェーハA及びBの加工変質層の最大深さDを、上記平均値A、標準偏差S及び係数Kを用い、式:D=K×(A+3S)から見積もった。
その結果、遊離砥粒スライスを行ったサンプルウェーハAの加工変質層の最大深さDは、D=17.5μmと見積もられた。また、ラッピングを行ったサンプルウェーハBの加工変質層の最大深さDは、D=13.6μmであると見積もられた。そこで、以下に説明するように、研磨取り代をふって研磨を行い、洗浄後のパーティクル測定器SP1で500nm以上の局所的光散乱(LLS)欠陥の個数を測定し、10枚の平均欠陥個数を確認した。
(実施例1)
実施例1では、サンプルウェーハAに対し、先に見積もった加工変質層の最大深さD(D=17.5μm)を超える18μm、20μm及び22μmの取り代でそれぞれ研磨を行った。研磨条件は、係数Kを求めるための研磨条件と同じにした。
(比較例1)
比較例1では、サンプルウェーハAに対し、先に見積もった加工変質層の最大深さD(D=17.5μm)以下である12μm、14μm及び16μmの取り代でそれぞれ研磨を行った。研磨条件は、係数Kを求めるための研磨条件と同じにした。
(実施例2)
実施例2では、サンプルウェーハBに対し、先に見積もった加工変質層の最大深さD(D=13.6μm)を超える14μm、16μm、18μm、20μm及び22μmの取り代でそれぞれ研磨を行った。研磨条件は、係数Kを求めるための研磨条件と同じにした。
(比較例2)
比較例2では、サンプルウェーハBに対し、先に見積もった加工変質層の最大深さD(D=13.6μm)以下である10μm及び12μm取り代でそれぞれ研磨を行った。研磨条件は、係数Kを求めるための研磨条件と同じにした。
図2に、実施例1及び2並びに比較例1及び2における研磨取り代と平均欠陥個数との関係をグラフとして示す。
図2の四角のプロット及び実線のグラフから明らかなように、遊離砥粒スライスを行ったサンプルウェーハAに対して、見積もった加工変質層の最大深さD(D=17.5μm)を超える取り代で研磨を行った実施例1では、平均欠陥個数が、規格である10以下を達成した。一方、サンプルウェーハAに対して、見積もった加工変質層の最大深さD(D=17.5μm)以下の取り代で研磨を行った比較例1では、平均欠陥個数が、規格である10以下を達成することができなかった。
また、図2の丸のプロット及び破線のグラフから明らかなように、ラッピングを行ったサンプルウェーハBに対して、見積もった加工変質層の最大深さD(D=13.6μm)を超える取り代で研磨を行った実施例2では、平均欠陥個数が、規格である10以下を達成した。一方、サンプルウェーハBに対して、見積もった加工変質層の最大深さD(D=13.6μm)以下の取り代で研磨を行った比較例2では、平均欠陥個数が、規格である10以下を達成することができなかった。
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。

Claims (6)

  1. シリコンウェーハの評価方法であって、
    加工変質層が残存したベアのシリコンウェーハ面内の複数箇所で、ラマン分光顕微鏡を用いてシリコンの1次ラマンピーク位置を得ることと、
    前記複数箇所で得た前記シリコンの1次ラマンピーク位置から、ピークシフトのヒストグラムを生成することと、
    前記ヒストグラムから平均値Aと標準偏差Sとを算出することと、
    前記平均値A及び前記標準偏差Sから、前記シリコンウェーハに残存する加工変質層の最大深さDを見積もること
    を含むことを特徴とするシリコンウェーハの評価方法。
  2. 前記加工変質層の最大深さDを、A+3Sを指標として見積もることを特徴とする請求項1に記載のシリコンウェーハの評価方法。
  3. 表面粗さが100μm×100μm視野で1nm以上である前記シリコンウェーハを評価することを特徴とする請求項1又は2に記載のシリコンウェーハの評価方法。
  4. 前記ラマン分光顕微鏡で用いる光源波長を532nmとすることを特徴とする請求項1~3のいずれか1項に記載のシリコンウェーハの評価方法。
  5. 前記平均値A及び前記標準偏差Sを算出するために前記シリコンの1次ラマンピーク位置を得る箇所を200箇所以上とすることを特徴とする請求項1~4のいずれか1項に記載のシリコンウェーハの評価方法。
  6. シリコンウェーハの加工変質層除去方法であって、
    請求項1~5のいずれか1項に記載のシリコンウェーハの評価方法によって見積もった最大深さDを超える取り代で、前記シリコンウェーハをエッチング及び/又は研磨に供することを特徴とするシリコンウェーハの加工変質層除去方法。
JP2021185360A 2021-11-15 2021-11-15 シリコンウェーハの評価方法及びシリコンウェーハの加工変質層除去方法 Active JP7582161B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2021185360A JP7582161B2 (ja) 2021-11-15 2021-11-15 シリコンウェーハの評価方法及びシリコンウェーハの加工変質層除去方法
KR1020247015320A KR20240101802A (ko) 2021-11-15 2022-10-11 실리콘 웨이퍼의 평가방법 및 실리콘 웨이퍼의 가공변질층 제거방법
CN202280072025.5A CN118176571A (zh) 2021-11-15 2022-10-11 硅晶圆的评价方法及硅晶圆的加工变质层去除方法
PCT/JP2022/037864 WO2023084978A1 (ja) 2021-11-15 2022-10-11 シリコンウェーハの評価方法及びシリコンウェーハの加工変質層除去方法
TW111138936A TW202336847A (zh) 2021-11-15 2022-10-14 矽晶圓的評價方法及矽晶圓的加工變質層去除方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021185360A JP7582161B2 (ja) 2021-11-15 2021-11-15 シリコンウェーハの評価方法及びシリコンウェーハの加工変質層除去方法

Publications (2)

Publication Number Publication Date
JP2023072744A JP2023072744A (ja) 2023-05-25
JP7582161B2 true JP7582161B2 (ja) 2024-11-13

Family

ID=86335679

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021185360A Active JP7582161B2 (ja) 2021-11-15 2021-11-15 シリコンウェーハの評価方法及びシリコンウェーハの加工変質層除去方法

Country Status (5)

Country Link
JP (1) JP7582161B2 (ja)
KR (1) KR20240101802A (ja)
CN (1) CN118176571A (ja)
TW (1) TW202336847A (ja)
WO (1) WO2023084978A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102023129379A1 (de) 2022-11-07 2024-05-08 Aoyama Seisakusho Co., Ltd Metallelement, Verbindungsstruktur zwischen Metallelement und Metallplatte, Verbindungsstruktur zwischen Metallelement und Platten aus ungleichem Material die aus Harz, Metall und dergleichen hergestellt sind, verbundener Artikel und Verfahren zum Herstellen eines verbundenen Artikels
KR20250073791A (ko) * 2023-11-20 2025-05-27 주식회사 쎄닉 웨이퍼 평가 방법, 및 이를 이용한 웨이퍼

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001358099A (ja) 2000-06-13 2001-12-26 Sumitomo Osaka Cement Co Ltd シリコンウエハの高速鏡面研磨方法
JP2004296912A (ja) 2003-03-27 2004-10-21 Kyocera Corp ウェハ支持基板
JP2010124006A (ja) 1999-01-06 2010-06-03 Tokyo Seimitsu Co Ltd 平面加工装置及び方法
JP2010135382A (ja) 2008-12-02 2010-06-17 Hitachi Cable Ltd Iii族窒化物半導体基板の製造方法、及びiii族窒化物半導体基板

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08114548A (ja) * 1994-10-18 1996-05-07 Sony Corp 結晶性評価方法
JP2003062740A (ja) 2001-08-22 2003-03-05 Shin Etsu Handotai Co Ltd 鏡面ウェーハの製造方法
KR20080033341A (ko) 2005-08-03 2008-04-16 엠이엠씨 일렉트로닉 머티리얼즈, 인크. 스트레인드 실리콘 층 내에 개선된 결정화도를 갖는스트레인드 실리콘 온 인슐레이터 구조
JP2008109012A (ja) 2006-10-27 2008-05-08 Covalent Materials Corp 半導体ウェーハの評価方法および評価装置
JP5643509B2 (ja) 2009-12-28 2014-12-17 信越化学工業株式会社 応力を低減したsos基板の製造方法
JP6107915B1 (ja) 2015-10-30 2017-04-05 株式会社Sumco 顕微ラマン分光分析装置による分析方法
JP6831764B2 (ja) * 2017-09-26 2021-02-17 クアーズテック株式会社 化合物半導体基板の評価方法、およびこれを用いた化合物半導体基板の製造方法
JP2019119618A (ja) 2017-12-28 2019-07-22 株式会社Sumco シリカガラスルツボの評価方法、シリカガラスルツボ、シリコン単結晶の引き上げ装置およびシリコン単結晶の製造方法
JP7617788B2 (ja) * 2021-03-25 2025-01-20 ノリタケ株式会社 ウェハ研磨方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010124006A (ja) 1999-01-06 2010-06-03 Tokyo Seimitsu Co Ltd 平面加工装置及び方法
JP2001358099A (ja) 2000-06-13 2001-12-26 Sumitomo Osaka Cement Co Ltd シリコンウエハの高速鏡面研磨方法
JP2004296912A (ja) 2003-03-27 2004-10-21 Kyocera Corp ウェハ支持基板
JP2010135382A (ja) 2008-12-02 2010-06-17 Hitachi Cable Ltd Iii族窒化物半導体基板の製造方法、及びiii族窒化物半導体基板

Also Published As

Publication number Publication date
JP2023072744A (ja) 2023-05-25
TW202336847A (zh) 2023-09-16
WO2023084978A1 (ja) 2023-05-19
KR20240101802A (ko) 2024-07-02
CN118176571A (zh) 2024-06-11

Similar Documents

Publication Publication Date Title
Chen et al. Study of damage and stress induced by backgrinding in Si wafers
Esmaeilzare et al. Investigation of subsurface damages and surface roughness in grinding process of Zerodur® glass–ceramic
JP7582161B2 (ja) シリコンウェーハの評価方法及びシリコンウェーハの加工変質層除去方法
CN103163154B (zh) 一种硬脆性高精元件亚表面损伤程度的表征方法
JP5862492B2 (ja) 半導体ウェーハの評価方法及び製造方法
CN109968186B (zh) 基于光谱的化学机械抛光在线终点检测方法
Haapalinna et al. Rotational grinding of silicon wafers—sub-surface damage inspection
JP2001196334A (ja) 多数の半導体ウェーハの製造法
WO2013133030A1 (ja) スクライビングホイール及びその製造方法
EP3904825B1 (en) Semiconductor wafer evaluation method and semiconductor wafer production method
Lakhdari et al. Relationship between subsurface damage depth and breaking strength for brittle materials
WO2023026948A1 (ja) GaN基板の表面加工方法およびGaN基板の製造方法
JP4420023B2 (ja) 半導体ウェーハの測定方法、その製造工程の管理方法、及び半導体ウェーハの製造方法
JP7457896B2 (ja) 加工変質層の評価方法及び評価システム
JP4400331B2 (ja) ウエーハの形状評価方法及び管理方法
CN105593983B (zh) 测量晶片的损伤的深度的方法
CN112714947B (zh) 用于制造具有受控尺寸的半导体晶片特征的系统及方法
JP7300248B2 (ja) SiCウェハ及びSiCウェハの製造方法
TWI742711B (zh) 單結晶矽的氧濃度或碳濃度的測定方法
WO2025057771A1 (ja) 適切なプロセス量の推定方法
Dojima et al. Non-Destructive Quantification of In-Plane Depth Distribution of Sub-Surface Damage on 4H-SiC Wafers Using Laser Light Scattering
KR20100033084A (ko) 실리콘 에피층 내에 존재하는 결함 분석 방법
JPH0529422A (ja) 素子ウエハの有効平坦度推定方法
Liao et al. Effects of Chip Load on Phase Transformation and Residual Stress in Silicon Grinding
Wu et al. Experimental Investigation of Ultra-Thin Silicon Wafers Warpage

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221011

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20231017

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20241001

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20241014

R150 Certificate of patent or registration of utility model

Ref document number: 7582161

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150