JP7413901B2

JP7413901B2 - light emitting element

Info

Publication number: JP7413901B2
Application number: JP2020066770A
Authority: JP
Inventors: 晋吉本
Original assignee: Sumitomo Electric Industries Ltd
Current assignee: Sumitomo Electric Industries Ltd
Priority date: 2020-04-02
Filing date: 2020-04-02
Publication date: 2024-01-16
Anticipated expiration: 2040-04-02
Also published as: JP2021163919A

Description

本開示は、発光素子に関するものである。 The present disclosure relates to a light emitting device.

ＧａＡｓ（ガリウム砒素）製の基板上に井戸層であるＡｌＩｎＧａＡｓ（アルミニウムインジウムガリウム砒素）層とバリア層であるＡｌＧａＡｓ（アルミニウムガリウム砒素）層とを含む量子井戸構造を形成し、適切な電極を形成することによって発光素子を得ることができる（たとえば、非特許文献１参照）。非特許文献１では、１５６μＡの閾値電流で波長８５０ｎｍのレーザ光を出射する発光素子が報告されている。 A quantum well structure including an AlInGaAs (aluminum indium gallium arsenide) layer as a well layer and an AlGaAs (aluminum gallium arsenide) layer as a barrier layer is formed on a substrate made of GaAs (gallium arsenide), and appropriate electrodes are formed. A light emitting element can be obtained by this (for example, see Non-Patent Document 1). Non-Patent Document 1 reports a light emitting element that emits laser light with a wavelength of 850 nm at a threshold current of 156 μA.

Ｊ．Ｋｏ，ｅｔａｌ．、“ＡｌＩｎＧａＡｓ／ＡｌＧａＡｓｓｔｒａｉｎｅｄ－ｌａｙｅｒ８５０ｎｍｖｅｒｔｉｃａｌ－ｃａｖｉｔｙｌａｓｅｒｓｗｉｔｈｖｅｒｙｌｏｗｔｈｒｅｓｈｏｌｄｓ”、ＥｌｅｃｔｒｏｎｉｃｓＬｅｔｔｅｒｓ、Ｖｏｌ．３３、Ｎｏ．１８、２８ｔｈＡｕｇｕｓｔ１９９７、ｐ．１５５０－１５５１J. Ko, et al. , “AlInGaAs/AlGaAs strained-layer 850 nm vertical-cavity lasers with very low thresholds”, Electronics Letters, Vol. 33, No. 18, 28th August 1997, p. 1550-1551

上記のような量子井戸構造を有する発光素子では、通電によって短時間で発光強度が低下し、故障に至る場合がある。そこで、ＡｌＩｎＧａＡｓ製の井戸層とＡｌＧａＡｓ製のバリア層とを含む量子井戸構造を有する発光素子の寿命を長くすることができる発光素子を提供することを目的の１つとする。 In a light-emitting element having a quantum well structure as described above, the emission intensity decreases in a short period of time due to energization, which may lead to failure. One of the objects of the present invention is to provide a light emitting element having a quantum well structure including a well layer made of AlInGaAs and a barrier layer made of AlGaAs, which can extend the life of the light emitting element.

本開示に従った発光素子は、第１の導電型を有する第１のＩＩＩ－Ｖ族化合物半導体層と、第１のＩＩＩ－Ｖ族化合物半導体層上に配置され、量子井戸構造を含む発光層と、発光層上に配置され、第１の導電型とは異なる第２の導電型を有する第２のＩＩＩ－Ｖ族化合物半導体層と、第１のＩＩＩ－Ｖ族化合物半導体層上に配置される第１電極と、第２のＩＩＩ－Ｖ族化合物半導体層上に配置される第２電極と、を備える。量子井戸構造は、交互に積層される井戸層とバリア層とを含む。井戸層を構成する材料は、Ａｌ_ｘＩｎ_ｙＧａ_{１－ｘ－ｙ}Ａｓの組成式で表され、０＜ｘ≦１および０＜ｙ≦１を満たす。バリア層を構成する材料は、Ａｌ_ｚＧａ_１－ｚＡｓの組成式で表され、０＜ｚ≦１を満たす。井戸層におけるＡｌ（アルミニウム）の比率ｘと、バリア層におけるＡｌの比率ｚとの差の絶対値が０．０５以下である。 A light emitting device according to the present disclosure includes a first group III-V compound semiconductor layer having a first conductivity type, and a light emitting layer disposed on the first group III-V compound semiconductor layer and including a quantum well structure. a second III-V compound semiconductor layer disposed on the light-emitting layer and having a second conductivity type different from the first conductivity type; and a second III-V compound semiconductor layer disposed on the first III-V compound semiconductor layer. and a second electrode disposed on the second III-V compound semiconductor layer. The quantum well structure includes well layers and barrier layers that are alternately stacked. The material constituting the well layer is represented by the composition formula Al _x In _y Ga _1-xy As, and satisfies 0<x≦1 and 0<y≦1. The material constituting the barrier layer is represented by the composition formula Al _z Ga _1-z As, and satisfies 0<z≦1. The absolute value of the difference between the Al (aluminum) ratio x in the well layer and the Al ratio z in the barrier layer is 0.05 or less.

上記発光素子によれば、ＡｌＩｎＧａＡｓ製の井戸層とＡｌＧａＡｓ製のバリア層とを含む量子井戸構造を有する発光素子の寿命を長くすることができる。 According to the light emitting device, the life of the light emitting device having a quantum well structure including a well layer made of AlInGaAs and a barrier layer made of AlGaAs can be extended.

図１は、実施の形態１における発光素子の構造を示す概略断面図である。FIG. 1 is a schematic cross-sectional view showing the structure of a light emitting element in Embodiment 1. 図２は、量子井戸構造の構造を示す概略断面図である。FIG. 2 is a schematic cross-sectional view showing the structure of a quantum well structure. 図３は、量子井戸構造の厚さ方向におけるＡｌの濃度およびＩｎの濃度を示す模式図である。FIG. 3 is a schematic diagram showing the Al concentration and In concentration in the thickness direction of the quantum well structure. 図４は、実施の形態１における発光素子の製造方法の概略を示すフローチャートである。FIG. 4 is a flowchart showing an outline of a method for manufacturing a light emitting element in the first embodiment. 図５は、実施の形態１における発光素子の製造方法を説明するための概略断面図である。FIG. 5 is a schematic cross-sectional view for explaining a method of manufacturing a light emitting element in Embodiment 1. 図６は、実施の形態１における発光素子の製造方法を説明するための概略断面図である。FIG. 6 is a schematic cross-sectional view for explaining a method of manufacturing a light emitting element in Embodiment 1. 図７は、実施の形態１における発光素子の製造方法を説明するための概略断面図である。FIG. 7 is a schematic cross-sectional view for explaining the method for manufacturing the light emitting element in the first embodiment. 図８は、実施の形態２における発光素子の構造を示す概略断面図である。FIG. 8 is a schematic cross-sectional view showing the structure of a light emitting element in the second embodiment. 図９は、量子井戸構造の構造を示す概略断面図である。FIG. 9 is a schematic cross-sectional view showing the structure of the quantum well structure.

［本願発明の実施形態の説明］
最初に本開示の実施態様を列記して説明する。本開示の発光素子は、第１の導電型を有する第１のＩＩＩ－Ｖ族化合物半導体層と、第１のＩＩＩ－Ｖ族化合物半導体層上に配置され、量子井戸構造を含む発光層と、発光層上に配置され、第１の導電型とは異なる第２の導電型を有する第２のＩＩＩ－Ｖ族化合物半導体層と、第１のＩＩＩ－Ｖ族化合物半導体層上に配置される第１電極と、第２のＩＩＩ－Ｖ族化合物半導体層上に配置される第２電極と、を備える。量子井戸構造は、交互に積層される井戸層とバリア層とを含む。井戸層を構成する材料は、Ａｌ_ｘＩｎ_ｙＧａ_{１－ｘ－ｙ}Ａｓの組成式で表され、０＜ｘ≦１および０＜ｙ≦１を満たす。バリア層を構成する材料は、Ａｌ_ｚＧａ_１－ｚＡｓの組成式で表され、０＜ｚ≦１を満たす。井戸層におけるＡｌの比率ｘと、バリア層におけるＡｌの比率ｚとの差の絶対値が０．０５以下である。 [Description of embodiments of the present invention]
First, embodiments of the present disclosure will be listed and described. A light emitting device of the present disclosure includes a first III-V compound semiconductor layer having a first conductivity type, a light emitting layer disposed on the first III-V compound semiconductor layer and including a quantum well structure; a second III-V compound semiconductor layer disposed on the light emitting layer and having a second conductivity type different from the first conductivity type; and a second III-V compound semiconductor layer disposed on the first III-V compound semiconductor layer. and a second electrode disposed on the second III-V compound semiconductor layer. The quantum well structure includes well layers and barrier layers that are alternately stacked. The material constituting the well layer is represented by the composition formula Al _x In _y Ga _1-xy As, and satisfies 0<x≦1 and 0<y≦1. The material constituting the barrier layer is represented by the composition formula Al _z Ga _1-z As, and satisfies 0<z≦1. The absolute value of the difference between the Al ratio x in the well layer and the Al ratio z in the barrier layer is 0.05 or less.

本発明者は、通電によって短時間で発光強度が低下する原因およびその対策について検討した。その結果、以下のような知見を得て、本開示に想到した。井戸層を構成する材料におけるＡｌの比率（モル比）と、バリア層を構成する材料におけるＡｌの比率（モル比）とに差があると、井戸層の厚さ方向においてＡｌの濃度（モル％）が均一とならず、局所的にＡｌの濃度（モル％）が低くなる領域が形成される場合がある。このような場合、発光素子への通電によって、当該領域にＩｎ原子が移動し、局所的にバンドギャップが小さい領域が形成される。バンドギャップが小さい領域にキャリアが集中することで、発光素子の劣化が加速度的に進行してしまう。その結果、短時間で発光素子の発光強度が低下し、故障に至ってしまう。 The present inventor investigated the cause of the decrease in luminescence intensity in a short period of time due to energization and the countermeasures therefor. As a result, we obtained the following findings and came up with the present disclosure. If there is a difference between the ratio (molar ratio) of Al in the material constituting the well layer and the ratio (molar ratio) of Al in the material constituting the barrier layer, the concentration of Al (mole%) in the thickness direction of the well layer will increase. ) is not uniform, and regions may be formed where the Al concentration (mol %) is locally low. In such a case, when the light emitting element is energized, In atoms move to the region, forming a region with a locally small band gap. When carriers concentrate in a region where the band gap is small, the deterioration of the light emitting element progresses at an accelerated pace. As a result, the light emission intensity of the light emitting element decreases in a short period of time, leading to failure.

本開示の発光素子における量子井戸構造では、井戸層を構成する材料が、Ａｌ_ｘＩｎ_ｙＧａ_{１－ｘ－ｙ}Ａｓの組成式で表され、０＜ｘ≦１および０＜ｙ≦１を満たす。バリア層を構成する材料が、Ａｌ_ｚＧａ_１－ｚＡｓの組成式で表され、０＜ｚ≦１を満たす。井戸層におけるＡｌの比率ｘと、バリア層におけるＡｌの比率ｚとの差の絶対値が０．０５以下である。井戸層におけるＡｌの比率ｘおよびバリア層におけるＡｌの比率ｚが上記関係を有する程度にまで、比率ｘと比率ｚとの差を小さくすることで、井戸層において局所的にＡｌの濃度（モル％）が低くなる領域が形成され難くなり、Ｉｎ原子の移動を低減することができる。その結果、発光素子の発光強度を低下し難くすることができる。したがって、本開示の発光素子によれば、ＡｌＩｎＧａＡｓ製の井戸層とＡｌＧａＡｓ製のバリア層とを含む量子井戸構造を有する発光素子の寿命を長くすることができる。 In the quantum well structure in the light emitting device of the present disclosure, the material constituting the well layer is represented by the composition formula Al _x In _y Ga _1-x-y As, and satisfies 0<x≦1 and 0<y≦1. . The material constituting the barrier layer is represented by the composition formula Al _z Ga _1-z As, and satisfies 0<z≦1. The absolute value of the difference between the Al ratio x in the well layer and the Al ratio z in the barrier layer is 0.05 or less. By reducing the difference between the ratio x and the ratio z to such an extent that the ratio x of Al in the well layer and the ratio z of Al in the barrier layer have the above relationship, the concentration of Al (mol% ) is less likely to be formed, and the movement of In atoms can be reduced. As a result, the emission intensity of the light emitting element can be made difficult to decrease. Therefore, according to the light emitting device of the present disclosure, the life of a light emitting device having a quantum well structure including a well layer made of AlInGaAs and a barrier layer made of AlGaAs can be extended.

上記発光素子において、第１のＩＩＩ－Ｖ族化合物半導体層は、量子井戸構造からの光を反射する第１反射層を含んでもよい。第２のＩＩＩ－Ｖ族化合物半導体層は、量子井戸構造からの光を反射する第２反射層を含んでもよい。このような構成を採用することで、厚さ方向に発光素子からの光を出射することができる。 In the light emitting device, the first III-V compound semiconductor layer may include a first reflective layer that reflects light from the quantum well structure. The second III-V compound semiconductor layer may include a second reflective layer that reflects light from the quantum well structure. By employing such a configuration, light from the light emitting element can be emitted in the thickness direction.

上記発光素子において、厚さ方向において、第１のＩＩＩ－Ｖ族化合物半導体層から見て、発光層とは反対側に配置される基板をさらに備えてもよい。基板を構成する材料は、ＧａＡｓ（ガリウム砒素）であってもよい。井戸層を構成する材料は、Ａｌ_ｘＩｎ_ｙＧａ_{１－ｘ－ｙ}Ａｓの組成式で表され、０＜ｘ≦１および０＜ｙ＜０．３を満たしてもよい。このような構成を採用することで、基板と井戸層との間の格子定数の差に起因する井戸層の結晶性の悪化を抑制することができる。 The light emitting device may further include a substrate disposed on the opposite side of the light emitting layer when viewed from the first III-V compound semiconductor layer in the thickness direction. The material constituting the substrate may be GaAs (gallium arsenide). The material constituting the well layer is represented by the composition formula Al _x In _y Ga _1-xy As, and may satisfy 0<x≦1 and 0<y<0.3. By employing such a configuration, deterioration of the crystallinity of the well layer due to a difference in lattice constant between the substrate and the well layer can be suppressed.

上記発光素子において、厚さ方向において、第１のＩＩＩ－Ｖ族化合物半導体層から見て、発光層とは反対側に配置される基板をさらに備えてもよい。基板を構成する材料は、ＩｎＰ（インジウムリン）であってもよい。井戸層を構成する材料は、Ａｌ_ｘＩｎ_ｙＧａ_{１－ｘ－ｙ}Ａｓの組成式で表され、０＜ｘ≦１および０．４＜ｙ＜０．６を満たしてもよい。このような構成を採用することで、基板と井戸層との間の格子定数の差に起因する井戸層の結晶性の悪化を抑制することができる。 The light emitting device may further include a substrate disposed on the opposite side of the light emitting layer when viewed from the first III-V compound semiconductor layer in the thickness direction. The material constituting the substrate may be InP (indium phosphide). The material constituting the well layer is represented by the composition formula Al _x In _y Ga _1-xy As, and may satisfy 0<x≦1 and 0.4<y<0.6. By employing such a configuration, deterioration of the crystallinity of the well layer due to a difference in lattice constant between the substrate and the well layer can be suppressed.

［本願発明の実施形態の詳細］
次に、本開示に係る発光素子の実施の形態を、以下に図面を参照しつつ説明する。なお、以下の図面において同一または相当する部分には同一の参照番号を付しその説明は繰返さない。 [Details of embodiments of the claimed invention]
Next, embodiments of a light emitting device according to the present disclosure will be described below with reference to the drawings. In the following drawings, the same or corresponding parts are given the same reference numerals and the description thereof will not be repeated.

（実施の形態１）
図１は、実施の形態１における発光素子の構造を示す概略断面図である。図１において、Ｚ軸方向は厚さ方向である。図１を参照して、実施の形態１における発光素子１は、基板１０と、ＤＢＲ（ＤｉｓｔｒｉｂｕｔｅｄＢｒａｇｇＲｅｆｌｅｃｔｏｒ）６１と、第１バッファ層６２と、第１のＩＩＩ－Ｖ族化合物半導体層２０と、発光層３０と、第２のＩＩＩ－Ｖ族化合物半導体層４０と、第１電極５１と、第２電極５２と、を備える。 (Embodiment 1)
FIG. 1 is a schematic cross-sectional view showing the structure of a light emitting element in Embodiment 1. In FIG. 1, the Z-axis direction is the thickness direction. Referring to FIG. 1, light emitting element 1 in Embodiment 1 includes a substrate 10, a DBR (Distributed Bragg Reflector) 61, a first buffer layer 62, a first III-V group compound semiconductor layer 20, It includes a light emitting layer 30, a second III-V compound semiconductor layer 40, a first electrode 51, and a second electrode 52.

基板１０を構成する材料は、ＩＩＩ－Ｖ族化合物半導体である。本実施の形態では、基板１０は、ＧａＡｓ製である。具体的には、基板１０を構成する材料として、例えばアンドープのＧａＡｓが採用される。 The material constituting the substrate 10 is a III-V compound semiconductor. In this embodiment, the substrate 10 is made of GaAs. Specifically, undoped GaAs, for example, is used as the material constituting the substrate 10.

基板１０の主面１０Ａ上にＤＢＲ６１が配置される。ＤＢＲ６１は、基板１０の主面１０Ａに接触する。ＤＢＲ６１は、発光層３０からの光を反射する。ＤＢＲ６１は、屈折率の異なる第１の層（図示せず）と第２の層（図示せず）とが交互に積層された構造を有する。本実施の形態では、第１の層を構成する材料は、Ａｌ_０．９Ｇａ_０．１Ａｓである。第２の層を構成する材料は、Ａｌ_０．１６Ｇａ_０．８４Ａｓである。第１の層および第２の層を構成する材料として、例えばアンドープのＡｌ_０．９Ｇａ_０．１ＡｓおよびＡｌ_０．１６Ｇａ_０．８４Ａｓが採用される。 A DBR 61 is arranged on the main surface 10A of the substrate 10. DBR 61 contacts main surface 10A of substrate 10. DBR 61 reflects light from light emitting layer 30. The DBR 61 has a structure in which first layers (not shown) and second layers (not shown) having different refractive indexes are alternately stacked. In this embodiment, the material constituting the first layer is Al _0.9 Ga _0.1 As. The material constituting the second layer is Al _0.16 Ga _0.84 As. For example, undoped Al _0.9 Ga _0.1 As and Al _0.16 Ga _0.84 As are used as the materials constituting the first layer and the second layer.

ＤＢＲ６１の基板１０とは反対側の主面６１Ａ上に第１バッファ層６２が配置される。第１バッファ層６２は、ＤＢＲ６１の主面１０Ａに接触する。第１バッファ層６２を構成する材料は、ＡｌＧａＡｓである。具体的には、第１バッファ層６２を構成する材料として、例えばアンドープのＡｌ_０．１６Ｇａ_０．８４Ａｓが採用される。 A first buffer layer 62 is arranged on the main surface 61A of the DBR 61 on the side opposite to the substrate 10. The first buffer layer 62 contacts the main surface 10A of the DBR 61. The material constituting the first buffer layer 62 is AlGaAs. Specifically, as the material constituting the first buffer layer 62, for example, undoped Al _0.16 Ga _0.84 As is employed.

第１バッファ層６２のＤＢＲ６１とは反対側の主面６２Ａ上に第１のＩＩＩ－Ｖ族化合物半導体層２０が配置される。本実施の形態では、第１のＩＩＩ－Ｖ族化合物半導体層２０の導電型はｎ型である。第１のＩＩＩ－Ｖ族化合物半導体層２０は、第１反射層としての第１ＤＢＲ６３と、第１コンタクト層６４と、第１反射層としての第２ＤＢＲ６５と、を含む。 The first III-V compound semiconductor layer 20 is arranged on the main surface 62A of the first buffer layer 62 on the side opposite to the DBR 61. In this embodiment, the conductivity type of the first III-V compound semiconductor layer 20 is n-type. The first III-V compound semiconductor layer 20 includes a first DBR 63 as a first reflective layer, a first contact layer 64, and a second DBR 65 as a first reflective layer.

第１ＤＢＲ６３は、第１バッファ層６２の主面６２Ａ上に間隔をあけて複数配置される。第１ＤＢＲ６３は、第１バッファ層６２の主面６２Ａに接触する。第１ＤＢＲ６３は、発光層３０からの光を反射する。第１ＤＢＲ６３は、屈折率の異なる第３の層（図示せず）と第４の層（図示せず）とが交互に積層されている。第３の層を構成する材料は、Ａｌ_０．９Ｇａ_０．１Ａｓである。第４の層を構成する材料は、Ａｌ_０．１６Ｇａ_０．８４Ａｓである。具体的には、第３の層および第４の層を構成する材料として、例えばｎ型のＡｌ_０．９Ｇａ_０．１Ａｓおよびｎ型のＡｌ_０．１６Ｇａ_０．８４Ａｓが採用される。第３の層および第４の層に含まれるｎ型不純物として、例えばＳｉ（珪素）などを採用することができる。 A plurality of first DBRs 63 are arranged at intervals on the main surface 62A of the first buffer layer 62. The first DBR 63 contacts the main surface 62A of the first buffer layer 62. The first DBR 63 reflects light from the light emitting layer 30. In the first DBR 63, third layers (not shown) and fourth layers (not shown) having different refractive indexes are alternately laminated. The material constituting the third layer is Al _0.9 Ga _0.1 As. The material constituting the fourth layer is Al _0.16 Ga _0.84 As. Specifically, n-type Al _0.9 Ga _0.1 As and n-type Al _0.16 Ga _0.84 As are used as materials constituting the third layer and the fourth layer, for example. . For example, Si (silicon) or the like can be used as the n-type impurity contained in the third layer and the fourth layer.

第１ＤＢＲ６３の第１バッファ層６２とは反対側の主面６３Ａ上に第１コンタクト層６４が配置される。第１コンタクト層６４は、第１ＤＢＲ６３の主面６３Ａに接触する。第１コンタクト層６４を構成する材料は、ＡｌＧａＡｓである。具体的には、第１コンタクト層６４を構成する材料として、例えばｎ型のＡｌ_０．１Ｇａ_０．９Ａｓが採用される。第１コンタクト層６４に含まれるｎ型不純物として、例えばＳｉ（珪素）などを採用することができる。 A first contact layer 64 is arranged on the main surface 63A of the first DBR 63 on the side opposite to the first buffer layer 62. The first contact layer 64 contacts the main surface 63A of the first DBR 63. The material constituting the first contact layer 64 is AlGaAs. Specifically, as the material constituting the first contact layer 64, for example, n-type Al _0.1 Ga _0.9 As is employed. As the n-type impurity contained in the first contact layer 64, for example, Si (silicon) or the like can be used.

第１コンタクト層６４の第１ＤＢＲ６３とは反対側の主面６４Ａ上に第２ＤＢＲ６５が配置される。第２ＤＢＲ６５は、第１コンタクト層６４の主面６４Ａに接触する。第２ＤＢＲ６５は、発光層３０からの光を反射する。第２ＤＢＲ６５は、屈折率の異なる第５の層（図示せず）と第６の層（図示せず）とが交互に積層されている。第５の層を構成する材料は、Ａｌ_０．８８Ｇａ_０．１２Ａｓである。第６の層を構成する材料は、Ａｌ_０．１６Ｇａ_０．８４Ａｓである。具体的には、第５の層および第６の層を構成する材料として、例えばｎ型のＡｌ_０．８８Ｇａ_０．１２Ａｓおよびｎ型のＡｌ_０．１６Ｇａ_０．８４Ａｓが採用される。第５の層および第６の層に含まれるｎ型不純物として、例えばＳｉ（珪素）などを採用することができる。 A second DBR 65 is arranged on the main surface 64A of the first contact layer 64 on the opposite side to the first DBR 63. The second DBR 65 contacts the main surface 64A of the first contact layer 64. The second DBR 65 reflects light from the light emitting layer 30. In the second DBR 65, fifth layers (not shown) and sixth layers (not shown) having different refractive indexes are alternately laminated. The material constituting the fifth layer is Al _0.88 Ga _0.12 As. The material constituting the sixth layer is Al _0.16 Ga _0.84 As. Specifically, n-type Al _0.88 Ga _0.12 As and n-type Al _0.16 Ga _0.84 As are used as materials constituting the fifth layer and the sixth layer, for example. . For example, Si (silicon) can be used as the n-type impurity contained in the fifth layer and the sixth layer.

第１のＩＩＩ－Ｖ族化合物半導体層２０上に発光層３０が配置される。発光層３０は、第２バッファ層６６と、量子井戸構造６７と、第３バッファ層６８と、を含む。第２バッファ層６６は、第２ＤＢＲ６５の第１コンタクト層６４とは反対側の主面６５Ａ上に配置される。第２バッファ層６６は、第２ＤＢＲ６５の主面６５Ａに接触する。第２バッファ層６６を構成する材料は、ＡｌＧａＡｓである。具体的には、第２バッファ層６６を構成する材料として、例えばアンドープのＡｌＧａＡｓが採用される。 A light emitting layer 30 is disposed on the first III-V compound semiconductor layer 20. The light emitting layer 30 includes a second buffer layer 66, a quantum well structure 67, and a third buffer layer 68. The second buffer layer 66 is arranged on the main surface 65A of the second DBR 65 on the opposite side to the first contact layer 64. The second buffer layer 66 contacts the main surface 65A of the second DBR 65. The material constituting the second buffer layer 66 is AlGaAs. Specifically, as the material constituting the second buffer layer 66, undoped AlGaAs, for example, is employed.

第２バッファ層６６の第２ＤＢＲ６５とは反対側の主面６６Ａ上に量子井戸構造６７が配置される。量子井戸構造６７は第２バッファ層６６の主面６６Ａに接触する。図２を参照して、量子井戸構造６７は、交互に積層される井戸層６７１とバリア層６７２とを含む。井戸層６７１の厚みは、例えば３ｎｍ以上７ｎｍ以下である。バリア層６７２の厚みは、例えば３ｎｍ以上７ｎｍ以下である。本実施の形態では、４つの井戸層６７１と、厚さ方向（Ｚ軸方向）において井戸層６７１同士の間に配置される３つのバリア層６７２とを含む。井戸層６７１は、第２バッファ層６６の主面６６Ａに接触する。井戸層６７１は、量子井戸構造６７の第２バッファ層６６とは反対側の主面６７Ａを構成するように配置される。 A quantum well structure 67 is arranged on the main surface 66A of the second buffer layer 66 on the opposite side from the second DBR 65. Quantum well structure 67 contacts main surface 66A of second buffer layer 66. Referring to FIG. 2, quantum well structure 67 includes well layers 671 and barrier layers 672 that are alternately stacked. The thickness of the well layer 671 is, for example, 3 nm or more and 7 nm or less. The thickness of the barrier layer 672 is, for example, 3 nm or more and 7 nm or less. This embodiment includes four well layers 671 and three barrier layers 672 arranged between the well layers 671 in the thickness direction (Z-axis direction). The well layer 671 contacts the main surface 66A of the second buffer layer 66. The well layer 671 is arranged to constitute the principal surface 67A of the quantum well structure 67 on the opposite side to the second buffer layer 66.

井戸層６７１を構成する材料は、Ａｌ_ｘＩｎ_ｙＧａ_{１－ｘ－ｙ}Ａｓの組成式で表され、０＜ｘ≦１および０＜ｙ≦１を満たす。本実施の形態では、井戸層６７１を構成する材料は、Ａｌ_ｘＩｎ_ｙＧａ_{１－ｘ－ｙ}Ａｓの組成式で表され、０＜ｘ≦１および０＜ｙ＜０．３を満たす。本実施の形態では、井戸層６７１を構成する材料として、例えばアンドープのＡｌ_ｘＩｎ_ｙＧａ_{１－ｘ－ｙ}Ａｓ（０＜ｘ≦１および０＜ｙ＜０．３）が採用される。バリア層６７２を構成する材料は、Ａｌ_ｚＧａ_１－ｚＡｓの組成式で表され、０＜ｚ≦１を満たす。本実施の形態では、バリア層６７２を構成する材料として、例えばアンドープのＡｌ_ｚＧａ_１－ｚＡｓ（０＜ｚ≦１）が採用される。井戸層６７１におけるＡｌの比率ｘとバリア層６７２におけるＡｌの比率ｚとの差の絶対値が０．０５以下である。比率ｘと比率ｚとの差の絶対値は、好ましくは０．０３以下であり、より好ましくは０．０１以下であり、さらに好ましくは０である。 The material constituting the well layer 671 is represented by the composition formula Al _x In _y Ga _1-xy As, and satisfies 0<x≦1 and 0<y≦1. In this embodiment, the material constituting the well layer 671 is represented by the composition formula Al _x In _y Ga _1-xy As, and satisfies 0<x≦1 and 0<y<0.3. In this embodiment, as a material constituting the well layer 671, for example, undoped Al _x In _y Ga _1-xy As (0<x≦1 and 0<y<0.3) is employed. The material constituting the barrier layer 672 is represented by the composition formula Al _z Ga _1-z As, and satisfies 0<z≦1. In this embodiment, undoped Al _z Ga _1-z As (0<z≦1), for example, is used as the material constituting the barrier layer 672. The absolute value of the difference between the Al ratio x in the well layer 671 and the Al ratio z in the barrier layer 672 is 0.05 or less. The absolute value of the difference between the ratio x and the ratio z is preferably 0.03 or less, more preferably 0.01 or less, and even more preferably 0.

図３は、量子井戸構造６７の厚さ方向（Ｚ軸方向）におけるＡｌの濃度およびＩｎの濃度を示す模式図である。図３において、縦軸は、Ａｌの濃度（モル％）およびＩｎの濃度（モル％）を示す。横軸は、量子井戸構造６７の厚さ方向（Ｚ軸方向）における第２バッファ層６６からの距離を示す。図３を参照して、井戸層６７１の厚さ方向（Ｚ軸方向）において、バリア層６７２から離れるにしたがってＩｎの濃度Ｓ_２（モル％）が高くなり、Ｉｎの濃度Ｓ_２（モル％）が最大となる領域Ｗが形成されている。本実施の形態では、井戸層６７１におけるＡｌの濃度Ｓ_１（モル％）と、バリア層６７２におけるＡｌの濃度Ｓ_１（モル％）とが均一となっている。 FIG. 3 is a schematic diagram showing the concentration of Al and the concentration of In in the thickness direction (Z-axis direction) of the quantum well structure 67. In FIG. 3, the vertical axis indicates the concentration of Al (mol%) and the concentration of In (mol%). The horizontal axis indicates the distance from the second buffer layer 66 in the thickness direction (Z-axis direction) of the quantum well structure 67. Referring to FIG. 3, in the thickness direction (Z-axis direction) of well layer 671, the In concentration S ₂ (mol %) increases as the distance from barrier layer 672 increases _; A region W is formed where the value is maximum. In this embodiment, the Al concentration S ₁ (mol %) in the well layer 671 and the Al concentration S ₁ (mol %) in the barrier layer 672 are uniform.

図１を参照して、第３バッファ層６８は、量子井戸構造６７の主面６７Ａ上に配置される。第３バッファ層６８は、量子井戸構造６７の主面６７Ａに接触する。第３バッファ層６８を構成する材料は、ＡｌＧａＡｓである。具体的には、第３バッファ層６８を構成する材料は、例えばアンドープのＡｌＧａＡｓである。 Referring to FIG. 1, third buffer layer 68 is disposed on main surface 67A of quantum well structure 67. The third buffer layer 68 contacts the main surface 67A of the quantum well structure 67. The material constituting the third buffer layer 68 is AlGaAs. Specifically, the material forming the third buffer layer 68 is, for example, undoped AlGaAs.

第２のＩＩＩ－Ｖ族化合物半導体層４０は、量子井戸構造６７の主面６７Ａ上に第３バッファ層６８を挟んで配置される。本実施の形態では、第２のＩＩＩ－Ｖ族化合物半導体層４０の導電型はｐ型である。第２のＩＩＩ－Ｖ族化合物半導体層４０は、電流狭窄構造７１と、第２反射層としての第３ＤＢＲ７２と、第４バッファ層７３と、第２コンタクト層７４と、を含む。 The second III-V compound semiconductor layer 40 is placed on the main surface 67A of the quantum well structure 67 with the third buffer layer 68 interposed therebetween. In this embodiment, the conductivity type of the second III-V compound semiconductor layer 40 is p-type. The second III-V compound semiconductor layer 40 includes a current confinement structure 71, a third DBR 72 as a second reflective layer, a fourth buffer layer 73, and a second contact layer 74.

電流狭窄構造７１は、第１の部分７１１と、一対の絶縁体層７１２とを含む。第１の部分７１１は、一対の絶縁体層７１２の間に配置される。第１の部分７１１を構成する材料は、ＡｌＧａＡｓである。具体的には、第１の部分７１１を構成する材料として、例えばｐ型のＡｌ_０．９８Ｇａ_０．０２Ａｓが採用される。絶縁体層７１２を構成する材料は、Ａｌの酸化物である。 Current confinement structure 71 includes a first portion 711 and a pair of insulator layers 712. The first portion 711 is arranged between a pair of insulator layers 712. The material constituting the first portion 711 is AlGaAs. Specifically, as the material constituting the first portion 711, for example, p-type Al _0.98 Ga _0.02 As is employed. The material forming the insulator layer 712 is Al oxide.

第３ＤＢＲ７２は、電流狭窄構造７１の第３バッファ層６８とは反対側の主面７１Ａ上に配置される。第３ＤＢＲ７２は、電流狭窄構造７１の主面７１Ａに接触する。第３ＤＢＲ７２は、発光層３０からの光を反射する。第３ＤＢＲ７２は、屈折率の異なる第７の層（図示せず）と第８の層（図示せず）とが交互に積層されている。第７の層を構成する材料は、Ａｌ_０．１６Ｇａ_０．８４Ａｓである。第８の層を構成する材料は、Ａｌ_０．９Ｇａ_０．１Ａｓである。具体的には、第７の層および第８の層を構成する材料として、例えばｐ型のＡｌ_０．１６Ｇａ_０．８４Ａｓおよびｐ型のＡｌ_０．９Ｇａ_０．１Ａｓが採用される。第５の層および第６の層に含まれるｐ型不純物として、例えばＣ（炭素）などを採用することができる。 The third DBR 72 is arranged on the main surface 71A of the current confinement structure 71 on the opposite side from the third buffer layer 68. The third DBR 72 contacts the main surface 71A of the current confinement structure 71. The third DBR 72 reflects light from the light emitting layer 30. In the third DBR 72, a seventh layer (not shown) and an eighth layer (not shown) having different refractive indexes are alternately laminated. The material constituting the seventh layer is Al _0.16 Ga _0.84 As. The material constituting the eighth layer is Al _0.9 Ga _0.1 As. Specifically, for example, p-type Al _0.16 Ga _0.84 As and p-type Al _0.9 Ga _0.1 As are used as the materials constituting the seventh layer and the eighth layer. . For example, C (carbon) can be used as the p-type impurity contained in the fifth layer and the sixth layer.

第４バッファ層７３は、第３ＤＢＲ７２の電流狭窄構造７１とは反対側の主面７２Ａ上に配置される。第４バッファ層７３は、第３ＤＢＲ７２の主面７２Ａに接触する。第４バッファ層７３を構成する材料は、ＡｌＧａＡｓである。具体的には、第４バッファ層７３を構成する材料として、ｐ型のＡｌ_０．１６Ｇａ_０．８４Ａｓが採用される。第４バッファ層７３に含まれるｐ型不純物として、例えばＣ（炭素）などを採用することができる。 The fourth buffer layer 73 is arranged on the main surface 72A of the third DBR 72 on the side opposite to the current confinement structure 71. The fourth buffer layer 73 contacts the main surface 72A of the third DBR 72. The material constituting the fourth buffer layer 73 is AlGaAs. Specifically, p-type Al _0.16 Ga _0.84 As is employed as the material constituting the fourth buffer layer 73 . As the p-type impurity contained in the fourth buffer layer 73, for example, C (carbon) or the like can be used.

第２コンタクト層７４は、第４バッファ層７３の第３ＤＢＲ７２とは反対側の主面７３Ａ上に配置される。第２コンタクト層７４は、第４バッファ層７３の主面７３Ａに接触する。第２コンタクト層７４を構成する材料は、ＧａＡｓである。具体的には、第２コンタクト層７４を構成する材料として、ｐ型のＧａＡｓが採用される。第２コンタクト層７４に含まれる不純物として、例えばＣ（炭素）などを採用することができる。 The second contact layer 74 is arranged on the main surface 73A of the fourth buffer layer 73 on the side opposite to the third DBR 72. The second contact layer 74 contacts the main surface 73A of the fourth buffer layer 73. The material constituting the second contact layer 74 is GaAs. Specifically, p-type GaAs is employed as the material constituting the second contact layer 74. As the impurity contained in the second contact layer 74, for example, C (carbon) or the like can be used.

発光素子１には、第１ＤＢＲ６３および第１コンタクト層６４を貫通し、第１バッファ層６２に到達する一対の溝８１Ａ，８１Ｂが形成されている。すなわち、一対の溝８１Ａ，８１Ｂによって、発光素子１の隣り合う単位構造が分離されている。発光素子１には、第２ＤＢＲ６５、発光層３０および第２のＩＩＩ－Ｖ族化合物半導体層４０を貫通し、第１コンタクト層６４に到達するトレンチ８２が形成されている。トレンチ８２は側壁８２Ａと底壁８２Ｂによって取り囲まれている。トレンチ８２の側壁８２Ａにおいて、第２ＤＢＲ６５、発光層３０および第２のＩＩＩ－Ｖ族化合物半導体層４０が露出している。また、トレンチ８２の底壁８２Ｂは、第１コンタクト層６４内に位置している。つまり、トレンチ８２の底壁８２Ｂにおいて第１コンタクト層６４が露出している。このようにして、第２ＤＢＲ６５、発光層３０および第２のＩＩＩ－Ｖ族化合物半導体層４０によってメサ８３が形成されている。 A pair of grooves 81A and 81B are formed in the light emitting element 1, penetrating the first DBR 63 and the first contact layer 64 and reaching the first buffer layer 62. That is, adjacent unit structures of the light emitting element 1 are separated by the pair of grooves 81A and 81B. A trench 82 is formed in the light emitting element 1 , penetrating the second DBR 65 , the light emitting layer 30 and the second III-V compound semiconductor layer 40 and reaching the first contact layer 64 . Trench 82 is surrounded by side walls 82A and bottom wall 82B. At the sidewall 82A of the trench 82, the second DBR 65, the light emitting layer 30, and the second III-V compound semiconductor layer 40 are exposed. Further, the bottom wall 82B of the trench 82 is located within the first contact layer 64. That is, the first contact layer 64 is exposed at the bottom wall 82B of the trench 82. In this way, a mesa 83 is formed by the second DBR 65, the light emitting layer 30, and the second III-V compound semiconductor layer 40.

第１電極５１は、第１のＩＩＩ－Ｖ族化合物半導体層２０上に配置される。第１電極５１は、第１コンタクト層６４に接触する。第１電極５１を構成する材料は、金属などの導電体である。具体的には、第１電極５１を構成する材料として、例えば、Ａｕ（金）／Ｇｅ（ゲルマニウム）を採用することができる。第１電極５１は、第１コンタクト層６４にオーミック接触している。 The first electrode 51 is arranged on the first III-V compound semiconductor layer 20. The first electrode 51 contacts the first contact layer 64 . The material constituting the first electrode 51 is a conductor such as metal. Specifically, as the material constituting the first electrode 51, for example, Au (gold)/Ge (germanium) can be adopted. The first electrode 51 is in ohmic contact with the first contact layer 64 .

第２電極５２は、第２のＩＩＩ－Ｖ族化合物半導体層４０上に配置される。第２電極５２は、第２のＩＩＩ－Ｖ族化合物半導体層４０上に配置される。第２電極５２は、第２コンタクト層７４に接触する。第２電極５２を構成する材料は、金属などの導電体である。具体的には、第２電極５２を構成する材料として、例えば、Ｔｉ（チタン）／Ｐｔ（白金）を採用することができる。第２電極５２は、第２コンタクト層７４にオーミック接触している。 The second electrode 52 is arranged on the second III-V compound semiconductor layer 40. The second electrode 52 is arranged on the second III-V compound semiconductor layer 40. The second electrode 52 contacts the second contact layer 74 . The material constituting the second electrode 52 is a conductor such as metal. Specifically, as the material constituting the second electrode 52, for example, Ti (titanium)/Pt (platinum) can be used. The second electrode 52 is in ohmic contact with the second contact layer 74 .

この発光素子１に対して順方向に電圧が印加されると、第１のＩＩＩ－Ｖ族化合物半導体層２０から電子が発光層３０へ注入されると共に、第２のＩＩＩ－Ｖ族化合物半導体層４０から正孔が発光層３０へ注入される。そして、発光層３０における量子井戸構造６７内において、電子と正孔とが再結合し、発光する。本実施の形態では、上記構造の量子井戸構造６７が採用されることにより、赤外線が放出される。 When a voltage is applied in the forward direction to this light emitting element 1, electrons are injected from the first III-V compound semiconductor layer 20 into the light emitting layer 30, and the second III-V compound semiconductor layer Holes are injected from 40 into the light emitting layer 30 . Electrons and holes are then recombined within the quantum well structure 67 in the light emitting layer 30 to emit light. In this embodiment, infrared rays are emitted by employing the quantum well structure 67 having the above structure.

ここで、本実施の形態における量子井戸構造６７では、井戸層６７１を構成する材料が、Ａｌ_ｘＩｎ_ｙＧａ_{１－ｘ－ｙ}Ａｓの組成式で表され、０＜ｘ≦１および０＜ｙ≦１を満たす。バリア層６７２を構成する材料が、Ａｌ_ｚＧａ_１－ｚＡｓの組成式で表され、０＜ｚ≦１を満たす。井戸層６７１におけるＡｌの比率ｘと、バリア層６７２におけるＡｌの比率ｚとの差の絶対値は０．０５以下である。このように比率ｘと比率ｚとの差を小さくすることで、井戸層６７１において局所的にＡｌの濃度（モル％）が低くなる領域が形成され難くなり、Ｉｎ原子の移動を低減することができる。その結果、発光素子１の発光強度が低下し難くなっている。したがって、本実施の形態における発光素子１によれば、ＡｌＩｎＧａＡｓ製の井戸層６７１とＡｌＧａＡｓ製のバリア層６７２とを含む量子井戸構造６７を有する発光素子１の寿命が長くなっている。 Here, in the quantum well structure 67 in this embodiment, the material constituting the well layer 671 is expressed by the composition formula Al _x In _y Ga _1-xy As, and 0<x≦1 and 0<y ≦1 is satisfied. The material constituting the barrier layer 672 is represented by the composition formula Al _z Ga _1-z As, and satisfies 0<z≦1. The absolute value of the difference between the Al ratio x in the well layer 671 and the Al ratio z in the barrier layer 672 is 0.05 or less. By reducing the difference between the ratio x and the ratio z in this way, it becomes difficult to form a region where the concentration of Al (mol%) locally becomes low in the well layer 671, and the movement of In atoms can be reduced. can. As a result, the light emission intensity of the light emitting element 1 is less likely to decrease. Therefore, according to the light emitting device 1 in this embodiment, the life of the light emitting device 1 having the quantum well structure 67 including the well layer 671 made of AlInGaAs and the barrier layer 672 made of AlGaAs is increased.

上記実施の形態において、第１のＩＩＩ－Ｖ族化合物半導体層２０は、量子井戸構造６７からの光を反射する第１ＤＢＲ６３および第２ＤＢＲ６５を含む。第２のＩＩＩ－Ｖ族化合物半導体層４０は、量子井戸構造６７からの光を反射する第３ＤＢＲ７２を含む。このような構成を採用することで、量子井戸構造６７の主面６７Ａに垂直な方向（Ｚ軸方向）に発光素子１からの光を出射することができる。 In the embodiment described above, the first III-V compound semiconductor layer 20 includes a first DBR 63 and a second DBR 65 that reflect light from the quantum well structure 67. The second III-V compound semiconductor layer 40 includes a third DBR 72 that reflects light from the quantum well structure 67. By employing such a configuration, light from the light emitting element 1 can be emitted in a direction (Z-axis direction) perpendicular to the main surface 67A of the quantum well structure 67.

上記実施の形態において、発光素子１は、量子井戸構造６７の主面６７Ａに垂直な方向（Ｚ軸方向）において、第１のＩＩＩ－Ｖ族化合物半導体層２０から見て、量子井戸構造６７とは反対側に配置される基板１０を備える。基板１０は、ＧａＡｓ製である。井戸層６７１を構成する材料は、Ａｌ_ｘＩｎ_ｙＧａ_{１－ｘ－ｙ}Ａｓの組成式で表され、０＜ｘ≦１および０＜ｙ＜０．３を満たす。このような構成を採用することで、基板１０と井戸層６７１との間の格子定数の差に起因する井戸層６７１の結晶性の悪化を抑制することができる。 In the embodiment described above, the light emitting device 1 has the quantum well structure 67 and comprises a substrate 10 disposed on the opposite side. The substrate 10 is made of GaAs. The material constituting the well layer 671 is represented by the composition formula Al _x In _y Ga _1-xy As, and satisfies 0<x≦1 and 0<y<0.3. By employing such a configuration, deterioration of the crystallinity of the well layer 671 due to a difference in lattice constant between the substrate 10 and the well layer 671 can be suppressed.

次に、図４～図６を参照して、本実施の形態における発光素子１の製造方法の概要について説明する。 Next, with reference to FIGS. 4 to 6, an overview of the method for manufacturing the light emitting device 1 in this embodiment will be described.

図４を参照して、本実施の形態における発光素子１の製造方法では、まず工程（Ｓ１０）として基板準備工程が実施される。この工程（Ｓ１０）では、ＧａＡｓ製の基板１０が準備される。図５を参照して、基板１０の表面が研磨された後、洗浄等のプロセスを経て主面１０Ａの平坦性および清浄性が確保された基板１０が準備される。 Referring to FIG. 4, in the method for manufacturing light emitting element 1 according to the present embodiment, a substrate preparation step is first performed as a step (S10). In this step (S10), a GaAs substrate 10 is prepared. Referring to FIG. 5, after the surface of substrate 10 is polished, substrate 10 is prepared in which the flatness and cleanliness of main surface 10A are ensured through processes such as cleaning.

次に、図４を参照して、工程（Ｓ２０）としてエピ層形成工程が実施される。この工程（Ｓ２０）では、図５を参照して、工程（Ｓ１０）において準備された基板１０の主面１０Ａ上に、ＤＢＲ６１、第１バッファ層６２、第１ＤＢＲ６３、第１コンタクト層６４、第２バッファ層６６、量子井戸構造６７、第３バッファ層６８、第１の部分７１１、第３ＤＢＲ７２、第４バッファ層７３および第２コンタクト層７４が形成される。このエピ層の形成は、たとえば有機金属気相成長により実施することができる。有機金属気相成長によるエピ層の形成は、たとえば基板加熱用のヒータを備えた回転テーブル上に基板１０を載置し、基板１０をヒータにより加熱しつつ基板上に原料ガスを供給することにより実施することができる。 Next, referring to FIG. 4, an epitaxial layer forming step is performed as a step (S20). In this step (S20), referring to FIG. 5, the DBR 61, the first buffer layer 62, the first DBR 63, the first contact layer 64, the second A buffer layer 66, a quantum well structure 67, a third buffer layer 68, a first portion 711, a third DBR 72, a fourth buffer layer 73, and a second contact layer 74 are formed. This epitaxial layer can be formed, for example, by metal organic vapor phase epitaxy. The epitaxial layer is formed by metal organic vapor phase epitaxy by placing the substrate 10 on a rotary table equipped with a heater for heating the substrate, and supplying raw material gas onto the substrate while heating the substrate 10 with the heater. It can be implemented.

図５を参照して、まず基板１０の主面１０Ａに接触するようにＤＢＲ６１が形成される。ＤＢＲ６１は、アンドープのＡｌ_０．９Ｇａ_０．１Ａｓ製の第１の層と、アンドープのＡｌ_０．１６Ｇａ_０．８４Ａｓ製の第２の層とが交互に積層することによって形成される。Ａｌの原料ガスとしては、例えばＴＭＡｌ（トリメチルアルミニウム）等を用いることができ、Ｇａの原料ガスとしては、例えばＴＭＧａ（トリメチルガリウム）等を用いることができ、Ａｓの原料ガスとしては、例えばＡｓＨ_３（アルシン）等を用いることができる。 Referring to FIG. 5, first, DBR 61 is formed so as to contact main surface 10A of substrate 10. DBR61 is formed by alternately stacking a first layer made of undoped Al _0.9 Ga _0.1 As and a second layer made of undoped Al _0.16 Ga _0.84 As. . As the source gas for Al, for example, TMAl (trimethylaluminum) can be used, as the source gas for Ga, for example TMGa (trimethylgallium), etc. can be used, and as the source gas for As, for example, AsH ₃ (arsine) etc. can be used.

次に、ＤＢＲ６１の主面６１Ａに接触するようにアンドープのＡｌ_０．１６Ｇａ_０．８４Ａｓ製の第１バッファ層６２が形成される。第１バッファ層６２の形成は、上記ＤＢＲ６１の形成に引き続いて有機金属気相成長により実施することができる。 Next, an undoped first buffer layer 62 made of Al _0.16 Ga _0.84 As is formed so as to be in contact with the main surface 61A of the DBR 61 . The first buffer layer 62 can be formed by organometallic vapor phase epitaxy subsequent to the formation of the DBR 61 described above.

次に、第１バッファ層６２の主面６２Ａに接触するように第１ＤＢＲ６３が形成される。第１ＤＢＲ６３は、ｎ型のＡｌ_０．９Ｇａ_０．１Ａｓ製の第３の層と、ｎ型のＡｌ_０．１６Ｇａ_０．８４Ａｓ製の第４の層とが交互に積層することによって形成される。第１ＤＢＲ６３の主面６３Ａに接触するようにｎ型のＡｌ_０．１Ｇａ_０．９Ａｓ製の第１コンタクト層６４が形成される。第１コンタクト層６４の主面６４Ａに接触するように第２ＤＢＲ６５が形成される。第２ＤＢＲ６５は、ｎ型のＡｌ_０．８８Ｇａ_０．１２Ａｓ製の第５の層と、ｎ型のＡｌ_０．１６Ｇａ_０．８４Ａｓ製の第６の層とが交互に積層することによって形成される。このようにして、第１のＩＩＩ－Ｖ族化合物半導体層２０が形成される。第１のＩＩＩ－Ｖ族化合物半導体層２０の形成は、上記第１コンタクト層６４の形成に引き続いて有機金属気相成長により実施することができる。ｎ型不純物としてＳｉを添加する場合、例えばＳｉ_２Ｈ_６（ジシラン）を原料ガスに添加することができる。 Next, the first DBR 63 is formed so as to be in contact with the main surface 62A of the first buffer layer 62. The first DBR 63 is formed by alternately laminating a third layer made of n-type Al _0.9 Ga _0.1 As and a fourth layer made of n-type Al _0.16 Ga _0.84 As. It is formed. A first contact layer 64 made of n-type Al _0.1 Ga _0.9 As is formed so as to be in contact with the main surface 63A of the first DBR 63 . A second DBR 65 is formed so as to be in contact with the main surface 64A of the first contact layer 64. The second DBR 65 is formed by alternately laminating a fifth layer made of n-type Al _0.88 Ga _0.12 As and a sixth layer made of n-type Al _0.16 Ga _0.84 As. It is formed. In this way, the first III-V compound semiconductor layer 20 is formed. The first III-V compound semiconductor layer 20 can be formed by metal organic vapor phase epitaxy subsequent to the formation of the first contact layer 64 described above. When adding Si as an n-type impurity, for example, Si ₂ H ₆ (disilane) can be added to the source gas.

次に、第１コンタクト層６４の主面６４Ａに接触するようにアンドープのＡｌＧａＡｓ製の第２バッファ層６６が形成される。第２バッファ層６６の主面６６Ａに接触するように量子井戸構造６７が形成される。図２および図５を参照して、量子井戸構造６７は、アンドープのＡｌ_ｘＩｎ_ｙＧａ_{１－ｘ－ｙ}Ａｓ（０＜ｘ≦１および０＜ｙ＜０．３）製の井戸層６７１と、アンドープのＡｌ_ｚＧａ_１－ｚＡｓ（０＜ｚ≦１）製のバリア層６７２とが交互に積層することによって形成される。量子井戸構造６７の主面６７Ａに接触するようにアンドープのＡｌＧａＡｓ製の第３バッファ層６８が形成される。このようにして、発光層３０が形成される。発光層３０の形成は、上記第１のＩＩＩ－Ｖ族化合物半導体層２０の形成に引き続いて有機金属気相成長により実施することができる。井戸層６７１の形成では、Ａｌの原料ガスとして、例えばＴＭＡｌ（トリメチルアルミニウム）等を用いることができ、Ｉｎの原料ガスとして、例えばＴＭＩｎ（トリメチルインジウム）等を用いることができ、Ｇａの原料ガスとして、例えばＴＭＧａ（トリメチルガリウム）等を用いることができ、Ａｓの原料ガスとして、例えばＡｓＨ_３（アルシン）等を用いることができる。 Next, a second buffer layer 66 made of undoped AlGaAs is formed so as to be in contact with the main surface 64A of the first contact layer 64. A quantum well structure 67 is formed in contact with the main surface 66A of the second buffer layer 66. Referring to FIGS. 2 and 5, the quantum well structure 67 includes a well layer 671 made of undoped Al _x In _y Ga _1-xy As (0<x≦1 and 0<y<0.3). , and a barrier layer 672 made of undoped Al _z Ga _1-z As (0<z≦1). A third buffer layer 68 made of undoped AlGaAs is formed so as to be in contact with the principal surface 67A of the quantum well structure 67. In this way, the light emitting layer 30 is formed. The light-emitting layer 30 can be formed by organometallic vapor phase epitaxy subsequent to the formation of the first III-V compound semiconductor layer 20. In forming the well layer 671, for example, TMAl (trimethylaluminum) can be used as a source gas for Al, for example TMIn (trimethylindium) can be used as a source gas for In, and as a source gas for Ga. For example, TMGa (trimethyl gallium) can be used, and As source gas can be used, for example, AsH ₃ (arsine).

次に、第３バッファ層６８の主面６８Ａに接触するようにｐ型のＡｌ_０．９８Ｇａ_０．０２Ａｓ製の第１の部分７１１が形成される。そして、第１の部分７１１の主面７１Ａに接触するように第３ＤＢＲ７２が形成される。第３ＤＢＲ７２は、ｐ型のＡｌ_０．９Ｇａ_０．１Ａｓ製の第７の層とｐ型のＡｌ_０．１６Ｇａ_０．８４Ａｓ製の第８の層とが交互に積層することによって形成される。第３ＤＢＲ７２の主面７２Ａに接触するようにｐ型のＡｌ_０．１６Ｇａ_０．８４Ａｓ製の第４バッファ層７３が形成される。第４バッファ層７３の主面７３Ａに接触するようにｐ型のＧａＡｓ製の第２コンタクト層７４が形成される。第３バッファ層６８、第１の部分７１１、第３ＤＢＲ７２、第４バッファ層７３および第２コンタクト層７４の形成は、発光層３０の形成に引き続いて有機金属気相成長により実施することができる。ｐ型不純物としてＣを添加する場合、例えばＣＢｒ_４（四臭化炭素）を原料ガスに添加することができる。以上のようにして半導体積層体２が得られる。 Next, a first portion 711 made of p-type Al _0.98 Ga _0.02 As is formed so as to be in contact with the main surface 68A of the third buffer layer 68. Then, the third DBR 72 is formed so as to be in contact with the main surface 71A of the first portion 711. The third DBR 72 is formed by alternately stacking a seventh layer made of p-type Al _0.9 Ga _0.1 As and an eighth layer made of p-type Al _0.16 Ga _0.84 As. be done. A fourth buffer layer 73 made of p-type Al _0.16 Ga _0.84 As is formed so as to be in contact with the main surface 72A of the third DBR 72 . A second contact layer 74 made of p-type GaAs is formed so as to be in contact with the main surface 73A of the fourth buffer layer 73. The third buffer layer 68, the first portion 711, the third DBR 72, the fourth buffer layer 73, and the second contact layer 74 can be formed by organometallic vapor phase epitaxy subsequent to the formation of the light emitting layer 30. When adding C as a p-type impurity, for example, CBr ₄ (carbon tetrabromide) can be added to the source gas. The semiconductor laminate 2 is obtained in the manner described above.

次に、図４を参照して、工程（Ｓ３０）としてトレンチ形成工程が実施される。この工程（Ｓ３０）では、図５および図６を参照して、上記工程（Ｓ１０）および（Ｓ２０）によって作製された半導体積層体２に、第２ＤＢＲ６５、発光層３０、第１の部分７１１、第３ＤＢＲ７２、第４バッファ層７３および第２コンタクト層７４を貫通し、第１コンタクト層６４に到達するトレンチ８２が形成される。さらに、第１ＤＢＲ６３および第１コンタクト層６４を貫通し、第１バッファ層６２に到達する一対の溝８１Ａ，８１Ｂが形成される。トレンチ８２は、たとえば第２コンタクト層７４の主面７４Ａ上にトレンチ８２の形状に対応する開口を有するマスクを形成した上で、エッチングを実施することにより形成することができる。また、一対の溝８１Ａ，８１Ｂは、第１コンタクト層６４の主面６４Ａ上に溝８１Ａ，８１Ｂに対応する開口を有するマスク層を形成した上で、エッチングを実施することにより形成することができる。 Next, referring to FIG. 4, a trench forming step is performed as a step (S30). In this step (S30), with reference to FIGS. 5 and 6, a second DBR 65, a light emitting layer 30, a first portion 711, a A trench 82 is formed that penetrates the 3DBR 72, the fourth buffer layer 73, and the second contact layer 74 and reaches the first contact layer 64. Furthermore, a pair of grooves 81A and 81B are formed that penetrate the first DBR 63 and the first contact layer 64 and reach the first buffer layer 62. The trench 82 can be formed, for example, by forming a mask having an opening corresponding to the shape of the trench 82 on the main surface 74A of the second contact layer 74, and then performing etching. Further, the pair of grooves 81A and 81B can be formed by forming a mask layer having openings corresponding to the grooves 81A and 81B on the main surface 64A of the first contact layer 64, and then performing etching. .

次に、図４を参照して、工程（Ｓ４０）として電流狭窄構造形成工程が実施される。この工程（Ｓ４０）では、図６および図７を参照して、工程（Ｓ３０）によってトレンチ８２が形成された半導体積層体２において、第１の部分７１１の一部が酸化され、第１の部分７１１を挟むように一対の絶縁体層７１２が形成される。このようにして、電流狭窄構造７１が形成される。電流狭窄構造形成工程は、例えばトレンチ８２が形成された半導体積層体２が酸化炉に設置され、酸素（Ｏ_２）と水素（Ｈ_２）との混合ガスを供給しつつ加熱することによって実施される。このようにして、第２のＩＩＩ－Ｖ族化合物半導体層４０が形成される。 Next, referring to FIG. 4, a current confinement structure forming step is performed as a step (S40). In this step (S40), with reference to FIGS. 6 and 7, in the semiconductor stack 2 in which the trench 82 has been formed in the step (S30), a part of the first portion 711 is oxidized, and the first portion 711 is partially oxidized. A pair of insulator layers 712 are formed so as to sandwich 711 therebetween. In this way, current confinement structure 71 is formed. The current confinement structure forming step is carried out, for example, by placing the semiconductor stack 2 in which the trenches 82 are formed in an oxidation furnace and heating it while supplying a mixed gas of oxygen (O ₂ ) and hydrogen (H ₂ ). Ru. In this way, the second III-V compound semiconductor layer 40 is formed.

次に、図４を参照して、工程（Ｓ５０）として電極形成工程が実施される。この工程（Ｓ５０）では、図１および図７を参照して、工程（Ｓ４０）によって電流狭窄構造７１が形成された半導体積層体２に、第１電極５１および第２電極５２が形成される。具体的には、たとえば第１電極５１および第２電極５２を形成すべき領域に対応する位置に開口を有するマスクを半導体積層体２上に形成し、たとえば蒸着法により適切な導電体からなる第１電極５１および第２電極５２を形成する。以上の工程により、本実施の形態における発光素子１が完成する。 Next, referring to FIG. 4, an electrode forming step is performed as a step (S50). In this step (S50), referring to FIGS. 1 and 7, a first electrode 51 and a second electrode 52 are formed on the semiconductor stack 2 in which the current confinement structure 71 has been formed in the step (S40). Specifically, for example, a mask having openings at positions corresponding to regions where the first electrode 51 and the second electrode 52 are to be formed is formed on the semiconductor stack 2, and a mask made of a suitable conductor is formed by, for example, a vapor deposition method. A first electrode 51 and a second electrode 52 are formed. Through the above steps, the light emitting device 1 in this embodiment is completed.

（実施の形態２）
次に本開示に係る発光素子１の他の実施の形態である実施の形態２における発光素子１について説明する。実施の形態２の発光素子１は基本的に実施の形態１の発光素子１と同様の構造を有し、同様の効果を奏する。しかしながら、実施の形態２では、基板を構成する材料および井戸層を構成する材料におけるＩｎの比率が、実施の形態１の場合とは異なっている。以下、実施の形態２の場合とは異なっている点について主に説明する。 (Embodiment 2)
Next, the light emitting device 1 in Embodiment 2, which is another embodiment of the light emitting device 1 according to the present disclosure, will be described. The light emitting element 1 of the second embodiment basically has the same structure as the light emitting element 1 of the first embodiment, and produces the same effects. However, in the second embodiment, the ratio of In in the material constituting the substrate and the material constituting the well layer is different from that in the first embodiment. Hereinafter, the points that are different from the second embodiment will be mainly explained.

図８を参照して、本実施の形態では、基板１１は、ＩｎＰ製である。具体的には、基板１１を構成する材料として、例えばアンドープのＩｎＰが採用される。図９を参照して、量子井戸構造６７は、交互に積層される井戸層６７３とバリア層６７４とを含む。本実施の形態において、井戸層６７３を構成する材料は、Ａｌ_ｘＩｎ_ｙＧａ_{１－ｘ－ｙ}Ａｓの組成式で表され、０＜ｘ≦１および０．４＜ｙ＜０．６を満たす。バリア層６７４を構成する材料は、実施の形態１と同様である。このような構成を採用することで、基板１１と井戸層６７３との間の格子定数の差に起因する井戸層６７３の結晶性の悪化を抑制することができる。 Referring to FIG. 8, in this embodiment, substrate 11 is made of InP. Specifically, as the material constituting the substrate 11, for example, undoped InP is employed. Referring to FIG. 9, quantum well structure 67 includes well layers 673 and barrier layers 674 that are alternately stacked. In this embodiment, the material constituting the well layer 673 is represented by the composition formula Al _x In _y Ga _1-x-y As, and satisfies 0<x≦1 and 0.4<y<0.6. . The material constituting the barrier layer 674 is the same as in the first embodiment. By employing such a configuration, deterioration of the crystallinity of the well layer 673 due to a difference in lattice constant between the substrate 11 and the well layer 673 can be suppressed.

上記実施の形態２の発光素子１によっても、実施の形態１と同様に、ＡｌＩｎＧａＡｓ製の井戸層６７３とＡｌＧａＡｓ製のバリア層６７４とを含む量子井戸構造６７を有する発光素子１の寿命を長くすることができる。 Similarly to the first embodiment, the light emitting element 1 of the second embodiment also extends the life of the light emitting element 1 having the quantum well structure 67 including the well layer 673 made of AlInGaAs and the barrier layer 674 made of AlGaAs. be able to.

今回開示された実施の形態および実施例はすべての点で例示であって、どのような面からも制限的なものではないと理解されるべきである。本発明の範囲は上記した説明ではなく、特許請求の範囲によって規定され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。 It should be understood that the embodiments and examples disclosed herein are illustrative in all respects and are not restrictive in any respect. The scope of the present invention is defined not by the above description but by the claims, and it is intended that all changes within the meaning and scope equivalent to the claims are included.

本開示の発光素子は、ＡｌＩｎＧａＡｓ製の井戸層とＡｌＧａＡｓ製のバリア層とを含む量子井戸構造を有する発光素子の寿命を長くすることが求められる場合において特に有利に適用され得る。 The light emitting device of the present disclosure can be particularly advantageously applied when it is required to extend the life of a light emitting device having a quantum well structure including a well layer made of AlInGaAs and a barrier layer made of AlGaAs.

１発光素子
２半導体積層体
１０，１１基板
１０Ａ，６１Ａ，６２Ａ，６３Ａ，６４Ａ，６５Ａ，６６Ａ，６７Ａ，６８Ａ，７１Ａ，７２Ａ，７３Ａ，７４Ａ主面
２０第１のＩＩＩ－Ｖ族化合物半導体層
３０発光層
４０第２のＩＩＩ－Ｖ族化合物半導体層
５１第１電極
５２第２電極
６１ＤＢＲ
６２第１バッファ層
６３第１ＤＢＲ
６４第１コンタクト層
６５第２ＤＢＲ
６６第２バッファ層
６７量子井戸構造
６８第３バッファ層
７１電流狭窄構造
７２第３ＤＢＲ
７３第４バッファ層
７４第２コンタクト層
８１Ａ，８１Ｂ溝
８２トレンチ
８２Ａ側壁
８２Ｂ底壁
８３メサ
６７１，６７３井戸層
６７２，６７４バリア層
７１１第１の部分
７１２絶縁体層
Ｓ_１，Ｓ_２濃度
Ｗ領域 1 Light emitting element 2 Semiconductor laminate 10, 11 Substrate 10A, 61A, 62A, 63A, 64A, 65A, 66A, 67A, 68A, 71A, 72A, 73A, 74A Main surface 20 First III-V compound semiconductor layer 30 Light emitting layer 40 Second III-V compound semiconductor layer 51 First electrode 52 Second electrode 61 DBR
62 First buffer layer 63 First DBR
64 First contact layer 65 Second DBR
66 Second buffer layer 67 Quantum well structure 68 Third buffer layer 71 Current confinement structure 72 Third DBR
73 Fourth buffer layer 74 Second contact layer 81A, 81B Groove 82 Trench 82A Side wall 82B Bottom wall 83 Mesa 671, 673 Well layer 672, 674 Barrier layer 711 First portion 712 Insulator layer S ₁ , S ₂ concentration W region

Claims

a first III-V compound semiconductor layer having a first conductivity type;
a light emitting layer disposed on the first III-V compound semiconductor layer and including a quantum well structure; and a light emitting layer disposed on the light emitting layer and having a second conductivity type different from the first conductivity type. 2 III-V compound semiconductor layer;
a first electrode disposed on the first III-V compound semiconductor layer;
a second electrode disposed on the second III-V compound semiconductor layer,
The quantum well structure includes well layers and barrier layers stacked alternately,
The material constituting the well layer is represented by the composition formula Al _x In _y Ga _1-xy As, and satisfies 0<x≦1 and 0<y≦1,
The material constituting the barrier layer is represented by the composition formula Al _z Ga _1-z As, and satisfies 0<z≦1,
The absolute value of the difference between the Al ratio x in the well layer and the Al ratio z in the barrier layer is 0.05 or less,
The first III-V compound semiconductor layer includes a first reflective layer that reflects light from the quantum well structure,
The second III-V compound semiconductor layer includes a second reflective layer that reflects light from the quantum well structure .

Further comprising a substrate disposed on the opposite side of the light emitting layer when viewed from the first III-V compound semiconductor layer in the thickness direction,
The material constituting the substrate is GaAs,
The light emitting device according to claim 1 , wherein the material constituting the well layer is represented by a composition formula of Al _x In _y Ga _1-xy As, and satisfies 0<x≦1 and 0<y<0.3. element.

Further comprising a substrate disposed on the opposite side of the light emitting layer when viewed from the first III-V compound semiconductor layer in the thickness direction,
The material constituting the substrate is InP,
According to claim 1 , the material constituting the well layer is represented by a composition formula of Al _x In _y Ga _1-xy As, and satisfies 0<x≦1 and 0.4<y<0.6. light emitting element.

a first III-V compound semiconductor layer having a first conductivity type;
a light emitting layer disposed on the first III-V compound semiconductor layer and including a quantum well structure; a second III-V compound semiconductor layer disposed on the light emitting layer and having a second conductivity type different from the first conductivity type;
a first electrode disposed on the first III-V compound semiconductor layer;
a second electrode disposed on the second III-V compound semiconductor layer,
The quantum well structure includes well layers and barrier layers stacked alternately,
The material constituting the well layer is Al. _ｘx In _ｙy Ga _{１－ｘ－ｙ1-x-y} It is represented by the composition formula of As, and satisfies 0<x≦1 and 0<y≦1,
The material constituting the barrier layer is Al. _ｚz Ga _１－ｚ1-z It is represented by the compositional formula of As, and satisfies 0<z≦1,
The absolute value of the difference between the Al ratio x in the well layer and the Al ratio z in the barrier layer is 0.05 or less,
Further comprising a substrate disposed on the opposite side of the light emitting layer when viewed from the first III-V compound semiconductor layer in the thickness direction,
The material constituting the substrate is InP,
The material constituting the well layer is Al. _ｘx In _ｙy Ga _{１－ｘ－ｙ1-x-y} A light emitting element that is represented by the composition formula of As and satisfies 0<x≦1 and 0.4<y<0.6.