[go: up one dir, main page]

JP7308110B2 - シリコン酸化膜をエッチングする方法及びプラズマ処理装置 - Google Patents

シリコン酸化膜をエッチングする方法及びプラズマ処理装置 Download PDF

Info

Publication number
JP7308110B2
JP7308110B2 JP2019168083A JP2019168083A JP7308110B2 JP 7308110 B2 JP7308110 B2 JP 7308110B2 JP 2019168083 A JP2019168083 A JP 2019168083A JP 2019168083 A JP2019168083 A JP 2019168083A JP 7308110 B2 JP7308110 B2 JP 7308110B2
Authority
JP
Japan
Prior art keywords
gas
plasma
substrate
temperature
frequency power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019168083A
Other languages
English (en)
Other versions
JP2021048157A (ja
Inventor
光貴 千野
哲史 山田
泰光 昆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2019168083A priority Critical patent/JP7308110B2/ja
Priority to KR1020200112679A priority patent/KR102839620B1/ko
Priority to US17/010,983 priority patent/US20210082712A1/en
Priority to CN202010919630.4A priority patent/CN112530799B/zh
Publication of JP2021048157A publication Critical patent/JP2021048157A/ja
Application granted granted Critical
Publication of JP7308110B2 publication Critical patent/JP7308110B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32174—Circuits specially adapted for controlling the RF discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H01J37/32724—Temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67103—Apparatus for thermal treatment mainly by conduction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Drying Of Semiconductors (AREA)
  • Plasma Technology (AREA)

Description

本開示の例示的実施形態は、シリコン酸化膜をエッチングする方法及びプラズマ処理装置に関するものである。
シリコン酸化膜のプラズマエッチングが、シリコン酸化膜にマスクのパターンを転写するために用いられている。下記の特許文献１には、シリコン酸化膜のプラズマエッチングについて記載されている。特許文献１に記載されたプラズマエッチングでは、シリコン酸化膜は、フルオロカーボンガスから形成されたプラズマを用いてエッチングされる。
特開２０１１－２０４９９９号公報
シリコン酸化膜のエッチングによるマスクの膜厚の減少を抑制することが求められている。
一つの例示的実施形態において、基板のシリコン酸化膜をエッチングする方法が提供される。基板は、シリコン酸化膜及びマスクを有する。マスクは、シリコン酸化膜上に設けられている。方法は、第１の処理ガスから形成される第１のプラズマを用いて基板に対して第１のプラズマ処理を実行する工程を含む。第１の処理ガスは、フルオロカーボンガス、フッ素を含有せず炭素を含有するガス、及び酸素含有ガスを含む。第１のプラズマ処理の実行中に基板の温度は第１の温度に設定される。第１のプラズマ処理は、マスク上に炭素含有物質を堆積させ、且つ、シリコン酸化膜をエッチングする。方法は、第１のプラズマ処理を実行する工程の後に、フルオロカーボンガスを含む第２の処理ガスから形成される第２のプラズマを用いて基板に第２のプラズマ処理を実行する工程を更に含む。第２のプラズマ処理の実行中に基板の温度は第２の温度に設定される。第２のプラズマ処理はシリコン酸化膜をエッチングする。第１の温度は、第２の温度よりも低い。
一つの例示的実施形態によれば、シリコン酸化膜のエッチングによるマスクの膜厚の減少を抑制することが可能となる。
一つの例示的実施形態に係るシリコン酸化膜をエッチングする方法の流れ図である。 一例の基板の部分拡大断面図である。 一例の基板の部分拡大断面図である。 一つの例示的実施形態に係るプラズマ処理装置を概略的に示す図である。 図５の（ａ）は、図１に示す方法の工程ＳＴａの実行後の状態における一例の基板の一部拡大断面図であり、図５の（ｂ）は、図１に示す方法の工程ＳＴｂの実行後の状態における一例の基板の一部拡大断面図である。 図１に示す方法の工程ＳＴｃの実行後の状態における一例の基板の一部拡大断面図である。 図７の（ａ）は、図１に示す方法の工程ＳＴ１の実行後の状態における一例の基板の一部拡大断面図であり、図７の（ｂ）は、図１に示す方法の工程ＳＴ２の実行後の状態における一例の基板の一部拡大断面図である。
以下、種々の例示的実施形態について説明する。
一つの例示的施形態において、基板のシリコン酸化膜をエッチングする方法が提供される。基板は、シリコン酸化膜及びマスクを有する。マスクは、シリコン酸化膜上に設けられている。方法は、第１の処理ガスから形成される第１のプラズマを用いて基板に対して第１のプラズマ処理を実行する工程を含む。第１の処理ガスは、フルオロカーボンガス、フッ素を含有せず炭素を含有するガス、及び酸素含有ガスを含む。第１のプラズマ処理の実行中に基板の温度は第１の温度に設定される。第１のプラズマ処理は、マスク上に炭素含有物質を堆積させ、且つ、シリコン酸化膜をエッチングする。方法は、第１のプラズマ処理を実行する工程の後に、フルオロカーボンガスを含む第２の処理ガスから形成される第２のプラズマを用いて基板に第２のプラズマ処理を実行する工程を更に含む。第２のプラズマ処理の実行中に基板の温度は第２の温度に設定される。第２のプラズマ処理はシリコン酸化膜をエッチングする。第１の温度は、第２の温度よりも低い。
基板の温度が比較的低い温度に設定されている場合には、プラズマから比較的多量の炭素含有物質が基板の表面上に堆積する。したがって、第１のプラズマ処理の結果、マスク上に比較的多量の炭素含有物質が堆積する。また、第１のプラズマ処理中には、第１のプラズマからのフッ素化学種により、シリコン酸化膜がエッチングされる。第２のプラズマ処理の実行中には、第２のプラズマからのフッ素化学種により、シリコン酸化膜が更にエッチングされる。一方、マスクは、第１のプラズマ処理の実行の結果その上に堆積した炭素含有物質により、第２のプラズマ処理の実行中、保護される。故に、上記実施形態に係る方法によれば、シリコン酸化膜のエッチングによるマスクの膜厚の減少を抑制することが可能となる。
一つの例示的実施形態において、第１の処理ガスと第２の処理ガスは同じ処理ガスであってもよい。
一つの例示的実施形態において、第１のプラズマ処理を実行する工程及び第２のプラズマ処理を実行する工程は、プラズマ処理装置を用いて実行され得る。第１のプラズマ処理を実行する工程において第１のプラズマを生成するためにプラズマ処理装置で用いられる高周波電力は、第２のプラズマ処理を実行する工程において第２のプラズマを生成するためにプラズマ処理装置で用いられる高周波電力よりも小さくてもよい。小さい高周波電力が用いられるとプラズマの密度が低くなり、プラズマから基板に与えられる熱量が少なくなる。この実施形態によれば、基板の温度は、少なくとも高周波電力の調整により、第１のプラズマ処理の実行中には第１の温度に設定され、第２のプラズマ処理の実行中には第２の温度に設定される。
一つの例示的実施形態において、第１の温度が第２の温度よりも低くなるように、第１のプラズマ処理を実行する工程及び第２のプラズマ処理を実行する工程において、基板を支持する基板支持器内のヒータの電力量が調整されてもよい。この実施形態によれば、基板の温度は、少なくともヒータの電力量の調整により、第１のプラズマ処理の実行中には第１の温度に設定され、第２のプラズマ処理の実行中には第２の温度に設定される。
一つの例示的実施形態では、第１の処理ガスにおいて、フッ素を含有せず炭素を含有する上記ガスは、ＣＯガスであってもよく、酸素含有ガスは、Ｏ２ガスであってもよい。
一つの例示的実施形態において、マスクは、有機材料から形成されたマスクであってもよい。
別の例示的実施形態においては、プラズマ処理装置が提供される。プラズマ処理装置は、チャンバ、基板支持器、ガス供給部、高周波電源、及び制御部を備える。基板支持器は、チャンバ内に設けられている。ガス供給部は、第１の処理ガス及び第２の処理ガスをチャンバ内に供給するように構成されている。第１の処理ガスは、フルオロカーボンガス、フッ素を含有せず炭素を含有するガス、及び酸素含有ガスを含む。第２の処理ガスは、フルオロカーボンガスを含む。高周波電源は、チャンバ内でガスからプラズマを生成するために高周波電力を発生するように構成されている。制御部は、チャンバ内に第１の処理ガスを供給するようガス供給部を制御し、チャンバ内で第１の処理ガスから第１のプラズマを生成するよう高周波電源を制御する第１制御を実行する。第１の制御は、基板のシリコン酸化膜をエッチングし、且つ、シリコン酸化膜上に設けられた該基板のマスク上に炭素含有堆積物を形成するために、実行される。制御部は、シリコン酸化膜を更にエッチングするために、チャンバ内に第２の処理ガスを供給するようガス供給部を制御し、チャンバ内で第２の処理ガスから第２のプラズマを生成するよう高周波電源を制御する第２の制御を更に実行する。制御部は、第１の制御において基板の温度を、第２の制御において設定する基板の温度よりも低い温度に設定する。
以下、図面を参照して種々の例示的実施形態について詳細に説明する。なお、各図面において同一又は相当の部分に対しては同一の符号を附すこととする。
図１は、一つの例示的実施形態に係るシリコン酸化膜をエッチングする方法の流れ図である。図１に示す方法（以下、「方法ＭＴ」という）は、基板のシリコン酸化膜をエッチングするために実行される。方法ＭＴは、工程ＳＴ１及び工程ＳＴ２を含む。
図２は、一例の基板の部分拡大断面図である。方法ＭＴの工程ＳＴ１及び工程ＳＴ２は、図２に示す基板Ｗに適用され得る。図２に示す基板Ｗは、シリコン酸化膜ＯＸ及びマスクＭＫを有する。基板Ｗは、下地領域ＵＲを更に有していてもよい。シリコン酸化膜ＯＸは、下地領域ＵＲ上に設けられていてもよい。マスクＭＫは、シリコン酸化膜ＯＸ上に設けられている。マスクＭＫは、エッチングによってシリコン酸化膜ＯＸに転写するパターンを有している。即ち、マスクＭＫは、シリコン酸化膜の表面を部分的に露出させる開口を提供している。マスクＭＫは、例えば有機材料から形成されている。しかしながら、マスクＭＫは、シリコン酸化膜ＯＸのエッチングレートがマスクＭＫのエッチングレートよりも高い限り、任意の材料から形成され得る。
図３は、一例の基板の部分拡大断面図である。一実施形態において、工程ＳＴ１及び工程ＳＴ２がそれに適用される前に、基板Ｗは図３に示す構成を有していてもよい。図３に示す基板Ｗは、有機膜ＯＦ、ＳｉＯＮ膜ＳＦ、反射防止膜ＡＦ、及びレジストマスクＲＭを更に有している。有機膜ＯＦは、シリコン酸化膜ＯＸ上に設けられている。有機膜ＯＦは、有機材料から形成されている。有機膜ＯＦは、例えばアモルファスカーボン膜である。ＳｉＯＮ膜ＳＦは、シリコン酸化膜ＯＸ上に設けられている。反射防止膜ＡＦは、有機材料から形成されており、シリコン酸化膜ＯＸ上に設けられている。レジストマスクＲＭは、フォトレジストマスクであり、反射防止膜ＡＦ上に設けられている。レジストマスクＲＭは、有機膜ＯＦからマスクＭＫを形成するためのパターンを有している。レジストマスクＲＭは、例えばフォトリソグラフィ技術を利用して、パターニングされている。方法ＭＴは、図３に示す状態の基板Ｗから図２に示す状態の基板Ｗを得るために、工程ＳＴａ～工程ＳＴｄを更に含んでいてもよい。
一実施形態において、方法ＭＴは、プラズマ処理装置を用いて実行される。図４は、一つの例示的実施形態に係るプラズマ処理装置を概略的に示す図である。図４に示すプラズマ処理装置１は、チャンバ１０を備える。チャンバ１０は、その中に内部空間１０ｓを提供する。チャンバ１０はチャンバ本体１２を含む。チャンバ本体１２は、略円筒形状を有する。チャンバ本体１２は、例えばアルミニウムから形成される。チャンバ本体１２の内壁面上には、耐腐食性を有する膜が設けられている。当該膜は、酸化アルミニウム、酸化イットリウムなどのセラミックであってよい。
チャンバ本体１２の側壁には、通路１２ｐが形成されている。基板Ｗは、通路１２ｐを通して内部空間１０ｓとチャンバ１０の外部との間で搬送される。通路１２ｐは、ゲートバルブ１２ｇにより開閉される。ゲートバルブ１２ｇは、チャンバ本体１２の側壁に沿って設けられている。
チャンバ本体１２の底部上には、支持部１３が設けられている。支持部１３は、絶縁材料から形成される。支持部１３は、略円筒形状を有する。支持部１３は、内部空間１０ｓの中で、チャンバ本体１２の底部から上方に延在している。支持部１３は、基板支持器１４を支持している。基板支持器１４は、チャンバ１０内に設けられている。基板支持器１４は、内部空間１０ｓの中において、基板Ｗを支持するように構成されている。
基板支持器１４は、下部電極１８及び静電チャック２０を有する。基板支持器１４は、電極プレート１６を更に有し得る。電極プレート１６は、アルミニウムなどの導体から形成されており、略円盤形状を有する。下部電極１８は、電極プレート１６上に設けられている。下部電極１８は、アルミニウムなどの導体から形成されており、略円盤形状を有する。下部電極１８は、電極プレート１６に電気的に接続されている。
静電チャック２０は、下部電極１８上に設けられている。基板Ｗは、静電チャック２０の上面の上に載置される。静電チャック２０は、本体及び電極を有する。静電チャック２０の本体は、略円盤形状を有し、誘電体から形成されている。静電チャック２０の電極は、膜状の電極であり、静電チャック２０の本体内に設けられている。静電チャック２０の電極は、スイッチ２０ｓを介して直流電源２０ｐに接続されている。静電チャック２０の電極に直流電源２０ｐからの電圧が印加されると、静電チャック２０と基板Ｗとの間に静電引力が発生する。その静電引力により、基板Ｗは静電チャック２０に保持される。
基板支持器１４の周縁部上には、基板Ｗのエッジを囲むように、エッジリング２５が配置される。エッジリング２５は、基板Ｗに対するプラズマ処理の面内均一性を向上させる。エッジリング２５は、シリコン、炭化シリコン、又は石英などから形成され得る。
下部電極１８の内部には、流路１８ｆが設けられている。流路１８ｆには、チャンバ１０の外部に設けられているチラーユニット（図示しない）から配管２２ａを介して熱交換媒体（例えば冷媒）が供給される。流路１８ｆに供給された熱交換媒体は、配管２２ｂを介してチラーユニットに戻される。プラズマ処理装置１では、静電チャック２０上に載置された基板Ｗの温度が、熱交換媒体と下部電極１８との熱交換により、調整される。
一実施形態において、基板支持器１４は、ヒータＨＴを更に有していてもよい。ヒータＨＴは、基板Ｗを加熱するために基板支持器の中に設けられている。ヒータＨＴは、静電チャック２０の中に設けられていてもよい。ヒータＨＴには、ヒータコントローラＨＣから電力が供給される。ヒータコントローラＨＣは、ヒータＨＴの電力量を調整するように構成されている。
プラズマ処理装置１には、ガス供給ライン２４が設けられている。ガス供給ライン２４は、伝熱ガス供給機構からの伝熱ガス（例えばＨｅガス）を、静電チャック２０の上面と基板Ｗの裏面との間に供給する。
プラズマ処理装置１は、上部電極３０を更に備える。上部電極３０は、基板支持器１４の上方に設けられている。上部電極３０は、部材３２を介して、チャンバ本体１２の上部に支持されている。部材３２は、絶縁性を有する材料から形成される。上部電極３０と部材３２は、チャンバ本体１２の上部開口を閉じている。
上部電極３０は、天板３４及び支持体３６を含み得る。天板３４の下面は、内部空間１０ｓの側の下面であり、内部空間１０ｓを画成する。天板３４は、発生するジュール熱の少ない低抵抗の導電体又は半導体から形成され得る。天板３４は、天板３４をその板厚方向に貫通する複数のガス吐出孔３４ａを有する。
支持体３６は、天板３４を着脱自在に支持する。支持体３６は、アルミニウムなどの導電性材料から形成される。支持体３６の内部には、ガス拡散室３６ａが設けられている。支持体３６は、ガス拡散室３６ａから下方に延びる複数のガス孔３６ｂを有する。複数のガス孔３６ｂは、複数のガス吐出孔３４ａにそれぞれ連通している。支持体３６には、ガス導入口３６ｃが形成されている。ガス導入口３６ｃは、ガス拡散室３６ａに接続している。ガス導入口３６ｃには、ガス供給管３８が接続されている。
ガス供給管３８には、流量制御器群４１及びバルブ群４２を介してガスソース群４０が接続されている。ガスソース群４０は、複数のガスソースを含む。流量制御器群４１は、複数の流量制御器を含む。流量制御器群４１の複数の流量制御器の各々は、マスフローコントローラ又は圧力制御式の流量制御器である。バルブ群４２は、複数の開閉バルブを含む。ガスソース群４０の複数のガスソースの各々は、流量制御器群４１の対応の流量制御器及びバルブ群４２の対応の開閉バルブを介して、ガス供給管３８に接続されている。ガスソース群４０、流量制御器群４１、及びバルブ群４２は、ガス供給部を構成している。ガス供給部は、後述する第１の処理ガス及び第２の処理ガスをチャンバ１０内に供給するように構成されている。
プラズマ処理装置１では、チャンバ本体１２の内壁面及び支持部１３の外周に沿って、シールド４６が着脱自在に設けられている。シールド４６は、チャンバ本体１２に反応副生物が付着することを防止する。シールド４６は、例えば、アルミニウムから形成された母材の表面に耐腐食性を有する膜を形成することにより構成される。耐腐食性を有する膜は、酸化イットリウムなどのセラミックから形成され得る。
支持部１３とチャンバ本体１２の側壁との間には、バッフルプレート４８が設けられている。バッフルプレート４８は、例えば、アルミニウムから形成された母材の表面に耐腐食性を有する膜（酸化イットリウムなどの膜）を形成することにより構成される。バッフルプレート４８には、複数の貫通孔が形成されている。バッフルプレート４８の下方、且つ、チャンバ本体１２の底部には、排気口１２ｅが設けられている。排気口１２ｅには、排気管５２を介して排気装置５０が接続されている。排気装置５０は、圧力調整弁及びターボ分子ポンプなどの真空ポンプを含む。
プラズマ処理装置１は、第１の高周波電源６２及び第２の高周波電源６４を備えている。第１の高周波電源６２は、第１の高周波電力を発生する電源である。第１の高周波電力は、プラズマの生成に適した周波数を有する。第１の高周波電力の周波数は、例えば２７ＭＨｚ～１００ＭＨｚの範囲内の周波数である。第１の高周波電源６２は、整合器６６及び電極プレート１６を介して下部電極１８に接続されている。整合器６６は、第１の高周波電源６２の出力インピーダンスと負荷側（下部電極１８側）のインピーダンスを整合させるための回路を有する。なお、第１の高周波電源６２は、整合器６６を介して、上部電極３０に接続されていてもよい。第１の高周波電源６２は、一例のプラズマ生成部を構成している。
第２の高周波電源６４は、第２の高周波電力を発生する電源である。第２の高周波電力は、第１の高周波電力の周波数よりも低い周波数を有する。第１の高周波電力と共に第２の高周波電力が用いられる場合には、第２の高周波電力は基板Ｗにイオンを引き込むためのバイアス用の高周波電力として用いられる。第２の高周波電力の周波数は、例えば４００ｋＨｚ～１３．５６ＭＨｚの範囲内の周波数である。第２の高周波電源６４は、整合器６８及び電極プレート１６を介して下部電極１８に接続されている。整合器６８は、第２の高周波電源６４の出力インピーダンスと負荷側（下部電極１８側）のインピーダンスを整合させるための回路を有する。
なお、第１の高周波電力を用いずに、第２の高周波電力を用いて、即ち、単一の高周波電力のみを用いてプラズマを生成してもよい。この場合には、第２の高周波電力の周波数は、１３．５６ＭＨｚよりも大きな周波数、例えば４０ＭＨｚであってもよい。この場合に、プラズマ処理装置１は、第１の高周波電源６２及び整合器６６を備えなくてもよい。この場合において、第２の高周波電源６４は一例のプラズマ生成部を構成する。
プラズマ処理装置１では、プラズマを生成するために、ガスがガス供給部から内部空間１０ｓに供給される。また、第１の高周波電力及び／又は第２の高周波電力が供給されることにより、上部電極３０と下部電極１８との間で高周波電界が生成される。生成された高周波電界がプラズマを生成する。
プラズマ処理装置１は、制御部８０を更に備え得る。制御部８０は、プロセッサ、メモリなどの記憶部、入力装置、表示装置、信号の入出力インターフェイス等を備えるコンピュータであり得る。制御部８０は、プラズマ処理装置１の各部を制御する。制御部８０では、入力装置を用いて、オペレータがプラズマ処理装置１を管理するためにコマンドの入力操作等を行うことができる。また、制御部８０では、表示装置により、プラズマ処理装置１の稼働状況を可視化して表示することができる。さらに、記憶部には、制御プログラム及びレシピデータが格納されている。制御プログラムは、プラズマ処理装置１で各種処理を実行するために、プロセッサによって実行される。プロセッサは、制御プログラムを実行し、レシピデータに従ってプラズマ処理装置１の各部を制御する。
以下、再び図１を参照して、方法ＭＴについて詳細に説明する。以下では、図３に示す基板Ｗに工程ＳＴａ～工程ＳＴｄ、工程ＳＴ１、及び工程ＳＴ２が適用される場合を例にとって、方法ＭＴについて説明する。また、以下の説明では、図５の（ａ）、図５の（ｂ）、図６、図７の（ａ）、及び図７の（ｂ）も参照する。図５の（ａ）、図５の（ｂ）、図６、図７の（ａ）、図７の（ｂ）はそれぞれ、図１に示す方法の工程ＳＴａ、工程ＳＴｂ、工程ＳＴｃ、工程ＳＴ１、工程ＳＴ２の実行後の状態における一例の基板の一部拡大断面図である。
工程ＳＴａでは、レジストマスクＲＭのパターンを反射防止膜ＡＦに転写するために、プラズマエッチングにより反射防止膜がエッチングされる。工程ＳＴａでは、チャンバ１０内で処理ガスからプラズマが生成される。工程ＳＴａで用いられる処理ガスは、酸素含有ガス（例えば、酸素ガス）を含み得る。或いは、工程ＳＴａで用いられる処理ガスは、窒素ガス及び水素ガスを含み得る。工程ＳＴａでは、生成されたプラズマからの化学種により、反射防止膜ＡＦがエッチングされる。その結果、図５の（ａ）に示すように、レジストマスクＲＭのパターンが反射防止膜ＡＦに転写される。
工程ＳＴａの実行のために、制御部８０は、処理ガスをチャンバ１０内に供給するよう、ガス供給部を制御する。工程ＳＴａの実行のために、制御部８０は、チャンバ１０内の圧力を指定された圧力に設定するよう、排気装置５０を制御する。工程ＳＴａの実行のために、制御部８０は、第１の高周波電力及び／又は第２の高周波電力を供給するよう、第１の高周波電源６２及び／又は第２の高周波電源６４を制御する。
続く工程ＳＴｂでは、反射防止膜ＡＦのパターンをＳｉＯＮ膜ＳＦに転写するために、プラズマエッチングによりＳｉＯＮ膜ＳＦがエッチングされる。工程ＳＴｂでは、チャンバ１０内で処理ガスからプラズマが生成される。工程ＳＴｂで用いられる処理ガスは、ハイドロフルオロカーボンガスを含む。工程ＳＴｂで用いられる処理ガスは、フルオロカーボンガスを更に含んでいてもよい。工程ＳＴｂで用いられる処理ガスは、酸素ガス及び／又は希ガスといった他のガスを更に含んでいてもよい。工程ＳＴｂでは、生成されたプラズマからの化学種により、ＳｉＯＮ膜ＳＦがエッチングされる。その結果、図５の（ｂ）に示すように、反射防止膜ＡＦのパターンがＳｉＯＮ膜ＳＦに転写される。
工程ＳＴｂの実行のために、制御部８０は、処理ガスをチャンバ１０内に供給するよう、ガス供給部を制御する。工程ＳＴｂの実行のために、制御部８０は、チャンバ１０内の圧力を指定された圧力に設定するよう、排気装置５０を制御する。工程ＳＴｂの実行のために、制御部８０は、第１の高周波電力及び／又は第２の高周波電力を供給するよう、第１の高周波電源６２及び／又は第２の高周波電源６４を制御する。
続く工程ＳＴｃでは、ＳｉＯＮ膜ＳＦのパターンを有機膜ＯＦに転写するために、プラズマエッチングにより有機膜ＯＦがエッチングされる。工程ＳＴｃでは、チャンバ１０内で処理ガスからプラズマが生成される。工程ＳＴｃで用いられる処理ガスは、酸素含有ガス（例えば、酸素ガス）を含み得る。或いは、工程ＳＴｃで用いられる処理ガスは、窒素ガス及び水素ガスを含み得る。工程ＳＴｃでは、生成されたプラズマからの化学種により、有機膜ＯＦがエッチングされる。その結果、図６に示すように、ＳｉＯＮ膜ＳＦのパターンが有機膜ＯＦに転写されて、有機膜ＯＦからマスクＭＫが形成される。この工程ＳＴｃの実行中には、レジストマスクＲＭ及び反射防止膜ＡＦは、プラズマからの化学種により除去される。
工程ＳＴｃの実行のために、制御部８０は、処理ガスをチャンバ１０内に供給するよう、ガス供給部を制御する。工程ＳＴｃの実行のために、制御部８０は、チャンバ１０内の圧力を指定された圧力に設定するよう、排気装置５０を制御する。工程ＳＴｃの実行のために、制御部８０は、第１の高周波電力及び／又は第２の高周波電力を供給するよう、第１の高周波電源６２及び／又は第２の高周波電源６４を制御する。
続く工程ＳＴｄでは、ＳｉＯＮ膜ＳＦが除去される。工程ＳＴｄでは、チャンバ１０内で処理ガスからプラズマが生成される。工程ＳＴｄで用いられる処理ガスは、ハイドロフルオロカーボンガスを含む。工程ＳＴｄで用いられる処理ガスは、フルオロカーボンガスを更に含んでいてもよい。工程ＳＴｄで用いられる処理ガスは、酸素ガス及び／又は希ガスといった他のガスを更に含んでいてもよい。工程ＳＴｄでは、生成されたプラズマからの化学種により、ＳｉＯＮ膜ＳＦがエッチングされて除去される。その結果、図２に示す基板Ｗが得られる。
工程ＳＴｄの実行のために、制御部８０は、処理ガスをチャンバ１０内に供給するよう、ガス供給部を制御する。工程ＳＴｄの実行のために、制御部８０は、チャンバ１０内の圧力を指定された圧力に設定するよう、排気装置５０を制御する。工程ＳＴｄの実行のために、制御部８０は、第１の高周波電力及び／又は第２の高周波電力を供給するよう、第１の高周波電源６２及び／又は第２の高周波電源６４を制御する。
続く工程ＳＴ１では、第１のプラズマ処理が実行される。即ち、工程ＳＴ１では、基板Ｗは、第１の処理ガスから形成される第１のプラズマを用いて処理される。第１の処理ガスは、フルオロカーボンガス、フッ素を含有せず炭素を含有するガス、及び酸素含有ガスを含む。第１の処理ガス中のフルオロカーボンガスは、ＣＸＦＹで表される任意の分子からなるガスである。フルオロカーボンガスは、例えばＣ４Ｆ６ガスである。第１の処理ガスにおいて、フッ素を含有せず炭素を含有するガスは、例えばＣＯガス又はＣＯ２ガスである。第１の処理ガス中の酸素含有ガスは、例えば酸素ガスである。工程ＳＴ１では、チャンバ１０内で第１の処理ガスからプラズマが生成される。
工程ＳＴ１では、基板Ｗの温度が第１の温度に設定される。第１の温度は、工程ＳＴ２における基板Ｗの温度である第２の温度よりも低い。第１の温度は、例えば５０℃よりも低い温度である。一実施形態では、工程ＳＴ１において基板Ｗの温度を第１の温度に設定するために、第１の高周波電力が、工程ＳＴ２において用いられる第１の高周波電力よりも小さい電力に設定される。小さい高周波電力が用いられるとプラズマの密度が低くなり、プラズマから基板Ｗに与えられる熱量が少なくなる。この実施形態によれば、基板Ｗの温度は、少なくとも高周波電力の調整により、第１のプラズマ処理の実行中には第１の温度に設定される。
別の実施形態では、ヒータＨＴの電力量の調整により、第１のプラズマ処理中の基板Ｗの温度が第１の温度に設定されてもよい。更に別の実施形態では、第１の高周波電力の調整及びヒータＨＴの電力量の調整の双方により、工程ＳＴ１における基板Ｗの温度が第１の温度に設定されてもよい。
基板Ｗの温度が比較的低い温度に設定されている場合には、第１のプラズマから比較的多量の炭素含有物質が基板Ｗの表面上に堆積する。したがって、第１のプラズマ処理の結果、図７の（ａ）に示すように、マスクＭＫ上に比較的多量の炭素含有物質ＤＰが堆積する。また、第１のプラズマ処理の実行中には、第１のプラズマからのフッ素化学種により、シリコン酸化膜ＯＸがエッチングされる。
工程ＳＴ１の実行のために、制御部８０は、第１の処理ガスをチャンバ１０内に供給するよう、ガス供給部を制御する。工程ＳＴ１の実行のために、制御部８０は、チャンバ１０内の圧力を指定された圧力に設定するよう、排気装置５０を制御する。工程ＳＴ１の実行のために、制御部８０は、第１の高周波電力及び第２の高周波電力を供給するよう、第１の高周波電源６２及び第２の高周波電源６４を制御する。工程ＳＴ１において、第１の高周波電力及び第２の高周波電力のうち一方は、供給されなくてもよい。また、工程ＳＴ１において基板Ｗの温度を第１の温度に設定するために、制御部８０は、第１の高周波電源６２及び／又はヒータコントローラＨＣを制御する。
工程ＳＴ２は、工程ＳＴ１の後に実行される。工程ＳＴ２では、第２のプラズマ処理が実行される。即ち、工程ＳＴ２では、基板Ｗは、第２の処理ガスから形成される第２のプラズマを用いて処理される。第２の処理ガスは、フルオロカーボンガスを含むガスである。一実施形態において、第２の処理ガスは、第１の処理ガスと同じガスであってもよい。即ち、第２の処理ガスは、フルオロカーボンガス、フッ素を含有せず炭素を含有するガス、及び酸素含有ガスを含んでいてもよい。第２の処理ガス中のフルオロカーボンガスは、ＣＸＦＹで表される任意の分子からなるガスである。フルオロカーボンガスは、例えばＣ４Ｆ６ガスである。第２の処理ガスにおいて、フッ素を含有せず炭素を含有するガスは、例えばＣＯガス又はＣＯ２ガスである。第２の処理ガス中の酸素含有ガスは、例えば酸素ガスである。工程ＳＴ２では、チャンバ１０内で第２の処理ガスからプラズマが生成される。
工程ＳＴ２では、基板Ｗの温度が第２の温度に設定される。第２の温度は、工程ＳＴ１における基板Ｗの温度である第１の温度よりも高い。第２の温度は、例えば５０℃以上の温度である。一実施形態では、工程ＳＴ２において基板Ｗの温度を第２の温度に設定するために、第１の高周波電力が、工程ＳＴ１において用いられる第１の高周波電力よりも大きい電力に設定される。
別の実施形態では、ヒータＨＴの電力量の調整により、第２のプラズマ処理中の基板Ｗの温度が第２の温度に設定されてもよい。更に別の実施形態では、第１の高周波電力の調整及びヒータＨＴの電力量の調整の双方により、工程ＳＴ２における基板Ｗの温度が第２の温度に設定されてもよい。
第２のプラズマ処理の実行中には、第２のプラズマからのフッ素化学種により、シリコン酸化膜ＯＸが更にエッチングされる。一方、マスクＭＫは、第１のプラズマ処理の実行の結果その上に堆積した炭素含有物質ＤＰにより、第２のプラズマ処理の実行中、保護される（図７の（ｂ）を参照）。故に、方法ＭＴによれば、シリコン酸化膜ＯＸのエッチングによるマスクＭＫの膜厚の減少を抑制することが可能となる。
工程ＳＴ２の実行のために、制御部８０は、第２の処理ガスをチャンバ１０内に供給するよう、ガス供給部を制御する。工程ＳＴ２の実行のために、制御部８０は、チャンバ１０内の圧力を指定された圧力に設定するよう、排気装置５０を制御する。工程ＳＴ２の実行のために、制御部８０は、第１の高周波電力及び第２の高周波電力を供給するよう、第１の高周波電源６２及び第２の高周波電源６４を制御する。また、工程ＳＴ２において基板Ｗの温度を第２の温度に設定するために、制御部８０は、第１の高周波電源６２及び／又はヒータコントローラＨＣを制御する。
以上、種々の例示的実施形態について説明してきたが、上述した例示的実施形態に限定されることなく、様々な省略、置換、及び変更がなされてもよい。また、異なる実施形態における要素を組み合わせて他の実施形態を形成することが可能である。
例えば、方法ＭＴの工程ＳＴａ、工程ＳＴｂ、工程ＳＴｃ、工程ＳＴｄ、工程ＳＴ１、及び工程ＳＴ２のうち少なくとも一つは、方法ＭＴの他の工程で用いられるプラズマ処理装置とは異なるプラズマ処理装置を用いて実行されてもよい。
また、方法ＭＴの実行には、プラズマ処理装置１とは異なる容量結合型のプラズマ処理装置又は他のタイプのプラズマ処理装置が用いられてもよい。他のタイプのプラズマ処理装置としては、容量結合型のプラズマ処理装置、マイクロ波といった表面波を用いてガスを励起させるプラズマ処理装置等が例示される。
以上の説明から、本開示の種々の実施形態は、説明の目的で本明細書で説明されており、本開示の範囲及び主旨から逸脱することなく種々の変更をなし得ることが、理解されるであろう。したがって、本明細書に開示した種々の実施形態は限定することを意図しておらず、真の範囲と主旨は、添付の特許請求の範囲によって示される。
ＭＴ…方法、Ｗ…基板、ＯＸ…シリコン酸化膜、ＭＫ…マスク、ＤＰ…炭素含有物質。

Claims (6)

  1. 基板のシリコン酸化膜をエッチングする方法であって、前記基板は、前記シリコン酸化膜及び該シリコン酸化膜上に設けられたマスクを有し、該方法は、
    フルオロカーボンガス、フッ素を含有せず炭素を含有するガス、及び酸素含有ガスを含む第１の処理ガスから形成される第１のプラズマを用いて前記基板に対して第１のプラズマ処理を実行する工程であり、該第１のプラズマ処理の実行中に前記基板の温度は第１の温度に設定され、該第１のプラズマ処理は前記マスク上に炭素含有物質を堆積させ、且つ、前記シリコン酸化膜をエッチングする、該工程と、
    第１のプラズマ処理を実行する前記工程の後に、フルオロカーボンガスを含む第２の処理ガスから形成される第２のプラズマを用いて前記基板に第２のプラズマ処理を実行する工程であり、該第２のプラズマ処理の実行中に前記基板の温度は第２の温度に設定され、該第２のプラズマ処理は前記シリコン酸化膜をエッチングする、該工程と、
    を含み、
    前記第１の温度は前記第２の温度よりも低く、
    第１のプラズマ処理を実行する前記工程及び第２のプラズマ処理を実行する前記工程は、プラズマ処理装置を用いて実行され、
    第１のプラズマ処理を実行する前記工程において前記第１のプラズマを生成するために前記プラズマ処理装置で用いられる高周波電力は、第２のプラズマ処理を実行する前記工程において前記第２のプラズマを生成するために前記プラズマ処理装置で用いられる高周波電力よりも小さい、
    方法。
  2. 第１の処理ガスと第２の処理ガスが同じ処理ガスである、請求項１に記載の方法。
  3. 前記第１の温度が前記第２の温度よりも低くなるように、第１のプラズマ処理を実行する前記工程及び第２のプラズマ処理を実行する前記工程において、前記基板を支持する基板支持器内のヒータの電力量が調整される、請求項１又は２に記載の方法。
  4. 前記第１の処理ガスにおいて、フッ素を含有せず炭素を含有する前記ガスは、ＣＯガスであり、前記酸素含有ガスは、Ｏ２ガスである、請求項１～３の何れか一項に記載の方法。
  5. 前記マスクは、有機材料から形成されたマスクである、請求項１～４の何れか一項に記載の方法。
  6. チャンバと、
    前記チャンバ内に設けられた基板支持器と、
    フルオロカーボンガス、フッ素を含有せず炭素を含有するガス、及び酸素含有ガスを含む第１の処理ガス並びにフルオロカーボンガスを含む第２の処理ガスを前記チャンバ内に供給するように構成されたガス供給部と、
    前記チャンバ内でガスからプラズマを生成するために高周波電力を発生するように構成された高周波電源と、
    前記ガス供給部及び前記高周波電源を制御するように構成された制御部と、
    を備え、
    前記制御部は、
    基板のシリコン酸化膜をエッチングし、且つ、該シリコン酸化膜上に設けられた該基板のマスク上に炭素含有堆積物を形成するために、前記チャンバ内に前記第１の処理ガスを供給するよう前記ガス供給部を制御し、前記チャンバ内で前記第１の処理ガスから第１のプラズマを生成するよう前記高周波電源を制御する第１の制御を実行し、
    前記シリコン酸化膜を更にエッチングするために、前記チャンバ内に前記第２の処理ガスを供給するよう前記ガス供給部を制御し、前記チャンバ内で前記第２の処理ガスから第２のプラズマを生成するよう前記高周波電源を制御する第２の制御を実行し、
    前記第１の制御において前記基板の温度を、前記第２の制御において設定する前記基板の温度よりも低い温度に設定し、
    前記第１の制御において前記第１のプラズマを生成するために用いる前記高周波電力を、前記第２の制御において前記第２のプラズマを生成するために用いる前記高周波電力よりも小さい電力に設定する、
    プラズマ処理装置。
JP2019168083A 2019-09-17 2019-09-17 シリコン酸化膜をエッチングする方法及びプラズマ処理装置 Active JP7308110B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2019168083A JP7308110B2 (ja) 2019-09-17 2019-09-17 シリコン酸化膜をエッチングする方法及びプラズマ処理装置
KR1020200112679A KR102839620B1 (ko) 2019-09-17 2020-09-03 실리콘 산화막을 에칭하는 방법 및 플라즈마 처리 장치
US17/010,983 US20210082712A1 (en) 2019-09-17 2020-09-03 Method of etching silicon oxide film and plasma processing apparatus
CN202010919630.4A CN112530799B (zh) 2019-09-17 2020-09-04 蚀刻氧化硅膜的方法及等离子体处理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019168083A JP7308110B2 (ja) 2019-09-17 2019-09-17 シリコン酸化膜をエッチングする方法及びプラズマ処理装置

Publications (2)

Publication Number Publication Date
JP2021048157A JP2021048157A (ja) 2021-03-25
JP7308110B2 true JP7308110B2 (ja) 2023-07-13

Family

ID=74869834

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019168083A Active JP7308110B2 (ja) 2019-09-17 2019-09-17 シリコン酸化膜をエッチングする方法及びプラズマ処理装置

Country Status (4)

Country Link
US (1) US20210082712A1 (ja)
JP (1) JP7308110B2 (ja)
KR (1) KR102839620B1 (ja)
CN (1) CN112530799B (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117577524A (zh) * 2020-09-18 2024-02-20 东京毅力科创株式会社 蚀刻方法和等离子体处理装置
US20230298860A1 (en) * 2022-03-15 2023-09-21 Semes Co., Ltd. Apparatus And Method Of Treating Substrate
WO2025089101A1 (ja) * 2023-10-24 2025-05-01 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004319972A (ja) 2003-03-31 2004-11-11 Tokyo Electron Ltd エッチング方法及びエッチング装置
JP2006128245A (ja) 2004-10-27 2006-05-18 Sony Corp 絶縁膜の加工方法
JP2011023766A (ja) 2004-06-23 2011-02-03 Hitachi High-Technologies Corp ドライエッチング方法およびその装置
JP2018120924A (ja) 2017-01-24 2018-08-02 東京エレクトロン株式会社 プラズマ処理装置のチャンバ本体の内部のクリーニングを含むプラズマ処理方法
JP2019087626A (ja) 2017-11-07 2019-06-06 東京エレクトロン株式会社 プラズマエッチング方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4723871B2 (ja) * 2004-06-23 2011-07-13 株式会社日立ハイテクノロジーズ ドライエッチング装置
JP6049527B2 (ja) * 2013-04-05 2016-12-21 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
JP6211947B2 (ja) * 2013-07-31 2017-10-11 東京エレクトロン株式会社 半導体装置の製造方法
JP2016136606A (ja) * 2015-01-16 2016-07-28 東京エレクトロン株式会社 エッチング方法
JP6339963B2 (ja) * 2015-04-06 2018-06-06 東京エレクトロン株式会社 エッチング方法
JP6541439B2 (ja) * 2015-05-29 2019-07-10 東京エレクトロン株式会社 エッチング方法
JP6494424B2 (ja) * 2015-05-29 2019-04-03 東京エレクトロン株式会社 エッチング方法
KR102362462B1 (ko) * 2016-03-29 2022-02-14 도쿄엘렉트론가부시키가이샤 피처리체를 처리하는 방법
US10037890B2 (en) * 2016-10-11 2018-07-31 Lam Research Corporation Method for selectively etching with reduced aspect ratio dependence
JP6948181B2 (ja) * 2017-08-01 2021-10-13 東京エレクトロン株式会社 多層膜をエッチングする方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004319972A (ja) 2003-03-31 2004-11-11 Tokyo Electron Ltd エッチング方法及びエッチング装置
JP2011023766A (ja) 2004-06-23 2011-02-03 Hitachi High-Technologies Corp ドライエッチング方法およびその装置
JP2006128245A (ja) 2004-10-27 2006-05-18 Sony Corp 絶縁膜の加工方法
JP2018120924A (ja) 2017-01-24 2018-08-02 東京エレクトロン株式会社 プラズマ処理装置のチャンバ本体の内部のクリーニングを含むプラズマ処理方法
JP2019087626A (ja) 2017-11-07 2019-06-06 東京エレクトロン株式会社 プラズマエッチング方法

Also Published As

Publication number Publication date
KR102839620B1 (ko) 2025-07-29
JP2021048157A (ja) 2021-03-25
US20210082712A1 (en) 2021-03-18
CN112530799B (zh) 2025-09-09
KR20210032904A (ko) 2021-03-25
CN112530799A (zh) 2021-03-19

Similar Documents

Publication Publication Date Title
TWI811367B (zh) 膜之蝕刻方法及電漿處理裝置
TWI760555B (zh) 蝕刻方法
JP7336365B2 (ja) 膜をエッチングする方法及びプラズマ処理装置
JP7174634B2 (ja) 膜をエッチングする方法
JP7220626B2 (ja) プラズマ処理方法及びプラズマ処理装置
KR102891424B1 (ko) 에칭 방법, 기판 처리 장치, 및 기판 처리 시스템
JP7308110B2 (ja) シリコン酸化膜をエッチングする方法及びプラズマ処理装置
JP6811202B2 (ja) エッチングする方法及びプラズマ処理装置
CN110021524B (zh) 蚀刻方法
US11721522B2 (en) Plasma processing method and plasma processing apparatus
JP7296277B2 (ja) エッチングする方法、デバイス製造方法、及びプラズマ処理装置
JP7321059B2 (ja) プラズマ処理方法及びプラズマ処理装置
JP2022161940A (ja) エッチング方法及びプラズマ処理装置
JP2020155616A (ja) 膜をエッチングする方法及びプラズマ処理装置
JP2021114551A (ja) エッチング方法及びプラズマ処理装置
JP2007242753A (ja) プラズマエッチング方法、プラズマエッチング装置、制御プログラム及びコンピュータ記憶媒体

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220728

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230322

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230428

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230606

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230703

R150 Certificate of patent or registration of utility model

Ref document number: 7308110

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150