[go: up one dir, main page]

JP7218832B1 - ヘテロエピタキシャルウェーハの製造方法 - Google Patents

ヘテロエピタキシャルウェーハの製造方法 Download PDF

Info

Publication number
JP7218832B1
JP7218832B1 JP2022095410A JP2022095410A JP7218832B1 JP 7218832 B1 JP7218832 B1 JP 7218832B1 JP 2022095410 A JP2022095410 A JP 2022095410A JP 2022095410 A JP2022095410 A JP 2022095410A JP 7218832 B1 JP7218832 B1 JP 7218832B1
Authority
JP
Japan
Prior art keywords
single crystal
temperature
sic
silicon substrate
less
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022095410A
Other languages
English (en)
Other versions
JP2023182034A (ja
Inventor
寿樹 松原
温 鈴木
剛 大槻
達夫 阿部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2022095410A priority Critical patent/JP7218832B1/ja
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Publication of JP7218832B1 publication Critical patent/JP7218832B1/ja
Application granted granted Critical
Priority to US18/867,900 priority patent/US20250313989A1/en
Priority to KR1020247040821A priority patent/KR20250024512A/ko
Priority to CN202380046231.3A priority patent/CN119343486A/zh
Priority to EP23823562.6A priority patent/EP4541952A1/en
Priority to PCT/JP2023/017373 priority patent/WO2023243259A1/ja
Priority to TW112117426A priority patent/TW202400841A/zh
Publication of JP2023182034A publication Critical patent/JP2023182034A/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2015—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate the substrate being of crystalline semiconductor material, e.g. lattice adaptation, heteroepitaxy
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/16—Controlling or regulating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0227—Pretreatment of the material to be coated by cleaning or etching
    • C23C16/0236—Pretreatment of the material to be coated by cleaning or etching by etching with a reactive gas
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0272—Deposition of sub-layers, e.g. to promote the adhesion of the main coating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/32—Carbides
    • C23C16/325—Silicon carbide
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/186—Epitaxial-layer growth characterised by the substrate being specially pre-treated by, e.g. chemical or physical means
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02447—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

Figure 0007218832000001
【課題】単結晶シリコン基板上に良質な３Ｃ－ＳｉＣ単結晶膜を効率よくエピタキシャル成長させることができるヘテロエピタキシャルウェーハの製造方法を提供する。
【解決手段】単結晶シリコン基板上に３Ｃ－ＳｉＣ単結晶膜をヘテロエピタキシャル成長させるヘテロエピタキシャルウェーハの製造方法であって、減圧ＣＶＤ装置を用いて、単結晶シリコン基板の表面の自然酸化膜を水素ベイクにより除去する第一工程と、炭素を含むソースガスを供給しつつ、圧力が１３Ｐａ以上１３３３２Ｐａ以下、温度が６００℃以上１２００℃以下の条件で単結晶シリコン基板上にＳｉＣの核形成を行う第二工程と、炭素とケイ素を含むソースガスを供給しつつ、圧力が１３Ｐａ以上１３３３２Ｐａ以下、温度が８００℃以上１２００℃未満の条件でＳｉＣ単結晶を成長させて３Ｃ－ＳｉＣ単結晶膜を形成する第三工程と、を含むヘテロエピタキシャルウェーハの製造方法。
【選択図】図１

Description

本発明は単結晶シリコン基板上に３Ｃ－ＳｉＣ単結晶膜をヘテロエピタキシャル成長させるヘテロエピタキシャルウェーハの製造方法に関する。
Ｓｉのバンドギャップ１．１ｅＶと比べ、ＳｉＣは２．２～３．３ｅＶという広いバンドギャップを有することから高い絶縁破壊強度を有し、また熱伝導率も大きいためパワーデバイスや高周波用デバイスなどの各種半導体デバイス用の半導体材料として期待されている材料である。
また、窒化ガリウム（ＧａＮ）成長のプラットフォームとしての利用（例えば特許文献１および非特許文献１）も進められているが、一方でＳｉＣウェーハは小口径が主流であり、パワーデバイスや高周波デバイス向けとして大口径化が求められており、良質な３Ｃ－ＳｉＣ単結晶膜を大口径基板上に成膜することができれば、３Ｃ－ＳｉＣ単結晶膜そのものの利用以外に、大口径で良質なＧａＮ層をもつヘテロエピタキシャルウェーハを作製することが可能になる。
そこで、この大口径化の方法として、デバイスプロセスとの整合性がよいシリコン基板上へのエピタキシャル成長が検討されてきた（例えば特許文献１および２）。
これらの特許文献では、シリコン基板上に３Ｃ－ＳｉＣ単結晶膜が成長できること、ならびにリアクタの種類を選べば直径３００ｍｍ基板のような大口径基板へ３Ｃ－ＳｉＣ単結晶膜が成長できることが開示されている。
これらの特許文献における３Ｃ－ＳｉＣ単結晶膜の形成は、炭素源前駆体を含むガスとシリコン源前駆体を含むガスの２種類の原料ガスをキャリアガスとともにリアクタ内に導入し、高温処理（～１２００℃）ないしは高温処理とプラズマ処理を組合せてこれらの原料ガスを分解して成長することを特徴としている。
このように２種類の原料ガスを同時に流して成膜する場合、それぞれのガス種の熱的安定性や拡散係数の違いにより、これらを制御して良質な３Ｃ－ＳｉＣ単結晶膜を成長することが非常に困難であり、使用できるプロセス条件の範囲が狭くなる問題がある（エピタキシャル成長が起こらず、分解した原料ガスが気相中で反応してリアクタを汚染することのないようなプロセス条件で行う必要があるなど）。また高温処理を必要とするために既存プロセスとの親和性が低くなる（直径が３００ｍｍのように大口径化するとスリップ耐性などの問題のためできるだけ低温での成膜が望ましい）問題がある。また、使用する原料ガス種が多くなると、装置および付帯設備のコストアップや安全上の問題（特にシリコン源となるガスは概して反応性が高い）が生じることから、使用する原料ガス種は少ない方がよい。
シリコン基板上への３Ｃ－ＳｉＣ単結晶膜の成長例として、特許文献３には、シリコンとＳｉＣの格子不整合をより小さくするために、単結晶シリコン基板として面方位（１１０）の単結晶シリコン基板を使用することが開示されている。格子不整合の面からは有利だが、ヘテロエピタキシャルウェーハの製造を考慮した場合、面方位を限定することは望ましくない。また、水素を含む３Ｃ－ＳｉＣ単結晶層を形成することが同時に開示されているが、エピタキシャル成長シーケンス中の昇温過程で水素は容易に抜けてしまうことが想像され、水素量に依存した条件でないことが望まれる。
また、特許文献４には、単結晶シリコン基板のオフ角度について言及されているが、プロパンによる炭化とそれに続くプロパン＋シランガスの成長であり、やはり原料ガス種が多くなり、エピタキシャル成長には不利である。
また、特許文献５には、原料ガスとしてモノメチルシランを用いて、面方位が（１１１）で直径が８インチ（２００ｍｍ）未満の単結晶シリコン基板上に３Ｃ－ＳｉＣ単結晶層を成長する方法が公開されているが、このときの成膜条件は単結晶シリコン基板の温度が１０５０～１１００℃の成膜条件に達した後で、５～１２時間の間、チャンバー内の圧力を２×１０－４～３×１０－４Ｔｏｒｒ（０．０２～０．０３Ｐａ）の条件で行うというものであり、極めて圧力が低い条件で３Ｃ－ＳｉＣ単結晶層の形成を行っているので形成速度が遅いという問題がある。
特表２０１８－５２２４１２号公報 特開２０２１－０２０８１９号公報 特開２００６－２５３６１７号公報 特開２００８－１８４３６１号公報 特開２０１７－０３９６２２号公報
Ｊａｐａｎｅｓｅ Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ ５３， ０５ＦＬ０９ （２０１４）
本発明は、上記問題を解決するためになされたものであり、単結晶シリコン基板上に良質な３Ｃ－ＳｉＣ単結晶膜を効率よくエピタキシャル成長させることができるヘテロエピタキシャルウェーハの製造方法を提供することを目的としている。
上記目的を達成するために、本発明は、単結晶シリコン基板上に３Ｃ－ＳｉＣ単結晶膜をヘテロエピタキシャル成長させるヘテロエピタキシャルウェーハの製造方法であって、
減圧ＣＶＤ装置を用いて、
前記単結晶シリコン基板の表面の自然酸化膜を水素ベイクにより除去する第一工程と、
前記減圧ＣＶＤ装置内に炭素を含むソースガスを供給しつつ、圧力が１３Ｐａ以上１３３３２Ｐａ以下、温度が６００℃以上１２００℃以下の条件で前記単結晶シリコン基板上にＳｉＣの核形成を行う第二工程と、
前記減圧ＣＶＤ装置内に炭素とケイ素を含むソースガスを供給しつつ、圧力が１３Ｐａ以上１３３３２Ｐａ以下、温度が８００℃以上１２００℃未満の条件でＳｉＣ単結晶を成長させて前記３Ｃ－ＳｉＣ単結晶膜を形成する第三工程と、
を含むことを特徴とするヘテロエピタキシャルウェーハの製造方法を提供する。
このように、第一工程で単結晶シリコン基板表面の自然酸化膜を除去することで、第二工程でＳｉＣの核形成が可能となる。
そして、炭素を含むソースガスの供給による第二工程と、炭素とケイ素を含むソースガスの供給による第三工程を組み合わせることにより、目的とする良質な３Ｃ－ＳｉＣ単結晶膜を有するヘテロエピタキシャルウェーハを効率よく製造することが可能となる。
また、第二工程において、温度を６００℃以上とすることで、低温のためＳｉＣの核形成が非効率的になるのを防ぐことができる。また１２００℃以下にすることで、高温のため単結晶シリコン基板とソースガスとの反応が進行してしまい、単結晶シリコン基板表面にＳｉＣの核形成ができなくなるのを防ぐことができる。
また、圧力を１３Ｐａ（０．１Ｔｏｒｒ）以上とすることにより、低圧のためＳｉＣの核形成が非効率的になるのを防ぐことができる。また、圧力を１３３３２Ｐａ（１００Ｔｏｒｒ）以下とすることで、反応活性種が気相中でソースガスと反応するなど、二次あるいはさらに高次の反応が起こるのを防ぐことができ、効率的である。
また、第三工程において、温度を８００℃以上とすることにより、低温のためＳｉＣ単結晶の成長が進まなくなるのを防ぐことができる。また、１２００℃未満とすることで、スリップ転位が発生するのを防ぐことができる。
また、圧力を１３Ｐａ（０．１Ｔｏｒｒ）以上とすることにより、低圧すぎてＳｉＣ単結晶の成長が進まなくなるのを防ぐことができる。また、圧力を１３３３２Ｐａ（１００Ｔｏｒｒ）以下とすることで、反応活性種が気相中でソースガスと反応するなど、二次あるいはさらに高次の反応が起こるのを防ぐことができるので、エピタキシャル成長を確実なものとすることができる。これにより３Ｃ－ＳｉＣ単結晶膜が多結晶化してしまうのを防ぐことができる。
このとき、前記炭素を含むソースガスとしてメタン、エチレン、アセチレン、またはプロパンを用いることができる。
また、前記炭素とケイ素を含むソースガスとしてモノメチルシランまたはトリメチルシランを用いることができる。
第二工程、第三工程において、各々これらのようなソースガス（原料ガス）を用いるのであれば、比較的簡便に用意することができるし、１種類の原料ガスを用いて非常にシンプルな条件でＳｉＣの核形成やＳｉＣ単結晶の成長を行うことができる。
また、前記第一工程を、温度が１０００℃以上１２００℃以下の条件で行うことができる。
このような温度条件とすることで、単結晶シリコン基板表面の自然酸化膜をより効率よく除去でき、また、スリップ転位の発生を防止することができる。
また、前記第二工程を、温度が６００℃以上８００℃以下の範囲から９００℃以上１２００℃以下の範囲に徐々に昇温する条件で行うことができる。
このようにすれば、第二工程でのＳｉＣの核形成をより効果的に行うことができる。
本発明のヘテロエピタキシャルウェーハの製造方法により、簡易な製造プロセスによって、効率良く、単結晶シリコン基板上に３Ｃ－ＳｉＣ単結晶膜を直接形成したヘテロエピタキシャルウェーハを提供することができる。
第１の実施形態の成長シーケンスの一例を示すグラフである。 実施例１で成長した３Ｃ－ＳｉＣ ｏｎ Ｓｉ（１１１）のＩｎ ｐｌａｎｅ ＸＲＤ解析の結果を示すグラフである。 比較例１で成長した３Ｃ－ＳｉＣ ｏｎ Ｓｉ（１１１）のＩｎ ｐｌａｎｅ ＸＲＤ解析の結果を示すグラフである。
以下、本発明の実施形態について図面を参照して説明するが、本発明はこれに限定されるものではない。
前述したように単結晶シリコン基板上への３Ｃ－ＳｉＣ単結晶膜の形成が可能なヘテロエピタキシャルウェーハの製造方法が求められていた。そこで本発明者らが鋭意研究を行ったところ、減圧ＣＶＤ装置を用いて、単結晶シリコン基板表面の自然酸化膜除去のための水素ベイク（第一工程）に加え、ソースガス（炭素を含む）を供給しつつ、ＳｉＣの核形成がしやすい所定の条件［圧力：１３Ｐａ以上１３３３２Ｐａ以下、温度：６００℃以上１２００℃以下］（第二工程）と、ソースガス（炭素とケイ素を含む）を供給しつつ、ＳｉＣ単結晶が成長しやすい所定の条件［圧力：１３Ｐａ以上１３３３２Ｐａ以下、温度：８００℃以上１２００℃未満］（第三工程）を組み合わせて行うことで、高品質の３Ｃ－ＳｉＣ単結晶膜を効率よく形成できることを見出し、本発明を完成させた。
以下では、各工程の具体例を挙げて説明する。
図１は実施形態の成長シーケンスの一例を示したものである。水素ベイク（以下、Ｈ２アニールとも言う）の第一工程、ＳｉＣの核形成工程の第二工程、ＳｉＣ単結晶の成長工程（３Ｃ－ＳｉＣ単結晶膜の形成工程）の第三工程を順に行っている。以下、各工程について説明する。
＜第一工程＞
まず、減圧ＣＶＤ装置（以下、ＲＰ－ＣＶＤ［Ｒｅｄｕｃｅｄ Ｐｒｅｓｓｕｒｅ － Ｃｈｅｍｉｃａｌ Ｖａｐｅｒ Ｄｅｐｏｓｉｔｉｏｎ］装置とも言う）に単結晶シリコン基板を配置し、水素ガスを導入し、表面の自然酸化膜を水素ベイク（Ｈ２アニール）により除去する。酸化膜が残っていると、単結晶シリコン基板上にＳｉＣの核形成が出来なくなってしまう。この時のＨ２アニールは、例えば温度が１０００℃以上１２００℃以下の条件とすることが好ましい。温度を１０００℃以上とすることで、自然酸化膜の残留を防ぐための処理時間が長時間になるのを防ぐことができ、効率的である。また１２００℃以下とすれば、高温によるスリップ転位の発生を効果的に防止することができる。ただし、このときのＨ２アニールの圧力や時間は自然酸化膜が除去できればよく、特に制約はない。
図１に示す例ではＨ２アニールを１０８０℃で１分間行っている。また、水素ガスの導入はこの第一工程後においても、第二、第三工程においても引き続き行うことができる（キャリアガス）。
＜第二工程＞
次に、ＲＰ－ＣＶＤ装置内に炭素を含むソースガスを供給しつつ、所定の圧力と温度に設定し、単結晶シリコン基板上にＳｉＣの核形成を行う。単結晶シリコン基板表面に３Ｃ－ＳｉＣの核形成を行うため、上記ソースガスとしては例えば炭化水素ガスを用いることができる。例えばメタン、エチレン、アセチレン、またはプロパン等を導入することができる。このようなソースガスであれば簡便に用意することができるし、１種類のソースガスでＳｉＣの核形成の条件をシンプルなものとすることができる。
また、このＳｉＣの核形成は、圧力が１３Ｐａ以上１３３３２Ｐａ以下（０．１Ｔｏｒｒ以上１００Ｔｏｒｒ以下）、温度が６００℃以上１２００℃以下であれば単結晶シリコン基板の表面に行うことができる。
ＳｉＣの核形成工程において、温度が１２００℃よりも高温の条件では単結晶シリコン基板と原料ガスとの反応が進行してしまい、単結晶シリコン基板表面にＳｉＣの核形成ができなくなってしまう。また、温度が６００℃未満の場合においては、温度が低すぎてＳｉＣの核形成を効率良く行うことができない。
また、圧力を１３３３２Ｐａ（１００Ｔｏｒｒ）以下とするので、反応活性種が気相中で原料ガスと反応するなど、二次あるいはさらに高次の反応が生じてしまうのを防止できるため、効率的である。一方で低圧過ぎてもＳｉＣの核形成が非効率的になってしまうので、圧力の下限値は１３Ｐａ（０．１Ｔｏｒｒ）とする。
ところで第一工程から第二工程への温度の変遷の仕方は特に限定されない。例えば、前述したように１０８０℃で第一工程を行った後、その１０８０℃から直接的に、第二工程の保持する所定の温度まで昇温または降温して調整することができる。
あるいは、１０８０℃で第一工程を行った後、一旦、６００℃以上８００℃以下の温度範囲にまで降温する。そして、第二工程としてその６００℃以上８００℃以下の範囲の温度から９００℃以上１２００℃以下の範囲の温度まで徐々に昇温させても良い。このとき、昇温したのちに、その昇温後の所定の温度で例えば１０分間温度を保持することができる。このようにすることで、ＳｉＣの核形成をより効果的に行うことができる。
なお、上記の６００℃以上８００℃以下の温度範囲から昇温するときの昇温速度は１．０℃／ｓｅｃ程度が好ましい。この程度の昇温速度であれば、昇温速度が速すぎることもなく、昇温中や昇温後の設定温度と基板の実温度に乖離が生じて制御が困難となるのを効果的に防ぐことができる。また昇温速度が遅すぎることもなく、３Ｃ－ＳｉＣ核形成温度帯の通過時間が長くなり不均一な核形成やエピタキシャル成長中の欠陥形成が発生しやすくなるのを効果的に抑制することができる。
図１に示す例では、第一工程後に７００℃にまで降温し、第二工程として昇温速度１．０℃／ｓｅｃで１１００℃にまで昇温し、その後１１００℃で１０分間保持している。なお、圧力は１３３３２Ｐａ（１００Ｔｏｒｒ）としている。
＜第三工程＞
ＲＰ－ＣＶＤ装置内に炭素とケイ素を含むソースガスを供給しつつ、圧力が１３Ｐａ以上１３３３２Ｐａ以下（０．１Ｔｏｒｒ以上１００Ｔｏｒｒ以下）、温度が８００℃以上１２００℃未満の条件でＳｉＣ単結晶を成長させて３Ｃ－ＳｉＣ単結晶膜を形成する。このような条件により、効率良くＳｉＣ単結晶を成長させて３Ｃ－ＳｉＣ単結晶膜を形成することができる。上記ソースガスとして、例えばモノメチルシランまたはトリメチルシランを導入することができる。このようなソースガスであれば簡便に用意することができるし、１種類のソースガスでＳｉＣ単結晶の成長の条件をシンプルなものとすることができる。
なお、成長圧力が１３３３２Ｐａ（１００Ｔｏｒｒ）よりも大きいと、形成する３Ｃ－ＳｉＣが多結晶化してしまう。一方、本発明ではこの第三工程において圧力を１３３３２Ｐａ（１００Ｔｏｒｒ）以下とするので、前述したように気相中で二次あるいはさらに高次の反応を抑制することができ、３Ｃ－ＳｉＣ単結晶膜を確実かつ効率良く形成することができる。そして好ましくは１３３３Ｐａ（１０Ｔｏｒｒ）以下、さらには１３３Ｐａ（１Ｔｏｒｒ）以下とすることができ、これらの条件では３Ｃ－ＳｉＣ単結晶膜直下に空孔が形成されるようになり、ヘテロエピタキシャル層全体の応力を緩和する効果を得ることができる。一方で低圧すぎてもＳｉＣ単結晶の成長が非効率的になってしまうので、圧力の下限値は１３Ｐａ（０．１Ｔｏｒｒ）とする。
また温度については、８００℃未満では前述したようにＳｉＣ単結晶の成長が進まなく、１２００℃以上ではスリップ転位が発生し得る。そのため、上記のように８００℃以上１２００℃未満とする。
図１に示す例では、第三工程では１０００℃で１０分間保持している。なお、圧力は１３３３２Ｐａ（１００Ｔｏｒｒ）としている。
以上のように本発明のヘテロエピタキシャルウェーハの製造方法について説明してきたが、上記のように、単結晶シリコン基板表面の自然酸化膜を除去してからＳｉＣの核形成工程を行うことにより、確実にＳｉＣの核を形成可能で、ひいては３Ｃ－ＳｉＣ単結晶膜の形成が可能となる。
また、３Ｃ－ＳｉＣ単結晶膜の形成工程前にＳｉＣの核形成工程を導入することにより、Ｓｉと３Ｃ－ＳｉＣの格子不整合による結晶性の悪化を抑制することが出来、良質な３Ｃ－ＳｉＣ単結晶膜を形成することが可能となる。
また、前述した成長条件であれば、ヘテロエピキシャル成長を供給ガスの輸送律速とすることが可能であり、単結晶シリコン基板の面方位の制約を受けない。また水素を含むような層を形成する必要もなく３Ｃ－ＳｉＣ単結晶膜を成長させることが可能である。さらに、直径が例えば３００ｍｍ、さらにはそれ以上の大口径の単結晶シリコンの基板上に３Ｃ－ＳｉＣ単結晶膜の形成が可能となる。
このときの膜厚は圧力や温度に依存するため、目的の膜厚となるように設定した圧力と温度条件に基づいて成膜時間を適宜設定する。
この場合、３Ｃ－ＳｉＣ単結晶膜の膜厚は例えば４ｎｍ程度の薄い膜から数μｍの厚膜まで成膜が可能である。
また、このようにして成長させた３Ｃ－ＳｉＣ単結晶膜は表面が平坦であるので、３Ｃ－ＳｉＣ単結晶膜の表面に、さらにＧａＮを成長させ、３Ｃ－ＳｉＣ単結晶膜上に高品質なＧａＮ層を有するヘテロエピタキシャルウェーハの製造方法を提供することも可能である。あるいは、３Ｃ－ＳｉＣ単結晶膜の表面に、さらにＳｉを成長させ、３Ｃ－ＳｉＣ単結晶膜上に高品質なＳｉ層を有するものも提供可能である。
以下、本発明の実施例及び比較例を示して本発明をより具体的に説明するが、本発明はこれらに限定されるものではない。
（実施例１）
直径３００ｍｍ、面方位（１１１）、ボロンドープの高抵抗率（１０００Ω・ｃｍ）の単結晶シリコン基板を準備し、ＲＰ－ＣＶＤ装置の反応炉内のサセプター上にウェーハを配置し、１０８０℃で１分間のＨ２アニールを行った（第一工程）。
続いて、炉内温度を７００℃まで降温させた後、昇温レート１℃／ｓｅｃで１１００℃まで昇温させながらプロパンガスを導入し、１１００℃まで到達後１０分間保持し、３Ｃ－ＳｉＣの核形成を行った（第二工程）。
核形成工程後、炉内温度を１０００℃まで降温させた後、トリメチルシランガスを導入して３Ｃ－ＳｉＣ単結晶膜の形成を行った（第三工程）。
成長圧力は一律１３Ｐａ、１３３３２Ｐａ（０．１Ｔｏｒｒ、１００Ｔｏｒｒ）とした。
１０分間の成長を行った結果、それぞれの圧力パターンで、膜厚は８０ｎｍ、１１５ｎｍとなっていた。
成膜後、Ｉｎ ｐｌａｎｅ配置にてＸＲＤ（Ｘ線回析）スペクトルを確認したところ、いずれの成長圧力条件であっても、図２のＸＲＤ解析結果のグラフに示すようにＳｉ（２２０）に平行な３Ｃ－ＳｉＣ（２２０）のピークを確認することが出来、単結晶の３Ｃ－ＳｉＣ膜が成長していることが確認された。
（比較例１）
実施例１と同様の単結晶シリコン基板を準備し、ＲＰ－ＣＶＤ装置の反応炉内のサセプター上にウェーハを配置し、１０８０℃で１分間のＨ２アニールを行った（第一工程）。
続いて、第二工程（３Ｃ－ＳｉＣの核形成工程）を実施せず、炉内温度を１０００℃としてトリメチルシランガスを導入して１０分間保持し、３Ｃ－ＳｉＣ単結晶膜の形成を行った（第三工程）。
成長圧力は１３３３２Ｐａ（１００Ｔｏｒｒ）とした。
その結果、膜厚は４５ｎｍとなっていた。
Ｉｎ ｐｌａｎｅ配置にてＸＲＤスペクトルを確認したところ、図３のＸＲＤ解析結果のグラフに示すようにＳｉ（２２０）に平行な３Ｃ－ＳｉＣ（２２０）のピークの他に３Ｃ－ＳｉＣ（１１１），３Ｃ－ＳｉＣ（３１１）のピークが確認され、多結晶の３Ｃ－ＳｉＣ膜が成長していることが確認された。
（実施例２）
実施例１と同様の単結晶シリコン基板を準備し、ＲＰ－ＣＶＤ装置の反応炉内のサセプター上にウェーハを配置し、１０８０℃で１分間のＨ２アニールを行った（第一工程）。
続いて、炉内温度を６００℃としてプロパンガスを導入して１０分間保持し、３Ｃ－ＳｉＣの核形成を行った（第二工程）。
その後、炉内温度を８００℃まで降温させた後、トリメチルシランガスを導入して１０分間保持し、３Ｃ－ＳｉＣ単結晶膜の形成を行った（第三工程）。
成長圧力は一律１３Ｐａ、１３３３２Ｐａ（０．１Ｔｏｒｒ、１００Ｔｏｒｒ）とした。
その結果、それぞれの圧力パターンで、膜厚は６０ｎｍ、９２ｎｍとなっていた。
Ｉｎ ｐｌａｎｅ配置にてＸＲＤスペクトルを確認したところ、Ｓｉ（２２０）に平行な３Ｃ－ＳｉＣ（２２０）のピークが確認することが出来、単結晶の３Ｃ－ＳｉＣ膜が成長していることが確認された。
（実施例３）
第二工程、第三工程の温度をそれぞれ１２００℃、１１９０℃とした以外は実施例２と同じ条件（成長圧力は一律１３Ｐａ（０．１Ｔｏｒｒ）、１３３３２Ｐａ（１００Ｔｏｒｒ））で３Ｃ－ＳｉＣ単結晶膜の成長を行った。
その結果、それぞれの圧力パターンで、膜厚は９０ｎｍ、１２０ｎｍとなっていた。
Ｉｎ ｐｌａｎｅ配置にてＸＲＤスペクトルを確認したところ、Ｓｉ（２２０）に平行な３Ｃ－ＳｉＣ（２２０）のピークが確認することが出来、単結晶の３Ｃ－ＳｉＣ膜が成長していることが確認された。
（比較例２）
第二工程の温度を５００℃とした以外は実施例２の成長温度が１３３３２Ｐａ（１００Ｔｏｒｒ）の場合と同じ条件で、３Ｃ－ＳｉＣ単結晶膜の成長を行った。
また別途、第二工程の温度を１２５０℃とした以外は実施例２の成長温度が１３３３２Ｐａ（１００Ｔｏｒｒ）の場合と同じ条件で、３Ｃ－ＳｉＣ単結晶膜の成長を行った。
その結果、それぞれの第二工程の温度パターンで、膜厚は３８ｎｍ、４３ｎｍとなっていた。
このように形成された膜厚は実施例２に比べて極めて薄く、効率が著しく悪かった。これは、第二工程の温度が低すぎたり高すぎたりしたためＳｉＣの核形成が十分に行われず、そのため第三工程でヘテロエピタキシャル成長がほとんどなされなかったためと考えられる。
（比較例３）
第三工程の温度を７００℃とした以外は実施例２の成長温度が１３３３２Ｐａ（１００Ｔｏｒｒ）の場合と同じ条件で、３Ｃ－ＳｉＣ単結晶膜の成長を行った。
また別途、第三工程の温度を１２５０℃とした以外は実施例２の成長温度が１３３３２Ｐａ（１００Ｔｏｒｒ）の場合と同じ条件で、３Ｃ－ＳｉＣ単結晶膜の成長を行った。
その結果、それぞれの第三工程の温度パターンで、膜厚は４０ｎｍ、１３０ｎｍとなっていた。
このように７００℃の場合は形成された膜厚が実施例２に比べて極めて薄く、効率が著しく悪かった。また、１２５０℃の場合はスリップ転位が発生してしまった。
（比較例４）
第二工程、第三工程の成長圧力を一律１．３Ｐａ（０．０１Ｔｏｒｒ）とした以外は実施例２と同じ条件で、３Ｃ－ＳｉＣ単結晶膜の成長を行った。
その結果、膜厚は１８ｎｍとなっていた。
このように成長圧力が１．３Ｐａ（０．０１Ｔｏｒｒ）の場合は形成された膜厚が実施例２に比べて極めて薄く、効率が著しく悪かった。
（比較例５）
第二工程、第三工程の成長圧力を一律１９９９８Ｐａ（１５０Ｔｏｒｒ）とした以外は実施例２と同じ条件で、３Ｃ－ＳｉＣ単結晶膜の成長を行った。
その結果、膜厚は９８ｎｍとなっていた。
Ｉｎ ｐｌａｎｅ配置にてＸＲＤスペクトルを確認したところ、Ｓｉ（２２０）に平行な３Ｃ－ＳｉＣ（２２０）のピークの他に３Ｃ－ＳｉＣ（１１１），３Ｃ－ＳｉＣ（３１１）のピークが確認され、多結晶の３Ｃ－ＳｉＣ膜が成長していることが確認された。
本明細書は、以下の態様を包含する。
［１］： 単結晶シリコン基板上に３Ｃ－ＳｉＣ単結晶膜をヘテロエピタキシャル成長させるヘテロエピタキシャルウェーハの製造方法であって、
減圧ＣＶＤ装置を用いて、
前記単結晶シリコン基板の表面の自然酸化膜を水素ベイクにより除去する第一工程と、
前記減圧ＣＶＤ装置内に炭素を含むソースガスを供給しつつ、圧力が１３Ｐａ以上１３３３２Ｐａ以下、温度が６００℃以上１２００℃以下の条件で前記単結晶シリコン基板上にＳｉＣの核形成を行う第二工程と、
前記減圧ＣＶＤ装置内に炭素とケイ素を含むソースガスを供給しつつ、圧力が１３Ｐａ以上１３３３２Ｐａ以下、温度が８００℃以上１２００℃未満の条件でＳｉＣ単結晶を成長させて前記３Ｃ－ＳｉＣ単結晶膜を形成する第三工程と、
を含むヘテロエピタキシャルウェーハの製造方法。
［２］： 前記炭素を含むソースガスとしてメタン、エチレン、アセチレン、またはプロパンを用いる上記［１］のヘテロエピタキシャルウェーハの製造方法。
［３］： 前記炭素とケイ素を含むソースガスとしてモノメチルシランまたはトリメチルシランを用いる上記［１］または上記［２］のヘテロエピタキシャルウェーハの製造方法。
［４］： 前記第一工程を、温度が１０００℃以上１２００℃以下の条件で行う上記［１］から上記［３］のいずれかのヘテロエピタキシャルウェーハの製造方法。
［５］： 前記第二工程を、温度が６００℃以上８００℃以下の範囲から９００℃以上１２００℃以下の範囲に徐々に昇温する条件で行う上記［１］から上記［４］のいずれかのヘテロエピタキシャルウェーハの製造方法。
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。

Claims (7)

  1. 単結晶シリコン基板上に３Ｃ－ＳｉＣ単結晶膜をヘテロエピタキシャル成長させるヘテロエピタキシャルウェーハの製造方法であって、
    減圧ＣＶＤ装置を用いて、
    前記単結晶シリコン基板の表面の自然酸化膜を水素ベイクにより除去する第一工程と、
    前記減圧ＣＶＤ装置内に炭素を含むソースガスを供給しつつ、圧力が１３Ｐａ以上１３３３２Ｐａ以下、温度が６００℃以上１２００℃以下の条件で前記単結晶シリコン基板上にＳｉＣの核形成を行う第二工程と、
    前記減圧ＣＶＤ装置内に炭素とケイ素を含むソースガスを供給しつつ、圧力が１３Ｐａ以上１３３３２Ｐａ以下、温度が８００℃以上１２００℃未満の条件でＳｉＣ単結晶を成長させて前記３Ｃ－ＳｉＣ単結晶膜を形成する第三工程と、
    を含むことを特徴とするヘテロエピタキシャルウェーハの製造方法。
  2. 前記炭素を含むソースガスとしてメタン、エチレン、アセチレン、またはプロパンを用いることを特徴とする請求項１に記載のヘテロエピタキシャルウェーハの製造方法。
  3. 前記炭素とケイ素を含むソースガスとしてモノメチルシランまたはトリメチルシランを用いることを特徴とする請求項１に記載のヘテロエピタキシャルウェーハの製造方法。
  4. 前記炭素とケイ素を含むソースガスとしてモノメチルシランまたはトリメチルシランを用いることを特徴とする請求項２に記載のヘテロエピタキシャルウェーハの製造方法。
  5. 前記第一工程を、温度が１０００℃以上１２００℃以下の条件で行うことを特徴とする請求項１から請求項４のいずれか一項に記載のヘテロエピタキシャルウェーハの製造方法。
  6. 前記第二工程を、温度が６００℃以上８００℃以下の範囲から９００℃以上１２００℃以下の範囲に徐々に昇温する条件で行うことを特徴とする請求項１から請求項４のいずれか一項に記載のヘテロエピタキシャルウェーハの製造方法。
  7. 前記第二工程を、温度が６００℃以上８００℃以下の範囲から９００℃以上１２００℃以下の範囲に徐々に昇温する条件で行うことを特徴とする請求項５に記載のヘテロエピタキシャルウェーハの製造方法。
JP2022095410A 2022-06-14 2022-06-14 ヘテロエピタキシャルウェーハの製造方法 Active JP7218832B1 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2022095410A JP7218832B1 (ja) 2022-06-14 2022-06-14 ヘテロエピタキシャルウェーハの製造方法
US18/867,900 US20250313989A1 (en) 2022-06-14 2023-05-09 Method for producing heteroepitaxial wafer
PCT/JP2023/017373 WO2023243259A1 (ja) 2022-06-14 2023-05-09 ヘテロエピタキシャルウェーハの製造方法
KR1020247040821A KR20250024512A (ko) 2022-06-14 2023-05-09 헤테로에피택셜 웨이퍼의 제조방법
CN202380046231.3A CN119343486A (zh) 2022-06-14 2023-05-09 异质外延片的制造方法
EP23823562.6A EP4541952A1 (en) 2022-06-14 2023-05-09 Method for producing heteroepitaxial wafer
TW112117426A TW202400841A (zh) 2022-06-14 2023-05-11 異質磊晶晶圓的製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2022095410A JP7218832B1 (ja) 2022-06-14 2022-06-14 ヘテロエピタキシャルウェーハの製造方法

Publications (2)

Publication Number Publication Date
JP7218832B1 true JP7218832B1 (ja) 2023-02-07
JP2023182034A JP2023182034A (ja) 2023-12-26

Family

ID=85158961

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022095410A Active JP7218832B1 (ja) 2022-06-14 2022-06-14 ヘテロエピタキシャルウェーハの製造方法

Country Status (7)

Country Link
US (1) US20250313989A1 (ja)
EP (1) EP4541952A1 (ja)
JP (1) JP7218832B1 (ja)
KR (1) KR20250024512A (ja)
CN (1) CN119343486A (ja)
TW (1) TW202400841A (ja)
WO (1) WO2023243259A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2025069792A1 (ja) * 2023-09-27 2025-04-03 信越半導体株式会社 窒化物半導体エピタキシャル基板の製造方法、窒化物半導体エピタキシャル基板、及び窒化物半導体エピタキシャル基板用プラットフォーム基板

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000264792A (ja) 1999-03-17 2000-09-26 Tohoku Techno Arch Co Ltd シリコンカーバイト単結晶薄膜の形成方法
JP2005347666A (ja) 2004-06-07 2005-12-15 Toshiba Ceramics Co Ltd ＳｉＣ半導体及びその製造方法
JP2012171830A (ja) 2011-02-21 2012-09-10 Seiko Epson Corp 立方晶炭化珪素半導体基板の製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH026388A (ja) * 1988-06-09 1990-01-10 Fujitsu Ltd 薄膜形成方法
JPH02267197A (ja) * 1989-04-06 1990-10-31 Nec Corp 炭化硅素の成長方法
US5415126A (en) * 1993-08-16 1995-05-16 Dow Corning Corporation Method of forming crystalline silicon carbide coatings at low temperatures
JP3823177B2 (ja) * 1998-02-10 2006-09-20 独立行政法人 日本原子力研究開発機構 立方晶炭化珪素単結晶薄膜の作製方法
JP2006253617A (ja) 2005-02-14 2006-09-21 Toshiba Ceramics Co Ltd ＳｉＣ半導体およびその製造方法
JP2008184361A (ja) 2007-01-30 2008-08-14 Covalent Materials Corp ３Ｃ−ＳｉＣ単結晶膜の形成方法
JP2018522412A (ja) 2015-07-23 2018-08-09 ザ ユニヴァーシティ オブ ウォーリック 単結晶シリコン上でのエピタキシャル３Ｃ−ＳｉＣの成長
JP6450282B2 (ja) 2015-08-19 2019-01-09 エア・ウォーター株式会社 化合物半導体基板および化合物半導体基板の製造方法
JP7259615B2 (ja) 2019-07-24 2023-04-18 株式会社Sumco ヘテロエピタキシャルウェーハの製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000264792A (ja) 1999-03-17 2000-09-26 Tohoku Techno Arch Co Ltd シリコンカーバイト単結晶薄膜の形成方法
JP2005347666A (ja) 2004-06-07 2005-12-15 Toshiba Ceramics Co Ltd ＳｉＣ半導体及びその製造方法
JP2012171830A (ja) 2011-02-21 2012-09-10 Seiko Epson Corp 立方晶炭化珪素半導体基板の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2025069792A1 (ja) * 2023-09-27 2025-04-03 信越半導体株式会社 窒化物半導体エピタキシャル基板の製造方法、窒化物半導体エピタキシャル基板、及び窒化物半導体エピタキシャル基板用プラットフォーム基板

Also Published As

Publication number Publication date
TW202400841A (zh) 2024-01-01
CN119343486A (zh) 2025-01-21
US20250313989A1 (en) 2025-10-09
JP2023182034A (ja) 2023-12-26
KR20250024512A (ko) 2025-02-18
EP4541952A1 (en) 2025-04-23
WO2023243259A1 (ja) 2023-12-21

Similar Documents

Publication Publication Date Title
JP4946264B2 (ja) 炭化珪素半導体エピタキシャル基板の製造方法
WO2011126145A1 (ja) エピタキシャル炭化珪素単結晶基板の製造方法、及びこの方法によって得られたエピタキシャル炭化珪素単結晶基板
CN103228827A (zh) 外延碳化硅单晶基板的制造方法
CN108428618B (zh) 基于石墨烯插入层结构的氮化镓生长方法
EP4431645A1 (en) Method for producing heteroepitaxial wafer
JP7259906B2 (ja) ヘテロエピタキシャルウェーハの製造方法
JP2023089079A (ja) Ｓｏｉウェーハ
JP7218832B1 (ja) ヘテロエピタキシャルウェーハの製造方法
JP2006253617A (ja) ＳｉＣ半導体およびその製造方法
CN117878138A (zh) 碳化硅半导体外延片及其制备方法、碳化硅半导体器件
WO2012090268A1 (ja) 単結晶炭化珪素エピタキシャル基板とその製造方法および単結晶ＳｉＣデバイス
JP3909690B2 (ja) エピタキシャル成長によるＳｉＣ膜の製造方法
WO2025134577A1 (ja) ヘテロエピタキシャルウェーハの製造方法
JP2013035731A (ja) 単結晶炭化シリコン膜の製造方法及び単結晶炭化シリコン膜付き基板の製造方法
TW202531338A (zh) 異質磊晶晶圓的製造方法
JP7708198B2 (ja) ヘテロエピタキシャル膜の作製方法
WO2023100578A1 (ja) 単結晶ダイヤモンド膜の形成方法
TW202432913A (zh) 3C-SiC單晶磊晶基板的製造方法、3C-SiC自立基板的製造方法、及3C-SiC單晶磊晶基板
KR20250044274A (ko) 3C-SiC 적층기판의 제조방법, 3C-SiC 적층기판 및 3C-SiC 자립기판
TW202332814A (zh) 用於在基板的表面上沉積矽鍺應變鬆弛漸變緩衝層的方法
KR20070108185A (ko) 다층의 에피택셜 실리콘 단결정 웨이퍼의 제조 방법 및다층의 에피택셜 실리콘 단결정 웨이퍼
WO2011111647A1 (ja) 窒化物系化合物半導体基板の製造方法、窒化物系化合物半導体基板及び窒化物系化合物半導体自立基板
JP2004022581A (ja) エピタキシャル成長による半導体の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220711

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20220711

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220809

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221227

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230109

R150 Certificate of patent or registration of utility model

Ref document number: 7218832

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150